JP2723148B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2723148B2
JP2723148B2 JP61207831A JP20783186A JP2723148B2 JP 2723148 B2 JP2723148 B2 JP 2723148B2 JP 61207831 A JP61207831 A JP 61207831A JP 20783186 A JP20783186 A JP 20783186A JP 2723148 B2 JP2723148 B2 JP 2723148B2
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
thickness
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61207831A
Other languages
Japanese (ja)
Other versions
JPS6364355A (en
Inventor
卓久 日下
篤 平岩
正実 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61207831A priority Critical patent/JP2723148B2/en
Publication of JPS6364355A publication Critical patent/JPS6364355A/en
Application granted granted Critical
Publication of JP2723148B2 publication Critical patent/JP2723148B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、詳しくは、信
頼性が高い蓄積容量を有する半導体装置を形成するのに
好適な、半導体装置の製造方法に関する。 〔従来の技術〕 従来、MOSダイナミック型ランダム・アクセス・メモ
リ(動的動作・随時読出し書込み型記憶装置、以下DRAM
と略称する)の蓄積容量部は、シリコン基板上に平面的
に形成され、その容量素子用絶縁膜には、主にシリコン
基板を直接酸化して得られるシリコン酸化(SiO2)膜が
使われていた。半導体装置の高集積化に伴って、素子の
占める面積が益々減少し、同装置の正常動作を確保する
のに必要な電荷量を得るためには、蓄積容量部の絶縁膜
を薄くする必要が生じる。例えば4Mビット以上の集積度
を有するDRAMを実現するためにはシリコン酸化膜の膜厚
を10nm以下にしなければならず、耐圧劣化を生じ、半導
体装置の動作時に蓄積容量部が破壊しやすくなる。 この問題を解決するために考案されたのが積層構造型
蓄積容量素子である(例えば、公開特許公報昭56-23771
号参照)。この発明は、素子の縦方向を積極的に利用す
るもので、蓄積容量素子をMOSトランジスタ等の他素子
の上に延在するように形成している。このような構成に
より、平面的な面積が小さくても大きな容量を有し、10
nm以上の絶縁膜を形成しても必要な容量を確保すること
ができる。本素子においては、多結晶シリコン膜上に絶
縁膜を形成することになるが、多結晶シリコン膜を熱酸
化して形成したシリコン酸化膜は膜質が悪いため、その
耐圧は2〜5MV/cmと単結晶Siを熱酸化して形成したシリ
コン酸化膜の耐圧に比べて低く、蓄積容量を形成する際
に問題となっていた。 この耐圧劣化を解決する手段の一つとして、多結晶シ
リコン膜上にCVD法によりシリコン窒化膜を堆積する方
法、あるいはこのシリコン窒化膜の上部をわずかに酸化
してシリコン酸化膜/シリコン窒化膜の二層膜を形成す
る方法が考案されている。これらの膜を容量素子用誘電
体膜として用いることにより、初期耐圧不良の問題は解
決する。しかし、膜の信頼性、特に、経時的破壊特性に
関しては配慮されていなかった。 〔発明が解決しようとする問題点〕 蓄積容量素子用絶縁膜としては、実動作時の電圧を印
加した場合に、絶縁破壊寿命が十分マージンをもって10
年を越える必要があるが、上記従来技術では、この点に
関し配慮がなされていなかった。すなわち、絶縁膜の経
時的破壊特性について配慮がされておらず、信頼性の点
で問題があった。 本発明の目的は、上述のような蓄積容量部の信頼性の
問題を解決し、絶縁破壊寿命を長くできる新しい構造の
信頼性が極めて高い半導体装置を容易に製造することが
できる半導体装置の製造方法半導体装置を提供すること
にある。 〔問題点を解決するための手段〕 上記目的は、シリコン酸化膜およびシリコン窒化膜を
構成要素として含む多層絶縁膜を有する半導体装置を製
造するに際し、シリコン窒化膜の膜厚を最適化すること
により達成される。 すなわち、本発明は、シリコン窒化膜の厚さを約8nm
以下に設定することを要旨とする。 さらに、このシリコン窒化膜の膜厚は、約3nm以上で
あるのが望ましい。 〔作用〕 一般に、絶縁膜の絶縁破壊寿命と印加電界強度とは強
い相関関係があり、破壊寿命の電界依存性(電界加速係
数)が大きいほど低電界における破壊寿命は長くなる。 本発明者らは、シリコン酸化膜とシリコン窒化膜の二
層構造膜の絶縁破壊寿命について検討した結果、シリコ
ン窒化膜厚が変化すると二層膜全体の寿命が大きく変化
することを見出した。 第2図に、シリコン酸化膜/シリコン窒化膜(シリコ
ン窒化膜上にシリコン酸化膜を形成した二層膜を示す。
以下、同様。)を寿命試験した際の、電界加速係数と窒
化膜厚との関係を示す。図の横軸はシリコン窒化膜厚
(nm)を、縦軸は電界加速係数(cm/MV)を示す。図に
おいて、▽は、シリコン窒化膜の初期膜厚が5nm、○は1
0nm、△は17nm、□は20nmの場合を示し、それぞれ該シ
リコン窒化膜を部分酸化して上記二層膜を形成したもの
である。 同図から明らかなように、酸化前のシリコン窒化膜膜
厚は5〜20nmまで様々であるが、酸化後の二層膜におい
ては、シリコン窒化膜厚が薄いほど電界加速係数が大き
く、低電界における破壊寿命も長くなることを確認し
た。つまり、シリコン窒化膜厚が薄くなるほど寿命が長
くなり、特に、約8nm以下ではその効果が顕著となる。 第4図は、各種膜厚のシリコン酸化膜/シリコン窒化
膜の二層膜について、実使用時の電界である2.5MV/cmを
印加し続けた場合の予測破壊寿命を示す図である。図の
横軸はシリコン窒化膜厚(nm)を、縦軸は2.5MV/cmを印
加し続けた場合に50%不良が生じた時間(秒)を示す。 絶縁膜をデバイスに使用する際には、破壊寿命が10年
+マージンの値を越える必要がある。マージンとして
は、製品保証温度150℃を考慮して1.5桁、およびこの絶
縁膜の欠陥(0.01%不良と50%不良との差)を考慮して
2桁、合計3.5桁程度必要である。つまり、破壊寿命が1
012秒以上必要となり、その条件を満足するのは、図か
らシリコン窒化膜厚が約8nm以下の領域となる。 しかしながら、このような二層膜を用いる場合に、シ
リコン窒化膜厚を約3nm未満にすることは実用上難し
い。何故なら、窒化膜が薄くなった場合、部分的にシリ
コン窒化膜の耐酸化性が失われ、シリコン窒化膜の下地
の多結晶シリコン膜の酸化が進行し、著しく膜厚が不均
一となるからである。 第5図に、初期シリコン窒化膜厚を変化させて酸化し
た場合、残りの窒化膜厚をどの程度とすれば均一性の良
い膜が得られるかを調べた結果を示した。横軸は初期シ
リコン窒化膜厚(nm)、縦軸は酸化後のシリコン窒化膜
厚(nm)を示す。同図から明らかなように、約3nm以上
のシリコン窒化膜が必要となる。 したがって、シリコン窒化膜厚を約3nm以上8nm以下と
することにより、絶縁破壊寿命が長く、かつ均一な膜厚
のシリコン窒化膜を有する多層絶縁膜を得ることができ
る。 〔実施例〕 実施例 1 次に、絶縁ゲート型電界効果ダイオードを作製した場
合の本発明の第1の実施例を説明する。第3図(a)、
(b)は、この絶縁ゲート型電界効果ダイオードの製造
工程断面図である。 まず、第3図(a)に示すように、N型シリコン基板
1上に厚い素子分離用絶縁膜2を形成する。次に、ダイ
オードの下部電極として、多結晶シリコン膜3をCVD法
により堆積した後、POCl3を拡散源として多結晶シリコ
ン膜3中にリン拡散を行う。 次に、第3図(b)に示すように、低圧CVD法によりS
iH2Cl2とNH3を雰囲気ガスとして用いてシリコン窒化膜
を厚さ約10nm堆積した後、湿式酸化法によりこのシリコ
ン窒化膜を酸化して、シリコン酸化膜(膜厚8nm)/シ
リコン窒化膜(膜厚5nm)の二層膜を形成する。さら
に、多結晶シリコン膜を堆積し、該多結晶シリコン膜中
にリンを拡散した後、パターンを切りし、ダイオードの
上部電極6を形成し、第3図(b)に示す構造を得る。 このようにして作製した電界効果ダイオードの絶縁破
壊寿命−印加電界特性を第1図に示す。横軸は実効電界
強度(MV/cm)を示し、縦軸は絶縁破壊寿命(秒)を示
す。なお、同図には窒化膜の酸化量が少ない二層膜(シ
リコン酸化膜(膜厚3nm)/シリコン窒化膜(膜厚15n
m))の特性を比較のために示した。 図から明らかなように、シリコン窒化膜の膜厚を小さ
くすることにより直線の傾き(すなわち、電界加速係
数)が大きくなり、その結果、実使用電界(2〜3MV/c
m)における絶縁破壊寿命も10年に対して十分なマージ
ンを持ち得ると推測できる。また、上述した電界加速係
数のシリコン窒化膜膜厚依存性も第2図の結果と同様で
あった。すなわち、本実施例の膜厚は5nmのシリコン窒
化膜を有する二層膜は、電界加速係数が大きく、低電界
における破壊寿命も長くなることを確認した。 実施例 2 次に、上記絶縁膜を用いた別の実施例として、分離絶
縁膜や素子領域上に形成することのできる信頼度の優れ
たキャパシタの構造について述べる。 第6図は、蓄積キャパシタと転送トランジスタを有す
るDRAM用メモリセルの断面図である。図において、61は
P型シリコン基板、62は素子分離用絶縁膜、63はゲート
絶縁膜、64、65は高濃度N型領域からなるソース、ドレ
イン、66は多結晶シリコン膜からなるキャパシタの第一
の電極、67、68は誘電体膜となるシリコン窒化膜、シリ
コン酸化膜、69は多結晶シリコン膜からなる第二の電
極、70は層間絶縁膜、71はアルミニウム配線からなるビ
ット線、72、73は多結晶シリコン膜からなる第1のワー
ド線、第2のワード線である。 このような構成のメモリセルにおいて、蓄積キャパシ
タの第一の電極66は、多結晶シリコン膜であり、この多
結晶シリコン膜上に、本発明の構造によるシリコン酸化
膜68/シリコン窒化膜67の二層絶縁膜が形成されてい
る。膜厚は先の例と同じくシリコン酸化膜(8nm)/シ
リコン窒化膜(5nm)である。このようなキャパシタの
性能は先の例で示したキャパシタと等しい特性を示し、
特に破壊寿命に関しては実用上十分な値が得られた。 このように、素子領域や、素子分離絶縁膜領域上にキ
ャパシタを形成することができるので、本発明は将来の
高集積メモリの製造において極めて有効である。 〔発明の効果〕 以上の説明したように、本発明によれば、経時的破壊
特性の優れた信頼性の高いシリコン酸化膜/シリコン窒
化膜を提供できる。また、本発明を蓄積容量の誘電体物
質として用いることにより、実使用電界における絶縁破
壊寿命を10年に対して十分のマージンを持たせることが
できる。従って、本発明を半導体集積回路に適用した場
合の装置の信頼性が高まり、実用上極めて有効である。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device suitable for forming a semiconductor device having a highly reliable storage capacitor. About. [Prior Art] Conventionally, MOS dynamic random access memory (dynamic operation, random read / write storage device, hereinafter referred to as DRAM)
) Is formed planarly on a silicon substrate, and a silicon oxide (SiO 2 ) film obtained by directly oxidizing the silicon substrate is mainly used as the insulating film for the capacitor. I was As semiconductor devices become more highly integrated, the area occupied by the elements is increasingly reduced, and it is necessary to reduce the thickness of the insulating film in the storage capacitor section in order to obtain the amount of charge necessary to ensure the normal operation of the device. Occurs. For example, in order to realize a DRAM having a degree of integration of 4 Mbits or more, the thickness of the silicon oxide film must be 10 nm or less, which results in deterioration of withstand voltage, and the storage capacitor portion is easily broken during operation of the semiconductor device. To solve this problem, a laminated storage capacitor has been devised (for example, see Japanese Patent Application Laid-Open No. 56-23771).
No.). According to the present invention, the longitudinal direction of the element is positively used, and the storage capacitor element is formed to extend over another element such as a MOS transistor. With such a configuration, even if the planar area is small, it has a large capacity,
Even if an insulating film having a thickness of nm or more is formed, a necessary capacity can be secured. In this device, an insulating film is formed on a polycrystalline silicon film.Since a silicon oxide film formed by thermally oxidizing the polycrystalline silicon film has poor film quality, the withstand voltage is 2 to 5 MV / cm. This is lower than the withstand voltage of a silicon oxide film formed by thermally oxidizing single crystal Si, which has been a problem when forming a storage capacitor. One of the means for solving this withstand voltage deterioration is to deposit a silicon nitride film on a polycrystalline silicon film by a CVD method, or to slightly oxidize the upper part of the silicon nitride film to form a silicon oxide film / silicon nitride film. A method for forming a two-layer film has been devised. By using these films as the dielectric film for the capacitor, the problem of initial withstand voltage failure can be solved. However, no consideration was given to the reliability of the film, in particular, the destruction characteristics over time. [Problems to be Solved by the Invention] As an insulating film for a storage capacitor element, when a voltage at the time of actual operation is applied, the dielectric breakdown life has a sufficient margin.
However, in the above-mentioned prior art, no consideration has been given to this point. That is, no consideration is given to the time-dependent breakdown characteristics of the insulating film, and there is a problem in reliability. An object of the present invention is to solve the above-described problem of the reliability of the storage capacitor portion and to manufacture a semiconductor device capable of easily manufacturing a highly reliable semiconductor device having a new structure capable of extending the dielectric breakdown life. A method is to provide a semiconductor device. [Means for Solving the Problems] The object is to optimize the thickness of a silicon nitride film when manufacturing a semiconductor device having a multilayer insulating film including a silicon oxide film and a silicon nitride film as constituent elements. Achieved. That is, the present invention reduces the thickness of the silicon nitride film to about 8 nm.
The gist is to set the following. Further, the thickness of the silicon nitride film is desirably about 3 nm or more. [Operation] In general, there is a strong correlation between the dielectric breakdown life of an insulating film and the applied electric field strength, and the larger the electric field dependence of the breakdown life (electric field acceleration coefficient), the longer the breakdown life in a low electric field. The present inventors have studied the dielectric breakdown lifetime of a two-layer structure film of a silicon oxide film and a silicon nitride film, and have found that a change in the thickness of the silicon nitride film greatly changes the lifetime of the entire two-layer film. FIG. 2 shows a two-layer film in which a silicon oxide film is formed on a silicon oxide film / silicon nitride film (silicon nitride film).
The same applies hereinafter. 4) shows the relationship between the electric field acceleration coefficient and the nitride film thickness when a life test is performed. The horizontal axis of the figure indicates the silicon nitride film thickness (nm), and the vertical axis indicates the electric field acceleration coefficient (cm / MV). In the figure, ▽ indicates that the initial thickness of the silicon nitride film was 5 nm, and ○ indicates 1
0 nm, Δ indicates 17 nm, and □ indicates 20 nm, and the silicon nitride film was partially oxidized to form the two-layer film. As is clear from the figure, the thickness of the silicon nitride film before oxidation varies from 5 to 20 nm, but in the two-layer film after oxidation, the thinner the silicon nitride film, the larger the electric field acceleration coefficient, and the lower the electric field acceleration coefficient. It was also confirmed that the fracture life was longer. In other words, the life becomes longer as the silicon nitride film becomes thinner, and the effect becomes remarkable particularly when the thickness is about 8 nm or less. FIG. 4 is a diagram showing the predicted breakdown life of a two-layer film of a silicon oxide film / silicon nitride film having various film thicknesses when 2.5 MV / cm, which is an electric field in actual use, is continuously applied. The horizontal axis of the figure shows the silicon nitride film thickness (nm), and the vertical axis shows the time (second) at which 50% failure occurred when 2.5 MV / cm was continuously applied. When an insulating film is used for a device, the destruction life needs to exceed 10 years plus a margin. The margin is required to be 1.5 digits in consideration of the guaranteed product temperature of 150 ° C., and two digits in consideration of the defect of the insulating film (the difference between 0.01% failure and 50% failure), that is, about 3.5 digits in total. In other words, the destruction life is 1
It takes at least 12 seconds, and the condition is satisfied in the region where the silicon nitride film thickness is about 8 nm or less from the figure. However, when using such a two-layer film, it is practically difficult to make the silicon nitride film thickness less than about 3 nm. Because, when the nitride film becomes thinner, the oxidation resistance of the silicon nitride film is partially lost, and the oxidation of the polycrystalline silicon film underlying the silicon nitride film progresses, and the film thickness becomes extremely uneven. It is. FIG. 5 shows the results of examining how much the remaining nitride film thickness can be obtained to obtain a film with good uniformity when the initial silicon nitride film thickness is changed and oxidized. The horizontal axis shows the initial silicon nitride film thickness (nm), and the vertical axis shows the silicon nitride film thickness after oxidation (nm). As is apparent from the figure, a silicon nitride film of about 3 nm or more is required. Therefore, by setting the silicon nitride film thickness to about 3 nm or more and 8 nm or less, it is possible to obtain a multilayer insulating film having a long dielectric breakdown life and having a uniform thickness of the silicon nitride film. Example 1 Example 1 Next, a first example of the present invention in the case where an insulated gate field effect diode is manufactured will be described. FIG. 3 (a),
(B) is sectional drawing of the manufacturing process of this insulated gate field effect diode. First, as shown in FIG. 3A, a thick isolation insulating film 2 is formed on an N-type silicon substrate 1. Next, after depositing a polycrystalline silicon film 3 as a lower electrode of the diode by a CVD method, phosphorus diffusion is performed in the polycrystalline silicon film 3 using POCl 3 as a diffusion source. Next, as shown in FIG. 3 (b), S
A silicon nitride film is deposited to a thickness of about 10 nm using iH 2 Cl 2 and NH 3 as atmosphere gases, and then oxidized by a wet oxidation method to obtain a silicon oxide film (8 nm thick) / silicon nitride film. A two-layer film (thickness: 5 nm) is formed. Further, a polycrystalline silicon film is deposited, and after phosphorus is diffused into the polycrystalline silicon film, the pattern is cut and the upper electrode 6 of the diode is formed to obtain the structure shown in FIG. 3 (b). FIG. 1 shows the dielectric breakdown lifetime-applied electric field characteristic of the field effect diode manufactured in this manner. The horizontal axis indicates the effective electric field strength (MV / cm), and the vertical axis indicates the dielectric breakdown lifetime (second). The figure shows a two-layer film (silicon oxide film (thickness 3 nm) / silicon nitride film (thickness 15 n
The characteristics of m)) are shown for comparison. As is apparent from the figure, the slope of the straight line (ie, the electric field acceleration coefficient) increases by reducing the thickness of the silicon nitride film, and as a result, the actual electric field (2 to 3 MV / c) is obtained.
It can be assumed that the dielectric breakdown life in m) can have a sufficient margin for 10 years. The dependence of the electric field acceleration coefficient on the thickness of the silicon nitride film was similar to the result shown in FIG. That is, it was confirmed that the two-layer film having the silicon nitride film with a thickness of 5 nm in this example has a large electric field acceleration coefficient and a long breakdown life in a low electric field. Embodiment 2 Next, as another embodiment using the above insulating film, a structure of a highly reliable capacitor which can be formed on an isolation insulating film or an element region will be described. FIG. 6 is a sectional view of a DRAM memory cell having a storage capacitor and a transfer transistor. In the figure, 61 is a P-type silicon substrate, 62 is an isolation insulating film, 63 is a gate insulating film, 64 and 65 are sources and drains composed of a high concentration N-type region, and 66 is a capacitor composed of a polycrystalline silicon film. One electrode, 67 and 68 are a silicon nitride film and a silicon oxide film serving as a dielectric film, 69 is a second electrode made of a polycrystalline silicon film, 70 is an interlayer insulating film, 71 is a bit line made of aluminum wiring, 72 Reference numeral 73 denotes a first word line and a second word line made of a polycrystalline silicon film. In the memory cell having such a configuration, the first electrode 66 of the storage capacitor is a polycrystalline silicon film, and a silicon oxide film 68 / silicon nitride film 67 according to the structure of the present invention is formed on the polycrystalline silicon film. A layer insulating film is formed. The film thickness is a silicon oxide film (8 nm) / silicon nitride film (5 nm) as in the previous example. The performance of such a capacitor shows the same characteristics as the capacitor shown in the previous example,
In particular, a practically sufficient value was obtained for the fracture life. As described above, since the capacitor can be formed on the element region or the element isolation insulating film region, the present invention is extremely effective in manufacturing a highly integrated memory in the future. [Effect of the Invention] As described above, according to the present invention, it is possible to provide a highly reliable silicon oxide film / silicon nitride film having excellent temporal breakdown characteristics. In addition, by using the present invention as a dielectric material of a storage capacitor, a sufficient margin can be provided for a dielectric breakdown life of 10 years in an actually used electric field. Therefore, when the present invention is applied to a semiconductor integrated circuit, the reliability of the device is increased, which is extremely effective in practical use.

【図面の簡単な説明】 第1図、第2図、第4図、第5図は本発明の効果を説明
するための図、第3図(a)、(b)および第6図は本
実施例の実施例を説明する断面図である。 1、61……シリコン基板 2、62……素子分離用絶縁膜 3、6、66、69……多結晶シリコン電極 4、67……シリコン窒化膜 5、68……シリコン酸化膜 63……ゲート絶縁膜 64、65……ソース、ドレイン 70……層間絶縁膜 71……ビット線 72……第1のワード線 73……第2のワード線
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1, FIG. 2, FIG. 4, and FIG. 5 are diagrams for explaining the effect of the present invention, It is sectional drawing explaining Example of an Example. 1, 61 silicon substrate 2, 62 element isolation insulating film 3, 6, 66, 69 polycrystalline silicon electrode 4, 67 silicon nitride film 5, 68 silicon oxide film 63 gate Insulating films 64 and 65 Source and drain 70 Interlayer insulating film 71 Bit line 72 First word line 73 Second word line

フロントページの続き (72)発明者 小沢 正実 国分寺市東恋ヶ窪1丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭59−161861(JP,A) 特開 昭60−49662(JP,A)Continuation of front page    (72) Inventor Masami Ozawa               1-280 Higashi Koigabo, Kokubunji-shi               Central Research Laboratory, Hitachi, Ltd.                (56) References JP-A-59-161861 (JP, A)                 JP-A-60-49662 (JP, A)

Claims (1)

(57)【特許請求の範囲】 1.半導体基板の主面上に蓄積容量素子の一方の電極を
形成する工程と、 該一方の電極上にCVD法を用いて窒化シリコン膜を形成
する工程と、 該窒化シリコン膜の表面を酸化することにより、酸化シ
リコン膜と、残存する膜厚が3nm以上8nm以下の窒化シリ
コン膜とから成る積層構造の容量絶縁膜を形成する工程
と、 該容量絶縁膜上に蓄積容量素子の他方の電極を形成する
工程とを含むことを特徴とする半導体装置の製造方法。 2.上記一方の電極は多結晶シリコン膜からなり、CVD
法によって形成されることを特徴とする特許請求の範囲
第1項記載の半導体装置の製造方法。 3.上記窒化シリコン膜は、SiH2Cl2とNH3を用いた低圧
CVD法によって形成されることを特徴とする特許請求の
範囲第1項もしくは第2項に記載の半導体装置の製造方
法。
(57) [Claims] Forming one electrode of the storage capacitor element on the main surface of the semiconductor substrate; forming a silicon nitride film on the one electrode by using a CVD method; and oxidizing the surface of the silicon nitride film. Forming a capacitor insulating film having a laminated structure including a silicon oxide film and a silicon nitride film having a remaining film thickness of 3 nm to 8 nm, and forming the other electrode of the storage capacitor element on the capacitor insulating film. A method of manufacturing a semiconductor device. 2. The one electrode is made of a polycrystalline silicon film,
2. The method according to claim 1, wherein the semiconductor device is formed by a method. 3. The above-mentioned silicon nitride film is a low-pressure film using SiH 2 Cl 2 and NH 3.
3. The method according to claim 1, wherein the semiconductor device is formed by a CVD method.
JP61207831A 1986-09-05 1986-09-05 Method for manufacturing semiconductor device Expired - Lifetime JP2723148B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61207831A JP2723148B2 (en) 1986-09-05 1986-09-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61207831A JP2723148B2 (en) 1986-09-05 1986-09-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS6364355A JPS6364355A (en) 1988-03-22
JP2723148B2 true JP2723148B2 (en) 1998-03-09

Family

ID=16546237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61207831A Expired - Lifetime JP2723148B2 (en) 1986-09-05 1986-09-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2723148B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161861A (en) * 1983-03-07 1984-09-12 Hitachi Ltd Semiconductor device
JPS6049662A (en) * 1983-08-29 1985-03-18 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS6364355A (en) 1988-03-22

Similar Documents

Publication Publication Date Title
US5699291A (en) Semiconductor memory device and manufacturing method thereof
US6163066A (en) Porous silicon dioxide insulator
KR920005632B1 (en) Semiconductor device with multilayer silicon oxide silicon nitride dielectric
US20020009851A1 (en) Method for manufacturing semiconductor integrated circuit device having floating gate and deposited film
JP3878724B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
JPH0586072B2 (en)
JPH0231865B2 (en)
JPH04598B2 (en)
JP2723148B2 (en) Method for manufacturing semiconductor device
JPH07109874B2 (en) Semiconductor device and manufacturing method thereof
JP4077966B2 (en) Manufacturing method of semiconductor device
JP3105288B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH098244A (en) Semiconductor device and its manufacture
US7084055B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH11135749A (en) Semiconductor storage device
JP2001024169A (en) Semiconductor device and its manufacture
KR100268415B1 (en) Capacitor Manufacturing Method of Semiconductor Memory Device
JPH0414862A (en) Semiconductor device
JPH0454390B2 (en)
US20020047148A1 (en) Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby
JP3752449B2 (en) Semiconductor device
JPS62219659A (en) Mos type semiconductor memory
KR19990072569A (en) Semiconductor device and method of manufacturing the same
KR100381028B1 (en) Method for forming capacitor capable of reducing leakage current
KR0166809B1 (en) Memory cell capacitor fabrication method

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term