JP3752151B2 - フォトレジスト・マスクにおける現像に関連する欠陥を除去する方法 - Google Patents
フォトレジスト・マスクにおける現像に関連する欠陥を除去する方法 Download PDFInfo
- Publication number
- JP3752151B2 JP3752151B2 JP2001002715A JP2001002715A JP3752151B2 JP 3752151 B2 JP3752151 B2 JP 3752151B2 JP 2001002715 A JP2001002715 A JP 2001002715A JP 2001002715 A JP2001002715 A JP 2001002715A JP 3752151 B2 JP3752151 B2 JP 3752151B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- defects
- development
- diw
- blobs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 91
- 238000011161 development Methods 0.000 title claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 title claims description 47
- 230000007547 defect Effects 0.000 title description 71
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 68
- 239000008367 deionised water Substances 0.000 claims description 62
- 229910021641 deionized water Inorganic materials 0.000 claims description 62
- 229920000642 polymer Polymers 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000001816 cooling Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 52
- 230000008569 process Effects 0.000 description 40
- 239000010410 layer Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 10
- 101100434207 Arabidopsis thaliana ACT8 gene Proteins 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009472 formulation Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 241000894006 Bacteria Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
- G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
- G03F7/32—Liquid compositions therefor, e.g. developers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/30—Imagewise removal using liquid means
- G03F7/32—Liquid compositions therefor, e.g. developers
- G03F7/322—Aqueous alkaline compositions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路（ＩＣ）の作成に関するものであり、さらに詳細には、フォトリソグラフィ・プロセスの最後に、フォトレジスト・マスク内のポリマー・ブロブ（blob）と呼ばれる現像に関連する欠陥を除く方法に関するものである。
【０００２】
【従来の技術】
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）チップなどの半導体集積回路の製造では、以下ではＣＢコンタクトと呼ぶポリシリコン・ボーダレス・コンタクトが、デバイスを第１メタラジ・レベル（Ｍ０）に接続するために、たとえば絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）のソース領域とゲート導体を相互接続するために広く使用されている。従来のＤＲＡＭチップでは、各基本メモリ・セルは、ＩＧＦＥＴと、深いトレンチ内に形成された関連するコンデンサからなる。
【０００３】
従来のＣＢコンタクト・ホール形成プロセスの必須ステップを、図１ないし図４を参照して簡潔に説明する。これらのステップ完了後、ＣＢコンタクト・ホールが形成され、次いでいわゆるＣＢコンタクトを作成するために導電性材料で充填される。
【０００４】
図１は、ＣＢコンタクト・ホール形成プロセスの最初の段階ではウェハの一部である、現況技術の半導体構造１０の概略図である。構造１０は、その中に拡散領域が形成され、その上に複数のゲート導体スタック１２が形成されたシリコン基板１１を備える。ゲート導体スタックは、ＳｉＯ2／ドープ・ポリシリコン／タングステンシリサイド複合構造からなる。
【０００５】
図２を参照すると、構造１０は、ホウリンケイ酸ガラス（ＢＰＳＧ）層１３およびその上のオルソトケイ酸テトラエチル（ＴＥＯＳ）酸化物層で被覆されている。これらの層は、標準通りＬＰＣＶＤにより構造１０上に共形に付着されている。図２から明らかなように、構造１０はほぼ平面な表面を有する。
【０００６】
次に一般的な遠紫外（ＤＵＶ）フォトリソグラフィ・プロセスを用いて、ＣＢコンタクト・ホールを形成する。そのために、ウェハを、完全にクラスタ化した操作が可能なクリーン・トラック・システムおよびＤＵＶ露光装置からなる設備に入れる。たとえば、クリーン・トラック・システムは、日本、東京のＴＥＬ（Tokyo Electron Limited、東京エレクトロン株式会社）製のＡＣＴ８装置であり、ＤＵＶ露光装置は、アメリカ合衆国コネティカット州ウィルトンのＳＶＧ（Sillicon Valley Group）製のマイクラスキャン（Micrascan）３スキャナである。
【０００７】
図３に移ると、構造１０を、まず厚さ９０ｎｍの有機ボトム反射防止被覆（ＢＡＲＣ）層１５、次いで厚さ６２５ｎｍのＤＵＶフォトレジスト材料の層１６で被覆する。付着後、フォトレジスト層１６をベークし、露光し、再度ベークし、次いでパターン化した層を残すために標準通りに現像する。この層はこれ以降ＣＢマスクと呼び、さらに簡略化して１６と記す。このＣＢマスク１６の目的は、第１メタラジ・レベル（Ｍ０）におけるＣＢコンタクトの位置を画定することである。
【０００８】
アメリカ合衆国マサチューセッツ州MalboroughのＳＨＩＰＬＥＹ ＵＳＡから参照番号ＡＲ３ ９００で提供されるＢＡＲＣ材料、および日本四日市市のＪＳＲ株式会社から提供されるＫｒＦ Ｍ２０Ｇ、またはＳＨＩＰＬＥＹ ＵＳＡのＵＶ８０などのＤＵＶフォトレジストは、すべての点で適切である。フォトレジスト現像中にウェハに施される様々なステップの基本プロセス・パラメータを下記に示す。これらすべてのステップは、ＡＣＴ８装置内で実施される。
【０００９】
１．ＢＡＲＣ層：被覆後、２２５℃で６０秒間ベークし、次いで２２℃まで６０秒間冷却する。
２．レジスト層：被覆後、１４０℃で９０秒間塗布後ベーク（ＰＡＢ）し、次いで２２℃まで６０秒間冷却する。
３．露光後ベーク（ＰＥＢ）：１４０℃で９０秒間ベークし、次いで２２℃で６０秒間冷却する。
４．現像：Ｈノズルから供給される界面活性処理したＴＭＡＨ ０．２６３Ｎを使用して、２２℃で以下の４つのサブステップで行う。
ａ）５０秒待機して現像剤パドル形成
ｂ）現像剤リフレッシュ（ＰＤＤ：現像後配給）
ｃ）２２℃の脱イオン水でリンス
ｄ）スピン回転による乾燥
【００１０】
ＣＢマスク１６画定後、続いて、上記ＣＢマスク１６で保護されていない位置で層１３および１４をエッチングして、ＣＢコンタクト・ホール１７を作成する。このＣＢコンタクト・ホール形成プロセスの最終段階で得られる構造を図４に示す。これでＣＢコンタクトが作製された。ドープ・ポリシリコン層を構造１０上に共形に付着して、ＣＢコンタクト・ホール１７を過剰に充填する。次に、ＴＥＯＳ層１４の表面に達するまで、ドープ・ポリシリコンをプラズマ中でエッチングし、さらにエッチングを続けてポリシリコン充填物内に凹部（ＣＢ凹部）を作成し、続いてこれを金属で充填して所望のワード線用Ｍ０金属ランドを作成する。
【００１１】
フォトリソグラフィ・プロセス自体によって加えられる欠陥または汚染を抑えるために、アメリカ合衆国カルフォリニア州サンノゼのＫＬＡ−ＴＥＮＣＯＲ製の装置、ＴＥＮＣＯＲ ＡＩＴなどの欠陥検査装置を用いて、フォトリソグラフィ・プロセス終了直後にパターン付きモニタ・ウェハを検査するのが普通である。ウェハの表面全体または一部を検査し、欠陥密度を１ｃｍ2当たりの欠陥数で測定することができる。欠陥マップを作成する。次いで、根本的な原因を突き止めるために、レーザ撮像を備える光学顕微鏡を用いて欠陥を調べ、欠陥のサイズと形状を分析することができる。ＣＢマスク１６でパターン化された裸のシリコン・モニタ・ウェハを使って、上記のＣＢコンタクト・ホール形成プロセスの欠陥レベルを制御する。
【００１２】
ＤＲＡＭチップ内にＣＢマスク１６を作成するステップは、チップ製造プロセス全体にとって必須であり、エッチングされていないＣＢコンタクト・ホールはチップの拒絶を招くことがある。このステップは普通、欠陥のないフォトレジストＣＢマスク１６をもたらすクリーン・プロセスである。さらに一般的には、アレイ領域内で欠陥１５個所／ウェハ未満であれば、これまでのところ現在の技術のフォトリソグラフィ・プロセスでは許容レベルである。残念ながら、ＣＢマスク・レベルにおける全欠陥密度は、製造ラインにおける新世代のＤＵＶフォトレジストの導入とともに、理由は未知であるが増加している。
【００１３】
最近のＥＳＣＡＰ（環境に安全な化学的増幅フォトレジスト）の化学的性質を組み込んだ高解像度ＤＵＶフォトレジストの進歩により、０．２０μｍを超えるＤＵＶフォトリソグラフィにおいて、いくつかの技術の寿命を延長することが可能になってきた。ある種のフォトレジストに対するこのような解像度改善の副作用として、これまで様々な製造業者によって市場で商品化されたいくつかの高解像度ＤＵＶフォトレジストで広く見られる新種の欠陥の出現がある。これらの欠陥は、「ブロブ（blob）」の形状をしているので、「ポリマー・ブロブ欠陥」という名で知られており、現像直後に認められ、現像後残渣とみなすこともできる。たいていは「サポート／カーフ（kerf）」領域にあるフォトレジスト層の大きな未露光部分で認められるが、「アレイ」領域にも存在する。上記のＣＢコンタクト・ホール形成プロセスについてさらに考察すると、エッチング・ステップ中にＣＢマスク１６の開口上にブロブが再付着してコンタクト・ホール形成を妨げる可能性がある。ブロブは試験の歩留まりに大きな影響を与えるので、非常に致命的な欠陥である。フォトレジスト使用者および製造者の大きな心配は、ＤＵＶフォトレジスト・システムがさらに高度な解像度へと発展するにつれ、やがてはポリマー・ブロブが歩留まりを減じる主要な原因となるのではないかということである。
【００１４】
ポリマー・ブロブは、約１μｍ（小さなブロブと呼ぶ）から２０μｍあるいはそれ以上（大きなブロブと呼ぶ）まで、様々な大きさをとる。典型的な小さなブロブと大きなブロブを、それぞれ図５、６、および７に示す。図５で明らかなように、写真の中央にある小さなブロブは、２つのＣＢコンタクト・ホールを覆っており、周囲のＣＢコンタクト・ホールの上にポリマー残渣がいくつかある。図６および図７はそれぞれ、「アレイ」および「サポート／カーフ」領域にある典型的な大きなブロブを示す。大きなブロブは、内側に円を有するドーナッツ状の形状をとることがよくある。大きなポリマー・ブロブは、多数のＣＢコンタクト・ホールを覆うことができ、そのため製造歩留まりを減じる原因と見なすことができる。ＳＥＭ分析では、小さなスポットで囲まれた厚さ１０ｎｍの円構造が示される。化学分析では、Ｃａ、Ｎａ、Ｋ、Ｍｇなど痕跡量の金属の存在が示されている。ブロブは、現像後検査中に簡単な光学顕微鏡を用いて暗視野で容易に見ることができる。ブロブは、水の跡または輝く星のようなクラスタを形成するという点で、明確な識別特徴を示す。元々ＣＢマスク１６の「サポート／カーフ」領域では何百という単位で認められたが、「アレイ」領域の典型的な欠陥密度は、ブロブ約３．５〜４個／ｃｍ2であり、欠陥６個所／ｃｍ2（すなわち欠陥５００個所／ウェハ）まで増大する可能性がある。図８は、検査したウェハについての全欠陥のマップを示す。全欠陥とは、ブロブに関係のない欠陥とブロブ欠陥を言う。
【００１５】
図９は、図１ないし図４に関して上記で述べた従来のＣＢ正孔形成プロセスのＣＢマスク・レベルで使用されていた、名称Ａ、Ｂ、Ｃと名付ける３つの異なるレジストの全欠陥の平均数を示す。図９から明らかなように、レジストＡでは、ブロブ密度は約欠陥４個所／ｃｍ2に等しい。すべての実験において、ＴＥＮＣＯＲ ＡＩＴを用いてウェハを検査した。次いで完全な検討を行い、ブロブに関係のない欠陥を小さなブロブ欠陥および大きなブロブ欠陥から分離することができた。ポリマー・ブロブは、ＣＢコンタクト・ホール形成レベルで主要な問題であるが、他のマスキング・レベル、特にコンタクト様開口でも認められ、パターン密度に大きく依存しているようである。ポリマー・ブロブは、広がりは非常に小さいが、ライン・スペース・パターン上にも出現することに留意されたい。
【００１６】
プロセス特有の解決方法を組み込むことによってポリマー・ブロブ欠陥をなくすために、これまで広範な研究が行われてきた。その一方で、フォトレジスト製造業者は新しい配合に懸命に取り組んでいる。提案されている解決方法は、フォトリソグラフィ・プロセスで一般に知られている解決方法であり、ＰＡＢおよびＰＥＢの温度を下げること、現像またはＤＩＷリンス・サイクルを最適化すること、露光とＰＥＢの間に遅延を付け加えること、現像装置モジュールの排気を増加させること、現像剤の温度をわずかに上げること等を含む。これらすべての解決方法は、欠陥を減らし、ある解決方法はわずかに、他の解決方法はもう少し減らし、全て合わせると（明らかにプロセスの複雑さが増大するという代償を伴うが）、欠陥レベルはブロブ１個／ｃｍ2まで劇的に減少し、すなわち７５％の改善が得られる。しかし、ブロブ欠陥を完全になくす解決方法の組合せは、これまで認められていない。受け入れ可能な解決方法は、９５％の欠陥除去を有するもので、ブロブ約０．２個／ｃｍ2の欠陥密度となるが、目標は、１００％の完全除去を実現することであろう。
【００１７】
【発明が解決しようとする課題】
したがって、本発明の第１の目的は、パターン付きフォトレジスト・マスクにおけるポリマー・ブロブと呼ばれる現像に関連する欠陥を完全に除去する効率的な方法を提供することである。
【００１８】
本発明の他の目的は、パターン付きフォトレジスト・マスクにおけるポリマー・ブロブと呼ばれる現像に関連する欠陥を完全に除去し、チップ廃棄率を大幅に低減することにより、製造歩留まりを改善する効率的な方法を提供することである。
【００１９】
本発明の他の目的は、ＤＲＡＭチップのＣＢコンタクト・ホール形成レベルにおいてパターン付きフォトレジスト・マスクにおけるポリマー・ブロブと呼ばれる現像に関連する欠陥を完全に除去する効率的な方法を提供することである。
【００２０】
【課題を解決するための手段】
これらの目的および関連する他の目的の達成は、実質的に現像ステップ中または現像ステップ後のウェハの熱処理を利用した、本発明の２つの方法によって実現される。第１の方法では、標準の現像ステップを実施した後、ウェハを冷却せずに現像後ベーク（ＰＤＢ）を実施して加熱（たとえば１００〜１４０℃）し、その直後に室温（２２℃）で脱イオン水（ＤＩＷ）を用いて追加のリンスを行う。第２の方法では、現像を実施した後に追加のリンス・ステップで、または現像ステップ中に、標準である２２℃のＤＩＷリンスの代わりに、高温（たとえば４０〜６０℃）の脱イオン水でリンスする。
【００２１】
上記の方法は、どんなタイプの（ＭＵＶ／ＤＵＶ）マスクおよびフォトレジストを使用しても、あらゆるフォトリソグラフィ・プロセスに適用可能であり、パターン付きフォトレジスト・マスクにおけるブロブ欠陥密度の大幅な改善をもたらす。
【００２２】
【発明の実施の形態】
当業者には知られているように、フォトリソグラフィ・プロセスに関する限り、今日まで半導体産業における標準は、もちろんベーク・ステップを除き、全ての操作ステップを室温で、すなわち２１〜２３℃で実施することである。具体的には、フォトリソグラフィ・プロセスに関係する全ての材料、フォトレジスト、現像剤、ＤＩ水などが室温で使用される。十分に確立している意見から甚だしく距離を置く本発明者は、現像ステップでウェハの熱処理を実施すると、つまりパターン付きフォトレジスト・マスクが形成されるとき、ブロブ欠陥が劇的に減少することを発見した。本発明によれば、このウェハの熱処理は、２つの異なる方法で実施することができる。第１の方法では、標準通り現像を実施した後にウェハを加熱し、通常のように冷却する前に、室温（２２℃）またはそれ以上の温度でＤＩＷを用いてウェハをリンスする。第２の方法では、ウェハは、標準の現像後に高温のＤＩＷを用いて追加のリンスを施すか、または標準通りに現像するが、２２℃のＤＩＷの代わりに高温のＤＩＷでリンスする。本発明者が行った様々な実験に基づく詳細な操作条件について次に説明する。
【００２３】
第１の方法：加熱したウェハを２２℃のＤＩＷでリンス
上記の従来の技術の段で説明した標準の現像プロセス（ステップ４）を、変更せずに実施する。ＡＣＴ８装置の１つの現像装置モジュールで実施されるこのステップの終了時に、ウェハを取り出し、まずホット・プレート・モジュールに置き、次いで別の現像装置モジュールに入れる。以下に示す下記の操作条件に従って、さらに２つのステップにかける。
【００２４】
５．現像後ベーク（ＰＤＢ）：ＡＣＴ８装置の下段オーブンの近接ホット・プレート・モジュールにウェハを配置し、１４０℃で６０秒間ウェハを加熱する（この現像後ベーク・ステップは、次のエッチング・ステップのためにフォトレジストを安定化し硬化させるために実施することがある）。
６．追加のＤＩＷリンス：加熱したウェハを、冷却せずに直接ＡＣＴ８装置の現像装置モジュールに置き、２２℃（またはそれ以上）のＤＩＷで追加のリンスを実施する。
【００２５】
リンスのために現像装置モジュールに入れるときに、ウェハは依然として高温でなければならないので、現像後ベークと追加のＤＩＷリンス・ステップの間の遅延が最小であることが、重要なパラメータである。本発明者は、ポリマー・ブロブ欠陥密度に対するＰＤＢ温度の影響を示す様々な実験を行った。６０℃から１４０℃の範囲の温度について試験を行った。図１０は、温度が上昇するにつれ、全欠陥数が連続的に減少することを示す。チップ製作プロセスの後続ステップでフォトレジストのＰＡＢおよびＰＥＢ温度を超えることは推奨されないので、最大許容温度として選択した１４０℃で最適な結果が得られた。
【００２６】
図１１は、結果を平均するために異なる装置上に多数のウェハを配置してレジストＡを使用した際の第１の方法における欠陥の減少を示す。図１１から明らかなように、上記の第１の方法を実施したとき、ポリマー・ブロブ密度は、標準の現像プロセスのブロブ４個／ｃｍ2からブロブ０．２個／ｃｍ2に減少した。大多数のウェハでブロブはゼロであり、ごく少数のウェハが小さなブロブおよび大きなブロブを示した（大きなブロブは非常に少数であった）。
【００２７】
この第１の方法の利点は、ブロブ密度を許容可能なレベルまで下げることが可能であることの他に、ハードウェアに対する投資や設備のアップグレードが不要なことである。
【００２８】
第２の方法：高温ＤＩＷによるリンス
本発明者は、リンス・ステップでのＤＩＷの温度も、ポリマー・ブロブ欠陥の数に直接影響する重要な因子である可能性があると仮定した。したがって、これらの欠陥の数に対するＤＩＷ温度の影響を示すために実験を行った。
【００２９】
適切なウェハ加熱装置は、フランスのCourtry 77のＥＢＥＲＬＥ Ｃｙ製のモジュールであり、温度損失を避けるために現像装置モジュールのすぐ上にあるＡＣＴ８装置の上部に配置する。このクリーン・トラック・システムは、ＡＣＴ８装置のＤＩＷ供給ラインに沿って設置された石英加熱素子からなる。加熱用抵抗で、タンク内の水を所望の温度まで加熱する。ＡＣＴ８装置のＤＩＷは、タンクにつながれた石英配管を通るように向けられる。バクテリアを発生する可能性がある管内での温水のよどみを避けるために、必要時にのみ安全インタロックで水を加熱する。ウェハに注ぐことが必要となる時間までに水の温度に達するように、リンス・プロセスの直前に十分なダミー供給をプログラミングすることが重要である。
【００３０】
図１２の折れ線は、レジストＡを用いたとき、標準の現像後に測定した５つのグループの全欠陥数を示す。この数は、ウェハ１枚当たり欠陥約３５０〜４００個の間で変動する。この場合は、追加のリンス・ステップは実施されない。次に、５つのウェハ・グループに、２２℃から６０℃の５つの異なる温度のＤＩＷを用いて追加のリンスを施す。図１２の棒グラフは、現像プロセス後に追加のリンスを行うとき、全欠陥数が（したがってポリマー・ブロブの数が）十分減少することを示す。６０℃のＤＩＷで最適な結果が得られ、全てのポリマー・ブロブが除去された。驚くべきことに、２２℃のすぐ上の温度、すなわち４０℃までは、高温ＤＩＷの効果は、未知の理由により発揮されなかったことに留意されたい。ＡＣＴ８装置のパイプがそれ以上の温度に耐えられないため、実験は６０℃までに制限された。
【００３１】
第２の方法を実施する方法は２つある。第１の代替方法は、標準の現像プロセスを実施し、次いで所定の温度の高温ＤＩＷを使用した追加のリンス・ステップを付け加える。第２の代替方法は、２２℃のＤＩＷによるリンス（上記４ｃ）参照）を高温ＤＩＷによるリンスで置き換えることからなる。本発明者が行った実験では、どちらの場合でも６０℃のＤＩＷが適切であることが示された。
【００３２】
ＣＢコンタクト・ホール形成プロセスについて図１ないし図４を参照して論じる。フォトリソグラフィ・プロセスを現像ステップ（ステップ４）まで標準通り実施する。次いで、下記で述べる本発明による新しいステップを実施する。
【００３３】
第１の代替方法：４'現像：ａ）上記ステップ４と同様、ｂ）上記ステップ４と同様、ｃ）上記ステップ４と同様、ｄ）上記ステップ４と同様、ｅ）６０℃のＤＩＷで追加のリンス。
【００３４】
第２の代替方法：４"現像：ａ）上記ステップ４と同様、ｂ）上記ステップ４と同様、ｃ）２２℃のＤＩＷによるリンスを６０℃のＤＩＷによるリンスで置き換え、ｄ）上記ステップ４と同様。
【００３５】
この場合、全ての現像サブステップは同じ現像装置モジュールで実施される。
【００３６】
高温ＤＩＷリンスを現像サイクルから分離する第１の代替方法の方が、ハードウェアおよびプロセス上の理由からより好ましい。どちらの代替方法も、プロセス・ウィンドウに何ら影響を示さなかった（仕様の臨界寸法を許容範囲内に保持することを可能にする線量および焦点寛容度）。しかし、現像プロセスで現像剤パドル形成サブステップの終了直後に組み込まれた高温ＤＩＷは、パターンが画定されてから行われる単独の高温ＤＩＷリンスよりも、パターンに対し大きな副作用を及ぼす可能性があると想像できる。第１の代替方法は、高温ＤＩＷリンスを行うための特定のモジュール、または現像装置モジュール自体の内部にある第２のＤＩＷ供給ラインを設けることを必要とする。後者の場合、第１のラインで２２℃のＤＩＷを輸送し、第２のラインで６０℃のＤＩＷを輸送する。このように、高温ＤＩＷリンス・ステップは、現像剤処方内で２２℃のＤＩＷによるリンス・ステップの後にプログラミングすることができる。
【００３７】
この第２の方法の両方の代替方法は、全欠陥の減少に関して同等の結果を与える。図１１により、標準の現像プロセスと本発明の２つの方法について、完全な比較をすることが可能である。図１１から明らかなように、第２の方法（高温ＤＩＷリンス）では、大きなポリマー・ブロブの９９％が除去されており、ブロブ密度は、ブロブ０．０５個／ｃｍ2という低さである。図１３は、非常に多数（５０）のウェハに対する第２の方法の反復を示す。明らかに第２の方法は、９５％しか改善しない第１の方法よりも大きな利点を提供する。さらに、第２の方法の第１の代替方法は、現像終了からサブステップｅ）の高温ＤＩＷリンスまでの間に２週間という遅延があっても、依然として有効である。このような遅延は通常は、時間の経過に伴ってウェハ表面に張り付く傾向がある現像後欠陥を除去するのに有利ではない。これは、大きな／小さなポリマー・ブロブ欠陥除去に対して高温ＤＩＷがいかに効率がよいかを示す。
【００３８】
図１４は、製造業者により当初「ブロブなし」として処方されたレジストＢに対する高温ＤＩＷリンスの効果を示す。図１４から明らかなように、このレジスト上には、ブロブ約０．３５個／ｃｍ2という少数の小さなブロブ欠陥および大きなブロブ欠陥が認められた。高温ＤＩＷリンス後、数はブロブ約０．０２個／ｃｍ2まで減少したので、実質的に全てのポリマー・ブロブが除去されたことになる。さらに図１４は、高温ＤＩＷリンスを使用したとき、全ての大きなポリマー・ブロブが除去されたことを示す。
【００３９】
スプリット・ロットで第２レジストＢについての最終試験歩留まりの結果が、第１の代替方法および標準の現像プロセスについて、高温ＤＩＷリンス・プロセスを使用してＣＢマスク・レベルで得られた。高温ＤＩＷで処理されたウェハは、わずかな歩留まりの改善を示したが、その主な理由は、標準の現像プロセスにおけるこのレジストのポリマー・ブロブの数が、歩留まりに影響するほど多くなかったことである。しかしこれらの結果は明らかに、高温ＤＩＷリンスが、歩留まりおよびチップ性能を下げるものではないことを示している。このプロセスの利点は、パターンのタイプおよび密度がポリマー・ブロブの形成に有利であるマスクに関連する製造モードで、フォトレジストＡのような小さなブロブ欠陥および大きなブロブ欠陥を高レベルで有するフォトレジストを使用する際に認められる。
【００４０】
本発明を、その好ましい実施形態について説明してきたが、本発明の精神および範囲から逸脱することなく、形態および詳細について上記および他の変更が可能であることを当業者は理解されたい。具体的には、本発明の方法は、ＤＲＡＭチップだけでなく、さらに大きな影響を有する論理チップにも適用される。当業者には知られているように論理チップは冗長セルを有さず、したがってコンタクト・ホール欠陥を生じやすいからである。
【００４１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４２】
（１）フォトレジスト・マスク内の半導体ウェハの表面に形成されるポリマー・ブロブと呼ばれる現像に関連する欠陥を除去する方法であって、
フォトレジスト層を表面に形成した半導体ウェハを提供するステップと、
パターン付きフォトレジスト・マスクを生成するために、標準通りにフォトレジスト層を露光し、ベークし、現像するステップと、
前記ウェハを１００〜１４０℃の範囲の温度に達するのに十分な時間加熱し、冷却せずに、室温またはそれ以上の温度で前記ウェハを脱イオン水でリンスするステップとを含む方法。
（２）上記半導体ウェハがシリコンを含む、上記（１）に記載の方法。
（３）シリコン・ウェハを加熱する前記ステップが、現像後に通常の冷却をせずに実施される現像後ベーク・ステップである、上記（２）に記載の方法。
（４）前記シリコン・ウェハが、冷却を避けるためにベーク後直ちにリンスされる、上記（３）に記載の方法。
（５）前記ベーク温度が約１４０℃である、上記（４）に記載の方法。
（６）フォトレジスト・マスク内の半導体ウェハの表面に形成されるポリマー・ブロブと呼ばれる現像に関連する欠陥を除去する方法であって、
フォトレジスト層を表面に形成した半導体ウェハを提供するステップと、
パターン付きフォトレジスト・マスクを作成するために、標準通りにフォトレジストを露光し、ベークし、現像し、２２℃ではなく４０〜６０℃の範囲の温度の脱イオン水（ＤＩＷ）で前記リンス・サブステップを実施するステップとを含む方法。
（７）前記半導体ウェハがシリコンを含む、上記（６）に記載の方法。
（８）前記脱イオン水の温度が約６０℃である、上記（７）に記載の方法。
（９）フォトレジスト・マスク内の半導体ウェハの表面に形成されるポリマー・ブロブと呼ばれる現像に関連する欠陥を除去する方法であって、
フォトレジスト層を表面に形成した半導体ウェハを提供するステップと、
パターン付きフォトレジスト・マスクを作成するために、標準通りに前記フォトレジストを露光し、ベークし、現像するステップと、
前記ウェハに、４０〜６０℃の範囲の温度の脱イオン水による追加のリンスを施すステップとを含む方法。
（１０）前記半導体ウェハがシリコンを含む、上記（６）に記載の方法。
（１１）前記脱イオン水の温度が約６０℃である、上記（１０）に記載の方法。
（１２）さらに４０〜６０℃の範囲の現像装置モジュールに供給される脱イオン水を加熱するように設計された加熱装置を備えるクリーン・トラック・システム。
【図面の簡単な説明】
【図１】ＣＢコンタクト・ホール形成プロセスの必須ステップを示す半導体構造の断面図である。
【図２】ＣＢコンタクト・ホール形成プロセスの必須ステップを示す半導体構造の断面図である。
【図３】ＣＢコンタクト・ホール形成プロセスの必須ステップを示す半導体構造の断面図である。
【図４】ＣＢコンタクト・ホール形成プロセスの必須ステップを示す半導体構造の断面図である。
【図５】いわゆる小さなポリマー・ブロブ欠陥のＳＥＭ写真である。
【図６】「アレイ」領域にあるいわゆる大きなポリマー・ブロブ欠陥のＳＥＭ写真である。
【図７】「サポート／カーフ」領域にあるいわゆる大きなポリマー・ブロブ欠陥のＳＥＭ写真である。
【図８】検査した表面の全欠陥（すなわちブロブに関連しない欠陥とブロブ欠陥）を表すマップである。
【図９】異なるフォトレジストＡ、Ｂ、Ｃで処理したいくつかのウェハについて、全欠陥の平均数を記述した図である。
【図１０】本発明の第１の方法を支持する、ウェハあたりの全欠陥数に対する現像後ベーク温度の影響を示すグラフである。
【図１１】本発明の２つの方法を標準の現像プロセスに関して使用したとき、ウェハあたりの測定された全欠陥数の劇的な減少を示す図である。
【図１２】追加のＤＩＷリンスを行う前の５つのウェハ・グループについて全欠陥数を示す折れ線グラフ、およびＤＩＷを用いて異なる５つの温度で追加のＤＩＷリンスを行った後、同じウェハ・グループについて全欠陥数を示す棒グラフである。
【図１３】本発明の第２の方法でレジストＡを使用したとき、大きなブロブ欠陥の完全な除去を示すウェハ５０枚についての全欠陥の分散、および小さなブロブ欠陥の劇的な減少を示すグラフである。
【図１４】本発明の第２の方法でレジストＢを使用したとき、大きなブロブの完全な除去による全欠陥数の減少と、小さなブロブ欠陥の劇的な減少を示すグラフである。
【符号の説明】
１０ 半導体構造
１１ シリコン基板
１２ ゲート導体スタック
１３ ホウリンケイ酸ガラス層
１４ オルトケイ酸テトラエチル酸化物層
１５ 有機ボトム反射防止被覆層
１６ フォトレジスト層
１７ ＣＢコンタクト・ホール
【発明の属する技術分野】
本発明は、半導体集積回路（ＩＣ）の作成に関するものであり、さらに詳細には、フォトリソグラフィ・プロセスの最後に、フォトレジスト・マスク内のポリマー・ブロブ（blob）と呼ばれる現像に関連する欠陥を除く方法に関するものである。
【０００２】
【従来の技術】
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）チップなどの半導体集積回路の製造では、以下ではＣＢコンタクトと呼ぶポリシリコン・ボーダレス・コンタクトが、デバイスを第１メタラジ・レベル（Ｍ０）に接続するために、たとえば絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）のソース領域とゲート導体を相互接続するために広く使用されている。従来のＤＲＡＭチップでは、各基本メモリ・セルは、ＩＧＦＥＴと、深いトレンチ内に形成された関連するコンデンサからなる。
【０００３】
従来のＣＢコンタクト・ホール形成プロセスの必須ステップを、図１ないし図４を参照して簡潔に説明する。これらのステップ完了後、ＣＢコンタクト・ホールが形成され、次いでいわゆるＣＢコンタクトを作成するために導電性材料で充填される。
【０００４】
図１は、ＣＢコンタクト・ホール形成プロセスの最初の段階ではウェハの一部である、現況技術の半導体構造１０の概略図である。構造１０は、その中に拡散領域が形成され、その上に複数のゲート導体スタック１２が形成されたシリコン基板１１を備える。ゲート導体スタックは、ＳｉＯ2／ドープ・ポリシリコン／タングステンシリサイド複合構造からなる。
【０００５】
図２を参照すると、構造１０は、ホウリンケイ酸ガラス（ＢＰＳＧ）層１３およびその上のオルソトケイ酸テトラエチル（ＴＥＯＳ）酸化物層で被覆されている。これらの層は、標準通りＬＰＣＶＤにより構造１０上に共形に付着されている。図２から明らかなように、構造１０はほぼ平面な表面を有する。
【０００６】
次に一般的な遠紫外（ＤＵＶ）フォトリソグラフィ・プロセスを用いて、ＣＢコンタクト・ホールを形成する。そのために、ウェハを、完全にクラスタ化した操作が可能なクリーン・トラック・システムおよびＤＵＶ露光装置からなる設備に入れる。たとえば、クリーン・トラック・システムは、日本、東京のＴＥＬ（Tokyo Electron Limited、東京エレクトロン株式会社）製のＡＣＴ８装置であり、ＤＵＶ露光装置は、アメリカ合衆国コネティカット州ウィルトンのＳＶＧ（Sillicon Valley Group）製のマイクラスキャン（Micrascan）３スキャナである。
【０００７】
図３に移ると、構造１０を、まず厚さ９０ｎｍの有機ボトム反射防止被覆（ＢＡＲＣ）層１５、次いで厚さ６２５ｎｍのＤＵＶフォトレジスト材料の層１６で被覆する。付着後、フォトレジスト層１６をベークし、露光し、再度ベークし、次いでパターン化した層を残すために標準通りに現像する。この層はこれ以降ＣＢマスクと呼び、さらに簡略化して１６と記す。このＣＢマスク１６の目的は、第１メタラジ・レベル（Ｍ０）におけるＣＢコンタクトの位置を画定することである。
【０００８】
アメリカ合衆国マサチューセッツ州MalboroughのＳＨＩＰＬＥＹ ＵＳＡから参照番号ＡＲ３ ９００で提供されるＢＡＲＣ材料、および日本四日市市のＪＳＲ株式会社から提供されるＫｒＦ Ｍ２０Ｇ、またはＳＨＩＰＬＥＹ ＵＳＡのＵＶ８０などのＤＵＶフォトレジストは、すべての点で適切である。フォトレジスト現像中にウェハに施される様々なステップの基本プロセス・パラメータを下記に示す。これらすべてのステップは、ＡＣＴ８装置内で実施される。
【０００９】
１．ＢＡＲＣ層：被覆後、２２５℃で６０秒間ベークし、次いで２２℃まで６０秒間冷却する。
２．レジスト層：被覆後、１４０℃で９０秒間塗布後ベーク（ＰＡＢ）し、次いで２２℃まで６０秒間冷却する。
３．露光後ベーク（ＰＥＢ）：１４０℃で９０秒間ベークし、次いで２２℃で６０秒間冷却する。
４．現像：Ｈノズルから供給される界面活性処理したＴＭＡＨ ０．２６３Ｎを使用して、２２℃で以下の４つのサブステップで行う。
ａ）５０秒待機して現像剤パドル形成
ｂ）現像剤リフレッシュ（ＰＤＤ：現像後配給）
ｃ）２２℃の脱イオン水でリンス
ｄ）スピン回転による乾燥
【００１０】
ＣＢマスク１６画定後、続いて、上記ＣＢマスク１６で保護されていない位置で層１３および１４をエッチングして、ＣＢコンタクト・ホール１７を作成する。このＣＢコンタクト・ホール形成プロセスの最終段階で得られる構造を図４に示す。これでＣＢコンタクトが作製された。ドープ・ポリシリコン層を構造１０上に共形に付着して、ＣＢコンタクト・ホール１７を過剰に充填する。次に、ＴＥＯＳ層１４の表面に達するまで、ドープ・ポリシリコンをプラズマ中でエッチングし、さらにエッチングを続けてポリシリコン充填物内に凹部（ＣＢ凹部）を作成し、続いてこれを金属で充填して所望のワード線用Ｍ０金属ランドを作成する。
【００１１】
フォトリソグラフィ・プロセス自体によって加えられる欠陥または汚染を抑えるために、アメリカ合衆国カルフォリニア州サンノゼのＫＬＡ−ＴＥＮＣＯＲ製の装置、ＴＥＮＣＯＲ ＡＩＴなどの欠陥検査装置を用いて、フォトリソグラフィ・プロセス終了直後にパターン付きモニタ・ウェハを検査するのが普通である。ウェハの表面全体または一部を検査し、欠陥密度を１ｃｍ2当たりの欠陥数で測定することができる。欠陥マップを作成する。次いで、根本的な原因を突き止めるために、レーザ撮像を備える光学顕微鏡を用いて欠陥を調べ、欠陥のサイズと形状を分析することができる。ＣＢマスク１６でパターン化された裸のシリコン・モニタ・ウェハを使って、上記のＣＢコンタクト・ホール形成プロセスの欠陥レベルを制御する。
【００１２】
ＤＲＡＭチップ内にＣＢマスク１６を作成するステップは、チップ製造プロセス全体にとって必須であり、エッチングされていないＣＢコンタクト・ホールはチップの拒絶を招くことがある。このステップは普通、欠陥のないフォトレジストＣＢマスク１６をもたらすクリーン・プロセスである。さらに一般的には、アレイ領域内で欠陥１５個所／ウェハ未満であれば、これまでのところ現在の技術のフォトリソグラフィ・プロセスでは許容レベルである。残念ながら、ＣＢマスク・レベルにおける全欠陥密度は、製造ラインにおける新世代のＤＵＶフォトレジストの導入とともに、理由は未知であるが増加している。
【００１３】
最近のＥＳＣＡＰ（環境に安全な化学的増幅フォトレジスト）の化学的性質を組み込んだ高解像度ＤＵＶフォトレジストの進歩により、０．２０μｍを超えるＤＵＶフォトリソグラフィにおいて、いくつかの技術の寿命を延長することが可能になってきた。ある種のフォトレジストに対するこのような解像度改善の副作用として、これまで様々な製造業者によって市場で商品化されたいくつかの高解像度ＤＵＶフォトレジストで広く見られる新種の欠陥の出現がある。これらの欠陥は、「ブロブ（blob）」の形状をしているので、「ポリマー・ブロブ欠陥」という名で知られており、現像直後に認められ、現像後残渣とみなすこともできる。たいていは「サポート／カーフ（kerf）」領域にあるフォトレジスト層の大きな未露光部分で認められるが、「アレイ」領域にも存在する。上記のＣＢコンタクト・ホール形成プロセスについてさらに考察すると、エッチング・ステップ中にＣＢマスク１６の開口上にブロブが再付着してコンタクト・ホール形成を妨げる可能性がある。ブロブは試験の歩留まりに大きな影響を与えるので、非常に致命的な欠陥である。フォトレジスト使用者および製造者の大きな心配は、ＤＵＶフォトレジスト・システムがさらに高度な解像度へと発展するにつれ、やがてはポリマー・ブロブが歩留まりを減じる主要な原因となるのではないかということである。
【００１４】
ポリマー・ブロブは、約１μｍ（小さなブロブと呼ぶ）から２０μｍあるいはそれ以上（大きなブロブと呼ぶ）まで、様々な大きさをとる。典型的な小さなブロブと大きなブロブを、それぞれ図５、６、および７に示す。図５で明らかなように、写真の中央にある小さなブロブは、２つのＣＢコンタクト・ホールを覆っており、周囲のＣＢコンタクト・ホールの上にポリマー残渣がいくつかある。図６および図７はそれぞれ、「アレイ」および「サポート／カーフ」領域にある典型的な大きなブロブを示す。大きなブロブは、内側に円を有するドーナッツ状の形状をとることがよくある。大きなポリマー・ブロブは、多数のＣＢコンタクト・ホールを覆うことができ、そのため製造歩留まりを減じる原因と見なすことができる。ＳＥＭ分析では、小さなスポットで囲まれた厚さ１０ｎｍの円構造が示される。化学分析では、Ｃａ、Ｎａ、Ｋ、Ｍｇなど痕跡量の金属の存在が示されている。ブロブは、現像後検査中に簡単な光学顕微鏡を用いて暗視野で容易に見ることができる。ブロブは、水の跡または輝く星のようなクラスタを形成するという点で、明確な識別特徴を示す。元々ＣＢマスク１６の「サポート／カーフ」領域では何百という単位で認められたが、「アレイ」領域の典型的な欠陥密度は、ブロブ約３．５〜４個／ｃｍ2であり、欠陥６個所／ｃｍ2（すなわち欠陥５００個所／ウェハ）まで増大する可能性がある。図８は、検査したウェハについての全欠陥のマップを示す。全欠陥とは、ブロブに関係のない欠陥とブロブ欠陥を言う。
【００１５】
図９は、図１ないし図４に関して上記で述べた従来のＣＢ正孔形成プロセスのＣＢマスク・レベルで使用されていた、名称Ａ、Ｂ、Ｃと名付ける３つの異なるレジストの全欠陥の平均数を示す。図９から明らかなように、レジストＡでは、ブロブ密度は約欠陥４個所／ｃｍ2に等しい。すべての実験において、ＴＥＮＣＯＲ ＡＩＴを用いてウェハを検査した。次いで完全な検討を行い、ブロブに関係のない欠陥を小さなブロブ欠陥および大きなブロブ欠陥から分離することができた。ポリマー・ブロブは、ＣＢコンタクト・ホール形成レベルで主要な問題であるが、他のマスキング・レベル、特にコンタクト様開口でも認められ、パターン密度に大きく依存しているようである。ポリマー・ブロブは、広がりは非常に小さいが、ライン・スペース・パターン上にも出現することに留意されたい。
【００１６】
プロセス特有の解決方法を組み込むことによってポリマー・ブロブ欠陥をなくすために、これまで広範な研究が行われてきた。その一方で、フォトレジスト製造業者は新しい配合に懸命に取り組んでいる。提案されている解決方法は、フォトリソグラフィ・プロセスで一般に知られている解決方法であり、ＰＡＢおよびＰＥＢの温度を下げること、現像またはＤＩＷリンス・サイクルを最適化すること、露光とＰＥＢの間に遅延を付け加えること、現像装置モジュールの排気を増加させること、現像剤の温度をわずかに上げること等を含む。これらすべての解決方法は、欠陥を減らし、ある解決方法はわずかに、他の解決方法はもう少し減らし、全て合わせると（明らかにプロセスの複雑さが増大するという代償を伴うが）、欠陥レベルはブロブ１個／ｃｍ2まで劇的に減少し、すなわち７５％の改善が得られる。しかし、ブロブ欠陥を完全になくす解決方法の組合せは、これまで認められていない。受け入れ可能な解決方法は、９５％の欠陥除去を有するもので、ブロブ約０．２個／ｃｍ2の欠陥密度となるが、目標は、１００％の完全除去を実現することであろう。
【００１７】
【発明が解決しようとする課題】
したがって、本発明の第１の目的は、パターン付きフォトレジスト・マスクにおけるポリマー・ブロブと呼ばれる現像に関連する欠陥を完全に除去する効率的な方法を提供することである。
【００１８】
本発明の他の目的は、パターン付きフォトレジスト・マスクにおけるポリマー・ブロブと呼ばれる現像に関連する欠陥を完全に除去し、チップ廃棄率を大幅に低減することにより、製造歩留まりを改善する効率的な方法を提供することである。
【００１９】
本発明の他の目的は、ＤＲＡＭチップのＣＢコンタクト・ホール形成レベルにおいてパターン付きフォトレジスト・マスクにおけるポリマー・ブロブと呼ばれる現像に関連する欠陥を完全に除去する効率的な方法を提供することである。
【００２０】
【課題を解決するための手段】
これらの目的および関連する他の目的の達成は、実質的に現像ステップ中または現像ステップ後のウェハの熱処理を利用した、本発明の２つの方法によって実現される。第１の方法では、標準の現像ステップを実施した後、ウェハを冷却せずに現像後ベーク（ＰＤＢ）を実施して加熱（たとえば１００〜１４０℃）し、その直後に室温（２２℃）で脱イオン水（ＤＩＷ）を用いて追加のリンスを行う。第２の方法では、現像を実施した後に追加のリンス・ステップで、または現像ステップ中に、標準である２２℃のＤＩＷリンスの代わりに、高温（たとえば４０〜６０℃）の脱イオン水でリンスする。
【００２１】
上記の方法は、どんなタイプの（ＭＵＶ／ＤＵＶ）マスクおよびフォトレジストを使用しても、あらゆるフォトリソグラフィ・プロセスに適用可能であり、パターン付きフォトレジスト・マスクにおけるブロブ欠陥密度の大幅な改善をもたらす。
【００２２】
【発明の実施の形態】
当業者には知られているように、フォトリソグラフィ・プロセスに関する限り、今日まで半導体産業における標準は、もちろんベーク・ステップを除き、全ての操作ステップを室温で、すなわち２１〜２３℃で実施することである。具体的には、フォトリソグラフィ・プロセスに関係する全ての材料、フォトレジスト、現像剤、ＤＩ水などが室温で使用される。十分に確立している意見から甚だしく距離を置く本発明者は、現像ステップでウェハの熱処理を実施すると、つまりパターン付きフォトレジスト・マスクが形成されるとき、ブロブ欠陥が劇的に減少することを発見した。本発明によれば、このウェハの熱処理は、２つの異なる方法で実施することができる。第１の方法では、標準通り現像を実施した後にウェハを加熱し、通常のように冷却する前に、室温（２２℃）またはそれ以上の温度でＤＩＷを用いてウェハをリンスする。第２の方法では、ウェハは、標準の現像後に高温のＤＩＷを用いて追加のリンスを施すか、または標準通りに現像するが、２２℃のＤＩＷの代わりに高温のＤＩＷでリンスする。本発明者が行った様々な実験に基づく詳細な操作条件について次に説明する。
【００２３】
第１の方法：加熱したウェハを２２℃のＤＩＷでリンス
上記の従来の技術の段で説明した標準の現像プロセス（ステップ４）を、変更せずに実施する。ＡＣＴ８装置の１つの現像装置モジュールで実施されるこのステップの終了時に、ウェハを取り出し、まずホット・プレート・モジュールに置き、次いで別の現像装置モジュールに入れる。以下に示す下記の操作条件に従って、さらに２つのステップにかける。
【００２４】
５．現像後ベーク（ＰＤＢ）：ＡＣＴ８装置の下段オーブンの近接ホット・プレート・モジュールにウェハを配置し、１４０℃で６０秒間ウェハを加熱する（この現像後ベーク・ステップは、次のエッチング・ステップのためにフォトレジストを安定化し硬化させるために実施することがある）。
６．追加のＤＩＷリンス：加熱したウェハを、冷却せずに直接ＡＣＴ８装置の現像装置モジュールに置き、２２℃（またはそれ以上）のＤＩＷで追加のリンスを実施する。
【００２５】
リンスのために現像装置モジュールに入れるときに、ウェハは依然として高温でなければならないので、現像後ベークと追加のＤＩＷリンス・ステップの間の遅延が最小であることが、重要なパラメータである。本発明者は、ポリマー・ブロブ欠陥密度に対するＰＤＢ温度の影響を示す様々な実験を行った。６０℃から１４０℃の範囲の温度について試験を行った。図１０は、温度が上昇するにつれ、全欠陥数が連続的に減少することを示す。チップ製作プロセスの後続ステップでフォトレジストのＰＡＢおよびＰＥＢ温度を超えることは推奨されないので、最大許容温度として選択した１４０℃で最適な結果が得られた。
【００２６】
図１１は、結果を平均するために異なる装置上に多数のウェハを配置してレジストＡを使用した際の第１の方法における欠陥の減少を示す。図１１から明らかなように、上記の第１の方法を実施したとき、ポリマー・ブロブ密度は、標準の現像プロセスのブロブ４個／ｃｍ2からブロブ０．２個／ｃｍ2に減少した。大多数のウェハでブロブはゼロであり、ごく少数のウェハが小さなブロブおよび大きなブロブを示した（大きなブロブは非常に少数であった）。
【００２７】
この第１の方法の利点は、ブロブ密度を許容可能なレベルまで下げることが可能であることの他に、ハードウェアに対する投資や設備のアップグレードが不要なことである。
【００２８】
第２の方法：高温ＤＩＷによるリンス
本発明者は、リンス・ステップでのＤＩＷの温度も、ポリマー・ブロブ欠陥の数に直接影響する重要な因子である可能性があると仮定した。したがって、これらの欠陥の数に対するＤＩＷ温度の影響を示すために実験を行った。
【００２９】
適切なウェハ加熱装置は、フランスのCourtry 77のＥＢＥＲＬＥ Ｃｙ製のモジュールであり、温度損失を避けるために現像装置モジュールのすぐ上にあるＡＣＴ８装置の上部に配置する。このクリーン・トラック・システムは、ＡＣＴ８装置のＤＩＷ供給ラインに沿って設置された石英加熱素子からなる。加熱用抵抗で、タンク内の水を所望の温度まで加熱する。ＡＣＴ８装置のＤＩＷは、タンクにつながれた石英配管を通るように向けられる。バクテリアを発生する可能性がある管内での温水のよどみを避けるために、必要時にのみ安全インタロックで水を加熱する。ウェハに注ぐことが必要となる時間までに水の温度に達するように、リンス・プロセスの直前に十分なダミー供給をプログラミングすることが重要である。
【００３０】
図１２の折れ線は、レジストＡを用いたとき、標準の現像後に測定した５つのグループの全欠陥数を示す。この数は、ウェハ１枚当たり欠陥約３５０〜４００個の間で変動する。この場合は、追加のリンス・ステップは実施されない。次に、５つのウェハ・グループに、２２℃から６０℃の５つの異なる温度のＤＩＷを用いて追加のリンスを施す。図１２の棒グラフは、現像プロセス後に追加のリンスを行うとき、全欠陥数が（したがってポリマー・ブロブの数が）十分減少することを示す。６０℃のＤＩＷで最適な結果が得られ、全てのポリマー・ブロブが除去された。驚くべきことに、２２℃のすぐ上の温度、すなわち４０℃までは、高温ＤＩＷの効果は、未知の理由により発揮されなかったことに留意されたい。ＡＣＴ８装置のパイプがそれ以上の温度に耐えられないため、実験は６０℃までに制限された。
【００３１】
第２の方法を実施する方法は２つある。第１の代替方法は、標準の現像プロセスを実施し、次いで所定の温度の高温ＤＩＷを使用した追加のリンス・ステップを付け加える。第２の代替方法は、２２℃のＤＩＷによるリンス（上記４ｃ）参照）を高温ＤＩＷによるリンスで置き換えることからなる。本発明者が行った実験では、どちらの場合でも６０℃のＤＩＷが適切であることが示された。
【００３２】
ＣＢコンタクト・ホール形成プロセスについて図１ないし図４を参照して論じる。フォトリソグラフィ・プロセスを現像ステップ（ステップ４）まで標準通り実施する。次いで、下記で述べる本発明による新しいステップを実施する。
【００３３】
第１の代替方法：４'現像：ａ）上記ステップ４と同様、ｂ）上記ステップ４と同様、ｃ）上記ステップ４と同様、ｄ）上記ステップ４と同様、ｅ）６０℃のＤＩＷで追加のリンス。
【００３４】
第２の代替方法：４"現像：ａ）上記ステップ４と同様、ｂ）上記ステップ４と同様、ｃ）２２℃のＤＩＷによるリンスを６０℃のＤＩＷによるリンスで置き換え、ｄ）上記ステップ４と同様。
【００３５】
この場合、全ての現像サブステップは同じ現像装置モジュールで実施される。
【００３６】
高温ＤＩＷリンスを現像サイクルから分離する第１の代替方法の方が、ハードウェアおよびプロセス上の理由からより好ましい。どちらの代替方法も、プロセス・ウィンドウに何ら影響を示さなかった（仕様の臨界寸法を許容範囲内に保持することを可能にする線量および焦点寛容度）。しかし、現像プロセスで現像剤パドル形成サブステップの終了直後に組み込まれた高温ＤＩＷは、パターンが画定されてから行われる単独の高温ＤＩＷリンスよりも、パターンに対し大きな副作用を及ぼす可能性があると想像できる。第１の代替方法は、高温ＤＩＷリンスを行うための特定のモジュール、または現像装置モジュール自体の内部にある第２のＤＩＷ供給ラインを設けることを必要とする。後者の場合、第１のラインで２２℃のＤＩＷを輸送し、第２のラインで６０℃のＤＩＷを輸送する。このように、高温ＤＩＷリンス・ステップは、現像剤処方内で２２℃のＤＩＷによるリンス・ステップの後にプログラミングすることができる。
【００３７】
この第２の方法の両方の代替方法は、全欠陥の減少に関して同等の結果を与える。図１１により、標準の現像プロセスと本発明の２つの方法について、完全な比較をすることが可能である。図１１から明らかなように、第２の方法（高温ＤＩＷリンス）では、大きなポリマー・ブロブの９９％が除去されており、ブロブ密度は、ブロブ０．０５個／ｃｍ2という低さである。図１３は、非常に多数（５０）のウェハに対する第２の方法の反復を示す。明らかに第２の方法は、９５％しか改善しない第１の方法よりも大きな利点を提供する。さらに、第２の方法の第１の代替方法は、現像終了からサブステップｅ）の高温ＤＩＷリンスまでの間に２週間という遅延があっても、依然として有効である。このような遅延は通常は、時間の経過に伴ってウェハ表面に張り付く傾向がある現像後欠陥を除去するのに有利ではない。これは、大きな／小さなポリマー・ブロブ欠陥除去に対して高温ＤＩＷがいかに効率がよいかを示す。
【００３８】
図１４は、製造業者により当初「ブロブなし」として処方されたレジストＢに対する高温ＤＩＷリンスの効果を示す。図１４から明らかなように、このレジスト上には、ブロブ約０．３５個／ｃｍ2という少数の小さなブロブ欠陥および大きなブロブ欠陥が認められた。高温ＤＩＷリンス後、数はブロブ約０．０２個／ｃｍ2まで減少したので、実質的に全てのポリマー・ブロブが除去されたことになる。さらに図１４は、高温ＤＩＷリンスを使用したとき、全ての大きなポリマー・ブロブが除去されたことを示す。
【００３９】
スプリット・ロットで第２レジストＢについての最終試験歩留まりの結果が、第１の代替方法および標準の現像プロセスについて、高温ＤＩＷリンス・プロセスを使用してＣＢマスク・レベルで得られた。高温ＤＩＷで処理されたウェハは、わずかな歩留まりの改善を示したが、その主な理由は、標準の現像プロセスにおけるこのレジストのポリマー・ブロブの数が、歩留まりに影響するほど多くなかったことである。しかしこれらの結果は明らかに、高温ＤＩＷリンスが、歩留まりおよびチップ性能を下げるものではないことを示している。このプロセスの利点は、パターンのタイプおよび密度がポリマー・ブロブの形成に有利であるマスクに関連する製造モードで、フォトレジストＡのような小さなブロブ欠陥および大きなブロブ欠陥を高レベルで有するフォトレジストを使用する際に認められる。
【００４０】
本発明を、その好ましい実施形態について説明してきたが、本発明の精神および範囲から逸脱することなく、形態および詳細について上記および他の変更が可能であることを当業者は理解されたい。具体的には、本発明の方法は、ＤＲＡＭチップだけでなく、さらに大きな影響を有する論理チップにも適用される。当業者には知られているように論理チップは冗長セルを有さず、したがってコンタクト・ホール欠陥を生じやすいからである。
【００４１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４２】
（１）フォトレジスト・マスク内の半導体ウェハの表面に形成されるポリマー・ブロブと呼ばれる現像に関連する欠陥を除去する方法であって、
フォトレジスト層を表面に形成した半導体ウェハを提供するステップと、
パターン付きフォトレジスト・マスクを生成するために、標準通りにフォトレジスト層を露光し、ベークし、現像するステップと、
前記ウェハを１００〜１４０℃の範囲の温度に達するのに十分な時間加熱し、冷却せずに、室温またはそれ以上の温度で前記ウェハを脱イオン水でリンスするステップとを含む方法。
（２）上記半導体ウェハがシリコンを含む、上記（１）に記載の方法。
（３）シリコン・ウェハを加熱する前記ステップが、現像後に通常の冷却をせずに実施される現像後ベーク・ステップである、上記（２）に記載の方法。
（４）前記シリコン・ウェハが、冷却を避けるためにベーク後直ちにリンスされる、上記（３）に記載の方法。
（５）前記ベーク温度が約１４０℃である、上記（４）に記載の方法。
（６）フォトレジスト・マスク内の半導体ウェハの表面に形成されるポリマー・ブロブと呼ばれる現像に関連する欠陥を除去する方法であって、
フォトレジスト層を表面に形成した半導体ウェハを提供するステップと、
パターン付きフォトレジスト・マスクを作成するために、標準通りにフォトレジストを露光し、ベークし、現像し、２２℃ではなく４０〜６０℃の範囲の温度の脱イオン水（ＤＩＷ）で前記リンス・サブステップを実施するステップとを含む方法。
（７）前記半導体ウェハがシリコンを含む、上記（６）に記載の方法。
（８）前記脱イオン水の温度が約６０℃である、上記（７）に記載の方法。
（９）フォトレジスト・マスク内の半導体ウェハの表面に形成されるポリマー・ブロブと呼ばれる現像に関連する欠陥を除去する方法であって、
フォトレジスト層を表面に形成した半導体ウェハを提供するステップと、
パターン付きフォトレジスト・マスクを作成するために、標準通りに前記フォトレジストを露光し、ベークし、現像するステップと、
前記ウェハに、４０〜６０℃の範囲の温度の脱イオン水による追加のリンスを施すステップとを含む方法。
（１０）前記半導体ウェハがシリコンを含む、上記（６）に記載の方法。
（１１）前記脱イオン水の温度が約６０℃である、上記（１０）に記載の方法。
（１２）さらに４０〜６０℃の範囲の現像装置モジュールに供給される脱イオン水を加熱するように設計された加熱装置を備えるクリーン・トラック・システム。
【図面の簡単な説明】
【図１】ＣＢコンタクト・ホール形成プロセスの必須ステップを示す半導体構造の断面図である。
【図２】ＣＢコンタクト・ホール形成プロセスの必須ステップを示す半導体構造の断面図である。
【図３】ＣＢコンタクト・ホール形成プロセスの必須ステップを示す半導体構造の断面図である。
【図４】ＣＢコンタクト・ホール形成プロセスの必須ステップを示す半導体構造の断面図である。
【図５】いわゆる小さなポリマー・ブロブ欠陥のＳＥＭ写真である。
【図６】「アレイ」領域にあるいわゆる大きなポリマー・ブロブ欠陥のＳＥＭ写真である。
【図７】「サポート／カーフ」領域にあるいわゆる大きなポリマー・ブロブ欠陥のＳＥＭ写真である。
【図８】検査した表面の全欠陥（すなわちブロブに関連しない欠陥とブロブ欠陥）を表すマップである。
【図９】異なるフォトレジストＡ、Ｂ、Ｃで処理したいくつかのウェハについて、全欠陥の平均数を記述した図である。
【図１０】本発明の第１の方法を支持する、ウェハあたりの全欠陥数に対する現像後ベーク温度の影響を示すグラフである。
【図１１】本発明の２つの方法を標準の現像プロセスに関して使用したとき、ウェハあたりの測定された全欠陥数の劇的な減少を示す図である。
【図１２】追加のＤＩＷリンスを行う前の５つのウェハ・グループについて全欠陥数を示す折れ線グラフ、およびＤＩＷを用いて異なる５つの温度で追加のＤＩＷリンスを行った後、同じウェハ・グループについて全欠陥数を示す棒グラフである。
【図１３】本発明の第２の方法でレジストＡを使用したとき、大きなブロブ欠陥の完全な除去を示すウェハ５０枚についての全欠陥の分散、および小さなブロブ欠陥の劇的な減少を示すグラフである。
【図１４】本発明の第２の方法でレジストＢを使用したとき、大きなブロブの完全な除去による全欠陥数の減少と、小さなブロブ欠陥の劇的な減少を示すグラフである。
【符号の説明】
１０ 半導体構造
１１ シリコン基板
１２ ゲート導体スタック
１３ ホウリンケイ酸ガラス層
１４ オルトケイ酸テトラエチル酸化物層
１５ 有機ボトム反射防止被覆層
１６ フォトレジスト層
１７ ＣＢコンタクト・ホール
Claims (6)
- パターン形成方法において、
半導体ウェハ上に遠紫外フォトレジスト層を形成するステップと、
前記遠紫外フォトレジスト層を露光し、ベークし、脱イオン水でリンスすることと乾燥することを含む現像を実施して、パターン付き遠紫外フォトレジストを生成するステップと、
前記ウェハを加熱するステップと、
前記加熱されたウェハを、冷却することなく、室温またはそれ以上の温度の脱イオン水でリンスするステップと
を含む方法。 - 前記ウェハを加熱するステップが、現像後ベーク・ステップである、請求項１に記載の方法。
- 前記ウェハを加熱する温度が１００〜１４０℃である、請求項１に記載の方法。
- パターン形成方法において、
半導体ウェハ上に遠紫外フォトレジスト層を形成するステップと、
前記遠紫外フォトレジスト層を露光し、ベークし、脱イオン水でリンスすることと乾燥することを含む現像を実施して、パターン付き遠紫外フォトレジストを生成するステップ
と、
前記ウェハを、温度が４０〜６０℃の温脱イオン水でリンスするステップと
を含む方法。 - 前記方法は、現像後のウェハ表面に形成されるポリマー・ブロブを減少する、請求項１ないし４のいずれか１つに記載された方法。
- 請求項１ないし請求項５のいずれか１つに記載された方法において使用されるクリーン・トラック・システムであって、
脱イオン水を加熱し、加熱した脱イオン水を現像装置に供給するクリーン・トラック・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00480017 | 2000-01-11 | ||
| EP00480017.3 | 2000-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237182A JP2001237182A (ja) | 2001-08-31 |
| JP3752151B2 true JP3752151B2 (ja) | 2006-03-08 |
Family
ID=8174214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001002715A Expired - Fee Related JP3752151B2 (ja) | 2000-01-11 | 2001-01-10 | フォトレジスト・マスクにおける現像に関連する欠陥を除去する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6759351B2 (ja) |
| JP (1) | JP3752151B2 (ja) |
| KR (1) | KR20010070467A (ja) |
| FR (1) | FR2803691B1 (ja) |
| TW (1) | TW473817B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335292B1 (en) * | 1999-04-15 | 2002-01-01 | Micron Technology, Inc. | Method of controlling striations and CD loss in contact oxide etch |
| KR100802269B1 (ko) * | 2001-12-29 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 세정장치 및 이를 이용한 세정방법 |
| KR100485751B1 (ko) * | 2001-12-29 | 2005-04-28 | 동부아남반도체 주식회사 | 웨이퍼 세정 장치용 순수 공급 라인 시스템 |
| KR100802266B1 (ko) * | 2005-11-21 | 2008-02-11 | 주식회사 하이닉스반도체 | 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198347A (ja) | 1984-10-19 | 1986-05-16 | Hitachi Ltd | 現像方法 |
| US4736760A (en) * | 1986-02-21 | 1988-04-12 | Robert A. Coberly | Apparatus for cleaning, rinsing and drying substrates |
| US5223377A (en) * | 1990-08-29 | 1993-06-29 | Interuniversitair Micro-Elektronica Centrum Vzw | Interrupted developing process for a photoresist image |
| US5268260A (en) * | 1991-10-22 | 1993-12-07 | International Business Machines Corporation | Photoresist develop and strip solvent compositions and method for their use |
| US5793158A (en) * | 1992-08-21 | 1998-08-11 | Wedding, Sr.; Donald K. | Gas discharge (plasma) displays |
| JPH07105336B2 (ja) | 1992-08-27 | 1995-11-13 | 日本電気株式会社 | レジスト現像方法 |
| EP0671662B1 (en) * | 1994-02-24 | 1999-01-20 | Nec Corporation | Method for developing a resist pattern |
| KR0171943B1 (ko) * | 1995-06-26 | 1999-03-30 | 김주용 | 반도체 소자의 미세패턴 형성방법 |
| US5861064A (en) * | 1997-03-17 | 1999-01-19 | Fsi Int Inc | Process for enhanced photoresist removal in conjunction with various methods and chemistries |
| CN1213788A (zh) * | 1997-06-26 | 1999-04-14 | 西门子公司 | 抗蚀显影方法 |
| US5983907A (en) * | 1997-08-05 | 1999-11-16 | Seh America, Inc. | Method of drying semiconductor wafers using hot deionized water and infrared drying |
| US6387822B1 (en) * | 1999-11-12 | 2002-05-14 | Texas Instruments Incorporated | Application of an ozonated DI water spray to resist residue removal processes |
| US6372408B1 (en) * | 2000-06-21 | 2002-04-16 | Infineon Technologies Ag | Method of reducing post-development defects in and around openings formed in photoresist by use of multiple development/rinse cycles |
-
2000
- 2000-07-11 TW TW089113765A patent/TW473817B/zh not_active IP Right Cessation
- 2000-11-28 FR FR0015343A patent/FR2803691B1/fr not_active Expired - Fee Related
-
2001
- 2001-01-08 KR KR1020010000986A patent/KR20010070467A/ko not_active Application Discontinuation
- 2001-01-08 US US09/756,997 patent/US6759351B2/en not_active Expired - Fee Related
- 2001-01-10 JP JP2001002715A patent/JP3752151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6759351B2 (en) | 2004-07-06 |
| TW473817B (en) | 2002-01-21 |
| FR2803691A1 (fr) | 2001-07-13 |
| FR2803691B1 (fr) | 2003-12-05 |
| JP2001237182A (ja) | 2001-08-31 |
| KR20010070467A (ko) | 2001-07-25 |
| US20010023972A1 (en) | 2001-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8288271B2 (en) | Method for reworking antireflective coating over semiconductor substrate | |
| CN101281379A (zh) | 光刻胶的去除方法及光刻工艺的返工方法 | |
| TWI490668B (zh) | Photoresist pattern formation method | |
| KR100520240B1 (ko) | 포토레지스트 패턴 및 그의 형성방법 | |
| JP2012156454A (ja) | 半導体装置の製造方法および半導体装置ならびにレジスト塗布装置 | |
| KR20120082432A (ko) | 기판에 실리콘 함유 아크층을 재작업하는 방법 | |
| JP2021530101A (ja) | 選択的二重層誘電体再成長を用いた完全な自己整合ビア | |
| US6251794B1 (en) | Method and apparatus with heat treatment for stripping photoresist to eliminate post-strip photoresist extrusion defects | |
| JP3752151B2 (ja) | フォトレジスト・マスクにおける現像に関連する欠陥を除去する方法 | |
| US7851139B2 (en) | Pattern forming method | |
| CN111063610B (zh) | 光刻缺陷修复方法 | |
| US6613500B1 (en) | Reducing resist residue defects in open area on patterned wafer using trim mask | |
| JP2001326173A (ja) | パターン形成方法 | |
| US6649525B1 (en) | Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process | |
| US20040180295A1 (en) | Method for fabricating a dual damascene structure using a single photoresist layer | |
| WO2024085016A1 (ja) | 基板処理方法及び基板処理装置 | |
| US6475707B2 (en) | Method of reworking photoresist layer | |
| JPH11204506A (ja) | 回路パターンが形成されたウェハおよびその製造方法 | |
| JP2002043215A (ja) | レジストパターン形成方法および半導体製造装置および半導体装置および携帯情報端末 | |
| WO2022270411A1 (ja) | 基板処理方法及び基板処理システム | |
| US20030224585A1 (en) | Method of passivating and/or removing contaminants on a low-k dielectric/copper surface | |
| CN116825617A (zh) | 5纳米芯片制造的反图双重曝光方法 | |
| KR20010064971A (ko) | 반도체 공정에서의 패턴 형성 방법 | |
| US6759179B1 (en) | Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process | |
| JP2000114247A (ja) | 誘電体層をエッチングする処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |