JP3745365B2 - サービスプラットフォーム - Google Patents

Description

技術分野
本発明はサービスプラットフォームに係り、特に音声技術を用いる音声サービスを行うプラットフォームに関する。一般的に、そのようなサービスはホームバンキングのような、対話型サービスであるが、本発明は非対話型サービスに対しても適用できる。
背景技術
電気通信事業が、高度の電話サービスを提供したり、要求の変化により迅速に対応したり、金額に対してより高い価値を与えることが、強く求められている。これらの目的を達成するカギとなる、技術分野の一つに、「音声技術」がある。この技術には、音声認識、発話者認識、発話者確認、音声合成、テキスト−音声変換、音声圧縮などが含まれる。この技術を用いて、より優れた顧客サービスを提供することができ、人間のオペレータの代わりをしたり、または援助したり、あるいは、顧客に全く新しいサービス提供することができる。一般的に、この技術の様々な側面が、個別に提供され、しばしば種々の装置の形で提供されている。ある応用では、音声認識、その他を行う装置は電話網（ＰＳＴＮ）における主交換局と関連しており、他の応用では、装置が顧客の構内に設けられるか、あるいは関連している。特に、ネットワークに基づいた装置の場合、同時に多数の呼を扱うことのできる装置、特に同時に複数のサービスを提供できる装置、が必要とされている。
この必要性は対話型音声サービスを行う装置により、ある程度満たされている。この装置では、プロセッサ、一般的には、デジタル信号プロセッサ（ＤＳＰ）が、特定のサービスを行うようにプログラムされている。その特定のサービスを行うために必要な認識または合成アルゴリズムもまた、プログラムされたＤＳＰに記憶されているか、あるいは、そのＤＳＰと密接に関係している。そのような周知の装置は一般的に、一つのサービスのためにのみ使用される。ここにおいて、ＤＳＰは各入接続呼が応答されるとき、その入接続呼に全体的に割り当てられているサービスを行うのに必要とされる。この専用構造は単純で便利であるが、これはまた、次のことを意味する。すなわち、仮にサービス提供の任意の部分で、プロセッサが非常に必要とされている場合、たとえば、大きな語彙を持つ、複雑な、発話者非依存認識アルゴリズムを用いる場合、そのサービスのその部分を実行するのに必要なプロセッサの提供レベルを、そのサービスの各呼の全ての長さにわたって与える必要があり、これは明らかに非効率的である。この非効率は小さなシステムでは我慢できるが、多数の呼を扱わなければならないシステムでは、処理資源を過度に提供しなければならないので、不利な条件を背負うことになる。したがって、必要に応じて、処理資源を提供する一方で、同時に、信頼性のある、迅速で、使い勝手の良いサービスプラットフォームを提供する手段を見つけることが、望ましい。
ＥＰ−Ａ−０２８３１２０には、多数のユーザ端末に共有される複数の音声認識部を有するマルチユーザ音声認識システムが記載されている。ユーザ端末が作動されると、１つの認識部はそのユーザ端末を介して受信した音声指示を処理するように割り当てられる。この認識部は格納部から各テンプレートを要求する。コントローラハンドラは認識部から先着−先処理方式で要求を取出し、後の要求が先の要求をインタラプトすることを防止する。このシステムはＰＡＢＸを参照して説明されるが、セルラ無線システム、あるいは交換機モードの他の型に関連する使い途が説明されている。
本発明の少なくても一つの側面は処理資源の割当（以下、「資源割当」）の問題に焦点を絞っている。
第一の側面によれば、本発明は電話網上において自動音声に基づくサービスを行うための対話型音声プラットフォームを提供する。このプラットフォームは：
音声認識、発話者認識、発話者確認、音声合成のうち少なくとも一つを行う、関連するメモリを有する第１の処理手段と；
ネットワークの複数の電話線または電話チャンネルを終端させるラインインターフェース手段と；
上記インターフェース手段と前記第１の処理手段との間で音声信号を運ぶ音声バスと；
音声バス上における音声信号の伝送経路を制御する制御プロセッサ；
上記制御手段と上記第１の処理手段および上記ラインインターフェース手段とを接続する制御バスと；
前記第１の処理手段の関連するメモリとは別個のメモリであって、音声認識アルゴリズムを含むプログラム、音声合成アルゴリズムを含むプログラム、発話者認識または確認アルゴリズムを含むプログラム、これらのプログラムのいずれか一つと関連して用いられるテンプレートのうち、一つ以上を記憶しているメモリ手段と；
前記メモリ手段と前記処理手段とを接続し、呼に応答する際に、適切な機能を行うに当たって、前記処理手段で使用するために、前記メモリ手段に記憶されているプログラムまたはテンプレートの一つ以上を、前記処理手段に転送するためのデータリンクと；
から成る。
第２の側面によれば、本発明は電話網上において自動音声に基づくサービスを行なうための対話型音声プラットフォームを提供する。このプラットフォームは：
関連するメモリを有し、音声認識、話者認識、音声照合、音声合成のうちの少なくとも一つを行う音声プロセッサと；
通信網の多数の電話チャンネルを終端するラインインターフェース手段と；
ラインインターフェース手段と音声プロセッサとの間で音声信号を伝送する音声バスと；
音声バス上で音声信号の経路を制御する制御プロセッサと；
制御手段を音声プロセッサ、ラインインターフェース手段と接続する制御バスと；
音声処理ソフトウェアを有するセパレートメモリと；
メモリ手段を音声処理手段に接続し、プログラム実行期間中に適当なソフトウェアが音声プロセッサ上に自由な状態で存在しない場合にプログラムを音声プロセッサにロードするデータリンクと；
から成る。
本発明をより詳述するために、添付の図面に従ってこれを説明する。
図１は本発明に係る音声プラットフォームのアーキテクチャの概要を示した概略図；
図２は図１に示したプラットフォームでの使用に適した音声バスの構成の様子を示した概略図；
図２ａは音声バスの主要構成要素を比較的詳しく示した概略図；
図３は本発明に係る音声プラットフォーム設備の代表的なハードウェア構成例の概略図；
図４は本発明に係る音声プラットフォームの代表的な音声処理シェルフの概略図；
図５は本発明に係る音声プラットフォームにおける機能間の相互接続を示す概略図；
図６は本発明に係る音声プラットフォームでの使用に適した、Ｃ７呼制御ハードウェア編成の概略図；
図７は本発明に係る音声プラットフォームでの使用に適した、Ｃ７呼制御システムのソフトウェア編成の概略図；
図８は本発明に係る音声プラットフォームで用いられるＣ７信号送出システムのＶＭＥ計装の概要の詳細図；
図９は種々の処理がＣ７プロセッサのどこで実行されるがを示す概略図；
図１０はデジタルアクセス信号送出構成の概略図；
図１１は本発明に係る音声プラットフォームに使用される音声・信号送出処理シェルフのハードウェア編成の概略図；
図１２は本発明に係る音声プラットフォームに使用される音声・信号送出処理シェルフのソフトウェア編成の概略図；
図１３は本発明に係る音声プラットフォームに使用される管理シェルフのハードウェア編成の概略図；
図１４は本発明に係る音声プラットフォームに使用される管理シェルフのソフトウェア編成の概略図；
図１５は本発明に係る音声プラットフォームに使用されるファイルサーバの物理的アーキテクチャの概略図；
図１６は本発明に係る音声プラットフォームに使用されるアーカイバ(archiver)のハードウェア編成の概略図；
図１７は本発明に係る音声プラットフォームでの使用に適した音声処理カードの機能ブロックの概略図；
図１８は本発明に係る音声プラットフォームにおける音声カードとラインインターフェースカードとの間の論理的相互接続の概略図；
図１９は上記音声バスの論理的配置の概略図；
図２０はメモリカードの論理的配置の概略図；
図２１はネットワーク式呼応答サービスを行うための、本発明に係る音声プラットフォームでの使用に適したラック構成の概略図；
図２２は図２１に示したラック構成での使用に適した音声処理シェルフのレイアウトの概略図；
図２３は図２１に示したラック構成での使用に適したファイルサーバのレイアウトの概略図；
図２４は図２１に示したラック構成での使用に適した管理シェルフのレイアウトの概略図；
図２５は図２１に示したラック構成で使用するのに適した、シェルフとラックとの間の物理リンクの概略図；
図２６は無し。
図２７は実行時間相互関係を示した、本発明に係る音声プラットフォームのソフトウェア概要の概略図；
図２８は本発明に係る音声プラットフォームのソフトウェア概要図；
図２９は応用の観点から見た、本発明に係る音声プラットフォームのソフトウェアアーキテクチャの概要図；
図３０は代表的な応用の構成として、本発明に係る音声プラットフォームのソフトウェアアーキテクチャの概要図；
図３１は本発明に係る音声プラットフォームの機能ブロック間の関係を示すブロック図；
図３２は本発明に係る音声プラットフォームにおいて、主プロセッサを接続するメッセージパスを示すブロック図；
図３３は本発明に係る音声プラットフォームのための音声認識メッセージチャート；
図３４は本発明に係る音声プラットフォームでの使用に適したラインインターフェースカードとバリアボードの概要図である。
添付した図面に基づいて、本発明の好ましい実施例を、単に例を示す目的のために、説明する。
図１に、代表的なアーキテクチャが示されている。このアーキテクチャでは、音声プラットフォーム（１）（以下、ＳＡＰ）が親スイッチ（２）と連動して作動する。このスイッチには、プラットフォームがＰＣＭトランク（３）によって接続されている。ＳＡＰの種々の要素を接続しているのは、ネットワークバス（４）である。このバスはとりわけ、共通チャンネル信号送出エンジン（５）に供給し、このエンジン自身がＳＡＰラックアラームハンドラ（６）に供給し、このハンドラからの警報は交換機アラームシステム（７）に供給され、このシステムは一般的に、親スイッチ（２）と連動している。ＳＡＰ警報ハンドラ（６）は、ＳＡＰシステム操作盤（８）に接続され、この操作盤はネットワークバス（４）に接続されている。ＳＡＰシステムまた、中央情報記憶システム（９）を含む。このシステムは、ネットワーク（４）に接続されている。図示されているＶＬＬ信号送出リンク（１０）は、ＳＡＰラックシステム（１）と共通チャンネル信号送出エンジン（５）との間の追加接続を行う。ＳＡＰネットワーク（４）は、ＳＡＰラックシステムの種々のシェルフを接続するデータネットワークである。すべてのシェルフを共通のラックに収納してもよいし、複数のラックに収納してもよい。データネットワークは、一般的には、イーサネット(Ethernet)形式であるが、ＦＤＤネットワークや、同様のネットワークでもよい。
図２は、ＳＡＰのシェルフのアーキテクチャの概略図である。ここでエクスプレッションシェルフが用いられるのは、好ましい実施例において、ＳＡＰが、その最小の動作ユニットが一つのシェルフに基づくラッキングシステムに基づいており、一つ以上の音声プロセッサカード（１１）、一つ以上のラインインターフェースカード（１２）、汎用プロセッサカードを含む。汎用プロセッサカードは、システム制御ソフトウェアとアプリケーションソフトウェアとを実行する。全てのカードは、ＶＭＥバスバックプレーン（１３）を介して接続されている。音声プロセッサカード（１１）とラインインターフェースカード（１２）は、音声バス（１４）を介してさらに接続されている。ＰＣＭトランク（３）は、それぞれのバリアボード（１５）を介してラインインターフェースカードに接続されている。汎用プロセッサカードの一つが、ネットワークプロセッサ（１６）として機能し、このプロセッサがシェルフのバックプレートネットワークアンカーとして機能し、全ての音声プロセッサデータ転送を行う。ネットワークプロセッサ（１６）はまた、シェルフバックプレーンネットワークとＳＡＰデータネットワーク（４）との間のゲートウェイとして機能する。さらに、ネットワークプロセッサ（１６）は、シェルフのためのＶＭＥバスシステムコントローラとして機能する。ネットワークプロセッサは、イーサネット（バスネットワーク（４）はイーサネット）ポートを有する、標準モトローラ６８０３０を用いた単一ボードコンピュータで実現できる。ある種の応用によっては、全体のシステムデータスループットが強制されない場合、ネットワークプロセッサは、６８０３０より性能の高いプロセッサを必要とするかもしれない。
汎用プロセッサカードの別のものは、主システム制御ソフトウェアと電話通信機能を実行する制御・電話通信プロセッサ（１７）として機能する。電話通信機能が複雑な場合、プロセッサカード（１７）が単に制御プロセッサとして働かせ、これとは別に電話通信プロセッサ（１８）を設けることが必要なときもある。別個の電話通信プロセッサカードを用いる場合、その所要条件は、制御プロセッサの所要条件と似ている。以下の説明において、共通制御・電話通信プロセッサカード（１７）が用いられるものと仮定する。カード（１７）は：
ＶＭＥバス（１３）を含む、シェルフバックプレートネットワークにインターフェースし；
システムがリセットされたとき、音声プロセッサ（１１）とラインインターフェース（１２）を全て初期化し；
音声バス（１４）上で、タイムスロットのスイッチングと割当てを制御し；
システム警報（しかし、ラック警報ではない）を収集して分配し；
単純な電話通信機能を処理する、
ことを要求される。
制御・電話通信プロセッサに要求される比較的単純な機能は、低価格プロセッサを一般的に使用できることを意味している。
任意ではあるけれども、好ましくは、アプリケーションプロセッサカード（１９）を用いることができる。このカードの機能は、ＳＡＰを駆動する実際の音声アプリケーションを実行することである。一般的に、アプリケーションプログラムは、ＵＮＩＸオペレーティングシステムで実行され、通常は、ＴＣＰ／ＩＰプロトコルを介してＳＡＰと通信する、したがって、アプリケーションプロセッサ（１９）は、ＳＡＰネットワークとインターフェースしなければならず、一般的に、イーサネット接続（２０）を通してインターフェースされる。アプリケーションプロセッサが、シェルフ内のプロセッサカードとして内部に設けられているが、自立形コンピュータとして外部に設けることもできる。ＳＡＰシェルフの外部に設けられた場合、アプリケーションプロセッサは、ＳＡＰネットワーク（４）を介してＳＡＰに接続されていなければならない。シェルフ内に設けられている場合、アプリケーションプロセッサは、イネサネットを介して、または、それが設けられているシェルフのバックプレーンネットワーク（１３）を介して、ＳＡＰネットワーク（４）に接続されてもよい。アプリケーションプロセッサ（１９）が、シェルフ内に設けられいる場合、このプロセッサは、そのシェルフのためのアプリケーションのみを実行することが許される。内部または外部アプリケーションプロセッサを用いることが適切かどうかを決定するのは、通常、この所要条件である。アプリケーションプロセッサが、音声プロセッサカードのためのシェルフ内で利用できる空間が制限されるけれども、明らかに、ＳＡＰの各シェルフ上の内部アプリケーションプロセッサを使用すると、融通性が増す。アプリケーションプロセッサが自己依存形の場合、プロセッサは、もちろん、バス（１３）とインターフェースできなければならず、したがって、ＶＭＥバスが使用されるとき、プロセッサは、ＶＭＥプロセッサでなければならず、また、アプリケーションプログラムが、ＵＮＩＸオペレーティングシステムの基で実行されるときは、プロセッサは、ＵＮＩＸオペレーティングシステムを実行しなければならない。プロセッサがシェルフバックプレーンＶＭＥネットワークに直接インターフェースできない場合、プロセッサはイーサネットポートを提供すべきである（このポートは、一般的に前面パネル上にある）。アプリケーションプロセッサはまた、前面パネル上にあるシリアルターミナルポートを提供し、設備上でプロセッサを構成したり、保守したりできるようにすべきである。アプリケーションプロセッサが、イーサネット（または、ＦＤＤＩ、またはネットワーク４を提供するものならどれでも）を介して、ＳＡＰネットワーク（４）に接続される予定の場合、ＶＭＥバス（１３）へのアクセスは、許可されるべきではない。しかし、アプリケーションプロセッサが、バックプレーンネットワークを介して、ＳＡＰネットワーク（４）に接続される予定の場合、バックプレーンプロセッサ番号、すなわち、バックプレーン上のプロセッサアドレス、は未使用番号に設定されるべきである。ＳＡＰネットワーク（４）へのゲートウェイは、ネットワークプロセッサ（１６）である。この場合、カード上のＵＮＩＸのバージョンは、ＳＡＰバックプレーンネットワーク（４）をサポートする。アプリケーションプロセッサは、ＳＡＰネットワーク（４）上でメモリをスワップするために、構成されなければならない。
さらに別の随意選択カード（しかし、汎用カードではない）が、ＦＤＤＩインターフェースカード（２１）として機能してもよい。ＦＤＤＩインターフェースの機能は、ＳＡＰシェルフをＦＤＤＩデータネットワークにアクセスできるようにすることである。ＦＤＤＩは、イーサネットと比べて、より保証された性能を提供し、また、デュアルアタッチ（ＦＤＤトークンリング・メディアアクセス制御、アメリカ標準ＡＮＳ １３９−３５、１９８７、を参照）インターフェースを用いている場合、回路冗長度を付与できる。
各音声プロセッサカード（１１）は、関連するメモリをＣＰＵとともに有する幾つかのＤＳＰと、バスとインターフェースするためのスイッチとを含む。音声プロセッサについては、後に詳細に説明される。
音声プロセッサカード（１１）とラインインターフェースカード（１２）との間の音声・電話通信トラヒックを運ぶ音声バス（１４）の動作も、以下にさらに詳しく説明される。ＳＡＰのための適切なシステムソフトウェアアーキテクチャはＶｘワークス（Ｖｘ ｗｏｒｋｓ）を用いて、ＵＮＩＸ様リアルタイムオペレーティングシステムとともに、電話通信、認識、ＤＴＭＦ検出、記録／再生イベントを取り扱うことができるのに対して、アプリケーションは、ＳｕｎＯｓのような汎用ＵＮＩＸのようなオペレーティングシステムの基で、実行できる。一般的に、中央情報記憶システム（９）は、アルゴリズムとデータとともに、ＳＡＰシステムスソフトウェアを含むファイルサーバシステムとして機能する。ファイルサーバへの転送または、ファイルサーバからの転送は、ＦＤＤリンク上でＮＦＳ（ネットワークファイル記憶装置−ＵＮＩＸ環境でのファイル転送のための機構）を介して行われ、必要な速度を達成できる。この場合、できる限り、イーサネットが管理制御を行うようにする。理想的には、電話通信信号送出のために用いられる共通チャンネル信号は、ＣＣＩＴＴ Ｃ７である。
図３は、音声アプリケーション構成のレイアウトの例を示している。二つのＳＡＰラック（２５，２６）が示されている。全部で６個の装置シェルフのうち、一つのシェルフが（２４）が、管理にたいして警報機能を与え、警報を収集してサービスし、ＳＡＰ設備を管理するターミナルインターフェースを提供する。シェルフに入っているのは、管理プロセッサであり、このプロセッサは汎用ＳＰＡＲＣコンピュータであり、このコンピュータはＳＡＰ警報を収集してフィルタし、ＮＯＭＳ１（ネットワーク操作・保守システム、これは交換局警報報告システムである）のような外部サービス、操作・保守センター（ＯＭＣ）、またはＵＫＰＳＴＮにおけるシステム制御デジタル交換局である同様のセンターにインターフェースする。この管理プロセッサカードはまた、システム管理ソフトウェアと、システム操作盤インターフェースと、ネットワーク管理警報ハンドラとを実行する。ＰＳＴＮ内において、ＳＡＰ設備当たり一枚の管理プロセッサカードが必要とされる。シェルフはまた、警報カードを含む。このカードは、電話の電源からメタリックな(metallic)警報を収集し、ローカル交換局警報収集ユニットに必要な「ハードウェア」通信を行うとともに、管理プロセッサカード上で実行されているネットワーク管理警報ハンドラソフトウェアにより処理されるべきプロセス間通信（ＩＰＣ）メッセージに最適のソフトウェアを用いて、これらの警報を変換する。音声サービスを提供し、制御するシステムソフトウェアの他に、ＳＡＰ活動の監視と診断を行い、故障の際、処理とハードウェアをリセットする別の処理とインターフェースがある。警報は、ハードウェアとソフトウェアとから収集され、共通フォーマットに変換され、評価される。ＳＡＰは、音声処理シェルフをリセットするようなローカル動作のための警報を出してもよいし、あるいは、警報をリモート管理システム、通常、ＯＭＣとＮＯＭＳ１に転送してもよい。その場合、そこでは人間の介在が必要となる。この人間の介在は、一般的に、たとえば、管理・警報シェルフ上のＸ２５リンクを介してＳＡＰ設備に接続されるＯＭＣターミナルを介して行われる。このリンク上で、遠隔試験と診断とが開始される。Ｘ２５通信ハードウェアは、ＯＭＣのような遠隔制御システムに接続するために必要とされ、または、他のデータ通信リンクがＸ２５の代わりに使用されている場合、少なくとも、同等の通信ハードウェアが必要とされる。管理・警報シェルフにさらに設けられているのは、遠隔または局所的に接続されたターミナルによりＳＡＰ設備を管理できるように、ターミナルアクセスを行う装置である。管理プロセッサカード上で実行されているシステム操作盤ソフトウェアは、ＳＡＰ動作とアプリケーションの実行を制御する種々のコマンドを実行するためのコマンドラインインターフェースを提供する。ローカルターミナルが用いられた場合、それは、通常、ＳＡＰに直接接続されたＤＥＣ ＶＴ１００タイプとなる一方で、ターミナルがリモートである場合、それは、通常、標準ネットワーク管理ワークステーションとなる。
装置ラック（２５）のシェルフ（２７）は、共通チャンネル通信送出フロントエンドプロセッサであり、好ましくはＣＣＩＴＴ Ｃ７信号送出を行うものである。
情報は、デジタルラインインターフェースカードからＶＬＬリンクを介して供給される。冗長度は、Ｃ７フロントエンドプロセッサを、「ワーカ」および「スタンバイ」として動作する２つの半分として配置することにより、与えられる。
ラック２５の残りのシェルフ（２８）と、ラック２６の三つの処理シェルフ（２９，３０，３１）は、すでに図２を参照して説明したように、標準ＳＡＰ制御・音声構成部品を含む。
外部ファイルサーバ（３２）は、顧客細目、プロンプト、記録、テンプレート等、およびＳＡＰソフトウェアを含むのに対して、関連アーカイバ（３３）は、対話認識イベントを記録する。サーバとアーカイバは、ここでは共通ユニットとして示されている。このユニットは好ましい構成であり、高速ＦＤＤＩネットワークを介してＳＡＰ音声処理シェルフに接続されている。サーバ／アーカイバはまた、イーサネットを介してＳＡＰ設備に接続され、非音声データ（警報等）を運び、ＦＤＤＩネットワークが万一、完全に故障することがあった場合、この接続によって冗長度が供給される。
図４は、複数の音声プロセッサカード（１１）とラインインターフェースカード（１２）を含む、代表的な音声処理シェルフの概略図である。残りのカード、すなわち、ＦＤＤインターフェース（１２）、アプリケーションプロセッサ（１９）、電話通信プロセッサ（１８）、制御プロセッサ（１７）、およびネットワークプロセッサ（１６）は全て、シェルフ当たり一つずつ配置されるのが普通である。アプリケーションプロセッサを除く、全てのカードは、電力と通信のために、ＶＭＥバス（１３）を介して接続されるのに対して、音声プロセッサとラインインターフェースカードはまた、別の音声バス（１４）により接続されている。アプリケーションプロセッサは、電力のために、ＶＭＥバックプレーンを用いるが、通信はＳＡＰイーサネット（４）を介して行われる。ネットワークプロセッサは、そのシェルフからイーサネットネットワーク（４）への通信、およびＦＤＤＩネットワークへのデータとＤＦＦＩネットワークからのデータとを取扱う。
音声アプリケーションプラットフォーム（ＳＡＰ）は、電気通信網内において、ネットワークに基づいた音声サービスを行うためのプラットフォームである。このアプリケーションは、一般的には、ＰＳＴＮであるが、私設仮想構内網であってもよい。これらのサービスは、あるネットワークノードで接続されているＳＡＰに設けられている。ＳＡＰは、アプリケーションに合わせて規模を調整できる、融通性のあるアプリケーションを提供し、アプリケーションソフトウェアを追加して、ネットワークに新たなサービスを提供できる。
ＳＡＰは、工業基準に合致した、複数の業者から提供される標準部品を用いて、ネットワークに基づく高度の電話通信サービスを提供できるように設計されている。ＳＡＰは、これらのサービスを提供するためだけの装置としてではなく、汎用プラットフォームを提供するように設計されているので、ＳＡＰは、様々なサービスに対して完全な解答を与えることができる。このことは、ＳＡＰが、モジュール形であって、融通性のある、縮小拡大可能なシステムであり、特定の供給業者に限定されない、ことを意味する。このアプローチの結果、システムアーキテクチャレベルにおける融通性、システム構築レベルにおける融通性、および資源割当てにおける融通性が得られる。その結果、ＳＡＰを目的に合わせて構成し、広範囲の種々のシステム構築とアーキテクチャに関して、価格効率の高い解答を与えることができる。
ＳＡＰの中核は、信号処理能力であり、この能力は、種々のサービスを提供するアプリケーションソフトウェアにより、目的に合わせて構成できる。ＳＡＰがサポートする機能として以下のものがある：
ネットワーク電話通信インターフェース
発話者非依存英字数字音声認識
発話者依存音声認識
システムプロンプトの再生
音声プロンプトの記録と再生
顧客記録メッセージの記録と再生
ＭＦトーン検出
ＭＦトーン発生
１０ｐｐｓパルス発生
設備当たり複数のアプリケーション
［アーキテクチャの概観］
プラットフォーム上でのサービスの開発と実行に必要な主な要素が、以下に列挙してあり、続いて個別に内容が展開されている。
音声と信号処理能力
ネットワーク信号送出インターフェース
アプリケーションコントローラ
ファイルサーバ
アーカイバ
管理インターフェース
相互接続バックボーン
アプリケーション発生ツールセット
［音声処理能力］
この能力は、音声と信号プロセッサカード上のデジタル信号プロセッサ（ＤＳＰ）により与えられる。いずれの着信チャンネルも、相互接続バックボーンを介してダウンロードされた制御ソフトウェアを有するＤＳＰいずれに対しても接続できる。この方法は、チャンネルをＤＳＰに切り換えることができ、および／または、ＤＳＰソフトウェアをアプリケーションに合うように変えることができることを、意味している。このメカニズムによって、ＳＡＰを用いて、融通性をサービスに組み入れられる。音声と信号プロセッサカードにより提供される機能には、以下のものがある。
ＭＦ帯域内周波信号トーンの検出
１０ｐｐｓ信号周波の検出
音声認識
音声出力
メッセージ記録
ネットワーク信号送出インターフェースは、ＳＡＰとネットワークとの間の相互作用を制御する。
各ＳＡＰ設備は、通常、一つのアプリケーションプロセッサを必要とする。設備当たりのアプリケーションプロセッサの個数は、実行されるサービスによって左右される。アプリケーションマネージャソフトウェアは、設備で複数のアプリケーションを実行するために、利用できる。アプリケーションプロセッサは、通常、各シェルフ上のＶＭＥバックプレーンを介して、音声と信号プロセッサカードに相互接続されている。
ファイルサーバは、ＳＡＰ上で実行されているサービスのために大規模な記憶装置を提供する。ファイルサーバは、サービスを提供するために必要なデータを全て保持している。ファイルサーバは、システムソフトウェア（ＳＡＰシステムソフトウェア）、アプリケーションソフトウェア、エラー記録、システムプロンプト、チャンネル関連情報、顧客プロフィール、アプリケーションが必要とする顧客メッセージ、などで構成されている。
アーカイバは、ＳＡＰ上で実行されているサービスに関するデータとイベントを捕らえる方法を提供する。このようにして捕らえたデータは、後のオフライン分析または検査追跡のような目的のために、記録保管される。
管理インターフェースは、ＳＡＰを制御する方法を与える。ＳＡＰへのアクセスは全て、管理プロセッサを介して行われる。このプロセッサは、保守とサポートのために設けられたローカルターミナルの制御も行う。
相互接続バックボーンはＳＡＰの異なる機能ブロック間の通信手段を提供する。入手可能な好適オプションはイーサネット及びＦＤＤＩであり、オプションの選択は処理速度及び処理量に関するアプリケーションの要求事項により決定される。図５は相互接続バックボーンにより接続される全主要ブロックを示す。通話及び信号処理部は、電話プロセッサ及びアプリケーションプロセッサを含む完全なシェルフの典型的な構成で示されている。
［ネットワーク信号通信］
公共ネットワークへの接続は、好適にＧ７０３及びＧ７０４に従う２Ｍビット／秒リンクを介するもので、信号情報はチャンネル１６で搬送される。通話プラットフォーム上で使用される信号オプションは、それらのネットワーク接続に適合したものでなければならない。ＳＡＰ上でサポートされる信号オプションを以下に示す。
無信号
共通チャンネル信号通信ＣＣＩＴＴ Ｎｏ７（Ｃ７）
ディジタルプライペートネットワーク信号通信システム（ＤＰＮＳＳ）
ディジタルアクセス信号通信システム（ＤＡＳＳ２）
チャンネルアソシエーテッド信号通信（Ａ１／Ｂ１）
［無信号］
ＳＡＰは汎用通話機能及びディジタル信号処理機能を提供する。通話経路のみにアクセスすればよいアプリケーションがあり、それら回路に対するネットワーク信号通信はそのアプリケーションにより無視することができる。このようなアプリケーションには、供給すべきネットワーク信号通信インターフェースはない。
［共通チャンネル信号通信ＣＣＩＴＴ Ｎｏ７］
この信号通信システムは今日、主要電話ネットワークにおいて支配的な信号通信システムで、Ｃ７と一般に呼ばている。Ｃ７は２つの信号通信点間の信号通信情報の転送に使用される積層プロトコルである。この信号通信システムのための２つのオプションが示され、第１のものは「購入した」フロントエンドプロセッサ（ＦＥＰ）で、第２のものは好適オプションである。
図６及び図７は購入したＣ７フロントエンドプロセッサ（ＦＥＰ）を用いた構成を示す。２Ｍビット／秒のＰＣＭリンクはディジタルリンクカード上で終端され、このカードはチャンネル１６（Ｃ７信号通信）を抽出し、６４Ｋビット／秒で複写されたＶｌｌリンク上のそれをＣ７フロントエンドプロセッサ（ＦＥＰ）に提供する。ＦＥＰは鏡のように映され弾力性を与え、プロトコル（レベル２及びレベル３）のメッセージ転送を処理し、メッセージのユーザ部をイーサネット接続上の通話プラットフォームに転送する。イーサネットは通話処理シェルフ上の電話プロセッサ上で終端する。電話プロセッサはメッセージのレベル４の部分を解釈し、そのようなデータを開始ライン識別子(Originating Line Identifier)等と判断する。電話プロセッサとアプリケーションプロセッサとの間の通信はＶＭＥバックプレーンを介して行われ、電話プロセッサはアプリケーションプログラマーインターフェース（ＡＰＩ）を介してそのアプリケーションとインターフェースする。
図８に示す構成はＶＭＥに基づく構成である。２つの１／２部分は同一で、弾力性を与えるために提供されている。１／２部分は各々ＳＡＰバックボーンへのインターフェース及びＣ７プロトコルレベル２及び３を扱う分離プロトコルを含む。レベル４は通話処理シェルフ上の電話プロセッサにより扱われる。
ＦＤＤＩが相互接続バックボーンに使用される場合、ＦＤＤＩカードがそのインターフェースに必要になるが、シェルフバックボーンの管理はＣ７プロセッサにより行われる。イーサネットがバックボーンに使用される場合、ＦＤＤＩは使用されないが、プロセッサカードはイーサネットインターフェースを必要とする。プロトコルを扱うプロセッサは６８３２マルチプロトコルプロセッサを有する子カード(daughter card)を含み、Ｃ７スタックのレベル２プロトコルを扱う。プロトコルを扱うプロセッサは３つのＶＬＬフロントパネル接続を有し、ディジタルラインカード(Digital Line Card)の１６信号通信アクセスへのインターフェースを行う。
図９は異なるプロセッサがＣ７プロセッサ上で動作する場合を示している。信号通信インターフェースシェルフはプロトコルスタックのメッセージ転送部(Message Transfer Part:MTP)レベル２及び３を扱う。レベル１はディジタルラインインターフェースカード(Digital Line Card)によって扱われ、レベル４は電話プロセッサにより扱われる。
ディジタルプライベートネットワーク信号通信システム(Digital Private Network Signalling System:DPNSS)はＰＢＸからＰＢＸへの通信に使用される信号通信システムである。チャンネル１６信号通信チャンネルは、それを搬送する２ビット／秒のＰＣＭパイプのみに関係するので、複写されたＣ７フロントエンドプロセッサを提供する必要はない。この信号通信システム構成を図１０に示す。
信号通信インターフェースは、その２Ｍビット／秒搬送体が結合するシェルフ上で完全に行われる。信号通信はディジタルラインカードからプラグ接続できるＶＬＬ接続を介して、電話プロセッサまで接続される。６８３０２子カードはレベル２を扱い、レベル３は電話プロセッサのＣＰＵ４０部により扱われる。
ディジタルアクセス信号通信システムＮｏ２(Digital Access Signalling System No2:DASS2)は、少なくとも英国では、ＰＢＸｓ(ISDN multiplexers)とディジタルローカル交換機(Digital Local Exchange:DLE)の間で使用される信号通信システムである。これはメッセージセット内にいくらかの追加メッセージがあるが前述のＤＰＮＳＳと非常に似ており、図１０に示すＤＰＮＳＳと同様な方法でＳＡＰにより扱われることになる。
旧いタイプの信号通信システムはＡｌ／Ｂｌ信号通信と呼ばれるチャンネルアソシエーテッド信号通信(Channel Associated Signalling)である。このシステムにより、信号通信データはラインカードに格納され、必要に応じて（ｉ／ｃ方向の）電話プロセッサにより読出される。逆方向では、電話プロセッサはラインカード内のレジスタに書き込み、このラインカードはデータをそれに関係するチャンネル１６タイムスロットに挿入する。
装置の物理的構成は前述の場合（ＤＰＮＳ信号通信）と同一となる。重要な違いは、電話プロセッサがＶＭＥバスを介してディジタルラインカードと通信し、Ａｌ／Ｂｌ信号通信システムにおけるスタックの概念がないことである。
通話及び信号通信処理シェルフは全ての通話アプリケーションに関する基本構成ブロックである。このシェルフはＶＭＥバックプレーンを有し、カードはアプリケーションの必要に応じてシェルフにプラグで挿入できる。図１１はシェルフの可能構成例を示す。通話及び信号通信処理シェルフ内に使用できる幾つかのタイプの中の１つを示している。幾つかの通話及び信号通信処理プロセッサカード及びラインカードが、システムを具体的に説明するために示されている。全てのユニットが必要か否かはそのアプリケーションによって決まる。
図１２はＳＡＰ通話及び信号通信プロセッサシェルフのソフトウエア構成の詳細を示す。
通話処理シェルフはＶＭＥバックプレーンを具備し、このＶＭＥバックプレーンには異なる機能を必要に応じて挿入できる。通話処理シェルフの数、及びシェルフ毎のアプリケーションプロセッサ、通話処理カード及びラインインターフェースカードの数は、アプリケーションの必要に応じて決められる。
図１１に各構成要素の機能を以下に示す。
ネットワークプロセッサは、ＶＭＥシェルフバックプレーンを制御する。これはシェルフに関する調停機能を行い、通話及び信号通信プロセッサカードに対する全てのデータを転送するためのドライバである。又これは、ＳＡＰバックボーン及び通話処理シェルフの間のアクセスを制御する。このバックボーンがイーサネットの場合、ネットワークプロセッサはイーサネットコネクタを有してなければならず、バックボーンがＦＤＤＩの場合、シェルフ上にはＦＤＤＩカードが必要となるが、それでもネットワークプロセッサはシェルフバックプレーン及びＦＤＤＩカード間のデータ転送を行う。
バックボーン接続ネットワークは、好適にイーサネットまたはＦＤＤＩのどちらかであり、それはアプリケーションによって決まる。ネットワークプロセッサは常にイーサネットポートを有するが、ＦＤＤＩが必要な場合はＦＤＤＩカードがシェルフの中に配置され、そのカードはネットワークプロセッサにより制御される。接続ネットワークがシェルフ間の通信に使用され、ファイルサーバをアクセスする。
制御プロセッサは、全ての通話プロセッサの初期ローディングのために重要であり、通話バスに関するスイッチング機能を制御する。動作中に、（ネットワークプロセッサを介して）ＳＡＰネットワークからアプリケーションリクエストの焦点が形成される。
電話プロセッサは、シェルフに関する全ての電話機能を扱う。
アプリケーションプロセッサは、ユニックス(Unix)システム及びアプリケーションを実行する。又このアプリケーションプロセッサはアプリケーションマネージャを含むことができる。アプリケーションマネージャはＳＡＰ構成において複数のアプリケーションを実行することができる。
通話及び信号プロセッサカードは、多数の通話処理及び他の信号処理を実行するようにプログラムすることができる４つのＤＳＰを含むカスタムボードである。これを以下に詳細に示す。
通話及び信号プロセッサカードは、ＳＡＰと２Mbit/s ＰＣＭネットワークリンク間のインターフェースを行う。これは以下に更に詳細に説明するＳＡＰのためのカスタムカードである。
通話バスは、ＰＣＭリンク上に入力される通話チャンネルの任意の１つを通話プロセッサカード上のＤＳＰｓのいずれか１つに接続するための機構である。
ＳＡＰ管理シェルフは全ての外部制御インターフェースにアクセスする手段を提供する。図１３及び１４はＳＡＰ管理シェルフの構成を示し、通常このシェルフは雑多な装置ラック(equipment rack)内の分離したシェルフの中に配置される。他のＳＡＰとの通信は相互接続バックボーンを介して行われる。管理シェルフはＳＡＰのハードウエアアラーム条件をＳＡＰから集めるのに使用されるディジタルインターフェースを含む。管理プロセッサは又、ＡＤＰＮに対するＸ２５インターフェースを制御する。これはＮＯＵへのデータ転送用に使用される接続である。又このリンクは遠隔管理、サービス業務等にも使用することができる。
次にシェルフの機能を説明する。
「装置管理」とは、全ハードウエア及びソフトウエアのインストール(installation)、除去、及びステータス制御である。
「構成管理」とは、装置の論理的インストール及び除去、ソフトウエアの構成である。
「ＳＡＰエラー処理及びロジング(logging)」とは、アラーム／エラーの管理及び適切な修正処理である。
「ＳＡＰヘルスチェック(health checking)」は装置の決定的な故障を防ぐためのシステム監視機能を提供する。
「システムブートアップ (boot up)」とは、装置に開始時の正しい構成を再ロードすることである。
「システム統計概要」とはオンラインの統計概要及び現在までの統計学的履歴である。これは又、システムアクセスのログ(logs)を発生し、ＯＭＣ上の情報転送を制御する。
「ソフトウエア及びデータバックアップ」とは自動及び手動バックアップの管理である。
「サービス管理」はそのアプリケーションに依存するが、顧客プロフィールの作成、修正及び削除、及び統制ノードに対する顧客プロフィールの入出力である。
「端末アクセス制御」に関して、ローカル及び遠隔の端末からの全てのアクセスはシステム管理処理を介して制御される。
ファイルサーバはＳＡＰに関する主格納部を提供する。ファイルサーバに要求される性能はアプリケーションにより決定する。ファイルサーバは、相互接続バックボーンに接続されているコントローラ、必要に応じて拡張できるマス格納媒体、及びマス格納部の異なる構成要素にアクセスするためのコントローラから構成される。ファイルサーバは複数のファイル格納部を制御でき、複数のファイルサーバを必要とするアプリケーションもある。ファイルサーバの容量に関する主な決定要因は、アプリケーションが情報獲得システムか、または情報提供システムかによる。
ファイルサーバはサービスを提供するために必要な全てのデータを保持する。これは、システムソフトウエア（ＳＡＰシステムソフトウエアを含む）、アプリケーションソフトウエア、エラーログ、システムプロンプト、チャンネルに関する情報、顧客プロフィール、及び顧客メッセージを含む。
ファイルサーバに関する重要な考察は、アクセスタイム、データのセキュリティ、初期アプリケーションに関するファイル格納容量、及び選択された設計の拡張性である。ネットワークファイルシステム（ＮＦＳ）通信プロトコルは、ファイルサーバと、それにつながるアーカイバ(Archiver)、ＳＡＰプロセッサ、及び管理要素等の間のファイル転送用に使用される。ＮＦＳが好適に選択される。なぜなら、ＮＦＳはオープンプロトコルで、ＳＡＰシステムはＮＦＳプロトコルがそのファイルアクセス用に必要となるからである。
一般にファイルサーバは専用のＶＭＥシェルフ内に搭載される。図１５はファイルサーバ用の代表的なシェルフ配置を示す。
イーサネットがバックボーンに使用される場合、ファイルサーバプロセッサは前記概略説明部で示したネットワーク機能を提供する必要がある。ＦＤＤＩがバックボーンに使用される場合、ＦＤＤＩカードが必要となる。
ファイルサーバプロセッサはＳＣＳＩインターフェースを有し、このインターフェースはファイル格納部とのインターフェースに使用できる。このインターフェースのドライブ容量は限定されているので、追加のＳＣＳＩボードが必要となるアプリケーションもある。１ファイル格納部が故障した場合でも、データを保護するために複数のファイル格納部が接続される。これは「ミラーイング(mirroring)」として知られる技術により達成され、必ず重要なデータは少なくとも複写される。
どのようにサービスが実行されているかが判断され、その判断が顧客によって利用できなければならない。これはサービスを実行している間にシステムをモニタし、後で処理できるデータを抽出してサービスの使用状態を判断することにより達成できる。
アーカイバはオフライン処理(off line prosessing)に最初必要となるデータを収集するためのツールである。オンライン処理（統計等の発生）に必要なデータはアーカイバに関係しない。
会話プラットフォームにより発生されるデータは３つの主要カテゴリーに分類される。第１のカテゴリーはサービスを実行するために必要なデータである。第２のカテゴリーはサービス能力の指示を与えるために発生されるデータであるが、これはサービスを実行するときに重要となるデータではない。第３のカテゴリーはサービス及び再構成の呼出の両方に必要なデータである。第１のデータカテゴリーは常にプラットフォームファイルサーバに格納され、このプラットフォームファイルサーバは安全が確保された格納部である。第２のカテゴリーはアーカイバのハードディスクに格納される。第３のカテゴリーはファイルサーバに格納される。なぜなら、これはアプリケーションによって必要とされ、相互接続バックボーンの負荷が少ない場合に、複写コピーはアーカイバのハードディスク上に置かれるからである。アーカイバハードディスクはアーカイビングに必要な全てのデータを一時的に格納する。
アーカイブされるデータの量及びタイプを判断するように、システムのソフトウエアを構築できる。以下にアーカイブの機能を示す。
１．アーカイブしなければならないデータのアクセス。
２．ダウンローディング(down loading)に必要となるまでデータを格納する。
３．情報に関してポールされるか(polled)又はアーカイブスペースが満杯になったとき、データを要求される目的地にダウンロードする。
ダウンロード処理は取り外し可能媒体、又はデータ処理施設への電子リンクで可能である。
図１６はデータの目的点としての外部データ格納部を示す。この点は格納媒体としてのＤＡＴテープ又は光ディスクにより示されるようなローカルか、又はデータがＦＴＡＭプロトコルを使用して大容量データリンク（例えばＩＳＤＮ、ＦＢＳ等）上で転送されるリモート実現可能である。
一般に、会話サービスは予め記録されたプロンプトを使用して呼び出した側と対話し、呼び出した側は言葉により、或いはＭＦ４信号通信トーンを使用して応答できる。呼び出し側による応答は、どの経路が会話に採用されるかを決めるために解釈される。
特定サービスに貢献するＳＡＰに必要な構成を考察する必要がある。この情報を得るための統計的方法を用いて説明すると、詳細で複雑なものになる。特に、不適切な資源、異なる分配策(allocation strategies)及び異なる会話が考慮されたときなど、特殊な条件の場合は更に複雑になる。ＳＡＰ及び呼び出す側の特徴が与えられると、ＳＡＰの動作は単純になる。
ＳＡＰは汎用マルチソースプロセッサボードを使用するものとして設計される。ＳＡＰに使用されるプロセッサボードには２つの主要タイプがある。第１のタイプはVxWorksを実行するモトローラ(Motorola)６８０３又は６８０４プロセッサで、第２のタイプはサン(Sun)とコンパチブルなユニックスである。第１のタイプはネットワークプロセッサ、制御プロセッサ及び電話プロセッサに使用できる。第２のタイプはアプリケーションプロセッサ、一般的通信及び管理プロセッサ用である。
［タイプ１に対する要求事項］
１．ボードは、原則として２５ＭＨｚ以上で走るモトローラのプロセッサ（６８０３０または６８０４０）により構成する。
２．ボードは、オペレーティングシステムにより正しくサポートされたモトローラ６８０ｘ０のローコスト製品で構成してもよい。
３．アプリケーションによってはより大容量のＲＡＭが必要になる可能性があるが、ボードは少なくとも４ＭバイトのＲＡＭで構成する。
４．ボードは、タイプ１用フロントパネルオペレーティングシステムにて利用できるシリアルターミナルポートを有する。
５．ボードは、入手可能なサポートされたＶｘＷｏｒｋｓ Ｂｏａｒｄサポートパッケージを有する。ＳＡＰは、現在ＶｘＷｏｒｋｓのバージョン５．０．２を使用している。
６．ボードは、コンフィグレーションパラメータを格納するために、少なくとも２５６バイトの不揮発性メモリを有する。
７．ボードは、ＶＭＥバス拡張メモリスペースの５１２Ｍバイト領域にアクセスする能力を持つものとする。ただしページアクセスのみしかできないならば、ページ選択を可能とし、その場合ボードは、少なくとも拡張メモリスペースの４０００００００Ｈから５ｆｆｆｆｆｆｆＨまでの領域にアクセスできるようにする。
８．ボードは、上記メモリスペースに対するデータアクセスモードＤ３２，Ｄ１６，Ｄ０８（ＥＯ）を提供する。
９．ボードは、ＶＭＥバスに対するリードモディファイライト機能を提供する。
［ネットワークプロセッサに対する特別な追加事項］
１０．ネットワークプロセッサボードは、ＶＭＥバスを介して全てのローカルメモリを共有することができる。
１１．ネットワークプロセッサボードは、全ての割り込みレベルに対してＶＭＥバス割込ハンドラ処理能力を提供する。
１２．ネットワークプロセッサボードは、ＶＭＥバススロットＩシステムの制御機能を提供できる。
１３．ネットワークプロセッサボードは、そのフロントパネルにイーサネットインターフェイスを持つ。
制御プロセッサに対する特別な追加事項
１４．制御プロセッサは割込ハンドラを有する。
［電話プロセッサに対する特別な追加事項］
１５．電話プロセッサは、補助タイマを持つことができる。
１６．電話プロセッサは、割込ハンドラを有する。
［タイプ２（アプリケーションプロセッサ）に対する要求事項］
１７．ボードは、ＳＰＡＲＣプロセッサアーキテクチャにより構成する。
１８．ボードは、ＳｕｎＯＳ４．１ｘもしくはそれに対応するオペレーティングシステム下で走る。
１９．ボードは、少なくとも１６Ｍバイトのメモリを有する。
２０．ボードは、そのフロントパネルにイーサネットインターフェイスを持つ。
２１．ボードは、そのフロントパネルにシリアルターミナルポートを有する。
［推奨プロセッサボード］

イーサネットは、アプリケーションプロセッサとともに内部シェルフ通信を起動するために使用される。ＳＡＰのための相互接続のバックボーンとして使用するに適したインターフェイスとしては、イーサネットとＦＤＤＩがある。イーサネットとＦＤＤＩのどちらのバックボーンを選択するかは、行なおうとするサービスにおけるデータ転送要件に応じて決定される。このイーサネットインターフェイスは、イーサネットインターフェイスを含むプロセッサカードにより構成される。ＦＤＤＩを用いた場合に得られるイーサネットに対する利点としては、以下のものがある：
１．スループット：ＦＤＤＩは最高１００Ｍビット／秒で動作できる。
２．回復力：ＦＤＤＩは２つのリングを採用しており、２つのリングが同時に故障しない限り、データを失うことなく動作し続ける。
［一般的要求事項］
１．ボードは、単一のＶＭＥスロットしか占有しないこと。
２．ボードは、２連装ファイバ処理能力を持つこと。
３．ボードは、光バイパスリレーを制御する能力を持つこと。
４．ボードは、サポートされた入手可能なＶｘＷｏｒｋｓ５．０．２ドライバを持つこと。
５．このドライバは、シェルフネットワーク側からの透明なネットワークアクセスがサポートされるように、ネットワークプロセッサにリンクできる能力を持つこと（つまり、ネットワークプロセッサは、イーサネットインターフェイスと同様にＦＤＤＩインターフェイスとの交渉手順を予定指令する能力を持たねばならない）。
６．もし可能ならば、上記ドライバは、ネットワークプロセッサ上で、モトローラ６８０４０のデータキャッシュの使用をサポートするべきである。
ここで推奨できるボードとしては：
インターフェイス Ｖ／４２１１と、
ＣＭＣ １１５６
がある。
通話プロセッサカードは、通話アプリケーションプラットフォームに関連した通話処理の全てを実行する。このカードは、リアルタイムオペレーティングの制御下で、現在から将来に渡る広範な通話アルゴリズムをサポートするものでなければならない。
図１７は、通話カードの主機能コンポーネントを示している。このカードはＶＭＥスレーブインターフェイスをサポートする。また、中央プロセッサは４Ｍバイトのメモリを備えたモトローラの６８０２０または６８０３０により構成される。中央プロセッサおよびＶＭＥバスのいずれも、このメモリにアクセスできるようになっている。また、リセット後にオペレーティングシステムをロードできるようにＥＰＲＯＭ（２５６Ｋバイト）が備えられ、さらにコンフィグレーションパラメータを保持する５１２バイトの不揮発性メモリが備えられている。ＶＭＥインタラプトは、シェルフネットワークプロセッサあるいはシェルフ制御プロセッサと複数の通話カードプロセッサとの間の通信時に使用することができる。しかし、ＤＲＡＭは、ＶＭＥバスと複数のＤＳＰとの間でデータ転送を行う唯一の方法となっている。通話ボードプロセッサは、ＶＭＥバックプレーンへ直接アクセスすることはできないようになっている。なお、機器診断などのために、ボード毎に、そのフロントパネルにはシリアルポートが設けられている。このポートはボードプロセッサから制御される。
１枚のプロセッサカードあたり４個のＤＳＰが装備され、任意の通話チャネルは１以上のＤＳＰによるサービスを受けることができる。各ＤＳＰは、１６ｋ×２４ビット長のプログラムメモリと、プログラムを走らせるための８ｋ×２４のＸデータメモリおよび８ｋ×２４のＹデータメモリを有している。また、汎用目的のメモリとして、１６ｋ×８のＸメモリおよび１６ｋ×８のＹメモリが付加されている。Ｐメモリはプログラムメモリとして用いられ、ＸおよびＹメモリはデータメモリとして用いられる。全てのＤＳＰメモリは、ゼロウエイトで動作するようになっている。各ＤＳＰのメモリは、他のＤＳＰあるいはメインプロセッサからはアクセスできないようになっている。それぞれのＤＳＰのプログラムは、ボードのメインプロセッサからダウンロードされ、その後ＤＳＰのポートＢ（ホストポート）を用いて当該ＤＳＰのプログラムメモリにロードされる。これらのＤＳＰは、内部ＤＳＰ通信用のＳＣＩポートを用いて、ペアとなるように相互に接続される。
各通話プロセッサカードは８×８のクロスポイントスイッチを持ち、このスイッチはＶＭＥバックプレーン上の制御プロセッサボードにより制御される。このクロスポイントスイッチにより、通話バス上の１２８チャネルの任意の１つを、カード上の任意のＤＳＰに接続することができる。
各ラインインターフェイスカードは、２系統の２．０４８Ｍビット／秒ＰＣＭラインシステムをサポートできるようになっている。このカードは、２Ｍビット／秒のライン信号を受信し、そこからラインクロックを抽出しデータを再配列して、アラーム条件を検出する機能を持っている。各ボード上には、８×８の時空間非ブロッキングスイッチが設けられている。このスイッチは、任意の入力チャネルを、通話バスとして共通に呼称する４ＭｉｔｅｌＳＴバスへ、相互接続するものである。通話バスはラインカードと通話プロセッサカードとを相互接続するメカニズムを構成しており、この通話バス上には１２８のタイムスロットを設けることができるようになっている。前記クロスポイントスイッチのコンフィグレーションは、ＶＭＥバックプレーンバス上の制御プロセッサカードにより制御される。さらに、カード毎に設けられるものとしてＶＬＬ出力がある。これにより、タイムスロット１６Ｃ７信号通信のための６４ｋビット／秒同期シリアルリンクが得られる。全てのＰＣＭシステムがタイムスロット１６にＣ７信号通信を持つわけではないが、これはＳＡＰの設備に応じて決定される。
ラインカードは６ＵＶＭＥサイズカードで構成され、このカードにはバリアボードが接続される。この接続は、通話バスの背面にあるラインカードコネクタにボードを差し込むことでなされる。なお、このバリアボードは、ライン分離の機能を有する。
通話バスはパッシブボードであり、全てのラインインターフェイスカードと、シェルフ上の通話および信号通信プロセッサカードとの間の、相互接続方法を与えるものである。
図１８は、通話バスの論理的な配置を示す。この通話バスは、４つのシリアルハイウエイ上の１２８タイムスロットに対する要求を満たすようにできている。これらタイムスロットのうちの任意の１つは、入力ＰＣＭチャネルを該当シェルフ上の任意のＤＳＰに接続するために用いることができる。
図１９は、通話バスがＶＭＥバックプレーンの背面上にどのように配置されるかを示している。ここでの接続は、ＶＭＥバストランザクションに割り当てられていないＪ１バックプレーンコネクタのピンを介して、なされる。バリアボードは２Ｍビット／秒接続のために通話バスに差し込まれ、これによりライン分離機能が得られる。
ＳＡＰアプリケーション用のファイルサーバは、データセキュリティのために二重化（ミラー）され、かつモジュラ形式で提供されている。これにより、アプリケーションからの要求により、あるいはサービス拡張に伴うファイルサーバの肥大化に対応して、ファイル格納部を追加することができる。各ファイルサーバシェルフ上のアプリケーションプロセッサはＳＣＳＩポートを有しているが、このポートからディスクへのファンアウトには制限がある。このため、各ファイルサーバ毎の大量のディスクへアクセスするためには、別のＳＣＳＩポートが必要になる。そうする場合の利点は、次の通りである。すなわち、ファンアウトおよびパーティショニングにもよるが複数のディスクに同時にアクセスでき、かつあるディスクとそのミラーディスクへの書き込みを一緒に行うことができる。その他、ファイルサーバのデータスループットが改善されるという利点も得られる。
カードに対する要求事項としては次のものがある。すなわち、ＶＭＥバスインターフェイスを持つ６Ｕ高カードであり、サーブ対象ファイル格納部への接続用にＳＣＳＩを備えていることである。さらに、ＮＦＳソフトウエアが走るアプリケーションプロセッサと同様にするために、ＵＮＩＸの下で走る必要がある。このアプリケーションプロセッサで走るファイルサーバソフトウエアは、ＶＭＥバックプレーン上のＳＣＳＩカードと通信して、そのＳＣＳＩカードをファイル格納部へアクセスするための追加ポートとして処理する。このようなカードとしては、次のものが推奨できる：
Ｃｉｐｒｉｃｏ Ｒｉｍｆｉｒｅ ＲＦ３５６３
このＳＣＳＩカードは、ＳＡＰアプリケーション用ファイルサーバラックにおいて使用される。
プラットフォーム上で使用される全てのプロセッサは自分自身のメモリエリアを持つが、このメモリは通常はカード上のＣＰＵだけが認識できるようになっている。共有メモリは、必要な場合に、バックプレーンを介したプロセッサ通信路として利用することができる。
図２０において、ＣＰＵＡはメモリＡにいつでもアクセスすることができ、またＣＰＵＢはメモリＢにいつでもアクセスすることができる。仮にＣＰＵＡがメモリＢ中のデータにアクセスする必要が生じた場合は、メモリＢからＣＰＵＡへのデータ転送中にＣＰＵＢを止めるか、あるいはＣＰＵＢがＣＰＵＡの代わりにメモリＢにアクセスしてその結果得られたデータをＶＭＥバスに送り出すようにすればよい。いずれにしてもＣＰＵＢの正規の処理は中断され、複雑なメカニズムでデータ転送が行われる。そうする代わりに、ＶＭＥバスに接続されデータの共有ができる特別なメモリモジュールを採用してもよい。これにより、いずれかのＣＰＵは、必要になればいつでも、このデータにアクセスできるようになる。なお、ＣＰＵがこのメモリの共有エリア書き込みを行う場合は、そこを閉鎖するメカニズムが必要になる場合がある。
ここで使用されるメモリカードは、標準６Ｕ高の２Ｍバイト実装ＶＭＥコンパチブルメモリカードである。ただしそのアクセスタイムは、ウエイトステートが必要とならないように、複数のプロセッサカードで使用されているものとコンパチブルにするべきである。
Ｃ７フロントエンドプロセシング機能は、ｃ７プロトコルのレイヤー２および３で走るＭ６８０４０プロセッサカードにより実現される。信号通信情報は、ＶＬＬリンクを介して、ディジタルリンクインターフェイスカードから取り出される。ＦＥＰは、インストールのためにバックボーンと適合されねばならない。その場合、通話および信号通信プロセシングシェルフ上の電話プロセッサにセットされたＣ７メッセージの転送のために、ＦＤＤＩカードが必要となる場合がでてくる。
このユニットにおける冗長性は、スプリットバックプレーンを介したプロセッサおよびＦＤＤＩカードの二重化により、得られる。
各アプリケーションは、互いに異なるＩ／Ｏ要件を必要とする場合がある。これらの要件はインテリジェントＩ／Ｏカードにより満たされるもので、そのようなインテリジェントＩ／Ｏカードは次の２カテゴリに分類される：
（ｉ）インテリジェントパラレルＰＯ（ＩＰＩＯ）カード
（ii）インテリジェントシリアルＩ／Ｏ（ＩＳＩＯ）カード
パラレルＰＯのライン（ｉ）は汎用ＶＭＥコンパチブルボードにより得ることができる。このコンパチブルボードには異なるモジュールを追加することができ、これによりＴＴＬレベルで３２までの入力と３２までの出力を得ることができる。追加されたモジュールはインターフェイスにおいて異なるロジックファミリーをサポートすることができる。たとえば、オープンコレクタ（ｏｃ）、ＴＴＬ、ＣＭＯＳ、光アイソレータ、その他をサポートできる。
上記機能を得るための推奨カードとしては、次のものがある：
Ｒａｄｓｔｏｎｅ ＰＭＥ ＰＩＯー１
アプリケーションの中には、周辺とシリアル相互接続することを要求するものがある。その場合のシリアルリンクは、インテリジェントシリアルＩ／Ｏ（ＩＳＩＯ）カードにより得ることができる。これらのカードは、ＲＳ２３２やＲＳ４２２などの標準に則りデータ転送のために用意されたドーターカードモジュールを有している。
ＳＡＰラックは、安定な＋５Ｖ、＋１２Ｖ、およびー１２Ｖの供給を必要とする。
この要求は、各ラックのベースに配置されたＤＣ−ＤＣ電源またはＡＣーＤＣ電源により、満たされる。ＤＣ−ＤＣコンバータへの許容ワイド電圧リミット（ＡＷＬ）はー４４Ｖないしー５４Ｖとなる。各ラックは自分自身のＰＳＵを持ち、異なるヒューズを介して給電されるもので、ー５０Ｖ電源もしくは２４０Ｖ交流ラインから電力を得るようになっている。完全なＰＳＵ設備は（負荷によるが）４つまでのモジュールで構成されるもので、回復力および高レベルの信頼性を得るために、Ｎ＋１のモジュールが使用される。各モジュールは、メンテナンスおよびサポートサービスが必要となった場合に、ラックの一部を取り外すことなく別々に交換できるようになっている。
ＳＡＰおよびＰＳＵアセンブリへのＤＣ入力電圧は、交換電源機器ラック（ＰＥＲ）およびメインエンドパネル（ＭＥＰ）から得てもよい。このＰＥＲにより、ネットワークベースで動作する機器の電圧入力を保証することができる。
ラックの熱管理は、ラック上のシェルフ各々の下にファントレイ（各々が６基のファンを保持できる）を設けた内部ファンを有する各ＰＳＵにより行われる。
ＳＡＰ設備内で使用される全てのラックは、先のセクション（パワーアレンジメント）で示したような、工業スタンダードである１９インチラックであり、熱管理のために各シェルフの下にファントレイを備えている。ＰＥＭ機能のための特別なラックは、ネットワークベースのアプリケーションにおいて必要となる。
各シェルフは、ＶＭＥバスに適合するＶＭＥスタンダードの６Ｕサイズを持つ。
１つのラックあたり４基までのＰＳＵを装備でき、これらのＰＳＵはラックベースに配置され、＋５Ｖ、＋１２Ｖ、およびー１２Ｖの給電を行う。ＰＳＵを何基用いるかは、該当プラットフォームでのサービスに応じて決定される。
［２３．ＮＢＣＡＳサービス］
２３．１サービスの説明
ＮＢＣＡＳはネットワークベースのコール応答及び記憶サービスである。
サービスの顧客が電話を使用している時に（あるいは所定の時間の後にこれに応答しなかった時に）、ＮＢＣＡＳはこのコールに応答し、電話が通話中であること（あるいは応答できないこと）を発呼者に知らせ、簡単な対話によりメッセージを受けることを申し出る。
待機中のメッセージがあることを顧客に知らせるには、種々の方法が使用できる。可能なものには、
ｉ）メッセージを直接インテリジェントディスプレイ電話機に送信すること、
ｉｉ）発信音の鳴動を知らせること、
ｉｉｉ）メッセージをページング装置に送信すること、
ｉｖ）顧客がサービスに直接に連絡をとること、
がある。
その時電話機が使用中であったために、メッセージがシステム内に残されていた場合には、システムは電話機が空いた時にコールバックしようと試みる。
顧客は（通常、レベルＩ番号により）サービスをコールする時に、メッセージ検索フェーズ（あるいは対話）に入るか、あるいは、オプションとして、応答サービスに基づいて特定のパラメータを変更することができる。
メッセージ検索が選択された場合には、顧客はメッセージを聞いた後に保存あるいは削除することができる。限られた数の保存メッセージが保持できるだけか、あるいは全てのメッセージに対して決められた合計時間についてだけ保持できるので、顧客は未使用時間及び／あるいは使用したメッセージ数について知らされる。
一方、顧客はサービスにおけるパラメータを変更できる。これらのパラメータは、
呼出音に返事がない場合のサービス前の呼出音の鳴動数、を含んでいる。
［サービスにより発呼者に与えられるメッセージ］
メッセージ検索中に、新しいテレフォンコールが入った場合には、発呼者はＮＢＣＡＳシステムに接続され、メッセージを残すように要請される。
また、顧客が自分の番号をダイアルして、歓迎の対話中にＰＩＮに入った場合には、顧客はシステムに残されたどんなメッセージも検索できる。ＰＩＮに入らない場合には、顧客は自分のシステム上にメッセージを残す機会を持っている。
異なったクラスのサービスが異なった顧客に提供できるように、サービスの特徴のあるものはオプションにする必要がある。サービスに応じて変更できる特徴には、メッセージ数及び記憶できる合計メッセージ時間、発信メッセージが特注できる否か、及び記憶メッセージの通知方法が含まれている。
ＮＢＣＡＳパイロットサービスを提供し維持するために、設備及びサービスが管理されねばならず、顧客の設備及び停止がサポートされねばならない。この管理は、オペレーション保守センタ及びカスタマサービスサイトに配置されているＮＢＣＡＳパイロットサービスに属するリモート管理端末と、ＮＢＣＡＳパイロットプラットフォームの他の部分に配置されているローカル管理端末との両方によって行なわれる。
発呼者にとって、全ての対話の相互作用は継目がないようにみえなければならない。このことは、メッセージがデータ記憶から集められている間に、及び／またはコール中に発呼者に異なったサービスを提供するためにアプリケーションソフトウエアを切り換える時に、発呼者にとっていかなる遅延も感じさせないほど、データアクセス時間が十分に速くなければならないことを意味する。
ＮＢＣＡＳは、図２１に示すように、システムの主な機能的核を構成する３つのラックにレイアウトできる。別に、サービス用の保証付き電源を提供するラックがある。
ＮＢＣＡＳサービスを提供するために、ＳＡＰ通話処理シェルフに対する部品要求は、
１ ＶＭＥバックプレーン
１ 通話バックプレーン（１４のカードをサポートする長さ）
１ 制御プロセッサカード（ＣＰＵ４０強制）
１ ネットワークプロセッサカード（ＣＰＵ４０強制）
１ ＦＤＤＩ インターフェースカード
１ 電話プロセッサカード（ＣＰＵ４０強制）
３ アプリケーションプロセッサカード（ＳＰＡＲＣ２）
１ ラインインターフェイスカード
１３ 通話処理カード
であり、これらは図２２に示されているように構成されている。
ＮＢＣＡＳサービスを提供するためのＳＡＰファイルサーバーシェルフに対する部品要求は、
１ ＶＭＥバックプレーン（６Ｕ 高）
１ （ＳＰＡＲＣ ２ＣＥ）
オラクル（Ｏｒａｃｌｅ）データベースを稼働し、ＮＦＳファイルサーバーとして動作するもの。
１ （フォース(force)ＣＰＵ４０）
顧客管理システム（ＣＭＳ）を稼働するもの。
１ メモリカード（１Ｍｂｙｔｅ）
通話バッファ用に使用
１ ラックとファイルサーバーサブシステム間の通信用ＦＤＤＩカード
データ記憶用の少なくとも３．２Ｇｂｙｔｅｓのミラードハードディスク
増設処理容量用予備ＶＭＥスロット（必要な場合）
であり、図２３に示されているようにシェルフ上に配列されている。
ＮＢＣＡＳサービスを提供するためのＳＡＰの種々のシェルフに対する部品要求は、図２４に示されている。
図２５のＬＡＮの相互接続図は、どのようにラックが内部シェルフ及び内部ラック通信を行なうためにＦＤＤＩネットワークに接続されているかを示している。
通話資源割付装置の動作が図５を参照して説明される。ＳＡＰのフレキシビリティの大部分が資源切り替えアーキテクチャの結果である。数多くの通話プラットフォームにおいて、コールは、所与のアプリケーションに要求される全ての通話処理を実行できる一つの通話処理装置により処理される。しかしながら、この方法の欠点は、通話処理装置がしばしば拡張アップグレードなしには複雑な通話アルゴリズムを使用できないことである。各通話処理装置が一つのコールチャンネルに割当てられているプラットフォームでは、最も複雑な通話アルゴリズムを取り扱うことができる通話処理ハードウエアが各チャンネル毎に備えられねばならないので、たとえそのような処理がコールの少しの割合でしか必要とされなくても、このプラットフォームは大型設備ではコスト効果が低い。
ＳＡＰは、通話資源のフロート（ｆｌｏａｔ）を保持し、コールをアプリケーションソフトウエアによって指示されたフリー通話資源に切り換えることにより解決する。（通話資源は通話合成あるいは通路認識のような通話あるいはデータ処理機能を実行する。これらは、その時構成されているアルゴリズムに応じたシングルチャンネルあるいはマルチチャンネルであり、資源あるいはシンクデータである。）これにより、システムが統計的なアプリケーション要求に正確に大きさを合わせることが可能になり、インストールされたハードウエアをフルに使用することを可能にする。データは通話資源間で切り換えることができ、複雑なアルゴリズムが実行可能となる。更に、統計的ピーク要求を考慮して、システム制御ソフトウエアがいつでも通過資源をダイナミックに再構成することを可能にすることにより、さらにフレキシビリティが与えられる。
ＳＡＰは、データを転送する通話バス（１４）及び多数の相互接続制御ソフトウエア部品によりそのような特徴を提供する。通話バスは分散切換データバスとして考えられている。通話バスのターミナルポイントはライン資源あるいは通話資源のいずれかである。ライン資源は通常は電話回線（単一のアナログチャンネルあるいはデジタルＴＤＭシステムのチャンネルのいずれか）である。スピーカモニターポイントあるいは同期データモデムのような他のオーディオインターフェースあるいはデータインターフェースがある。
ラインカード及び通話カードはそれぞれ時間／スイッチ（４０）を介して通話バスにインターフェースする。通話バスは、各通話バスインターフェースカードに接続されている複数のバスストリームから構成されている。通話バスは、Ｍｉｔｅｌ ＳＴ−バス仕様に基づいて構成されている。この場合、このバスは４つの個別のＳＴ−バスストリームの形式である。各ＳＴ−バスストリームは、毎秒６４Ｋビット／秒の３２のタイムスロットとして組織された２．０４８Ｍビット／秒シリアルビットストリームである。毎秒６４Ｋビット／秒あるいは８Ｋビット／秒として選択された毎秒６４Ｋビット／秒は標準ＰＣＭ電話回線のデータ速度である。クロック信号及びフレーム信号は別々に搬送され、通常はシステム内の一枚のカードで発生される。ＳＴ−バスストリームは「入力」ストリームと「出力」ストリームとから構成されている。ＳＡＰアーキテクチャにおいては、システムが入力と出力を専用化した場合にはフレキシビリティは制限される。そのため、通話バスストリームは、バックプレーン上に共に接続されている各カードのストリーム入力及び出力を有する単一のバスとして実行される。メカニズムは、各ストリームの出力ドライバをスロット毎に三状態で動作できる通話バスインターフェースハードウエアと、いつでも一以上のカードがあるタイムスロットで駆動されないことを保証する制御ソフトウエアとに依存している。この方法の利点は、全てのカードが全く同じインターフェースハードウエアを有しかついかなるハードウエアの変更も必要とせずに任意の数のカードがシステムにインストールできることである。つまり、通話バスは４×３２単向性タイムスロット用のマトリクスとして考えることができる。各タイムスロットは一枚のカードだけで駆動されねばならないが、同じ通話バスに接続された他のカードによっても受け入れられる。これにより、単一チャンネル上を入力した通話が任意の数の通話資源を並列に迂回でき、また通話資源の出力が別の通話資源の入力端に迂回できるので、複雑な通話処理が実行可能となる。勿論、通話バスの容量、この例では１２８タイムスロット、がデータ処理容量の上限を規定する。しかし、通話バスインターフェースが通話バスの容量を使用せずに全てのカード内転送を処理できるので、データがカード間で転送される場合だけに通話バスが必要とされる。通話バスは、より多くの容量を与えるために、一つのシステム内で分割することができる。しかし、分割された通話バス間の直接接続はできない。別個の通話バスエリア間の接続は、３０チャンネルＰＣＭシステムを使用することにより行なうことができる。このことは、別個の通話バスエリアが同じシェルフシステム内にあるか否かにかかわらず、当てはまることである。
通話バスインタフェース回路は、通路バスバックプレーンにインタフェースできる全てのＳＡＰカードに共通である。これは、通話バスと利用できる通話資源あるいはライン資源との間の抽象層(abstraction layer)を与える。これは通話バス制御ソフトウエア部分により制御される。インターフェース回路はＳＴ−バス互換性の時間／空間スイッチ装置を用いている。各装置は８ストリームを処理でき、任意の入力ストリーム上の任意のタイムスロットを任意の出力ストリーム上の任意のタイムスロットに切り換えることができる。この装置の出力は、特定のタイムスロットが駆動されることが要求された時にだけ使用可能であり、他の全ての時には三状態のままである。規約により、ストリーム４−７は主通話バスバックプレーンに接続するために使用される。これらのストリームの入力及び出力は共に通話バスバックプレーン上に接続されており、また通路バス制御ソフトウエアはバックプレーン上の一つの装置だけが特定のタイムスロットを駆動していることを保証する。
残りの４つのストリーム（資源ストリームと定義される）は、通話資源あるいはライン資源にアクセスするために使用される。４つのストリームの各々は入力チャンネル及び出力チャンネルを備えている。各通話資源あるいはライン資源は一つのタイムスロットあるいは多重タイムスロットを処理できる。データは、いかなる通話バス容量でも使用せずに、カード上の任意の資源ストリーム間で転送できる。
ハードウエアスロットコードは各通話バススロットに割当られている。これは、そのアクセスアドレスをシステムコントローラからセットアップするために、各通話バスインターフェースカードにより使用される。
通話バスアーキテクチャは通話バスインターフェースカードのフレキシブルな混合を可能にする。これにより、特定のシステムが、インストールされた通話バスインターフェースカードの番号及び形式により所与のアプリケーションに最適化できる。
デジタルラインインターフェースカード（ＤＬＩＣ）は二つの３０チャンネルＰＣＭ多重システムを終端し、クロック及びフレームに同期する能力を与える。各ＰＣＭシステムフレーマは時間／空間スイッチ上の一つのストリームに接続されている。ＰＣＭシステムからの信号情報はタイムスロット１６で使用される。これは、外部信号システムへの転送のためにＶ．１１インターフェースに切り換えることができる。各Ｖ．１１インターフェースは６４Ｋビット／秒の双方向性同期データ転送ができ、各々は時間／空間スイッチ上の一つのストリームのタイムスロット０にインターフェースされている。残りの４つのストリームは通話バスに接続するために使用される。
この構成は、通話バス容量を使用せずに、フレーマとＶ．１１インターフェースとの間で信号情報の切り替えを可能にする。特定のアプリケーションにとって重要なことは、この構成により、通話バス容量を使用せずに、２ＰＣＭシステム（トロンボーニング(tromboning)として知られている）間で電話回線の直接接続が可能になることである。
通話処理カード（ＳＰ）は、システムにより使用される４つの通話資源を提供する。各通話資源は、一つのストリーム上の全てのタイムスロットにインターフェースできるデジタル信号プロセッサ（ＤＳＰ）である。残りの４つのストリームは通話バスに接続するために使用される。
各ＤＳＰには通話処理プログラムがロードされている。簡単なプログラムが並列に多数のタイムスロットを処理できる（マルチチャンネルオペレーション）。あるプログラムは一つのタイムスロットだけを処理できる（シングルチャンネルオペレーション）。通話バス上の各タイムスロットは、並列処理のために、１以上のＤＳＰの入力端に迂回できる。ＤＳＰはいつでも再構成できる。
通話バス容量を使用せずに、データは同じＳＰ上のＤＳＰ間で転送できる。
通話バス制御ソフトウエアは通路バスハードウエアを補完し、システムの動作に大きなフレキシビリティを与える。ソフトウエアの動作の基本的な説明は以下のようである。
システムは入力電話回線をモニタする。着呼が検出された時に、この回線に割当られた通話アプリケーション処理が通知され、この呼が応答される。呼が進行するにつれて、通話アプリケーションプロセスはシステムに動作要求を発する。これらの要求は、電話回線に用いられる「メッセージを発せよ(Play Message)」あるいは「話された数字を認識せよ(Recognise Spoken Digit)」のような通話処理に対してのものである。通話処理要求は資源に対する要求に変換され、そして呼が終了するまで、電話回線は適当な通話資源に切り換えられる。
システムは各チャンネルベースで二つのモードのうちの一つで動作する。
１／ 資源は、要求された時に要求されたように、必要とされる。このモードは最もフレキシブルなモードであり、通話資源が可能にする最大数のチャンネルがＳＡＰにより処理されることを可能にする。欠点は、資源にアクセスする時にピークロード中に遅延が発生し、サービスが低品質となることである。
２／ 呼が応答される前に、固定される多数の資源が必要とされる。これは、ある任意の時にアプリケーションによって要求される資源のピーク数である。やはりダイナミック資源割付が使用されるが、これにより、呼の継続中に使用できる十分な資源があることが保証される。要求された数の資源が利用出来ない場合には、呼は転送されるか、あるいは応答されない。
通話バスに関連するソフトウエアの動作は、４つのエリア、つまり初期化、通話バス制御、呼制御及び資源割付に大きく分けられる。
初期化プロセスは多数のタスクを実行する：
どの通話バスカードがシステム内で使用できるか特定すること。これは、カードの存在を証明するために通話バススロットコードを使用する。情報は記憶され、より高いレベルのソフトウエアにより使用される。
主要なラインインターフェースを（システム構成パラメータに基づいて）特定すること及びクロック同期を可能にすること。アクティブシステムが全く発見されない場合には、通話バスクロックは空走が可能である。
全ての通話バスインターフェースをクリアして初期化し、次に存在する通話バスインターフェースカード上の全ての時間／空間スイッチを使用可能にすること。
通話バス制御プロセス（ＳＢＣ）は通話バスタイムスロットのマップを保持する。これは、論理−物理変換を実行する特殊なドライバを用いることにより、システム内のライン資源あるいは通話資源の構成を知っている。システム内の利用できる資源のどれについてチャンネル間の接続を提供あるいは解除することが、より高いレベルのシステムソフトウエアにより要求される。一つのチャンネルはソースと定義され、任意の数の着信先が可能である。ＳＢＣは、通話バス容量を使用せずに、同じカード上で資源ストリーム間の接続を行なうことができる。
呼制御プロセス（ＣＣ）は、システム内で使用できるライン資源のマップを発生し維持するために、初期化プロセスにより提供されるカードマップを使用する。これは、特に電話回線を取扱い、より高いレベルのシステムソフトウエアにより使用される論理チャンネルと物理カードとの間の物理的マッピングへの論理を提供し、また特定のチャンネルにアクセスするために必要とされるチャンネルの特定を行う。
物理的特定は、通話バスをチャンネルに接続させるために、ＳＢＣへの要求において使用される。
通話資源割当プロセス（ＳＰＡ）は、通話資源マップを発生しかつ維持するために、初期化プロセスにより提供されるカードマップを使用し、また、ルールの組による要求の際に、資源をより高いソフトウエアレベルに割り当てるエキスパートシステムである。通話資源マップはまた通話資源の最適な初期構成を計画するために使用される。
ある資源がなにかの理由で使用できない場合には、ＳＲＡは理想的な資源を再構成するように選択できる。ＳＲＡは、要求された通話機能がアクセスされる通話資源にチャンネルの特定を行なう。この特定は、特定の通話バスが資源に接続されることをＳＢＣから要求するために使用される。
ＳＲＡは、一つの資源チャンネルを要求する簡単な動作、あるいは多重に相互接続された資源を要求する複雑な動作を処理することができる。
ＳＡＰアーキテクチャは、フレキシブルにかつ将来に対応して設計されている。これは、広い範囲の通話アプリケーションをサポートし、また複雑な通話処理機能を提供するように容易に構成できる。このフレキシビリティのほとんどが通話バスのアーキテクチャ及び関連の通話資源割付（ＳＲＡ）ソフトウエアにより得られる。通話バスインターフェースカードのどのような組合せも通話アプリケーション要求に基づいてインストールできる。正確なシステム構成は、初期化中にシステムソフトウエアにより解析される。ＳＲＡは、資源マップを構築し維持するために、この情報を使用する。
通話バスは、各々が６４Ｋビット／秒の容量を備える１２８の単向性データパスとして考えることができる。各データパスは単一の資源でよいが、１以上の着信先を特定可能である。これは時間／空間スイッチ装置により実行される。このように、着呼電話回線は、呼を完了するために必要な通話処理を実行するために要求されると同じほど多くの通話資源に切り換えることができる。中間通話処理の出力は、複雑な通話処理機能が実行されることを可能にする他の通話資源に迂回できる。要求された時に、特定の通話処理機能が使用出来ない場合には、理想的な通話資源が、要求された機能を提供するためにダイナミックに再構成される。
必要な場合には、システムは、資源が必要とされる時にだけ要求されるというモードで動作でき、このためインストールされたハードウエアの最大限の利用可能性を提供する。サービスの品質がピークロードの下で保証されねばならないところでは、システムは、呼を終了するために必要とされる資源の数が前もって固定できるというモードで動作できる。ＳＲＡは、システム上の全ての通話資源スロットの現在の状態及び構成を表わす大きな表を維持する一重のプロセスとして設計されている。多重のシステムは、部品においては使用できるが、これはより多くの表の維持と内部プロセッサ通信を必要とし、おそらく複雑すぎて利用価値がない。ＳＲＡは、各既知の通話動作及び通話資源プログラムの寄与を説明する大量の固定情報、及びシステム内の通話カードの数により与えられた全ての通話資源を初期化する最良の方法を説明する情報により開始される。これらの表及びデータは以下のデータセクションにおいて全て説明される。
［資源通話構成ファイル］
このファイルはこのシステム上の通話資源の初期構成を含む。これはＳＲＡによってシステムブートアップのあいだに読み込まれ、指定の通話プロセッサカードで特定通話動作の構成を強制する。
［通話認識パラメータファイル］
通話資源の初期構成のあいだに、ＳＲＡは課せられた特定の認識語彙に関する追加情報を要求し得る。この情報は標準ライブラリ機能を用いて特定語彙のパラメータファイルを読出すことにより得られる。
［通話動作情報］
これはコンパイル時にわかる対象通話認識動作の各タイプに関する全ての情報（例えば、特定認識アルゴリズム、必要とされる通話資源数、必要とされる通話資源プログラム、および判断決定アルゴリズムのための他のデータ）を含む内部テーブルであり、実行時の動作のあいだ変わらない。
［通話資源プログラム情報］
これは対象通話資源プログラムの各タイプについてわかる全ての情報（例えば、認識フロントエンドプロセッサ、利用可能なタイムスロット数、他のプログラムタイプに対する共存および再構成の関係、送り手（通話バスにデータを載せる）あるいは受け手（通話バスからデータを取り出す）のいずれであるか、判断決定アルゴリズムのために必要とされる他のデータ）を含む内部テーブルであり、ラン時の動作のあいだ変わらない。
［通話資源ロック情報］
このデータは（（利用可能な、動作不能状態ではない）タイムスロット）あるいは通話資源テーブル内資源の総数と、アプリケーションでロックされた資源の総数とを見失わないようにしている。これは資源の動作不能状態、リリース、リクエスト、ロック、およびアンロックの要求がＳＲＡによって行われるにつれて継続的に更新される。
［通話資源テーブル］
この内部テーブルはシステム上で各通話資源の構成および現在ステータスとこれの利用可能なタイムスロットとに関する情報を含む。これは、資源のタイムスロットのリリースおよびリクエストの要求が行われれるにつれて継続的に更新される。このテーブル内には、各通話カード毎に１つのレコードがある。各レコードはカードとさらに２つのサブテーブルに関するステータスその他の情報（カードのＳＡＰ ＩＤ、カード上で利用可能なＣＰＵタイプおよび、ＲＡＭ、カード（動作可能状態あるいは動作不能状態）の現在ステータス、およびこのカード上で利用可能な通話資源の数、カード上の通話資源のタイプ）を含む。２つのサブテーブルとは、通話カード上で利用可能な資源（その現在割当てられた構成を含む）のサブテーブルおよび通話カード上でなされる通話動作のサブテーブルである。資源サブテーブルはカード上の各ＤＳＰ資源毎に１つのレコードを含む。各レコードは資源上で使用可能な各タイムスロットに関するいくつかの情報に加えてＤＳＰに関するステータスその他の情報を含む。動作サブテーブルはカード上でなされる各通話動作処理毎に１つのレコードを含む。各レコードは関連ＳＰＳ処理にこれが用いる資源タイムスロットのポインタを加えたものに関するステータスその他の情報を含む。資源上で利用可能な各タイムスロット毎に、次の情報が格納される。
この情報とは、現在ステータス（例えば、未構成、構成済み、アクティブ等）、関連通話動作ＩＤ、関連通話動作タイプ、およびマルチ資源通話動作でスロットを指示する機構である。
［通話資源統計資料テーブル］
この内部テーブルはＳＲＡ構成要素によって集められた全ての統計資料の現在の合計を含む。
通話カード構成ファイル用いる代わりに、２つのテーブルからなる構造を用いることもできる。
一方のテーブルは多数の異なる構成を通話カードについて規定し、カード上の各資源がシステムブートアップ時にどのプログラムと組み合わさて構成されなくてはならないかを特定する。他方のテーブルはシステム上で利用可能な通話カードの数が与えられれば各ＳＡＰ通話カードに用いるべき構成を指定する。この情報はコンパイル時にわかり、実行時の動作のあいだ変わらない。
［プロセス初期化］
ＳＲＡプロセスが作成されると、これが次のような動作シーケンスを行なうことになる。
１．全体的なデータ、テーブル、および通信機構を初期化する。失敗すれば、適切エラーメッセージを表示し、続いてタスクを停止する。ここで、通信機構が首尾よく初期化された場合にはアラームを発しないようにすればよい。
２．Ｍ−ＩＭ−ＡＬＩＶＥ要求（コンポーネント＝ＣＯＭＰＯＮＥＮＴ−ＳＲＡ）を管理保守コンポーネントに送り、Ｍ−ＩＭ−ＡＬＩＶＥ応答を待つ。失敗または時間切れとなれば、設定回数再挑戦する。最終的に失敗すれば、致命アラームを発して、タスクを停止する。
３．通知プロセッサ構成情報を持つ管理保守コンポーネントからのＭ−ＳＲＡＡＤＭＩＮ要求（動作＝ＳＲＡＡＤＭＩＮ−ＳＰ−ＣＯＮＦＩＧ）を待つ。この情報を通話資源テーブルに格納し、成功であるＭ−ＳＲＡＡＤＭＩＮ応答を返す。
４．通話資源構成ファイルを用いて通話資源テーブルおよび通話テーブルロック情報を初期化する。通話資源構成(configuration)ファイルが存在しないかあるいはオープンできない場合には、資源が未構成のまま残される。
５．Ｍ−ＳＲＡＤＭＩＮ（ステータス＝成功）応答を管理保守コンポーネントに送る。
６．要求を受け取れる新しいステートを入力する。
［管理要求］
全ての管理要求は管理保守コンポーネントから生起されることになる。Ｍ−ＳＲＡＡＤＭＩＮ要求（動作＝ＳＲＡＡＤＭＩＮ−ＤＩＳＡＢＬＥ）を管理保守コンポーネントから受け取ると、ＳＲＡは次の動作シーケンスを行なう。
１．通話資源テーブルを検索してカードのレコードの所在を捜し出す。もし見つからないか、カードが既に動作不能状態となっていれば、Ｍ−ＳＲＡＡＤＭＩＮ（ステータス＝エラー）応答を管理保守コンポーネントに返し、動作を止める。
２．通話資源テーブルにおいて動作不能状態とされた通話カードをマークする（これにより、このカードのいずれかの資源がこれらのリリース後にさらに使用されるのを防止する）。
３．資源の全体的利用可能性を低下させるため通話資源ロック情報を更新する。
４．ロック資源総数が利用可能な資源総数の設定パーセンテージを越えていれば、警告アラームを発する。
５．もし成功であれば、Ｍ−ＳＲＡＡＤＭＩＮ（ステータス＝成功）応答を管理保守コンポーネントに返す。
［資源動作要求］
通話資源の割当に関する全ての要求はアプリケーション制御コンポーネント（ＡＰＣ）から生起される。Ｍ−ＳＲＡＯＰ要求（動作＝ＳＲＡＯＰ−ＬＯＣＫ）をＡＰＣから受け取ると、ＳＲＡは次の動作シーケンスを行なうことになる。
もし要求数にロック資源総数を加えたものが全利用可能数よりも大きい場合には、
１．通話資源統計資料テーブルを更新する。
２．Ｍ−ＳＲＡＯＰ（ステータス＝全てロック）応答をＡＰＣに返す。
そうでなはなく、もし要求数にロック資源総数を加えたものが全利用可能数以下である場合には、
１．要求数だけロック資源総数を増やす。
２．通話資源統計資料テーブルを更新する。
３．Ｍ−ＳＲＡＯＰ（ステータス＝成功）応答をＡＰＣに返す。
Ｍ−ＳＲＡＯＰ要求（動作＝ＳＲＡＯＰ−ＵＮＬＯＣＫ）をＡＰＣから受け取ると、ＳＲＡは次の動作シーケンスを行なうことになる。
もしロック資源総数から要求数を減じたものが０よりも小さい場合には、
１．エラーアラームを発する。
２．Ｍ−ＳＲＡＯＰ（ステータス＝ロック無し）応答をＡＰＣに返す。
そうではなく、もしロック資源総数から要求数を減じたものが０以上である場合には、
１．要求数だけロック資源総数を減らす。
２．Ｍ−ＳＲＡＯＰ（ステータス＝成功）応答をＡＰＣに返す。
Ｍ−ＳＲＡＯＰ要求（動作＝ＳＲＡＯＰ−ＲＥＱＵＥＳＴ）をＡＰＣから受け取ると、ＳＲＡは次の動作シーケンスを行なうことになる。
１．通話動作情報を用いて動作を資源プログラム要求に変換する。
２．要求に合った（もし必要であれば理屈にあったものを含む）不使用動作を通話資源の動作サブテーブルにおいて捜す。
３．もし空き動作が見つからず要求が再構成を許す場合、
ａ．全通話資源テーブルを検索し、通話資源プログラム情報を用いて最も空いた通話資源を再構成することを決定する。
ｂ．もし見つかれば、Ｍ−ＳＰＣＣＮＴＬ（動作＝ＳＰＣＣＮＴＬ ＣＯＮＦＩＧＵＲＥ）要求を適切なＳＰＣに送る。Ｍ−ＳＰＣＣＮＴＬ応答を待つ。失敗あるいは時間切れのときは、エラーアラームを発し、この資源をさらに使用することを動作不能状態する。
４．もし適切な通話動作を見つけるか再構成することに失敗した場合は、Ｍ−ＳＲＡＯＰ（ステータス＝エラー）応答をＡＰＣに返し、動作を止める。
５．Ｍ−ＳＢＣＯＰ（動作＝ＳＢＣＯＰ−ＳＷＩＴＣＨ）要求を通話バス制御コンポーネント（ＳＢＣ）に送って選択動作をＡＰＣのチャネルに切り換え（マルチ資源環境では、前部の資源だけが切り換えられる）、Ｍ−ＳＢＣＯＰ応答を待つ。失敗あるいは時間切れのときは、エラーアラームを発し、Ｍ−ＳＲＡＯＰ（ステータス＝エラー）応答をＡＰＣに返し、動作を止める。
６．通話動作使用中を示する通話資源を更新する。
７．使用される通話動作の詳細を持ったＡＰＣにＭ−ＳＲＡＯＰ（ステータス＝成功）応答を返す。Ｍ−ＳＲＡＯＰ要求（動作＝ＳＲＡＯＰ−ＲＥＬＥＡＳＥ）をＡＰＣから受け取ると、ＳＲＡが次の動作シーケンスを行なうことになる。
１．通話資源テーブルをくまなく捜し必要な通話動作の詳細を見つける。もしこれが既に休止を示せば、Ｍ−ＳＲＡＯＰ（ステータス＝リリース済み）応答をＡＰＣに返す。
２．ＡＰＣパネルからリリースされた動作を切り換えないためＭ−ＳＢＣＯＰ（動作＝ＳＢＣＯＰ−ＵＮＳＷＩＴＣＨ）要求をＳＢＣに送る（マルチ資源環境では、前部の資源だけが切り換えられない）。Ｍ−ＳＢＣＯＰ応答を待つ。失敗あるいは時間切れのときは、エラーアラームを発し、Ｍ−ＳＲＡＯＰ（ステータス＝エラー）応答をＡＰＣに返す。
３．通話資源テーブルにおいて通話動作を休止としてマークする。
４．もし要求が動作不能状態に設定されたフラグを持つ場合、通話動作が実行中である通話カードを動作不能状態する。
５．Ｍ−ＳＲＡＯＰ（ステータス＝成功）応答をＡＰＣに返す。
Ｍ−ＳＲＡＯＰ要求（動作＝ＳＲＡＯＰ−ＳＷＩＴＣＨ）をＡＰＣから受け取ると、ＳＲＡが次の動作シーケンスを行なうことになる。
１．通話資源テーブルを用いて特定通話動作に使用される資源を見つける。
２．通話資源相互を通話バスを介して接続するためＭ−ＳＢＣＯＰ（動作＝ＳＢＣＯＰ−ＳＷＩＴＣＨ）要求をＳＢＣに送る。Ｍ−ＳＰＣＯＰ応答を待つ。失敗あるいは時間切れのときは、Ｍ−ＳＲＡＯＰ（ステータス＝エラー）応答をＡＰＣに送る。
３．Ｍ−ＳＲＡＯＰ（ステータス＝成功）応答をＡＰＣに返す。
Ｍ−ＳＲＡＯＰ要求（動作＝ＳＲＡＯＰ ＵＮＳＷＩＴＣＨ）をＡＰＣから受け取ると、ＳＲＡが次の動作シーケンスを行なうことになる。
１．通話資源テーブルを用いて特定通話動作に使用される資源を見つける。
２．通話資源相互を切り離すためＭ−ＳＢＣＯＰ（動作＝ＳＢＣＯＰ ＵＮＳＷＩＴＣＨ）要求をＳＢＣに送る。Ｍ−ＳＰＣＯＰ応答を待つ。失敗あるいは時間切れのときは、Ｍ−ＳＲＡＯＰ（ステータス＝エラー）応答をＡＰＣに送る。
３．Ｍ−ＳＲＡＯＰ（ステータス＝成功）応答をＡＰＣに返す。
［統計資料要求］
全ての統計資料要求は管理保守コンポーネントから生起される。
Ｍ−ＳＴＡＴＩＳＴＩＣ要求（動作＝ＳＴＡＴ−ＧＥＴ）を管理保守コンポーネントから受け取ると、ＳＲＡは次の動作シーケンスを行なう。
１．統計資料のタイプがＳＲＡに対して有効であることをチェックする。もしそうでなければ、Ｍ−ＳＴＡＴＩＳＴＩＣ（ステータス＝無効統計資料）応答を管理保守コンポーネントに返し、動作を止める。
２．必要な統計資料を通話統計資料テーブルから読出す。
３．必要な統計資料を持った管理保守コンポーネントにＭ−ＳＴＡＴＩＳＴＩＣＳ（ステータス＝成功）応答を返す。
Ｍ−ＳＴＡＴＩＳＴＩＣ要求（動作＝ＳＴＡＴ−ＲＥＳＥＴ）を管理保守コンポーネントから受け取ると、ＳＲＡは次の動作シーケンスを行なう。
１．統計資料のタイプがＳＲＡに対して有効であることをチェックする。もしそうでなければ、Ｍ−ＳＴＡＴＩＳＴＩＣ（ステータス＝無効統計資料）応答を管理保守コンポーネントに返し、動作を止める。
２．必要な統計資料を通話統計資料テーブルにリセットする。
３．管理保守コンポーネントにＭ−ＳＴＡＴＩＳＴＩＣＳ（ステータス＝成功）応答を返す。
上述したことから、ＳＲＡによって受け取られる様々な各要求（メッセージではない）タイプを扱うための手続きがあることが分かる。各手続きは全体構造としての要求データを承認し応答データに動作ステータスを加えて返すことを任されている。ＳＲＡ管理エラー、ＳＲＡ動作エラー、統計資料エラーの３処理は動作が無効である場合を扱っている。
ここで、繰り返しを覚悟で、要求の動作およびＳＲＡに関する手続きをより詳細に述べることにする。
［管理］
ＳＲＡが初期動作を実行し、Ｍ−ＩＭ−ＡＬＩＶＥファシリティを使用して管理及び維持（ＡＭ）とハンドシェイクを行った後、システムのすべての既知の音声カードについての情報を含むＭ−ＳＲＡ ＡＤＭＩＮメッセージ（その他の情報は棄却される）である第１のリクエストを待つ。この情報は音声カードをキーとして使用して、資源テーブル内の正しいレコード内に割り当てられる（ＳＲＡ ＣａｒｄＳｅｔＩｎｆｏプロシージャ）。各音声カードのデータが処理されるとき、その資源が構成される（ＳＲＡ ＣａｒｄＩｎｉｔプロシージャ）。この動作が終了したときに、資源テーブルが完成し、すべての音声資源が構成されてリクエストに答えることができる。
音声カードはいつでも動作不能状態にされる。これによってカードのレコードにディスエーブルと書かれて資源のさらなる割り当てができないようになる（ＳＲＡ ＣａｒｄＳｅｔＤｉｓａｂｌｅｄプロシージャ）。前記カードについて現在行われている動作はそのまま継続される。音声カードを動作不能状態にすることは、システムに関する利用可能な資源を減少させ、現在リクエストされている資源の数と衝突するので、警告アラームが発生される。
［資源のロック］
資源は一度に要求された音声資源の総数を特定することによってロックされる（これはマルチチャンネル音声資源プログラムにより断片的である）。グローバル変数（ＳＲＡ ＬｏｃｋＴｏｔａｌ）は一度にロックすべく要求された資源の総数を保持する。各ロックリクエストはこの総数を増加させる（ＳＲＡ ＯｐＬｏｃｋプロシージャ）。全ロック数はシステムで利用可能な総数を越えることはない（ＳＲＡ ＡｖａｉｌａｂｌｅＴｏｔａｌ）。この総数を越えようとするいかなるロックリクエストも失敗する。アンロックリクエストは明らかにロック総数を減少させる。
［資源の要求］−「割り当てアルゴリズム」
音声資源プロセスに特定タイプの音声動作を行なわせるためのリクエストを受け取ると、ＳＲＡはできるだけ早く１を見いだすべく次のアルゴリズムを実行する（ＳＲＡ ＯｐＦｉｎｄプロシージャ）。
１．資源テーブルをサーチして（ＳＲＡ ＳｌｏｔＦｉｎｄ及びＳＲＡ ＣａｒｄＳｌｏｔＦｉｎｄプロシージャ）、ａ）必要な動作によってすでに構成されて現在フリーであるかあるいは、ｂ）構成されていない音声プロセスを見つける。
必要であれば見いだされた第１のものが構成されて、テーブル内でアクティブ状態に設定された後（ＳＲＡＣｏｎｆｉｇｕｒｅプロシージャ）、リターンする。すべてのカードについて資源が均等に使用されるように、グローバル変数（ＳＲＡＳｅａｒｃｈＳｔａｒｔ）が連続的に増加される。
２．１のプロセスが失敗した場合は、資源テーブルをサーチして要求されたタイプに再構成可能な最良の音声資源を見つける（ＳＲＡＳｌｏｔＭａｋｅ及びＳＲＡ ＣａｒｄＳｌｏｔＭａｋｅプロシージャ）。このサーチの間、存在する各未使用音声資源に対して次のような２つのスコアが生成される。
ａ．現在の資源プログラムを要求されたプログラムに再構成するための推奨（ＳＲＡＣｏｎｆｉｇＲｕｌｅｓ）。
ｂ．要求されたプログラムと同じカードに存在するプログラムとを合成するための推奨（ＳＲＡＣｏｅｘｉｓｔＲｕｌｅｓ）。
２つのスコアがＯＫである場合（現在のプログラムが再構成できないかあるいは、要求されたプログラムが他の存在するプログラムと同じカード上に共存しない場合）は、２つのスコアが合成される。最良の総点数を有する資源がテーブル内でアクティブ状態に設定された後（ＳＲＩＯｐＳｅｔＡｃｔｉｖｅプロシージャ）、リターンする。
３．２のプロセスが失敗した場合は、現在のところ使用できる適用な資源がないことを示すために、適当なエラーがリターンされる。
［統計］
グローバルデータ構造（ＳＲＡＳｔａｔｉｓｔｉｃｓ）内に保持されているＳＲＡ統計は、ロッキング及びアンロッキングが処理されたことに対して要求された通り、連続的に更新される。データ構造は、容易に複写できるように（ＳＲＡＳｔａｔＳｅｔプロシージャ）、応答によって要求されたものをＳＴＡＴＩＳＴＩＣ−ＧＥＴリクエストに一致させる。ＳＴＡＴＩＳＴＩＣ−ＲＥＳＥＴリクエストは統計構造内のすべてのフィールドをゼロに設定する（ＳＲＡＳｔａｔＲｅｓｅｔプロシージャ）。
アプリケーション制御プロセス（ＡＰＣ）からの各資源リクエストは、どの音声資源（ＤＳＰ）を使用すべきかの決定を行なうためにＳＲＡの資源テーブルに記憶された多くのデータ、すなわち多数の質問になる。理想的にはこの情報は、利用可能なすべての資源に関するどのような質問をも可能にすべく、即応答データベース内に記憶すべきである。本実施例の設計はレコード配列を使用することによってこのような機能を可能にしており、ＳＡＰシステムが対処できる各音声プロセッサに対して１つのレコードが存在する。これらのレコードの各々は音声プロセッサに対して利用できるＤＳＰからのレコードを含むサブアレイを含んでいる。これは各ＤＳＰに対して１つの大きなレコードを有していることになる。これは以下の理由による。
すなわち、全音声プロセッサに関連する情報は（複数のＤＳＰ）と関連するメモリ等とともに）１つの場所に記憶され、その資源（ＤＳＰ及びＤＳＰ部品）の各々に対して複写しなくともよい。情報の質問及び変更がより効率的なので動作が高速である。各音声プロセッサレコードは次の情報を含んでいる。

各音声資源レコード（ＤＳＰ−ｉｎｆｏ内）は次の情報を含んでいる。

資源テーブルのレコードの数は音声プロセッサの最大数と見なされる。
資源テーブルのレコードの数はシステムが組み込みことができる音声プロセッサの最大数であるとみなされる。各ＤＳＰ−Ｉｎｆｏにおけるレコードの数は可変であり、音声プロセッサによって制御される音声資源の数に等しい（ＮＵＭ−ＤＳＰ）。
ＶＭＥバスのような、システム内の個々のシェルフの音声バスは相互接続されていない。すなわち、音声プロセッサのシェルフごとに１つのＳＲＡプロセスが存在する。
各々が細部を担当する多数のＳＲＡプロセッサを使用する場合は、音声プロセッサは操作を平行して行なうことができるが、最も重要なしばしば提出されるリクエスト−資源を割り当てるためのリクエストはシステム上のすべての音声資源に関する知識を要求する。多数のＳＲＡプロセッサを使用してこのようなリクエストに対処することはより複雑であり、動作が遅くなってしまう。
上記した方法に代わる方法として次のプロセスがある。
［資源テーブルの初期化］
これはＳＡＰシステム上のすべてのＤＳＰを構成し、資源テーブルが作成された直後でかつ、資源割り当てが行われる前に行われる。これは各音声プロセッサ上の異なるプログラムをよく分散させようとするものである。これはシステム稼働中における最大の操作なので、少なくとも１つの音声認識プログラムが各プロセッサ上に存在することを確実にする。この原理は、音声認識が必要でないかあるいは、簡単な認識アルゴリズムが必要となる他のアプリケーションにも適用される。サービスを提供するのに共通して使用される大きなアルゴリズムの場合は、プログラムの実行中に大きなプログラムをロードする必要がないように、共通して使用される大きなプログラムが初期化時に各プロセッサ上に存在する。
次のものはこの代替的方法を用いる場合に特に有用になる。
［資源割り当てアルゴリズム］
このアルゴリズムはシステム上の各利用可能な（現在動作可能であるが使用されていない）ＤＳＰを考慮し、次のいずれかの１つである必要なプログラムタイプを与えることによって実行される。
音声出力
音声記録
音声認識
ＭＦ４検出
（多くの異なる認識プログラムとプログラムタイプが存在するが、この簡略化された記述は理解を助けるものである）。
一番多くを得るＤＳＰにジョブが割り当てられる。完全な基準が識別されて、必要なプログラムタイプが与えられたＤＳＰに対するスコアを形成するのに使用された。これらは以下のものである。
ＤＳＰの現在のプログラム構成。（要求されたプログラムタイプと同じようにあらかじめ構成されたＤＳＰを選択することは望ましいことである）。音声プロセッサ上のＤＳＰの数は要求されたプログラムタイプと同じ構成にあらかじめプログラムされている。音声プロセッサのタイプ（音声及びメモリサイズの表示）。ＤＳＰタイプ（要求されたプログラムタイプはこれらの基準の相対的な重要性と、各基準に関する異なる値の相対的重要性を決定する）。何らかの理由で要求されたプログラムタイプに対して使用できなかった場合のＤＳＰに対する０スコア。他の部分はアルゴリズムによってなされた決定を要約するものである。基準は順番にあるいは優先順に列挙され、基準に対する特定の値は順番にあるいは優先順に列挙される。
［音声出力（出力）優先］
１．現在のプログラム：出力、入力又はＭＦ４、ｒｅｃ
２．音声プロセッサタイプ：６８０２０、６８０３０
３．ＤＳＰタイプ：５６Ｋ、９６Ｋ
４．すでにカード上でなされた入力の数：０、１、２、３、他の数
［音声認識（ＲＥＣ）優先］
１．現在のプログラム：ｒｅｃ、他
２．すでにカード上に存在するｒｅｃの数：０、１、２
３．音声プロセッサタイプ：６８０３０、６８０２０
４．ＤＳＰタイプ：５６Ｋ、９６Ｋ
［ＭＦ４検出（ＭＦ４）優先］
１．現在のプログラム：ＭＦ４、入力又は出力、ｒｅｃ
２．音声プロセッサタイプ：６８０２０、６８０３０
３．ＤＳＰタイプ：５６Ｋ、９６Ｋ
４．すでにカード上でなされたＭＦ４の数：０、１、２、３、他の数
［優先に関する記述］
認識プログラム（ｒｅｃ）は他のどのプログラムよりも大きいので、どうしても必要な場合以外は交換しないことが望ましい。このため、ｒｅｃは音声認識以外のどのリクエストに対しても現在の構成に対する最終的な選択となる。音声プロセッサに関する２つの（ｒｅｃ）プログラムの最大リミットは資源のより大きい需要によって設定された。実際には異なるサイズのいくつかの認識アルゴリズムと、大変大きな他のプログラムがある。上記のことはこのアルゴリズムを適用する場合に考慮しなければならない。
アプリケーションのこの部分は本発明の音声プラットフォームに使用するのに適したモトローラ製のＤＳＰ５６００１を基礎とした音声プロセッサカードの明細を示すものである。
音声プロセッサカードは２５ＭＨｚのＭＣ６３ＥＣＯ３０マイクロプロセッサであり、４ＭバイトのＤＲＡＭと、５１２バイトまでのＥＰＲＯＭと、ＥＥＰＲＯＭの形態の非揮発性メモリを有している。ＶＭＥバススレーブインタフェースはＶＭＥバスを介してＤＲＡＭへのアクセスを可能にする。オプションとして、６８８８１または６８８８２浮動小数点コプロセッサを使用することができる。各々が１２８Ｋバイトの高速ＳＲＡＭを有する４つの２７ＭＨｚ ＯＳＰ５６００１デジタル信号プロセッサがマイクロプロセッサに対してインタフェースされる。４つのストリームＳＴ−ＢＵＳがマイテル（Ｍｉｔｅｌ）製のＭＴ８９８０Ｄクロスポイントスイッチを介してインタフェースされる。このボードは前面パネルからアクセスできる２つのシリアルポートを有している。
次の部分は６８ＥＣＯ３０マイクロプロセッサ周辺の環境を詳述するものである。
２５ＭＨｚのクロック速度で動作するモトローラ製のＭＣ６８ＥＣＯ３０マイクロプロセッサは中央処理装置として使用される。このプロセッサはメモリ管理ユニットを含んでいないことを除けば６８０３０と機能的に同一である。しかしながら、このプロセッサはＰＧＡソケットと６８０３０と両立するように設計されたボードに搭載可能である。
６ＢＥＣＯ３０はオンチップデータと命令キャッシュとを含んでいる。しかしながら、メモリマップの周辺エリアにアクセスすべくキャッシュの動作は不作動にすべきである。６８ＥＣＯ３０装置は以後マイクロプロセッサと呼ぶ。
ＰＬＣＣパッケージ内のＭＣ６８８８１またはＭＣ６８８８２浮動小数点コプロセッサは浮動小数点サポートを提供するために含まれている。このコプロセッサはマイクロプロセッサと同期して２５ＭＨｚでクロック動作される。コプロセッサがない場合に浮動小数点命令がトラップされて、ソフトウエアにおけるコプロセッサのエミュレーションを可能にしてしまうので、ロジックを含める必要がある。
ＶＭＥバスを介して読み出されたときにＩＤ ＰＡＬによって生成された値は、コプロセッサが存在するか否かに依存し、ボードの能力を決定するためにシステムがボードをブートすることを可能にする。（ボード識別ＰＡＣと称された部分を参照）。さらに、マイクロプロセッサは６８６８１ ＤＵＡＲＴに関する入力ビットＩＰ４を読み出すことによって、コプロセッサの存在を決定することができる。
ＤＳＰＳ、ＬＥＤ、地理的アドレス、ＡＳＩＣ及ぶＤＵＡＲＴの周辺レジスタ構成はメモリマップの全上位２Ｇバイトに渡っており、短時間の迅速なアドレシングの使用を可能にする。これによって、わずかに短くより高速のマイクロプロセッサコードとなる。
すべての周辺部は８ビットの大きさなので、すべてのアクセスはＤＳＡＣＫＯによって停止される。存在しないＤＳＰへのアクセスが行われても、この領域へのアクセスに対するバスエラー信号は生成されない。
４ＭバイトのＤＲＡＭがボード上に含まれる。マイクロプロセッサバーストキャッシュを提供できるように、このメモリはマイクロプロセッサと、ペイジモードＤＲＡＭを使用するためのＶＭＥバス−サポートとの間で二重ポートにすることが望ましい。このメモリは１Ｍ×３２ビットで構成されるが、マイクロプロセッサによってバイトアドレッシング可能である。
４Ｋバイトページ内のアクセスが３サイクルだけ得られるので、ファストページモードアクセスを支持する選択が提供される。このモードの不利益は、ページミスが生じたとき７クロックサイクルのアクセスを得ることである。ページモードが働かなければ全てのアクセスは５サイクルで得られる。ページモード支持の動作可能及び動作不能は、実行されるソフトウエアのタイプ用の適切なモードを選択するために、マイクロプロセッサを許可するＤＵＡＲＴのＯＰ２出力によって制御される。
３２ピン６００ミルパッケージの１２８Ｋ、２５６Ｋまたは５１２ＫバイトＥＰＲＯＭ用のソケットが提供される。１２８Ｋまたは２５６Ｋデバイス、若しくは５１２Ｋデバイスの使用の間で、識別するためにリンクを使用することができる。ＥＰＲＯＭはロケーションＯｘＯＯ８０００００乃至ＯＸＯＯＢＦＦＦＦＦに属するが、また、リセットが動作しない及びＤＲＡＭが再現された後２つのアクセス用のメモリマップの初めを明らかにすることが可能になる。このことは、正確に利することができるので、前記ＥＰＲＯＭ外のマイクプロセッサによって読み出されるべくリセットベクトル及びスタックポインタを与える。リセット後のこのような方法に於けるＥＰＲＯＭの様子は、ＶＭＥバスステータスレジスタ内の１ビットによって動作または非動作とすることができる。しかしながら、前記ＥＰＲＯＭの内容は、ＶＭＥバス上にアクセス可能なものではない。前記ボードがＶＭＥバスＳＹＳＲＥＳＥＴを受けると、ＥＰＲＯＭはリセットベクトルを供給するために動作される。
ＥＥＰＲＯＭの２Ｋバイトのバンクは、前記マイクロプロセッサによって単にアクセス可能になるボード上にソケットされる。前記マイクロプロセッサは、その内容を更新するためにこのメモリへの書き込みを可能にする。前記ＥＥＰＲＯＭは、書き込み時間が長く（通常５００マイクロ秒）、制限された多くの回数（少なくとも１０，０００回）だけ実行可能であるので、まれに更新されたセットアップ情報を格納するために使用される。前記ＥＥＰＲＯＭは、メモリマップ内にそれ自体を反映する。ＥＥＰＲＯＭ内のデータ保有は少なくとも１０年である。
３２ビットＶＭＥバスアドレスの最も重要な８ビットは、マイクロプロセッサによって読み出し可能となる。これは、ＶＭＥバスアドレスそれ自体を決定するためにマイクロプロセッサを与える。この８ビットは、ＶＭＥバスラック上の位置により構成された５つの地理的ロケーションビットと、３つのリンク選択可能なビットから成っている。
６８６８１ＤＵＡＲＴは、マイクロプロセッサによってアクセス可能となるもので、以下のファンクションを提供するために使用される。
２つの全二重ＲＳ２３２シリアルポートが与えられる。これらは、カードのフロントブラケット上の２つの９ピン雌“Ｄ”コネクタを表している。バッファは、正確なＲＳ２３２信号に＋／−１２Ｖのレベルを提供するのに使用される。
前記ピン出力は、ＦＯＲＣＥ ＣＰＬＪ．３０カード及びＩＢＭ ＰＣ コンパチブルを使用したものと同様である。これが標準的に“リンガー表示”(Ringer Indicate)入力となるので、ピン９は接続されない。
前記ＤＵＡＲＴはタイマとして構成可能な１６ビットカウンタを有している。このタイマは、２ＭＨｚで外部からクロックされる。タイマが２度ゼロにカウントダウンするときは何時でも、マイクロプロセッサにインタラプトを発生させることができる。これは、カウンタが実際に１ＭＨｚでクロックされる影響を与える。
前記６８６８１のパラレル出力ピンＯＰ４乃至ＯＰ７は、４つのＤＳＰ５６００１のリセットを制御するために使用される。これは、個々にまたは一緒にの何れかのマイクプロセッサからリセットされるべく各ＯＳＰを与える。リセット信号はアクティブローである。また、前記ＤＳＰは、前記ボードの残部がリセット、すなわちＶＭＥバスＳＹＳＲＥＳＥＴを受けるか、ＶＭＥバス制御レジスタ内のリセットビットがセットされるか、またはマイクロプロセッサがリセット指示を実行すると、リセットされる。
前記マイクロプロセッサでは、６８６８１ＤＵＡＲＴのＩＰ４ピンの状態を読み出すことによってフローティングポイント共通プロセッサの存在を検出することが可能となる。共通プロセッサが存在すればこのピンはローになり、反対であればハイになる。
ＡＳＩＣは、マイクロプロセッサにインタラプトすると共に、ＶＭＥバスと交差してインタラプトする両者を制御するために前記ボードで使用される。前記ＡＳＩＣは、前記マイクロプロセッサによってのみアクセス可能な多くのレジスタを含んでいる。
ボードは、全７ＶＭＥバスインタラプトレベルのインタラプトを発生させることが可能である。ＡＳＩＣのＶＭＥＩＮＴレジスタに書き込まれた１バイト内にセットされた何れかのビットには、発生されるべくインタラプトが生じる。しかしながら、ＶＭＥＩＮＴレジスタの１ビットにゼロを書き込んでも、インタラプト中はクリアにならない。これらのインタラプト中の状態は、ＶＭＥバスにより認められるまで続く。前記マイクロプロセッサは、前記ＶＭＥＰＥＮＤレジスタ内にセットされるビットにより、インタラプト中であることを決定することができ、前記レベルがクリアになるまであるレベルのもう１つのインタラプトを初期化することは試みられない。インタラプトが生じるプロセスは以下の通りである。
１）ＶＭＥＰＥＮＤを読み出して、適切なインタラプトレベルビットがクリアである事を確実にする。クリアでなければ待機する。この待機は駆動をインタラプトすることができる。
２）前記適切なインタラプトレベルビットセットを有したＶＭＥＩＮＴレジスタに１バイトを書き込む。
正しいインタラプト機構を使用することの選択は、レベル毎に提供される。バス上の他のカードが、そのレベルのインタラプト生じない事を検出するまで、ＶＭＥバス上のカードによってインタラプトが生じないことを確実にすることによって、この機構は動作する。この正しいインタラプト機構は、ＦＡＩＲＥＮＡＢＬＥレジスタの適切なビットをセットすることによって可能となる。
前述した３つのレジスタに於いて、ビット１乃至７は、それぞれＶＭＥバスインタラプトレベル１乃至７に対応する。前記レジスタのビット０は使用されない。ＶＭＥバスインタラプトが認められると、前記カードはＤＲＡＭを除く８ビットベクトルを発生する。前記ベクトルは、それ故ＶＭＥバス上に及びマイクロプロセッサによってセットアップされるべく可能となる。
ＶＭＥバスインタラプトがサイクル発生を認めると、前記マイクロプロセッサにインタラプトが生じる。
これらは、ＡＳＩＣによって制御されたマイクロプロセッサに対するインタラプトの多くのソースである。インタラプトソースは異なった優先レベルのインタラプトを発生すると共に、独特のインタラプトベクトルを有する。これらは以下の表に記載される。

上記表に与えられたインタラプトベクトル番号は、ディフォルト値に関連する。この８ビットベクトルのうち最も重要な３つのビットは、ＶＥＣＴＢＡＳＥレジスタの頭の３つのビットに書き込む事によってユーザを明らかにすることができる。それ故、前記ベクトルは、８つの異なったロケーションの何れかに移動されることが可能となる。
異なったインタラプトソースは、以下のセクションで述べられる。
前記６８６８１ＤＵＡＲＴ内のタイマは、レベル６のマイクロプロセッサにインタラプトを生じる事が可能なものである。インタラプトは、ＤＵＡＲＴ ＯＰ３ピンのネガティブエッジにより発生される。このピンは、どのタイマのカウントダウンの終りでも０から１または１から０に変化する。それ故、インタラプトは、交互のカウントダウンの終りに生じる。前記タイマは、１マイクロ秒の周期分解能で得られるＤＵＡＲＴ ＩＰ２入力ピンの２ＭＨｚクロックによって外部からクロックされる。
前記ＡＳＩＣは、レベル５のマイクロプロセッサにインタラプトを生じさせる内部タイマを有するものである。このタイマは１６ビット分解能を有して、５０ｋＨｚでクロックされる。ＴＩＭＥＲＨＩ及びＴＩＭＥＲＬＯの２つの８ビットレジスタは５０ｋＨｚとなる。ＴＩＭＥＲＨＩ及びＴＩＭＥＲＬＯの２つの８ビットレジスタは、２０マイクロ秒の増加に於けるタイマの周期を構成するために使用される。それ故、前記タイマは、最大１．３１０７秒の周期を有する。その時間が終わると、それ自体がオートロードされる。ＩＮＴＥＮＡＢＬＥレジスタのビット０は、このタイマからのインタラプトを可能または不可能にするために使用される。このビットをセットすることは、インタラプトを可能にする。前記ビットは、リセット後にクリアにされるのでデフォールトされる。前記インタラプトは、前記タイマレジスタを更新すると同時に無効にすべきである。
４つのＤＳＰ５６００１はレベル４のマイクロプロセッサに発生するインタラプトを可能にする。しかしながら、各ＤＳＰは、独特なベクトルを発生する。“ラウンドロビン”アービトレーション(Round Robin arbitration)は、コンカレントインタラプトを伴って競うのに使用される。各ＤＳＰは２つのインタラプトを発生する方法を有するもので、Ｐ：＄ＳＯＯＯとＰ：＄ＢＦＦＦ間の自身のプログラムメモリに書き込むか、または標準の方法に於けるホストポートインタラプトを生じさせることの何れかによってインタラプトされる。前記ＤＳＰホストポートのインタラプトベクトルレジスタは、ベクトルを発生する事には使用されない。これはＡＳＩＣによって供給される。
前記カードにより発生されたＶＭＥバスインタラプトが認められると、マイクロプロセッサはレベル３にインタラプトされる。これは、ＶＭＥバスインタラプトレベルが現在クリアで、且つ次のＶＭＥバスインタラプト用に使用可能となるマイクロプロセッサを通知する。
これらはマイクロプロセッサに対して、４メイルボックスインタラプトとなる。これらのインタラプトは全てレベル２となるが、独特のベクトルを有する。前記メイルボックスインタラプトは、ＶＭＥバス上のＤＲＡＭに書き込むことによって発生される。アドレスラインＡ２及びＡ３は、発生されるべく４つのメイルボックスインタラプトのそれに決定するために使用される。このように、メモリ内の４つの連続的なロングワードが、メイルボックスレジスタとして使用することができる。“ラウンドロビン”アービトレーション(Round Robin arbitration)機構は、複数のメイルボックスインタラプト中を処理するために使用される。
前記６８６８１ＤＵＡＲＴは、レベル１をマイクロプロセッサにインタラプトさせる。これらのインタラプトは、シリアルポートＦＩＦＯがフルかエンプティか、ブレークキャラクタ、またはカウンタ／タイマがターミナルカウントに達したとき、のような結果を表示する。前記ＤＵＡＲＴ内のインタラプトベクトルレジスタは、インタラプトが認められるとベクトルを発生するのに使用されることはない。前記ベクトルは、ＡＳＩＣにより発生される。
前記ＡＳＩＣはＤＵＡＲＴからのレベルトリガされた出力に応答するために設計され、これによりＤＵＡＲＴからの複数のインタラプトを伴ったＶｌ．Ｏｘに生ずる問題に打ち勝つ。
前記ボートはＶＭＥバス仕様リビジョンＧＩに適合させるＶＭＥバススレーブインターフェースを有する。前記インターフェースは、ＤＲＡＭに対して読み出し及び書き込み用のＡ３２，Ｄ３２管理データサイクルにのみ応答する。しかしながら、Ａ３２，Ｄ０８（０）及びＡ３２，Ｄ１６の整列管理データサイクルは、クロスポイントスイッチ、ＩＤ ＰＡＬ及び制御レジスタにアクセスするため支持されるが、下位の８ビットのみは両方の場合に駆動される。
ＶＭＥバスアドレスラインＡＯ乃至Ａ２３は、アドレスラインＡ２４乃至Ａ３１がカードを選択用に使用されるのに対し、カード上のロケーションのアクセス用に使用される。前記カードのベースアドレスは、以下のように、ＶＭＥバススロット番号及び３つのリンクによって構成される。
構成されるアドレスライン
Ａ２４ Ｊ２ コネクタピン ５Ｃ （接地＝１）
Ａ２５ Ｊ２ コネクタピン ４Ｃ 〃
Ａ２６ Ｊ２ コネクタピン ３Ｃ 〃
Ａ２７ Ｊ２ コネクタピン ２Ｃ 〃
Ａ２８ Ｊ２ コネクタピン １Ｃ 〃
Ａ２９ リンク選択可能
Ａ３０ リンク選択可能
Ａ３１ リンク選択可能
前記Ｊ２コネクタの地理的アドレス信号はカード上の１ＯＫプルアップレジスタを有し、８ビット地理的アドレスはマイクロプロセッサによっても、読み出し可能となる。
前記ボードは管理データアクセスにのみ応答する。
前記ボード上のＤＲＡＭは、ボードのベースアドレスからのオフセットＯＹＯＯＯＯＯＯ乃至Ｏｘ３ＦＦＦＦＣでＶＭＥバス上をアクセス可能にする。前記ＤＲＡＭはロングワード（３２ビット）としてのみアクセス可能になり、それ故アドレスは４バイトバウンダリーとなるべく必要となる。ＤＲＡＭは、前記マイクロプロセッサがリセットの下に保持されるか、またはＥＰＲＯＭ制御の状態かどうかとは無関係にアクセス可能なものである。
ＤＲＡＭの全体はオフセットＯＸ４０００００乃至ＯＸ７ＦＦＦＦＣでもアクセス可能となるが、このエコーに対するアクセスはアクセスされたアドレスに依存するマイクロプロセッサに４つの異なるメイルボックスインタラプトの１つが生ずる。
前記クロスポイントスイッチ内のレジスタは、オフセットＯＸ８０００００乃至ＯＸ８０００７ＦでＶＭＥバス上にアクセス可能となる。前記クロスポイントスイッチに対するＡ３２、Ｄ０８（０）及びＡ３２、Ｄ１６整列タイプアクセスが支持されるが、下位８ビットのみが常に駆動される。クロスポイントスイッチレジスタは、エリアＯＸ８ＯＯＯＯＯ乃至ＯＸＢＦＦＦＦＦを満たすために３２７６８回エコーされる。
ボード一致 ＰＡＬ
８ビットバイナリーコードを含んでいるＰＡＬはＶＭＥバス上に読み出し可能となり、且つ前記ボードのタイプ及びリビジョンが独特に確認される。ＩＤ ＰＡＬに対してＡ３２、Ｄ０８（０）及びＡ３２、Ｄ１６整列タイプ読み出しサイクルの両方が支持されるが、下位の８ビットだけは常に駆動される。前記ＩＤ ＰＡＬの内容はオフセットＯｘＣＯ００００乃至ＸＣＦＦＦＦＦＦでそのエコーの何れかで読み出し可能となる。しかしながら、Ｄ０８（０）は奇数アドレスに、Ｄ１６は偶数にアクセスしなければならない。このＰＡＬによって発生された値は、フローティングポイント共通プロセッサが、ボード上に取り付けられか否かに依存される。発生された値は以下のようになる。

４ビット制御レジスタは、アドレスオフセットＯｘＣＯ００００乃至ＯＸＦＦＦＦＦＦで前記ＶＭＥバス上にアクセス可能となる。このレジスタは、Ｄ０８（０）及びＤ１６整列タイプ管理データ書き込みアクセスの両方に応答するが、ビット０乃至３だけは何れかの結果を有する。これらは以下のようになる。

制御レジスタのビット０は、マイクロプロセッサ、ＤＵＡＲＴ、ＤＳＰＳ、及びインタラプトＡＳＩＣに対してリセットラインの状態を制御する。これらのデバイスはまた、ＶＭＢバスＳＹＳＲＥＳＥＴパルスが生じたときリセットを受ける。このビットの目的は、ＶＭＥバスマスタの制御の下に個々にリセットされるべき各ボードを許可するためのものである。ＳＹＳＲＥＳＥＴの後、前記ビットはＥＰＲＯＭからブートするためにマイクロプロセッサを与えるゼロにディフォルトされる。このビットは、マイクロプロセッサを確かにリセットするためにＶＭＥバスマスタによって２１マイクロ秒より長くしなければならない。
そのコントロールレジスタのビット１は、リセット後においてこのマイクロプロセッサのメモリマップの先頭にあり、そのＥＰＲＯＭを動作可能状態、および動作不能状態とするために用いられる。このビットがセットされるとＥＰＲＯＭは動作不能状態とされ、そのマイクロプロセッサはこのメモリマップの先頭におけるＤＲＡＭを見る。このビットがクリアされると、そのメモリマップの先頭におけるＤＲＡＭへの２つのマイクロプロセッサのアクセスを許可する。これはＳＹＳＲＥＳＥＴの後のディフォルトとなり、マイクロプロセッサのＥＰＲＯＭからのブートを喚起させる。ＶＭＥバスマスターはボードをリセットでき、更にＥＰＲＯＭまたはＤＲＡＭを使用され得るようにベクトルをリセットする。
コントロールレジスタのビット２は、もっぱらＶＭＥバスによるＤＲＡＭの使用をリクエストするために用いられる。このビットのセッティングは、実質的にはマイクロプロセッサへのパーマネントバスリクエストを行う。このＶＭＥバスマスターはバスの確保(grant)を受け待つ必要は無い。このＶＭＥバスを介したＤＲＡＭへの次なるアクセスは、各々のバスリクエストを行う必要が無い故に、より速く実行される。このビットのセッティングにより、このＶＭＥバスマスターは「読み−変更−書込み」等の種類のアクセスができる。何故ならば、このマイクロプロセッサは、そのバスの制御を獲得するまではこのＤＲＡＭの内容の変更はできないからである。ＳＹＳＲＥＳＥＴの以後、このビットはクリアされ、マイクロプロセッサにブートすることを許可する。
コントロールレジスタのビット３は、クロスポイントスイッチのＯＤＥ入力を制御する。ＳＹＳＲＥＳＥＴの後このビットはクリアされ、そのクロスポイントスイッチからのすべての出力が動作不能状態とされる。これは、出力が動作可能状態とされる前に、コンフィグレーション(構成配置)されるべきクロスポイントスイッチレジスタを許可することによってデータの争奪を防止するものである。
ＶＭＥバスに関連のインタラプトの形式には２つある。これらについては次に続く２つのセクションで述べられている。
ＶＭＥバスを介してのＤＲＡＭのエコーに対応する読込みコマンド、又は書込みコマンドが実行される際には、メイルボックスインタラプトが生成される。Ａ３２とＤ３２タイプのアクセスのみがサポートされているので、そのアドレスはクアド（１／４）バイトバウンダリ、即ち、アドレスラインＡ０とＡ１がゼロでなければならない。アドレスラインＡ２およびＡ３は、４つのメイルボックスのインタラプトのいずれがそのマイクロプロセッサに生成されるべきかを決定する。ＤＲＡＭにおいては４つの連続する如何に長いワードでもメイルボックスレジスタとして利用できる。それらのメイルボックスは、ＤＲＡＭのノンエコーアドレスのアクセスによるインタラプトを生成すること無しに、マイクロプロセッサに対してはＶＭＥバスを介するアクセスが可能である。
そのマイクロプロッセサは、ＶＭＥバスを介して、７つのインタラプトレベルの何れのインタラプトでも生成することができる。これは、ＡＳＩＣ内のレジスタに書き込むことによって行われる。ボードは、このＶＭＥバスを介するインタラプトの認識サイクルに応じて８ビットベクトルを生成する。このベクトルの値はＤＲＡＭから得られる。
このボード上には４つの等価なディジタル信号プロセッサが存在し、各々は専用のメモリを有している。次のセクションはこれらについて提供されたものである。
使用されるべきＤＳＰは、モトローラ製のＤＳＰ５６００１である。すべてのＤＳＰ５６００１は２７ＭＨｚのクロックに同期される。各ＤＳＰは、そのマイクロプロセッサによってそれぞれ独立にリセットされることが可能であり、ボードのリセットが発生した時には、勿論、リセットされる。それらＤＳＰのホストポートは、メモリマップ化された周辺部位として、そのマイクロプロセッサによりアクセスが可能である。そのＤＳＰモジュールは何らの二次的影響も無く省略されてもよい。マイクロプロセッサは、このメモリマップにおいてホストポートをチェックすることによって、そのＤＳＰの存在を検出できる。仮に、存在しないＤＳＰに対してのアクセスが生じても、バスエラーは発生しない。各ＤＳＰはそれぞれ専用のゼロウエイトステート（待ち無し状態）のＳＲＡＭを有している。
ＸおよびＹデータＲＯＭは動作不能状態とされてもよく、この場合、外部の２４ビット幅のＲＡＭは、内部のデータＲＡＭの連続する拡張部分となる。各ＤＳＰの外部メモリは、８つのＳＲＡＭによる４つの３２Ｋから構成される。ゼロウエイトステートのアクセスの為には、３０ナノ秒又はそれ以上速いメモリが要求される。そのメモリマップはＰＡＬを用いてデコードされる。
８ビット幅のＸとＹデータ領域のデータバスＤ８〜Ｄ２３は、常にゼロとして読み取られる。これらのビットに書き込まれた如何なるデータも無視される。
各々のＤＳＰは、このマイクロプロセッサに対するインタラプトを発生させることが可能であり、それは、Ｐ：＄Ｓ０００とＰ：＄ＢＦＦＦ間のメモリ領域に書き込むか、又は、通常の方法でホストポートのインタラプトを発生させることで可能となる。すべてのＤＳＰは同時期のインタラプトの協力の基でいわゆる、「ラウンドロビン」アビター(仲裁)を利用し、そのマイクロプロセッサを同レベルでインタラプトする。１つのＤＳＰがオミットされているか否かを確認するための注意が払われる。
ＤＳＰ５６００１のＳＣＩポートは、次のようにリングネットワークにおいて接続される。
起点（から） 宛先（へ）
ＤＳＰ ＃０ Ｔｘ ＤＳＰ ＃１ Ｒｘ
ＤＳＰ ＃１ Ｔｘ ＤＳＰ ＃２ Ｒｘ
ＤＳＰ ＃２ Ｔｘ ＤＳＰ ＃３ Ｒｘ
ＤＳＰ ＃３ Ｔｘ ＤＳＰ ＃０ Ｒｘ
ゼロオームレジスタ挿入のオプションは、省略されたそのＤＳＰの１つのイベントにおいて完了されるべきであるので、そのリングに許可が与えられている。このデータクロックは２ＭＨｚで外部的に駆動される。
４つのＤＳＰ ＳＳＩポートは、Ｍｉｔｅｌディジタルタイムスペースクロスポイントスイッチのストリーム０〜３にインタフェースする。これらは、３２のタイムスロットストリームとしてＤＳＰに現れる。１ワード長フレームの同期信号（即ちｓｙｎｃ）は、ＳＴ−ＢＵＳ ＦＳ信号から生成され、すべてのＤＳＰにおけるＳＣ２入力に供給される。ＳＳＩポートＳＣＫ入力は、ＳＴ−ＢＵＳからの２０４８ＫＨｚクロックによって駆動される。ＳＳＩポートのＳＣＯおよびＳＣ１ピンは使用されず、３Ｋ３プルアップレジスタと共にテストポイントに持ち出される。
スピーチバスは、４つのバイトディレクショナル２Ｍビット／秒のＭｉｔｅｌ ＳＴ−ＢＵＳストリームから成る。このＳＴ−ＢＵＳストリームは、次のようなピンを用いてＶＭＥバスＪ２コネクタ上のカードに投入される。
信号 ピン コメント
ＳＴＩＯ １Ａ ＳＴ−ＢＵＳ ストリーム ０ 入力
ＳＴＯＯ ２Ａ ＳＴ−ＢＵＳ ストリーム ０ 出力
ＳＴ１１ ４Ａ ＳＴ−５ＵＳ ストリーム １ 入力
ＳＴ０１ ５Ａ ＳＴ−ＢＵＳ ストリーム １ 出力
ＳＴ１２ ７Ａ ＳＴ−ＢＵＳ ストリーム ２ 入力
ＳＴ０２ ８Ａ ＳＴ−ＢＵＳ ストリーム ２ 出力
ＳＴ１３ １０Ａ ＳＴ−ＢＵＳ ストリーム ３ 入力
ＳＴ０３ １１Ａ ＳＴ−ＢＵＳ ストリーム ３ 出力
Ｃ４ｉ＊ １４Ａ ＳＴ−ＢＵＳ ４０９６KHzクロック
ＦＳ＊ １６Ａ ＳＴ−ＢＵＳ フレーム同期
Ｃ２ｉ＊ １８Ａ ＳＴ−ＢＵＳ ２０４８KHzクロック
ＶＭＥバス Ｊ２コネクタにおける、ＳＴ−ＢＵＳストリームは、Ｍｉｔｅｌ ＭＴ８９８００Ｐディジタルタイムスペースクロスポイントスイッチのストリーム４〜７に接続する。このデバイスのストリーム０〜３は、４つのＤＳＰ５６００１ ＳＳＩポートにインタフェースする。
そのクロスポイントスイッチの８ビットマイクロプロセッサの制御ポートは、ＶＭＳバスアドレス空間にマッピングされ、このＶＭＳバスを介してのみアクセスが可能である。そのクロスポイントスイッチのＯＤＥピン（出力駆動可能なピン）は、そのＶＭＳバス制御レジスタのビット３によって制御される。このビットは、ＶＭＳバスシステムリセット以後は、小さい値にディフォルト化され、従って、すべてのＳＴ−ＢＵＳ出力ドライバが動作不能状態とされる。いったんすべてのクロスポイントレジスタが正しくコンフィグレートされると、その出力は、制御レジスタビットに１を書き込むことによってイネイブルされ得る。この手法はＳＴ−ＢＵＳ上のデータのコンテンション（即ち、データ争奪）を防止する。
この設計手法は、ＶＭＥバス仕様のリビジョンＣ．１により課せられたすべての物理的および電気的な条件であれば適合するものである。それは、２３３．３５ｍｍ×１ ６０ｍｍの寸法の、高さで２倍、幅で１倍のボードである。マルチレイアＰＣＢが、電源供給およびグランド(接地)プレーンとして提供され２つのレイアと共に使用される。
このボードは、ラックからそれを取り去る作業を容易にするため、カードエジェクタハンドルの付いた前部ブラケットを有している。
次のセクションは、そのボードの設計およびレイアウトについて考慮された概要に関するものである。
マイクロプロッセサは、プラスチックＰＧＡにパッケージ化され、要求に際しては回路エミュレータの使用を許容する為にソケット接続されている。浮動小数点（フローティングポイント）接続プロセッサのためのＰＬＣＣソケットもまた提供されている。使用されるＤＳＰ５６００１は、ＱＦＰパッケージに在り、ソケットを使わずに表面マウントされる。
表面マウントされたＰＬＣＣソケットは、例えば元来、ＤＲＡＭコントローラやＤＵＡＲＴおよびインタラプトＡＳＩＣの様なデバイスの為に使用されるものである。この様なソケットの利用は、開発のみならず、ＰＣＢ上に直接に半田付けされるＰＬＣＣデバイス付きの製造カードにおけるソケットの削除という付随的効果を与えることにも貢献する。
このＤＲＡＭは、２０ピンＺＩＰパッケージにハウジングされ、これはボードの最も良い空間利用の形態でもある。ＥＰＲＯＭは、それが交換のみならず、必要に際してそのデバイスの下に配置できることが許されるように、３２ピン６００ｍｉｌのソケットにマウントされている。また、そのＥＥＰＲＯＭはソケット接続される。
表面マウントセラミックチップのコンデンサは、ディカップリングを提供するためにボードの裏面に分布されている。更に、表面マウントタンタル(tantalums)は、リザーバコンデンサとして使用され、その理由は、スルーホール等価物(equivalents)よりも研究されている故である。トール(tall)複合体、例えばクリスタルは、機械的衝撃に対し弾力性を高めるためにそれらの側にストラップを付加して乗せられている。
最終の製品ボードにおいては、ソケットされたただ１つのデバイスはマイクロプロセッサだけであり、フローティングポイント接続のプロセッサ，ＥＰＲＯＭ、およびＥＥＰＲＯＭである。他のコンポーネントは全て半田づけされる。
このボードのほとんどはソフトウエアの基でテストされる。このテストソフトウエアはそのＥＰＲＯＭ内に存在することも可能で、そのボードに電源が入れられた時にブートされる。このソフトウエアは、その設計の様々な部分を次々とテストしていき、シリアルポート端子を経由してその結果を報告する。但し、このボードは、完全なテストを行うために、ＶＭＥバスマスターカード上で実行するソフトウエアを伴ってラック内に挿入される必要がある。この種のテストは、「継続か中止かの決定(go no-go)」テストと「浸透(soak)」テストの両方を実行する為には理想的なものである。しかし、この様なセルフテストのできる技術手法の問題点は、例えば仮に、コアマイクロプロセッサが正しく機能するものでない場合、そのテストの多くが実行できず、誤りのトレースにおける困難性を何も導き出せないことである。
オートテスト機器とのコンパチビリティ（互換性）をとるためには、幾つかの設計規則を考慮する必要がある。それらの幾つかの概要を次に示す。
１）パッドは、テストネイル(nailes)がそれらパッドをアクセスできるように、ボード下側に載置されなければならない。
２）使用されない「プリセット」、「クリア」および「出力イネイブル」の各信号は、テストパッドと共にプルアップレジスタを使用しなければならなく、それらレジスタを制御するＡＴＥ機器を許容する。
３）全てのバイアスは、真空でボードをホールドするためのＡＴＥ機器を許容するために、半田(結合材)で満たされていなければならない。
４）その設計上で機能領域を電気的に隔離することは可能であるべきであり、そのテストを実行するＡＴＥを動作可能状態とする。
５）ロケーティングのためそのボードの各角部にはツールホールが設けられるべきである。
６）それらホード角部およびツールホールの周辺には、クリアランス(間隙)が残されていなければならない。
ボードは、ＢＴ基準Ｎｏ．２「温度設計」に在る助言に従って設計される。そのボードは、下から上に向かって流動する空気によって冷却される。可能な限り、パッケージはその状態を防害することのないように方向付けられる。この意味はつまり、各コンポーネントは空気の流れる方向に対して垂直に載置される。これは例えば、ＺＩＰパッケージＤＲＡＭのような背の高いコンポーネントのためには特に重要な事項である。コンポーネントの配置では、それらのコンポーネントを通過する気流に抵抗を生じさせる他のコンポーネントの陰になる可能性について考慮すべきである。最も大きな温度要求、特に温度集中が起こるパーツは、ＰＡＬ、マイクロプロセッサおよびＤＳＰＳである。
［データ一例］
このセクションは、以上に詳細説明された種類のスピーチプロセッサカードの使用を想定したものである。適宜に異なるメモリおよびプロセッサのサイズ／速度における、明らかに異なるアレンジメントは次のデータの選択に影響する。

他の任意の認識アルゴリズムが効率よく実行されるならば、マルコフ形モデル、或いは認識システムに基礎を置かれた他のマルコフ形モデルに潜在した連続的な密度の使用は重要ではないことは勿論である。ここでは、ＣＤＨＭＭ（マルコフ形モデルに潜在した連続的な密度）は、単に上記プログラムサイズに多少の影響を与えるものとして言及する。

上記複数マスターＳＡＰは、Ｇ．７３２で示される２０４８Ｋビット／秒・３０チャンネルラインシステムをインターフェースに使用する。この種のラインシステムは、３２６４Ｋビット／秒チャンネルを供給する。そのうちの３０のチャンネルは、タイムスロットが０の間に通話（或いはデータを送信）するのに使用され、１６のチャンネルは信号とフレームをそれぞれ送信するのに使用される。上記用語“２０４８Ｋビット／秒・ラインシステム”は、この種のラインシステムの引き合いに出すために、このセクションでは終始使われる。
上記ラインインターフェースカードは、上記ＳＡＰの中に２つの２０４８Ｋビット／秒・ラインシステムの結合を供給する。即ち、上記デジタルラインインターフェースカードは、複数シェルフのＳＡＰの中の分割されたシェルフの間に上記インターコネクション（相互連絡部）を設けるべく使用してもよい。インターショルフコネクションを与える上記インターフェースは、外部の２０４８Ｋビット／秒・ラインシステムを中止すべくインデンシャルである。実際に、各インターシェルフコネクションは、かなりショートな２０４８Ｋビット／秒・ラインシステムであると考えてもよい。このように、シングルデジタルラインインターフェースカードは、２つの外部の２０４８Ｋビット／秒インターシェルフコネクションを中止するために、或いは一方の外部の２０４８Ｋビット／秒・ラインシステムを中止するために、更には１つのインターショルフコネクションを提供すべく使用されてもよい。
上記デジタルラインインターフェースカード（ＤＬＩＣ）は、上記ＶＥＭバスに一致する。全てのパワーは、上記ＶＭＥバスから供給される。セパレートバリアボードは、調整の必要から、上記２０４８Ｋビット／秒・ラインシステムと上記ＳＡＰの間に必要な電気的な分離バリアを与える。上記バリアボードは、正しく調和のとれたインピーダンスを有する上記２つの２０４８Ｋビット／秒・ラインシステムを中止するための信号成分を送出する。
上記ＤＬＩＣの最新型のハードウェアの構成は図３４に示される。２つの２０４８Ｋビット／秒・ラインシステムのアタッチメントが上記ＳＡＰを支持している。各２０４８Ｋビット／秒・ラインシステムインターフェースの制御と、そのポートの半時間／空間切り換えは、ＶＭＥバススレーブインターフェースを介して成される。同様に、上記ＶＭＥバスからのアクセスは、通話バスマスタークロック発生（ＤＰＬＬ）のブロック処理といった方法を成している。
上記ＤＬＩＣは、上記ＶＭＥバスにレジスタの能力を遮るバス従属装置として示されている。
このＤＬＩＣは、そのデコードされたアドレス空間中の上記最終バイトの位置にバイトワイドの同一のレジスタを供給する必要がある。この位置から読まれる数値は、むしろプログラム論理デバイスの中に形成されている。上記ＤＬＩＣは、アドレス空間（ＶＭＥバスアドレス変更子ＯＤＨ）にだけ広げられたスーパーバイザデータのメモリアクセスに応答する。上記ＤＬＩＣは、上記ＶＭＥデータバスへの上記Ｄ０−Ｄ７に８ビットデータポートを供給する。
上記割込みレジスタの機能は、７つのＶＭＥバスのレベルのいずれか１つに割込みを発生させることが可能である。上記アクティブ割込みレベルのソフトウェアは、ＤＬＩＣのコントロールレジスタにアクセスするＶＭＥバスにより制御される。上記ＤＬＩＣは、リセットにより、コントロールレジスタが有効な割込みレベルをプログラムするまで、ＶＭＥバス割込みを発生させることができない。
１つのブロックは、１つの時間／空間切り換えスイッチへの入力と出力を備えた２つの同一の２０４８Ｋビット／秒・３０チャンネルラインシステムインターフェースからなる。このブロックを、それぞれがラインシステムインターフェースを有した２つの等分として動作させることもできる。即ち、各部分が他を独立して動作させることができる。上記ブロックの各等分は、１つの２０４８Ｋビット／秒・ラインシステムを中止し、その３０音声／データチャネルを通話バスのタイムスロットの各部に発送する。
上記通話バスをドライブする上記時間／空間切り換えスイッチの上記出力は、駆動すべく割当てられていないタイムスロットの間、“３回開始”されなければならない。１つの時間切り換えスイッチだけ、与えられた時間帯（システムには上記通話バスをアクセスする多数のスイッチがある）駆動することを保証するためにソフトウエアの連結が必要である。
各２０４８Ｋビット／秒・ラインシステムインターフェースは、第１ＰＣＭ多重送信装置を、ＣＣＩＴＴの勧告Ｇ．７３２で定義される２０４８Ｋビット／秒で動作すべく指標に従う。この勧告は、Ｇ．７０４即ち２０４８Ｋビット／秒リンクを越えて使用される基本的なフレーム構造や、Ｇ．７０３即ち上記リンクの物理的かつ電子的な指標により、更に言及される。
２０４８Ｋビット／秒・ラインシステムインターフェースを通過した音声チャンネルは、デジタル減衰や交互ディジット反転（ＡＤＩ）に従う。上記デジタル減衰のレベル、音声又はデータのチャンネルである指定チャンネル及び全ての音声チャンネルへのＡＤＩの適用は、ＶＭＥバスを介してコントロールレジスタを利用したソフトウェア制御の下にある。ＡＤＩは、特別の２０４８Ｋビット／秒・ラインシステムと連携する全ての音声チャンネルに適用することができる。命令を送受信するための異なるレベルの各音声チャンネルに、異なるデジタル減衰レベルを設定するのを可能とすべきである。
上記２０４８Ｋビット／秒・ラインシステムインターフェースを通過したデータチャンネルは、変更されることなく通過されている。
局内折返しモードにより制御されるいくつかのソフトウェアは以下のものを必要としている。
１．全体の２０４８Ｋビット／秒リンクの入り線からの２０４８Ｋビット／秒リンクの引出し線の局内折返し。
２．上記“Ｔｘ ＰＣＭ／Ｄａｔａ”ラインから上記“Ｒｘ ＰＣＭ／Ｄａｔａ”ラインまでの全体のデータスチームの引出し線の局内折返し。
３．上記２０４８Ｋビット／秒リンクの引出し線のから上記２０４８bit/sリンクの入り線に一致するチャンネルまでの独立した引出し線チャンネルの局内折返し。即ち、ひとたびフレーム同期が確定されると、２０４８Ｋビット／秒・ラインシステム毎のただ一つの引出し線のチャンネルは、該局内折返しが２０４８Ｋビット／秒リンクから２０４８Ｋビット／秒リンクの入り線に発生するまでに、与えられた時間内に折返される。
信号を分割する２つのソフトウェアを制御可能なモードは以下の内容で支持される。
１．共通チャンネル信号（ＣＣＳ）は、上記時間／空間切り換えのタイムスロットを発送する上記２０４８Ｋビット／秒・ラインシステムのタイムスロット１６を送信する。上記時間／空間切換えは、上記信号のタイムスロットが、通話バスに接続されているか、或いは上記ＤＬＩＣによって与えられるポートＶ．１１に接続されているかを決定すべく制御される。
２．ＣＡＳは、上記ＶＭＥバスが利用できるレジスタから相互に発送されデバウンスされる上記２０４８Ｋビット／秒・ラインシステムのタイムスロット１６を提供する。
上記ＤＬＩＣは、むしろ下記のステータスやアラームをリポートすることが可能である。
１．入り線のフレーム同期損失
２．デバウントＣＡＳモードで動作している時のＣＡＳのマルチフレームの同期損失
３．上記２０４８Ｋビット／秒リンクの入り線より受けるフレーム構造と、上記通話バスを提供する上記フレーム構造とのフレームスリップ
４．終端から受信される警告表示信号（ＡＩＳ）の全て（Ｇ．７３２参照）。
５．タイムスロット１６から受信される警告表示信号（ＡＩＳ）の全て（Ｇ．７３２参照）。
６．フレーム表示パターンのエラーの存在を表示するフレーム表示エラー。
７．ＣＲＣマルチフレームの検出（Ｇ．７０４参照）。
８．ＣＲＣマルチフレームが検出されたときにＣＲＣエラーを受信したカウント。
上記２０４８Ｋビット／秒・ラインシステムは、上記バリアボードを中止し、上記ＶＭＥバスＰ２コネクタを介して上記ＤＬＩＣに仕事を始める。
上記ＤＬＩＣは、一方が上記ラインシステムインターフェースと時間／空間切り換えブロックの各半分を関連される、２つの電気的にバランスのとれたシリアルコミュニケーションインターフェースを提供する。それらインターフェースの最大の目的は、分割されたリンクを越えて上記ＤＬＩＣから送信されるものを提供するＣＣＤのタイムスロット１６信号を許可することにある。
上記シリアルインターフェースの詳細は、上記ＣＣＩＴＴのＶ．１１の勧告のアウトラインとされる。
上記ＤＬＩＣは、上記通話バスにマスタークロックを発生できるようにする。フレームのスリップを避けるために、上記通話バスのマスタークロックは、ネットワークに同期させなければならない。同期されたマスタークロックは、例えば上記システムと同じ他のＤＬＩＣなどの他のソース、又は上記ＤＬＩＣに取り付けられる２０４８ビット／秒リンクの入り線から出力される。ネットワークコネクションがないときは、あるいは上記通話バスに新しいクロックソースを割り当てるより先に、上記ネットワークコネクションの失敗に従うときは、上記ＤＬＩＣは、それらの±５０ｐｐｍ程度のわずかな周波数が作用する通話バスを自由に流れるマスタークロックを供給すべきである。
上記通話バスマスタークロック発生部は、それ故に、以下のモデルで制御可能な４つのソフトウェアのうちの一つで動作することができる。
１．マスタークロックが他のソースから供給されることを防止する。
２．第１の２０４８Ｋビット／秒・ラインシステムからのマスタークロックの供給を可能とする。
３．第２の２０４８Ｋビット／秒・ラインシステムからのマスタークロックの供給を可能とする。
４．±５０ｐｐｍのわずかな周波数で動作するフリーランニングマスタークロックを供給可能とする。
上記マスタークロック発生論理は、アクティブクロックソースの失敗を自動的に検出すると共に、上記同じＤＬＩＣ（予め明確でない失敗を前提として、第２のクロックソースを供給する）の上記第２のクロックソースを自動的に切換える効果を成すのが望ましい。
上記通話バスは、４つの双方向ＳＴバスかならり、更にクロック（Ｆ０，Ｃ２，Ｃ４及び／又はそれらの結合）と関連する。上記通話バスは、予め割り当てられていない上記ＶＭＥバスＰ２コネクタの接合を専有する。リセットに伴い、ソフトウェアに基づく制御を行うことができるように明示されるまで、上記ＤＬＩＣは上記通話バスのデータ及びクロック信号を駆動することができなくなる。
上記バリアボードは、むしろＳＡＰキャビネットのリアに搭載され、通話バスのリアに、即ちＶＭＥバスＰ２コネクタのリアに取り付けられる。
上記バリアボードは、３つの機能を働かせる。
１．２つの２０４８Ｋビット／秒・ラインシステムの物理的な中止を与える。２つのオーム同軸ラインシステムの中止には電流が必要である。
２．適当に合わされたインピーダンスによって、上記２つの２０４８Ｋビット／秒の電気的な中止を与える。
３．上記２０４８Ｋビット／秒・ラインシステムと上記ＳＡＰの間に、安全な電子的なアイソレーションバリアを提供する。
上記２０４８Ｋビット／秒リンクの引出し線に関連する上記シールドは上記ＳＡＰに接地される。２０４８Ｋビット／秒リンクの入り線に関連する上記シールドを接地する設備は提供されるが、怠惰によって上記ＳＡＰに回路が置かれる（詳細はＧ．７０３を参照）。
プラットフォームでは、同時に多数のサービスを扱い、提供している。プラットフォームで電話番号がコールされたときに、コールに実際に答えられる前に、コールタイプを識別するのに使用される。
上記プラットフォームは、終始、住所氏名録の問い合わせや、他のオペレータサービスを都合よく使用される。または、上記プラットフォームは、自動的に住所氏名録の問い合わせを提供するのに使用される。上記プラットフォームは、勿論、全ての客のシングルサービスやヘルプナンバのコールに返答するのに使用される。上記コールは、プラットフォームにて行われ、上記コール者によって与えられる音声情報に従って特別な操作者に発送される。

Claims (11)

1. 第１処理手段と関連するメモリを有し、音声認識、話者認識、話者照合、音声合成の機能のうちの少なくとも一つの機能を実行する第１処理手段と、
   通信網の多数の電話チャンネルを終端するラインインターフェース手段と、
   前記ラインインターフェース手段と前記第１処理手段との間で音声信号を伝送する音声バスと、
   前記音声バス上で音声信号の経路を制御する制御プロセッサと、
   前記制御プロセッサを第１処理手段、ラインインターフェース手段と接続する制御バスと、
   音声認識アルゴリズムを含むプログラム、音声合成アルゴリズムを含むプログラム、話者認識または話者照合アルゴリズムを含むプログラム、上記プログラムのいずれか１つとともに使用されるテンプレートの１つ以上を記憶し、前記第１処理手段の関連メモリとは別体の記憶手段と、
   前記記憶手段を前記第１処理手段に接続し、前記記憶手段に記憶されているいずれか１つまたは複数のプログラム、テンプレートを呼の応答において適当な機能を実現するために使われるように前記第１処理手段に転送するデータリンクとを具備する電話通信網上で自動化音声に基づいたサービスを提供する対話型音声プラットフォーム。
2. 複数の前記第１処理手段が設けられ、前記ラインインターフェース手段に接続されるいずれの着信電話チャンネルも前記制御プロセッサの制御の下に音声バス上でいずれかの第１処理手段を経由されることを特徴とする請求項１に記載のプラットフォーム。
3. 前記第１処理手段、ラインインターフェース手段のいずれかは制御バスを介して前記制御プロセッサにより制御される時間／空間スイッチを具備することを特徴とする請求項２に記載のプラットフォーム。
4. プラットフォームは同時に多数の呼を扱うことができるように構成されており、１つの呼が複数の前記第１処理手段の第１の１つにより扱われる間に、既知の形式の別の呼の到来により複数の前記第１処理手段の第２の１つにロードされているプログラムが該別の呼の形式に応じて前記記憶手段の他のプログラムに置き換えられることを特徴とする請求項１乃至３のいずれか一項に記載のプラットフォーム。
5. 第１の呼の到来の前のサービスの開始時に、前記第１処理手段の各々または１つは前記記憶手段からの複数のプログラム、テンプレートがロードされることを特徴とする請求項１乃至４のいずれか一項に記載のプラットフォーム。
6. 前記第１処理手段は複数の関連する、しかし互いに別体のプロセッサと、中央処理ユニットとを具備し、別体のプロセッサはそれぞれ関連するメモリを具備することを特徴とする請求項１乃至５のいずれか一項に記載のプラットフォーム。
7. 前記第１処理手段は多数のプログラムの複写を有し、自由なインスタンスが現在は無い特定のプログラムの使用が要求されている呼の着信に応答して前記複写のいずれかが要求されているプログラムのインスタンスに置き換えられ、置き換えられたプログラムはロード時間、前記第１処理手段に現在ロードされているプログラムのインスタンス数に応じて選択され、置き換えられるプログラムは複数のロードされた複写がありかつ最も短いロード時間を有するものの１つであることを特徴とする請求項１乃至６のいずれか一項に記載のプラットフォーム。
8. 複数の前記第１処理手段が設けられ、どのプログラムが置き換えられたかの評価は複数の第１処理手段全てのプログラム状態の考慮に基づいて行われることを特徴とする請求項７に記載のプラットフォーム。
9. 複数の前記第１処理手段が設けられ、どのプログラムが置き換えられたかの評価は複数の第１処理手段のサブセットのプログラム状態の考慮に基づいて行われ、サブセット自体は複数の第１処理手段を含むことを特徴とする請求項７に記載のプラットフォーム。
10. 請求項１記載の対話型音声プラットフォームを通信網に接続し、
    サービスを定義するアプリケーションプログラムをプラットフォームにロードし、
    プラットフォーム上でアプリケーションプログラムを実行し、プラットフォームは発呼者が作用するいくつかの音声処理機能を提供するための第１処理手段のリソースの配置を開始するために通信網上で着信された電話呼に応答してアプリケーションプロセッサを介して制御プロセッサを開始させることを特徴とする通信網上で電話サービスを提供する方法。
11. 音声プロセッサと関連するメモリを有し、音声認識、話者認識、音声照合、音声合成のうちの少なくとも一つを行う音声プロセッサと、
    通信網の多数の電話チャンネルを終端するラインインターフェース手段と、
    ラインインターフェース手段と音声プロセッサとの間で音声信号を伝送する音声バスと、
    音声バス上で音声信号の経路を制御する制御プロセッサと、
    制御プロセッサを音声プロセッサ、ラインインターフェース手段と接続する制御バスと、
    音声処理ソフトウェアを有するセパレートメモリ手段と、
    メモリ手段を音声処理手段に接続し、プログラム実行期間中に音声処理機能上必要なソフトウェアが音声プロセッサ上で使用のため利用できる場合にプログラムを音声プロセッサにロードするデータリンクとを具備することを特徴とする電話通信網を介した自動化音声に基づいたサービスを提供するプラットフォーム。

Images