JP3735493B2 - Ofdm信号のシンボル長検出装置 - Google Patents
Ofdm信号のシンボル長検出装置 Download PDFInfo
- Publication number
- JP3735493B2 JP3735493B2 JP24035599A JP24035599A JP3735493B2 JP 3735493 B2 JP3735493 B2 JP 3735493B2 JP 24035599 A JP24035599 A JP 24035599A JP 24035599 A JP24035599 A JP 24035599A JP 3735493 B2 JP3735493 B2 JP 3735493B2
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- value
- symbol length
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明はOFDM信号のシンボル長検出装置に関し、特にOFDM信号のガードインターバルの相関値からシンボル長を判定するOFDM信号のシンボル長検出装置に関する。
【0002】
【従来の技術】
複数の直交サブキャリアを同時に伝送するOFDM(Orthogonal Frequency Division Multiplex:直交周波数分割多重方式)は、地上デジタルTV放送やデジタルオーディオ放送等に使用されている。
【0003】
図5はOFDM信号のシンボルの構成を示す図である。シンボルはガードインターバルと有効シンボルとで構成され、ガードインターバルは有効シンボルの一部(後部分)をコピーしたものとなっている。そして、複数のシンボルによりフレームを構成する。OFDM信号のシンボル長は、サブキャリア数やガードインターバル長の違いなどによって異なっている。このようにシンボル長が固定されていないOFDM信号を受信して復調するためには、シンボル長を判定して同期を再生する必要がある。
【0004】
従来は、送信側および受信側において所定のシンボル長になるように調整操作したり、シンボル長が識別できるようにするためのパイロット信号を特定のサブキャリアに挿入したり、あるいは、特開平10−327122号公報により開示されているように、受信したOFDM信号を予め想定される複数のシンボル長に相当する時間だけそれぞれ遅延させ、遅延前のOFDM信号との積信号をそれぞれ積分してシンボル長を判定したりしている。
【0005】
【発明が解決しようとする課題】
上述した従来例のように、送信側および受信側において所定のシンボル長になるように調整操作する場合には非常に手間がかかる。また、パイロット信号を特定のサブキャリアに挿入したり、あるいは、受信OFDM信号を予め想定される複数のシンボル長に相当する時間だけそれぞれ遅延させて判定する場合には、回路構成が複雑化する。
【0006】
本発明の目的は、比較的簡単な回路構成により、OFDM信号のガードインターバルの相関値に基づきシンボル長を自動的に検出するOFDM信号のシンボル長検出装置を提供することにある。
【0007】
【課題を解決するための手段】
本発明のOFDM信号のシンボル長検出装置は、OFDM信号のガードインターバルの相関値に基づきシンボル長を検出するOFDM信号のシンボル長検出装置において、前記相関値がピーク(最大)となる点を検出する相関ピーク検出手段と、前記相関値のピークが検出されてから指定された時間が経過したときに第2のパルスを出力する計時手段と、前記第2のパルスに応じて前記相関値を所定回数累算する相関値累算手段と、この相関値累算手段により累算された相関値が最大となるように前記計時手段の計測時間を指定して正しいシンボル長を検出する手段とを備える。
【0008】
具体的には、前記相関値がピーク(最大)となる点を検出して第1のパルスを出力する相関ピーク検出回路と、前記第1のパルスを受け指定された時間をカウントして第2のパルスを出力するカウンタと、前記第2のパルスに応じて前記相関値を所定回数累算して相関累算値を出力する相関値累算回路と、前記相関累算値が最大になったか否かを判定する判定回路と、前記判定回路の判定結果に基づき前記相関累算値が最大になるようにシンボル長を推定して前記カウンタのカウント時間を指定すると共に正しいシンボル長を出力するシンボル長推定回路とを備える。あるいは、前記相関値がピーク(最大)となる点を検出してから指定された時間だけ遅延させて第1のパルスを出力する相関ピーク検出回路と、前記第1のパルスを受け予め設定された一定時間をカウントして第2のパルスを出力するカウンタと、前記第2のパルスに応じて前記相関値を所定回数累算して相関累算値を出力する相関値累算回路と、前記相関累算値が最大になったか否かを判定する判定回路と、前記判定回路の判定結果に基づき前記相関累算値が最大となるように前記第1のパルスの遅延時間を変化させて正しいシンボル長を出力するシンボル長推定回路とを備える。
【0009】
上記構成において、前記判定回路は、予め前記相関累算値の最大値に設定されたしきい値と前記相関累算値とを比較し、前記相関累算値が前記しきい値以上のときに前記相関累算値は最大値になったと判定する。また、前記判定回路の判定結果を受けて前記判定結果の正しさを判断する判定保護回路を有し、前記シンボル長推定回路は、前記判定保護回路の判断結果に基づき正しいシンボル長を出力する。更に、前記判定保護回路は、前記判定回路において相関累算値が最大値になったと判定された回数が予め定められた回数以上連続した場合にこの判定は正しいものと判断し、相関累算値が最大値になっていないと判定された回数が予め定められた回数以上連続した場合にこの判定は正しいものと判断する。
【0010】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【0011】
図1は本発明の一実施形態を示すブロック図である。OFDM信号のガードインターバルの相関を検出してその相関値S1を出力するガードインターバル相関検出回路1と、ガードインターバル相関値がピーク(最大)となる点を検出する相関ピーク検出回路2と、シンボル長設定回路7が推定したシンボル長に相当する時間をカウントしてパルスPeを出力するシンボルカウンタ3と、ガードインターバル相関値を累算する相関値累算回路4と、相関値累算回路4の出力値が最大になったか否かを判定する判定回路5と、判定回路5の判定結果の正しさを判断する判定保護回路6と、判定保護回路6の判断結果に基づきシンボル長を推定して正しいシンボル長を設定するシンボル長設定回路7とを備えている。
【0012】
ガードインターバル相関検出回路1は、OFDM信号のガードインターバル部分が有効シンボルの後部分と同じであることを利用し、例えば、想定される複数のシンボル長についてそのシンボル長に相当する時間だけ遅延させたOFDM信号と遅延前のOFDM信号との相関をとることにより、ガードインターバルの相関値S1を出力する公知の回路である。
相関ピーク検出回路2は、ガードインターバルの相関値S1を受け、図2に示すように、相関値S1がピーク(最大)となる点を検出してパルスPsを出力する。
【0013】
シンボルカウンタ3は、相関ピーク検出回路2から出力される相関値ピーク点を示すパルスPsを受けてカウントを開始し、シンボル長設定回路7によって推定された1シンボル長の時間をカウントし、カウント終了時にパルスPeを出力する。その後、パルスPsを受けて再びカウントを開始してカウント終了時にパルスPeを出力する。以下同様の動作を繰り返す。
【0014】
相関値累算回路4は、加算回路41と遅延回路42とで構成され、シンボルカウンタ3から出力されるパルスPeを受けたときに相関値S1を累算する。ここでは、加算回路41の出力側に遅延回路42を接続した構成としている。加算回路41には相関値S1および遅延回路42の出力値S2が入力しており、パルスPeに応じて前回の相関値(遅延回路42の出力値)と今回の相関値S1とを加算して相関累算値を出力する。また、判定回路6から送出されるリセットパルスを受けて累算値をリセットする。
【0015】
判定回路5は、相関値累算回路4から出力される相関累算値が最大になったことを検出したときに、シンボル長設定回路により推定されたシンボル長が実際のシンボル長と一致したと判定する。この場合、累算N回(Nは2以上の整数)の相関累算値に基づき判定を行う。このため、予め判定回路5に累算回数Nを設定しておき、カウント終了を示すパルスPeがN回出力されたときにリセットパルスを相関値累算回路4に送出させる。
【0016】
判定保護回路6は、判定回路5の誤判定を回避するために設けてあり、判定回路5の判定が正しいと判断できたときに判断結果を出力する。具体的には、判定回路5において「実際のシンボル長と一致」と判定された回数が、予め定められた回数Nt(Ntは2以上の整数)以上連続した場合に、この判定は正しいものと判断して「一致」を示す信号をシンボル長設定回路7へ送出する。また、判定回路5において「実際のシンボル長と不一致」と判定された回数が、予め定められた回数Ne(Neは2以上の整数)以上連続した場合に、この判定は正しいものと判断して「不一致」を示す信号をシンボル長設定回路7へ送出する。
【0017】
シンボル長設定回路7は、予め全てのOFDM信号のシンボル長を記憶しており、記憶しているシンボル長を読み出してシンボル長推定値としてシンボルカウンタ3へ送出する。そして、判定保護回路6の判断結果が「一致」を示したとき、シンボル長推定値を実際のシンボル長として設定する。また、判定保護回路6の判断結果が「不一致」を示したときは、記憶しているシンボル長を順次読み出してシンボル長推定値を変化させ、判定保護回路6の判断結果が「一致」を示す迄、シンボル長推定値を順次変化させる。
【0018】
次に図2を参照して動作について説明する。
【0019】
図2は、図1に示したシンボル長検出装置の動作を説明するための図であり、ガードインターバル相関値S1と、相関値S1のピークを示すパルスPsと、シンボルカウンタ3のカウント終了を示すパルスPeとを示している。また、図2(a)は実際のシンボル長と推定シンボル長とが一致している場合を示し、図2(b)は実際のシンボル長と推定シンボル長とが不一致(図では実際のシンボル長の方が推定したシンボル長よりも長い)の場合を示している。
【0020】
図2(a)において、ガードインターバル相関値S1のピークにおいてパルスPsが出力され、このパルスPsを受けてシンボルカウンタ3はカウントを開始し、推定されたシンボル長の時間をカウントした時点でパルスPeを出力する。
【0021】
相関値累算回路4はパルスPeを受けた時点の相関値S1をN回累算する。この場合、実際のシンボル長と推定シンボル長とが一致しているから、常にパルスPeが出力される時点と相関値の次にピークとが一致する。従って、相関値累算回路4は相関値のピーク値をN回累算することになるので、相関累算値は最大値となる。判定回路5は、相関累算値が最大値になったことを検出し、シンボル長設定回路により推定されたシンボル長が実際のシンボル長と一致したと判定する。
【0022】
図2(b)の場合は、実際のシンボル長と推定シンボル長とが一致していない(不一致)ので、パルスPeが出力される時点と相関値の次のピークとは一致しない。従って、相関値累算回路4はピーク値よりも小さい値の相関値をN回累算することになるので、実際のシンボル長と推定シンボル長とが一致した図2(a)の場合よりも小さな値の相関累算値を出力する。判定回路5は、相関累算値が最大値になっていないことを検出し推定シンボル長が実際のシンボル長と不一致である判定するので、シンボル長設定回路7はシンボル長の推定値を変化させる。
【0023】
このように判定回路5は、相関累算値が最大値になることを検知することにより、推定したシンボル長が実際のシンボル長と一致したか否かを判定する。例えば、相関累算値の最大値をしきい値として予め設定しておき、このしきい値と相関累算値とを比較し、相関累算値がしきい値以上のときは、相関累算値は最大値になっており、実際のシンボル長と推定シンボル長とが一致したと判定する。また、相関累算値がしきい値未満のときは、相関累算値は最大値になっておらず、実際のシンボル長と推定シンボル長とは不一致であると判定する。
【0024】
図3は本発明の他の実施形態を示すブロック図である。
【0025】
ここで、図1に示した構成要素と同じものには同一符号を付している。また、図1に示した実施形態との相違点は、相関ピーク検出回路2が送出するパルスPsの送出タイミングを制御し、このパルスPsを受けたシンボルカウンタ3は予め設定された一定の1シンボル長の時間をカウントするようにしている点である。
【0026】
図3において、OFDM信号のガードインターバルの相関を検出するガードインターバルの相関を検出してその相関値S1を出力する相関検出回路1と、ガードインターバル相関値がピーク(最大)となる点を検出しシンボル長設定回路9により指定された時間Tdだけ遅延させてパルスPsを出力する相関ピーク検出回路8と、予め設定された一定の1シンボル長の時間をカウントしてパルスPeを出力するシンボルカウンタ3と、ガードインターバル相関値を累算する相関値累算回路4と、相関値累算回路4の出力値が最大になったか否かを判定する判定回路5と、判定回路5の判定結果の正しさを判断する判定保護回路6と、判定保護回路6の判断結果に基づきパルスPeの遅延時間を変化させて正しいシンボル長を設定するシンボル長設定回路9とを備えている。
【0027】
相関ピーク検出回路8は、ガードインターバルの相関値S1を受け、図4に示すように、相関値S1のピーク点を検出した後、ピーク点を示すパルスPsをシンボル長設定回路9により指定された遅延時間Tdだけ遅延させて出力する。
【0028】
シンボルカウンタ3は、相関ピーク検出回路2から出力されるパルスPsを受けてカウントを開始し、予め設定された一定の1シンボル長の時間Tsをカウントし、カウント終了時にパルスPeを出力する。ここで、シンボルカウンタ3に予め設定する1シンボル長の時間Tsは、OFDM信号の最小シンボル長よりも小さい値に設定する。
【0029】
シンボル長設定回路9は、相関ピーク検出回路8の出力パルスPsの遅延時間Tdを最初Td=0とし、判定保護回路6から「不一致」を示す信号を受ける毎に遅延時間Tdを順次増大させていく。そして、判定保護回路6の判断結果が「一致」を示したとき、(Td+Ts)を実際のシンボル長として設定する。
【0030】
次に図4を参照して動作について説明する。
【0031】
図4(a)は、パルスPsの遅延時間Td=0の初期段階を示している。この場合、相関ピーク検出回路2は、相関値S1のピーク点においてパルスPsを出する。シンボルカウンタ3は、パルスPsを受けてカウントを開始し、予め設定された一定の1シンボル長の時間Tsをカウント終了した時点でパルスPeを出力する。
【0032】
この場合、シンボルカウンタ3がカウントする一定時間Tsは実際のシンボル長より短いので、カウント終了を示すパルスPeが出力される時点と次の相関値のピーク点とは一致していない。従って、相関値累算回路4はピーク値よりも小さい値の相関値をN回累算することになる。判定回路5は、相関累算値が最大値になっていないことを検出し、相関値のピークとパルスPeとが一致していないと判定し、シンボル長設定回路9は、パルスPsの遅延時間Tdが所定量増大するように相関ピーク検出回路2を制御する。
図4(b)は、(Td+Ts)が実際のシンボル長と一致した状態を示している。この場合は、パルスPeと相関値の次のピークとが一致するので、相関値累算回路4は相関値のピーク値をN回累算して出力することになり、相関累算値は最大値となる。判定回路5は、相関累算値が最大値になったことを検出し、(Td+Ts)が実際のシンボル長と一致したと判定する。シンボル長設定回路9は、判定保護回路6の判断結果が「一致」を示したときに、(Td+Ts)を実際のシンボル長として設定する。
【0033】
【発明の効果】
以上説明したように本発明によれば、ガードインターバル相関値のピーク点を検出してカウンタを動作させ、指定時間のカウントが終了した時点における相関値を累算し、この相関累算値が最大値となるようにカウンタを制御することにより、受信OFDM信号のシンボル長を自動的に検知することができる。
また、カウンタの動作時間は一定とし、相関値のピークを検出してからカウンタの動作開始までの時間を制御するようにしても、同様にして受信OFDM信号のシンボル長を自動的に検知することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すブロック図である。
【図2】図1に示した実施形態の動作を説明するための図である。
【図3】本発明の他の実施形態を示すブロック図である。
【図4】図3に示した実施形態の動作を説明するための図である。
【図5】OFDM信号のシンボルの構成を示す図である。
【符号の説明】
1 ガードインターバル相関検出回路
2,8 相関ピーク検出回路
3 シンボルカウンタ
4 相関値累算回路
5 判定回路
6 判定保護回路
7,9 シンボル長設定回路
41 加算回路
42 遅延回路
Claims (6)
- OFDM信号のガードインターバルの相関値に基づきシンボル長を検出するOFDM信号のシンボル長検出装置において、前記相関値がピーク(最大)となる点を検出する相関ピーク検出手段と、前記相関値のピークが検出されてから指定された時間が経過したときに第2のパルスを出力する計時手段と、前記第2のパルスに応じて前記相関値を所定回数累算する相関値累算手段と、この相関値累算手段により累算された相関値が最大となるように前記計時手段の計測時間を指定して正しいシンボル長を検出する手段とを備えることを特徴とするOFDM信号のシンボル長検出装置。
- OFDM信号のガードインターバルの相関値に基づきシンボル長を検出するOFDM信号のシンボル長検出装置において、前記相関値がピーク(最大)となる点を検出して第1のパルスを出力する相関ピーク検出回路と、前記第1のパルスを受け指定された時間をカウントして第2のパルスを出力するカウンタと、前記第2のパルスに応じて前記相関値を所定回数累算して相関累算値を出力する相関値累算回路と、前記相関累算値が最大になったか否かを判定する判定回路と、前記判定回路の判定結果に基づき前記相関累算値が最大になるようにシンボル長を推定して前記カウンタのカウント時間を指定すると共に正しいシンボル長を出力するシンボル長推定回路とを備えることを特徴とするOFDM信号のシンボル長検出装置。
- OFDM信号のガードインターバルの相関値に基づきシンボル長を検出するOFDM信号のシンボル長検出装置において、前記相関値がピーク(最大)となる点を検出してから指定された時間だけ遅延させて第1のパルスを出力する相関ピーク検出回路と、前記第1のパルスを受け予め設定された一定時間をカウントして第2のパルスを出力するカウンタと、前記第2のパルスに応じて前記相関値を所定回数累算して相関累算値を出力する相関値累算回路と、前記相関累算値が最大になったか否かを判定する判定回路と、前記判定回路の判定結果に基づき前記相関累算値が最大となるように前記第1のパルスの遅延時間を変化させて正しいシンボル長を出力するシンボル長推定回路とを備えることを特徴とするOFDM信号のシンボル長検出装置。
- 前記判定回路は、予め前記相関累算値の最大値に設定されたしきい値と前記相関累算値とを比較し、前記相関累算値が前記しきい値以上のときに前記相関累算値は最大値になったと判定することを特徴とする請求項2または3記載のOFDM信号のシンボル長検出装置。
- 前記判定回路の判定結果を受けて前記判定結果の正しさを判断する判定保護回路を有し、前記シンボル長推定回路は、前記判定保護回路の判断結果に基づき正しいシンボル長を出力することを特徴とする請求項4記載のOFDM信号のシンボル長検出装置。
- 前記判定保護回路は、前記判定回路において相関累算値が最大値になったと判定された回数が予め定められた回数以上連続した場合にこの判定は正しいものと判断し、相関累算値が最大値になっていないと判定された回数が予め定められた回数以上連続した場合にこの判定は正しいものと判断することを特徴とする請求項5記載のOFDM信号のシンボル長検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24035599A JP3735493B2 (ja) | 1999-08-26 | 1999-08-26 | Ofdm信号のシンボル長検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24035599A JP3735493B2 (ja) | 1999-08-26 | 1999-08-26 | Ofdm信号のシンボル長検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001069114A JP2001069114A (ja) | 2001-03-16 |
JP3735493B2 true JP3735493B2 (ja) | 2006-01-18 |
Family
ID=17058266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24035599A Expired - Lifetime JP3735493B2 (ja) | 1999-08-26 | 1999-08-26 | Ofdm信号のシンボル長検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3735493B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100797470B1 (ko) * | 2005-08-26 | 2008-01-24 | 엘지전자 주식회사 | Ofdm 변조신호 수신장치의 보호구간 검출기 |
US7570577B2 (en) * | 2005-09-13 | 2009-08-04 | Nec Corporation | Apparatus, method, and program for detecting communication parameter |
US7620509B2 (en) * | 2005-11-03 | 2009-11-17 | Tektronix, Inc. | Detection of time-frequency codes using a spectrogram |
JP4867768B2 (ja) * | 2007-04-06 | 2012-02-01 | パナソニック電工株式会社 | 同期確立方法並びに直交周波数分割多重変調方法、通信装置 |
JP5294992B2 (ja) * | 2009-05-29 | 2013-09-18 | 三菱電機株式会社 | Ofdmシンボル識別装置およびofdm受信装置 |
-
1999
- 1999-08-26 JP JP24035599A patent/JP3735493B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001069114A (ja) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436906B2 (en) | Synchronous detector with high accuracy in detecting synchronization and a method therefor | |
JP4143174B2 (ja) | 多重搬送波ディジタル信号を受信する方法及び受信機 | |
US7616717B2 (en) | Coarse timing synchronization | |
US8249116B2 (en) | Methods and systems for timing acquisition robust to channel fading | |
JP3361798B2 (ja) | 直交周波数分割多重化システム受信機の保護区間長検出装置及びその方法 | |
US20050265488A1 (en) | Apparatus and method for recovery symbol timing in the ofdm system | |
US20070047433A1 (en) | Method and circuit for fine timing synchronization in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11a/g wireless LAN standard | |
TWI475834B (zh) | 用於同步化接收器時序成為發送器時序之方法及裝置 | |
US7616723B2 (en) | Method for symbol timing synchronization and apparatus thereof | |
US6563896B1 (en) | Digital broadcast receiver and receiving method | |
JP3935120B2 (ja) | 受信装置 | |
JP4164609B2 (ja) | ヌルシンボル位置検出方法、ヌルシンボル位置検出装置および受信機 | |
JP3735493B2 (ja) | Ofdm信号のシンボル長検出装置 | |
KR100191326B1 (ko) | Ofdm전송방식에서의보호구간을이용한프레임동기검출장치 | |
JP4755077B2 (ja) | 伝送モード、ガード長検出回路とその方法 | |
US9106498B2 (en) | Method for symbol synchronization of received digital signal and digital signal receiver using the same method | |
EP0939528A2 (en) | Carrier synchronisation for DAB reception | |
KR100664018B1 (ko) | 직교주파수 분할다중화 수신기의 동기 검출장치 | |
US20090185645A1 (en) | Receiver Device, Error Detection Circuit, and Receiving Method | |
JP2005102121A (ja) | 受信装置 | |
JP3768090B2 (ja) | データ伝送装置の同期制御方法 | |
JP2006203291A (ja) | 受信装置 | |
KR101811954B1 (ko) | Ofdm 기반의 시스템을 이용한 프레임 시작점 탐지 방법 및 그 장치 | |
KR100740835B1 (ko) | 전송 모드에 의한 다중화 방송 프레임 동기화 시스템 및방법 | |
JP3686547B2 (ja) | 受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031125 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3735493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |