JP3734039B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3734039B2
JP3734039B2 JP2004073013A JP2004073013A JP3734039B2 JP 3734039 B2 JP3734039 B2 JP 3734039B2 JP 2004073013 A JP2004073013 A JP 2004073013A JP 2004073013 A JP2004073013 A JP 2004073013A JP 3734039 B2 JP3734039 B2 JP 3734039B2
Authority
JP
Japan
Prior art keywords
resin layer
resin
semiconductor device
resin layers
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004073013A
Other languages
English (en)
Other versions
JP2005260162A5 (ja
JP2005260162A (ja
Inventor
輝直 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004073013A priority Critical patent/JP3734039B2/ja
Priority to US11/079,399 priority patent/US7459637B2/en
Publication of JP2005260162A publication Critical patent/JP2005260162A/ja
Publication of JP2005260162A5 publication Critical patent/JP2005260162A5/ja
Application granted granted Critical
Publication of JP3734039B2 publication Critical patent/JP3734039B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置において、半導体チップに形成された樹脂層によって、外部端子（例えばハンダボール）に加えられる外力を吸収する構造が開発されている。この構造でも、樹脂層上には、ソルダレジスト層を形成することが一般的である。また、ソルダレジスト層は、液状の材料を使用して形成するため、液体の表面張力によって、樹脂層の周縁部の隣で厚くなるように形成されていた。そのため、ソルダレジスト層の端部及び樹脂層の周縁部に内部応力が集中しやすかった。
特開２００３−２８２７９０号公報
本発明の目的は、内部応力の集中による影響を抑制することにある。
（１）本発明に係る半導体装置は、複数の集積回路が形成されてなる半導体ウエハと、
前記半導体ウエハに、相互に間隔をあけて配置されてなる複数の第１の樹脂層と、
前記半導体ウエハに、それぞれの前記第１の樹脂層の隣に配置されるように設けられ、前記半導体ウエハの少なくともいずれかひとつの前記集積回路に電気的に接続されてなる複数の電極と、
それぞれの前記第１の樹脂層上に位置する第１及び第２の部分を含む配線と、
前記配線の前記第１の部分上に設けられてなる外部端子と、
前記配線の前記第２の部分を覆うように、それぞれの前記第１の樹脂層上に形成されてなる第２の樹脂層と、
を有し、
前記複数の第１の樹脂層は、第１の方向において隣り合う一対の前記第１の樹脂層間の第１の間隔が、前記第１の方向とは異なる第２の方向において隣り合う一対の前記第１の樹脂層間の第２の間隔よりも小さくなるように配置され、
前記第２の樹脂層は、前記第１の方向において隣り合う一対の前記第１の樹脂層間の領域を避けるように形成されてなる。本発明では、第２の樹脂層は、隣同士の第１の樹脂層の狭い間隔（第１の間隔）の領域には厚く形成されやすいが、この領域を避けるように設けられている。しかも、第２の樹脂層は、その内部応力の集中しやすい端部が、第１の間隔の領域を避けている。したがって、第２の樹脂層の内部応力の集中による半導体ウエハへの影響を抑制することができる。
（２）この半導体装置において、
前記第２の樹脂層は、前記第２の方向において前記第１の樹脂層を越えるように形成され、前記第１の方向において側縁の位置が異なるように曲線を描く部分を有してもよい。
（３）本発明に係る半導体装置は、集積回路が形成され、多辺形面を有し、前記集積回路に電気的に接続されてなる複数の電極が前記多辺形面に設けられてなる半導体チップと、
前記半導体チップの前記多辺形面に形成された第１の樹脂層と、
前記第１の樹脂層上に位置する第１及び第２の部分を含む配線と、
前記配線の前記第１の部分上に設けられてなる外部端子と、
前記配線の前記第２の部分を覆うように、前記第１の樹脂層上に形成されてなる第２の樹脂層と、
を有し、
前記複数の電極は、前記多辺形面の少なくとも１つの第１の辺を除く残りの第２の辺に沿って配列され、
前記第２の樹脂層は、前記第１の樹脂層の前記第１の辺側に位置する側縁と前記第１の辺との間の領域を避けるように形成されてなる。本発明では、第２の樹脂層は、電極が配列されていない領域を避けるように設けられている。しかも、第２の樹脂層は、その内部応力の集中しやすい端部が、電極が配列されていない領域を避けている。したがって、第２の樹脂層の内部応力の集中による半導体チップへの影響を抑制することができる。
（４）この半導体装置において、
前記第２の樹脂層の前記第１の辺側に位置する側縁は、前記第１の辺からの距離が異なるように曲線を描く部分を有してもよい。
（５）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る半導体装置の製造方法は、複数の集積回路が形成されているとともに少なくともいずれかひとつの前記集積回路に電気的に接続されてなる複数グループからなる電極を有してなる半導体ウエハに、相互に間隔をあけて複数の第１の樹脂層を形成すること、
それぞれの前記第１の樹脂層上に位置する第１及び第２の部分を含むように配線を形成すること、
前記配線の前記第２の部分を覆うように、それぞれの前記第１の樹脂層上に第２の樹脂層を形成すること、及び、
前記配線の前記第１の部分上に外部端子を設けること、
を含み、
それぞれの前記第１の樹脂層を、１グループの前記電極が隣に配置されるように形成し、
前記複数の第１の樹脂層を、第１の方向において隣り合う一対の前記第１の樹脂層間の第１の間隔が、前記第１の方向とは異なる第２の方向において隣り合う一対の前記第１の樹脂層間の第２の間隔よりも小さくなるように形成し、
前記第２の樹脂層を、前記第１の方向において隣り合う一対の前記第１の樹脂層間の領域を避けるように形成してもよい。本発明では、第２の樹脂層は、隣同士の第１の樹脂層の狭い間隔（第１の間隔）の領域には厚く形成されやすいが、この領域を避けるように設けられる。しかも、第２の樹脂層は、その内部応力の集中しやすい端部が、第１の間隔の領域を避けて形成される。したがって、第２の樹脂層の内部応力の集中による半導体ウエハへの影響を抑制することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本実施の形態に係る半導体装置を示す図である。図２は、図１に示す半導体装置のII−II線断面の一部を示す図である。図３は、図１に示す半導体装置のIII−III線断面の一部を示す図である。
半導体装置１は、半導体チップ１０を有する。半導体チップ１０には、集積回路１２が形成されている。集積回路１２は、トランジスタ等の能動素子を含む。半導体チップ１０は、図１に示すように、多辺形面（例えば、四辺形面）１４を有する。多辺形面１４は、多角形面（例えば矩形面）の角が欠けた形状であってもよい。
多辺形面１４には、複数の電極（例えばパッド）１６が設けられている。電極１６は、半導体チップ１０の内部（例えば、集積回路１２あるいは集積回路１２を避けた半導体結晶部分）に電気的に接続されている。複数の電極１６は、多辺形面１４の端部に配列されている。複数の電極１６は、多辺形面１４の少なくとも１つの第１の辺２０を除く残りの第２の辺２２に沿って配列されている。図１に示す例では、多辺形面１４が矩形面であって、相互に平行な（反対側の）一対の第１の辺２０を除いた、他の相互に平行な（反対側の）一対の辺２２に沿って、複数の電極１６が配列されている。
半導体チップ１０の多辺形面１４には、図２及び図３に示すように、パッシベーション膜（例えばシリコン窒化膜又はシリコン酸化膜）１８が形成されている。パッシベーション膜１８は、電極１６の少なくとも中央部を避けて（中央部を露出させるように）形成されている。
多辺形面１４（例えばパッシベーション膜１８上）には、図２及び図３に示すように、少なくとも１層からなる第１の樹脂層３０が形成されている。第１の樹脂層３０は、多辺形面１４の中央部に形成されてもよい。第１の樹脂層３０は、電極１６を避けて形成されており、電極１６側の側縁２８と第２の辺２２との間の間隔が、第１の辺２０側の側縁３２と第１の辺２０との間の間隔よりも広くなっている。第１の樹脂層３０は、上面及び底面の一方（例えば上面）よりも他方（例えば底面）が大きくなるように、側面が傾斜してもよい。その場合、大きい方の面（例えば底面）の辺が第１の樹脂層３０の側縁２８，３２である。第１の樹脂層３０は、応力緩和機能を有してもよい。第１の樹脂層３０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成することができる。
半導体装置１は、複数の配線３４を含む。配線３４は、図２に示すように、第１及び第２の部分３６，３８を含む。第１の部分３６がランドであり、第２の部分３８がラインであってもよい。第１及び第２の部分３６，３８は、第１の樹脂層３０上に位置する。配線３４は、導電材料（例えば金属）で形成されている。配線３４は、１層又は複数層で形成されている。複数層の場合には、構造の信頼性及び電気特性を考慮して、配線３４を異なる複数の材料（例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）など）を組み合わせて形成してもよい。配線３４は、電極１６との重複部分を有するように形成されて、電極１６に電気的に接続されている。配線３４は、電極１６から第１の樹脂層３０上に延びている。配線３４は、第１の樹脂層３０の側面（傾斜面）を通って、その上面に至るように形成されている。
半導体装置１は、複数の外部端子４０を含む。外部端子４０は、配線３４の第１の部分３６上に設けられている。外部端子４０は、電極１６に電気的に接続されている。外部端子４０は、配線３４に電気的に接続されている。外部端子４０は、導電性を有する金属で形成されてもよい。外部端子４０は、ろう材で形成されてもよい。外部端子４０は、例えば球の一部を切り欠いた形状を有してもよく、例えばハンダボールであってもよい。
第１の樹脂層３０上には、第２の樹脂層５０が形成されている。第２の樹脂層５０は、遮光性を有していてもよいし、光透過性を有してもよい。第２の樹脂層５０は、配線３４の第２の部分３８を覆うように形成されている。第２の樹脂層５０は、配線３４の第１の部分３６を避けて（露出させるように）形成されている。第２の樹脂層５０は、ソルダレジストとして使用してもよい。第２の樹脂層５０は、配線３４の少なくとも一部（例えば、第１の部分３６を除く全体あるいは少なくとも第２の部分３８）を覆うように形成してもよい。第２の樹脂層５０を形成することによって、配線３４の酸化、腐食又は断線などを防止することができる。
第２の樹脂層５０は、多辺形面１４の第１の辺２０側において、第１の樹脂層３０の側縁３２と第１の辺２０との間の領域を避けるように形成されている。すなわち、第２の樹脂層５０は、第１の辺２０側において、半導体チップ１０上に至らないように形成されている。さらに、第２の樹脂層５０の側縁５２は、第１の樹脂層３０の側縁３２よりも内側（多辺形面１４の中央方向）に位置しており、第１の樹脂層３０の側縁３２を含む部分が、第２の樹脂層５０から露出している。この露出部分は、その上に第２の樹脂層３０がないため、内部応力によって半導体チップ１０（具体的にはパッシベーション膜１８）に与える影響が小さくなっている。また、第１及び第２の樹脂層３０，５０は、それぞれ、内部応力の集中しやすい側縁３２，５２がずれて配置されているので、それぞれの内部応力を分散させることができる。
なお、第２の樹脂層５０は、多辺形面１４の第２の辺２２側において、第１の樹脂層３０の側縁２８と第２の辺２２との間の領域に至るように形成されている。すなわち、第２の樹脂層５０は、第２の辺２２側において、半導体チップ１０（及び電極１６）上に至るように形成されている。
図２及び図３に示す例とは別に、第２の樹脂層５０上に、さらに、図示しない第３の樹脂層を形成してもよい。第３の樹脂層は、外部端子４０の周囲に形成してもよい。第３の樹脂層は、外部端子４０の先端部（上端部）を露出させて設けてもよい。その場合、第３の樹脂層は、外部端子４０の根本部（下端部）を覆っていてもよい。これによって、外部端子４０の根本部を補強することができる。なお、第３の樹脂層が第２の樹脂層５０よりも弾性率が低い、若しくは硬化収縮が小さい材料で形成されていれば、第１の樹脂層３０の側縁３２と第１の辺２０との間の領域に至るように形成してもよい。あるいは、第３の樹脂層は、第２の樹脂層５０と同じ材料又は第２の樹脂層５０よりも弾性率が高い、若しくは硬化収縮が大きい材料で形成される場合には、第１の樹脂層３０の側縁３２と第１の辺２０との間の領域を避けるように形成する。
本実施の形態では、第２の樹脂層５０は、半導体チップ１０において電極１６が配列されていない領域を避けるように設けられている。しかも、第２の樹脂層５０は、その内部応力の集中しやすい端部が、電極１６が配列されていない領域を避けている。したがって、第２の樹脂層５０の内部応力の集中による半導体チップ１０（具体的にはパッシベーション膜１８）への影響を抑制することができる。
図４は、本発明の実施の形態に係る半導体装置の変形例を説明する図である。図４に示す変形例は、第２の樹脂層６０の形状が上述した第２の樹脂層５０と異なっており、それ以外の内容は、上述した内容が該当する。
図４において、第２の樹脂層６０の第１の辺２０側に位置する側縁６２は、第１の辺２０からの距離が異なるように曲線を描く部分６４を有する。詳しくは、第２の樹脂層６０は、第１の辺２０側において、第１の樹脂層３０からはみ出さないように形成されている。一方、第２の樹脂層６０は、第２の辺２２の方向に第１の樹脂層３０上からはみ出した部分が、第１の辺２０に接近するように拡がっている。この拡がりに伴って、第２の樹脂層６０は、曲線を描く部分６４を有する。
図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。図６は、図５に示す半導体ウエハの一点鎖線で囲んだ部分の拡大図である。
図５に示す半導体ウエハ７０は、ライン（例えばダイシングライン）７２に沿って切断（例えばダイシング）されるもので、ライン７２に囲まれた部分は、上述した半導体チップ１０となる。すなわち、半導体ウエハ７０には、複数の集積回路１２（図２及び図３参照）が形成されている。半導体ウエハ７０の各半導体チップ１０となる部分には、上述した構造が設けられており、この構造を有する半導体ウエハ７０を半導体装置（複数の半導体装置の集合体）と定義することができる。
図６に示すように、半導体ウエハ７０には、相互に間隔をあけて複数の第１の樹脂層３０が配置されている。第１の方向（図６では上下方向）において隣り合う一対の第１の樹脂層３０間の第１の間隔Ｄ１は、第１の方向とは異なる（例えば直交する）第２の方向（図６では左右方向）において隣り合う一対の第１の樹脂層３０間の第２の間隔Ｄ２よりも小さくなっている。第２の間隔Ｄ２の領域には、電極１６が設けられている。なお、１グループ（複数）の電極１６が、それぞれの第１の樹脂層３０の隣に配置されるように設けられている。第２の樹脂層５０は、第１の間隔Ｄ１の領域を避けるように形成されてなる。
なお、図４に示す変形例が適用される場合には、第２の樹脂層６０は、第２の方向（図６では左右方向）において第１の樹脂層３０を越えるように形成され、第１の方向（図６では上下方向）において側縁６２の位置が変化するように曲線を描く部分６４を有する。
本実施の形態に係る半導体装置の製造方法では、半導体ウエハ７０に複数の第１の樹脂層３０を形成する。それぞれの第１の樹脂層３０は、１グループの電極１６が隣に配置されるように形成する。第１の樹脂層３０は、樹脂前駆体を、スピンコート法などによって半導体ウエハ７０上に層をなすように形成し、これをリソグラフィなどによってパターニングすることで形成してもよい。複数の第１の樹脂層３０は、第１の方向（図６では上下方向）において隣り合う一対の第１の樹脂層３０間の第１の間隔Ｄ１が、第１の方向とは異なる第２の方向（図６では左右方向）において隣り合う一対の第１の樹脂層３０間の第２の間隔Ｄ２よりも小さくなるように形成する。
それぞれの第１の樹脂層３０上に位置する第１及び第２の部分３６，３８を含むように配線３４を形成する（図２参照）。その形成方法は、スパッタリング又は蒸着などの方法による膜の形成及びそのエッチングを含んでもよい。
そして、配線３４の第２の部分３８を覆うように、それぞれの第１の樹脂層３０上に第２の樹脂層５０を形成する。第２の樹脂層５０は、樹脂前駆体を、スピンコート法などによって層をなすように形成し、これをリソグラフィなどによってパターニングすることで形成してもよい。樹脂前駆体で層を形成するとき、図６に示すように、第１の方向（図６では上下方向）において隣り合う一対の第１の樹脂層３０間の第１の間隔Ｄ１が狭いので、ここに、樹脂前駆体が厚く形成されやすい。
そこで、本実施の形態では、第２の樹脂層５０を、第１の間隔Ｄ１の領域を避けるように形成する。例えば、第２の樹脂層５０を形成するために層をなすように形成された樹脂前駆体のうち、第１の間隔Ｄ１の領域にある部分を除去する。
また、配線３４の第１の部分３６上には外部端子４０を設ける。さらに、半導体ウエハ７０を、複数の集積回路１２の領域ごとに切断する。半導体ウエハ７０を切断して複数の半導体装置が得られる。これによれば、ウエハ単位でパッケージングがなされる。なお、その他の事項及び効果は、上述の半導体装置において説明した内容から導くことができるので省略する。
本実施の形態では、第２の樹脂層５０を形成するために層をなすように設けられる樹脂前駆体は、隣同士の第１の樹脂層３０の狭い間隔Ｄ１の領域には厚く形成されやすいが、この領域を避けるように設けられる。しかも、第２の樹脂層５０は、その内部応力の集中しやすい端部が、第１の間隔Ｄ１の領域を避けて形成される。したがって、第２の樹脂層５０の内部応力の集中による半導体ウエハ７０への影響を抑制することができる。
図７には、本発明の実施の形態に係る半導体装置１が実装された回路基板１０００が示されている。本発明の実施の形態に係る半導体装置を有する電子機器として、図８にはノート型パーソナルコンピュータ２０００が示され、図９には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外したものであってもよい。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外したものであってもよい。
図１は、本実施の形態に係る半導体装置を示す図である。 図２は、図１に示す半導体装置のII−II線断面の一部を示す図である。 図３は、図１に示す半導体装置のIII−III線断面の一部を示す図である。 図４は、本発明の実施の形態に係る半導体装置の変形例を説明する図である。 図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図６は、図５に示す半導体ウエハの一点鎖線で囲んだ部分の拡大図である。 図７は、本発明の実施の形態に係る回路基板を示す図である。 図８は、本発明の実施の形態に係る電子機器を示す図である。 図９は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
１…半導体装置 １０…半導体チップ １２…集積回路 １４…多辺形面 １６…電極 １８…パッシベーション膜 ２０…第１の辺 ２２…第２の辺 ２８…側縁 ３０…第１の樹脂層 ３２…側縁 ３４…配線 ３６…第１の部分 ３８…第２の部分 ４０…外部端子 ５０…第２の樹脂層 ５２…側縁 ６０…第２の樹脂層 ６２…側縁 ６４…曲線を描く部分 ７０…半導体ウエハ ７２…ライン

Claims (7)

  1. 複数の集積回路が形成されてなる半導体ウエハと、
    前記半導体ウエハに、相互に間隔をあけて配置されてなる複数の第１の樹脂層と、
    前記半導体ウエハに、それぞれの前記第１の樹脂層の隣に配置されるように設けられ、前記半導体ウエハの少なくともいずれかひとつ前記集積回路に電気的に接続されてなる複数の電極と、
    それぞれの前記第１の樹脂層上に位置する第１及び第２の部分を含む配線と、
    前記配線の前記第１の部分上に設けられてなる外部端子と、
    前記配線の前記第２の部分を覆うように、それぞれの前記第１の樹脂層上に形成されてなる第２の樹脂層と、
    を有し、
    前記複数の第１の樹脂層は、第１の方向において隣り合う一対の前記第１の樹脂層間の第１の間隔が、前記第１の方向とは異なる第２の方向において隣り合う一対の前記第１の樹脂層間の第２の間隔よりも小さくなるように配置され、
    前記第２の樹脂層は、前記第１の方向において隣り合う一対の前記第１の樹脂層間の領域を避けるように形成されてなる半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２の樹脂層は、前記第２の方向において前記第１の樹脂層を越えるように形成され、前記第１の方向において側縁の位置が異なるように曲線を描く部分を有する半導体装置。
  3. 集積回路が形成され、多辺形面を有し、前記集積回路に電気的に接続されてなる複数の電極が前記多辺形面に設けられてなる半導体チップと、
    前記半導体チップの前記多辺形面に形成された第１の樹脂層と、
    前記第１の樹脂層上に位置する第１及び第２の部分を含む配線と、
    前記配線の前記第１の部分上に設けられてなる外部端子と、
    前記配線の前記第２の部分を覆うように、前記第１の樹脂層上に形成されてなる第２の樹脂層と、
    を有し、
    前記複数の電極は、前記多辺形面の少なくとも１つの第１の辺を除く残りの第２の辺に沿って配列され、
    前記第２の樹脂層は、前記第１の樹脂層の前記第１の辺側に位置する側縁と前記第１の辺との間の領域を避けるように形成されてなる半導体装置。
  4. 請求項３記載の半導体装置において、
    前記第２の樹脂層の前記第１の辺側に位置する側縁は、前記第１の辺からの距離が異なるように曲線を描く部分を有する半導体装置。
  5. 請求項３又は請求項４記載の半導体装置が実装されてなる回路基板。
  6. 請求項３又は請求項４記載の半導体装置を有する電子機器。
  7. 複数の集積回路が形成されているとともに少なくともいずれかひとつの前記集積回路に電気的に接続されてなる複数グループからなる電極を有してなる半導体ウエハに、相互に間隔をあけて複数の第１の樹脂層を形成すること、
    それぞれの前記第１の樹脂層上に位置する第１及び第２の部分を含むように配線を形成すること、
    前記配線の前記第２の部分を覆うように、それぞれの前記第１の樹脂層上に第２の樹脂層を形成すること、及び、
    前記配線の前記第１の部分上に外部端子を設けること、
    を含み、
    それぞれの前記第１の樹脂層を、１グループの前記電極が隣に配置されるように形成し、
    前記複数の第１の樹脂層を、第１の方向において隣り合う一対の前記第１の樹脂層間の第１の間隔が、前記第１の方向とは異なる第２の方向において隣り合う一対の前記第１の樹脂層間の第２の間隔よりも小さくなるように形成し、
    前記第２の樹脂層を、前記第１の方向において隣り合う一対の前記第１の樹脂層間の領域を避けるように形成する半導体装置の製造方法。
JP2004073013A 2004-03-15 2004-03-15 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3734039B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004073013A JP3734039B2 (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法、回路基板並びに電子機器
US11/079,399 US7459637B2 (en) 2004-03-15 2005-03-14 Semiconductor device, manufacturing method thereof, circuit board, and electronic appliance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004073013A JP3734039B2 (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (3)

Publication Number Publication Date
JP2005260162A JP2005260162A (ja) 2005-09-22
JP2005260162A5 JP2005260162A5 (ja) 2005-11-04
JP3734039B2 true JP3734039B2 (ja) 2006-01-11

Family

ID=34918644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004073013A Expired - Fee Related JP3734039B2 (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (2)

Country Link
US (1) US7459637B2 (ja)
JP (1) JP3734039B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4265575B2 (ja) * 2005-06-21 2009-05-20 セイコーエプソン株式会社 半導体チップおよび電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411679B1 (ko) 1999-03-16 2003-12-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
KR100440507B1 (ko) * 2000-03-23 2004-07-15 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법, 회로기판 및 전자기기
JP2003282790A (ja) 2002-03-20 2003-10-03 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004134708A (ja) 2002-10-15 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
US7459637B2 (en) 2008-12-02
US20050199997A1 (en) 2005-09-15
JP2005260162A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
US7662673B2 (en) Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
US8786082B2 (en) Semiconductor structure having no adjacent bumps between two adjacent pads
JP2004104102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4269173B2 (ja) 半導体装置及びその製造方法
JP2007042770A (ja) 半導体装置及びその製造方法
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7245029B2 (en) Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus
JP4145902B2 (ja) 半導体装置及びその製造方法
JP3804797B2 (ja) 半導体装置及びその製造方法
JP3734039B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20100093357A (ko) 웨이퍼 레벨 칩스케일 패키지
JP3885890B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5924466B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005150578A (ja) 半導体装置及びその製造方法
JP5536388B2 (ja) 半導体装置およびその製造方法
CN111613586A (zh) 电子装置及电子装置的制造方法
JP3458056B2 (ja) 半導体装置およびその実装体
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004241696A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH09246274A (ja) 半導体装置
JP4887948B2 (ja) 半導体装置及び半導体モジュール
JP2006303169A (ja) 半導体装置
JP2011119460A (ja) 半導体装置およびその製造方法
JP2007142481A (ja) 半導体装置、回路基板及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050804

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051011

R150 Certificate of patent or registration of utility model

Ref document number: 3734039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111028

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121028

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131028

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees