JP3727374B2 - Multilayer printed wiring board and manufacturing method thereof - Google Patents
Multilayer printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP3727374B2 JP3727374B2 JP6455295A JP6455295A JP3727374B2 JP 3727374 B2 JP3727374 B2 JP 3727374B2 JP 6455295 A JP6455295 A JP 6455295A JP 6455295 A JP6455295 A JP 6455295A JP 3727374 B2 JP3727374 B2 JP 3727374B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- inner layer
- plated
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、多層プリント配線板及びその製造方法に関するものである。
【0002】
【従来の技術】
近年における多層プリント配線板の製造技術としては、無電解めっきのみで導体回路を形成するフルアディティブプロセスが知られている。ここで、一般的なフルアディティブプロセスの流れを図9に基づいて簡単に説明する。
【0003】
まず、内層導体回路21を備える内層基板22を作製した後、樹脂ワニスの塗布・硬化によってアディティブ接着剤層23を形成する。次に、フォトリソグラフィによって、アディティブ接着剤層23にフォトバイアホール形成用の凹部を形成する。次に、アディティブ接着剤層23を粗化した後、ドリル等を用いてスルーホール形成用孔を透設する(穴あけ工程)。次に、デスミア処理及び触媒核付与を行った後、アディティブ接着剤層23上にめっきレジスト24を形成する。次いで、無電解銅めっきを行うことによって、フォトバイアホール形成用の凹部の内壁面やスルーホール形成用孔の内壁面などに銅めっき25を析出させる。この後、検査工程を経ることによって、外層導体回路26、めっきスルーホール27及びフォトバイアホール(図示略)を備える多層プリント配線板28が得られるようになっている。
【0004】
【発明が解決しようとする課題】
ところで、フルアディティブプロセスにおいては、めっきレジスト24上に異常析出した銅めっき25等を除去するために、無電解めっき工程後に研磨機による表面研磨工程を実施する場合がある。
【0005】
ところが、図9に示されるように、上記のような穴あけ工程を実施すると、スルーホール形成用孔の上側の開口部から出るドリルの切削屑がその周囲に飛散・溶着することによって、当該部分に盛り上がり部30ができるという問題があった。これは、フルアディティブ基板の場合には、銅張積層板を出発材料とするサブトラクティブ基板とは異なり、切削時に生じる熱が表面から放散されにくい、ということにも原因がある。そのため、表面研磨工程を行うと、盛り上がり部30の上面にある銅めっき25が削りとられてしまい、その部分に断線が生じることが多かった。よって、従来においては、軟らかいブラシ等を用いた切削屑除去作業が必要とされていた。しかし、この方法では切削屑を完全に除去することができず、その作業自体も面倒であった。
【0006】
さらに、穴あけ工程に起因する別の不良モードとしては、図10に示されるように、ドリル等の衝撃によってスルーホール形成用孔の開口部に欠け31やクラック32が発生することが知られていた。このため、めっきスルーホール27の見栄えが悪くなるばかりでなく、めっきスルーホール27の信頼性低下につながりやすかった。
【0007】
本発明は上記の課題を解決するためなされたものであり、その目的は、めっきスルーホール部分における断線の防止及び信頼性の向上を達成することができる多層プリント配線板及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、内層導体回路が形成された内層基板と、その内層基板上に形成された表面側及び裏面側のアディティブ接着剤層と、前記内層基板を貫通するめっきスルーホールと、を有する多層プリント配線板において、前記表面側のアディティブ接着剤層のめっきスルーホール形成予定箇所に前記めっきスルーホールよりも大径のフォトバイアホールによって設けられた、前記めっきスルーホールにおける表面側の開口部と、前記裏面側のアディティブ接着剤層に設けられ、前記めっきスルーホールと同軸上及び同径に誘設する前記めっきスルーホールにおける裏面側の開口部と、を備えたことを特徴とする多層プリント配線板をその要旨としている。
【0009】
請求項2に記載の発明では、請求項1において、前記内層導体回路のうちの一部はフォトバイアホールの底部に引き回されており、その引き回された内層導体回路の上面及び側面の2面は、前記フォトバイアホールホール内のめっきと接合しているものとしている。
【0010】
請求項3に記載の発明では、内層導体回路が形成された内層基板の表面側及び裏面側に感光性樹脂製のアディティブ接着剤層を形成する工程と、前記表面側のアディティブ接着剤層のめっきスルーホール形成予定箇所にフォトリソグラフィによってフォトバイアホール形成用の凹部を形成する工程と、前記内層基板及び裏面側のアディティブ接着剤層を前記凹部が形成された面側からドリル穿孔することにより、前記凹部の底部において開口するスルーホール形成用孔を形成する工程と、前記スルーホール形成用孔内にめっきを析出させることによってめっきスルーホールを形成する工程と、を含むことを特徴とする多層プリント配線板の製造方法をその要旨とする。
【0011】
【作用】
請求項3に記載の発明によると、穴あけ工程時においてドリルの先端が表面側のアディティブ接着剤層にじかに接触しなくなることから、盛り上がりの原因となるような切削屑の発生量が極めて少なくなる。また、アディティブ接着剤層が衝撃を受けにくくなるため、スルーホール形成用孔の開口部の周囲に欠けやクラックが生じにくくなる。
【0012】
請求項1,2に記載の発明によると、めっきスルーホールの表面側の開口部が大径であるため、めっきスルーホール内へのペースト充填等が容易になる。請求項2に記載の発明によると、導体同士の接合面積が増えることによって、めっきスルーホール内部における接続信頼性が向上する。
【0013】
【実施例】
〔実施例1〕
以下、本発明をアディティブプロセスによる多層プリント配線板の製造方法に具体化した実施例を図1〜図7に基づき詳細に説明する。
【0014】
図7には、本実施例における多層プリント配線板1が示されている。この多層プリント配線板1は、導体層を4層に持つ、いわゆる4層板である。多層プリント配線板1を構成する内層基板2の表面S1 及び裏面S2 の双方には、内層導体回路3,4が形成されている。この内層導体回路3,4を覆うように、内層基板2の表裏両面には、厚さ数十μmのアディティブ接着剤層5,6が形成されている。これらのアディティブ接着剤層5,6の上面には、めっきレジストとしての永久レジスト7及び外層導体回路8,9が形成されている。また、表面S1 及び裏面S2 におけるアディティブ接着剤層5,6には、いずれもフォトバイアホールとしてのインタースティシャルバイアホール10が形成されている。インタースティシャルバイアホール10は、フォトバイアホール形成用の凹部11の内壁面に銅めっき12を析出させることによって形成される。表面S1 側のインタースティシャルバイアホール10は、内層導体回路3とその外側に存在する外層導体回路8とを電気的に接続している。同じく、裏面S2 側のインタースティシャルバイアホール10は、内層導体回路4とその外側に存在する外層導体回路9とを電気的に接続している。
【0015】
また、この多層プリント配線板1には、めっきスルーホール(本実施例では内径D2 =約0.3mm)13が設けられている。めっきスルーホール13は、スルーホール形成用孔14の内壁面に銅めっき12を析出させることによって形成される。このめっきスルーホール13は、表面S1 側の外層導体回路8と裏面S2 側の外層導体回路9とを電気的に接続している。
【0016】
表面S1 側のアディティブ接着剤層5における所定箇所には、上記のインタースティシャルバイアホール10とは役割の異なる別のインタースティシャルバイアホール15が形成されている。このインタースティシャルバイアホール15は、フォトバイアホール形成用の凹部16の内壁面に銅めっき12を析出させることによって形成される。前記めっきスルーホール13は、ちょうどこのインタースティシャルバイアホール15の底部を貫通するように同軸上に設けられている。従って、前記インタースティシャルバイアホール15が、めっきスルーホール13における表面側開口部13aとなっている。
【0017】
インタースティシャルバイアホール15の内径D1 は、めっきスルーホール13の内径D2 と同じかまたはそれよりも大きく、より好ましくは内径D2 よりも約0.1mm〜約0.2mmほど大きく設定される。内径D1 の採りうる範囲は、勿論、内径D2 の値に応じて変化する。内径D1 の値が小さすぎると、穴あけ時にアディティブ接着剤層5に衝撃が加わりやすくなり、欠け・クラック等が充分に防止できなくなるおそれがある。逆に内径D1 の値が大きすぎると、欠け・クラック等に関する問題は生じない反面、ファイン化の妨げとなるおそれがある。このような事情を考慮して、内径D2 を約0.3mmに設定した本実施例の場合、内径D1 を約0.5mmに設定している。
【0018】
一方、この多層プリント配線板1の場合、裏面S2 側のアディティブ接着剤層6には、上記のようなインタースティシャルバイアホール15は、全く設けられていない。つまり、本実施例の多層プリント配線板1では、めっきスルーホール13の一方の端部のみ(即ち、表面S1 側の端部のみ)が大径になっていると把握することができる。これ以降、先出のインタースティシャルバイアホール10を「第1のIVH10」と呼び、後出のインタースティシャルバイアホール15を「第2のIVH15」と呼ぶことにより、両者を区別する。
【0019】
次に、この多層プリント配線板1を製造する手順を図2〜図7に基づいて説明する。
まず、銅張積層板(本実施例ではFR-4, 厚さ0.6mm )を出発材料として用い、通常のサブトラクティブプロセスに従って銅箔のエッチング等を行う。その結果、内層導体回路3,4を備える内層基板2を作製する。
【0020】
次に、ロールコータ等の塗布装置によって、内層基板2の表面S1 及び裏面S2 にアディティブ接着剤層形成用の樹脂ワニスを塗布する。なお、この樹脂ワニスは、クロム酸等の粗化剤に難溶の感光性樹脂マトリクス中に、粗化剤に易溶の樹脂フィラーが分散されたものである。さらに、内層基板2を加熱乾燥することによって、塗布された樹脂ワニスを硬化させる。その結果、図2に示されるように、厚さ40μm〜80μmのアディティブ接着剤層5,6を内層基板2上に形成する。本実施例では、感光性エポキシアクリレート及び熱硬化性エポキシからなる樹脂ワニスの塗布・硬化によって、厚さ50μmのアディティブ接着剤層5,6を形成している。
【0021】
次に、フォトマスクを用いて露光・現像を行うことによって、アディティブ接着剤層5,6の所定箇所、即ち導通の必要がある内層導体回路3,4に対応する箇所に、第1のIVH10を形成するための凹部11を形成する(図3参照)。この工程において、表面S1 側のアディティブ接着剤層5の所定箇所、即ちめっきスルーホール形成予定箇所P1 に、第2のIVH15を形成するための円形状の凹部16を形成する。本実施例における凹部16の内径(詳細にはその底部の内径)D1 は0.5mmである。ここで、前記凹部16は、フォトリソグラフィという光学的な手法によって形成されるものである。そのため、ドリル17等を用いた機械的な手法による場合とは異なり、切削屑の飛散・溶着といった不具合が生じることもない。
【0022】
次に、図4に示されるように、凹部16が形成された内層基板2をクロム酸等の粗化剤で処理することにより、アディティブ接着剤層5,6中の樹脂フィラーを選択的に溶解させる。このような粗化処理の結果、アディティブ接着剤層5,6の表層に粗化面5a,6aを形成する。
【0023】
次に、ドリル17等のような穿孔用工具を用いて、粗化処理を経た内層基板2のめっきスルーホール形成予定箇所P1 を、凹部16が形成された表面S1 側のみから穿孔する(図5参照)。この場合、ドリル17の中心軸は凹部16のほぼ中心点を貫くように位置合わせされる。そして、前記穴あけ工程の結果、図6に示されるように、内層基板2の表面S1 及び裏面S2 を貫通するスルーホール形成用孔14を透設する。スルーホール形成用孔14の上側の端部は、凹部16の底部において開口した状態となる。本実施例では、刃の直径が0.3mmのドリル17が使用される。また、穴あけ工程を実施する際、内層基板2は、裏面S2 が密着するような状態で図示しない治具に固定される。
【0024】
次に、従来公知の手順に従ってデスミア処理及び触媒核付与を行った後、図7に示されるように、フォトリソグラフィによって、アディティブ接着剤層5,6上における所定領域に永久レジスト7を形成する。
【0025】
次いで、従来公知の無電解銅めっき浴を用いて無電解銅めっきを行うことにより、永久レジスト7以外の部分に約20μm厚の銅めっき12を析出させる。さらに、湿式ベルトサンダー(♯600)によって表面研磨を行い、表層に異常析出した銅めっき12を除去する。この後、検査工程を経れば、外層導体回路8,9、めっきスルーホール13及び第1,第2のIVHホール10,15等を備える図1の多層プリント配線板1が得られる。
【0026】
さて、本実施例の多層プリント配線板1の製造方法では、穴あけ工程の実施前に、めっきスルーホール形成予定箇所P1 にあらかじめフォトリソグラフィによって凹部16を形成することを特徴としている。また、この場合に形成される凹部16は、ドリル17の直径よりも大きいものとなっている。従って、回転するドリル17の先端は、アディティブ接着剤層5にじかに接触することはなく、その下層にある内層基板2に接触することになる。ゆえに、ドリル17によってアディティブ接着剤層5が削り取られることがなく、盛り上がりの原因となるような切削屑の発生量も極めて少なくなる。よって、表面研磨工程を行った場合における断線の発生を確実に防止することができる。また、軟らかいブラシ等を用いた面倒な切削屑除去作業も不要になることから、プロセス全体の簡略化が達成される。
【0027】
さらに、本実施例の製造方法によると、ドリル17の先端がアディティブ接着剤層5にじかに接触しなくなることから、穴あけ工程時にアディティブ接着剤層5に加わる衝撃も極めて小さくなる。よって、スルーホール形成用孔14の開口部の周囲に欠けやクラックが生じにくくなる。従って、めっきスルーホール13の見栄えの向上及び信頼性の向上を達成することができる。
【0028】
また、この実施例において必須の第2のIVH15は、通常のフォトバイアホールである第1のIVH10を形成する際に同時に形成することが可能である。従って、特別な設備や工程が特に必要とされるわけではなく、実施するうえで極めて有利である。
【0029】
さらに、この実施例の製造方法によると、めっきスルーホール13の一方の開口部を構成する第2のIVH15は、両面にあるアディティブ接着剤層5,6のうちの片方のみ(即ち、表面S1 側のアディティブ接着剤層5のみ)に形成されているという特徴がある。なお、表面S1 側のアディティブ接着剤層5に第2のIVH15を持つめっきスルーホール13と、裏面S2 側のアディティブ接着剤層6に第2のIVH15を持つめっきスルーホール13とを、1枚の多層プリント配線板中に混在させることも勿論可能である(図示略)。ただし、このような多層プリント配線板を作製する場合には、穴あけ工程において2方向から内層基板2を穿孔する必要があるため、内層基板2の裏返し作業が必要になる。以上のことを考えると、本実施例の構成のほうが穴あけ工程に要する労力や時間が少なくて済み、製造の容易化を図るうえでより好都合である。
【0030】
そして、本実施例の多層プリント配線板1の場合、第2のIVH15を設けたことによって、めっきスルーホール13の表面側開口部13aが大径になっている。このような構成は、例えばめっきスルーホール13の内部空間を導電性ペースト等で埋めたい場合に有利に作用する。即ち、大径である第2のIVH15側からペーストを充填すれば、前記内部空間へ比較的スムーズにかつ確実にペーストを導入することができるからである。従って、ペースト充填作業の容易化につながることとなる。
【0031】
また、ペーストを充填せずに表面側開口部13aの部分に表面実装部品をはんだ付けする場合、窪んでいる第2のIVH15内にはんだがある程度入り込むことによって引っ掛かりができ、接合強度が向上するという利点がある。
〔実施例2〕
次に、実施例2の多層プリント配線板19及びその製造方法を図8に基づいて説明する。ここでは、実施例1との相違点を中心に説明し、共通部分については同じ部材番号を付すのみとする。
【0032】
図8に示されるように、この多層プリント配線板19では、表面S1 側の内層導体回路3のうちの一部が第2のIVH15の底部に引き回されている。そして、その引き回された内層導体回路3の上面3a及び側面3bの2面は、第2のIVH15内に析出した銅めっき12と接合した状態(即ち、2点接続状態)になっている。従って、この多層プリント配線板19の場合、内層導体回路3とめっきスルーホール13との間の電気的接続が図られている。
【0033】
同多層プリント配線板19を製造する場合、まず実施例1に準じて内層基板2を作製する必要がある。その際、スルーホール形成予定箇所P1 にも内層導体回路3を引き回しておく。本実施例において、前記内層導体回路3は円形状パターンであって、少なくともスルーホール形成用孔13の内径D2 よりも大径になっている。また、この円形状をした内層導体回路3の中心は、後に形成される第2のIVH15の形成用の凹部16の中心とほぼ合致している。この後、実施例1に準じて、アディティブ接着剤層5,6の形成工程から粗化工程までを実施する。次いで、ドリル17等を用いて、粗化処理を経た内層基板2のめっきスルーホール形成予定箇所P1 を表面S1 側のみから穿孔する。穴あけ工程を経ると、内層基板2の表面S1 及び裏面S2 を貫通するスルーホール形成用孔14が形成される。このとき、前記引き回された内層導体回路3は、ドリル17によってドーナツ状に打ち抜かれる。
【0034】
次に、再び実施例1に準じて、デスミア処理、触媒核付与、永久レジスト7の形成及び無電解銅めっきの各工程を実施する。その結果、スルーホール形成用孔14や凹部16の内壁面などには、約20μm厚の銅めっき12が析出する。このとき、銅めっき12は、上記の樹脂面のみならず、凹部16内において露出する内層導体回路3の上面3a及び側面3bにも同様に析出する。その後、表面研磨工程及び検査工程を経ることによって、外層導体回路8,9、めっきスルーホール13及び第1,第2のIVHホール10,15等を備える図8の多層プリント配線板19が得られる。
【0035】
以上のような実施例2の多層プリント配線板19の製造方法は、言うまでもなく前記実施例1と同様の作用効果を奏する。特にこの多層プリント配線板19では、凹部16に引き回された内層導体回路3の側面3bばかりでなく、その上面3aにも銅めっき12が析出した状態となっている。従って、内層導体回路3の上面3aの面積分だけ導体同士の接合面積が確保され、結果としてめっきスルーホール13内部の接続信頼性も確実に向上する。ゆえに、電気的によりいっそう優れた多層プリント配線板19を得ることができる。
【0036】
また、本実施例の構成によると、内層において導体同士の好適な接続が確保されることから、従来とは異なりエッチバックを行うことによって3点接続状態にする必要性がなくなる。つまり、強い条件でデスミア処理を行う必要があった従来に比べて、処理の条件を緩和することができる。このことは、製造時間の短縮化や低コスト化に確実に貢献する。
【0037】
なお、本発明は例えば次のように変更することが可能である。
(1)実施例2において引き回した内層導体回路3は、必ずしも円形状パターンでなくてもよく、例えば直線状パターン等のような任意の形状であってよい。ただし、実施例2のような形状のパターンであると、接合面積が比較的大きくなるという利点がある。
【0038】
(2)第2のIVH15の形状は円形状である必要はないため、例えば楕円形状、矩形状、多角形状等にしても勿論よい。ただし、第2のIVH15の開口面積は、少なくともめっきスルーホール13の表面側開口部13aの開口面積よりも大きいことが望ましい。
【0039】
(3)永久レジスト7の非形成部分に対する無電解めっきは、実施例1,2のような無電解銅めっきのみに限られず、例えば無電解ニッケルめっき等であってもよい。また、無電解銅めっきとそれ以外のめっきを併用してもよい。
【0040】
(4)樹脂ワニスの塗布・硬化によりアディティブ接着剤層5,6を形成する実施例1,2の方法に代えて、例えばアディティブ接着剤形成用シートをラミネートするという方法を採用することも可能である。
【0041】
(5)本発明は、実施例1,2のような4層板のみならず、3層板や5層以上の多層板(この場合、片側におけるアディティブ接着剤層5,6が複数層であるものを含む。)に適用することも勿論可能である。
【0042】
ここで、特許請求の範囲に記載された技術的思想のほかに、前述した実施例及び別例によって把握される技術的思想をその効果とともに以下に列挙する。
(1) 内層導体回路を持つ内層基板上に形成されるアディティブ接着剤層の所定位置にめっきスルーホールよりも大径のフォトバイアホールが設けられ、そのフォトバイアホールが前記めっきスルーホールにおける一方の開口部となっており、前記内層導体回路のうちの一部をフォトバイアホールの底部に引き回し、かつその引き回された内層導体回路の上面及び側面の2面を、前記フォトバイアホールホール内のめっきと接合しためっきスルーホール構造。この構成であると、信頼性の向上等を達成できる。
【0043】
(2) 請求項3において、前記凹部の内径は、前記内層基板を穿孔する際に使用される穿孔用工具の直径よりも大きい(即ち、形成されるべきスルーホール形成用孔の内径よりも大きい)多層プリント配線板の製造方法。この方法であると、開口部における盛り上がり、欠け及びクラックを確実に防止できる。
【0044】
(3) 請求項1〜3において、前記めっきスルーホールの一方の開口部を構成する前記フォトバイアホールは、両面にある前記アディティブ接着剤層のうちの片方のみに形成されること。このようにすると製造の容易化が図られる。
【0045】
なお、本明細書中において使用した技術用語を次のように定義する。
「めっきスルーホール: 基材に穿設された孔の内壁面に銅めっき等の金属めっきを析出させたものをいう。」
【0046】
【発明の効果】
以上詳述したように、請求項3に記載の発明によれば、めっきスルーホール部分における断線の防止及び信頼性の向上を達成できる多層プリント配線板の製造方法を提供することができる。また、請求項1に記載の発明によれば、めっきスルーホール部分における信頼性に優れているばかりでなく、ペースト充填作業等が比較的容易な多層プリント配線板を提供することができる。さらに、請求項2に記載の発明によれば、より信頼性に優れたものとすることができる。
【図面の簡単な説明】
【図1】実施例1の多層プリント配線板を示す部分概略断面図。
【図2】同じくその製造手順を説明するための部分概略断面図。
【図3】同じくその製造手順を説明するための部分概略断面図。
【図4】同じくその製造手順を説明するための部分概略断面図。
【図5】同じくその製造手順を説明するための部分概略断面図。
【図6】同じくその製造手順を説明するための部分概略断面図。
【図7】同じくその製造手順を説明するための部分概略断面図。
【図8】実施例2の多層プリント配線板を示す部分概略断面図。
【図9】(a)は従来の多層プリント配線板の問題点を説明するための部分平面図、(b)はそのA−A線における断面図。
【図10】同じく従来の問題点を説明するための部分概略断面図。
【符号の説明】
1,19…多層プリント配線板、2…内層基板、3,4…内層導体回路、3a…内層導体回路の上面、5,6…アディティブ接着剤層、12…銅めっき、13…めっきスルーホール、13a…(表面側)開口部、14…スルーホール形成用孔、15…フォトバイアホールとしての第2のIVH、16…フォトバイアホール形成用の凹部。[0001]
[Industrial application fields]
The present invention relates to a multilayer printed wiring board and a method for manufacturing the same.
[0002]
[Prior art]
As a manufacturing technique of a multilayer printed wiring board in recent years, a full additive process for forming a conductor circuit only by electroless plating is known. Here, the flow of a general full additive process will be briefly described with reference to FIG.
[0003]
First, after producing the inner layer board |
[0004]
[Problems to be solved by the invention]
By the way, in the full additive process, in order to remove the
[0005]
However, as shown in FIG. 9, when the drilling process as described above is performed, the cutting scraps of the drill coming out from the upper opening of the through-hole forming hole are scattered and welded around the hole, so that There was a problem that the
[0006]
Furthermore, as another failure mode resulting from the drilling process, as shown in FIG. 10, it has been known that a
[0007]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multilayer printed wiring board that can achieve prevention of disconnection and improved reliability in a plated through hole portion, and a method of manufacturing the same. There is.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, in the invention according to
[0009]
According to a second aspect of the present invention, in the first aspect, a part of the inner layer conductor circuit is routed to the bottom of the photo via hole, and the upper surface and the
[0010]
In the invention according to
[0011]
[Action]
According to the third aspect of the present invention, since the tip of the drill does not come into direct contact with the additive adhesive layer on the surface side during the drilling step, the generation amount of cutting waste that causes swelling is extremely reduced. In addition, since the additive adhesive layer is less susceptible to impact, chipping and cracking are less likely to occur around the opening of the through hole forming hole.
[0012]
According to the first and second aspects of the invention, since the opening on the surface side of the plated through hole has a large diameter, filling of the paste into the plated through hole is facilitated. According to invention of
[0013]
【Example】
[Example 1]
Hereinafter, an embodiment in which the present invention is embodied in a method for manufacturing a multilayer printed wiring board by an additive process will be described in detail with reference to FIGS.
[0014]
FIG. 7 shows a multilayer printed
[0015]
The multilayer printed
[0016]
Another interstitial via
[0017]
The inner diameter D1 of the interstitial via
[0018]
On the other hand, in the case of the multilayer printed
[0019]
Next, a procedure for manufacturing the multilayer printed
First, a copper clad laminate (FR-4, thickness 0.6 mm in this embodiment) is used as a starting material, and copper foil is etched according to a normal subtractive process. As a result, the
[0020]
Next, a resin varnish for forming an additive adhesive layer is applied to the front surface S1 and the back surface S2 of the
[0021]
Next, by performing exposure / development using a photomask, the
[0022]
Next, as shown in FIG. 4, the resin filler in the additive
[0023]
Next, by using a drilling tool such as a
[0024]
Next, after performing desmear treatment and applying catalyst nuclei according to a conventionally known procedure, as shown in FIG. 7, a permanent resist 7 is formed in a predetermined region on the additive
[0025]
Next, by performing electroless copper plating using a conventionally known electroless copper plating bath, a copper plating 12 having a thickness of about 20 μm is deposited on portions other than the permanent resist 7. Further, the surface is polished by a wet belt sander (# 600) to remove the copper plating 12 that is abnormally deposited on the surface layer. Thereafter, through an inspection process, the multilayer printed
[0026]
The manufacturing method of the multilayer printed
[0027]
Furthermore, according to the manufacturing method of the present embodiment, the tip of the
[0028]
In addition, the
[0029]
Further, according to the manufacturing method of this embodiment, the
[0030]
And in the case of the multilayer printed
[0031]
Also, when soldering a surface-mounted component to the
[Example 2]
Next, the multilayer printed
[0032]
As shown in FIG. 8, in this multilayer printed
[0033]
When the multilayer printed
[0034]
Next, the steps of desmear treatment, application of catalyst nuclei, formation of permanent resist 7 and electroless copper plating are performed again in accordance with Example 1. As a result, copper plating 12 having a thickness of about 20 μm is deposited on the through
[0035]
Needless to say, the manufacturing method of the multilayer printed
[0036]
In addition, according to the configuration of the present embodiment, since a suitable connection between the conductors is ensured in the inner layer, unlike the conventional case, there is no need to make a three-point connection state by performing etch back. That is, the processing conditions can be relaxed as compared to the conventional case where the desmear processing needs to be performed under strong conditions. This surely contributes to shortening of manufacturing time and cost reduction.
[0037]
The present invention can be modified as follows, for example.
(1) The inner
[0038]
(2) Since the shape of the
[0039]
(3) The electroless plating on the non-formed portion of the permanent resist 7 is not limited to the electroless copper plating as in the first and second embodiments, and may be, for example, electroless nickel plating. Moreover, you may use together electroless copper plating and other plating.
[0040]
(4) In place of the method of Examples 1 and 2 in which the additive
[0041]
(5) The present invention is not limited to the four-layer board as in Examples 1 and 2, but also a three-layer board or a multilayer board having five or more layers (in this case, the additive
[0042]
Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments and other examples are listed below together with the effects thereof.
(1) A photo via hole having a diameter larger than that of the plated through hole is provided at a predetermined position of the additive adhesive layer formed on the inner layer substrate having the inner layer conductor circuit, and the photo via hole is one of the plated through holes. It is an opening, and a part of the inner layer conductor circuit is routed to the bottom of the photo via hole, and the upper surface and the side surface of the routed inner layer conductor circuit are arranged in the photo via hole hole. Plating through-hole structure joined with plating. With this configuration, improvement in reliability can be achieved.
[0043]
(2) In
[0044]
(3) In
[0045]
The technical terms used in this specification are defined as follows.
“Plating through hole: This refers to a metal plating such as copper plating deposited on the inner wall surface of a hole formed in a base material.”
[0046]
【The invention's effect】
As described above in detail, according to the third aspect of the present invention, it is possible to provide a method for manufacturing a multilayer printed wiring board capable of preventing disconnection and improving reliability in the plated through hole portion. In addition, according to the first aspect of the present invention, it is possible to provide a multilayer printed wiring board that is not only excellent in reliability in the plated through hole portion but also relatively easy in paste filling operation and the like. Furthermore, according to the invention described in
[Brief description of the drawings]
1 is a partial schematic cross-sectional view showing a multilayer printed wiring board of Example 1. FIG.
FIG. 2 is a partial schematic cross-sectional view for explaining the manufacturing procedure.
FIG. 3 is a partial schematic cross-sectional view for explaining the manufacturing procedure.
FIG. 4 is a partial schematic cross-sectional view for explaining the manufacturing procedure.
FIG. 5 is a partial schematic cross-sectional view for explaining the manufacturing procedure.
FIG. 6 is a partial schematic cross-sectional view for explaining the manufacturing procedure.
FIG. 7 is a partial schematic cross-sectional view for explaining the manufacturing procedure.
8 is a partial schematic cross-sectional view showing a multilayer printed wiring board of Example 2. FIG.
9A is a partial plan view for explaining a problem of a conventional multilayer printed wiring board, and FIG. 9B is a cross-sectional view taken along the line AA.
FIG. 10 is a partial schematic cross-sectional view for explaining a conventional problem.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記表面側のアディティブ接着剤層のめっきスルーホール形成予定箇所に前記めっきスルーホールよりも大径のフォトバイアホールによって設けられた、前記めっきスルーホールにおける表面側の開口部と、
前記裏面側のアディティブ接着剤層に設けられ、前記めっきスルーホールと同軸上及び同径に誘設する前記めっきスルーホールにおける裏面側の開口部と、
を備えたことを特徴とする多層プリント配線板。In a multilayer printed wiring board having an inner layer board on which an inner layer conductor circuit is formed, an additive adhesive layer on the front side and the back side formed on the inner layer board, and a plated through hole penetrating the inner layer board,
Provided by the large-diameter photo via hole than the plated through hole in the plated through hole to be formed location of the additive adhesive layer of the surface side, and the opening surface side of the front Symbol plated through holes,
Provided in the additive adhesive layer on the back side, the opening on the back side in the plated through hole coaxially and the same diameter as the plated through hole, and
A multilayer printed wiring board characterized by comprising:
前記表面側のアディティブ接着剤層のめっきスルーホール形成予定箇所にフォトリソグラフィによってフォトバイアホール形成用の凹部を形成する工程と、
前記内層基板及び裏面側のアディティブ接着剤層を前記凹部が形成された面側からドリル穿孔することにより、前記凹部の底部において開口するスルーホール形成用孔を形成する工程と、
前記スルーホール形成用孔内にめっきを析出させることによってめっきスルーホールを形成する工程と、
を含むことを特徴とする多層プリント配線板の製造方法。A step of forming an additive adhesive layer made of a photosensitive resin on the front surface side and the back surface side of the inner layer substrate on which the inner layer conductor circuit is formed;
Forming a concave portion for forming a photo via hole by photolithography at a planned through hole formation planned position of the additive adhesive layer on the surface side ;
By drilling from the inner layer substrate and the back side surface side of the additive adhesive layer wherein the recesses are formed, and forming a through-hole forming hole opened at the bottom of the recess,
Forming a plated through hole by depositing plating on the through-hole forming the hole,
A method for producing a multilayer printed wiring board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6455295A JP3727374B2 (en) | 1995-03-23 | 1995-03-23 | Multilayer printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6455295A JP3727374B2 (en) | 1995-03-23 | 1995-03-23 | Multilayer printed wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08264951A JPH08264951A (en) | 1996-10-11 |
JP3727374B2 true JP3727374B2 (en) | 2005-12-14 |
Family
ID=13261511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6455295A Expired - Fee Related JP3727374B2 (en) | 1995-03-23 | 1995-03-23 | Multilayer printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3727374B2 (en) |
-
1995
- 1995-03-23 JP JP6455295A patent/JP3727374B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08264951A (en) | 1996-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6618940B2 (en) | Fine pitch circuitization with filled plated through holes | |
KR100890534B1 (en) | Multilayer printed wiring board and method for producing multilayer printed wiring board | |
US20060255009A1 (en) | Plating method for circuitized substrates | |
JP2000244127A (en) | Wiring board and its manufacture | |
TWI481329B (en) | Through hole forming method and printed circuit board manufacturing method | |
EP1146780A2 (en) | Circuit board and method of manufacture | |
JPH1187931A (en) | Manufacture of printed circuit board | |
US6455783B1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
KR920005072B1 (en) | Manufacture of double sided wiring substrate | |
JP3727374B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
US6527963B1 (en) | Method of manufacturing multilayer wiring boards | |
JP2001257474A (en) | Method of manufacturing wiring board | |
JP5317491B2 (en) | Method for manufacturing printed wiring board | |
JP2002324968A (en) | Method for manufacturing wiring board | |
JP3296274B2 (en) | Multilayer electronic component mounting substrate and method of manufacturing the same | |
JPH1187886A (en) | Production of printed wiring board | |
JP3766125B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP4464790B2 (en) | Wiring board manufacturing method | |
WO2024084994A1 (en) | Printed wiring board | |
JPH02266586A (en) | Flexible printed wiring board and manufacture thereof | |
JP4006078B2 (en) | Method for manufacturing printed wiring board | |
JP4147642B2 (en) | Method for manufacturing printed wiring board | |
JPH11163528A (en) | Multilayer electronic component mounting board and its manufacture | |
EP1014436A2 (en) | Process for producing a substrate | |
JPH08186357A (en) | Printed wiring board and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Written amendment |
Effective date: 20050822 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050928 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20091007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20121007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |