JPH08264951A - Multilayer printed wiring board and manufacture thereof - Google Patents

Multilayer printed wiring board and manufacture thereof

Info

Publication number
JPH08264951A
JPH08264951A JP6455295A JP6455295A JPH08264951A JP H08264951 A JPH08264951 A JP H08264951A JP 6455295 A JP6455295 A JP 6455295A JP 6455295 A JP6455295 A JP 6455295A JP H08264951 A JPH08264951 A JP H08264951A
Authority
JP
Japan
Prior art keywords
hole
inner layer
plated
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6455295A
Other languages
Japanese (ja)
Other versions
JP3727374B2 (en
Inventor
義徳 ▲高▼崎
Yoshinori Takasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP6455295A priority Critical patent/JP3727374B2/en
Publication of JPH08264951A publication Critical patent/JPH08264951A/en
Application granted granted Critical
Publication of JP3727374B2 publication Critical patent/JP3727374B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: To easily fill a plated through-hole in an additive adhesive layer with paste by a method wherein a photo viahole larger than the plated through- hole is made to serve as the one of two openings of the through-holes. CONSTITUTION: A multilayer printed wiring board 1 is equipped with an inner board 2 where an inner conductor circuit is provided, additive adhesive layers 5 and 6 formed on the inner board 2, and a plated through-hole 13 through the inner board 2. A photo viahole 15 larger in diameter than the plated through-hole 13 is made in the additive adhesive agent layers 5 and 6 at prescribed spots and made to serve as an opening 13a of the through-hole 13. By this setup, as the opening 13a of the through-hole 13 is larger in diameter, paste is easily fed into the plated though-hole 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多層プリント配線板及
びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年における多層プリント配線板の製造
技術としては、無電解めっきのみで導体回路を形成する
フルアディティブプロセスが知られている。ここで、一
般的なフルアディティブプロセスの流れを図9に基づい
て簡単に説明する。
2. Description of the Related Art In recent years, as a manufacturing technique of a multilayer printed wiring board, a full additive process for forming a conductor circuit by only electroless plating is known. Here, the flow of a general full additive process will be briefly described with reference to FIG.

【0003】まず、内層導体回路21を備える内層基板
22を作製した後、樹脂ワニスの塗布・硬化によってア
ディティブ接着剤層23を形成する。次に、フォトリソ
グラフィによって、アディティブ接着剤層23にフォト
バイアホール形成用の凹部を形成する。次に、アディテ
ィブ接着剤層23を粗化した後、ドリル等を用いてスル
ーホール形成用孔を透設する(穴あけ工程)。次に、デ
スミア処理及び触媒核付与を行った後、アディティブ接
着剤層23上にめっきレジスト24を形成する。次い
で、無電解銅めっきを行うことによって、フォトバイア
ホール形成用の凹部の内壁面やスルーホール形成用孔の
内壁面などに銅めっき25を析出させる。この後、検査
工程を経ることによって、外層導体回路26、めっきス
ルーホール27及びフォトバイアホール(図示略)を備
える多層プリント配線板28が得られるようになってい
る。
First, an inner layer substrate 22 having an inner layer conductor circuit 21 is produced, and then an additive adhesive layer 23 is formed by applying and curing a resin varnish. Next, a recess for forming a photo via hole is formed in the additive adhesive layer 23 by photolithography. Next, after roughening the additive adhesive layer 23, a through hole forming hole is transparently formed by using a drill or the like (drilling step). Next, after performing desmearing treatment and providing catalyst nuclei, a plating resist 24 is formed on the additive adhesive layer 23. Next, electroless copper plating is performed to deposit the copper plating 25 on the inner wall surface of the recess for forming the photo via hole, the inner wall surface of the hole for forming the through hole, and the like. After that, an inspection step is performed to obtain a multilayer printed wiring board 28 including the outer layer conductor circuit 26, the plated through holes 27, and the photo via holes (not shown).

【0004】[0004]

【発明が解決しようとする課題】ところで、フルアディ
ティブプロセスにおいては、めっきレジスト24上に異
常析出した銅めっき25等を除去するために、無電解め
っき工程後に研磨機による表面研磨工程を実施する場合
がある。
By the way, in the full additive process, when a surface polishing step by a polishing machine is carried out after the electroless plating step in order to remove the copper plating 25 and the like abnormally deposited on the plating resist 24. There is.

【0005】ところが、図9に示されるように、上記の
ような穴あけ工程を実施すると、スルーホール形成用孔
の上側の開口部から出るドリルの切削屑がその周囲に飛
散・溶着することによって、当該部分に盛り上がり部3
0ができるという問題があった。これは、フルアディテ
ィブ基板の場合には、銅張積層板を出発材料とするサブ
トラクティブ基板とは異なり、切削時に生じる熱が表面
から放散されにくい、ということにも原因がある。その
ため、表面研磨工程を行うと、盛り上がり部30の上面
にある銅めっき25が削りとられてしまい、その部分に
断線が生じることが多かった。よって、従来において
は、軟らかいブラシ等を用いた切削屑除去作業が必要と
されていた。しかし、この方法では切削屑を完全に除去
することができず、その作業自体も面倒であった。
However, as shown in FIG. 9, when the above-described drilling process is carried out, the cutting chips of the drill, which come out from the upper opening of the through-hole forming hole, are scattered and welded to the periphery thereof, Raised part 3 on the part
There was a problem that 0 was possible. This is also because, in the case of a full-additive substrate, unlike the subtractive substrate using a copper clad laminate as a starting material, heat generated during cutting is difficult to dissipate from the surface. Therefore, when the surface polishing step is performed, the copper plating 25 on the upper surface of the raised portion 30 is scraped off, which often causes disconnection. Therefore, in the past, it was necessary to remove cuttings using a soft brush or the like. However, this method cannot completely remove the cutting waste, and the work itself is troublesome.

【0006】さらに、穴あけ工程に起因する別の不良モ
ードとしては、図10に示されるように、ドリル等の衝
撃によってスルーホール形成用孔の開口部に欠け31や
クラック32が発生することが知られていた。このた
め、めっきスルーホール27の見栄えが悪くなるばかり
でなく、めっきスルーホール27の信頼性低下につなが
りやすかった。
Further, as another failure mode due to the drilling process, it is known that, as shown in FIG. 10, a chip 31 or a crack 32 is generated at the opening of the through hole forming hole by the impact of a drill or the like. It was being done. For this reason, not only does the appearance of the plated through hole 27 deteriorate, but also the reliability of the plated through hole 27 is likely to deteriorate.

【0007】本発明は上記の課題を解決するためなされ
たものであり、その目的は、めっきスルーホール部分に
おける断線の防止及び信頼性の向上を達成することがで
きる多層プリント配線板及びその製造方法を提供するこ
とにある。
The present invention has been made to solve the above problems, and an object thereof is to prevent a disconnection in a plated through hole portion and to improve reliability, and a manufacturing method thereof. To provide.

【0008】[0008]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、内層導体回路が形成
された内層基板と、その内層基板上に形成されたアディ
ティブ接着剤層と、前記内層基板を貫通するめっきスル
ーホールとを備えた多層プリント配線板において、前記
アディティブ接着剤層の所定位置に前記めっきスルーホ
ールよりも大径のフォトバイアホールを設け、そのフォ
トバイアホールを前記めっきスルーホールにおける一方
の開口部とした多層プリント配線板をその要旨としてい
る。
In order to solve the above problems, according to the invention of claim 1, an inner layer substrate on which an inner layer conductor circuit is formed, and an additive adhesive layer formed on the inner layer substrate. And a multilayer printed wiring board having a plated through hole penetrating the inner layer substrate, a photo via hole having a diameter larger than that of the plated through hole is provided at a predetermined position of the additive adhesive layer, and the photo via hole is formed. The gist is a multilayer printed wiring board having one opening in the plated through hole.

【0009】請求項2に記載の発明では、請求項1にお
いて、前記内層導体回路のうちの一部はフォトバイアホ
ールの底部に引き回されており、その引き回された内層
導体回路の上面及び側面の2面は、前記フォトバイアホ
ールホール内のめっきと接合しているものとしている。
According to a second aspect of the invention, in the first aspect, a part of the inner layer conductor circuit is routed to the bottom of the photovia hole, and the upper surface of the routed inner layer conductor circuit and The two side surfaces are assumed to be joined to the plating in the photo via hole.

【0010】請求項3に記載の発明では、内層導体回路
が形成された内層基板の表裏両面に感光性樹脂製のアデ
ィティブ接着剤層を形成する工程と、前記アディティブ
接着剤層の所定箇所にフォトリソグラフィによってフォ
トバイアホール形成用の凹部を形成する工程と、前記内
層基板を前記凹部が形成された面側から穿孔することに
より、前記凹部の底部において開口するスルーホール形
成用孔を形成する工程と、前記スルーホール形成用孔内
にめっきを析出させる工程とからなる多層プリント配線
板の製造方法をその要旨とする。
According to a third aspect of the present invention, a step of forming an additive adhesive layer made of a photosensitive resin on both the front and back surfaces of the inner layer substrate on which the inner layer conductor circuit is formed, and a photo process at a predetermined position of the additive adhesive layer. A step of forming a recess for forming a photo via hole by lithography, and a step of forming a through hole forming hole that opens at the bottom of the recess by punching the inner layer substrate from the surface side where the recess is formed; The gist is a method for manufacturing a multilayer printed wiring board, which comprises a step of depositing plating in the through-hole forming holes.

【0011】[0011]

【作用】請求項3に記載の発明によると、穴あけ工程時
において穿孔用工具の先端がアディティブ接着剤層にじ
かに接触しなくなることから、盛り上がりの原因となる
ような切削屑の発生量が極めて少なくなる。また、アデ
ィティブ接着剤層が衝撃を受けにくくなるため、スルー
ホール形成用孔の開口部の周囲に欠けやクラックが生じ
にくくなる。
According to the third aspect of the present invention, since the tip of the drilling tool does not directly contact the additive adhesive layer during the drilling process, the amount of cutting chips that cause swelling is extremely small. Become. Further, since the additive adhesive layer is less likely to be impacted, cracks and cracks are less likely to occur around the openings of the through-hole forming holes.

【0012】請求項1,2に記載の発明によると、めっ
きスルーホールの片側の開口部が大径であるため、めっ
きスルーホール内へのペースト充填等が容易になる。請
求項2に記載の発明によると、導体同士の接合面積が増
えることによって、めっきスルーホール内部における接
続信頼性が向上する。
According to the first and second aspects of the present invention, since the opening on one side of the plated through hole has a large diameter, it is easy to fill the paste into the plated through hole. According to the second aspect of the present invention, the joint area between the conductors is increased, so that the connection reliability inside the plated through hole is improved.

【0013】[0013]

【実施例】【Example】

〔実施例1〕以下、本発明をアディティブプロセスによ
る多層プリント配線板の製造方法に具体化した実施例を
図1〜図7に基づき詳細に説明する。
[Embodiment 1] Hereinafter, an embodiment in which the present invention is embodied in a method for manufacturing a multilayer printed wiring board by an additive process will be described in detail with reference to FIGS.

【0014】図7には、本実施例における多層プリント
配線板1が示されている。この多層プリント配線板1
は、導体層を4層に持つ、いわゆる4層板である。多層
プリント配線板1を構成する内層基板2の表面S1 及び
裏面S2 の双方には、内層導体回路3,4が形成されて
いる。この内層導体回路3,4を覆うように、内層基板
2の表裏両面には、厚さ数十μmのアディティブ接着剤
層5,6が形成されている。これらのアディティブ接着
剤層5,6の上面には、めっきレジストとしての永久レ
ジスト7及び外層導体回路8,9が形成されている。ま
た、表面S1 及び裏面S2 におけるアディティブ接着剤
層5,6には、いずれもフォトバイアホールとしてのイ
ンタースティシャルバイアホール10が形成されてい
る。インタースティシャルバイアホール10は、フォト
バイアホール形成用の凹部11の内壁面に銅めっき12
を析出させることによって形成される。表面S1 側のイ
ンタースティシャルバイアホール10は、内層導体回路
3とその外側に存在する外層導体回路8とを電気的に接
続している。同じく、裏面S2 側のインタースティシャ
ルバイアホール10は、内層導体回路4とその外側に存
在する外層導体回路9とを電気的に接続している。
FIG. 7 shows a multilayer printed wiring board 1 according to this embodiment. This multilayer printed wiring board 1
Is a so-called four-layer plate having four conductor layers. Inner layer conductor circuits 3 and 4 are formed on both the front surface S1 and the back surface S2 of the inner layer substrate 2 that constitutes the multilayer printed wiring board 1. Additive adhesive layers 5 and 6 having a thickness of several tens of μm are formed on both front and back surfaces of the inner layer substrate 2 so as to cover the inner layer conductor circuits 3 and 4. On the upper surfaces of these additive adhesive layers 5 and 6, a permanent resist 7 as a plating resist and outer layer conductor circuits 8 and 9 are formed. Interstitial via holes 10 as photo via holes are formed in the additive adhesive layers 5 and 6 on the front surface S1 and the back surface S2. The interstitial via hole 10 is formed by copper plating 12 on the inner wall surface of the recess 11 for forming the photo via hole.
Is formed by precipitating. The interstitial via hole 10 on the front surface S1 side electrically connects the inner layer conductor circuit 3 and the outer layer conductor circuit 8 existing outside thereof. Similarly, the interstitial via hole 10 on the back surface S2 side electrically connects the inner layer conductor circuit 4 and the outer layer conductor circuit 9 existing outside thereof.

【0015】また、この多層プリント配線板1には、め
っきスルーホール(本実施例では内径D2 =約0.3m
m)13が設けられている。めっきスルーホール13
は、スルーホール形成用孔14の内壁面に銅めっき12
を析出させることによって形成される。このめっきスル
ーホール13は、表面S1 側の外層導体回路8と裏面S
2側の外層導体回路9とを電気的に接続している。
Further, this multilayer printed wiring board 1 has plated through holes (in this embodiment, inner diameter D2 = about 0.3 m).
m) 13 is provided. Plated through hole 13
Is copper plated 12 on the inner wall surface of the through hole forming hole 14.
Is formed by precipitating. The plated through holes 13 are formed by the outer conductor circuit 8 on the front surface S1 side and the back surface S1.
The outer layer conductor circuit 9 on the second side is electrically connected.

【0016】表面S1 側のアディティブ接着剤層5にお
ける所定箇所には、上記のインタースティシャルバイア
ホール10とは役割の異なる別のインタースティシャル
バイアホール15が形成されている。このインターステ
ィシャルバイアホール15は、フォトバイアホール形成
用の凹部16の内壁面に銅めっき12を析出させること
によって形成される。前記めっきスルーホール13は、
ちょうどこのインタースティシャルバイアホール15の
底部を貫通するように同軸上に設けられている。従っ
て、前記インタースティシャルバイアホール15が、め
っきスルーホール13における表面側開口部13aとな
っている。
Another interstitial via hole 15 having a different role from that of the above-mentioned interstitial via hole 10 is formed at a predetermined position in the additive adhesive layer 5 on the surface S1 side. The interstitial via hole 15 is formed by depositing the copper plating 12 on the inner wall surface of the recess 16 for forming the photo via hole. The plated through hole 13 is
It is provided coaxially so as to pass through the bottom of the interstitial via hole 15. Therefore, the interstitial via hole 15 serves as the front surface side opening 13 a of the plated through hole 13.

【0017】インタースティシャルバイアホール15の
内径D1 は、めっきスルーホール13の内径D2 と同じ
かまたはそれよりも大きく、より好ましくは内径D2 よ
りも約0.1mm〜約0.2mmほど大きく設定される。内
径D1 の採りうる範囲は、勿論、内径D2 の値に応じて
変化する。内径D1 の値が小さすぎると、穴あけ時にア
ディティブ接着剤層5に衝撃が加わりやすくなり、欠け
・クラック等が充分に防止できなくなるおそれがある。
逆に内径D1 の値が大きすぎると、欠け・クラック等に
関する問題は生じない反面、ファイン化の妨げとなるお
それがある。このような事情を考慮して、内径D2 を約
0.3mmに設定した本実施例の場合、内径D1 を約0.
5mmに設定している。
The inner diameter D1 of the interstitial via hole 15 is set to be equal to or larger than the inner diameter D2 of the plated through hole 13, more preferably about 0.1 mm to about 0.2 mm larger than the inner diameter D2. It The range that the inner diameter D1 can take, of course, changes according to the value of the inner diameter D2. If the value of the inner diameter D1 is too small, the additive adhesive layer 5 is likely to be impacted during drilling, and it may not be possible to sufficiently prevent cracks and cracks.
On the other hand, if the inner diameter D1 is too large, problems such as chipping and cracks will not occur, but there is a risk of hindering fineness. In consideration of such circumstances, in the case of this embodiment in which the inner diameter D2 is set to about 0.3 mm, the inner diameter D1 is set to about 0.
It is set to 5 mm.

【0018】一方、この多層プリント配線板1の場合、
裏面S2 側のアディティブ接着剤層6には、上記のよう
なインタースティシャルバイアホール15は、全く設け
られていない。つまり、本実施例の多層プリント配線板
1では、めっきスルーホール13の一方の端部のみ(即
ち、表面S1 側の端部のみ)が大径になっていると把握
することができる。これ以降、先出のインタースティシ
ャルバイアホール10を「第1のIVH10」と呼び、
後出のインタースティシャルバイアホール15を「第2
のIVH15」と呼ぶことにより、両者を区別する。
On the other hand, in the case of this multilayer printed wiring board 1,
The above-mentioned interstitial via hole 15 is not provided at all in the additive adhesive layer 6 on the back surface S2 side. That is, in the multilayer printed wiring board 1 of this embodiment, it can be understood that only one end of the plated through hole 13 (that is, only the end on the surface S1 side) has a large diameter. Hereinafter, the interstitial via hole 10 mentioned above will be referred to as "first IVH 10",
The interstitial via hole 15 to be described later is referred to as "second
They are distinguished by calling them IVH15 ”.

【0019】次に、この多層プリント配線板1を製造す
る手順を図2〜図7に基づいて説明する。まず、銅張積
層板(本実施例ではFR-4, 厚さ0.6mm )を出発材料とし
て用い、通常のサブトラクティブプロセスに従って銅箔
のエッチング等を行う。その結果、内層導体回路3,4
を備える内層基板2を作製する。
Next, the procedure for manufacturing the multilayer printed wiring board 1 will be described with reference to FIGS. First, a copper clad laminate (FR-4 in this embodiment, thickness 0.6 mm) is used as a starting material, and copper foil is etched according to a normal subtractive process. As a result, the inner layer conductor circuits 3, 4
The inner layer substrate 2 having the above is manufactured.

【0020】次に、ロールコータ等の塗布装置によっ
て、内層基板2の表面S1 及び裏面S2 にアディティブ
接着剤層形成用の樹脂ワニスを塗布する。なお、この樹
脂ワニスは、クロム酸等の粗化剤に難溶の感光性樹脂マ
トリクス中に、粗化剤に易溶の樹脂フィラーが分散され
たものである。さらに、内層基板2を加熱乾燥すること
によって、塗布された樹脂ワニスを硬化させる。その結
果、図2に示されるように、厚さ40μm〜80μmの
アディティブ接着剤層5,6を内層基板2上に形成す
る。本実施例では、感光性エポキシアクリレート及び熱
硬化性エポキシからなる樹脂ワニスの塗布・硬化によっ
て、厚さ50μmのアディティブ接着剤層5,6を形成
している。
Next, a resin varnish for forming an additive adhesive layer is applied to the front surface S1 and the back surface S2 of the inner layer substrate 2 by a coating device such as a roll coater. The resin varnish is a photosensitive resin matrix that is poorly soluble in a roughening agent such as chromic acid, in which a resin filler that is easily soluble in the roughening agent is dispersed. Further, the applied resin varnish is cured by heating and drying the inner layer substrate 2. As a result, as shown in FIG. 2, the additive adhesive layers 5 and 6 having a thickness of 40 μm to 80 μm are formed on the inner layer substrate 2. In this embodiment, the adhesive varnishes 5 and 6 having a thickness of 50 μm are formed by applying and curing a resin varnish made of a photosensitive epoxy acrylate and a thermosetting epoxy.

【0021】次に、フォトマスクを用いて露光・現像を
行うことによって、アディティブ接着剤層5,6の所定
箇所、即ち導通の必要がある内層導体回路3,4に対応
する箇所に、第1のIVH10を形成するための凹部1
1を形成する(図3参照)。この工程において、表面S
1 側のアディティブ接着剤層5の所定箇所、即ちめっき
スルーホール形成予定箇所P1 に、第2のIVH15を
形成するための円形状の凹部16を形成する。本実施例
における凹部16の内径(詳細にはその底部の内径)D
1 は0.5mmである。ここで、前記凹部16は、フォト
リソグラフィという光学的な手法によって形成されるも
のである。そのため、ドリル17等を用いた機械的な手
法による場合とは異なり、切削屑の飛散・溶着といった
不具合が生じることもない。
Next, by performing exposure and development using a photomask, the first portions are formed on the predetermined portions of the additive adhesive layers 5 and 6, that is, the portions corresponding to the inner layer conductor circuits 3 and 4 which require conduction. Recess 1 for forming IVH 10
1 (see FIG. 3). In this process, the surface S
A circular recess 16 for forming the second IVH 15 is formed at a predetermined portion of the additive adhesive layer 5 on the first side, that is, a portion P1 where a plated through hole is to be formed. The inner diameter of the recess 16 in this embodiment (specifically, the inner diameter of the bottom portion) D
1 is 0.5 mm. Here, the recess 16 is formed by an optical method such as photolithography. Therefore, unlike the case of a mechanical method using the drill 17 or the like, problems such as scattering and welding of cutting waste do not occur.

【0022】次に、図4に示されるように、凹部16が
形成された内層基板2をクロム酸等の粗化剤で処理する
ことにより、アディティブ接着剤層5,6中の樹脂フィ
ラーを選択的に溶解させる。このような粗化処理の結
果、アディティブ接着剤層5,6の表層に粗化面5a,
6aを形成する。
Next, as shown in FIG. 4, the inner layer substrate 2 in which the recesses 16 are formed is treated with a roughening agent such as chromic acid to select the resin filler in the additive adhesive layers 5 and 6. To dissolve it. As a result of such a roughening treatment, the roughened surface 5a,
6a is formed.

【0023】次に、ドリル17等のような穿孔用工具を
用いて、粗化処理を経た内層基板2のめっきスルーホー
ル形成予定箇所P1 を、凹部16が形成された表面S1
側のみから穿孔する(図5参照)。この場合、ドリル1
7の中心軸は凹部16のほぼ中心点を貫くように位置合
わせされる。そして、前記穴あけ工程の結果、図6に示
されるように、内層基板2の表面S1 及び裏面S2 を貫
通するスルーホール形成用孔14を透設する。スルーホ
ール形成用孔14の上側の端部は、凹部16の底部にお
いて開口した状態となる。本実施例では、刃の直径が
0.3mmのドリル17が使用される。また、穴あけ工程
を実施する際、内層基板2は、裏面S2 が密着するよう
な状態で図示しない治具に固定される。
Next, using a drilling tool such as a drill 17 or the like, the planned plating through hole formation portion P1 of the inner layer substrate 2 which has been subjected to the roughening treatment is replaced with the surface S1 on which the concave portion 16 is formed.
Perforate only from the side (see Figure 5). In this case, drill 1
The central axis of 7 is aligned so as to penetrate substantially the center point of the recess 16. Then, as a result of the drilling step, as shown in FIG. 6, a through hole forming hole 14 penetrating the front surface S1 and the back surface S2 of the inner layer substrate 2 is transparently provided. The upper end of the through-hole forming hole 14 is open at the bottom of the recess 16. In this embodiment, a drill 17 having a blade diameter of 0.3 mm is used. Further, when performing the drilling step, the inner layer substrate 2 is fixed to a jig (not shown) such that the back surface S2 is in close contact.

【0024】次に、従来公知の手順に従ってデスミア処
理及び触媒核付与を行った後、図7に示されるように、
フォトリソグラフィによって、アディティブ接着剤層
5,6上における所定領域に永久レジスト7を形成す
る。
Next, after performing desmear treatment and catalyst nucleation according to a conventionally known procedure, as shown in FIG.
A permanent resist 7 is formed on a predetermined region on the additive adhesive layers 5 and 6 by photolithography.

【0025】次いで、従来公知の無電解銅めっき浴を用
いて無電解銅めっきを行うことにより、永久レジスト7
以外の部分に約20μm厚の銅めっき12を析出させ
る。さらに、湿式ベルトサンダー(♯600)によって
表面研磨を行い、表層に異常析出した銅めっき12を除
去する。この後、検査工程を経れば、外層導体回路8,
9、めっきスルーホール13及び第1,第2のIVHホ
ール10,15等を備える図1の多層プリント配線板1
が得られる。
Then, electroless copper plating is performed using a conventionally known electroless copper plating bath to obtain a permanent resist 7
A copper plating 12 having a thickness of about 20 μm is deposited on other portions. Further, the surface is polished by a wet belt sander (# 600) to remove the copper plating 12 which is abnormally deposited on the surface layer. After this, if the inspection process is performed, the outer conductor circuit 8,
1, the plated through hole 13, the first and second IVH holes 10, 15 and the like, and the multilayer printed wiring board 1 of FIG.
Is obtained.

【0026】さて、本実施例の多層プリント配線板1の
製造方法では、穴あけ工程の実施前に、めっきスルーホ
ール形成予定箇所P1 にあらかじめフォトリソグラフィ
によって凹部16を形成することを特徴としている。ま
た、この場合に形成される凹部16は、ドリル17の直
径よりも大きいものとなっている。従って、回転するド
リル17の先端は、アディティブ接着剤層5にじかに接
触することはなく、その下層にある内層基板2に接触す
ることになる。ゆえに、ドリル17によってアディティ
ブ接着剤層5が削り取られることがなく、盛り上がりの
原因となるような切削屑の発生量も極めて少なくなる。
よって、表面研磨工程を行った場合における断線の発生
を確実に防止することができる。また、軟らかいブラシ
等を用いた面倒な切削屑除去作業も不要になることか
ら、プロセス全体の簡略化が達成される。
The method of manufacturing the multilayer printed wiring board 1 of the present embodiment is characterized in that the recess 16 is formed by photolithography in advance at the planned plated through-hole forming portion P1 before the drilling step. Further, the recess 16 formed in this case is larger than the diameter of the drill 17. Therefore, the tip of the rotating drill 17 does not come into direct contact with the additive adhesive layer 5, but comes into contact with the inner layer substrate 2 located therebelow. Therefore, the additive adhesive layer 5 is not scraped off by the drill 17, and the amount of cutting chips that cause swelling is extremely small.
Therefore, it is possible to reliably prevent the occurrence of disconnection when the surface polishing step is performed. Further, since the troublesome work of removing the cutting waste using a soft brush or the like is not necessary, the simplification of the entire process is achieved.

【0027】さらに、本実施例の製造方法によると、ド
リル17の先端がアディティブ接着剤層5にじかに接触
しなくなることから、穴あけ工程時にアディティブ接着
剤層5に加わる衝撃も極めて小さくなる。よって、スル
ーホール形成用孔14の開口部の周囲に欠けやクラック
が生じにくくなる。従って、めっきスルーホール13の
見栄えの向上及び信頼性の向上を達成することができ
る。
Furthermore, according to the manufacturing method of this embodiment, the tip of the drill 17 does not directly contact the additive adhesive layer 5, so that the impact applied to the additive adhesive layer 5 during the drilling process is extremely small. Therefore, chipping or cracking is less likely to occur around the opening of the through hole forming hole 14. Therefore, it is possible to improve the appearance and reliability of the plated through hole 13.

【0028】また、この実施例において必須の第2のI
VH15は、通常のフォトバイアホールである第1のI
VH10を形成する際に同時に形成することが可能であ
る。従って、特別な設備や工程が特に必要とされるわけ
ではなく、実施するうえで極めて有利である。
Also, the second I which is essential in this embodiment is
The VH15 is the first I which is a normal photo via hole.
It can be formed at the same time when the VH 10 is formed. Therefore, no special equipment or process is specifically required, which is extremely advantageous for implementation.

【0029】さらに、この実施例の製造方法によると、
めっきスルーホール13の一方の開口部を構成する第2
のIVH15は、両面にあるアディティブ接着剤層5,
6のうちの片方のみ(即ち、表面S1 側のアディティブ
接着剤層5のみ)に形成されているという特徴がある。
なお、表面S1 側のアディティブ接着剤層5に第2のI
VH15を持つめっきスルーホール13と、裏面S2 側
のアディティブ接着剤層6に第2のIVH15を持つめ
っきスルーホール13とを、1枚の多層プリント配線板
中に混在させることも勿論可能である(図示略)。ただ
し、このような多層プリント配線板を作製する場合に
は、穴あけ工程において2方向から内層基板2を穿孔す
る必要があるため、内層基板2の裏返し作業が必要にな
る。以上のことを考えると、本実施例の構成のほうが穴
あけ工程に要する労力や時間が少なくて済み、製造の容
易化を図るうえでより好都合である。
Further, according to the manufacturing method of this embodiment,
Second which constitutes one opening of the plated through hole 13
IVH15 has an additive adhesive layer 5 on both sides.
There is a feature that it is formed on only one of the six (that is, only the additive adhesive layer 5 on the surface S1 side).
In addition, the second adhesive layer 5 on the surface S1 side has a second I
It is of course possible to mix the plated through hole 13 having VH15 and the plated through hole 13 having the second IVH15 in the additive adhesive layer 6 on the back surface S2 side in a single multilayer printed wiring board ( (Not shown). However, when manufacturing such a multilayer printed wiring board, it is necessary to perforate the inner layer substrate 2 from two directions in the perforation step, and therefore the inner layer substrate 2 needs to be turned over. Considering the above, the structure of the present embodiment requires less labor and time for the drilling process, and is more convenient for facilitating the manufacturing.

【0030】そして、本実施例の多層プリント配線板1
の場合、第2のIVH15を設けたことによって、めっ
きスルーホール13の表面側開口部13aが大径になっ
ている。このような構成は、例えばめっきスルーホール
13の内部空間を導電性ペースト等で埋めたい場合に有
利に作用する。即ち、大径である第2のIVH15側か
らペーストを充填すれば、前記内部空間へ比較的スムー
ズにかつ確実にペーストを導入することができるからで
ある。従って、ペースト充填作業の容易化につながるこ
ととなる。
Then, the multilayer printed wiring board 1 of this embodiment
In this case, since the second IVH 15 is provided, the surface side opening 13a of the plated through hole 13 has a large diameter. Such a configuration is advantageous when, for example, the inner space of the plated through hole 13 is desired to be filled with a conductive paste or the like. That is, if the paste is filled from the side of the second IVH 15 having a large diameter, the paste can be relatively smoothly and surely introduced into the internal space. Therefore, the paste filling work is facilitated.

【0031】また、ペーストを充填せずに表面側開口部
13aの部分に表面実装部品をはんだ付けする場合、窪
んでいる第2のIVH15内にはんだがある程度入り込
むことによって引っ掛かりができ、接合強度が向上する
という利点がある。 〔実施例2〕次に、実施例2の多層プリント配線板19
及びその製造方法を図8に基づいて説明する。ここで
は、実施例1との相違点を中心に説明し、共通部分につ
いては同じ部材番号を付すのみとする。
When the surface mount component is soldered to the surface side opening 13a without being filled with the paste, the solder may get caught in the recessed second IVH 15 to some extent, resulting in a strong joint strength. There is an advantage of improving. [Embodiment 2] Next, the multilayer printed wiring board 19 of Embodiment 2 will be described.
Also, the manufacturing method thereof will be described with reference to FIG. Here, the difference from the first embodiment will be mainly described, and common parts will be denoted by the same member numbers.

【0032】図8に示されるように、この多層プリント
配線板19では、表面S1 側の内層導体回路3のうちの
一部が第2のIVH15の底部に引き回されている。そ
して、その引き回された内層導体回路3の上面3a及び
側面3bの2面は、第2のIVH15内に析出した銅め
っき12と接合した状態(即ち、2点接続状態)になっ
ている。従って、この多層プリント配線板19の場合、
内層導体回路3とめっきスルーホール13との間の電気
的接続が図られている。
As shown in FIG. 8, in this multilayer printed wiring board 19, a part of the inner layer conductor circuit 3 on the front surface S1 side is routed to the bottom of the second IVH 15. Then, the upper surface 3a and the side surface 3b of the routed inner layer conductor circuit 3 are in a state of being joined to the copper plating 12 deposited in the second IVH 15 (that is, a two-point connection state). Therefore, in the case of this multilayer printed wiring board 19,
Electrical connection between the inner layer conductor circuit 3 and the plated through hole 13 is achieved.

【0033】同多層プリント配線板19を製造する場
合、まず実施例1に準じて内層基板2を作製する必要が
ある。その際、スルーホール形成予定箇所P1 にも内層
導体回路3を引き回しておく。本実施例において、前記
内層導体回路3は円形状パターンであって、少なくとも
スルーホール形成用孔13の内径D2 よりも大径になっ
ている。また、この円形状をした内層導体回路3の中心
は、後に形成される第2のIVH15の形成用の凹部1
6の中心とほぼ合致している。この後、実施例1に準じ
て、アディティブ接着剤層5,6の形成工程から粗化工
程までを実施する。次いで、ドリル17等を用いて、粗
化処理を経た内層基板2のめっきスルーホール形成予定
箇所P1 を表面S1 側のみから穿孔する。穴あけ工程を
経ると、内層基板2の表面S1 及び裏面S2 を貫通する
スルーホール形成用孔14が形成される。このとき、前
記引き回された内層導体回路3は、ドリル17によって
ドーナツ状に打ち抜かれる。
When manufacturing the multilayer printed wiring board 19, it is necessary to first manufacture the inner layer substrate 2 according to the first embodiment. At that time, the inner layer conductor circuit 3 is also routed to the portion P1 where the through hole is to be formed. In this embodiment, the inner-layer conductor circuit 3 has a circular pattern and has a diameter at least larger than the inner diameter D2 of the through-hole forming hole 13. Further, the center of the circular inner layer conductor circuit 3 is formed in the recess 1 for forming the second IVH 15 which will be formed later.
It is almost in line with the center of 6. Then, according to Example 1, the steps from the formation of the additive adhesive layers 5 and 6 to the roughening step are performed. Next, using the drill 17 or the like, the plating through-hole forming planned portion P1 of the inner layer substrate 2 which has been subjected to the roughening treatment is perforated from only the surface S1 side. After the drilling step, the through hole forming holes 14 penetrating the front surface S1 and the back surface S2 of the inner layer substrate 2 are formed. At this time, the routed inner layer conductor circuit 3 is punched into a donut shape by the drill 17.

【0034】次に、再び実施例1に準じて、デスミア処
理、触媒核付与、永久レジスト7の形成及び無電解銅め
っきの各工程を実施する。その結果、スルーホール形成
用孔14や凹部16の内壁面などには、約20μm厚の
銅めっき12が析出する。このとき、銅めっき12は、
上記の樹脂面のみならず、凹部16内において露出する
内層導体回路3の上面3a及び側面3bにも同様に析出
する。その後、表面研磨工程及び検査工程を経ることに
よって、外層導体回路8,9、めっきスルーホール13
及び第1,第2のIVHホール10,15等を備える図
8の多層プリント配線板19が得られる。
Then, according to the first embodiment, the steps of desmearing, providing catalyst nuclei, forming the permanent resist 7 and electroless copper plating are performed again. As a result, the copper plating 12 having a thickness of about 20 μm is deposited on the through-hole forming hole 14 and the inner wall surface of the recess 16. At this time, the copper plating 12 is
Not only the resin surface described above but also the upper surface 3a and the side surface 3b of the inner layer conductor circuit 3 exposed in the recess 16 are similarly deposited. After that, the outer layer conductor circuits 8 and 9 and the plated through holes 13 are subjected to a surface polishing step and an inspection step.
And the multilayer printed wiring board 19 of FIG. 8 including the first and second IVH holes 10 and 15 is obtained.

【0035】以上のような実施例2の多層プリント配線
板19の製造方法は、言うまでもなく前記実施例1と同
様の作用効果を奏する。特にこの多層プリント配線板1
9では、凹部16に引き回された内層導体回路3の側面
3bばかりでなく、その上面3aにも銅めっき12が析
出した状態となっている。従って、内層導体回路3の上
面3aの面積分だけ導体同士の接合面積が確保され、結
果としてめっきスルーホール13内部の接続信頼性も確
実に向上する。ゆえに、電気的によりいっそう優れた多
層プリント配線板19を得ることができる。
Needless to say, the manufacturing method of the multilayer printed wiring board 19 of the second embodiment as described above has the same effects as the first embodiment. Especially this multilayer printed wiring board 1
In No. 9, the copper plating 12 is deposited not only on the side surface 3b of the inner layer conductor circuit 3 routed to the recess 16 but also on the upper surface 3a thereof. Therefore, the joint area between the conductors is secured by the area of the upper surface 3a of the inner layer conductor circuit 3, and as a result, the connection reliability inside the plated through hole 13 is also surely improved. Therefore, it is possible to obtain the electrically more excellent multilayer printed wiring board 19.

【0036】また、本実施例の構成によると、内層にお
いて導体同士の好適な接続が確保されることから、従来
とは異なりエッチバックを行うことによって3点接続状
態にする必要性がなくなる。つまり、強い条件でデスミ
ア処理を行う必要があった従来に比べて、処理の条件を
緩和することができる。このことは、製造時間の短縮化
や低コスト化に確実に貢献する。
Further, according to the structure of the present embodiment, it is possible to secure a suitable connection between the conductors in the inner layer, so that it is not necessary to perform a three-point connection state by performing etch back unlike the prior art. That is, the processing conditions can be relaxed as compared with the conventional case where the desmear processing needs to be performed under strong conditions. This surely contributes to the reduction of manufacturing time and cost.

【0037】なお、本発明は例えば次のように変更する
ことが可能である。 (1)実施例2において引き回した内層導体回路3は、
必ずしも円形状パターンでなくてもよく、例えば直線状
パターン等のような任意の形状であってよい。ただし、
実施例2のような形状のパターンであると、接合面積が
比較的大きくなるという利点がある。
The present invention can be modified as follows, for example. (1) The inner layer conductor circuit 3 routed in Example 2 is
It does not necessarily have to be a circular pattern, and may have any shape such as a linear pattern. However,
The pattern having the shape as in Example 2 has an advantage that the bonding area becomes relatively large.

【0038】(2)第2のIVH15の形状は円形状で
ある必要はないため、例えば楕円形状、矩形状、多角形
状等にしても勿論よい。ただし、第2のIVH15の開
口面積は、少なくともめっきスルーホール13の表面側
開口部13aの開口面積よりも大きいことが望ましい。
(2) Since the shape of the second IVH 15 does not have to be circular, it may of course be elliptical, rectangular, polygonal or the like. However, the opening area of the second IVH 15 is preferably at least larger than the opening area of the front surface side opening 13a of the plated through hole 13.

【0039】(3)永久レジスト7の非形成部分に対す
る無電解めっきは、実施例1,2のような無電解銅めっ
きのみに限られず、例えば無電解ニッケルめっき等であ
ってもよい。また、無電解銅めっきとそれ以外のめっき
を併用してもよい。
(3) The electroless plating on the portion where the permanent resist 7 is not formed is not limited to the electroless copper plating as in Examples 1 and 2, but may be electroless nickel plating or the like. Further, electroless copper plating and other plating may be used together.

【0040】(4)樹脂ワニスの塗布・硬化によりアデ
ィティブ接着剤層5,6を形成する実施例1,2の方法
に代えて、例えばアディティブ接着剤形成用シートをラ
ミネートするという方法を採用することも可能である。
(4) Instead of the method of Examples 1 and 2 in which the additive adhesive layers 5 and 6 are formed by applying and curing a resin varnish, for example, a method of laminating an additive adhesive forming sheet is adopted. Is also possible.

【0041】(5)本発明は、実施例1,2のような4
層板のみならず、3層板や5層以上の多層板(この場
合、片側におけるアディティブ接着剤層5,6が複数層
であるものを含む。)に適用することも勿論可能であ
る。
(5) The present invention is the same as the first and second embodiments.
It is of course possible to apply not only to the layered plate but also to a three-layered plate or a multi-layered plate of five or more layers (in this case, the adhesive adhesive layers 5 and 6 on one side include a plurality of layers).

【0042】ここで、特許請求の範囲に記載された技術
的思想のほかに、前述した実施例及び別例によって把握
される技術的思想をその効果とともに以下に列挙する。 (1) 内層導体回路を持つ内層基板上に形成されるア
ディティブ接着剤層の所定位置にめっきスルーホールよ
りも大径のフォトバイアホールが設けられ、そのフォト
バイアホールが前記めっきスルーホールにおける一方の
開口部となっており、前記内層導体回路のうちの一部を
フォトバイアホールの底部に引き回し、かつその引き回
された内層導体回路の上面及び側面の2面を、前記フォ
トバイアホールホール内のめっきと接合しためっきスル
ーホール構造。この構成であると、信頼性の向上等を達
成できる。
Here, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-mentioned embodiments and other examples will be listed below together with their effects. (1) A photo via hole having a diameter larger than that of the plated through hole is provided at a predetermined position of the additive adhesive layer formed on the inner layer substrate having the inner layer conductor circuit, and the photo via hole is provided on one side of the plated through hole. It is an opening, and a part of the inner layer conductor circuit is routed to the bottom of the photovia hole, and two surfaces, that is, the upper surface and the side surface of the routed inner layer conductor circuit, are formed in the photovia hole hole. Plating through-hole structure joined with plating. With this configuration, improvement in reliability and the like can be achieved.

【0043】(2) 請求項3において、前記凹部の内
径は、前記内層基板を穿孔する際に使用される穿孔用工
具の直径よりも大きい(即ち、形成されるべきスルーホ
ール形成用孔の内径よりも大きい)多層プリント配線板
の製造方法。この方法であると、開口部における盛り上
がり、欠け及びクラックを確実に防止できる。
(2) In claim 3, the inner diameter of the recess is larger than the diameter of the punching tool used when punching the inner layer substrate (that is, the inner diameter of the through-hole forming hole to be formed). The manufacturing method of a multilayer printed wiring board. With this method, it is possible to reliably prevent swelling, chipping, and cracks in the opening.

【0044】(3) 請求項1〜3において、前記めっ
きスルーホールの一方の開口部を構成する前記フォトバ
イアホールは、両面にある前記アディティブ接着剤層の
うちの片方のみに形成されること。このようにすると製
造の容易化が図られる。
(3) In Claims 1 to 3, the photo via hole forming one opening of the plated through hole is formed only on one of the additive adhesive layers on both sides. This facilitates manufacturing.

【0045】なお、本明細書中において使用した技術用
語を次のように定義する。 「めっきスルーホール: 基材に穿設された孔の内壁面
に銅めっき等の金属めっきを析出させたものをいう。」
The technical terms used in this specification are defined as follows. "Plating through-holes: Those in which metal plating such as copper plating is deposited on the inner wall surface of the holes formed in the base material."

【0046】[0046]

【発明の効果】以上詳述したように、請求項3に記載の
発明によれば、めっきスルーホール部分における断線の
防止及び信頼性の向上を達成できる多層プリント配線板
の製造方法を提供することができる。また、請求項1に
記載の発明によれば、めっきスルーホール部分における
信頼性に優れているばかりでなく、ペースト充填作業等
が比較的容易な多層プリント配線板を提供することがで
きる。さらに、請求項2に記載の発明によれば、より信
頼性に優れたものとすることができる。
As described above in detail, according to the invention described in claim 3, there is provided a method for manufacturing a multilayer printed wiring board capable of preventing disconnection in a plated through hole portion and improving reliability. You can Further, according to the invention described in claim 1, it is possible to provide a multilayer printed wiring board which is not only excellent in reliability in a plated through hole portion but also relatively easy for paste filling work and the like. Further, according to the invention described in claim 2, the reliability can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1の多層プリント配線板を示す部分概略
断面図。
FIG. 1 is a partial schematic cross-sectional view showing a multilayer printed wiring board of Example 1.

【図2】同じくその製造手順を説明するための部分概略
断面図。
FIG. 2 is a partial schematic cross-sectional view for similarly explaining the manufacturing procedure thereof.

【図3】同じくその製造手順を説明するための部分概略
断面図。
FIG. 3 is a partial schematic cross-sectional view for similarly explaining the manufacturing procedure.

【図4】同じくその製造手順を説明するための部分概略
断面図。
FIG. 4 is a partial schematic cross-sectional view for similarly explaining the manufacturing procedure thereof.

【図5】同じくその製造手順を説明するための部分概略
断面図。
FIG. 5 is a partial schematic cross-sectional view for similarly explaining the manufacturing procedure.

【図6】同じくその製造手順を説明するための部分概略
断面図。
FIG. 6 is a partial schematic cross-sectional view for explaining the same manufacturing procedure.

【図7】同じくその製造手順を説明するための部分概略
断面図。
FIG. 7 is a partial schematic cross-sectional view for similarly explaining the manufacturing procedure thereof.

【図8】実施例2の多層プリント配線板を示す部分概略
断面図。
FIG. 8 is a partial schematic cross-sectional view showing a multilayer printed wiring board of Example 2.

【図9】(a)は従来の多層プリント配線板の問題点を
説明するための部分平面図、(b)はそのA−A線にお
ける断面図。
FIG. 9A is a partial plan view for explaining the problems of the conventional multilayer printed wiring board, and FIG. 9B is a sectional view taken along line AA.

【図10】同じく従来の問題点を説明するための部分概
略断面図。
FIG. 10 is a partial schematic sectional view for explaining a conventional problem.

【符号の説明】[Explanation of symbols]

1,19…多層プリント配線板、2…内層基板、3,4
…内層導体回路、3a…内層導体回路の上面、5,6…
アディティブ接着剤層、12…銅めっき、13…めっき
スルーホール、13a…(表面側)開口部、14…スル
ーホール形成用孔、15…フォトバイアホールとしての
第2のIVH、16…フォトバイアホール形成用の凹
部。
1, 19 ... Multilayer printed wiring board, 2 ... Inner layer substrate, 3, 4
... Inner layer conductor circuit, 3a ... Upper surface of inner layer conductor circuit, 5, 6 ...
Additive adhesive layer, 12 ... Copper plating, 13 ... Plating through hole, 13a ... (Front side) opening, 14 ... Through hole forming hole, 15 ... Second IVH as photo via hole, 16 ... Photo via hole Recess for formation.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】内層導体回路が形成された内層基板と、そ
の内層基板上に形成されたアディティブ接着剤層と、前
記内層基板を貫通するめっきスルーホールとを備えた多
層プリント配線板において、 前記アディティブ接着剤層の所定位置に前記めっきスル
ーホールよりも大径のフォトバイアホールを設け、その
フォトバイアホールを前記めっきスルーホールにおける
一方の開口部とした多層プリント配線板。
1. A multilayer printed wiring board comprising an inner layer substrate on which an inner layer conductor circuit is formed, an additive adhesive layer formed on the inner layer substrate, and a plated through hole penetrating the inner layer substrate, A multilayer printed wiring board, wherein a photo via hole having a diameter larger than that of the plated through hole is provided at a predetermined position of the additive adhesive layer, and the photo via hole is one opening of the plated through hole.
【請求項2】前記内層導体回路のうちの一部はフォトバ
イアホールの底部に引き回されており、その引き回され
た内層導体回路の上面及び側面の2面は、前記フォトバ
イアホールホール内のめっきと接合している請求項1に
記載の多層プリント配線板。
2. A part of the inner layer conductor circuit is routed to the bottom of the photovia hole, and two surfaces of the routed inner layer conductor circuit, the upper surface and the side surface, are in the photovia hole hole. The multilayer printed wiring board according to claim 1, which is joined to the plating of.
【請求項3】内層導体回路が形成された内層基板の表裏
両面に感光性樹脂製のアディティブ接着剤層を形成する
工程と、 前記アディティブ接着剤層の所定箇所にフォトリソグラ
フィによってフォトバイアホール形成用の凹部を形成す
る工程と、 前記内層基板を前記凹部が形成された面側から穿孔する
ことにより、前記凹部の底部において開口するスルーホ
ール形成用孔を形成する工程と、 前記スルーホール形成用孔内にめっきを析出させる工程
とからなる多層プリント配線板の製造方法。
3. A step of forming an additive adhesive layer made of a photosensitive resin on both front and back surfaces of an inner layer substrate on which an inner layer conductor circuit is formed, and for forming a photo via hole by photolithography at a predetermined portion of the additive adhesive layer. Forming a recessed portion, forming a through hole forming hole that opens at the bottom of the recessed portion by punching the inner layer substrate from the side where the recessed portion is formed, and the through hole forming hole. A method for manufacturing a multilayer printed wiring board, which comprises a step of depositing plating inside.
JP6455295A 1995-03-23 1995-03-23 Multilayer printed wiring board and manufacturing method thereof Expired - Fee Related JP3727374B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6455295A JP3727374B2 (en) 1995-03-23 1995-03-23 Multilayer printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6455295A JP3727374B2 (en) 1995-03-23 1995-03-23 Multilayer printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08264951A true JPH08264951A (en) 1996-10-11
JP3727374B2 JP3727374B2 (en) 2005-12-14

Family

ID=13261511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6455295A Expired - Fee Related JP3727374B2 (en) 1995-03-23 1995-03-23 Multilayer printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3727374B2 (en)

Also Published As

Publication number Publication date
JP3727374B2 (en) 2005-12-14

Similar Documents

Publication Publication Date Title
US6618940B2 (en) Fine pitch circuitization with filled plated through holes
US5317801A (en) Method of manufacture of multilayer circuit board
JP4187352B2 (en) Build-up multilayer printed wiring board and manufacturing method of build-up multilayer printed wiring board
US6730859B2 (en) Substrate for mounting electronic parts thereon and method of manufacturing same
US6455783B1 (en) Multilayer printed wiring board and method for manufacturing the same
JPH1187931A (en) Manufacture of printed circuit board
JP3596374B2 (en) Manufacturing method of multilayer printed wiring board
KR920005072B1 (en) Manufacture of double sided wiring substrate
JP2003218490A (en) Printed wiring board and its manufacturing method
JP2004146742A (en) Manufacturing method for wiring board
US6527963B1 (en) Method of manufacturing multilayer wiring boards
JPH08264951A (en) Multilayer printed wiring board and manufacture thereof
JPH06314883A (en) Multilayer printed wiring board and manufacture thereof
JP2001257474A (en) Method of manufacturing wiring board
JP2001308484A (en) Circuit board and manufacturing method therefor
JP2002076636A (en) Wiring board and its manufacturing method
JP3575783B2 (en) Printed wiring board and method of manufacturing the same
JP3296274B2 (en) Multilayer electronic component mounting substrate and method of manufacturing the same
JP2000200975A (en) Manufacture of multilayer wiring substrate
JP4464790B2 (en) Wiring board manufacturing method
JP2002314255A (en) Printed wiring board and method for manufacturing the same
JP3296273B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2000349413A (en) Manufacture of printed wiring board
JP4147642B2 (en) Method for manufacturing printed wiring board
JP2001267739A (en) Method of forming via in wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Effective date: 20050822

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050928

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20091007

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20101007

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20111007

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20111007

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20121007

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees