JP3726575B2 - 電気光学パネル、電気光学パネルの検査方法および電子機器 - Google Patents
電気光学パネル、電気光学パネルの検査方法および電子機器 Download PDFInfo
- Publication number
- JP3726575B2 JP3726575B2 JP22432999A JP22432999A JP3726575B2 JP 3726575 B2 JP3726575 B2 JP 3726575B2 JP 22432999 A JP22432999 A JP 22432999A JP 22432999 A JP22432999 A JP 22432999A JP 3726575 B2 JP3726575 B2 JP 3726575B2
- Authority
- JP
- Japan
- Prior art keywords
- lines
- data
- voltage
- signal
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の走査線及び複数のデータ線と、それらの交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルの検査方法、電気光学パネル、液晶装置および電子機器に関し、特に、基板上に、デジタル方式のデータ線駆動回路が形成されているタイプの基板の検査技術に関するものである。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、液晶装置の駆動回路は、画像表示領域に配線されたデータ線や走査線などに、データ線信号や走査信号などを所定タイミングで供給するためのデータ線駆動回路や、走査線駆動回路などから構成されている。また、こらの駆動回路を素子基板上に形成した、ドライバ内蔵型の液晶パネルおよびこれを用いた液晶装置が知られている。そこに用いられるデータ線駆動回路にあっては、各データ線信号の蓄積（ストア）を容易にするため、１水平走査期間毎の同一タイミングで総てのデータ線に各データ線信号を一括して供給する線順次駆動方式が採用されている。
【０００３】
上述の液晶パネルを用いた製品を実際に市場に投入するためには、信頼性保証の見地から、基板形成後であってパネル組立前に良品／不良品の検査を正確に行う必要がある。
【０００４】
この検査としては、大別して、駆動回路自体の出力能力チェックやデータ線の断線検出といった基礎的検査と、画素を構成するスイッチング素子（ＴＦＴやＭＩＭ等）の特性や蓄積容量のリーク特性といった画像表示領域（アクティブマトリクス部）の点欠陥の検査とが必要である。
【０００５】
【発明が解決しようとする課題】
ところで、データ線の断線や点欠陥の検出は、各画素に信号を書き込み、これを読み出すことによって行うことができる。信号の書き込みについては、線順次駆動方式であっても、通常の表示動作と相違するところがないから、１フィールド期間が経過すれば総ての画素に信号を書き込むことができる。
【０００６】
しかし、線順次駆動方式の素子基板においては、信号を読み出すことを想定していないため、いかにして上述のような高信頼度の検査を行うかは不明である。
【０００７】
本発明は上述した事情に鑑みてなされたものであり、データ線駆動回路を搭載した液晶パネルの検査技術を確立し、高信頼度の基板や表示装置等を市場に投入できるようにすることにある。
【０００８】
上記目的を達成するために、本発明の電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線とに接続されるスイッチング素子と、前記スイッチング素子に接続された蓄積容量とを有する電気光学パネルであって、開始パルスをクロック信号に従って順次転送することによって、各タイミング信号を発生するシフト手段と、入力画像データを前記各タイミング信号に従ってラッチする第１ラッチ手段と、前記第１ラッチ手段の各出力信号を水平走査期間毎にラッチする第２ラッチ手段と、１本以上の電源ラインを有し、通常時において、前記１本以上の電源ラインに給電される電圧と前記第２ラッチ手段の出力信号とに基づいて前記各データ線に前記入力画像データに応じた各データ線信号を供給する一方、検査時において、前記各タイミング信号に基づいて前記１本以上の電源ラインと前記各データ線とを順次接続することによって、前記１本以上の電源ラインから、前記データ線の電圧を読み出す検査機能付Ｄ／Ａ変換手段とを備えたことを特徴とする。
【０００９】
データ線の断線や点欠陥の検出は、各蓄積容量に電圧を書き込み、これを読み出すことによって行われるが、このためには、各データ線を選択するためのタイミング信号が必要になる。上述した発明の構成によれば、検査時において、通常時に使用するシフト手段を用いて各タイミング信号を生成し、これを用いて各蓄積容量に書き込んだ電圧を検査機能付Ｄ／Ａ変換手段の電源ラインを介して読み出すことができる。検査用に特別なシフト手段を素子基板上に形成する必要が無い。この結果、回路規模を削減することができ、さらに、別途設けたシフト手段の欠陥により、歩留まりが低下するといった問題を原理的に無くすことができる。
【００１０】
ここで、前記検査機能付Ｄ／Ａ変換手段は、前記１本以上の電源ラインと前記各データ線とを接続する選択回路と、前記各タイミング信号と外部から供給される読出信号とに基づいて、前記選択回路の選択動作を制御するための制御信号を生成する論理回路とを備えることことが望ましい。この構成によれば、論理回路によって選択回路の動作を制御することができるから、例えば、読出信号がアクティブとなる期間中に各タイミング信号に同期して、各データ線を１本以上の電源ラインに順次接続することができる。これにより、各データ線の電圧が電源ラインから読み出される。なお、検査時において１本の電源ラインからデータ線の電圧を読み出してもよいし、複数の電源ラインから電圧を読み出してもよい。
【００１１】
さらに、前記検査機能付Ｄ／Ａ変換手段は、容量分割型のＤ／Ａ変換回路、抵抗分割型のＤ／Ａ変換回路、またはＰＷＭ型のＤ／Ａ変換回路を備えるものであってもよい。
【００１２】
また、本発明に係る電気光学パネルの検査方法は、前記１本以上の電源ラインに電源電圧を給電するとともに、前記各スイッチング素子のオン・オフを制御することによって、前記各蓄積容量に電圧を書き込む工程と、前記シフト手段を動作させるとともに前記読出信号を前記検査機能付Ｄ／Ａ変換手段に供給することにより、前記１本以上の電源ラインから前記各データ線の電圧を前記シフト手段で生成される前記各タイミング信号に同期して読み出す工程とを備えることを特徴とする。この構成によれば、各蓄積容量に電圧が書き込まれた後、各データ線の電圧が前記シフト手段で生成される前記各タイミング信号に同期して読み出される。
【００１３】
また、本発明の電気光学パネルは、複数の走査線と、Ｘ（但し、Ｘ＝Ｍ×Ｎ、Ｍ，Ｎは自然数）本のデータ線と、前記走査線と前記データ線とに接続されるスイッチング素子と、前記スイッチング素子に接続された蓄積容量とを有する電気光学パネルであって、開始パルスをクロック信号に従って順次転送することによって、Ｍ個のタイミング信号を各々発生するシフト手段と、入力画像データを前記各タイミング信号に従ってラッチする第１ラッチ手段と、前記第１ラッチ手段の各出力信号を水平走査期間毎にラッチする第２ラッチ手段と、Ｎ本以上の電源ラインを有し、通常時において、前記Ｎ本以上の電源ラインに給電される電圧と前記第２ラッチ手段の出力信号とに基づいて前記各データ線に前記入力画像データに応じた各データ線信号を供給する一方、検査時において、前記各タイミング信号に基づいてＮ本の電源ラインとＮ本のデータ線とを順次接続することによって、前記Ｎ本の電源ラインから前記Ｎ本のデータ線の電圧を同時に読み出す検査機能付Ｄ／Ａ変換手段とを備えることを特徴とする。
【００１４】
この場合のデータ線はＸ（＝Ｍ×Ｎ）本であり、シフト手段で生成されるタイミング信号はＭ個である。したがって、タイミング信号の個数がデータ線の本数より少ないので、各タイミング信号と各データ線とを１対１に対応付けて、データ線から電圧を読み出すことができない。このため、上記発明にあっては、あるタイミング信号に対応して、Ｎ本の電源ラインを介してＮ本のデータ線から電圧を同時に読み出し、次のタイミング信号に対応して次のＮ本のデータ線から電圧を同時に読み出すようにしている。換言すれば、Ｎ本のデータ線単位で順次電圧を読み出すようにしている。これにより、タイミング信号の個数がデータ線の本数より少ない場合であっても、検査時と通常時でシフト手段を兼用することができ、検査用に特別なシフト手段を素子基板上に形成する必要が無い。この結果、回路規模を削減することができ、さらに、別途設けたシフト手段の欠陥により、歩留まりが低下するといった問題を原理的に無くすことができる。
【００１５】
この発明は、例えば、ＲＧＢの３色に対応する３画素を１組とし、１本の走査線当たり３Ｎ個の画素を有する電気光学パネル（３Ｎ本のデータ線を有する）において、シフト手段がＮ個のタイミング信号を生成する場合に適用することができる。
【００１６】
ここで、前記検査機能付Ｄ／Ａ変換手段は、前記Ｎ本の電源ラインと前記各データ線とを接続する選択回路と、前記各タイミング信号と外部から供給される読出信号とに基づいて、前記選択回路の選択動作を制御するための制御信号を生成する論理回路とを備えることが望ましい。
【００１７】
また、本発明に係る電気光学パネルの検査方法は、前記Ｎ本以上の電源ラインに電源電圧を給電するとともに、前記各スイッチング素子のオン・オフを制御することによって、前記各蓄積容量に電圧を書き込む工程と、前記シフト手段を動作させるとともに前記読出信号を前記検査機能付Ｄ／Ａ変換手段に供給することにより、前記Ｎ本の電源ラインから前記Ｎ本のデータ線の電圧を前記シフト手段で生成される前記各タイミング信号に同期して読み出す工程とを備えることを特徴とする。この構成によれば、各蓄積容量に電圧が書き込まれた後、各データ線の電圧が前記シフト手段で生成される前記各タイミング信号に同期して読み出される。
【００１８】
また、本発明の電子機器は、上述した電気光学パネルを備えることを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２０】
＜１．第１実施形態＞
＜１−１．液晶装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置の主要部は、スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルＡＡから構成されている。
【００２１】
図１は本実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡと外部処理回路とから構成される。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、およびデータ線駆動回路２００が形成されている。また、液晶装置は、外部処理回路として、タイミング発生回路３００および電源回路４００を備えて構成されている。
【００２２】
この液晶装置に供給される入力画像データＤは４ビットパラレルの形式である。ここで、入力画像データＤの上位１ビットを上位画像データＤ３と、その下位３ビットを下位画像データＤ０〜Ｄ２と称することにする。なお、この例では、以下の説明を簡略化するため、入力画像データＤは１色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、ＲＧＢの３原色に対応するものであっても良いことは勿論である。
【００２３】
ここで、タイミング発生回路３００は、入力画像データＤに同期してＹクロックＹＣＫ、ＸクロックＸＣＫ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パルスＤＸ、ラッチパルスＬＡＴ、信号ＷＲ、信号ＲＥ等を生成し、これらの信号を走査線駆動回路１００およびデータ線駆動回路２００に各々供給するように構成されている。また、電源回路４００は、定電圧回路から構成されており、液晶パネルＡＡの素子基板上に形成される各回路の電源電圧を生成する他、後述するＤ／Ａコンバータ２４０に用いられる電圧Ｖdaw1，Ｖcgw1，Ｖdaw2，Ｖcgw2，Ｖdak1，Ｖcgk1，Ｖdak2，Ｖcgk2を生成するようになっている。
【００２４】
＜１−２．画像表示領域＞
画像表示領域Ａは、図１に示されるように、ｍ本の走査線３ａが、Ｘ方向に沿って平行に配列して形成される一方、ｎ本のデータ線６ａが、Ｙ方向に沿って平行に配列して形成されている。そして、走査線３ａとデータ線６ａとの交点付近においては、ＴＦＴ５０のゲートが走査線３ａに接続される一方、ＴＦＴ５０のソースがデータ線６ａに接続されるとともに、ＴＦＴ５０のドレインが画素電極９ａに接続されている。そして、各画素は、画素電極９ａと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線３ａとデータ線６ａとの各交点に対応して、マトリクス状に配列することとなる。
【００２５】
また、ＴＦＴ５０のゲートが接続される各走査線３ａには、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加される構成となっている。このため、ある走査線３ａに走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線６ａから所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００２６】
ここで、各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。なお、この例の画像表示領域Ａはノーマリーホワイトモードで動作するよう構成されている。
【００２７】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００２８】
なお、画像表示領域Ａの欠陥としては、データ線６ａの断線や、ＴＦＴ５０の不良等がある。後述するようにデータ線駆動回路２００は、電源回路４００からの電圧Ｖdaw1，Ｖcgw1，Ｖdaw2，Ｖcgw2，Ｖdak1，Ｖcgk1，Ｖdak2，Ｖcgk2を供給する複数の電源ラインＬ１〜Ｌ８を備えており、各データ線６ａと複数の電源ラインＬ１〜Ｌ８とを選択的に接続できるようになっている。また、データ線駆動回路２００は、検査時において、画像表示領域Ａの欠陥を検知するため、各画素に所定の電圧を書き込み、データ線駆動回路２００の電源ラインＬ１を介して各画素に書き込んだ電圧を読み出すようになっている。
【００２９】
＜１−３．走査線駆動回路＞
次に、走査線駆動回路１００は、Ｙシフトレジスタおよびレベルシフタ等を備えている。Ｙシフトレジスタは、垂直走査期間の開始を示す信号ＤＹを水平走査期間毎に反転するＹクロックＹＣＫを用いてＹ方向にシフトし、順次シフトされた信号をレベルシフタを用いてレベルシフトして、走査信号Ｙ１、Ｙ２、…、Ｙｍを生成している。各走査信号Ｙ１、Ｙ２、…、Ｙｍは走査線３ａに対しパルス的に線順次で供給されるようになっている。なお、走査信号Ｙ１、Ｙ２、…、Ｙｍは、１水平走査期間の中の所定期間においてアクティブとなる信号である。
【００３０】
＜１−４．データ線駆動回路＞
次に、データ線駆動回路２００について説明する。図２は、データ線駆動回路２００のブロック図である。図２に示すようにデータ線駆動回路２００は、Ｘシフトレジスタ２１０、画像データＤ０〜Ｄ３が供給される画像データ供給線Ｌd0〜Ｌd3、スイッチＳＷ10〜ＳＷn3、第１ラッチ２２０、第２ラッチ２３０、およびＤ／Ａコンバータ２４０を備えている。なお、Ｄ／Ａコンバータ２４０は、後述するように検査機能を有している。
【００３１】
Ｘシフトレジスタ２１０は、ラッチ回路を多段接続して構成されている。このＸシフトレジスタ２１０は、ＸクロックＸＣＫにしたがって、Ｘ転送開始パルスＤＸを順次シフトしてサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを順次生成するようになっている。
【００３２】
ところで、検査時において、画像表示領域Ａを構成する各画素に書き込んだ電圧を読み出す際には、各データ線を順次選択するとともに、これに同期して、各走査線３ａにＴＦＴ５０をオン状態にする信号を印加し、蓄積容量５１に保持された電圧を読み出す必要がある。ここで、検査用に特別なシフトレジスタを素子基板上に形成し、各データ線６ａを順次選択するためのタイミング信号を生成することも考えられる。
【００３３】
しかし、そのようなシフトレジスタを別途追加すると、回路規模が増大してしまう。さらに、別途設けたシフトレジスタに欠陥があると、他の部分に欠陥がなくても正常な検査を行うことができず、結局、そのような液晶パネルＡＡは不良品とせざるを得ない。
【００３４】
そこで、この例にあっては、Ｘシフトレジスタ２１０を通常動作時のみならず、検査時においても使用するようにしている。このため、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎはＤ／Ａコンバータ２４０にも供給されるようになっており、Ｄ／Ａコンバータ２４０は、検査時にサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを用いて、各データ線６ａを順次選択できるようになっている。
【００３５】
次に、スイッチＳＷ10〜ＳＷn3は、スイッチＳＷ10〜ＳＷ13、ＳＷ20〜ＳＷ23、…、ＳＷn0〜ＳＷn3といったように４個で１組の構成となっており、各組を構成する各スイッチが画像データ供給線Ｌd0〜Ｌd3に各々接続されている。そして、ｎ個のサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎが各ｎ組のスイッチＳＷ10〜ＳＷ13、ＳＷ20〜ＳＷ23、…、ＳＷn0〜ＳＷn3に供給されるようになっている。したがって、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎに同期して、画像データＤ０〜Ｄ３が第１ラッチ２２０に取り込まれる。
【００３６】
次に、第１ラッチ２２０は、ｎ組のスイッチＳＷ10〜ＳＷn3から供給される画像データＤ０〜Ｄ３をラッチするように構成されており、これにより、点順次で走査されるデータが得られる。また、第２ラッチ２３０は、第１ラッチ２２０の各出力データをラッチパルスＬＡＴを用いてラッチするように構成されている。ここで、ラッチパルスＬＡＴは１水平走査期間毎にアクティブとなる信号である。したがって、この第２ラッチ２３０によって、点順次で出力される第１ラッチ２２０の各データは、線順次の各データに変換される。換言すれば、スイッチＳＷ10〜ＳＷn3、第１ラッチ２２０および第３ラッチ２３０を用いることによって、画像データＤ０〜Ｄ３を前記各データ線６ａに対応する線順次データに変換している。
【００３７】
＜１−５．Ｄ／Ａコンバータ＞
次に、Ｄ／Ａコンバータ２４０について説明する。図３はＤ／Ａコンバータ２４０のブロック図である。この図に示すようにＤ／Ａコンバータ２４０は、ｎ本のデータ線６ａに対応したｎ個のユニットＵ１〜Ｕｎを備えている。
【００３８】
各ユニットＵ１〜Ｕｎは、容量回路２４１、出力端子Ｚを有する選択回路２４２、およびアンド回路２４３を備えている。各ユニットＵ１〜Ｕｎにおいて、アンド回路２４３の一方の入力端子には読出信号ＲＥが供給される。また、アンド回路２４３の他方の入力端子にはサンプリングパルスＳＲ１〜ＳＲｎが各々供給されるようになっている。例えば、ユニットＵ１にはサンプリングパルスＳＲ１が、ユニットＵ２にはサンプリングパルスＳＲ２、…といったように、各ユニットＵ１〜Ｕｎが接続されるｎ本のデータ線６ａに各々対応したサンプリングパルスＳＲ１〜ＳＲｎが供給される。これ以外の点については、各ユニットＵ１〜Ｕｎが同様に構成されているので、ユニットＵ１について以下説明する。
【００３９】
ユニットＵ１において、アンド回路２４３は、Ｈレベルでアクティブとなる読出信号ＲＥとサンプリングパルスＳＲ１の論理積を算出して出力する。ここで、読出信号ＲＥは、検査時において画像表示領域Ａから電圧を読み出す時のみＨレベルとなり、通常の動作時にあっては、Ｌレベルとなる信号である。一方、サンプリングパルスＳＲ１は、第１番目のデータ線６ａを選択する期間のみＨレベルとなる信号である。
【００４０】
したがって、アンド回路２４３の出力信号Ｗは、検査時において第１番目のデータ線６ａを選択して電圧を読み出す時にのみＨレベル（アクティブ）となる。
【００４１】
次に、選択回路２４２は、各種の制御信号、画像データＤ３、およびアンド回路２４３の出力信号Ｗに基づいて、出力端子Ｚをハイインピーダンス状態にするか、あるいは各電源ラインＬ１〜Ｌ８のうちいずれかに接続するように構成されている。選択回路２４２は、特に、アンド回路２４３の出力信号ＷがＨレベルのとき、出力端子Ｚと電源ラインＬ１を接続するようになっている。したがって、ユニットＵ１は、検査時において、第１番目のデータ線６ａから電圧を読み出すことができる。
【００４２】
次に、容量回路２４１は、キャパシタ３４１〜３４３、一端がキャパシタ３４１〜３４３に接続されるとともに他端がデータ線６ａに接続されるスイッチＳＷａ〜ＳＷｃ、およびナンド回路３４４〜３４６から構成されている。なお、スイッチＳＷａ〜ＳＷｃは、制御入力端子の論理レベルがＬレベルのときオン状態となり、Ｈレベルのときオフ状態となるようになっている。
【００４３】
ここで、Ｄ／Ａコンバータ２４０のデジタルアナログ変換原理について説明する。Ｄ／Ａコンバータ２４０の機能は、第一議的に各データ線６ａに対して入力画像データＤに応じた電圧を印加することにある。ところで、データ線６ａには寄生容量が発生する。本実施形態のＤ／Ａコンバータは、この寄生容量を積極的に活用しており、上位ビットに対応する電圧を寄生容量に充電した後、下位ビットに対する電荷を寄生容量に流し込むことによって、データ線６ａに対して入力画像データＤに対応する電圧を印加するように構成されている。
【００４４】
図４は、１本のデータ線に対応するＤ／Ａコンバータの動作原理を示す概念図である。Ｄ／Ａコンバータ２４０の容量回路２４１には、上述したように下位画像データＤ０〜Ｄ２の各ビットの重み付けに応じた容量値を持つキャパシタ３４１〜３４３が設けられている。ここで、キャパシタ３４１の値をＣdacとすれば、キャパシタ３４２、３４３の値は、２・Ｃdac、４・Ｃdacとなるように設定されている。また、データ線６ａの寄生容量はＣslnであり、そこに充電すべき電圧（上位画像データＤ３に対応）はＶslnである。
【００４５】
まず、下位画像データＤ０〜Ｄ２のうち“１”に対応するキャパシタに充電電圧Ｖdacを充電する。図に示す例では、Ｄ０＝１、Ｄ１＝０、Ｄ２＝１であるため、キャパシタ３４１および３４３に充電電圧Ｖdacが充電される。次に、データ線６ａに電圧Ｖslnを充電し、この後、データ線６ａとキャパシタ３４１および３４３を接続する。ここで、下位画像データＤ０〜Ｄ２のデータ値がＮであるとすれば、データ線６ａの電圧Ｖは、以下に示す式（１）で与えられる。
【００４６】
Ｖ＝（Ｎ・Ｃdac・Ｖdac＋Ｃsln・Ｖsln）／（Ｎ・Ｃdac＋Ｃsln）……式（１）
式（１）において、ＣdacとＣslnとは定数であり、ＶdacとＶslnとは変数である。したがって、ＶdacとＶslnとを適宜設定することによって、データ線６ａの電圧を可変することができる。換言すれば、ＶdacとＶslnとを適宜設定することによって、Ｄ／Ａコンバータ２４０のビット数を拡大することが可能となる。このため、Ｄ／Ａコンバータ２４０は、上位画像データＤ３の値に応じて、予め定められた複数の直流電圧の中から必要とされる電圧を選択するようになっている。
【００４７】
例えば、上位画像データＤ３が“０”のときのＶdacをＶdaw1=7V,ＶslnをＶcgw1=4.5V、上位画像データＤ３が“１”のときのＶdacをＶdak1=4.5V, ＶslnをＶcgk1=7Vとし、Ｃdac=1.5E-12ＦかつＣsln=1.1E-11Ｆとすると、０から１５までの階調値とデータ線６ａの電圧Ｖとは、図５に黒丸で示す関係がある。この図に示すように階調値に対する電圧Ｖの変化曲線は、Ｓ字上に変化するので、液晶に適したガンマ補正を施すことが可能となる。
【００４８】
ところで、液晶には、直流電圧が印加されると、その組成が変化し表示特性が劣化する性質がある。このため、液晶に印加する電圧極性を、一定周期で反転させることが望ましい。極性反転には各種の方式があるが、この例では、１フィ−ルド周期毎にデータ線単位で極性反転を行っている。
【００４９】
したがって、奇数フィールドと偶数フィールドで液晶に印加する電圧極性を反転する必要がある。このため、あるフィールドでは、上位画像データが“０”のときにＶdaw1およびＶcgw1、上位画像データが“１”のときにＶdak1およびＶcgk1を各々選択し、次のフィールドでは上位画像データが“０”のときにＶdacとしてＶdaw2=1V,ＶslnとしてＶcgw2=3.5V、上位画像データが“１”のときにＶdacとしてＶdak2=3.5V, ＶslnとしてＶcgk2=1Vを各々選択するようにしている。図５に示す白丸印の曲線は、次のフィールドにおける特性を示したものである。また、図６に図４にプロットした各点に対応する下位画像データＤ０〜Ｄ２、上位画像データＤ３、階調値、電圧Ｖの関係を示す。
【００５０】
次に、選択回路の動作をより具体的に説明する。選択回路の真理値表を図７に示す。ここで、信号ＦＥは、フィールドの種別を示す信号であり、“１”のとき偶数フィールドであることを示し、“０”のとき奇数フィールドであることを示す。また、信号CSETは、キャパシタ３４１〜３４３の充電期間においてのみ“１”となり、信号SSETはデータ線の充電期間においてのみ“１”となる信号である。
【００５１】
この図に示すように、アンド回路２４３の出力信号Ｗが“１”のときは、他の制御信号の値に関わらず電源ラインＬ１と出力端子Ｚとが接続され、一方、その値が“０”のときは他の制御信号の値に基づいて、電源ラインＬ１〜Ｌ８と出力端子Ｚが接続されるか、あるいは出力端子Ｚがハイインピーダンス状態になる。
【００５２】
図８は、Ｄ／Ａコンバータ２４０の動作を説明するためのタイミングチャートであり、図９はＤ／Ａ変換における電荷の移動を示す概念図である。なお、時刻ｔ１は偶数フィールドにおけるｊ番目の水平走査期間の開始タイミングである。さらに、上位画像データＤ３の値は“０”、下位画像データＤ０〜Ｄ２の値は“１，１，１”であるものとする。
【００５３】
時刻ｔ１から当該水平走査期間が開始すると、まず、信号ＮＲＧＣがＨレベルとなる。すると、ディスチャージ回路（図示せず）が各データ線６ａを接続し、各データ線６ａに平均的な電圧を印加する。
【００５４】
この後、信号ＣＳＥＴがＨレベルになる第１期間Ｔ１において、Ｄ／Ａコンバータ２４０から電圧Ｖdak1が出力される。このとき、信号ＷＲはＨレベルとなっており、また、Ｄ０=Ｄ１=Ｄ２=１であるから、容量回路２４１のスイッチＳＷａ〜ＳＷｃは総てオン状態となる。このため、データ線６ａの寄生容量Ｃslnに電圧Ｖdak1が充電されるとともに、各キャパシタ３４１〜３４３に電圧Ｖdak1が充電される。すなわち、図９（Ａ）に示すように、Ｄ／Ａコンバータ２４０の容量７・Ｃdacとデータ線６ａの寄生容量Ｃslnに充電電圧ＶdacとしてＶdak1が充電される。
【００５５】
次に、信号ＳＳＥＴがＨレベルになる第２期間Ｔ２においては、信号ＷＲがＬレベルとなるので、スイッチＳＷａ〜ＳＷｃはオフ状態となる。このとき、Ｄ／Ａコンバータ２４０から電圧Ｖcgk1が出力され、これにより、データ線６ａの寄生容量Ｃslnが電圧Ｖcgk1に充電される。すなわち、図９（Ｂ）に示すように、Ｄ／Ａコンバータ２４０の容量７・Ｃdacに電圧Ｖdak1が充電された状態で、データ線６ａの寄生容量Ｃslnに充電電圧ＶslnとしてＶcgk1が充電される。
【００５６】
次に、走査信号ＹｊがＨレベルとなる期間（図８ではＴ２、Ｔ３）において、信号ＣＳＥＴ、ＳＳＥＴはＬレベルとなるので、Ｄ／Ａコンバータ２４０中の選択回路２４２は出力端子Ｚをハイインピーダンス状態にする。一方、当該期間において信号ＷＲはＨレベルとなるので、スイッチＳＷａ〜ＳＷｃはオンとなり、キャパシタ３４１〜３４３とデータ線６ａが接続される。すると、キャパシタ３４１〜３４３とデータ線６ａの寄生容量Ｃslnとの間で電荷が移動し、図９（Ｃ）に示すように両者の電圧が等しくなる。この場合、データ線６ａの電圧Ｖａは以下に示す式（２）で与えられる。
【００５７】
また、当該期間において、走査信号ＹｊがＨレベルとなるから、ＴＦＴ５０がオン状態となり、ＴＦＴ５０を介して電圧Ｖａが蓄積容量５１に印加される。そして、走査信号ＹｊがＬレベルになると、ＴＦＴ５０がオフ状態となり、次のフィールドまで、電圧Ｖａが保持される。
【００５８】
次に、時刻ｔ１から１フィールド期間が経過し、奇数フィールドにおけるｊ番目の水平走査期間が時刻ｔ２から開始する。この場合も上述した偶数フィールドと同様に、第１期間Ｔ１'においてキャパシタ３４１〜３４３とデータ線６ａの寄生容量に電圧が充電される。また、第２期間Ｔ２'においてデータ線６ａとキャパシタ３４１〜３４３が分離されるとともに寄生容量に電圧が充電される。さらに、第３期間Ｔ３'においてデータ線６ａとキャパシタ３４１〜３４３が接続されるとともにデータ線６ａの電圧ＶｂがＴＦＴ５０を介して蓄積容量５１に取り込まれる。ただし、奇数フィールドでは、第１期間Ｔ１'にＤ／Ａコンバータ２４０から出力される電圧はＶdak2となり、第２期間Ｔ２'にＤ／Ａコンバータ２４０から出力される電圧はＶcgk2となるから、奇数フィールドにおけるデータ線６ａの電圧波形は、基準電圧Ｖrefを中心に奇数フィールドにおけるそれを上下反転したものとなる。したがって、液晶には直流電圧が印加されず、特性劣化を防止することができる。
【００５９】
＜１−６．検査システムの構成＞
次に、上述した液晶パネルＡＡの欠陥を検査するための検査システムについて説明する。ところで、液晶パネルＡＡは、上述したように素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持されて構成される。液晶パネルは高価であることから、走査線駆動回路１００、データ線駆動回路２００および画像表示領域Ａが形成される素子基板の段階で検査を行うことが望ましい。このため、この例では、素子基板単体で検査を行うものとする。但し、液晶パネルＡＡとして完成したものを検査しても良いことは勿論である。図１０は、本実施形態に係る検査システムのブロック図である。
【００６０】
図１０において、素子基板テスタ５００は、検査動作を統括的に制御するテストシステムコントローラ５１０と、各種のタイミング信号を生成するタイミングジェネレータ５２０と、検査用のデータを出力するデータジェネレータ５３０と、高速のアンプおよびＡ／Ｄコンバータ５４０と、そのＡ／Ｄコンバータから出力されるデータを入力として所定の解析を行うデータアナライザ５５０とを有している。
また、フルオートプローバー６００は、プローバコントローラ６１０と、各種信号のインタフェースとなるＤＵＴボード６２０とを有している。
検査の際には、フルオートプローバー６００のプローブは（図示せず）、液晶パネルＡＡの露出している所定の端子に接続される。
そして、テストシステムコントローラ５１０の統括制御の下で、素子基板テスタ５００内のタイミングジェネレータ５２０およびデータジェネレータ５３０から、各種タイミング信号と検査データとが出力される。これらは、フルオートプローバー６００のＤＵＴボード６２０を介して液晶パネルＡＡに送られる。
【００６１】
タイミング信号は、液晶パネルＡＡ内の走査線駆動回路１００、データ線駆動回路２００にそれぞれ入力され、また、検査データはデータ線駆動回路２００に入力される。
【００６２】
そして、所定の検査工程を経た後（検査動作の詳細については後述する）、データ線駆動回路２００から、取得された検査の基礎となるアナログ信号（以下、基礎信号という）が出力され、この基礎信号は、フルオートプローバー６００内のＤＵＴボード６２０を介してＴＦＴテスタ５００に送られる。そして、ＴＦＴテスタ５００内の高速アンプ，Ａ／Ｄコンバータ５４０により増幅ならびにＡ／Ｄ変換され、その変換されたデータは、データアナライザ５５０に入力され、所定の解析がなされる。
【００６３】
＜１−７．検査システムの動作＞
次に、具体的な検査手順を説明する。図１１は、液晶パネルＡＡの検査手順の一例を示すフローチャートである。この例は、検査時間の短いものから順に検査するという方式を採用し、かつ必要な総ての工程について検査をするようにしている。但し、不良が発見された時点で以後の検査を中止することも可能である。
【００６４】
以下、図１１の検査手順について順をおって説明する。まず、未検査の素子基板の有無を調べ、未検査素子基板が有る場合にはその基板を図１０の検査システムにアラインメント（装着）し（ステップＳ１）、フルオートプローバー６００によるプロービングを行う（ステップＳ２）。
【００６５】
上述したようにデータ線駆動回路２００は複数の電源ラインＬ１〜Ｌ８を有しているが、これらの電源ラインＬ１〜Ｌ８は、プロービングによってＤＵＴボード６２０に接続されることになる。特に、電源ラインＬ１は、データ線６ａに電圧を印加する際には、電源電圧Ｖdaw1を供給するための電源ラインとして機能する一方、後述する走査線およびデータ線の短絡検査や点欠陥検査においては、データ線６ａに流れる電流や各画素に書き込まれた電圧を読み出すために用いられる。
【００６６】
次に、走査線駆動回路１００およびデータ線駆動回路２００の消費電流の測定を行う（ステップＳ３）。このステップでは、走査線駆動回路１００およびデータ線駆動回路２００の供給電源に流れる消費電流が基準範囲にあるかどうかを判定する。電源間に短絡があると、過大な電流が流れるので、これにより判定が可能である。
【００６７】
次に、Ｙ転送開始パルスＤＹおよびＹクロック信号ＹＣＫを走査線駆動回路１００に供給し（ステップＳ５）、ＹエンドパルスＤＹＥの測定を行う。そして、ＹエンドパルスＤＹＥが所定のタイミング前に発生したか否かを判定する（ステップＳ６）。つまり、シフトレジスタの初段にパルスを入力し、そのパルスが所定のタイミングで最終段から出力されるかを判定する。仮にシフトレジスタに欠陥があると、正常にパルスの転送が行われないので、所定のタイミング前にＹエンドパルスＤＹＥが得られないことになる。ここで、所定のタイミングは、Ｙ転送開始パルスＤＹを供給するタイミング、シフトレジスタの段数、Ｙクロック信号ＹＣＫの周波数および許容される遅延時間等に基づいて、走査線駆動回路１００に欠陥があるか否かが判定できるように予め定められている。
【００６８】
次に、データ線駆動回路２００についても、走査線駆動回路１００の場合と同様に、Ｘ転送開始パルスＤＸおよびＸクロック信号ＸＣＫを供給し（ステップＳ７）、Ｘエンドパルスが所定タイミング前に発生するか否かを判定する（ステップＳ８）。これにより、データ線駆動回路２００に欠陥があるか否かを判定することができる。
【００６９】
次に、データ線６ａおよび走査線３ａの短絡検査を実行する（ステップＳ９）。具体的には、走査線駆動回路１００の全出力をＨレベルとし、データ線駆動回路２００中のＤ／Ａコンバータ２４０に供給する読出信号ＲＥをＨレベルにする（図３参照）。そして、データ線駆動回路２００にＸ転送開始パルスＤＸおよびＸクロック信号ＸＣＫを供給する。すると、Ｄ／Ａコンバータ２４０を構成する各ユニットＵ１〜Ｕｎにおいて、アンド回路２４３の出力信号Ｗが順次Ｈレベルとなる。このため、選択回路２４２を介してその出力端子Ｚと電源ラインＬ１とが順次接続される。仮に、走査線３ａとデータ線６ａとが短絡していれば、過大な電流が流れる。
【００７０】
そこで、ステップ１０にあっては、電源ラインＬ１を流れる電流値が基準値以下か否かを判定することによって、走査線３ａとデータ線６ａとの短絡の有無を検査している。
【００７１】
この後、ステップＳ１１に進み、点欠陥検査を実行し、不良アドレスの検出を行う。点欠陥検査の詳細なフローチャートを図１２に示す。この図に示すように、まず、各画素の蓄積容量５１に検査信号を書き込む。具体的には、通常の動作時と同様に、入力画像データＤの替わりに検査データを素子基板に供給し、線順次で各画素に検査信号を書き込む（ステップＳ１１１）。この場合、Ｄ／Ａコンバータ２４０には電源ラインＬ１〜Ｌ８を介して電源電圧が給電されている。
【００７２】
次に、総ての画素について書き込みが終了すると、各画素から電圧の読み出しを行う（ステップＳ１１２）。この際、ＤＵＴボード６２０は、走査線駆動回路１００にタイミングジェネレータ５２０で生成されたＹ転送開始パルスＤＹとＹクロック信号ＹＣＫとを供給する。また、タイミングジェネレータ５２０は、Ｄ／Ａコンバータ２４０に供給する読出信号ＲＥをＨレベルに設定し、ＤＵＴボード６２０を介して、データ線駆動回路２００にＸ転送開始パルスＤＸおよびＸクロック信号ＸＣＫを供給する。
【００７３】
これにより、Ｄ／Ａコンバータ２４０を構成する各ユニットＵ１〜Ｕｎにおいて、アンド回路２４３の出力信号Ｗが順次Ｈレベルとなり、選択回路２４２を介してその出力端子Ｚと電源ラインＬ１とが順次接続される。したがって、各画素に書き込まれた電圧が電源ラインＬ１を介して順次出力される。ＤＵＴボード６２０は、読み出した電圧を高速アンプやＡ／Ｄコンバータ５５０を介して、データアナライザ５５０に供給する。
【００７４】
この後、データアナライザ５５０は読出電圧が所定範囲内か否かを判定し、不良画素を特定する（ステップＳ１１３）。そして、必要に応じて、複数回の検出（ステップＳ１１４）や、書き込み条件を異ならせての検出（ステップＳ１１５）を実行する。
このようにして点欠陥の検査が終了すると、図１１に示すステップＳ１２に進み、良否の総合判定を行う。良否判定は例えば、不良画素の素子基板面における二次元的分布を考察し、周囲に対して極端に異なる数値を示す箇所（特異点）がないかどうかを調べること等により、総合的に判断される。
【００７５】
このように本実施形態によれば、検査時において、通常動作時に使用するＸシフトレジスタ２１０を用いてサンプリングパルスＳＲ１〜ＳＲｎを生成し、これを用いて各画素に書き込んだ電圧を読み出すようにしたので、検査用に特別なシフトレジスタを素子基板上に形成する必要が無い。この結果、回路規模を削減することができ、さらに、別途設けたシフトレジスタの欠陥により、歩留まりが低下するといった問題を原理的に無くすことができる。
【００７６】
＜１−８．Ｄ／Ａコンバータの他の例＞
上述した実施形態では、Ｄ／Ａコンバータ２４０として容量分割型のものを一例として説明したが、抵抗分割型やＰＷＭ型のものであっても良い。
【００７７】
図１３は、抵抗分割型のＤ／Ａコンバータ２４０'のブロック図である。この図に示すようにＤ／Ａコンバータ２４０'は、ユニットＵ１'〜Ｕｎ'から構成されており、各ユニットＵ１'〜Ｕｎ'には、電源ラインＬ１,Ｌ２を介して、高位電圧ＶHと低位電圧ＶLが供給されるようになっている。
【００７８】
また、各ユニットＵ１'〜Ｕｎ'は、アンド回路２４４、端子Ｚ１〜Ｚ４を有する選択回路２４５、デコーダ２４６、抵抗Ｒ１〜Ｒ７およびスイッチＳＷd1〜ＳＷd8を備えている。各ユニットＵ１〜Ｕｎにおいて、アンド回路２４４の一方の入力端子には読出信号ＲＥが供給される。また、アンド回路２４４の他方の入力端子にはサンプリングパルスＳＲ１〜ＳＲｎが各々供給されるようになっている。例えば、ユニットＵ１'にはサンプリングパルスＳＲ１が、ユニットＵ２'にはサンプリングパルスＳＲ２、…といったように、各ユニットＵ１'〜Ｕｎ'が接続されるｎ本のデータ線６ａに各々対応したサンプリングパルスＳＲ１〜ＳＲｎが供給される。これ以外の点については、各ユニットＵ１'〜Ｕｎ'が同様に構成されているので、ユニットＵ１'について以下説明する。
【００７９】
まず、選択回路２４５はアンド回路２４４の出力信号Ｗ'に基づいて、各端子Ｚ１〜Ｚ４の接続状態を制御できるように構成されている。具体的には、出力信号Ｗ'がＨレベルの場合、選択回路２４５は、端子Ｚ１と端子Ｚ２とを接続するとともに、端子Ｚ３,Ｚ４をハイインピーダンス状態、すなわち、開放状態にする。一方、 出力信号Ｗ'がＬレベルの場合、選択回路２４５は、端子Ｚ１と端子Ｚ３とを接続するとともに、端子Ｚ２と端子Ｚ４とを接続する。アンド回路２４４は、読出信号ＲＥとサンプリングパルスＳＲ１との論理積を算出して出力信号Ｗ'を出力するから、検査時において第１番目のデータ線６ａを選択して電圧を読み出す時にのみ電源ラインＬ１と第１番目のデータ線６ａとが選択回路２４５を介して接続されることになり、通常動作時には、電源ラインＬ１から高位電圧ＶHが選択回路２４５を介して抵抗Ｒ１の一端に供給されるとともにデータ線６ａと各スイッチＳＷd1〜ＳＷd8の共通接続点とが選択回路２４５を介して接続されることになる。
【００８０】
デコーダ２４６は、第２ラッチ２３０から供給される４ビットの画像データＤをデコードして、スイッチＳＷd1〜ＳＷd8のオン・オフを制御する制御信号を生成する。ここで、スイッチＳＷd1〜ＳＷd8は、抵抗Ｒ１〜Ｒ７の一端と各々接続されており、通常動作時には抵抗Ｒ１の一端が電電ラインＬ１に接続されるから、各抵抗Ｒ１〜Ｒ７によって分圧された電圧が第１番目のデータ線６ａに印加される。
【００８１】
一方、上述したように検査時にあっては、第１番目のデータ線６ａから電圧を読み出す時にデータ線６ａと電源ラインＬ１が接続されるので、電源ラインＬ１を介してデータ線６ａの電圧を読み出すことができる。
【００８２】
次に、ＰＷＭ型のＤ／Ａコンバータ２４０''について説明する。図１４は、そのブロック図である。この図に示すようにＤ／Ａコンバータ２４０''は、ユニットＵ１''〜Ｕｎ''から構成されており、各ユニットＵ１''〜Ｕｎ''には、電源ラインＬ１を介して、１水平走査線周期のランプ波形電圧ＶPが供給されるようになっている。
【００８３】
また、各ユニットＵ１''〜Ｕｎ''は、上述したアンド回路２４４、選択回路２４５を備える他、ＰＷＭ回路２４７およびスイッチＳＷeを有している。
【００８４】
まず、ＰＷＭ回路２４７は第２ラッチ２３０から供給される４ビットの画像データＤに応じて、Ｈレベルになる期間が調整される制御信号を出力するように構成されている。また、スイッチＳＷdは、制御信号がＨレベルの期間中、オン状態となる。
【００８５】
したがって、通常動作時にあっては、画像データＤに応じた期間だけ、電源ラインＬ１から供給されるランプ波形電圧ＶPがデータ線６ａに印加されることになる。一方、検査時においては、上述した抵抗分割型のＤ／Ａコンバータ２４０'と同様に、各画素に書き込んだ電圧をサンプリングパルスＳＲ１〜ＳＲｎが各々アクティブとなるタイミングで読み出すことになる。
【００８６】
このように、Ｄ／Ａコンバータは、電源ラインから供給される電圧に基づいて、画像データＤに応じた電圧を各データ線６ａに出力するものであるから、その形式は、容量分割型、抵抗分割型、あるいはＰＷＭ型のいずれであってもよい。要は、Ｘシフトレジスタ２１０を通常動作時と検査時で兼用し、検査時においてサンプリングパルスＳＲ１〜ＳＲｎと読出信号ＲＥとの論理演算結果にもとづいて、電源ラインＬ１とデータ線６ａとを接続する選択回路を備えていれば、いかなる構成であってもよい。
【００８７】
＜２．第２実施形態＞
上述した第１実施形態の液晶装置は、単色を表示するものであった。これに対して、第２実施形態の液晶装置は、ＲＧＢといった３色を表示するものである。第２実施形態に係る液晶装置の全体構成は、画像表示領域のデータ線６ａの本数が３ｎ本である点、入力画像データＤのデータ構成およびデータ線駆動回路２０００の詳細な構成を除いて、図１に示す第１実施形態の液晶装置と同様に構成されている。この例の入力画像データＤは、ＲＧＢの各色毎に４ビットパラレル形式で構成されており、Ｒに対応するデータＤR0〜ＤR3、Ｇに対応するデータＤG0〜ＤG3、およびＢに対応するデータＤB0〜ＤB3から構成されている。
【００８８】
このように３色の表示を行う場合には、画像表示領域Ａにおいて、隣接する３画素にＲＧＢの各色を割り当て、ＲＧＢに対応する各色の画像データを同時にラッチするのが一般的である。このため、画像表示領域Ａが３ｎ本のデータ線６ａを備えていても、ｎ個のサンプリングパルスＳＲ１〜ＳＲｎを用いることによって、ＲＧＢを１組とする３画素単位で点順次の変換が行われる。
【００８９】
ところで、点欠陥等の検査においては各データ線６ａから各画素に書き込まれた電圧を読み出す必要がある。このためには、３ｎ本の各データ線６ａに対応した３ｎ個のサンプリングパルスが必要となる。しかし、上述したようにＸシフトレジスタ２１０は、ｎ個のサンプリングパルスを生成するものであるから、Ｘシフトレジスタ２１０を検査時において兼用することができない。
【００９０】
第２実施形態はこの点に鑑みてなされたものであり、Ｄ／Ａコンバータの構成を工夫することによって、検査時にｎ個のサンプリングパルスＳＲ１〜ＳＲｎを用いて、３ｎ本のデータ線６ａを介して各画素に書き込まれた電圧を読み出すものである。
【００９１】
＜２−１．データ線駆動回路＞
以下、第２実施形態に用いられるデータ線駆動回路２０００について説明する。
【００９２】
図１５は、第２実施形態に係るデータ線駆動回路２０００のブロック図である。データ線駆動回路２０００は、Ｘシフトレジスタ２１０、第１ラッチ２２００、第２ラッチ２３００、Ｄ／Ａコンバータ２４００、スイッチ群ＳＷu1〜ＳＷunおよびデータ供給線Ｌd0〜Ｌd11から大略構成されている。なお、Ｘシフトレジスタ２１０は、第１実施形態のものと同一の構成である。また、第１ラッチ２２００、第２ラッチ２３００、Ｄ／Ａコンバータ２４００は、４ビットの入力画像データＤに対応する第１実施形態の第１ラッチ２２０、第２ラッチ２３０、Ｄ／Ａコンバータ２４０を各々１２ビット（３原色：１色当たり４ビット）に拡張したものである。
【００９３】
データ供給線Ｌd0〜Ｌd3にはＤR0〜ＤR3が、データ供給線Ｌd4〜Ｌd7にはＤG0〜ＤG3が、データ供給線Ｌd8〜Ｌd11にはＤB0〜ＤB3が、各々供給されるようになっている。そして、各データ供給線Ｌd0〜Ｌd11は、各スイッチ群ＳＷu1〜ＳＷunを介して第１ラッチ２２００と接続されている。
【００９４】
各スイッチ群ＳＷu1〜ＳＷunは、共通の制御信号が供給される１２個のスイッチから構成されており、スイッチ群ＳＷu1にはサンプリングパルスＳＲ１、スイッチ群ＳＷu2にはサンプリングパルスＳＲ２、…、スイッチ群ＳＷunにはサンプリングパルスＳＲｎといったように、各サンプリングパルスＳＲ１〜ＳＲｎが制御信号として供給されている。そして、各サンプリングパルスＳＲ１〜ＳＲｎが各々アクティブとなるタイミングで、入力画像データＤR0〜ＤR3、ＤG0〜ＤG3、ＤB0〜ＤB3が同時に第１ラッチ２２００に取り込まれる。第１ラッチ２２００に取り込まれた入力画像データは点順次データとなる。なお、ここでいう「点」とは、Ｒ，Ｇ，Ｂに対応する画素の組に対応するものである。
【００９５】
この後、第２ラッチ２３００がラッチパルスＬＡＴによって点順次データをラッチすることによって、点順次データが線順次データに変換される。
【００９６】
＜２−２．Ｄ／Ａコンバータ＞
次に、Ｄ／Ａコンバータ２４００について説明する。図１６はＤ／Ａコンバータ２４００の一部分の構成を示すブロック図である。Ｄ／Ａコンバータ２４００は、図１６に示すＲＧＢの各色に対応するユニットＵａ、Ｕｂ、Ｕｃを一組とし、これをｎ組備えて構成されている。この例では、ユニットＵａがＲに、ユニットＵｂがＧに、ユニットＵｃがＢに各々対応している。
【００９７】
各ユニットＵａ、Ｕｂ、Ｕｃは、容量回路２４１、選択回路２４２'、アンド回路２４３、およびスイッチＳＷuを備えている。なお、容量回路２４１およびアンド回路２４３は、第１実施形態のものと同一の構成である。
【００９８】
選択回路２４２'は、制御信号としてアンド回路２４３の出力信号Ｗが供給されない点を除いて、第１実施形態の選択回路２４２と同様に構成されている。このため、選択回路２４２'の入出力関係は、図７に示す選択回路２４２の真理値表から出力信号Ｗが“１”の場合を除いたものとなっている。
【００９９】
また、スイッチＳＷuは、アンド回路２４３の出力信号Ｗによって制御され、出力信号ＷがＨレベルの場合に、データ線６ａを電源ラインＬ１〜Ｌ３のいずれかに接続する。どの電源ラインに接続するかは、ユニットの種類によって異なる。ユニットＵａのスイッチＳＷuはデータ線６ａを電源ラインＬ１に、ユニットＵｂのスイッチＳＷuはデータ線６ａを電源ラインＬ２に、ユニットＵｃのスイッチＳＷuはデータ線６ａを電源ラインＬ３に、各々接続する。したがって、３本のデータ線６ａの各電圧を電源ラインＬ１〜Ｌ３を介して同時に読み出すことができる。
【０１００】
一方、出力信号ＷがＬレベルの場合には、スイッチＳＷuはデータ線６ａを選択回路２４２'の出力端子Ｚ'に接続する。通常時における選択回路２４２'の動作は第１実施形態の選択回路２４２と同じであるから、通常時におけるＤＡ変換動作は第１実施形態と相違がない。
【０１０１】
次に、検査時におけるＤ／Ａコンバータ２４００の動作を説明する。検査時においては、第１実施形態と同様に、図１０に示す検査システムを用いて、液晶パネルＡＡを構成する素子基板の検査が行われる。この検査においては、図１１および図１２に示す検査手順と同様の手順で検査が行われる。
【０１０２】
検査時において、フルオートプローバー６００のプローブは、素子基板の所定端子に接続され、これにより、ＤＵＴボード６２０と素子基板とが接続される。この所定端子には上記した電源ラインＬ１〜Ｌ８と接続される端子が含まれている。
【０１０３】
点欠陥の検査を行う場合には、まず、電源ラインＬ１〜Ｌ８に電源電圧を給電するとともに、走査線駆動回路１００およびデータ線駆動回路２００を通常時と同様に動作させ、各画素に電圧を書き込む。
【０１０４】
次に、各画素から電圧を読み出す際に、ＤＵＴボード６２０は、電源ラインＬ１〜Ｌ３と接続される端子を入力端子として動作させ、それらに供給される電圧を高速アンプやＡ／Ｄコンバータ５４０に送る。電圧の読出時においては、第１実施形態と同様に、テストシステムコントローラ５１０は、Ｘシフトレジスタ２１０を動作させる。これにより、サンプリングパルスＳＲ１〜ＳＲｎがＤ／Ａコンバータ２４００に供給される。また、電圧の読み出し時においては、読出信号ＲＥがＨレベルとなる。ここで、サンプリングパルスＳＲ１がＨレベルになったとすると、図１６に示す各ユニットＵａ,Ｕｂ,Ｕｃにおけるアンド回路２４３の出力信号Ｗが同時にＨレベルとなるから、各スイッチＳＷｕは、各データ線６ａを電源ラインＬ１，Ｌ２，Ｌ３に各々接続する。したがって、隣接する３本のデータ線６ａをから各電圧が同時に読み出すことができる。
【０１０５】
このように、本実施形態においては、Ｄ／Ａコンバータ２４００の複数の電源ラインＬ１〜Ｌ３を用いて、複数のデータ線６ａから電圧を同時に読み出すようにしたので、データ線６ａの総数より少ない数のサンプリングパルスを用いて各データ線６ａから電圧を読み出すことができる。このため、通常動作時に使用するＸシフトレジスタ２１０を検査時にも使用することができ、検査用に特別なシフトレジスタを素子基板上に形成する必要が無い。この結果、回路規模を削減することができ、さらに、別途設けたシフトレジスタの欠陥により、歩留まりが低下するといった問題を原理的に無くすことができる。
【０１０６】
なお、この例では、ＲＧＢの各色に対応する入力画像データを同時にサンプリングする場合を一例として説明したが、本発明はこれに限定されるものではなく、Ｘ（但し、Ｘ＝Ｍ×Ｎ、Ｍ，Ｎは自然数）本のデータ線を有する液晶パネルにおいて、以下のように構成してもよい。ます、Ｍ個のサンプリングパルスをＸシフトレジスタで生成する。そして、１個のサンプリングパルスを用いて、Ｎサンプルを同時にサンプリングし、これを第１ラッチでラッチする。次に、第１ラッチの出力を１水平走査周期でアクティブとなるラッチパルスでラッチする。この結果をＮ本以上の電源ラインを有するＤ／ＡコンバータでＤＡ変換してＸ本のデータ線を駆動する。Ｄ／Ａコンバータは、検査時において、Ｍ個のサンプリングパルスに基づいて、Ｎ本の電源ラインとＮ本のデータ線とを順次接続する。具体的は、第１番目のサンプリングパルスに同期して、第１番目から第Ｎ番目のデータ線をＮ本の電源ラインと接続し、第２番目のサンプリングパルスに同期して、第Ｎ＋１番目から第２Ｎ番目のデータ線をＮ本の電源ラインと接続し、これをＭ回繰り返すことにより、Ｘ本の各データ線から電圧を読み出すようにしてもよい。
【０１０７】
また、上述した例では、容量分割型のＤ／Ａコンバータを用いたが、抵抗分割型やＰＷＭ型のＤ／Ａコンバータを用いてもよいことは勿論である。
【０１０８】
＜３．液晶装置の応用例＞
次に、第１実施形態および第２実施形態で説明した液晶装置を各種の電子機器に適用される場合について説明する。
【０１０９】
＜その１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１７は、プロジェクタの構成例を示す平面図である。
【０１１０】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１１１】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１２】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１１３】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１４】
＜その２：モバイル型コンピュータ＞
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１８は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１１５】
＜その３：携帯電話＞
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１９は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１６】
なお、図１６〜図１８を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１７】
【発明の効果】
以上説明したように本発明よれば、通常動作時に使用するシフト手段を検査時にも兼用することができるので、電気光学パネルの信頼性を向上させることができ、さらに簡易な構成で歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶装置の全体構成を示すブロック図である。
【図２】 同実施形態に用いるデータ線駆動回路２００のブロック図である。
【図３】 同実施形態に用いるＤ／Ａコンバータ２４０のブロック図である。
【図４】 同実施形態に用いるＤ／Ａコンバータ２４０のＤ／Ａ変換動作を説明するための概念図である。
【図５】 同実施形態に用いるＤ／Ａコンバータ２４０の特性を示すグラフである。
【図６】 図５にプロットした各点に対応する入力画像データＤ０〜Ｄ３、階調値、電圧Ｖの関係を示す図である。
【図７】 同実施形態に用いる選択回路２４２の真理値表である。
【図８】 同実施形態に用いるＤ／Ａコンバータ２４０の動作を説明するためのタイミングチャートである。
【図９】 同実施形態に用いるＤ／Ａコンバータ２４０のＤ／Ａ変換における電荷の移動を示す概念図である。
【図１０】 同実施形態に用いる検査システムのブロック図である。
【図１１】 同実施形態に用いる検査システムの検査手順を示すフローチャートである。
【図１２】 同実施形態に用いる点欠陥の検査手順を示すフローチャートである。
【図１３】 同実施形態に用いる抵抗分割型のＤ／Ａコンバータ２４０'の構成を示すブロック図である。
【図１４】 同実施形態に用いるＰＷＭ型のＤ／Ａコンバータ２４０''の構成を示すブロック図である。
【図１５】 本発明の第２実施形態に用いるデータ線駆動回路２０００のブロック図である。
【図１６】 同実施形態に用いるＤ／Ａコンバータ２４００のブロック図である。
【図１７】 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１８】 液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１９】 液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
３ａ……走査線
６ａ……データ線
９ａ……画素電極
５０……ＴＦＴ（スイッチング素子）
ＳＲ１〜ＳＲｎ……サンプリングパルス（タイミング信号）
Ｄ……入力画像データ
Ｌ１〜Ｌ８……電源ライン
２００……データ線駆動回路
２１０……Ｘシフトレジスタ（シフト手段）
２２０、２２００……第１ラッチ
２３０、２３００……第２ラッチ
２４０、２４００……Ｄ／Ａコンバータ（検査機能付Ｄ／Ａ変換手段）
２４２、２４２'……選択回路
２４３……アンド回路（論理回路）
【発明の属する技術分野】
本発明は、複数の走査線及び複数のデータ線と、それらの交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルの検査方法、電気光学パネル、液晶装置および電子機器に関し、特に、基板上に、デジタル方式のデータ線駆動回路が形成されているタイプの基板の検査技術に関するものである。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、液晶装置の駆動回路は、画像表示領域に配線されたデータ線や走査線などに、データ線信号や走査信号などを所定タイミングで供給するためのデータ線駆動回路や、走査線駆動回路などから構成されている。また、こらの駆動回路を素子基板上に形成した、ドライバ内蔵型の液晶パネルおよびこれを用いた液晶装置が知られている。そこに用いられるデータ線駆動回路にあっては、各データ線信号の蓄積（ストア）を容易にするため、１水平走査期間毎の同一タイミングで総てのデータ線に各データ線信号を一括して供給する線順次駆動方式が採用されている。
【０００３】
上述の液晶パネルを用いた製品を実際に市場に投入するためには、信頼性保証の見地から、基板形成後であってパネル組立前に良品／不良品の検査を正確に行う必要がある。
【０００４】
この検査としては、大別して、駆動回路自体の出力能力チェックやデータ線の断線検出といった基礎的検査と、画素を構成するスイッチング素子（ＴＦＴやＭＩＭ等）の特性や蓄積容量のリーク特性といった画像表示領域（アクティブマトリクス部）の点欠陥の検査とが必要である。
【０００５】
【発明が解決しようとする課題】
ところで、データ線の断線や点欠陥の検出は、各画素に信号を書き込み、これを読み出すことによって行うことができる。信号の書き込みについては、線順次駆動方式であっても、通常の表示動作と相違するところがないから、１フィールド期間が経過すれば総ての画素に信号を書き込むことができる。
【０００６】
しかし、線順次駆動方式の素子基板においては、信号を読み出すことを想定していないため、いかにして上述のような高信頼度の検査を行うかは不明である。
【０００７】
本発明は上述した事情に鑑みてなされたものであり、データ線駆動回路を搭載した液晶パネルの検査技術を確立し、高信頼度の基板や表示装置等を市場に投入できるようにすることにある。
【０００８】
上記目的を達成するために、本発明の電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線とに接続されるスイッチング素子と、前記スイッチング素子に接続された蓄積容量とを有する電気光学パネルであって、開始パルスをクロック信号に従って順次転送することによって、各タイミング信号を発生するシフト手段と、入力画像データを前記各タイミング信号に従ってラッチする第１ラッチ手段と、前記第１ラッチ手段の各出力信号を水平走査期間毎にラッチする第２ラッチ手段と、１本以上の電源ラインを有し、通常時において、前記１本以上の電源ラインに給電される電圧と前記第２ラッチ手段の出力信号とに基づいて前記各データ線に前記入力画像データに応じた各データ線信号を供給する一方、検査時において、前記各タイミング信号に基づいて前記１本以上の電源ラインと前記各データ線とを順次接続することによって、前記１本以上の電源ラインから、前記データ線の電圧を読み出す検査機能付Ｄ／Ａ変換手段とを備えたことを特徴とする。
【０００９】
データ線の断線や点欠陥の検出は、各蓄積容量に電圧を書き込み、これを読み出すことによって行われるが、このためには、各データ線を選択するためのタイミング信号が必要になる。上述した発明の構成によれば、検査時において、通常時に使用するシフト手段を用いて各タイミング信号を生成し、これを用いて各蓄積容量に書き込んだ電圧を検査機能付Ｄ／Ａ変換手段の電源ラインを介して読み出すことができる。検査用に特別なシフト手段を素子基板上に形成する必要が無い。この結果、回路規模を削減することができ、さらに、別途設けたシフト手段の欠陥により、歩留まりが低下するといった問題を原理的に無くすことができる。
【００１０】
ここで、前記検査機能付Ｄ／Ａ変換手段は、前記１本以上の電源ラインと前記各データ線とを接続する選択回路と、前記各タイミング信号と外部から供給される読出信号とに基づいて、前記選択回路の選択動作を制御するための制御信号を生成する論理回路とを備えることことが望ましい。この構成によれば、論理回路によって選択回路の動作を制御することができるから、例えば、読出信号がアクティブとなる期間中に各タイミング信号に同期して、各データ線を１本以上の電源ラインに順次接続することができる。これにより、各データ線の電圧が電源ラインから読み出される。なお、検査時において１本の電源ラインからデータ線の電圧を読み出してもよいし、複数の電源ラインから電圧を読み出してもよい。
【００１１】
さらに、前記検査機能付Ｄ／Ａ変換手段は、容量分割型のＤ／Ａ変換回路、抵抗分割型のＤ／Ａ変換回路、またはＰＷＭ型のＤ／Ａ変換回路を備えるものであってもよい。
【００１２】
また、本発明に係る電気光学パネルの検査方法は、前記１本以上の電源ラインに電源電圧を給電するとともに、前記各スイッチング素子のオン・オフを制御することによって、前記各蓄積容量に電圧を書き込む工程と、前記シフト手段を動作させるとともに前記読出信号を前記検査機能付Ｄ／Ａ変換手段に供給することにより、前記１本以上の電源ラインから前記各データ線の電圧を前記シフト手段で生成される前記各タイミング信号に同期して読み出す工程とを備えることを特徴とする。この構成によれば、各蓄積容量に電圧が書き込まれた後、各データ線の電圧が前記シフト手段で生成される前記各タイミング信号に同期して読み出される。
【００１３】
また、本発明の電気光学パネルは、複数の走査線と、Ｘ（但し、Ｘ＝Ｍ×Ｎ、Ｍ，Ｎは自然数）本のデータ線と、前記走査線と前記データ線とに接続されるスイッチング素子と、前記スイッチング素子に接続された蓄積容量とを有する電気光学パネルであって、開始パルスをクロック信号に従って順次転送することによって、Ｍ個のタイミング信号を各々発生するシフト手段と、入力画像データを前記各タイミング信号に従ってラッチする第１ラッチ手段と、前記第１ラッチ手段の各出力信号を水平走査期間毎にラッチする第２ラッチ手段と、Ｎ本以上の電源ラインを有し、通常時において、前記Ｎ本以上の電源ラインに給電される電圧と前記第２ラッチ手段の出力信号とに基づいて前記各データ線に前記入力画像データに応じた各データ線信号を供給する一方、検査時において、前記各タイミング信号に基づいてＮ本の電源ラインとＮ本のデータ線とを順次接続することによって、前記Ｎ本の電源ラインから前記Ｎ本のデータ線の電圧を同時に読み出す検査機能付Ｄ／Ａ変換手段とを備えることを特徴とする。
【００１４】
この場合のデータ線はＸ（＝Ｍ×Ｎ）本であり、シフト手段で生成されるタイミング信号はＭ個である。したがって、タイミング信号の個数がデータ線の本数より少ないので、各タイミング信号と各データ線とを１対１に対応付けて、データ線から電圧を読み出すことができない。このため、上記発明にあっては、あるタイミング信号に対応して、Ｎ本の電源ラインを介してＮ本のデータ線から電圧を同時に読み出し、次のタイミング信号に対応して次のＮ本のデータ線から電圧を同時に読み出すようにしている。換言すれば、Ｎ本のデータ線単位で順次電圧を読み出すようにしている。これにより、タイミング信号の個数がデータ線の本数より少ない場合であっても、検査時と通常時でシフト手段を兼用することができ、検査用に特別なシフト手段を素子基板上に形成する必要が無い。この結果、回路規模を削減することができ、さらに、別途設けたシフト手段の欠陥により、歩留まりが低下するといった問題を原理的に無くすことができる。
【００１５】
この発明は、例えば、ＲＧＢの３色に対応する３画素を１組とし、１本の走査線当たり３Ｎ個の画素を有する電気光学パネル（３Ｎ本のデータ線を有する）において、シフト手段がＮ個のタイミング信号を生成する場合に適用することができる。
【００１６】
ここで、前記検査機能付Ｄ／Ａ変換手段は、前記Ｎ本の電源ラインと前記各データ線とを接続する選択回路と、前記各タイミング信号と外部から供給される読出信号とに基づいて、前記選択回路の選択動作を制御するための制御信号を生成する論理回路とを備えることが望ましい。
【００１７】
また、本発明に係る電気光学パネルの検査方法は、前記Ｎ本以上の電源ラインに電源電圧を給電するとともに、前記各スイッチング素子のオン・オフを制御することによって、前記各蓄積容量に電圧を書き込む工程と、前記シフト手段を動作させるとともに前記読出信号を前記検査機能付Ｄ／Ａ変換手段に供給することにより、前記Ｎ本の電源ラインから前記Ｎ本のデータ線の電圧を前記シフト手段で生成される前記各タイミング信号に同期して読み出す工程とを備えることを特徴とする。この構成によれば、各蓄積容量に電圧が書き込まれた後、各データ線の電圧が前記シフト手段で生成される前記各タイミング信号に同期して読み出される。
【００１８】
また、本発明の電子機器は、上述した電気光学パネルを備えることを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２０】
＜１．第１実施形態＞
＜１−１．液晶装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置の主要部は、スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルＡＡから構成されている。
【００２１】
図１は本実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡと外部処理回路とから構成される。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、およびデータ線駆動回路２００が形成されている。また、液晶装置は、外部処理回路として、タイミング発生回路３００および電源回路４００を備えて構成されている。
【００２２】
この液晶装置に供給される入力画像データＤは４ビットパラレルの形式である。ここで、入力画像データＤの上位１ビットを上位画像データＤ３と、その下位３ビットを下位画像データＤ０〜Ｄ２と称することにする。なお、この例では、以下の説明を簡略化するため、入力画像データＤは１色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、ＲＧＢの３原色に対応するものであっても良いことは勿論である。
【００２３】
ここで、タイミング発生回路３００は、入力画像データＤに同期してＹクロックＹＣＫ、ＸクロックＸＣＫ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パルスＤＸ、ラッチパルスＬＡＴ、信号ＷＲ、信号ＲＥ等を生成し、これらの信号を走査線駆動回路１００およびデータ線駆動回路２００に各々供給するように構成されている。また、電源回路４００は、定電圧回路から構成されており、液晶パネルＡＡの素子基板上に形成される各回路の電源電圧を生成する他、後述するＤ／Ａコンバータ２４０に用いられる電圧Ｖdaw1，Ｖcgw1，Ｖdaw2，Ｖcgw2，Ｖdak1，Ｖcgk1，Ｖdak2，Ｖcgk2を生成するようになっている。
【００２４】
＜１−２．画像表示領域＞
画像表示領域Ａは、図１に示されるように、ｍ本の走査線３ａが、Ｘ方向に沿って平行に配列して形成される一方、ｎ本のデータ線６ａが、Ｙ方向に沿って平行に配列して形成されている。そして、走査線３ａとデータ線６ａとの交点付近においては、ＴＦＴ５０のゲートが走査線３ａに接続される一方、ＴＦＴ５０のソースがデータ線６ａに接続されるとともに、ＴＦＴ５０のドレインが画素電極９ａに接続されている。そして、各画素は、画素電極９ａと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線３ａとデータ線６ａとの各交点に対応して、マトリクス状に配列することとなる。
【００２５】
また、ＴＦＴ５０のゲートが接続される各走査線３ａには、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加される構成となっている。このため、ある走査線３ａに走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線６ａから所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００２６】
ここで、各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。なお、この例の画像表示領域Ａはノーマリーホワイトモードで動作するよう構成されている。
【００２７】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００２８】
なお、画像表示領域Ａの欠陥としては、データ線６ａの断線や、ＴＦＴ５０の不良等がある。後述するようにデータ線駆動回路２００は、電源回路４００からの電圧Ｖdaw1，Ｖcgw1，Ｖdaw2，Ｖcgw2，Ｖdak1，Ｖcgk1，Ｖdak2，Ｖcgk2を供給する複数の電源ラインＬ１〜Ｌ８を備えており、各データ線６ａと複数の電源ラインＬ１〜Ｌ８とを選択的に接続できるようになっている。また、データ線駆動回路２００は、検査時において、画像表示領域Ａの欠陥を検知するため、各画素に所定の電圧を書き込み、データ線駆動回路２００の電源ラインＬ１を介して各画素に書き込んだ電圧を読み出すようになっている。
【００２９】
＜１−３．走査線駆動回路＞
次に、走査線駆動回路１００は、Ｙシフトレジスタおよびレベルシフタ等を備えている。Ｙシフトレジスタは、垂直走査期間の開始を示す信号ＤＹを水平走査期間毎に反転するＹクロックＹＣＫを用いてＹ方向にシフトし、順次シフトされた信号をレベルシフタを用いてレベルシフトして、走査信号Ｙ１、Ｙ２、…、Ｙｍを生成している。各走査信号Ｙ１、Ｙ２、…、Ｙｍは走査線３ａに対しパルス的に線順次で供給されるようになっている。なお、走査信号Ｙ１、Ｙ２、…、Ｙｍは、１水平走査期間の中の所定期間においてアクティブとなる信号である。
【００３０】
＜１−４．データ線駆動回路＞
次に、データ線駆動回路２００について説明する。図２は、データ線駆動回路２００のブロック図である。図２に示すようにデータ線駆動回路２００は、Ｘシフトレジスタ２１０、画像データＤ０〜Ｄ３が供給される画像データ供給線Ｌd0〜Ｌd3、スイッチＳＷ10〜ＳＷn3、第１ラッチ２２０、第２ラッチ２３０、およびＤ／Ａコンバータ２４０を備えている。なお、Ｄ／Ａコンバータ２４０は、後述するように検査機能を有している。
【００３１】
Ｘシフトレジスタ２１０は、ラッチ回路を多段接続して構成されている。このＸシフトレジスタ２１０は、ＸクロックＸＣＫにしたがって、Ｘ転送開始パルスＤＸを順次シフトしてサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを順次生成するようになっている。
【００３２】
ところで、検査時において、画像表示領域Ａを構成する各画素に書き込んだ電圧を読み出す際には、各データ線を順次選択するとともに、これに同期して、各走査線３ａにＴＦＴ５０をオン状態にする信号を印加し、蓄積容量５１に保持された電圧を読み出す必要がある。ここで、検査用に特別なシフトレジスタを素子基板上に形成し、各データ線６ａを順次選択するためのタイミング信号を生成することも考えられる。
【００３３】
しかし、そのようなシフトレジスタを別途追加すると、回路規模が増大してしまう。さらに、別途設けたシフトレジスタに欠陥があると、他の部分に欠陥がなくても正常な検査を行うことができず、結局、そのような液晶パネルＡＡは不良品とせざるを得ない。
【００３４】
そこで、この例にあっては、Ｘシフトレジスタ２１０を通常動作時のみならず、検査時においても使用するようにしている。このため、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎはＤ／Ａコンバータ２４０にも供給されるようになっており、Ｄ／Ａコンバータ２４０は、検査時にサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎを用いて、各データ線６ａを順次選択できるようになっている。
【００３５】
次に、スイッチＳＷ10〜ＳＷn3は、スイッチＳＷ10〜ＳＷ13、ＳＷ20〜ＳＷ23、…、ＳＷn0〜ＳＷn3といったように４個で１組の構成となっており、各組を構成する各スイッチが画像データ供給線Ｌd0〜Ｌd3に各々接続されている。そして、ｎ個のサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎが各ｎ組のスイッチＳＷ10〜ＳＷ13、ＳＷ20〜ＳＷ23、…、ＳＷn0〜ＳＷn3に供給されるようになっている。したがって、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎに同期して、画像データＤ０〜Ｄ３が第１ラッチ２２０に取り込まれる。
【００３６】
次に、第１ラッチ２２０は、ｎ組のスイッチＳＷ10〜ＳＷn3から供給される画像データＤ０〜Ｄ３をラッチするように構成されており、これにより、点順次で走査されるデータが得られる。また、第２ラッチ２３０は、第１ラッチ２２０の各出力データをラッチパルスＬＡＴを用いてラッチするように構成されている。ここで、ラッチパルスＬＡＴは１水平走査期間毎にアクティブとなる信号である。したがって、この第２ラッチ２３０によって、点順次で出力される第１ラッチ２２０の各データは、線順次の各データに変換される。換言すれば、スイッチＳＷ10〜ＳＷn3、第１ラッチ２２０および第３ラッチ２３０を用いることによって、画像データＤ０〜Ｄ３を前記各データ線６ａに対応する線順次データに変換している。
【００３７】
＜１−５．Ｄ／Ａコンバータ＞
次に、Ｄ／Ａコンバータ２４０について説明する。図３はＤ／Ａコンバータ２４０のブロック図である。この図に示すようにＤ／Ａコンバータ２４０は、ｎ本のデータ線６ａに対応したｎ個のユニットＵ１〜Ｕｎを備えている。
【００３８】
各ユニットＵ１〜Ｕｎは、容量回路２４１、出力端子Ｚを有する選択回路２４２、およびアンド回路２４３を備えている。各ユニットＵ１〜Ｕｎにおいて、アンド回路２４３の一方の入力端子には読出信号ＲＥが供給される。また、アンド回路２４３の他方の入力端子にはサンプリングパルスＳＲ１〜ＳＲｎが各々供給されるようになっている。例えば、ユニットＵ１にはサンプリングパルスＳＲ１が、ユニットＵ２にはサンプリングパルスＳＲ２、…といったように、各ユニットＵ１〜Ｕｎが接続されるｎ本のデータ線６ａに各々対応したサンプリングパルスＳＲ１〜ＳＲｎが供給される。これ以外の点については、各ユニットＵ１〜Ｕｎが同様に構成されているので、ユニットＵ１について以下説明する。
【００３９】
ユニットＵ１において、アンド回路２４３は、Ｈレベルでアクティブとなる読出信号ＲＥとサンプリングパルスＳＲ１の論理積を算出して出力する。ここで、読出信号ＲＥは、検査時において画像表示領域Ａから電圧を読み出す時のみＨレベルとなり、通常の動作時にあっては、Ｌレベルとなる信号である。一方、サンプリングパルスＳＲ１は、第１番目のデータ線６ａを選択する期間のみＨレベルとなる信号である。
【００４０】
したがって、アンド回路２４３の出力信号Ｗは、検査時において第１番目のデータ線６ａを選択して電圧を読み出す時にのみＨレベル（アクティブ）となる。
【００４１】
次に、選択回路２４２は、各種の制御信号、画像データＤ３、およびアンド回路２４３の出力信号Ｗに基づいて、出力端子Ｚをハイインピーダンス状態にするか、あるいは各電源ラインＬ１〜Ｌ８のうちいずれかに接続するように構成されている。選択回路２４２は、特に、アンド回路２４３の出力信号ＷがＨレベルのとき、出力端子Ｚと電源ラインＬ１を接続するようになっている。したがって、ユニットＵ１は、検査時において、第１番目のデータ線６ａから電圧を読み出すことができる。
【００４２】
次に、容量回路２４１は、キャパシタ３４１〜３４３、一端がキャパシタ３４１〜３４３に接続されるとともに他端がデータ線６ａに接続されるスイッチＳＷａ〜ＳＷｃ、およびナンド回路３４４〜３４６から構成されている。なお、スイッチＳＷａ〜ＳＷｃは、制御入力端子の論理レベルがＬレベルのときオン状態となり、Ｈレベルのときオフ状態となるようになっている。
【００４３】
ここで、Ｄ／Ａコンバータ２４０のデジタルアナログ変換原理について説明する。Ｄ／Ａコンバータ２４０の機能は、第一議的に各データ線６ａに対して入力画像データＤに応じた電圧を印加することにある。ところで、データ線６ａには寄生容量が発生する。本実施形態のＤ／Ａコンバータは、この寄生容量を積極的に活用しており、上位ビットに対応する電圧を寄生容量に充電した後、下位ビットに対する電荷を寄生容量に流し込むことによって、データ線６ａに対して入力画像データＤに対応する電圧を印加するように構成されている。
【００４４】
図４は、１本のデータ線に対応するＤ／Ａコンバータの動作原理を示す概念図である。Ｄ／Ａコンバータ２４０の容量回路２４１には、上述したように下位画像データＤ０〜Ｄ２の各ビットの重み付けに応じた容量値を持つキャパシタ３４１〜３４３が設けられている。ここで、キャパシタ３４１の値をＣdacとすれば、キャパシタ３４２、３４３の値は、２・Ｃdac、４・Ｃdacとなるように設定されている。また、データ線６ａの寄生容量はＣslnであり、そこに充電すべき電圧（上位画像データＤ３に対応）はＶslnである。
【００４５】
まず、下位画像データＤ０〜Ｄ２のうち“１”に対応するキャパシタに充電電圧Ｖdacを充電する。図に示す例では、Ｄ０＝１、Ｄ１＝０、Ｄ２＝１であるため、キャパシタ３４１および３４３に充電電圧Ｖdacが充電される。次に、データ線６ａに電圧Ｖslnを充電し、この後、データ線６ａとキャパシタ３４１および３４３を接続する。ここで、下位画像データＤ０〜Ｄ２のデータ値がＮであるとすれば、データ線６ａの電圧Ｖは、以下に示す式（１）で与えられる。
【００４６】
Ｖ＝（Ｎ・Ｃdac・Ｖdac＋Ｃsln・Ｖsln）／（Ｎ・Ｃdac＋Ｃsln）……式（１）
式（１）において、ＣdacとＣslnとは定数であり、ＶdacとＶslnとは変数である。したがって、ＶdacとＶslnとを適宜設定することによって、データ線６ａの電圧を可変することができる。換言すれば、ＶdacとＶslnとを適宜設定することによって、Ｄ／Ａコンバータ２４０のビット数を拡大することが可能となる。このため、Ｄ／Ａコンバータ２４０は、上位画像データＤ３の値に応じて、予め定められた複数の直流電圧の中から必要とされる電圧を選択するようになっている。
【００４７】
例えば、上位画像データＤ３が“０”のときのＶdacをＶdaw1=7V,ＶslnをＶcgw1=4.5V、上位画像データＤ３が“１”のときのＶdacをＶdak1=4.5V, ＶslnをＶcgk1=7Vとし、Ｃdac=1.5E-12ＦかつＣsln=1.1E-11Ｆとすると、０から１５までの階調値とデータ線６ａの電圧Ｖとは、図５に黒丸で示す関係がある。この図に示すように階調値に対する電圧Ｖの変化曲線は、Ｓ字上に変化するので、液晶に適したガンマ補正を施すことが可能となる。
【００４８】
ところで、液晶には、直流電圧が印加されると、その組成が変化し表示特性が劣化する性質がある。このため、液晶に印加する電圧極性を、一定周期で反転させることが望ましい。極性反転には各種の方式があるが、この例では、１フィ−ルド周期毎にデータ線単位で極性反転を行っている。
【００４９】
したがって、奇数フィールドと偶数フィールドで液晶に印加する電圧極性を反転する必要がある。このため、あるフィールドでは、上位画像データが“０”のときにＶdaw1およびＶcgw1、上位画像データが“１”のときにＶdak1およびＶcgk1を各々選択し、次のフィールドでは上位画像データが“０”のときにＶdacとしてＶdaw2=1V,ＶslnとしてＶcgw2=3.5V、上位画像データが“１”のときにＶdacとしてＶdak2=3.5V, ＶslnとしてＶcgk2=1Vを各々選択するようにしている。図５に示す白丸印の曲線は、次のフィールドにおける特性を示したものである。また、図６に図４にプロットした各点に対応する下位画像データＤ０〜Ｄ２、上位画像データＤ３、階調値、電圧Ｖの関係を示す。
【００５０】
次に、選択回路の動作をより具体的に説明する。選択回路の真理値表を図７に示す。ここで、信号ＦＥは、フィールドの種別を示す信号であり、“１”のとき偶数フィールドであることを示し、“０”のとき奇数フィールドであることを示す。また、信号CSETは、キャパシタ３４１〜３４３の充電期間においてのみ“１”となり、信号SSETはデータ線の充電期間においてのみ“１”となる信号である。
【００５１】
この図に示すように、アンド回路２４３の出力信号Ｗが“１”のときは、他の制御信号の値に関わらず電源ラインＬ１と出力端子Ｚとが接続され、一方、その値が“０”のときは他の制御信号の値に基づいて、電源ラインＬ１〜Ｌ８と出力端子Ｚが接続されるか、あるいは出力端子Ｚがハイインピーダンス状態になる。
【００５２】
図８は、Ｄ／Ａコンバータ２４０の動作を説明するためのタイミングチャートであり、図９はＤ／Ａ変換における電荷の移動を示す概念図である。なお、時刻ｔ１は偶数フィールドにおけるｊ番目の水平走査期間の開始タイミングである。さらに、上位画像データＤ３の値は“０”、下位画像データＤ０〜Ｄ２の値は“１，１，１”であるものとする。
【００５３】
時刻ｔ１から当該水平走査期間が開始すると、まず、信号ＮＲＧＣがＨレベルとなる。すると、ディスチャージ回路（図示せず）が各データ線６ａを接続し、各データ線６ａに平均的な電圧を印加する。
【００５４】
この後、信号ＣＳＥＴがＨレベルになる第１期間Ｔ１において、Ｄ／Ａコンバータ２４０から電圧Ｖdak1が出力される。このとき、信号ＷＲはＨレベルとなっており、また、Ｄ０=Ｄ１=Ｄ２=１であるから、容量回路２４１のスイッチＳＷａ〜ＳＷｃは総てオン状態となる。このため、データ線６ａの寄生容量Ｃslnに電圧Ｖdak1が充電されるとともに、各キャパシタ３４１〜３４３に電圧Ｖdak1が充電される。すなわち、図９（Ａ）に示すように、Ｄ／Ａコンバータ２４０の容量７・Ｃdacとデータ線６ａの寄生容量Ｃslnに充電電圧ＶdacとしてＶdak1が充電される。
【００５５】
次に、信号ＳＳＥＴがＨレベルになる第２期間Ｔ２においては、信号ＷＲがＬレベルとなるので、スイッチＳＷａ〜ＳＷｃはオフ状態となる。このとき、Ｄ／Ａコンバータ２４０から電圧Ｖcgk1が出力され、これにより、データ線６ａの寄生容量Ｃslnが電圧Ｖcgk1に充電される。すなわち、図９（Ｂ）に示すように、Ｄ／Ａコンバータ２４０の容量７・Ｃdacに電圧Ｖdak1が充電された状態で、データ線６ａの寄生容量Ｃslnに充電電圧ＶslnとしてＶcgk1が充電される。
【００５６】
次に、走査信号ＹｊがＨレベルとなる期間（図８ではＴ２、Ｔ３）において、信号ＣＳＥＴ、ＳＳＥＴはＬレベルとなるので、Ｄ／Ａコンバータ２４０中の選択回路２４２は出力端子Ｚをハイインピーダンス状態にする。一方、当該期間において信号ＷＲはＨレベルとなるので、スイッチＳＷａ〜ＳＷｃはオンとなり、キャパシタ３４１〜３４３とデータ線６ａが接続される。すると、キャパシタ３４１〜３４３とデータ線６ａの寄生容量Ｃslnとの間で電荷が移動し、図９（Ｃ）に示すように両者の電圧が等しくなる。この場合、データ線６ａの電圧Ｖａは以下に示す式（２）で与えられる。
【００５７】
【００５８】
次に、時刻ｔ１から１フィールド期間が経過し、奇数フィールドにおけるｊ番目の水平走査期間が時刻ｔ２から開始する。この場合も上述した偶数フィールドと同様に、第１期間Ｔ１'においてキャパシタ３４１〜３４３とデータ線６ａの寄生容量に電圧が充電される。また、第２期間Ｔ２'においてデータ線６ａとキャパシタ３４１〜３４３が分離されるとともに寄生容量に電圧が充電される。さらに、第３期間Ｔ３'においてデータ線６ａとキャパシタ３４１〜３４３が接続されるとともにデータ線６ａの電圧ＶｂがＴＦＴ５０を介して蓄積容量５１に取り込まれる。ただし、奇数フィールドでは、第１期間Ｔ１'にＤ／Ａコンバータ２４０から出力される電圧はＶdak2となり、第２期間Ｔ２'にＤ／Ａコンバータ２４０から出力される電圧はＶcgk2となるから、奇数フィールドにおけるデータ線６ａの電圧波形は、基準電圧Ｖrefを中心に奇数フィールドにおけるそれを上下反転したものとなる。したがって、液晶には直流電圧が印加されず、特性劣化を防止することができる。
【００５９】
＜１−６．検査システムの構成＞
次に、上述した液晶パネルＡＡの欠陥を検査するための検査システムについて説明する。ところで、液晶パネルＡＡは、上述したように素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持されて構成される。液晶パネルは高価であることから、走査線駆動回路１００、データ線駆動回路２００および画像表示領域Ａが形成される素子基板の段階で検査を行うことが望ましい。このため、この例では、素子基板単体で検査を行うものとする。但し、液晶パネルＡＡとして完成したものを検査しても良いことは勿論である。図１０は、本実施形態に係る検査システムのブロック図である。
【００６０】
図１０において、素子基板テスタ５００は、検査動作を統括的に制御するテストシステムコントローラ５１０と、各種のタイミング信号を生成するタイミングジェネレータ５２０と、検査用のデータを出力するデータジェネレータ５３０と、高速のアンプおよびＡ／Ｄコンバータ５４０と、そのＡ／Ｄコンバータから出力されるデータを入力として所定の解析を行うデータアナライザ５５０とを有している。
また、フルオートプローバー６００は、プローバコントローラ６１０と、各種信号のインタフェースとなるＤＵＴボード６２０とを有している。
検査の際には、フルオートプローバー６００のプローブは（図示せず）、液晶パネルＡＡの露出している所定の端子に接続される。
そして、テストシステムコントローラ５１０の統括制御の下で、素子基板テスタ５００内のタイミングジェネレータ５２０およびデータジェネレータ５３０から、各種タイミング信号と検査データとが出力される。これらは、フルオートプローバー６００のＤＵＴボード６２０を介して液晶パネルＡＡに送られる。
【００６１】
タイミング信号は、液晶パネルＡＡ内の走査線駆動回路１００、データ線駆動回路２００にそれぞれ入力され、また、検査データはデータ線駆動回路２００に入力される。
【００６２】
そして、所定の検査工程を経た後（検査動作の詳細については後述する）、データ線駆動回路２００から、取得された検査の基礎となるアナログ信号（以下、基礎信号という）が出力され、この基礎信号は、フルオートプローバー６００内のＤＵＴボード６２０を介してＴＦＴテスタ５００に送られる。そして、ＴＦＴテスタ５００内の高速アンプ，Ａ／Ｄコンバータ５４０により増幅ならびにＡ／Ｄ変換され、その変換されたデータは、データアナライザ５５０に入力され、所定の解析がなされる。
【００６３】
＜１−７．検査システムの動作＞
次に、具体的な検査手順を説明する。図１１は、液晶パネルＡＡの検査手順の一例を示すフローチャートである。この例は、検査時間の短いものから順に検査するという方式を採用し、かつ必要な総ての工程について検査をするようにしている。但し、不良が発見された時点で以後の検査を中止することも可能である。
【００６４】
以下、図１１の検査手順について順をおって説明する。まず、未検査の素子基板の有無を調べ、未検査素子基板が有る場合にはその基板を図１０の検査システムにアラインメント（装着）し（ステップＳ１）、フルオートプローバー６００によるプロービングを行う（ステップＳ２）。
【００６５】
上述したようにデータ線駆動回路２００は複数の電源ラインＬ１〜Ｌ８を有しているが、これらの電源ラインＬ１〜Ｌ８は、プロービングによってＤＵＴボード６２０に接続されることになる。特に、電源ラインＬ１は、データ線６ａに電圧を印加する際には、電源電圧Ｖdaw1を供給するための電源ラインとして機能する一方、後述する走査線およびデータ線の短絡検査や点欠陥検査においては、データ線６ａに流れる電流や各画素に書き込まれた電圧を読み出すために用いられる。
【００６６】
次に、走査線駆動回路１００およびデータ線駆動回路２００の消費電流の測定を行う（ステップＳ３）。このステップでは、走査線駆動回路１００およびデータ線駆動回路２００の供給電源に流れる消費電流が基準範囲にあるかどうかを判定する。電源間に短絡があると、過大な電流が流れるので、これにより判定が可能である。
【００６７】
次に、Ｙ転送開始パルスＤＹおよびＹクロック信号ＹＣＫを走査線駆動回路１００に供給し（ステップＳ５）、ＹエンドパルスＤＹＥの測定を行う。そして、ＹエンドパルスＤＹＥが所定のタイミング前に発生したか否かを判定する（ステップＳ６）。つまり、シフトレジスタの初段にパルスを入力し、そのパルスが所定のタイミングで最終段から出力されるかを判定する。仮にシフトレジスタに欠陥があると、正常にパルスの転送が行われないので、所定のタイミング前にＹエンドパルスＤＹＥが得られないことになる。ここで、所定のタイミングは、Ｙ転送開始パルスＤＹを供給するタイミング、シフトレジスタの段数、Ｙクロック信号ＹＣＫの周波数および許容される遅延時間等に基づいて、走査線駆動回路１００に欠陥があるか否かが判定できるように予め定められている。
【００６８】
次に、データ線駆動回路２００についても、走査線駆動回路１００の場合と同様に、Ｘ転送開始パルスＤＸおよびＸクロック信号ＸＣＫを供給し（ステップＳ７）、Ｘエンドパルスが所定タイミング前に発生するか否かを判定する（ステップＳ８）。これにより、データ線駆動回路２００に欠陥があるか否かを判定することができる。
【００６９】
次に、データ線６ａおよび走査線３ａの短絡検査を実行する（ステップＳ９）。具体的には、走査線駆動回路１００の全出力をＨレベルとし、データ線駆動回路２００中のＤ／Ａコンバータ２４０に供給する読出信号ＲＥをＨレベルにする（図３参照）。そして、データ線駆動回路２００にＸ転送開始パルスＤＸおよびＸクロック信号ＸＣＫを供給する。すると、Ｄ／Ａコンバータ２４０を構成する各ユニットＵ１〜Ｕｎにおいて、アンド回路２４３の出力信号Ｗが順次Ｈレベルとなる。このため、選択回路２４２を介してその出力端子Ｚと電源ラインＬ１とが順次接続される。仮に、走査線３ａとデータ線６ａとが短絡していれば、過大な電流が流れる。
【００７０】
そこで、ステップ１０にあっては、電源ラインＬ１を流れる電流値が基準値以下か否かを判定することによって、走査線３ａとデータ線６ａとの短絡の有無を検査している。
【００７１】
この後、ステップＳ１１に進み、点欠陥検査を実行し、不良アドレスの検出を行う。点欠陥検査の詳細なフローチャートを図１２に示す。この図に示すように、まず、各画素の蓄積容量５１に検査信号を書き込む。具体的には、通常の動作時と同様に、入力画像データＤの替わりに検査データを素子基板に供給し、線順次で各画素に検査信号を書き込む（ステップＳ１１１）。この場合、Ｄ／Ａコンバータ２４０には電源ラインＬ１〜Ｌ８を介して電源電圧が給電されている。
【００７２】
次に、総ての画素について書き込みが終了すると、各画素から電圧の読み出しを行う（ステップＳ１１２）。この際、ＤＵＴボード６２０は、走査線駆動回路１００にタイミングジェネレータ５２０で生成されたＹ転送開始パルスＤＹとＹクロック信号ＹＣＫとを供給する。また、タイミングジェネレータ５２０は、Ｄ／Ａコンバータ２４０に供給する読出信号ＲＥをＨレベルに設定し、ＤＵＴボード６２０を介して、データ線駆動回路２００にＸ転送開始パルスＤＸおよびＸクロック信号ＸＣＫを供給する。
【００７３】
これにより、Ｄ／Ａコンバータ２４０を構成する各ユニットＵ１〜Ｕｎにおいて、アンド回路２４３の出力信号Ｗが順次Ｈレベルとなり、選択回路２４２を介してその出力端子Ｚと電源ラインＬ１とが順次接続される。したがって、各画素に書き込まれた電圧が電源ラインＬ１を介して順次出力される。ＤＵＴボード６２０は、読み出した電圧を高速アンプやＡ／Ｄコンバータ５５０を介して、データアナライザ５５０に供給する。
【００７４】
この後、データアナライザ５５０は読出電圧が所定範囲内か否かを判定し、不良画素を特定する（ステップＳ１１３）。そして、必要に応じて、複数回の検出（ステップＳ１１４）や、書き込み条件を異ならせての検出（ステップＳ１１５）を実行する。
このようにして点欠陥の検査が終了すると、図１１に示すステップＳ１２に進み、良否の総合判定を行う。良否判定は例えば、不良画素の素子基板面における二次元的分布を考察し、周囲に対して極端に異なる数値を示す箇所（特異点）がないかどうかを調べること等により、総合的に判断される。
【００７５】
このように本実施形態によれば、検査時において、通常動作時に使用するＸシフトレジスタ２１０を用いてサンプリングパルスＳＲ１〜ＳＲｎを生成し、これを用いて各画素に書き込んだ電圧を読み出すようにしたので、検査用に特別なシフトレジスタを素子基板上に形成する必要が無い。この結果、回路規模を削減することができ、さらに、別途設けたシフトレジスタの欠陥により、歩留まりが低下するといった問題を原理的に無くすことができる。
【００７６】
＜１−８．Ｄ／Ａコンバータの他の例＞
上述した実施形態では、Ｄ／Ａコンバータ２４０として容量分割型のものを一例として説明したが、抵抗分割型やＰＷＭ型のものであっても良い。
【００７７】
図１３は、抵抗分割型のＤ／Ａコンバータ２４０'のブロック図である。この図に示すようにＤ／Ａコンバータ２４０'は、ユニットＵ１'〜Ｕｎ'から構成されており、各ユニットＵ１'〜Ｕｎ'には、電源ラインＬ１,Ｌ２を介して、高位電圧ＶHと低位電圧ＶLが供給されるようになっている。
【００７８】
また、各ユニットＵ１'〜Ｕｎ'は、アンド回路２４４、端子Ｚ１〜Ｚ４を有する選択回路２４５、デコーダ２４６、抵抗Ｒ１〜Ｒ７およびスイッチＳＷd1〜ＳＷd8を備えている。各ユニットＵ１〜Ｕｎにおいて、アンド回路２４４の一方の入力端子には読出信号ＲＥが供給される。また、アンド回路２４４の他方の入力端子にはサンプリングパルスＳＲ１〜ＳＲｎが各々供給されるようになっている。例えば、ユニットＵ１'にはサンプリングパルスＳＲ１が、ユニットＵ２'にはサンプリングパルスＳＲ２、…といったように、各ユニットＵ１'〜Ｕｎ'が接続されるｎ本のデータ線６ａに各々対応したサンプリングパルスＳＲ１〜ＳＲｎが供給される。これ以外の点については、各ユニットＵ１'〜Ｕｎ'が同様に構成されているので、ユニットＵ１'について以下説明する。
【００７９】
まず、選択回路２４５はアンド回路２４４の出力信号Ｗ'に基づいて、各端子Ｚ１〜Ｚ４の接続状態を制御できるように構成されている。具体的には、出力信号Ｗ'がＨレベルの場合、選択回路２４５は、端子Ｚ１と端子Ｚ２とを接続するとともに、端子Ｚ３,Ｚ４をハイインピーダンス状態、すなわち、開放状態にする。一方、 出力信号Ｗ'がＬレベルの場合、選択回路２４５は、端子Ｚ１と端子Ｚ３とを接続するとともに、端子Ｚ２と端子Ｚ４とを接続する。アンド回路２４４は、読出信号ＲＥとサンプリングパルスＳＲ１との論理積を算出して出力信号Ｗ'を出力するから、検査時において第１番目のデータ線６ａを選択して電圧を読み出す時にのみ電源ラインＬ１と第１番目のデータ線６ａとが選択回路２４５を介して接続されることになり、通常動作時には、電源ラインＬ１から高位電圧ＶHが選択回路２４５を介して抵抗Ｒ１の一端に供給されるとともにデータ線６ａと各スイッチＳＷd1〜ＳＷd8の共通接続点とが選択回路２４５を介して接続されることになる。
【００８０】
デコーダ２４６は、第２ラッチ２３０から供給される４ビットの画像データＤをデコードして、スイッチＳＷd1〜ＳＷd8のオン・オフを制御する制御信号を生成する。ここで、スイッチＳＷd1〜ＳＷd8は、抵抗Ｒ１〜Ｒ７の一端と各々接続されており、通常動作時には抵抗Ｒ１の一端が電電ラインＬ１に接続されるから、各抵抗Ｒ１〜Ｒ７によって分圧された電圧が第１番目のデータ線６ａに印加される。
【００８１】
一方、上述したように検査時にあっては、第１番目のデータ線６ａから電圧を読み出す時にデータ線６ａと電源ラインＬ１が接続されるので、電源ラインＬ１を介してデータ線６ａの電圧を読み出すことができる。
【００８２】
次に、ＰＷＭ型のＤ／Ａコンバータ２４０''について説明する。図１４は、そのブロック図である。この図に示すようにＤ／Ａコンバータ２４０''は、ユニットＵ１''〜Ｕｎ''から構成されており、各ユニットＵ１''〜Ｕｎ''には、電源ラインＬ１を介して、１水平走査線周期のランプ波形電圧ＶPが供給されるようになっている。
【００８３】
また、各ユニットＵ１''〜Ｕｎ''は、上述したアンド回路２４４、選択回路２４５を備える他、ＰＷＭ回路２４７およびスイッチＳＷeを有している。
【００８４】
まず、ＰＷＭ回路２４７は第２ラッチ２３０から供給される４ビットの画像データＤに応じて、Ｈレベルになる期間が調整される制御信号を出力するように構成されている。また、スイッチＳＷdは、制御信号がＨレベルの期間中、オン状態となる。
【００８５】
したがって、通常動作時にあっては、画像データＤに応じた期間だけ、電源ラインＬ１から供給されるランプ波形電圧ＶPがデータ線６ａに印加されることになる。一方、検査時においては、上述した抵抗分割型のＤ／Ａコンバータ２４０'と同様に、各画素に書き込んだ電圧をサンプリングパルスＳＲ１〜ＳＲｎが各々アクティブとなるタイミングで読み出すことになる。
【００８６】
このように、Ｄ／Ａコンバータは、電源ラインから供給される電圧に基づいて、画像データＤに応じた電圧を各データ線６ａに出力するものであるから、その形式は、容量分割型、抵抗分割型、あるいはＰＷＭ型のいずれであってもよい。要は、Ｘシフトレジスタ２１０を通常動作時と検査時で兼用し、検査時においてサンプリングパルスＳＲ１〜ＳＲｎと読出信号ＲＥとの論理演算結果にもとづいて、電源ラインＬ１とデータ線６ａとを接続する選択回路を備えていれば、いかなる構成であってもよい。
【００８７】
＜２．第２実施形態＞
上述した第１実施形態の液晶装置は、単色を表示するものであった。これに対して、第２実施形態の液晶装置は、ＲＧＢといった３色を表示するものである。第２実施形態に係る液晶装置の全体構成は、画像表示領域のデータ線６ａの本数が３ｎ本である点、入力画像データＤのデータ構成およびデータ線駆動回路２０００の詳細な構成を除いて、図１に示す第１実施形態の液晶装置と同様に構成されている。この例の入力画像データＤは、ＲＧＢの各色毎に４ビットパラレル形式で構成されており、Ｒに対応するデータＤR0〜ＤR3、Ｇに対応するデータＤG0〜ＤG3、およびＢに対応するデータＤB0〜ＤB3から構成されている。
【００８８】
このように３色の表示を行う場合には、画像表示領域Ａにおいて、隣接する３画素にＲＧＢの各色を割り当て、ＲＧＢに対応する各色の画像データを同時にラッチするのが一般的である。このため、画像表示領域Ａが３ｎ本のデータ線６ａを備えていても、ｎ個のサンプリングパルスＳＲ１〜ＳＲｎを用いることによって、ＲＧＢを１組とする３画素単位で点順次の変換が行われる。
【００８９】
ところで、点欠陥等の検査においては各データ線６ａから各画素に書き込まれた電圧を読み出す必要がある。このためには、３ｎ本の各データ線６ａに対応した３ｎ個のサンプリングパルスが必要となる。しかし、上述したようにＸシフトレジスタ２１０は、ｎ個のサンプリングパルスを生成するものであるから、Ｘシフトレジスタ２１０を検査時において兼用することができない。
【００９０】
第２実施形態はこの点に鑑みてなされたものであり、Ｄ／Ａコンバータの構成を工夫することによって、検査時にｎ個のサンプリングパルスＳＲ１〜ＳＲｎを用いて、３ｎ本のデータ線６ａを介して各画素に書き込まれた電圧を読み出すものである。
【００９１】
＜２−１．データ線駆動回路＞
以下、第２実施形態に用いられるデータ線駆動回路２０００について説明する。
【００９２】
図１５は、第２実施形態に係るデータ線駆動回路２０００のブロック図である。データ線駆動回路２０００は、Ｘシフトレジスタ２１０、第１ラッチ２２００、第２ラッチ２３００、Ｄ／Ａコンバータ２４００、スイッチ群ＳＷu1〜ＳＷunおよびデータ供給線Ｌd0〜Ｌd11から大略構成されている。なお、Ｘシフトレジスタ２１０は、第１実施形態のものと同一の構成である。また、第１ラッチ２２００、第２ラッチ２３００、Ｄ／Ａコンバータ２４００は、４ビットの入力画像データＤに対応する第１実施形態の第１ラッチ２２０、第２ラッチ２３０、Ｄ／Ａコンバータ２４０を各々１２ビット（３原色：１色当たり４ビット）に拡張したものである。
【００９３】
データ供給線Ｌd0〜Ｌd3にはＤR0〜ＤR3が、データ供給線Ｌd4〜Ｌd7にはＤG0〜ＤG3が、データ供給線Ｌd8〜Ｌd11にはＤB0〜ＤB3が、各々供給されるようになっている。そして、各データ供給線Ｌd0〜Ｌd11は、各スイッチ群ＳＷu1〜ＳＷunを介して第１ラッチ２２００と接続されている。
【００９４】
各スイッチ群ＳＷu1〜ＳＷunは、共通の制御信号が供給される１２個のスイッチから構成されており、スイッチ群ＳＷu1にはサンプリングパルスＳＲ１、スイッチ群ＳＷu2にはサンプリングパルスＳＲ２、…、スイッチ群ＳＷunにはサンプリングパルスＳＲｎといったように、各サンプリングパルスＳＲ１〜ＳＲｎが制御信号として供給されている。そして、各サンプリングパルスＳＲ１〜ＳＲｎが各々アクティブとなるタイミングで、入力画像データＤR0〜ＤR3、ＤG0〜ＤG3、ＤB0〜ＤB3が同時に第１ラッチ２２００に取り込まれる。第１ラッチ２２００に取り込まれた入力画像データは点順次データとなる。なお、ここでいう「点」とは、Ｒ，Ｇ，Ｂに対応する画素の組に対応するものである。
【００９５】
この後、第２ラッチ２３００がラッチパルスＬＡＴによって点順次データをラッチすることによって、点順次データが線順次データに変換される。
【００９６】
＜２−２．Ｄ／Ａコンバータ＞
次に、Ｄ／Ａコンバータ２４００について説明する。図１６はＤ／Ａコンバータ２４００の一部分の構成を示すブロック図である。Ｄ／Ａコンバータ２４００は、図１６に示すＲＧＢの各色に対応するユニットＵａ、Ｕｂ、Ｕｃを一組とし、これをｎ組備えて構成されている。この例では、ユニットＵａがＲに、ユニットＵｂがＧに、ユニットＵｃがＢに各々対応している。
【００９７】
各ユニットＵａ、Ｕｂ、Ｕｃは、容量回路２４１、選択回路２４２'、アンド回路２４３、およびスイッチＳＷuを備えている。なお、容量回路２４１およびアンド回路２４３は、第１実施形態のものと同一の構成である。
【００９８】
選択回路２４２'は、制御信号としてアンド回路２４３の出力信号Ｗが供給されない点を除いて、第１実施形態の選択回路２４２と同様に構成されている。このため、選択回路２４２'の入出力関係は、図７に示す選択回路２４２の真理値表から出力信号Ｗが“１”の場合を除いたものとなっている。
【００９９】
また、スイッチＳＷuは、アンド回路２４３の出力信号Ｗによって制御され、出力信号ＷがＨレベルの場合に、データ線６ａを電源ラインＬ１〜Ｌ３のいずれかに接続する。どの電源ラインに接続するかは、ユニットの種類によって異なる。ユニットＵａのスイッチＳＷuはデータ線６ａを電源ラインＬ１に、ユニットＵｂのスイッチＳＷuはデータ線６ａを電源ラインＬ２に、ユニットＵｃのスイッチＳＷuはデータ線６ａを電源ラインＬ３に、各々接続する。したがって、３本のデータ線６ａの各電圧を電源ラインＬ１〜Ｌ３を介して同時に読み出すことができる。
【０１００】
一方、出力信号ＷがＬレベルの場合には、スイッチＳＷuはデータ線６ａを選択回路２４２'の出力端子Ｚ'に接続する。通常時における選択回路２４２'の動作は第１実施形態の選択回路２４２と同じであるから、通常時におけるＤＡ変換動作は第１実施形態と相違がない。
【０１０１】
次に、検査時におけるＤ／Ａコンバータ２４００の動作を説明する。検査時においては、第１実施形態と同様に、図１０に示す検査システムを用いて、液晶パネルＡＡを構成する素子基板の検査が行われる。この検査においては、図１１および図１２に示す検査手順と同様の手順で検査が行われる。
【０１０２】
検査時において、フルオートプローバー６００のプローブは、素子基板の所定端子に接続され、これにより、ＤＵＴボード６２０と素子基板とが接続される。この所定端子には上記した電源ラインＬ１〜Ｌ８と接続される端子が含まれている。
【０１０３】
点欠陥の検査を行う場合には、まず、電源ラインＬ１〜Ｌ８に電源電圧を給電するとともに、走査線駆動回路１００およびデータ線駆動回路２００を通常時と同様に動作させ、各画素に電圧を書き込む。
【０１０４】
次に、各画素から電圧を読み出す際に、ＤＵＴボード６２０は、電源ラインＬ１〜Ｌ３と接続される端子を入力端子として動作させ、それらに供給される電圧を高速アンプやＡ／Ｄコンバータ５４０に送る。電圧の読出時においては、第１実施形態と同様に、テストシステムコントローラ５１０は、Ｘシフトレジスタ２１０を動作させる。これにより、サンプリングパルスＳＲ１〜ＳＲｎがＤ／Ａコンバータ２４００に供給される。また、電圧の読み出し時においては、読出信号ＲＥがＨレベルとなる。ここで、サンプリングパルスＳＲ１がＨレベルになったとすると、図１６に示す各ユニットＵａ,Ｕｂ,Ｕｃにおけるアンド回路２４３の出力信号Ｗが同時にＨレベルとなるから、各スイッチＳＷｕは、各データ線６ａを電源ラインＬ１，Ｌ２，Ｌ３に各々接続する。したがって、隣接する３本のデータ線６ａをから各電圧が同時に読み出すことができる。
【０１０５】
このように、本実施形態においては、Ｄ／Ａコンバータ２４００の複数の電源ラインＬ１〜Ｌ３を用いて、複数のデータ線６ａから電圧を同時に読み出すようにしたので、データ線６ａの総数より少ない数のサンプリングパルスを用いて各データ線６ａから電圧を読み出すことができる。このため、通常動作時に使用するＸシフトレジスタ２１０を検査時にも使用することができ、検査用に特別なシフトレジスタを素子基板上に形成する必要が無い。この結果、回路規模を削減することができ、さらに、別途設けたシフトレジスタの欠陥により、歩留まりが低下するといった問題を原理的に無くすことができる。
【０１０６】
なお、この例では、ＲＧＢの各色に対応する入力画像データを同時にサンプリングする場合を一例として説明したが、本発明はこれに限定されるものではなく、Ｘ（但し、Ｘ＝Ｍ×Ｎ、Ｍ，Ｎは自然数）本のデータ線を有する液晶パネルにおいて、以下のように構成してもよい。ます、Ｍ個のサンプリングパルスをＸシフトレジスタで生成する。そして、１個のサンプリングパルスを用いて、Ｎサンプルを同時にサンプリングし、これを第１ラッチでラッチする。次に、第１ラッチの出力を１水平走査周期でアクティブとなるラッチパルスでラッチする。この結果をＮ本以上の電源ラインを有するＤ／ＡコンバータでＤＡ変換してＸ本のデータ線を駆動する。Ｄ／Ａコンバータは、検査時において、Ｍ個のサンプリングパルスに基づいて、Ｎ本の電源ラインとＮ本のデータ線とを順次接続する。具体的は、第１番目のサンプリングパルスに同期して、第１番目から第Ｎ番目のデータ線をＮ本の電源ラインと接続し、第２番目のサンプリングパルスに同期して、第Ｎ＋１番目から第２Ｎ番目のデータ線をＮ本の電源ラインと接続し、これをＭ回繰り返すことにより、Ｘ本の各データ線から電圧を読み出すようにしてもよい。
【０１０７】
また、上述した例では、容量分割型のＤ／Ａコンバータを用いたが、抵抗分割型やＰＷＭ型のＤ／Ａコンバータを用いてもよいことは勿論である。
【０１０８】
＜３．液晶装置の応用例＞
次に、第１実施形態および第２実施形態で説明した液晶装置を各種の電子機器に適用される場合について説明する。
【０１０９】
＜その１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１７は、プロジェクタの構成例を示す平面図である。
【０１１０】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１１１】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１２】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１１３】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１４】
＜その２：モバイル型コンピュータ＞
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１８は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１１５】
＜その３：携帯電話＞
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１９は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１６】
なお、図１６〜図１８を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１７】
【発明の効果】
以上説明したように本発明よれば、通常動作時に使用するシフト手段を検査時にも兼用することができるので、電気光学パネルの信頼性を向上させることができ、さらに簡易な構成で歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶装置の全体構成を示すブロック図である。
【図２】 同実施形態に用いるデータ線駆動回路２００のブロック図である。
【図３】 同実施形態に用いるＤ／Ａコンバータ２４０のブロック図である。
【図４】 同実施形態に用いるＤ／Ａコンバータ２４０のＤ／Ａ変換動作を説明するための概念図である。
【図５】 同実施形態に用いるＤ／Ａコンバータ２４０の特性を示すグラフである。
【図６】 図５にプロットした各点に対応する入力画像データＤ０〜Ｄ３、階調値、電圧Ｖの関係を示す図である。
【図７】 同実施形態に用いる選択回路２４２の真理値表である。
【図８】 同実施形態に用いるＤ／Ａコンバータ２４０の動作を説明するためのタイミングチャートである。
【図９】 同実施形態に用いるＤ／Ａコンバータ２４０のＤ／Ａ変換における電荷の移動を示す概念図である。
【図１０】 同実施形態に用いる検査システムのブロック図である。
【図１１】 同実施形態に用いる検査システムの検査手順を示すフローチャートである。
【図１２】 同実施形態に用いる点欠陥の検査手順を示すフローチャートである。
【図１３】 同実施形態に用いる抵抗分割型のＤ／Ａコンバータ２４０'の構成を示すブロック図である。
【図１４】 同実施形態に用いるＰＷＭ型のＤ／Ａコンバータ２４０''の構成を示すブロック図である。
【図１５】 本発明の第２実施形態に用いるデータ線駆動回路２０００のブロック図である。
【図１６】 同実施形態に用いるＤ／Ａコンバータ２４００のブロック図である。
【図１７】 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１８】 液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１９】 液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
３ａ……走査線
６ａ……データ線
９ａ……画素電極
５０……ＴＦＴ（スイッチング素子）
ＳＲ１〜ＳＲｎ……サンプリングパルス（タイミング信号）
Ｄ……入力画像データ
Ｌ１〜Ｌ８……電源ライン
２００……データ線駆動回路
２１０……Ｘシフトレジスタ（シフト手段）
２２０、２２００……第１ラッチ
２３０、２３００……第２ラッチ
２４０、２４００……Ｄ／Ａコンバータ（検査機能付Ｄ／Ａ変換手段）
２４２、２４２'……選択回路
２４３……アンド回路（論理回路）
Claims (8)
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線とに接続されるスイッチング素子と、前記スイッチング素子に接続された蓄積容量とを有する電気光学パネルであって、
開始パルスをクロック信号に従って順次転送することによって、各タイミング信号を発生するシフト手段と、
入力画像データを前記各タイミング信号に従ってラッチする第１ラッチ手段と、
前記第１ラッチ手段の各出力信号を水平走査期間毎にラッチする第２ラッチ手段と、
１本以上の電源ラインを有し、通常時において、前記１本以上の電源ラインに給電される電圧と前記第２ラッチ手段の出力信号とに基づいて前記各データ線に前記入力画像データに応じた各データ線信号を供給する一方、検査時において、前記各タイミング信号に基づいて前記１本以上の電源ラインと前記各データ線とを順次接続することによって、前記１本以上の電源ラインから、前記データ線の電圧を読み出す検査機能付Ｄ／Ａ変換手段と
を備えたことを特徴とする電気光学パネル。 - 前記検査機能付Ｄ／Ａ変換手段は、
前記１本以上の電源ラインと前記各データ線とを接続する選択回路と、
前記各タイミング信号と外部から供給される読出信号とに基づいて、前記選択回路の選択動作を制御するための制御信号を生成する論理回路と
を備えることを特徴とする請求項１に記載の電気光学パネル。 - 前記検査機能付Ｄ／Ａ変換手段は、容量分割型のＤ／Ａ変換回路、抵抗分割型のＤ／Ａ変換回路、またはＰＷＭ型のＤ／Ａ変換回路を備えることを特徴とする請求項２に記載の電気光学パネル。
- 請求項２に記載の電気光学パネルを検査する電気光学パネルの検査方法であって、
前記１本以上の電源ラインに電源電圧を給電するとともに、前記各スイッチング素子のオン・オフを制御することによって、前記各蓄積容量に電圧を書き込む工程と、
前記シフト手段を動作させるとともに前記読出信号を前記検査機能付Ｄ／Ａ変換手段に供給することにより、前記１本以上の電源ラインから前記各データ線の電圧を前記シフト手段で生成される前記各タイミング信号に同期して読み出す工程と
を備えることを特徴とする電気光学パネルの検査方法。 - 複数の走査線と、Ｘ（但し、Ｘ＝Ｍ×Ｎ、Ｍ，Ｎは自然数）本のデータ線と、前記走査線と前記データ線とに接続されるスイッチング素子と、前記スイッチング素子に接続された蓄積容量とを有する電気光学パネルであって、
開始パルスをクロック信号に従って順次転送することによって、Ｍ個のタイミング信号を各々発生するシフト手段と、
入力画像データを前記各タイミング信号に従ってラッチする第１ラッチ手段と、
前記第１ラッチ手段の各出力信号を水平走査期間毎にラッチする第２ラッチ手段と、
Ｎ本以上の電源ラインを有し、通常時において、前記Ｎ本以上の電源ラインに給電される電圧と前記第２ラッチ手段の出力信号とに基づいて前記各データ線に前記入力画像データに応じた各データ線信号を供給する一方、検査時において、前記各タイミング信号に基づいてＮ本の電源ラインとＮ本のデータ線とを順次接続することによって、前記Ｎ本の電源ラインから前記Ｎ本のデータ線の電圧を同時に読み出す検査機能付Ｄ／Ａ変換手段と
を備えたことを特徴とする電気光学パネル。 - 前記検査機能付Ｄ／Ａ変換手段は、
前記Ｎ本の電源ラインと前記各データ線とを接続する選択回路と、
前記各タイミング信号と外部から供給される読出信号とに基づいて、前記選択回路の選択動作を制御するための制御信号を生成する論理回路と
を備えることを特徴とする請求項５に記載の電気光学パネル。 - 請求項６に記載の電気光学パネルを検査する電気光学パネルの検査方法であって、
前記Ｎ本以上の電源ラインに電源電圧を給電するとともに、前記各スイッチング素子のオン・オフを制御することによって、前記各蓄積容量に電圧を書き込む工程と、
前記シフト手段を動作させるとともに前記読出信号を前記検査機能付Ｄ／Ａ変換手段に供給することにより、前記Ｎ本の電源ラインから前記Ｎ本のデータ線の電圧を前記シフト手段で生成される前記各タイミング信号に同期して読み出す工程と
を備えることを特徴とする電気光学パネルの検査方法。 - 請求項１、２、３、５、または６のうちいずれか１項に記載の電気光学パネルを備えたこと特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22432999A JP3726575B2 (ja) | 1999-08-06 | 1999-08-06 | 電気光学パネル、電気光学パネルの検査方法および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22432999A JP3726575B2 (ja) | 1999-08-06 | 1999-08-06 | 電気光学パネル、電気光学パネルの検査方法および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001051655A JP2001051655A (ja) | 2001-02-23 |
| JP3726575B2 true JP3726575B2 (ja) | 2005-12-14 |
Family
ID=16812060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22432999A Expired - Fee Related JP3726575B2 (ja) | 1999-08-06 | 1999-08-06 | 電気光学パネル、電気光学パネルの検査方法および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3726575B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4757810B2 (ja) * | 2001-03-19 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置、検査装置 |
| US6850080B2 (en) | 2001-03-19 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Inspection method and inspection apparatus |
-
1999
- 1999-08-06 JP JP22432999A patent/JP3726575B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001051655A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9070341B2 (en) | Liquid crystal display device and driving method thereof | |
| JP4188603B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US8248394B2 (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
| EP2093751B1 (en) | Liquid crystal display apparatus, and driving circuit and driving method thereof | |
| JP3722812B2 (ja) | 容量性負荷の駆動回路および駆動方法 | |
| US7474290B2 (en) | Semiconductor device and testing method thereof | |
| JPH10214065A (ja) | アクティブマトリクス基板の検査方法，アクティブマトリクス基板，液晶装置および電子機器 | |
| WO2006016686A1 (en) | Electrooptic apparatus substrate and method of examining such a substrate, electrooptic apparatus comprising such a substrate and electronic equipment comprising such an apparatus | |
| JP4298782B2 (ja) | 液晶表示装置およびその駆動方法 | |
| CN112445037B (zh) | 液晶设备、波长选择光开关装置以及像素检查方法 | |
| US7227523B2 (en) | Liquid crystal display device and inspecting method thereof | |
| JP2006201738A (ja) | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 | |
| TWI410922B (zh) | 光電裝置、光電裝置之驅動方法及電壓監視方法 | |
| CN112368764B (zh) | 液晶显示装置及其像素检查方法 | |
| JP2001166741A (ja) | 半導体集積回路装置および液晶表示装置 | |
| JP2001296840A (ja) | 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 | |
| US11170676B2 (en) | Electro-optical device and electronic apparatus | |
| JP3726575B2 (ja) | 電気光学パネル、電気光学パネルの検査方法および電子機器 | |
| JP2021039294A (ja) | 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法 | |
| JP7375439B2 (ja) | 電気光学装置、および電子機器 | |
| JP2020013074A (ja) | 電気光学装置および電子機器 | |
| JP7111127B2 (ja) | 電気光学装置および電子機器 | |
| JP2012027169A (ja) | 液晶表示装置及びその駆動方法 | |
| KR101147119B1 (ko) | 액정 표시장치의 공통전압 발생장치 및 발생방법 | |
| JP4166718B2 (ja) | 半導体集積回路の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |