JP3724419B2 - 真空表示素子 - Google Patents
真空表示素子 Download PDFInfo
- Publication number
- JP3724419B2 JP3724419B2 JP2001383224A JP2001383224A JP3724419B2 JP 3724419 B2 JP3724419 B2 JP 3724419B2 JP 2001383224 A JP2001383224 A JP 2001383224A JP 2001383224 A JP2001383224 A JP 2001383224A JP 3724419 B2 JP3724419 B2 JP 3724419B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- anode
- light emitting
- electrode
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【発明の属する技術分野】
本発明は、蛍光表示管、FED等の真空表示素子に係り、特に大画面のグラフィックディスプレイの一構成単位としても利用できる真空表示素子に関する。
【0002】
【従来の技術】
特開昭51−123058号公報には図6に示す基本構造を備えた平面型表示素子が開示されている。この表示素子は、ガラス板を略箱型に組み立てて内部を高真空状態とした気密容器を本体とする。そして、当該気密容器の内面に形成された電子源から放出した電子を、他方の内面に形成した発光面に射突させて発光させ、当該発光をガラス板を通して容器外から観察するものである。
【0003】
具体的な構造としては、まず平板状ガラス板 (背面基板100)の内面に導電性物質と熱電子放出物質から構成される線状の熱電子放出体101が所定間隔で形成されている。また、他方の透明ガラス板(アノード基板102)の内面には、透明導電膜であるアノード導体が形成され、その上に蛍光体層が形成されて平面状の発光部103が構成されている。これら背面基板とアノード基板の間には、絶縁性の2枚の基板 (制御基板104及び隔壁板105)が間隔をおいて配置されている。これらの基板104,105には、電子線によるクロストーク防止のため、熱電子放出体に対応した多数の穴106がマトリクス状の配置で形成されている。また、背面基板に近い一方の基板(制御基板104)には、背面基板100と反対側に画素選択用のストライプ状の信号電極107が前記線状の熱電子放出体101と交差する方向に沿って所定間隔で形成されている。これらの背面基板100、アノード基板102、制御基板104、隔壁板105は、各外周の間が気密に封着されて箱型の真空容器を構成している。
【0004】
上記の構成によれば、交差する熱電子放出体101から放出された電子を信号電極107の駆動によって制御することができる。当該電子は制御基板104と隔壁板105の対応する穴106を通過して発光部103の対応する位置に射突し、これをドット状に発光させるので、本表示素子によれば発光部に所望の画像を発光表示させることができる。
【0005】
ここで、発光部103 (アノード)側に配置された隔壁板105は、熱電子放出体側に配置された制御基板104の信号電極107へアノード電位が影響するのを防止し、また電子線を収束する作用を有する。
【0006】
【発明が解決しようとする課題】
前述した従来技術では、アノード基板102と背面基板100の間に制御基板104、隔壁板105を有しており、4枚の基板から構成されている。従って熱電子放出体から放出された電子を発光部103の対応する位置に射突、発光させるには背面基板100、制御基板104、隔壁板105とアノード基板102を正確に位置合わせする必要があり、非常に複雑な構造となっている。
【0007】
しかし、前述した従来技術において、隔壁板105を単純に無くすだけではアノード電位が信号電極107の等電位面に影響を与え、電子軌道を曲げてしまう。その結果、選択性の悪化、クロストーク等の問題が生じる。
【0008】
一方、大型グラフィック表示装置は、屋外又は商店街の通路等の半屋外に設置されることが多く、2000cd/m2 以上の高輝度を要求される。かかる高輝度を実現するためにはアノード電圧を5〜10kV程度の高電圧とすることが必要となる。このため前述した従来技術においてはアノード電極(発光部103)と隔壁板105との間で放電が発生し易くなる。このような放電を防止するためには、従来技術ではアノード電極と隔壁板105の間隔を広げれば良い。また前記隔壁板105を設けない場合には、制御基板104とアノード基板102の間隔を広くすることになるが、かかる対策には以下の問題点がある。
【0009】
制御基板104とアノード基板102の間隔を広くすると電子軌道が広がり、隣接ドット間のクロストークが発生することになる。また制御基板104とアノード基板102の間隔は表示装置の厚さに影響し、薄型軽量化の市場要求があることからあまり広くすることはできない。
【0010】
しかし現状の設計寸法で単に前記隔壁板105を設けないだけでは放電が発生し表示素子が壊れてしまう。
【0011】
そこで本発明は、アノード基板と、隔壁板の機能をもたせた制御基板と、背面基板の3枚の基板で真空容器を構成し、アノードと制御基板間の放電を確実に防止しながら、クロストークの問題も発生しない構造上の特徴を備えた真空表示装置を提供することを目的としている。
【0012】
【課題を解決するための手段】
そこで、従来の前記隔壁板を設けることなく前述の目的を達成するには、制御基板には例えば以下の機能が要求されるところとなる。即ち、
(1)通過する電子ビームのサイズを規制すること。
(2)信号電極とアノード間の絶縁性を確保すること。
本発明の真空表示装置は、上記の機能を備えた1枚の制御基板を備えており、次の構成を有する。
【0013】
請求項1に記載された真空表示素子は、アノード電極及び該アノード電極に設けられた蛍光体からなる発光部(発光ドット7)が設けられたアノード基板(2)と、前記アノード基板と所定間隔をおいて配置される背面基板(3)と、前記アノード基板と前記背面基板の間において前記アノード基板と前記背面基板から離れて配置され、前記発光部におけるドット状の発光に対応する貫通孔(8)が形成され、且つアノード基板側の面に帯電防止電極を設けた一の制御基板(6)と、前記背面基板の内面に形成された冷陰極である電子源と、前記制御基板の前記電子源側の面において前記貫通孔の近傍に形成され、前記電子源から放出された電子が前記貫通孔を通って前記発光部に射突することにより前記発光部がドット状に発光するように前記電子を制御する制御電極(9)とを有し、前記アノード基板と前記背面基板と前記制御基板の各外周の間が気密に封着された真空表示素子において、前記制御基板の前記アノード基板側の面における前記貫通孔の縁部に低軟化点ガラスを被着したことを特徴としている。
【0014】
請求項2に記載された真空表示素子は、アノード電極及び該アノード電極に設けられた蛍光体からなる発光部(発光ドット7)が設けられたアノード基板(2)と、前記アノード基板と所定間隔をおいて配置される背面基板(3)と、前記アノード基板と前記背面基板の間において前記アノード基板と前記背面基板から離れて配置され、前記発光部におけるドット状の発光に対応する貫通孔(8)が形成され、且つアノード基板側の面に帯電防止電極を設けた一の制御基板(6)と、前記背面基板の内面に形成された冷陰極である電子源と、前記制御基板の前記電子源側の面において前記貫通孔の近傍に形成され、前記電子源から放出された電子が前記貫通孔を通って前記発光部に射突することにより前記発光部がドット状に発光するように前記電子を制御する制御電極(9)とを有し、前記アノード基板と前記背面基板と前記制御基板の各外周の間が気密に封着された真空表示素子において、前記制御基板の前記アノード基板側の面における前記貫通孔の縁部に導電性低軟化点ガラスを被着したことを特徴としている。
【0023】
【発明の実施の形態】
本発明の実施の形態の一例を図1〜図5を参照して説明する。
図1は本例の真空表示素子1を示す斜視図であって、説明の便宜上その一部を切り欠き、また一部の部材に隠れた部分をも透視して示した図であり、図2は本例の真空表示素子1を示す断面図である。まず図1及び図2を参照して本例の真空表示素子1の概要を説明する。
【0024】
この真空表示素子1は、ガラス板を薄い箱型(パネル状)に組み立てて内部を高真空状態とした気密容器を本体とする。気密容器は、アノード基板2と背面基板3と側面板4(又は両基板間に設けられる支柱5等のスペーサ部材)によってパネル状に構成され、気密容器内においてアノード基板2と背面基板3の間に制御基板6が設けられている。アノード基板2には正方形の複数の発光ドット7(画素)がマトリクス状に配置されている。制御基板6には発光ドットに対応した貫通孔8が形成され、貫通孔8を囲んでストライプ状の制御電極9が設けられている。背面基板3の内面には制御電極9と直交する向きでストライプ状の背面電極10が設けられている。当該気密容器内の背面基板3の側には電子源としてのフィラメント状陰極11が設けられている。
【0025】
フィラメント状陰極11から放出された電子は、制御基板6の貫通孔8を通過して制御され、アノード基板2の発光ドット7に射突してこれを発光させる。互いに直交する背面電極10と制御電極9の駆動走査により所望の発光ドット7を発光させることができる。当該発光はアノード基板2を通して気密容器外から観察する。このような真空表示装置をマトリクス状に多数個並べれば、屋外等に設置して任意の画像表示を行なうに適した大画面表示装置を構成することができる。
【0026】
次に、図1〜図4を参照して本真空表示素子1の構造について詳細に説明する。 気密容器の前面側を構成するアノード基板2は、1.1mm厚のソーダライムガラス基板を使用している。発光ドット7の画素ピッチは2.5mm、画素サイズは1.5mm角程度の正方形のパターンである。アノードには、用途に応じて導電性ブラックマトリクス膜やアルミメタルバックを設ける。また、大気圧に耐えるために、外径0.3〜0.75mm程度の円柱形の支柱5(支持部材)を発光ドット7の間においてアノード基板2と制御基板6の間に設ける。
【0027】
図1及び図2に示すように、アノード基板2と背面基板3の略中間位置には、制御基板6が前記両基板2,3と平行に配設されている。この制御基板6は表面が絶緑性であり、製造工程で500℃程度の高温に晒されるため、気密容器を構成するその他の材料と等しい熱膨張係数を有することが望ましく、本例では制御基板6は0.7mm厚のソーダライムガラス基板を使用している。そして制御基板6のアノード基板2に対面する側にはガラス基板表面へのチャージアップによる放電を防止するために導電性膜からなる帯電防止電極15を設ける。
【0028】
制御基板6には、複数の前記発光ドット7に一対一で対応するように貫通孔8(背面電極10側で直径1.5mm)が設けられている。孔明けの加工は一画素に一孔が対応することから例えばビデオグラフィックアレイ(VGA)相当の画素数でも640×480=307200個程の多数の孔明けが必要となる。
【0029】
かかる多数の孔明けを効率よくかつ位置精度よく行なうため、本例ではサンドブラストを採用した。前記貫通孔8は制御基板6の片面側からサンドブラスト加工をすることで比較的容易にテーパー角が70度程度のテーパー部が付いた断面を有する貫通孔8が得られた。これにより貫通孔8の開口部のエッジ部12を鈍角とし電界集中による放電の発生を緩和した。
【0030】
但し、真空表示素子1の駆動条件によっては、このエッジ部12を鈍角にするだけでは放電が引き起こされる場合もある。この場合は、図3に示すように貫通孔8のエッジ部12に低軟化点ガラスをコートして放電防止膜13を形成し、表面をより平滑にして電界集中を一層緩和することができる。低軟化点ガラスとは、酸化鉛を主成分(50%以上含む)とするガラス、例えば株式会社日本電気ガラスのGA9、GA21等が相当する。
【0031】
更に絶縁材料が露出しているとその部分に電荷がチャージし放電の原因となることがある。この場合は、図4に示すように貫通孔8のエッジ部12と貫通孔8の内周面を導電性低軟化点ガラス又は導電性薄膜で覆うことにより放電防止膜14を形成し、表面をより平滑にすると同時にチャージの蓄積を防止して放電防止効果を得ることができる。導電性低軟化点ガラス材料は、例えばITO、酸化スズ、酸化ルテニウム、酸化アンチモン、黒鉛等を含む前記低軟化点ガラスが使用できる。導電性薄膜は、例えばα−Si、ITO、酸化スズ等が使用できる。
【0032】
放電防止膜13,14は、印刷・ロールブラシによるコート・スプレーコート等で形成可能である。また導電性薄膜の場合はスパッタ、CVD法等で形成可能である。制御基板6のアノード基板2に対面する側には全面に導電性膜からなる帯電防止電極15を設けるが、前記放電防止膜13,14の材料は帯電防止電極15と別材料でもよいし、同じでもよい。同じ材料とする場合には、制御基板6の表面に帯電防止電極15を形成すると同時に貫通孔8のエッジ部12及び内面もコートし、1工程で済ませることも出来る。
【0033】
図5に前記放電防止膜13,14の効果を示す。この図は、制御基板6の貫通孔8のエッジ部12に低軟化点ガラスをコートした場合(図2の場合)と、導電性低軟化点ガラスをコートした場合(図3の場合)と、コート無しの場合の各耐電圧測定結果を比較して示したものである。コート無しの場合に比べ、低軟化点ガラスをコートした場合は約3倍、導電性低軟化点ガラスをコートした場合は約4倍の耐電圧がある。
【0034】
図1及び図2に示すように、制御基板6の背面電極10に対面する側には複数本の帯状の制御電極9が各々1列の貫通孔8の周囲を囲む位置にストライプ状に形成されている。制御電極9は蒸着、印刷等で形成することが出来る。コスト面からは印刷で形成するのが望ましい。
【0035】
図1及び図2に示すように、制御基板6の背面基板3側に対面する側の面において、前記貫通孔8の開口部に金属製のメッシュグリッド16が設けられている。このメッシュグリッド16によりアノード電位が選択電極の等電位面に影響を与えることを防止できる。
【0036】
本例のメッシュグリッド16は一辺0.2mm、線幅0.05mmの6角形状メッシュで形成する。材料は426アロイ、YEF426等、ソーダライムガラス基板と熱膨張係数が一致する材料を使用する。制御基板6の貫通孔8に対応する部分のみメッシュを張り、他はヌキとしてメッシュグリッド16に流れる無効電流を低減してもよい。メッシュグリッド16は金属のエッチング、金属の紗、貫通孔8の周縁へのワイヤーボンディング等の方法で形成が可能である。
【0037】
このメッシュグリッド16は貫通孔8に固定されており、前記制御電極9と電気的に接続されている。例えば、メッシュグリッド16はフリットガラスペーストを印刷、焼成したガラスで固定することができる。そして電極とメッシュグリッド16の接続は導電性ペーストで確保する。
【0038】
本例の制御電極9は画素選択のため電気的に独立したストライプ状としたが、後述する背面電極10とフィラメントによるマトリクス駆動の場合は全面を電気的に1枚に接続したメッシュとしてもよい。
【0039】
図1及び図2に示すように、気密容器の背面側を構成する背面基板3は1.1mm厚のソーダライムガラス基板からなる。背面基板3の内面には、制御基板6上のストライプ状の制御電極9と直交する方向に複数本の帯状の背面電極10がストライプ状に形成されている。背面電極10はアルミニウム又はITOの薄膜をフォトリソ工程により形成する。
【0040】
背面基板3の所定の位置に排気用の排気孔を設ける。また、大気圧に耐えるための外径0.3〜0.75mm程度の支柱5をアノード基板2の支柱5位置と対応する位置に設ける。
【0041】
制御基板6と背面基板3の間の空間に設けられたフィラメント状陰極11は、一般的な蛍光表示素子と同様の構造・手順で張設する。即ち、フィラメントを張設するための枠状部材であるリードフレームの両端にフィラメントアンカーを溶接し、フィラメントに所定の張力が作用するように、これらフィラメントアンカーにフィラメントの両端を溶接固定する。リードフレームにはゲッターも溶接しておく。
【0042】
アノード基板2と制御基板6の間にフリットガラスを塗布・焼成したスペーサ部材としての図示しないガラス枠を設け、制御基板6と背面基板3の間にフリットガラスを塗布・焼成したガラス枠を設け、さらにフィラメント状陰極11を張った前記リードフレームを挟んで組合わせる。即ち、アンカー間に張設されたフィラメントが気密容器内の所定位置に配置されるように、前記リードフレームを背面基板3とガラス枠の間に挟みこんで気密容器の組み立て、封着を行なう。また図1に示すように、パネル状の本素子の二対の対向辺部の一方においては、スペーサ部材としての前記ガラス枠を設けずに、側面板4をガラス封着材を介して各基板2,3,6の端面に組み合わせている。そして、以上のように組み合わせた各部材を仮固定し、一般の真空表示素子1と同様に封着排気を行いパネルを完成させる。
【0043】
本例では、アノード基板2と制御基板6の間隔は3.5mm、制御基板6と背面基板3の間隔は2.2mm程度である。また制御基板6とフィラメント状陰極11の間隔は1.1mmとした。
【0044】
本例の真空発光素子ではアノード電圧を5kVとし、制御基板の帯電防止電極15には0〜1000Vの間の所定の電圧を印加した。本例の真空発光素子の駆動は、背面電極10と制御電極9で行なう。即ち、フィラメント状陰極11には常時所定の電圧を印加して電子放出可能な状態としておき、背面電極10及び制御電極9の一方を走査するとともに、他方に所定のタイミングで表示信号を与える。互いに交差する背面電極10と制御電極9の交点が任意に選択され、フィラメント状陰極11から放出された電子は当該交点に対応する貫通孔8を通過してその真下の発光ドット7に射突してこれを発光させる。従って、走査信号に同期して与えられる表示信号によって表示面に所望の画像が形成できるので、このような真空表示装置をマトリクス状に多数個並べた大画面表示装置を同様に統括して駆動すれば大画面に任意の画像を表示することができる。
【0045】
以上説明した本例の真空表示素子1では、画素の選択を背面電極10と制御電極9で行なったが、一般に本発明の真空表示素子1によれば、本例の手法(下記の1)を含めて画素選択は以下の3種の方法で行うよう構成することが出来る。
【0046】
1.制御基板6のストライプ状の制御電極9とこれに直交する方向に形成されたストライプ状の背面電極10で画素選択を行なう。
【0047】
2.制御基板6のストライプ状の制御電極9とこれに直交する方向に張設したフィラメント状陰極11で画素選択を行なう。なお、本例では制御電極9とフィラメント状陰極11は互いに平行となっているので、本手法を前記例で採用するには、制御電極9及びフィラメント状陰極11のいずれか一方の向きを他方に対して直行する向きに変更する。この場合、フィラメントは発光ドット7の1列に対し1本が対応する。
【0048】
3.ストライプ状の背面電極10とこれに直交する方向に形成されたフィラメントで画素選択を行なう。この場合、フィラメントは発光ドット7の1列に対し1本が対応する。なお、本例はこの手法に構造上対応可能であるので、駆動部の構成を変更してかかる駆動を行なえるようにすればよい。また、本手法の場合には、制御電極9は分割してストライプ状にする必要はなく、前述したように各貫通孔8を覆う一枚もののメッシュで構成することもできる。
【0049】
以上説明した本例の真空発光素子では、電子源としてフィラメント状陰極11を用いたが、これの代わりにCNT、DLC、スピント型等の冷陰極を使用することも可能である。その場合には、冷陰極は背面電極10の内面に形成することができ、上述した駆動手法の選択において電子源 (陰極)側を分割する必要がある場合は、冷陰極を背面電極10の内面にストライプ状に形成して分割して駆動できるように構成すればよい。
【0050】
【発明の効果】
本発明によれば、制御基板6に各発光ドット7に一対一で対応するよう貫通孔8を設け、制御基板6の背面基板3側に対面する側で貫通孔8の位置にメッシュグリッド16を設けたので、アノード電位が選択電極(制御電極9又は陰極である電子源としてのフィラメント状陰極11)の選択性に悪影響を与えることなく、背面基板3、制御基板6、アノード基板2の3枚の基板という簡素な構造で大型のグラフィック表示素子を形成できる。
【0051】
また、制御基板6に各発光ドット7に一対一で対応するよう貫通孔8を設け、制御基板6の背面基板3に対面する側で貫通孔8の位置にメッシュグリッド16を固定し、さらに制御基板6の発光ドット7に対面する側に全面に帯電防止電極15を設けたので、アノード電位が選択電極(制御電極9又は陰極である電子源としてのフィラメント状陰極11)の選択性に悪影響を与えることなく、さらに耐電圧を向上させながら、背面基板3、制御基板6、アノード基板2の3枚の基板という簡素な構造で大型のグラフィック表示素子を形成できる。
【0052】
制御基板6の貫通孔8をアノード基板2に対面する側に開いた形状にすれば、制御基板6のアノード側の表面と孔の内周面のなす角度を鈍角とし、エッジ部12の電界集中を緩和することで放電に対する耐電圧を向上させることが出来る。
【0053】
制御基板6の貫通孔8をアノード基板2に対面する側に開いた形状にして、貫通孔8のエッジ部12から貫通孔8の内周面に低軟化点ガラスをコートして放電防止膜13を形成し、電界集中を緩和することで放電に対する耐電圧を更に向上させることが出来る。
【0054】
制御基板6の貫通孔8をアノード基板2に対面する側に開いた形状にして、貫通孔8のエッジから貫通孔8の内周面に導電性低軟化点ガラスをコートして放電防止膜14を形成し、電界集中の緩和とチャージ防止をすることで放電に対する耐電圧をより一層向上させることが出来る。
【0055】
制御基板6の孔明けをサンドブラスト法により行うことで貫通孔8に70度程度のテーパーを設けることが出来るので、制御基板6の表面と貫通孔8の内周面のなす角度を鈍角とし、エッジ部12の電界集中を緩和できる。また、サンドブラスト法によりガラス基板からなる制御基板6に多数の貫通孔8を位置精度よく効率的に孔あけ加工することが可能である。
【図面の簡単な説明】
【図1】本発明の実施の一形態である真空表示素子1の一部を切り欠き、一部の部材を透視して示した斜視図である。
【図2】本発明の実施の一形態である真空表示素子1の部分断面図である。
【図3】本発明の実施の一形態である真空表示素子1の制御基板6の貫通孔8近傍の部分断面図である。
【図4】本発明の実施の一形態である真空表示素子1の制御基板6の貫通孔8近傍の部分断面図である。
【図5】本発明の実施の一形態である真空表示素子1において、制御基板6の貫通孔8のエッジに低軟化点ガラスをコートした場合と、導電性低軟化点ガラスをコートした場合と、コート無しの場合の各耐電圧測定結果を比較して示した図である。
【図6】特開昭51−123058号公報で開示された平面型表示素子の基本構造を示す図である。
【符号の説明】
1…真空表示素子
2…アノード基板
3…背面基板
6…制御基板
7…発光部としての発光ドット
8…貫通孔
9…制御電極
10…背面電極
11…電子源としてのフィラメント状陰極
12…エッジ部
13…低軟化点ガラスからなる放電防止膜
14…導電性低軟化点ガラスからなる放電防止膜
15…帯電防止電極
16…メッシュグリッド
Claims (2)
- アノード電極及び該アノード電極に設けられた蛍光体からなる発光部が設けられたアノード基板と、
前記アノード基板と所定間隔をおいて配置される背面基板と、
前記アノード基板と前記背面基板の間において前記アノード基板と前記背面基板から離れて配置され、前記発光部におけるドット状の発光に対応する貫通孔が形成され、且つアノード基板側の面に帯電防止電極を設けた一の制御基板と、
前記背面基板の内面に形成された冷陰極である電子源と、
前記制御基板の前記電子源側の面において前記貫通孔の近傍に形成され、前記電子源から放出された電子が前記貫通孔を通って前記発光部に射突することにより前記発光部がドット状に発光するように前記電子を制御する制御電極とを有し、
前記アノード基板と前記背面基板と前記制御基板の各外周の間が気密に封着された真空表示素子において、
前記制御基板の前記アノード基板側の面における前記貫通孔の縁部に低軟化点ガラスを被着したことを特徴とする真空表示素子。 - アノード電極及び該アノード電極に設けられた蛍光体からなる発光部が設けられたアノード基板と、
前記アノード基板と所定間隔をおいて配置される背面基板と、
前記アノード基板と前記背面基板の間において前記アノード基板と前記背面基板から離れて配置され、前記発光部におけるドット状の発光に対応する貫通孔が形成され、且つアノード基板側の面に帯電防止電極を設けた一の制御基板と、
前記背面基板の内面に形成された冷陰極である電子源と、
前記制御基板の前記電子源側の面において前記貫通孔の近傍に形成され、前記電子源から放出された電子が前記貫通孔を通って前記発光部に射突することにより前記発光部がドット状に発光するように前記電子を制御する制御電極とを有し、
前記アノード基板と前記背面基板と前記制御基板の各外周の間が気密に封着された真空表示素子において、
前記制御基板の前記アノード基板側の面における前記貫通孔の縁部に導電性低軟化点ガラスを被着したことを特徴とする真空表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001383224A JP3724419B2 (ja) | 2001-12-17 | 2001-12-17 | 真空表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001383224A JP3724419B2 (ja) | 2001-12-17 | 2001-12-17 | 真空表示素子 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003187723A JP2003187723A (ja) | 2003-07-04 |
JP2003187723A5 JP2003187723A5 (ja) | 2005-07-21 |
JP3724419B2 true JP3724419B2 (ja) | 2005-12-07 |
Family
ID=27593339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001383224A Expired - Fee Related JP3724419B2 (ja) | 2001-12-17 | 2001-12-17 | 真空表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3724419B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447753A (zh) * | 2018-03-26 | 2018-08-24 | 东南大学 | 用于降低电子截获的场发射高精度双栅结构及其安装方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100989420B1 (ko) * | 2003-11-28 | 2010-10-26 | 삼성에스디아이 주식회사 | 전계 방출 표시장치 |
JP4750576B2 (ja) * | 2006-02-22 | 2011-08-17 | 株式会社ピュアロンジャパン | 電界放出型光源 |
JP6377027B2 (ja) * | 2015-08-03 | 2018-08-22 | 株式会社ノリタケカンパニーリミテド | 真空管 |
JP6473258B2 (ja) * | 2018-04-27 | 2019-02-20 | 株式会社ノリタケカンパニーリミテド | アナログ増幅用真空管 |
KR102586724B1 (ko) | 2019-08-09 | 2023-10-10 | 에프이아이 컴파니 | 공진 rf 캐비티의 유전체 삽입체 상의 코팅물 |
-
2001
- 2001-12-17 JP JP2001383224A patent/JP3724419B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447753A (zh) * | 2018-03-26 | 2018-08-24 | 东南大学 | 用于降低电子截获的场发射高精度双栅结构及其安装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003187723A (ja) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3305252B2 (ja) | 画像形成装置 | |
JPH10334837A (ja) | 画像形成装置 | |
US5595519A (en) | Perforated screen for brightness enhancement | |
JP2002150979A (ja) | 電子線発生装置及び画像形成装置 | |
JPH0316202Y2 (ja) | ||
JP3724419B2 (ja) | 真空表示素子 | |
JPH05343000A (ja) | 電子銃及び陰極線管 | |
US7180233B2 (en) | Electron beam emitting apparatus and image-forming apparatus | |
WO2002071437A2 (en) | Slim cathode ray tube and method of fabricating the same | |
US20090295271A1 (en) | Field Emission Display Having Multi-Layer Structure | |
JP3466870B2 (ja) | 画像形成装置の製造方法 | |
JPH09306396A (ja) | 電界放出型表示装置 | |
JP3717358B2 (ja) | 表示装置 | |
JPH0799679B2 (ja) | 平板型表示装置 | |
JPH087809A (ja) | 画像形成装置 | |
JP3118683B2 (ja) | 画像形成装置 | |
US20100156759A1 (en) | Image display apparatus | |
JP3099003B2 (ja) | 画像形成装置 | |
JP2002367540A (ja) | 画像表示装置 | |
JPH11317152A (ja) | 電子線装置、画像表示装置および電子線装置の製造方法 | |
JPH065234A (ja) | 画像表示装置 | |
JP3273322B2 (ja) | 画像形成装置 | |
JP4067922B2 (ja) | 表示装置 | |
JP2000357479A (ja) | 画像形成装置 | |
JP3305169B2 (ja) | 電子線発生装置および該電子線発生装置を用いた画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |