JP3723351B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3723351B2
JP3723351B2 JP26001998A JP26001998A JP3723351B2 JP 3723351 B2 JP3723351 B2 JP 3723351B2 JP 26001998 A JP26001998 A JP 26001998A JP 26001998 A JP26001998 A JP 26001998A JP 3723351 B2 JP3723351 B2 JP 3723351B2
Authority
JP
Japan
Prior art keywords
inner lead
wire
resin package
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26001998A
Other languages
Japanese (ja)
Other versions
JP2000091486A (en
Inventor
友春 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP26001998A priority Critical patent/JP3723351B2/en
Publication of JP2000091486A publication Critical patent/JP2000091486A/en
Application granted granted Critical
Publication of JP3723351B2 publication Critical patent/JP3723351B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、たとえばＱＦＰ（Quad Flat Package）、あるいはＳＯＰ（Small Outline Package）などといったパッケージ形態に属する半導体装置、およびその半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、一般的なＱＦＰタイプの半導体装置といえば、たとえばガルウィング状のアウターリードを有するものが代表的であるが、パッケージング技術の進展が著しく多様化された昨今においては、アウターリードに相当する部分を無くし、インナーリードの一部面を樹脂パッケージの底面に露出させたパッケージ形態を有する半導体装置が製品化されている。
【０００３】
図１１は、従来の半導体装置におけるパッケージ形態の一例を示した一部切欠斜視図であって、この図に一例として示す半導体装置Ｘは、樹脂パッケージ１００内に半導体チップ１１０とストレート形状のインナーリード１２０とがワイヤＷを介して結線された状態で封止され、そのインナーリード１２０の一部面が外面部１２０ａとして上記樹脂パッケージ１００の底面１００ａに沿って露出し、その外面部１２０ａより上記半導体チップ１１０に近接する部位を上記ワイヤＷの一端が接合される上記インナーリード１２０の接合部１２０ｂとしたパッケージ形態を有している。この図に示すように、半導体装置Ｘには、アウターリードが設けられておらず、それに代わりインナーリード１２０によって外部に電気信号を取り出す工夫が施されており、半導体装置Ｘは、インナーリード１２０の外面部１２０ａを介して図示しない回路基板などに面実装されるものとされている。なお、面実装の際は、ハンダリフロー処理などによって回路基板上の図示しない導電パッド部とインナーリード１２０の外面部１２０ａとが接合された状態とされる。
【０００４】
【発明が解決しようとする課題】
しかし、上記従来の半導体装置Ｘでは、図１１を見て明らかなように、ストレート形状とされたインナーリード１２０の外面部１２０ａが樹脂パッケージ１００の底面１００ａに沿って露出し、樹脂パッケージ内にインナーリードが完全に封止されたものに比べて樹脂密着面が略半分程度であることから、そのインナーリード１２０の樹脂パッケージ１００に対する接着強度が十分とは言えなかった。具体的には、上記形態の半導体装置Ｘについて樹脂パッケージ１００の耐クラック評価や実装状態でのストレス評価などを行った場合、樹脂パッケージ１００に対する接着強度不足により、インナーリード１２０が樹脂パッケージ１００の底面１００ａから抜け落ちたり、剥離してしまうといった不具合が生じるおそれがあった。このような不具合は、樹脂パッケージ１００内におけるインナーリード１２０の接合部１２０ｂとワイヤＷとの間が断線するといった接続不良にもつながっていた。
【０００５】
つまり、インナーリード１２０の一部面が樹脂パッケージ１００の底面１００ａから露出した形態の半導体装置Ｘでは、インナーリード１２０の樹脂パッケージ１００に対する接着強度が十分とはいえないので、樹脂パッケージ１００に対する機械的、あるいは熱的な作用によってインナーリード１２０の抜け落ちや剥離が生じ、さらには、樹脂パッケージ１００内でのインナーリード１２０とワイヤＷとの接続不良を引き起こすおそれがあり、パッケージの信頼性を高めるためにも上記の接着強度を十分とする工夫が必要とされていた。
【０００６】
本願発明は、上記した事情のもとで考え出されたものであって、インナーリードの一部面が樹脂パッケージ外に露出したパッケージ形態としつつも、インナーリードの樹脂パッケージに対する接着強度を十分とし、インナーリードの抜け落ち、剥離といった不具合を効果的に防ぐことができる半導体装置、およびその半導体装置の製造方法を提供することをその課題とする。
【０００７】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
すなわち、本願発明の第１の側面により提供される半導体装置は、樹脂パッケージ内に半導体チップと板状のインナーリードがワイヤを介して結線された状態で封止され、そのインナーリードの一部面が外面部として上記樹脂パッケージの底面に露出し、その外面部より上記半導体チップに近接する部位を上記ワイヤの一端が接合される上記インナーリードの接合部としたパッケージ形態を有する半導体装置であって、上記インナーリードの接合部は、上記外面部に連続しつつ上記樹脂パッケージの上面側に向けて屈曲され、かつ、屈曲して頭頂となった部分がネイルヘッド状に形成されているとともに、上記ネイルヘッド状の頭頂部の頂面には、上記ワイヤの一端が接続されていることを特徴としている。
【０００９】
上記技術的手段が講じられた本願発明の第１の側面により提供される半導体装置では、インナーリードの外面部が樹脂パッケージの底面に沿って露出することから、樹脂パッケージ内にインナーリード全体が完全に封止されたものに比べて樹脂密着面が少ないものとされている。一方、インナーリードの接合部は、上記外面部に連続しつつ樹脂パッケージの上面側に向けて屈曲され、しかも、その接合部の頭頂部分がネイルヘッド状に形成されている。つまり、インナーリードの接合部は、上記外面部に連続しつつ上記樹脂パッケージ内に完全に封止された状態にあり、その接合部におけるネイルヘッド状の頭頂部分が周囲に密着して硬化した樹脂によって拘束された状態とされている。そうした状態では、樹脂パッケージの底面から剥がれようとする剥離力がインナーリード全体に作用しても、そのインナーリードの頭頂部分と周囲で硬化した樹脂との間に剥離力に抗して逆向きの抵抗力が生じることとなり（アンカー効果）、そのようなアンカー効果によってインナーリードの接合部が樹脂パッケージ内に係留された状態とされる。よって、外面部から接合部に連続して屈曲した形状のインナーリードは、樹脂パッケージの底面から抜け落ちたり、剥離するといった不具合を生じるおそれがなく、インナーリードの樹脂パッケージに対する接着強度が十分に保たれているといえる。また、半導体チップからインナーリードの頭頂部分にかけてループ状にワイヤが結線され、その頭頂部分に接合されたワイヤの一端は、インナーリードの外面部反対側付近に接合される場合に比べて半導体チップにより近接した状態とされるので、ワイヤ両端の高低差が小さくなって樹脂パッケージ内におけるワイヤのループ形状が短く抑えられるとともに、ワイヤの曲がりを少なくすることができ、その結果、ワイヤ全体に加わるストレスが減少することで、インナーリードとワイヤとの接合箇所が裂開するといった接続不良を回避することができる。
【００１０】
したがって、本願発明の第１の側面により提供される半導体装置によれば、インナーリードの外面部が樹脂パッケージの底面に露出したパッケージ形態を採用しつつも、その外面部に連続して屈曲したインナーリードの接合部が樹脂パッケージ内に完全に封止された状態とされ、さらに、その接合部のネイルヘッド状に形成された頭頂部分におけるアンカー効果により、インナーリードの樹脂パッケージに対する接着強度が十分に保たれているので、インナーリードが樹脂パッケージの底面から抜け落ちたり、剥離するといった不具合が効果的に防がれ、それと同時に、樹脂パッケージ内におけるインナーリードの接合部とワイヤとの間が断線するといった接続不良も防ぐことができる。
【００１１】
なお、上記インナーリードの接合部における頭頂部分は、ネイルヘッド状に形成されているとしたが、このネイルヘッド状とは、実際のネイルヘッドの平面円形状とした特徴をさすものではなく、断面から見た形状が頭頂部分において広がっているという意味で用いたものであり、その頭頂部分の平面から見た形状は、円形以外の形状であっても勿論良い。
【００１４】
他の好ましい実施の形態としては、上記インナーリードの外面部は、上記樹脂パッケージの底面に沿ってストレート形状に形成されている構成とすることができる。
【００１５】
このような構成によれば、インナーリードの外面部が樹脂パッケージの底面に沿ってストレート形状に形成されており、その外面部を介して回路基板などと電気的に導通させて装置全体を面実装することができるので、そうして面実装された形態においては、樹脂パッケージの底面が上記インナーリードの外面部を介して回路基板上などに定着した状態となることから、樹脂パッケージ全体を回路基板上などにおいて安定した姿勢で支持することができる。
【００１６】
本願発明の第２の側面により提供される半導体装置の製造方法は、樹脂パッケージ内に半導体チップとインナーリードがワイヤを介して結線された状態で封止され、そのインナーリードの一部面が外面部として上記樹脂パッケージの底面に露出し、その外面部より上記半導体チップに近接する部位を上記ワイヤの一端が接合される上記インナーリードの接合部としたパッケージ形態を有する半導体装置の製造方法であって、上記半導体チップを搭載するダイパッド部と、上記インナーリードに相当するインナーリード部とを有するリードフレームを形成する際、上記インナーリード部の上記接合部に相当する所定部位を上方に向けて屈曲形成するリードフレーム形成工程と、上記リードフレーム形成工程により得られた上記リードフレームをプレス加工することにより、上記インナーリード部の上記接合部に相当する所定部位の頭頂部分をネイルヘッド状に押し潰すリード形状加工工程と、上記リード形状加工工程を経て得られた上記リードフレームの上記ダイパッド部に上記半導体チップを接合するチップ接合工程と、上記チップ接合工程により上記ダイパッド部に接合された上記半導体チップと、上記インナーリード部の上記接合部に相当する所定部位の頭頂部分とを、互いにワイヤを介して結線するワイヤ結線工程と、上記ワイヤ結線工程によりワイヤを介して結線された上記半導体チップ、および上記頭頂部分を含む上記インナーリード部の上記接合部に相当する所定部位とを、モールド成型により樹脂パッケージ内に封止する際、上記インナーリード部の上記外面部に相当する所定部位が樹脂によって被覆されることのないようにモールド成型を行うモールド成型工程とを有することを特徴としている。
【００１７】
上記技術的手段が講じられた本願発明の第２の側面により提供される半導体装置の製造方法では、最終的にモールド成型工程を経て得られた中間品から上記インナーリード部の所定箇所を切断することにより、単体製品としての半導体装置が完成され、そうして完成された半導体装置は、上記第１の側面において既に説明した如く、インナーリードの接合部が外面部に連続しつつ樹脂パッケージの上面側に向けて屈曲され、かつ、屈曲して頭頂となった部分がネイルヘッド状に形成されている構成を有したものとなる。したがって、第２の側面により提供される半導体装置の製造方法によれば、第１の側面において説明した作用、効果を有する半導体装置を実際に製造することができ、優れたパッケージ形態を有する半導体装置を効率良く生産することができる。
【００１８】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１９】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００２０】
図１は、本願発明にかかる半導体装置の一実施形態を示した一部切欠斜視図、図２は、図１に示す半導体装置の内部を上面側から透視して示した平面図、図３は、図１および図２に示すＩ−Ｉ断面を示した断面図である。
【００２１】
図１ないし図３に示すように、半導体装置Ａは、樹脂パッケージ１０、半導体チップ１１、インナーリード１２、およびダイパッド１３を具備して概略構成されている。具体的に説明すると、半導体装置Ａは、樹脂パッケージ１０内に半導体チップ１１とインナーリード１２とがワイヤＷを介して結線された状態で封止され、そのインナーリード１２の一部面が外面部１２ａとして上記樹脂パッケージ１０の底面１０ａに沿って露出し、その外面部１２ａより上記半導体チップ１１に近接する部位を上記ワイヤＷの一端が接合される上記インナーリード１２の接合部１２ｂとしたパッケージ形態を有している。また、これらの図に示すように、完成品とされた半導体装置Ａには、アウターリードが設けられておらず、それに代わりインナーリード１２によって外部に電気信号を取り出す工夫が施されており、半導体装置Ａのパッケージ形態としては、ＱＦＰタイプに属するものとされている。
【００２２】
樹脂パッケージ１０は、内部の半導体チップ１１を封止保護するために半導体装置Ａの外形として形成されたものであって、たとえばエポキシ系の熱硬化性樹脂などを用いて後述するモールド成型などにより形成される。この樹脂パッケージ１０の形状は、ほぼ正方矩形状でフラットな形とされており、その底面１０ａの外周縁部１０ａａが所定の厚みをもってやや側方に突き出たフランジ状とされている。つまり、樹脂パッケージ１０の底面１０ａは、樹脂パッケージ１０の上面１０ｂよりもやや大きい平面とされており、しかも、樹脂パッケージ１０の側面１０ｃは、図３によく示されるように、底面１０ａから上面１０ｂに向かって僅かに内向傾斜した面とされている。
【００２３】
半導体チップ１１は、ウェハをダイシングにより切り出して得られた単体であって、その内部に図示しない集積回路が形成されているとともに、上面には、後述するワイヤＷを接合するためのパッド１１ａが外周に沿って配列形成されている。
【００２４】
インナーリード１２は、所定の金属板を打ち抜き形成するなどして得られる後述のリードフレームから形成された複数本のリード端子であって、各インナーリード１２は、樹脂パッケージ１０の四方各側面１０ｃの近傍において所定間隔に配列された状態で封止されている。各インナーリード１２は、先に述べたように、外面部１２ａと接合部１２ｂとを各部位に有して概略構成されており、この外面部１２ａから接合部１２ｂにかけて樹脂パッケージ１０内に進向する恰好とされている。
【００２５】
さらに詳しく説明すると、各インナーリード１２の外面部１２ａは、図３によく示されるように、樹脂パッケージ１０の外周付近における底面１０ａにほぼ一致して露出するようにストレート形状に形成され、その外面部１２ａに続く外向先端部分１２ａａも樹脂パッケージ１０の外周縁部１０ａａに露出した状態とされている。一方、各インナーリード１２の接合部１２ｂは、上記外面部１２ａに連続しつつ樹脂パッケージ１０の上面１０ｂ側に向けて屈曲された恰好であり、かつ、屈曲して頭頂となった部分１２ｂａが後述するプレス加工によりネイルヘッド状に形成されている。こうしてネイルヘッド状とされた頭頂部分１２ｂａの外形は、上記接合部１２ｂの中間部位付近における外形よりも大きく形成され、この頭頂部分１２ｂａには、後述するワイヤボンディングによりワイヤＷの一端が接合される。また、ワイヤボンディングにおいては、ワイヤＷの他端が上記半導体チップ１１のパッド１１ａに接合されることから、このワイヤＷを介してインナーリード１２と半導体チップ１１とが電気的に導通接続された状態にある。なお、上記ネイルヘッド状の頭頂部分１２ｂａは、接合部１２ｂの先端をプレス加工により押し潰すことで形成され、しかもワイヤＷを接合できるだけの領域面を確保する必要があることから、インナーリード１２全体の厚みとしては、剛性や変形性などの点から従来より若干大きいものが好ましく、たとえば従来よりも倍程度の厚みをもったインナーリード１２が好ましいとされる。こうして樹脂パッケージ１０の底面１０ａに露出したインナーリード１２の外面部１２ａは、ハンダなどを介して図示しない回路基板などの導電パッド部などと接合され、半導体装置Ａは、面実装の形態で回路基板などに組み付けられることとなる。また、外面部１２ａおよび外向先端部分１２ａａを除くインナーリード１２の接合部１２ｂや頭頂部分１２ｂａは、その周囲全面が硬化した樹脂に密着することで樹脂パッケージ１０内に完全に封止された状態とされている。
【００２６】
ダイパッド１３は、図３に示すように、樹脂パッケージ１０内において底面１０ａよりやや上方に位置し、上記半導体チップ１１を搭載できるだけの面積をもって形成されている。このダイパッド１３は、その四隅が樹脂パッケージ１０の底面１０ａ四隅から延び出た恰好のクロスライン１３ａを介して底面１０ａより上方に持ち上げられた状態とされている。
【００２７】
次に、本願発明にかかる半導体装置Ａの製造方法について図４ないし図１０を参照しつつ説明する。
【００２８】
図４は、上記半導体装置Ａの製造に用いられるリードフレームを示した平面図であって、この図に示すリードフレーム５０は、リードフレーム形成工程により銅や鉄などの金属板を打ち抜くなどして得られたものであり、平行に延びる一対のサイドフレーム５１Ａ，５１Ａを有している。これらのサイドフレーム５１Ａ，５１Ａを掛け渡すようにしてクロスフレーム５１Ｂが等間隔毎に形成されており、一対のクロスフレーム５１Ｂ，５１Ｂ間には、上記インナーリード１２およびダイパッド１３のそれぞれに相当する桟状のインナーリード部５２、平板状のダイパッド部５３が形成されている。ここで、ダイパッド部５３は、その四隅が上記クロスライン１３ａに相当するクロスライン部５３ａによってサイドフレーム５１Ａやクロスフレーム５１Ｂの高さよりも若干上方に持ち上げられた状態とされている。また、上記接合部１２ｂに相当する所定部位であって、ダイパッド部５３に近接するインナーリード部５２の先端部５２ｂは、プレス加工などにより図面に対して鉛直上方に向けて屈曲形成されている。
【００２９】
次に、図５は、上記リードフレーム５０において上記インナーリード１２の所定形状を形成する工程を示した断面図であって、この図に示すように、所定骨格形状に形成されたリードフレーム５０は、さらにリード形状加工工程により上下一対のプレス金型Ｂ１，Ｂ２を用いてプレス加工され、そのインナーリード部５２の先端部５２ｂがネイルヘッド状に押し潰された形状とされる。つまり、そうして押し潰された部分は、インナーリード１２の接合部１２ｂにおける頭頂部分１２ｂａとなる。
【００３０】
図６は、図５に示すリード形状加工工程により得られたリードフレーム５０を上面から示した平面図であって、この図に示すように、リード形状加工工程により所定のリード形状に加工されたリードフレーム５０は、そのインナーリード部５２の先端部５２ｂが元のリード幅寸法よりも若干大きく形成され、その先端部５２ｂにおいて後述するワイヤＷを接合できるだけの領域を有した頭頂部分１２ｂａが形づくられている。
【００３１】
さらに、図７は、半導体チップ１１をリードフレーム５０のダイパッド部５３に接合する工程を示した断面図であって、この図に示すように、リード形状加工工程を経て得られたリードフレーム５０のダイパッド部５３には、チップ接合工程により半導体チップ１１がコレットＣによって上面１１ｂを吸着保持された状態で接着剤５４を介して接合される。この後、接着剤５４が加熱固化されることにより、半導体チップ１１は、ダイパッド部５３上において完全に固定された状態となる。
【００３２】
続いて、図８は、半導体チップ１１とインナーリード部５２とをワイヤＷにより結線する工程を示した断面図であって、この図に示すように、チップ接合工程によりダイパッド部５３に接合された状態の半導体チップ１１の上面１１ｂには、キャピラリＤによって超音波などを印加しつつ金製などのワイヤＷの一端がファーストボンディングされ、それからキャピラリＤが半導体チップ１１の外方に移動してワイヤＷの他端がインナーリード部５２の頭頂部分１２ｂａにセカンドボンディングされる。なお、この図には示されないが、半導体チップ１１の上面１１ｂにおいては、図１および図２によく示されるように、半導体チップ１１のパッド１１ａにワイヤＷの一端がボンディング接合された状態とされ、ワイヤＷの他端は、ボンディング領域として広げられた頭頂部分１２ｂａに対して正確にボンディング接合される。
【００３３】
図９は、ワイヤ結線工程を完了した時点でのリードフレーム５０を上面から示した平面図であって、この図に示すように、半導体チップ１１の各パッド１１ａとインナーリード部５２の各頭頂部分１２ｂａは、それぞれループ状のワイヤＷを介して結線された状態とされ、これにより、インナーリード１２（インナーリード部５２）を通じて入出力される電気信号が半導体チップ１１の内部回路に導かれることとなる。
【００３４】
最後に、図１０は、半導体チップ１１をモールド成型により樹脂パッケージ内に封止する工程を示した断面図であって、この図に示すように、ワイヤ接合工程を終えた後、半導体チップ１１が接合された状態のリードフレーム５０は、モールド成型工程へと移され、まず、モールド成型用の上下の各金型Ｅ１，Ｅ２によって形成されるキャビティ空間Ｐ内に半導体チップ１１を収容した状態でリードフレーム５０の所定領域を挟持するようにして金型の型締めが行われる。そして、キャビティ空間Ｐに溶融したエポキシ樹脂などの熱硬化性樹脂を射出し、射出樹脂が硬化した後に上下各金型Ｅ１，Ｅ２を型開きすることによって樹脂パッケージ１０が形成される。この際、下金型Ｅ２の表面Ｅ２ａとインナーリード部５２の外面部１２ａに相当する所定部位は、隙間を空けることなく互いに密着した状態とされる。また、図９に示すインナーリード部５２が隣り合う間隔部分５５には、キャビティ空間Ｐ内において射出した樹脂が充填された状態とされる。さらに、インナーリード部５２の頭頂部分１２ｂａ周辺にも、キャビティ空間Ｐ内において射出した樹脂が充填された状態とされる。なお、上金型Ｅ１の内側面Ｅ１ａは、樹脂パッケージ１０の側面１０ｃに応じて外開き状の傾斜面とされており、これにより、型開きの際には、固化した樹脂パッケージ１０と上下各金型Ｅ１，Ｅ２との離型が行い易くなっている。つまり、モールド成型においては、インナーリード部５２の外面部１２ａに相当する所定部位が樹脂によって被覆されることなく、樹脂パッケージ１０の底面１０ａと同一面内において露出した状態とされる一方、インナーリード部５２の頭頂部分１２ｂａは、その周囲全体に樹脂が固化して密着した状態とされる。最終的に、そうして得られた樹脂パッケージ１０の一点鎖線で示す箇所をインナーリード部５２と一体となって切断することにより、図１ないし図３に示す形状の半導体装置Ａが完成品として切り出されることとなる。完成品とされた半導体装置Ａは、インナーリード１２の外面部１２ａを介して図示しない回路基板などに安定的に面実装され、ハンダリフロー処理などによって回路基板上の導電パッド部などとインナーリード１２の外面部１２ａとが接合された状態とされる。
【００３５】
次に、半導体装置Ａの作用について特に図３を参照して簡単に説明する。
【００３６】
上記した各製造工程を経て完成された半導体装置Ａでは、図３に示すように、インナーリード１２の外面部１２ａが樹脂パッケージ１０の底面１０ａに沿って露出した状態にあり、樹脂パッケージ１０内に完全に封止された状態でないことから、リード全体が完全に封止されたものに比べれば、固化した樹脂とインナーリード１２との密着面が少ないものとされている。
【００３７】
しかし、インナーリード１２の接合部１２ｂは、上記外面部１２ａに連続しつつ樹脂パッケージ１０の上面１０ｂ側に向けて屈曲され、しかも、その接合部１２ｂの頭頂部分１２ｂａがネイルヘッド状に形成されているため、この頭頂部分１２ｂａにおいては、その周囲に密着して固化した樹脂によって完全に拘束された状態とされている。
【００３８】
そうした状態では、樹脂パッケージ１０の底面１０ａから剥がれようとする剥離力がインナーリード２全体に外力として作用した場合、そのインナーリード１２の頭頂部分１２ｂａにおいて外力とは逆向きの抵抗力が生じることとなり（アンカー効果）、そのようなアンカー効果によってインナーリード１２の接合部１２ｂが樹脂パッケージ１０内に係留された状態とされる。よって、外面部１２ａから接合部１２ｂに連続して屈曲した形状のインナーリード１２は、樹脂パッケージ１０の底面１０ａから抜け落ちたり、剥離するといった不具合を生じるおそれがなく、インナーリード１２の樹脂パッケージ１０に対する接着強度が十分に保たれているといえる。たとえば、半導体装置Ａについて樹脂パッケージ１０の耐クラック評価や実装状態でのストレス評価などを行った場合、インナーリード１２が樹脂パッケージ１０の底面１０ａから抜け落ちたり、剥離してしまうといった不具合が生じるおそれがない。
【００３９】
したがって、上記構成、作用を有する半導体装置Ａによれば、インナーリード１２の外面部１２ａが樹脂パッケージ１０の底面１０ａに露出したパッケージ形態を採用しつつも、その外面部１２ａに連続して屈曲したインナーリード１２の接合部１２ｂが樹脂パッケージ１０内に完全に封止された状態とされ、さらに、その接合部１２ｂのネイルヘッド状に形成された頭頂部分１２ｂａにおけるアンカー効果により、インナーリード１２の樹脂パッケージ１０に対する接着強度が十分に保たれている。その結果、インナーリード１２が樹脂パッケージ１０の底面１０ａから抜け落ちたり、剥離するといった不具合が効果的に防がれ、それと同時に、樹脂パッケージ１０内におけるインナーリード１２の接合部１２ｂとワイヤＷとの間が断線するといった接続不良も防ぐことができる。
【００４０】
また、半導体チップ１１からインナーリード１２の頭頂部分１２ｂａにかけてループ状にワイヤＷが結線され、その頭頂部分１２ｂａに接合されたワイヤＷの一端は、図１１に示す従来のように、インナーリード１２の外面部１２ａ反対側付近に接合される場合に比べて半導体チップ１１の上面１１ｂにより近接した状態とされるので、ワイヤＷ両端の高低差が小さくなって樹脂パッケージ１０内におけるワイヤＷのループ形状が短く抑えられるとともに、ワイヤＷの曲がりを少なくすることができ、その結果、ワイヤＷ全体に加わるストレスが減少することで、インナーリード１２とワイヤＷとの接合箇所が裂開するといった接続不良を回避することができる。
【図面の簡単な説明】
【図１】本願発明にかかる半導体装置の一実施形態を示した一部切欠斜視図である。
【図２】図１に示す半導体装置の内部を上面側から透視して示した平面図である。
【図３】図１および図２に示すＩ−Ｉ断面を示した断面図である。
【図４】図１に示す半導体装置の製造に用いられるリードフレームを示した平面図である。
【図５】リードフレームにおいてインナーリードの所定形状を形成する工程を示した断面図である。
【図６】図５に示すリード形状加工工程により得られたリードフレームを上面から示した平面図である。
【図７】半導体チップをリードフレームのダイパッド部に接合する工程を示した断面図である。
【図８】半導体チップとインナーリード部とをワイヤにより結線する工程を示した断面図である。
【図９】ワイヤ結線工程を完了した時点でのリードフレームを上面から示した平面図である。
【図１０】半導体チップをモールド成型により樹脂パッケージ内に封止する工程を示した断面図である。
【図１１】従来の半導体装置におけるパッケージ形態の一例を示した一部切欠斜視図である。
【符号の説明】
１０ 樹脂パッケージ
１０ ａ樹脂パッケージの底面
１１ 半導体チップ
１２ インナーリード
１２ａ 外面部
１２ｂ 接合部
１２ｂａ 頭頂部分
５０ リードフレーム
５２ インナーリード部
５２ｂ インナーリード部の先端部
５３ ダイパッド部
Ａ 半導体装置
Ｗ ワイヤ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device belonging to a package form such as QFP (Quad Flat Package) or SOP (Small Outline Package), and a method of manufacturing the semiconductor device.
[0002]
[Prior art]
Conventionally, typical QFP type semiconductor devices are typically those having gull-wing-shaped outer leads, for example, but these days correspond to outer leads in recent years when the development of packaging technology has been remarkably diversified. A semiconductor device having a package form in which a portion is eliminated and a part of the inner lead is exposed on the bottom surface of the resin package has been commercialized.
[0003]
FIG. 11 is a partially cutaway perspective view showing an example of a package form in a conventional semiconductor device. A semiconductor device X shown as an example in this figure includes a semiconductor chip 110 and a straight inner lead in a resin package 100. 120 is sealed in a state of being connected to each other via a wire W, and a part of the inner lead 120 is exposed as an outer surface 120a along the bottom surface 100a of the resin package 100, and the semiconductor is formed from the outer surface 120a. It has a package configuration in which a portion close to the chip 110 is a joint 120b of the inner lead 120 to which one end of the wire W is joined. As shown in this figure, the semiconductor device X is not provided with an outer lead, and instead, the inner lead 120 is devised to extract an electrical signal to the outside. It is assumed that it is surface-mounted on a circuit board (not shown) via the outer surface part 120a. During surface mounting, a conductive pad portion (not shown) on the circuit board and the outer surface portion 120a of the inner lead 120 are joined by solder reflow processing or the like.
[0004]
[Problems to be solved by the invention]
However, in the conventional semiconductor device X, as is apparent from FIG. 11, the outer surface portion 120a of the straight inner lead 120 is exposed along the bottom surface 100a of the resin package 100, and the inner surface of the resin package 100 is exposed. Since the resin adhesion surface is about half that of the completely sealed lead, the adhesive strength of the inner lead 120 to the resin package 100 cannot be said to be sufficient. Specifically, when the semiconductor device X having the above configuration is subjected to crack resistance evaluation of the resin package 100 or stress evaluation in a mounted state, the inner lead 120 is attached to the bottom surface of the resin package 100 due to insufficient adhesive strength to the resin package 100. There was a possibility that problems such as falling off or peeling off from 100a occurred. Such a defect also leads to a connection failure such as a break between the joint 120b of the inner lead 120 and the wire W in the resin package 100.
[0005]
In other words, in the semiconductor device X in which a part of the inner lead 120 is exposed from the bottom surface 100a of the resin package 100, the adhesive strength of the inner lead 120 to the resin package 100 is not sufficient, so In order to increase the reliability of the package, there is a possibility that the inner lead 120 may fall off or peel off due to a thermal action, and further, a connection failure between the inner lead 120 and the wire W in the resin package 100 may occur. However, it is necessary to devise a technique for ensuring the above-mentioned adhesive strength.
[0006]
The present invention has been conceived under the circumstances described above, and the adhesive strength of the inner lead to the resin package is sufficient while the inner lead is partly exposed outside the resin package. It is an object of the present invention to provide a semiconductor device and a method for manufacturing the semiconductor device that can effectively prevent problems such as falling off and peeling of the inner lead.
[0007]
DISCLOSURE OF THE INVENTION
In order to solve the above problems, the present invention takes the following technical means.
[0008]
  That is, the semiconductor device provided by the first aspect of the present invention includes a semiconductor chip in a resin package.Plate-likeThe inner lead is sealed in a state where it is connected via a wire, and a part of the inner lead is exposed as an outer surface portion on the bottom surface of the resin package, and a portion close to the semiconductor chip from the outer surface portion is exposed to the wire. A semiconductor device having a package configuration in which one end of the inner lead is joined to the inner lead, and the inner lead joining portion is bent toward the upper surface side of the resin package while continuing to the outer surface portion. And, the part that is bent and becomes the top of the head is formed in a nail head shapeIn addition, one end of the wire is connected to the top surface of the top of the nail head shape.It is characterized by that.
[0009]
  In the semiconductor device provided by the first aspect of the present invention in which the above technical measures are taken, since the outer surface portion of the inner lead is exposed along the bottom surface of the resin package, the entire inner lead is completely inside the resin package. It is supposed that there are few resin adhesion surfaces compared with what was sealed in. On the other hand, the joint portion of the inner lead is bent toward the upper surface side of the resin package while continuing to the outer surface portion, and the top portion of the joint portion is formed in a nail head shape. In other words, the joint portion of the inner lead is in a state of being completely sealed in the resin package while continuing to the outer surface portion, and the nail head-like top portion of the joint portion is in close contact with the surrounding and cured. It is made into the state restrained by. In such a state, even if the peeling force that is about to peel off from the bottom surface of the resin package acts on the entire inner lead, the reverse direction is resisted against the peeling force between the top of the inner lead and the resin cured around the inner lead. Resistance force is generated (anchor effect), and the joint portion of the inner lead is anchored in the resin package by such an anchor effect. Therefore, the inner lead having a shape bent continuously from the outer surface portion to the joint portion does not cause a problem of falling off or peeling off from the bottom surface of the resin package, and the adhesive strength of the inner lead to the resin package is sufficiently maintained. It can be said that.In addition, a wire is connected in a loop from the semiconductor chip to the top of the inner lead, and one end of the wire joined to the top of the top of the inner lead is made by the semiconductor chip compared to the case where the end of the inner lead is joined near the opposite side of the outer surface. Since they are close to each other, the height difference between both ends of the wire is reduced, the wire loop shape in the resin package can be kept short, and the bending of the wire can be reduced. As a result, the stress applied to the entire wire is reduced. By reducing the number, it is possible to avoid a connection failure such that the joint portion between the inner lead and the wire is cleaved.
[0010]
Therefore, according to the semiconductor device provided by the first aspect of the present invention, while adopting a package form in which the outer surface portion of the inner lead is exposed on the bottom surface of the resin package, the inner bent continuously to the outer surface portion. The lead joint is completely sealed in the resin package, and the anchor effect at the top of the joint formed in the shape of a nail head at the joint provides sufficient adhesion strength of the inner lead to the resin package. Since it is maintained, it is possible to effectively prevent problems such as the inner lead falling off from the bottom surface of the resin package or peeling off, and at the same time, the joint between the inner lead in the resin package and the wire are disconnected. Connection failure can also be prevented.
[0011]
In addition, although the top part in the joint part of the inner lead was formed in a nail head shape, this nail head shape does not indicate the feature of a planar circular shape of an actual nail head, but a cross section The shape seen from the top is used in the sense that it spreads in the top of the head, and the shape seen from the plane of the top of the head may of course be a shape other than a circle.
[0014]
As another preferred embodiment, the outer surface portion of the inner lead can be formed in a straight shape along the bottom surface of the resin package.
[0015]
According to such a configuration, the outer surface portion of the inner lead is formed in a straight shape along the bottom surface of the resin package, and the entire device is surface-mounted by being electrically connected to the circuit board or the like through the outer surface portion. In such a surface-mounted form, the bottom surface of the resin package is fixed on the circuit board or the like through the outer surface portion of the inner lead. It can be supported in a stable posture such as above.
[0016]
In the method of manufacturing a semiconductor device provided by the second aspect of the present invention, a semiconductor chip and an inner lead are sealed in a resin package in a state of being connected via a wire, and a part of the inner lead is an outer surface. A method of manufacturing a semiconductor device having a package configuration in which a portion exposed to the bottom surface of the resin package as a portion and a portion closer to the semiconductor chip from the outer surface portion is joined to the inner lead to which one end of the wire is joined. Then, when forming a lead frame having a die pad portion for mounting the semiconductor chip and an inner lead portion corresponding to the inner lead, a predetermined portion corresponding to the joint portion of the inner lead portion is bent upward. A lead frame forming step to be formed, and the lead frame obtained by the lead frame forming step The lead shape processing step of crushing the top portion of the predetermined portion corresponding to the joint portion of the inner lead portion into a nail head by performing the less processing, and the lead frame obtained through the lead shape processing step A chip bonding step of bonding the semiconductor chip to the die pad portion, the semiconductor chip bonded to the die pad portion by the chip bonding step, and a top portion of a predetermined portion corresponding to the bonding portion of the inner lead portion, A wire connection step for connecting to each other via a wire, a predetermined portion corresponding to the bonding portion of the inner lead portion including the top portion, and the semiconductor chip connected via the wire in the wire connection step, When sealing in a resin package by molding, the outer surface of the inner lead is compatible with the outer surface. It is characterized in that predetermined sites having a molding step for molding so as not to be covered by the resin.
[0017]
In the manufacturing method of the semiconductor device provided by the second aspect of the present invention in which the above technical means is taken, a predetermined portion of the inner lead portion is cut from the intermediate product finally obtained through the molding process. Thus, the semiconductor device as a single product is completed, and the completed semiconductor device has the upper surface of the resin package with the inner lead joining portion continuing to the outer surface portion as already described in the first side. The portion bent toward the side and bent to become the top of the head is configured to have a nail head shape. Therefore, according to the method for manufacturing a semiconductor device provided by the second aspect, the semiconductor device having the functions and effects described in the first aspect can be actually manufactured, and the semiconductor device has an excellent package form. Can be produced efficiently.
[0018]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
[0020]
FIG. 1 is a partially cutaway perspective view showing an embodiment of a semiconductor device according to the present invention, FIG. 2 is a plan view showing the inside of the semiconductor device shown in FIG. FIG. 3 is a cross-sectional view showing a II cross section shown in FIGS. 1 and 2.
[0021]
As shown in FIGS. 1 to 3, the semiconductor device A includes a resin package 10, a semiconductor chip 11, inner leads 12, and a die pad 13. More specifically, the semiconductor device A is sealed in a state where the semiconductor chip 11 and the inner lead 12 are connected via the wire W in the resin package 10, and a part of the inner lead 12 is an outer surface portion. 12a is a package form that is exposed along the bottom surface 10a of the resin package 10 and has a portion closer to the semiconductor chip 11 than the outer surface portion 12a as a joint portion 12b of the inner lead 12 to which one end of the wire W is joined. have. Further, as shown in these drawings, the finished semiconductor device A is not provided with an outer lead, and instead, a device for extracting an electrical signal to the outside by the inner lead 12 is provided. As a package form of the device A, it belongs to the QFP type.
[0022]
The resin package 10 is formed as an outer shape of the semiconductor device A in order to seal and protect the internal semiconductor chip 11 and is formed by, for example, molding described later using an epoxy-based thermosetting resin or the like. Is done. The shape of the resin package 10 is a substantially rectangular and flat shape, and the outer peripheral edge portion 10aa of the bottom surface 10a has a flange shape protruding slightly to the side with a predetermined thickness. That is, the bottom surface 10a of the resin package 10 is a plane that is slightly larger than the top surface 10b of the resin package 10, and the side surface 10c of the resin package 10 is formed from the bottom surface 10a to the top surface 10b as well shown in FIG. The surface is inclined slightly inward toward the surface.
[0023]
The semiconductor chip 11 is a single unit obtained by cutting a wafer by dicing. An integrated circuit (not shown) is formed inside the semiconductor chip 11, and pads 11a for bonding wires W to be described later are provided on the upper surface. Are arranged along the line.
[0024]
The inner leads 12 are a plurality of lead terminals formed from a lead frame, which will be described later, obtained by punching and forming a predetermined metal plate. Each inner lead 12 is formed on each of the four side surfaces 10c of the resin package 10. Sealed in a state of being arranged at a predetermined interval in the vicinity. As described above, each inner lead 12 is roughly configured to have an outer surface portion 12a and a joint portion 12b in each part, and is advanced into the resin package 10 from the outer surface portion 12a to the joint portion 12b. It is said to be a good idea.
[0025]
More specifically, the outer surface portion 12a of each inner lead 12 is formed in a straight shape so as to be exposed substantially coincident with the bottom surface 10a in the vicinity of the outer periphery of the resin package 10, as shown in FIG. The outward leading end portion 12aa following the portion 12a is also exposed to the outer peripheral edge portion 10aa of the resin package 10. On the other hand, the joint portion 12b of each inner lead 12 is preferably bent toward the upper surface 10b side of the resin package 10 while continuing to the outer surface portion 12a, and a portion 12ba that is bent and becomes the top of the head is described later. It is formed into a nail head shape by press working. The outer shape of the top portion 12ba thus formed into a nail head shape is formed larger than the outer shape in the vicinity of the intermediate portion of the joint 12b, and one end of the wire W is joined to the top portion 12ba by wire bonding described later. . In wire bonding, the other end of the wire W is joined to the pad 11a of the semiconductor chip 11, so that the inner lead 12 and the semiconductor chip 11 are electrically connected through the wire W. It is in. The top portion 12ba of the nail head shape is formed by crushing the tip of the joint portion 12b by pressing, and it is necessary to secure a region surface enough to join the wire W. The thickness of the inner lead 12 is preferably slightly larger than the conventional one in terms of rigidity, deformability, and the like. For example, the inner lead 12 having a thickness about twice that of the conventional one is preferable. Thus, the outer surface portion 12a of the inner lead 12 exposed on the bottom surface 10a of the resin package 10 is joined to a conductive pad portion such as a circuit board (not shown) via solder or the like, and the semiconductor device A is a circuit board in the form of surface mounting. Will be assembled. In addition, the joint 12b and the top 12ba of the inner lead 12 excluding the outer surface 12a and the outward leading end 12aa are completely sealed in the resin package 10 because the entire periphery thereof is in close contact with the cured resin. Has been.
[0026]
As shown in FIG. 3, the die pad 13 is positioned slightly above the bottom surface 10 a in the resin package 10 and has an area enough to mount the semiconductor chip 11. The four corners of the die pad 13 are lifted above the bottom surface 10a through a suitable cross line 13a extending from the four corners of the bottom surface 10a of the resin package 10.
[0027]
Next, a method for manufacturing the semiconductor device A according to the present invention will be described with reference to FIGS.
[0028]
FIG. 4 is a plan view showing a lead frame used for manufacturing the semiconductor device A. The lead frame 50 shown in this figure is formed by punching a metal plate such as copper or iron by a lead frame forming process. It is obtained and has a pair of side frames 51A and 51A extending in parallel. Cross frames 51B are formed at equal intervals so as to span the side frames 51A and 51A, and between the pair of cross frames 51B and 51B, there are rails corresponding to the inner lead 12 and the die pad 13, respectively. An inner lead portion 52 and a flat die pad portion 53 are formed. Here, the die pad portion 53 is in a state where its four corners are lifted slightly above the height of the side frame 51A and the cross frame 51B by the cross line portion 53a corresponding to the cross line 13a. Further, a tip portion 52b of the inner lead portion 52 that is a predetermined portion corresponding to the joint portion 12b and is close to the die pad portion 53 is bent upwardly with respect to the drawing by press working or the like.
[0029]
Next, FIG. 5 is a cross-sectional view showing a process of forming a predetermined shape of the inner lead 12 in the lead frame 50. As shown in this figure, the lead frame 50 formed in a predetermined skeleton shape is shown in FIG. Further, the lead shape processing step is used to press the pair of upper and lower press dies B1 and B2, and the tip 52b of the inner lead 52 is crushed into a nail head shape. In other words, the portion thus crushed becomes the top portion 12ba of the joint portion 12b of the inner lead 12.
[0030]
FIG. 6 is a plan view showing the lead frame 50 obtained by the lead shape processing step shown in FIG. 5 from the upper surface. As shown in this figure, the lead frame 50 was processed into a predetermined lead shape by the lead shape processing step. In the lead frame 50, the tip 52b of the inner lead 52 is formed to be slightly larger than the original lead width, and the top portion 12ba having a region where a wire W (to be described later) can be joined is formed at the tip 52b. ing.
[0031]
FIG. 7 is a cross-sectional view showing a process of bonding the semiconductor chip 11 to the die pad portion 53 of the lead frame 50. As shown in this figure, the lead frame 50 obtained through the lead shape processing process is shown in FIG. The semiconductor chip 11 is bonded to the die pad portion 53 via the adhesive 54 in a state where the upper surface 11b is sucked and held by the collet C in the chip bonding step. Thereafter, the adhesive 54 is solidified by heating, so that the semiconductor chip 11 is completely fixed on the die pad portion 53.
[0032]
Next, FIG. 8 is a cross-sectional view showing a process of connecting the semiconductor chip 11 and the inner lead part 52 with the wire W, and as shown in this figure, the semiconductor chip 11 and the inner lead part 52 are joined to the die pad part 53 by the chip joining process. One end of a wire W made of gold or the like is first bonded to the upper surface 11b of the semiconductor chip 11 while applying ultrasonic waves or the like by the capillary D, and then the capillary D moves to the outside of the semiconductor chip 11 to move the wire W The other end is second bonded to the top portion 12ba of the inner lead portion 52. Although not shown in this figure, on the upper surface 11b of the semiconductor chip 11, as shown well in FIGS. 1 and 2, one end of the wire W is bonded and bonded to the pad 11a of the semiconductor chip 11. The other end of the wire W is accurately bonded to the parietal portion 12ba expanded as a bonding region.
[0033]
FIG. 9 is a plan view showing the lead frame 50 from the top when the wire connection process is completed. As shown in this figure, each pad 11a of the semiconductor chip 11 and each top portion of the inner lead portion 52 are shown. 12ba is connected to each other via a loop-shaped wire W, whereby an electric signal input / output through the inner lead 12 (inner lead portion 52) is guided to an internal circuit of the semiconductor chip 11. Become.
[0034]
Finally, FIG. 10 is a cross-sectional view showing a process of sealing the semiconductor chip 11 in a resin package by molding. As shown in this figure, after the wire bonding process is finished, the semiconductor chip 11 The lead frame 50 in the joined state is moved to a molding step, and first, the lead is formed in a state where the semiconductor chip 11 is accommodated in the cavity space P formed by the upper and lower molds E1, E2 for molding. The mold is clamped so as to sandwich a predetermined region of the frame 50. Then, a resin package 10 is formed by injecting a molten thermosetting resin such as an epoxy resin into the cavity space P and opening the upper and lower molds E1, E2 after the injection resin is cured. At this time, the predetermined portions corresponding to the surface E2a of the lower mold E2 and the outer surface portion 12a of the inner lead portion 52 are brought into close contact with each other without leaving a gap. 9 is filled with the resin injected in the cavity space P. The space 55 adjacent to the inner lead 52 shown in FIG. Furthermore, the resin injected in the cavity space P is also filled around the top portion 12ba of the inner lead portion 52. Note that the inner side surface E1a of the upper mold E1 is an inclined surface that opens outwardly according to the side surface 10c of the resin package 10, so that when the mold is opened, the solidified resin package 10 and each of the upper and lower sides Release from the molds E1, E2 is easy. That is, in molding, a predetermined portion corresponding to the outer surface portion 12a of the inner lead portion 52 is not covered with the resin and is exposed in the same plane as the bottom surface 10a of the resin package 10, while the inner lead The top portion 12ba of the portion 52 is in a state where the resin is solidified and closely adhered to the entire periphery thereof. Finally, the portion indicated by the alternate long and short dash line of the resin package 10 thus obtained is cut integrally with the inner lead portion 52, whereby the semiconductor device A having the shape shown in FIGS. It will be cut out. The completed semiconductor device A is stably surface-mounted on a circuit board (not shown) via the outer surface portion 12a of the inner lead 12, and the inner lead 12 and the conductive pad portion on the circuit board are subjected to solder reflow processing or the like. The outer surface portion 12a is joined.
[0035]
Next, the operation of the semiconductor device A will be briefly described with reference to FIG.
[0036]
In the semiconductor device A completed through the above manufacturing steps, the outer surface portion 12a of the inner lead 12 is exposed along the bottom surface 10a of the resin package 10 as shown in FIG. Since it is not in a completely sealed state, the contact surface between the solidified resin and the inner lead 12 is less than that in which the entire lead is completely sealed.
[0037]
However, the joint portion 12b of the inner lead 12 is bent toward the upper surface 10b side of the resin package 10 while continuing to the outer surface portion 12a, and the top portion 12ba of the joint portion 12b is formed in a nail head shape. Therefore, the parietal portion 12ba is in a state of being completely restrained by the resin solidified in close contact with the periphery thereof.
[0038]
In such a state, when a peeling force that is to be peeled off from the bottom surface 10a of the resin package 10 acts as an external force on the entire inner lead 2, a resistance force in the direction opposite to the external force is generated at the top portion 12ba of the inner lead 12. (Anchor effect) The joint 12b of the inner lead 12 is moored in the resin package 10 by such an anchor effect. Therefore, the inner lead 12 having a shape that is continuously bent from the outer surface portion 12a to the joint portion 12b does not cause a problem of falling off or peeling off from the bottom surface 10a of the resin package 10, and the inner lead 12 with respect to the resin package 10 is not affected. It can be said that the adhesive strength is sufficiently maintained. For example, when the semiconductor device A is subjected to crack resistance evaluation of the resin package 10 or stress evaluation in the mounted state, there is a possibility that the inner lead 12 may come off from the bottom surface 10a of the resin package 10 or peel off. Absent.
[0039]
Therefore, according to the semiconductor device A having the above-described configuration and action, the outer lead 12a of the inner lead 12 is continuously bent to the outer face 12a while adopting a package form in which the outer lead 12a is exposed on the bottom face 10a of the resin package 10. The joint portion 12b of the inner lead 12 is completely sealed in the resin package 10, and the resin of the inner lead 12 is formed by the anchor effect in the top portion 12ba of the joint portion 12b formed in a nail head shape. Adhesive strength with respect to the package 10 is sufficiently maintained. As a result, problems such as the inner lead 12 falling off from the bottom surface 10a of the resin package 10 or peeling off are effectively prevented, and at the same time, between the joint 12b of the inner lead 12 in the resin package 10 and the wire W. Connection failure such as disconnection can be prevented.
[0040]
Further, a wire W is connected in a loop from the semiconductor chip 11 to the top portion 12ba of the inner lead 12, and one end of the wire W joined to the top portion 12ba is connected to the inner lead 12 as shown in FIG. Since the upper surface 11b of the semiconductor chip 11 is closer to the outer surface portion 12a than the case where it is bonded to the opposite side of the outer surface portion 12a, the height difference between both ends of the wire W is reduced, and the loop shape of the wire W in the resin package 10 is reduced. As a result, the bending of the wire W can be reduced, and as a result, the stress applied to the entire wire W is reduced, thereby avoiding a connection failure such as the joint portion between the inner lead 12 and the wire W tearing. can do.
[Brief description of the drawings]
FIG. 1 is a partially cutaway perspective view showing an embodiment of a semiconductor device according to the present invention.
FIG. 2 is a plan view showing the inside of the semiconductor device shown in FIG. 1 as seen through from the upper surface side;
3 is a cross-sectional view showing a cross section taken along the line II shown in FIGS. 1 and 2. FIG.
4 is a plan view showing a lead frame used for manufacturing the semiconductor device shown in FIG. 1; FIG.
FIG. 5 is a cross-sectional view showing a process of forming a predetermined shape of the inner lead in the lead frame.
6 is a plan view showing the lead frame obtained by the lead shape processing step shown in FIG. 5 from the upper surface. FIG.
FIG. 7 is a cross-sectional view showing a process of bonding a semiconductor chip to a die pad portion of a lead frame.
FIG. 8 is a cross-sectional view showing a process of connecting a semiconductor chip and an inner lead portion with a wire.
FIG. 9 is a plan view showing the lead frame from the top when the wire connection process is completed.
FIG. 10 is a cross-sectional view showing a process of sealing a semiconductor chip in a resin package by molding.
FIG. 11 is a partially cutaway perspective view showing an example of a package form in a conventional semiconductor device.
[Explanation of symbols]
10 Resin package
10a Bottom surface of resin package
11 Semiconductor chip
12 Inner lead
12a outer surface
12b joint
12ba The top of the head
50 lead frame
52 Inner lead
52b Tip of inner lead
53 Die pad section
A Semiconductor device
W wire

Claims (4)

樹脂パッケージ内に半導体チップと板状のインナーリードがワイヤを介して結線された状態で封止され、そのインナーリードの一部面が外面部として上記樹脂パッケージの底面に露出し、その外面部より上記半導体チップに近接する部位を上記ワイヤの一端が接合される上記インナーリードの接合部としたパッケージ形態を有する半導体装置であって、
上記インナーリードの接合部は、上記外面部に連続しつつ上記樹脂パッケージの上面側に向けて屈曲され、かつ、屈曲して頭頂となった部分がネイルヘッド状に形成されているとともに、上記ネイルヘッド状の頭頂部の頂面には、上記ワイヤの一端が接続されていることを特徴とする、半導体装置。In the resin package, the semiconductor chip and the plate-like inner lead are sealed in a state of being connected via a wire, and a part of the inner lead is exposed to the bottom surface of the resin package as an outer surface portion, from the outer surface portion. A semiconductor device having a package form in which a portion close to the semiconductor chip is a joint portion of the inner lead to which one end of the wire is joined,
Junction of the inner lead, while continuous to the outer surface portion is bent toward the upper surface side of the resin package, and, together with the portion of a top bent is formed in the shape nail head, the nail One end of the said wire is connected to the top surface of the head-like top part , The semiconductor device characterized by the above-mentioned . 上記インナーリードの外面部は、上記樹脂パッケージの底面に沿ってストレート形状に形成されている、請求項１に記載の半導体装置。The semiconductor device according to claim 1, wherein an outer surface portion of the inner lead is formed in a straight shape along a bottom surface of the resin package. 樹脂パッケージ内に半導体チップとインナーリードがワイヤを介して結線された状態で封止され、そのインナーリードの一部面が外面部として上記樹脂パッケージの底面に露出し、その外面部より上記半導体チップに近接する部位を上記ワイヤの一端が接合される上記インナーリードの接合部としたパッケージ形態を有する半導体装置の製造方法であって、
上記半導体チップを搭載するダイパッド部と、上記インナーリードに相当するインナーリード部とを有するリードフレームを形成する際、上記インナーリード部の上記接合部に相当する所定部位を上方に向けて屈曲形成するリードフレーム形成工程と、
上記リードフレーム形成工程により得られた上記リードフレームをプレス加工することにより、上記インナーリード部の上記接合部に相当する所定部位の頭頂部分をネイルヘッド状に押し潰すリード形状加工工程と、
上記リード形状加工工程を経て得られた上記リードフレームの上記ダイパッド部に上記半導体チップを接合するチップ接合工程と、
上記チップ接合工程により上記ダイパッド部に接合された上記半導体チップと、上記インナーリード部の上記接合部に相当する所定部位の頭頂部分とを、互いにワイヤを介して結線するワイヤ結線工程と、
上記ワイヤ結線工程によりワイヤを介して結線された上記半導体チップ、および上記頭頂部分を含む上記インナーリード部の上記接合部に相当する所定部位とを、モールド成型により樹脂パッケージ内に封止する際、上記インナーリード部の上記外面部に相当する所定部位が樹脂によって被覆されることのないようにモールド成型を行うモールド成型工程と、
を有することを特徴とする、半導体装置の製造方法。A semiconductor chip and an inner lead are sealed in a resin package in a state of being connected via a wire, and a part of the inner lead is exposed to the bottom of the resin package as an outer surface, and the semiconductor chip is exposed from the outer surface. A method of manufacturing a semiconductor device having a package configuration in which a portion adjacent to the wire is joined to one end of the wire, and the inner lead is joined.
When forming a lead frame having a die pad portion for mounting the semiconductor chip and an inner lead portion corresponding to the inner lead, a predetermined portion corresponding to the joint portion of the inner lead portion is bent upward. A lead frame forming process;
A lead shape processing step of crushing the top portion of a predetermined portion corresponding to the joint portion of the inner lead portion into a nail head by pressing the lead frame obtained by the lead frame forming step;
A chip bonding step of bonding the semiconductor chip to the die pad portion of the lead frame obtained through the lead shape processing step;
A wire connection step of connecting the semiconductor chip bonded to the die pad portion by the chip bonding step and a top portion of a predetermined portion corresponding to the bonding portion of the inner lead portion via a wire;
When sealing the semiconductor chip connected through the wire in the wire connection step and the predetermined portion corresponding to the joint portion of the inner lead portion including the top portion in a resin package by molding, A molding step for performing molding so that a predetermined portion corresponding to the outer surface portion of the inner lead portion is not covered with resin;
A method for manufacturing a semiconductor device, comprising: 請求項３に記載の方法によって製造された半導体装置。A semiconductor device manufactured by the method according to claim 3.
JP26001998A 1998-09-14 1998-09-14 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3723351B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26001998A JP3723351B2 (en) 1998-09-14 1998-09-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26001998A JP3723351B2 (en) 1998-09-14 1998-09-14 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000091486A JP2000091486A (en) 2000-03-31
JP3723351B2 true JP3723351B2 (en) 2005-12-07

Family

ID=17342188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26001998A Expired - Lifetime JP3723351B2 (en) 1998-09-14 1998-09-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3723351B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073830A (en) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd Lead frame and method of manufacturing same
JP2010283252A (en) * 2009-06-08 2010-12-16 Denso Corp Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2000091486A (en) 2000-03-31

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
US6069408A (en) Semiconductor device and method of manufacturing semiconductor device
CN100416815C (en) Lead frame with included passive devices
US20060017143A1 (en) Semiconductor device and its manufacturing method
CN101611484A (en) Leadless semiconductor encapsulation and manufacture method thereof
JP2008160148A (en) Method of forming electronic package
JP2005531137A (en) Partially patterned leadframe and method for its manufacture and use in semiconductor packaging
JPH11307675A (en) Resin-encapsulate semiconductor device and its manufacture
US5244838A (en) Process and apparatus for assembling and resin-encapsulating a heat sink-mounted semiconductor power device
JP3405202B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2003174131A (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH0746713B2 (en) Semiconductor mounting board
JP2000124240A (en) Lead frame, resin-sealed semiconductor device using the same and its manufacture
JP3723351B2 (en) Semiconductor device and manufacturing method thereof
US20010042912A1 (en) Dual-die integrated circuit package
JPH0936155A (en) Manufacture of semiconductor device
JP4570797B2 (en) Manufacturing method of semiconductor device
JP3847432B2 (en) Resin-encapsulated semiconductor device and manufacturing method thereof
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP3823651B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2737714B2 (en) Method for manufacturing semiconductor device
JP2000277559A (en) Semiconductor package and manufacture thereof
JP3434226B2 (en) Fixed lead frame and method of manufacturing the same
JP2002164497A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 8

EXPY Cancellation because of completion of term