JP2010283252A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010283252A JP2010283252A JP2009136905A JP2009136905A JP2010283252A JP 2010283252 A JP2010283252 A JP 2010283252A JP 2009136905 A JP2009136905 A JP 2009136905A JP 2009136905 A JP2009136905 A JP 2009136905A JP 2010283252 A JP2010283252 A JP 2010283252A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wire
- die pad
- end side
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
- H01L2224/48248—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
- H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/4909—Loop shape arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、ダイパッドに搭載された半導体素子とリードとをワイヤで結線したものを、モールド樹脂で封止してなる半導体装置、および、そのような半導体装置の製造方法に関する。 The present invention relates to a semiconductor device in which a semiconductor element mounted on a die pad and a lead are connected with a wire and sealed with a mold resin, and a method for manufacturing such a semiconductor device.
従来より、この種の半導体装置としては、ダイパッドの上面に半導体素子を搭載し、細長板状をなす複数本のリードを、一端側がダイパッドに対向し他端側がダイパッドから離れる方向に延びるように配置し、リードの上面と半導体素子との間でワイヤボンディングを行って、当該間をワイヤで結線し、リードの他端側を露出させつつ、ダイパッド、半導体素子、リードおよびワイヤをモールド樹脂で封止してなるものが一般的である。 Conventionally, this type of semiconductor device has a semiconductor element mounted on the upper surface of a die pad, and a plurality of elongated plate-like leads are arranged so that one end faces the die pad and the other end extends in a direction away from the die pad. Then, wire bonding is performed between the upper surface of the lead and the semiconductor element, and the gap is connected with a wire, and the other end side of the lead is exposed, and the die pad, the semiconductor element, the lead, and the wire are sealed with a mold resin. What is formed is common.
このような半導体装置においては、たとえば、はんだリフロー時に発生する応力や、冷熱サイクル時に発生する応力等により、モールド樹脂とリードとの剥離が生じ、その剥離が進行することによってモールド樹脂内部のワイヤが断線するという問題があった。 In such a semiconductor device, for example, peeling between the mold resin and the lead occurs due to stress generated at the time of solder reflow, stress generated at the time of the thermal cycle, and the wire inside the mold resin is caused by the progress of the peeling. There was a problem of disconnection.
この問題に対して、従来では、リードのうちワイヤが接続されている部位、すなわちリードのワイヤ接続部の近くに窪みを設けることによって、当該リードのワイヤ接続部近辺のモールド樹脂とリードとの密着強度を上げるようにしたものが提案されている(たとえば、特許文献1参照)。 Conventionally, in order to solve this problem, by providing a depression near the wire connecting portion of the lead, that is, near the wire connecting portion of the lead, the mold resin and the lead in the vicinity of the wire connecting portion of the lead are closely attached. The thing which raised intensity | strength is proposed (for example, refer patent document 1).
本発明者は、上記特許文献1について、試作検討を行った。図17は、本発明者の試作品としての半導体装置の要部構成を示す概略断面図である。 The present inventor conducted a trial production of Patent Document 1 described above. FIG. 17 is a schematic cross-sectional view showing a main configuration of a semiconductor device as a prototype of the present inventor.
この試作品においては、図17に示されるように、リード30のうちワイヤボンディングを行うインナーリードの近傍に窪みKを作ることで、モールド樹脂50と当該インナーリードと密着強度を上げて、剥離発生を防止している。
In this prototype, as shown in FIG. 17, by forming a depression K in the vicinity of the inner lead of the
この試作品の構造では、図17中の矢印Yに示されるように、たとえばモールド樹脂50の外部からモールド樹脂50の剥離が進展してきた場合、その剥離の進展は図17中の剥離進展停止点Pにて停止すると考えられる。しかし、この構造では、剥離進展停止点Pがモールド樹脂50であるため、その箇所Pで当該剥離の進展が止まったとしても、応力により樹脂割れWが発生する可能性がある。
In the structure of this prototype, as shown by an arrow Y in FIG. 17, for example, when the peeling of the
そして、この樹脂割れWが窪みKを縦断した場合、再度、剥離の進展が進行してワイヤ接続部まで到達するため、ワイヤ40の断線が防止できないという問題がある。つまり、上記特許文献1に準拠する試作品の構造では、あくまでも、窪みKによってモールド樹脂50とインナーリードとの密着力を増強させることによるモールド樹脂50の剥離防止を行っているのみであり、当該剥離の進行を停止させるという点では不十分であると推定される。
And when this resin crack W cuts the hollow K longitudinally, since progress of peeling again advances and reaches a wire connection part, there exists a problem that the disconnection of the
本発明は、上記問題に鑑みてなされたものであり、ダイパッドに搭載された半導体素子とリードとをワイヤで結線したものを、モールド樹脂で封止してなる半導体装置において、リードとモールド樹脂の剥離によるワイヤの断線を適切に防止することを目的とする。 The present invention has been made in view of the above problems, and in a semiconductor device in which a semiconductor element mounted on a die pad and a lead are connected with a wire and sealed with a mold resin, the lead and the mold resin It aims at preventing the disconnection of the wire by peeling appropriately.
上記目的を達成するため、請求項1に記載の発明においては、モールド樹脂(50)の内部に位置するリード(30)においては、ワイヤ(40)が接続されている部位は、当該ワイヤ(40)が接続されている部位よりもリード(30)の一端側および他端側の上面(31)に対して段差を有して突出する突出部(32)とされており、この突出部(32)の上面である突出面(33)にワイヤ(40)が接続されており、突出部(32)の段差面(34)は、リード(30)のうち突出部(32)に隣り合う部位の上面(31)を覆うように当該上面(31)側に傾斜した面として構成されていることを特徴としている。 In order to achieve the above object, in the first aspect of the invention, in the lead (30) located inside the mold resin (50), the portion to which the wire (40) is connected is the wire (40). ) To the upper surface (31) on one end side and the other end side of the lead (30) with respect to the portion to which the lead (30) is connected. ) Is connected to the protruding surface (33) which is the upper surface of the protrusion (32), and the stepped surface (34) of the protruding portion (32) is a portion of the lead (30) adjacent to the protruding portion (32). It is configured as a surface inclined toward the upper surface (31) so as to cover the upper surface (31).
それによれば、リード(30)の上面(31)とモールド樹脂(50)との剥離は、インナーリードにおけるリード(30)の一端側または他端側からワイヤ(40)が接続されている部位すなわちワイヤ接続部に進行してくるが、どちら側から進行してきたとしても当該剥離の進行は、ワイヤ接続部としての突出面(33)とその隣の部位の上面(31)との境界を構成する段差面(34)によって止められるから、突出面(33)まで進行することはない。 According to this, the peeling between the upper surface (31) of the lead (30) and the mold resin (50) is caused by the part where the wire (40) is connected from one end side or the other end side of the lead (30) in the inner lead, that is, Although it progresses to the wire connecting portion, the progress of the peeling, regardless of which side it progresses, constitutes the boundary between the protruding surface (33) as the wire connecting portion and the upper surface (31) of the adjacent portion. Since it stops by the level | step difference surface (34), it does not progress to a protrusion surface (33).
また、当該段差面(34)を上記のように傾斜した面とすることでモールド樹脂(50)に対する楔効果が発揮されるから、突出面(33)においてはモールド樹脂(50)の引きはがしに対して強いものとなる。よって、本発明によれば、リード(30)とモールド樹脂(50)の剥離によるワイヤ(40)の断線が適切に防止される。 Further, since the stepped surface (34) is inclined as described above, a wedge effect is exerted on the mold resin (50), so that the mold resin (50) can be peeled off from the projecting surface (33). It will be strong against it. Therefore, according to the present invention, disconnection of the wire (40) due to peeling of the lead (30) and the mold resin (50) is appropriately prevented.
請求項2に記載の発明においては、モールド樹脂(50)の内部に位置するリード(30)においては、ワイヤ(40)が接続されている部位は、当該部位よりもリード(30)の一端側の上面(31)に対して段差を有して突出した突出部(32)とされており、この突出部(32)の上面である突出面(33)にワイヤ(40)が接続されており、突出部(32)の段差面(34)は、リード(30)のうち突出部(32)に隣り合う部位の上面(31)を覆うように当該上面(31)側に傾斜した面として構成されていることを特徴としている。
In the invention according to
それによれば、リード(30)の上面(31)とモールド樹脂(50)との剥離が、インナーリードにおけるリード(30)の一端側からワイヤ接続部に進行してきたとしても、当該剥離の進行は、ワイヤ接続部としての突出部(32)とその隣の部位の上面(31)との境界を構成する段差面(34)によって止められるから、突出面(33)まで進行することはない。 According to this, even if the peeling between the upper surface (31) of the lead (30) and the mold resin (50) proceeds from one end side of the lead (30) in the inner lead to the wire connecting portion, the progress of the peeling does not occur. Since it stops by the level | step difference surface (34) which comprises the boundary of the protrusion part (32) as a wire connection part, and the upper surface (31) of the adjacent site | part, it does not progress to a protrusion surface (33).
また、当該段差面(34)を上記のように傾斜した面とすることで、上記同様に、突出面(33)においてはモールド樹脂(50)の引きはがしに対して強いものとなる。よって、本発明によれば、リード(30)とモールド樹脂(50)の剥離によるワイヤ(40)の断線が防止される。 Moreover, by making the said level | step difference surface (34) into the surface inclined as mentioned above, it becomes strong with respect to the peeling of mold resin (50) in the protrusion surface (33) like the above. Therefore, according to the present invention, disconnection of the wire (40) due to peeling of the lead (30) and the mold resin (50) is prevented.
請求項3に記載の発明においては、モールド樹脂(50)の内部に位置するリード(30)においては、ワイヤ(30)が接続されている部位は、当該部位よりもリード(30)の他端側の上面(31)に対して段差を有して突出した突出部(32)とされており、この突出部(32)の上面である突出面(33)にワイヤ(40)が接続されており、突出部(32)の段差面(34)は、リード(30)のうち突出部(32)に隣り合う部位の上面(31)を覆うように当該上面(31)側に傾斜した面として構成されていることを特徴としている。 In the invention according to claim 3, in the lead (30) located inside the mold resin (50), the portion to which the wire (30) is connected is the other end of the lead (30) rather than the portion. The protrusion (32) protrudes with a step from the upper surface (31) on the side, and the wire (40) is connected to the protrusion surface (33) which is the upper surface of the protrusion (32). The step surface (34) of the protrusion (32) is a surface inclined toward the upper surface (31) side so as to cover the upper surface (31) of the portion adjacent to the protrusion (32) in the lead (30). It is characterized by being composed.
それによれば、リード(30)の上面(31)とモールド樹脂(50)との剥離が、インナーリードにおけるリード(30)の他端側からワイヤ接続部に進行してきたとしても、当該剥離の進行は、ワイヤ接続部としての突出部(32)とその隣の上面(31)との境界を構成する段差面(34)によって止められるから、突出面(33)まで進行することはない。 According to this, even if the peeling between the upper surface (31) of the lead (30) and the mold resin (50) proceeds from the other end side of the lead (30) in the inner lead to the wire connecting portion, the progress of the peeling is performed. Is stopped by the stepped surface (34) constituting the boundary between the protruding portion (32) as the wire connecting portion and the adjacent upper surface (31), and therefore does not travel to the protruding surface (33).
また、当該段差面(34)を上記のように傾斜した面とすることで、上記同様に、突出面(33)においてはモールド樹脂(50)の引きはがしに対して強いものとなる。よって、本発明によれば、リード(30)とモールド樹脂(50)の剥離によるワイヤ(40)の断線が防止される。 Moreover, by making the said level | step difference surface (34) into the surface inclined as mentioned above, it becomes strong with respect to the peeling of mold resin (50) in the protrusion surface (33) like the above. Therefore, according to the present invention, disconnection of the wire (40) due to peeling of the lead (30) and the mold resin (50) is prevented.
ここで、請求項4に記載の発明のように、請求項1〜請求項3に記載の半導体装置においては、段差面(34)は、当該段差面(34)における突出面(33)側に位置する部位が、リード(30)のうち突出部(32)に隣り合う部位の上面(31)を覆うように凹形状に湾曲した面であるものにできる。
Here, as in the invention according to
また、請求項5に記載の発明のように、請求項1〜請求項3に記載の半導体装置においては、突出部(32)のうちリード(30)の長手方向の端部寄りの部位には、当該長手方向に沿い且つ突出面(33)に直交する断面が突出面(33)側に広がるV字形状をなす溝(35)が設けられることにより、当該端部に位置する段差面(34)の傾斜角度は、溝(35)のV字における傾斜角度を承継したものとされているものとしてもよい。上記楔効果を発揮する段差面(34)としてはこういうものにできる。 Further, as in the invention described in claim 5, in the semiconductor device described in claims 1 to 3, the protrusion (32) has a portion near the end in the longitudinal direction of the lead (30). A step surface (34) located at the end is provided by providing a groove (35) having a V-shaped section extending along the longitudinal direction and perpendicular to the projecting surface (33) toward the projecting surface (33). The inclination angle of) may be the one inherited from the inclination angle in the V-shape of the groove (35). Such a stepped surface (34) that exhibits the wedge effect can be formed as described above.
請求項6に記載の発明においては、モールド樹脂(50)の内部に位置するリード(30)の上面(31)においては、ワイヤ(40)が接続されている部位は、当該部位よりもリード(30)の一端側および他端側の上面(31)に対して段差を有して凹んだ凹部(36)とされており、この凹部(36)の底部にワイヤ(40)が接続されていることを特徴としている。
In the invention according to
それによれば、ワイヤ(40)は、ワイヤ接続部としての凹部(36)の底部に接続されるが、凹部(36)の底部はそもそも剥離が進行しにくい場所であるので、リード(30)とモールド樹脂(50)との剥離によるワイヤ(40)の断線が防止される。 According to this, the wire (40) is connected to the bottom of the recess (36) as a wire connecting portion, but the bottom of the recess (36) is a place where peeling does not easily proceed in the first place. Disconnection of the wire (40) due to peeling from the mold resin (50) is prevented.
ここで、請求項7に記載の発明のように、請求項6に記載の半導体装置においては、リード(30)において、凹部(36)の底部とリード(30)における凹部(36)に隣り合う部位の上面(31)との間に位置する段差面(37)は、凹部(36)の底部を覆うように当該底部側に傾斜した面として構成されていてもよい。
Here, as in the invention described in claim 7, in the semiconductor device described in
この凹部(36)の段差面(37)を上記のように傾斜した面とすることでモールド樹脂(50)に対する楔効果が発揮されるから、当該凹部(36)においてはモールド樹脂(50)の引きはがしに対して強いものとなり、好ましい。 Since the stepped surface (37) of the recess (36) is inclined as described above, a wedge effect on the mold resin (50) is exhibited. Therefore, in the recess (36), the mold resin (50) This is preferable because it is strong against peeling.
また、請求項8に記載の発明では、請求項1〜請求項7に記載の半導体装置において、モールド樹脂(50)の内部に位置する前記リード(30)においては、ワイヤ(40)が接続されている部位よりもリード(30)の一端側に位置する部位の表面は、凹凸形状とされており、この凹凸部がモールド樹脂(50)に食い込んでいることを特徴としている。それによれば、リード(30)とモールド樹脂(50)との密着力が向上し、好ましい。 According to an eighth aspect of the present invention, in the semiconductor device according to the first to seventh aspects, a wire (40) is connected to the lead (30) located inside the mold resin (50). The surface of the part located on the one end side of the lead (30) with respect to the part being formed has a concavo-convex shape, and this concavo-convex part bites into the mold resin (50). According to this, the adhesive force between the lead (30) and the mold resin (50) is improved, which is preferable.
また、請求項9に記載の発明では、請求項1〜請求項8に記載の半導体装置において、モールド樹脂(50)の内部に位置するリード(30)のうち、ワイヤ(40)が接続されている部位よりもリード(30)の一端側に位置する部位は、ワイヤ(40)が接続されている部位よりも表面粗度が小さく、前記モールド樹脂(50)との密着性が小さいものとされていることを特徴としている。 Moreover, in the semiconductor device according to the ninth aspect, in the semiconductor device according to the first to eighth aspects, the wire (40) is connected among the leads (30) positioned inside the mold resin (50). The part located on one end side of the lead (30) from the part where the wire (40) is located has a smaller surface roughness than the part to which the wire (40) is connected, and the adhesiveness to the mold resin (50) is small. It is characterized by having.
それによれば、インナーリードのうちワイヤ接続部よりもモールド樹脂(50)の内部側に位置する部位が、当該ワイヤ接続部よりもモールド樹脂(50)の剥離が発生しやすくなるが、この部位が優先的に剥離することで、発生する応力を開放することが可能となる。また、この部位は、ワイヤ断線や水分侵入とは無縁の場所であり、剥離が発生しても、その影響は小さい。 According to this, a part of the inner lead located on the inner side of the mold resin (50) with respect to the wire connection part is more likely to peel off the mold resin (50) than the wire connection part. By preferentially peeling, the generated stress can be released. Moreover, this part is a place unrelated to wire breakage or moisture intrusion, and even if peeling occurs, the influence is small.
請求項10に記載の発明は、ダイパッド(10)の上面(11)に半導体素子(20)を搭載し、細長板状をなす複数本のリード(30)を、一端側がダイパッド(10)に対向し他端側がダイパッド(10)から離れる方向に延びるように配置し、リード(30)の上面(31)と半導体素子(20)との間で、ワイヤボンディングを行って、当該間をワイヤ(40)で結線し、リード(30)の他端側を露出させつつ、ダイパッド(10)、半導体素子(20)、リード(30)およびワイヤ(40)を、モールド樹脂(50)で封止するようにした半導体装置の製造方法において、次の点を特徴とするものである。 According to the tenth aspect of the present invention, the semiconductor element (20) is mounted on the upper surface (11) of the die pad (10), a plurality of elongated plates (30) are arranged, and one end side faces the die pad (10). The other end side extends in a direction away from the die pad (10), wire bonding is performed between the upper surface (31) of the lead (30) and the semiconductor element (20), and a wire (40 The die pad (10), the semiconductor element (20), the lead (30), and the wire (40) are sealed with the mold resin (50) while exposing the other end of the lead (30). The semiconductor device manufacturing method described above is characterized by the following points.
・複数本のリード(30)として、ワイヤ(40)が接続される部位が、当該部位よりも一端側および他端側に位置する部位の上面(31)に対して段差を有して突出した突出部(32)とされ、且つ、突出部(32)の段差面(34)が、突出部(32)に隣り合う部位の上面(31)を覆うように当該上面(31)側に傾斜した面として構成されている第1のリード(30a)と、記ワイヤ(40)が接続される部位が、当該部位よりも一端側および他端側に位置する部位の上面(31)に対して段差を有して凹んだ凹部(36)とされている第2のリード(30b)とを用いること。 -As a plurality of leads (30), the part to which the wire (40) is connected protruded with a step from the upper surface (31) of the part located on one end side and the other end side from the part The step (34) of the protrusion (32) is inclined to the upper surface (31) side so as to cover the upper surface (31) of the portion adjacent to the protrusion (32). The part where the first lead (30a) configured as a surface and the wire (40) are connected is a step with respect to the upper surface (31) of the part located on one end side and the other end side of the part. And a second lead (30b) which is a concave recess (36).
・さらに、第1のリード(30a)と第2のリード(30b)とを交互に隣り合って配置すること。 Further, the first leads (30a) and the second leads (30b) are alternately arranged adjacent to each other.
・その後、ワイヤボンディング工程では、半導体素子(20)に1次ボンディングを行った後に、第1のリード(30a)における突出部(32)の上面である突出面(33)に2次ボンディングを行ってワイヤ(40)の結線を行い、続いて、当該結線が行われた第1のリード(30a)の隣に位置する第2のリード(30b)における凹部(36)の底部に1次ボンディングを行った後に、当該半導体素子(20)に2次ボンディングを行うことによりワイヤ(40)の結線を行うこと。本製造方法はこれらの点を特徴としている。 Thereafter, in the wire bonding step, after the primary bonding is performed on the semiconductor element (20), the secondary bonding is performed on the protruding surface (33) which is the upper surface of the protruding portion (32) of the first lead (30a). Then, the wire (40) is connected, and then primary bonding is performed on the bottom of the recess (36) in the second lead (30b) located next to the first lead (30a) where the connection is made. After performing, the wire (40) is connected by performing secondary bonding to the semiconductor element (20). This manufacturing method is characterized by these points.
つまり、本発明の製造方法は、上記請求項1のリードを第1のリード(30a)とし、上記請求項6のリードを第2のリード(30b)として、これらを交互に配置した状態で上記のようにワイヤボンディングを行うものである。
That is, in the manufacturing method of the present invention, the lead of claim 1 is a first lead (30a), the lead of
それによれば、ボンディングツールの動きは、半導体素子(20)のパッド(21)→第1のリード(30a)→その隣の第2のリード(30b)→半導体素子(20)のパッド(21)→同じ半導体素子(20)におけるその隣のパッド(21)→第1のリード(30a)・・・、というようになり、一般の場合に比べて移動距離が短くなるので、ワイヤボンディング作業時間の短縮が図れるとともに、ワイヤ角度が直交に近い1次ボンディングによって凹部(36)の底部への結線が容易になる。 According to this, the movement of the bonding tool is as follows: the pad (21) of the semiconductor element (20) → the first lead (30a) → the second lead (30b) next to it → the pad (21) of the semiconductor element (20). → The next pad (21) in the same semiconductor element (20) → the first lead (30a)..., And the movement distance is shorter than in the general case. Shortening can be achieved, and wire connection to the bottom of the recess (36) is facilitated by primary bonding in which the wire angle is nearly orthogonal.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1(a)は、本発明の第1実施形態に係る半導体装置1の概略平面構成を示す図であり、図1(b)は、(a)中の一点鎖線A−Aに沿った同半導体装置1の概略断面図であり、(c)は、同半導体装置1におけるインナーリードの要部を示す概略断面図である。なお、図1(a)では、半導体装置1のうちモールド樹脂50で封止されている構成要素を示してある。
(First embodiment)
FIG. 1A is a diagram showing a schematic plan configuration of the semiconductor device 1 according to the first embodiment of the present invention, and FIG. 1B is a diagram along the alternate long and short dash line AA in FIG. 2 is a schematic cross-sectional view of the semiconductor device 1, and FIG. 3C is a schematic cross-sectional view showing a main part of an inner lead in the semiconductor device 1. FIG. 1A shows components of the semiconductor device 1 that are sealed with the
本実施形態の半導体装置1は、大きくは、ダイパッド10と、ダイパッド10の上面11に搭載された半導体素子20と、ダイパッド10の周囲に設けられたリード30と、リード30の上面31側と半導体素子20とを結線するワイヤ40と、これらを封止するモールド樹脂50とを備えて構成されている。
The semiconductor device 1 of the present embodiment is roughly divided into a
ダイパッド10は、Cuや42アロイなどよりなるリードフレームのアイランドや、Cuや鉄またはアルミニウムなどよりなるヒートシンクなどとして構成されるものであり、板状をなす。ここでは、ダイパッド10は矩形板状をなしている。
The
半導体素子20は、半導体プロセスで形成されたシリコン半導体チップなどであり、具体的には、ICチップやトランジスタ素子、ダイオードなどよりなる。また、この半導体素子20は、図示しないはんだや接着剤などのダイボンド材によりダイパッド10の上面11に接合され、固定されている。
The
リード30は、Cuや42アロイなどの一般的なリードフレームのリードを用いて、後述する突出部32を加工したものである。そして、複数個のリード30がダイパッド10の周囲に配置されている。個々のリード30は細長板状をなしており、その長手方向の一端側をダイパッド10に対向させ他端側がダイパッド10から離れる方向に延びるように配置されている。
The
そして、モールド樹脂50の内部にて、リード30の長手方向の両端の中間に位置する部位の上面31側と半導体素子20のパッド21(図1(a)参照)とがワイヤ40で結線されている。つまり、リード30の一端側であってモールド樹脂50で封止されている部位、すなわちインナーリードの上面31側と半導体素子20とがワイヤ40で結線されている。
Then, inside the
なお、リード30の上面31とは、リード30の両板面のうちのダイパッド10の上面(つまり、ダイパッド10における半導体素子20の搭載面)11と同一方向を向いている面である。
The
ここで、ワイヤ40は金やアルミニウムなどよりなり、一般的なワイヤボンディング方法により形成されたものである。そして、このワイヤ40によって、半導体素子20とリード30とが電気的に接続されている。
Here, the
また、モールド樹脂50はエポキシ樹脂などの一般のモールド材料よりなるもので、トランスファーモールド法などにより形成されるものである。このモールド樹脂50は、リード30の他端側をモールド樹脂50より露出させつつ、ダイパッド10、半導体素子20、リード30およびワイヤ40を封止し、これら封止された部位を保護している。
The
このように、本実施形態の半導体装置1は、ダイパッド10の上面11に半導体素子20を搭載し、ダイパッド10側に一端側が位置し他端側がダイパッド10から離れる方向に延びるリード30をダイパッド10の周囲に配置し、このリード30の他端側が露出するように、これらをモールド樹脂50で封止した樹脂封止型の半導体装置1を構成している。
As described above, the semiconductor device 1 according to the present embodiment has the
さらに、本実施形態の半導体装置1においては、図1に示されるように、モールド樹脂50の内部に位置するリード30すなわちインナーリードにおいて、その上面31側に、当該上面31より突出する突出部32が形成されている。そして、この突出部32の上面である突出面33にワイヤ40が接続されている。
Furthermore, in the semiconductor device 1 of the present embodiment, as shown in FIG. 1, in the lead 30 positioned inside the
このように突出部32は、リード30におけるワイヤ40が接続されている部位、つまりワイヤ接続部である。そして、この突出部32は、モールド樹脂50内において突出部32よりもリード30の一端側および他端側の部位の上面31に対して、段差を有して突出したものである。
As described above, the protruding
また、突出部32の段差面34は、突出面33と、リード30における突出部32に隣り合う部位の上面31との間に位置するものである。言い換えれば、突出部32の突出面33は、モールド樹脂50内のリード30における突出部32以外の上面31に対して、段差面34の分、高くなっているものである。
Further, the
そして、本実施形態では、図1(b)、(c)に示されるように、この突出部32の段差面34は、リード30における突出部32に隣り合う部位の上面31を覆うように当該上面31側に傾斜した面として構成されている。
In this embodiment, as shown in FIGS. 1B and 1C, the stepped
具体的には、この段差面34は凹形状に湾曲した面であり、当該段差面34における突出面33側に位置する部位が、当該段差面34に隣り合う部位の上面31側に傾斜し、当該上面31を覆う形とされている。
Specifically, the
つまり、図1(c)に示されるように、段差面34のうち突出面33寄りの部位と、当該段差面34に隣り合う部位の上面31とのなす角度θが鋭角となっており、このような鋭角を形成するように、段差面34のうち突出面33寄りの部位が傾斜した面とされている。さらに言うならば、段差面34のうち突出面33寄りの部位は、当該段差面34に隣り合う部位の上面31と直角な方向に対して当該上面31側に傾いた面とされている。
That is, as shown in FIG. 1C, the angle θ formed by the portion of the
なお、本実施形態では、段差面34は、突出部32におけるリード30の一端側の端部および突出部32におけるリード30の他端側の端部の両方に設けられているが、これら両方の段差面34の構成は同じである。このような段差面34を持って突出する突出部32を有するリード30は、プレス加工やエッチング加工などにより形成される。
In the present embodiment, the
そして、本実施形態の半導体装置1は、ダイパッド10の上面11に半導体素子20を搭載・固定し、複数本のリード30をダイパッド10の周囲に配置し、リード30の上面31と半導体素子20との間でワイヤボンディングを行って、当該間をワイヤ40で結線した後、このものを、金型などに設置して、リード30の他端側を露出させつつモールド樹脂50で封止することにより、製造される。
In the semiconductor device 1 of the present embodiment, the
ところで、本実施形態によれば、リード30の上面31とモールド樹脂50との剥離は、インナーリードにおけるリード30の一端側または他端側からワイヤ接続部に進行してくるが、どちら側から進行してきたとしても当該剥離の進行は、段差面34によって止められるから、ワイヤ接続部である突出面33まで進行することはない。
By the way, according to the present embodiment, the peeling between the
つまり、本実施形態によれば、リード30のインナーリードに突出部32を設け、この突出部32の突出面33にワイヤ40を接続することにより、ワイヤ接続部の周囲からのモールド樹脂50の剥離進行が、突出部32の段差面34によって止められるから、従来のように、当該剥離がワイヤ接続部まで進行するのを防止できる。
That is, according to the present embodiment, the protruding
ちなみに、従来では、上記図17に示したように、剥離停止点が樹脂であるため、樹脂割れにより、再び剥離が進行する恐れがあったが、本実施形態ではそのような懸念はなくなる。 Incidentally, conventionally, as shown in FIG. 17 above, since the peeling stop point is a resin, there is a possibility that the peeling may proceed again due to a resin crack. However, in this embodiment, there is no such concern.
また、リード30の上面31からのモールド樹脂50の剥離は、当該剥離の進行方向に発生するせん断応力と、当該剥離の進行方向と直交する方向(つまり、リード30の厚さ方向)に発生する引きはがし応力との2つの応力により発生する。ここで、上記段差面34による剥離進行の停止は、せん断応力に対しては効果がある。
Further, the peeling of the
そして、本実施形態では、さらに、段差面34を上記のように傾斜した面とすることでモールド樹脂50に対する楔効果が発揮されるから、突出面33においてはモールド樹脂50の引きはがし応力に対して強いものとなる。
In this embodiment, since the stepped
つまり、本実施形態では、モールド樹脂50の剥離を発生させる上記2つの応力の両方に耐性を有する構成となっている。よって、本実施形態によれば、リード30とモールド樹脂50の剥離によるワイヤ40の断線が適切に防止される。
That is, in this embodiment, it has a configuration that is resistant to both of the two stresses that cause peeling of the
(第2実施形態)
図2は、本発明の第2実施形態に係る半導体装置2の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、突出部32の構成を一部変更したものであり、ここでは、上記第1実施形態との相違点を中心に述べることとする。
(Second Embodiment)
FIG. 2 is a diagram showing a schematic cross-sectional configuration of the
上記第1実施形態では、ワイヤ接続部である突出部32は、モールド樹脂50内において突出部32よりもリード30の一端側および他端側の両方の端部側の部位の上面31に対して、段差を有して突出したものであった。
In the first embodiment, the protruding
それに対して、図2に示されるように、本実施形態では、モールド樹脂50の内部に位置するリード30においては、ワイヤ接続部である突出部32は、突出部32よりもリード30の一端側(つまりモールド樹脂50の内部側)の上面31に対して段差を有して突出し、他端側の上面31に対しては突出せず同一面とされたものとしている。
On the other hand, as shown in FIG. 2, in the present embodiment, in the lead 30 positioned inside the
つまり、本実施形態のワイヤ接続部は、当該ワイヤ接続部よりもインナーリードの一端側の上面31のみに対して段差を有して突出した突出部32として構成され、その突出面33にワイヤ40が接続されている。また、この場合、リード30の一端側に位置する段差面34は、上記同様の傾斜面として構成されている。
That is, the wire connection portion of the present embodiment is configured as a
本実施形態によれば、リード30の上面31とモールド樹脂50との剥離が、インナーリードにおけるリード30の一端側からワイヤ接続部に向かって進行しやすい場合に効果がある。つまり、当該剥離が、インナーリードにおけるリード30の一端側から進行してきたとしても、当該剥離の進行は段差面34によって止められるから、突出面33まで進行することはない。
According to the present embodiment, there is an effect when peeling between the
また、本実施形態においても、段差面34を上記傾斜面とすることで、上記同様に、突出面33においてはモールド樹脂50の引きはがしに対して強いものとなる。つまり、本実施形態によっても、モールド樹脂50の剥離を発生させる上記2つの応力の両方に耐性を有する構成が実現され、リード30とモールド樹脂50の剥離によるワイヤ40の断線が防止される。
Also in the present embodiment, by setting the
(第3実施形態)
図3は、本発明の第3実施形態に係る半導体装置3の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、突出部32の構成を一部変更したものであり、ここでは、上記第1実施形態との相違点を中心に述べることとする。
(Third embodiment)
FIG. 3 is a diagram showing a schematic cross-sectional configuration of the semiconductor device 3 according to the third embodiment of the present invention. In the present embodiment, the configuration of the protruding
図3に示されるように、本実施形態では、モールド樹脂50の内部に位置するリード30においては、ワイヤ接続部である突出部32は、突出部32よりもリード30の他端側(つまりモールド樹脂50の外部側)の上面31に対して段差を有して突出し、一端側の上面31に対しては突出せず同一面とされたものとしている。
As shown in FIG. 3, in the present embodiment, in the lead 30 positioned inside the
つまり、本実施形態のワイヤ接続部は、当該ワイヤ接続部よりもインナーリードの他端側の上面31のみに対して段差を有して突出した突出部32として構成され、その突出面33にワイヤ40が接続されている。また、この場合、リード30の他端側に位置する段差面34は、上記同様の傾斜面として構成されている。
That is, the wire connection portion of the present embodiment is configured as a
本実施形態によれば、リード30の上面31とモールド樹脂50との剥離が、インナーリードにおけるリード30の他端側からワイヤ接続部に向かって進行しやすい場合に効果がある。つまり、当該剥離が、インナーリードにおけるリード30の他端側から進行してきたとしても、当該剥離の進行は段差面34によって止められるから、突出面33まで進行することはない。
According to the present embodiment, there is an effect when the peeling between the
また、本実施形態においても、段差面34を上記傾斜面とすることで、上記同様に、突出面33においてはモールド樹脂50の引きはがしに対して強いものとなる。つまり、本実施形態によっても、モールド樹脂50の剥離を発生させる上記2つの応力の両方に耐性を有する構成が実現され、リード30とモールド樹脂50の剥離によるワイヤ40の断線が防止される。
Also in the present embodiment, by setting the
(第4実施形態)
図4は、本発明の第4実施形態に係る半導体装置4の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、突出部32の段差面34の構成を変更したことが相違するものであり、ここでは、その相違点を中心に述べることとする。
(Fourth embodiment)
FIG. 4 is a diagram showing a schematic cross-sectional configuration of a
上記第1実施形態では、段差面34をエッチングなどにより凹状に湾曲した面とすることで上記傾斜面を構成していた。
In the said 1st Embodiment, the said inclined surface was comprised by making the level |
それに対して、図4に示されるように、本実施形態では、突出部32のうちリード30の長手方向(図4中の左右方向)に沿った端部寄りの部位に、溝35を設けている。この溝35においては、リード30の長手方向に沿い且つ突出面33に直交する断面形状が、突出面33側に広がるV字形状をなすものとされている。
On the other hand, as shown in FIG. 4, in the present embodiment, a
それにより、突出部32のうちリード30の長手方向の端部に位置する段差面34の傾斜角度は、溝35のV字における傾斜角度を承継したものとされている。ここで、当該V字の傾斜角度とは、当該V字を構成する溝35の2つの側面と、突出部32に隣り合う上面31とのなす角度であり、この角度は上記第1実施形態の角度θ(上記図1(c)参照)と同様に、鋭角をなしている。
As a result, the inclination angle of the stepped
このように本実施形態では、突出部32の端部寄りの部分に溝35を設け、当該端部を押し広げる形で傾斜させることにより、段差面34と当該突出部32に隣り合う部位の上面31とのなす角度が鋭角となるように傾斜した面として、当該段差面34を構成している。
As described above, in the present embodiment, the
次に、この溝35の形成方法について、図5を参照して述べる。図5は、本実施形態のリード30における傾斜した段差面34の形成方法を示す工程図であり、上記図4に対応した断面にてワークを示している。
Next, a method for forming the
まず、図5(a)に示されるように、リード30に対して、エッチングやプレス加工を施すことにより、突出部32を形成する。次に、上記溝35に対応した凸形状の突起T2を有する金型T1を用いて、プレス加工を行うことにより、図5(b)に示されるように、突出部32の端部寄りの部位に上記溝35を形成する。
First, as shown in FIG. 5A, the
この溝35の形成により、溝35の外側に位置する突出部32の端部が押し広げられ、段差面34が傾斜する。こうして溝35が形成され、本実施形態のリード30における傾斜した段差面34ができあがる。
Due to the formation of the
そして、本実施形態によっても、この傾斜した段差面34によって、リード30の一端側および他端側からのモールド樹脂50の剥離進行の停止、および、上記楔効果によるモールド樹脂50の引きはがし応力に対する耐性の確保がなされる。
Also in this embodiment, the inclined stepped
ここで、上記図5(a)に示される突出部32の突出面33に対して、ワイヤボンディングのコイニング工程を行い、その後、上記溝35の形成を行ってもよいが、このコイニング工程における金型を上記図5(a)に示される形状の金型T1とすれば、コイニング工程において同時に溝35を形成することも可能である。この場合、追加工としての溝35の形成工程を増加することがなくなる。
Here, a coining process of wire bonding may be performed on the projecting
(第5実施形態)
図6(a)は、本発明の第5実施形態に係る半導体装置5の概略断面構成を示す図であり、図6(b)は、同半導体装置5におけるインナーリードの要部を示す概略断面図である。本実施形態は、上記第4実施形態に示した溝35を有する突出部32の構成を一部変更したものであり、ここでは、上記第4実施形態との相違点を中心に述べることとする。
(Fifth embodiment)
FIG. 6A is a diagram showing a schematic cross-sectional configuration of the semiconductor device 5 according to the fifth embodiment of the present invention, and FIG. 6B is a schematic cross-sectional view showing the main part of the inner lead in the semiconductor device 5. FIG. In the present embodiment, the configuration of the protruding
上記第4実施形態では、突出部32は、モールド樹脂50内において突出部32よりもリード30の一端側および他端側の両方の端部側の部位の上面31に対して、段差面34を有して突出していた。
In the fourth embodiment, the
それに対して、図6に示されるように、本実施形態では、モールド樹脂50の内部に位置するリード30においては、ワイヤ接続部である突出部32は、突出部32よりもリード30の一端側(つまりモールド樹脂50の内部側)の上面31のみに対して段差を有して突出し、他端側の上面31に対しては突出せず同一面とされたものとしている。そして、この場合も、リード30の一端側に位置する段差面34は、上記第4実施形態と同様、溝35による傾斜面として構成されている。
On the other hand, as shown in FIG. 6, in the present embodiment, in the lead 30 located inside the
そして、本実施形態によれば、この傾斜した段差面34によって、リード30の一端側からのモールド樹脂50の剥離進行の停止、および、上記楔効果によるモールド樹脂50の引きはがし応力に対する耐性の確保がなされる。
According to the present embodiment, the inclined stepped
(第6実施形態)
図7(a)は、本発明の第6実施形態に係る半導体装置6の概略断面構成を示す図である。図7(b)は、同半導体装置6におけるインナーリードの要部を示す概略断面図である。本実施形態も、上記第4実施形態に示した溝35を有する突出部32の構成を一部変更したものであり、ここでは、上記第4実施形態との相違点を中心に述べることとする。
(Sixth embodiment)
FIG. 7A is a diagram showing a schematic cross-sectional configuration of a
図7に示されるように、本実施形態では、モールド樹脂50の内部に位置するリード30においては、ワイヤ接続部である突出部32は、突出部32よりもリード30の他端側(つまりモールド樹脂50の外部側)の上面31のみに対して段差を有して突出し、他端側の上面31に対しては突出せず同一面とされたものとしている。そして、この場合も、リード30の一端側に位置する段差面34は、上記第4実施形態と同様、溝35による傾斜面として構成されている。
As shown in FIG. 7, in the present embodiment, in the lead 30 located inside the
そして、本実施形態によれば、この傾斜した段差面34によって、リード30の他端側からのモールド樹脂50の剥離進行の停止、および、上記楔効果によるモールド樹脂50の引きはがし応力に対する耐性の確保がなされる。
According to the present embodiment, the
(第7実施形態)
図8は、本発明の第7実施形態に係る半導体装置7の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、リード30におけるワイヤ接続部を上記突出部ではなく、凹部36としたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
(Seventh embodiment)
FIG. 8 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 7 according to the seventh embodiment of the present invention. The present embodiment is different from the first embodiment in that the wire connecting portion of the
図8に示されるように、本実施形態の半導体装置7においては、モールド樹脂50の内部に位置するリード30すなわちインナーリードにおいて、その上面31側には、当該上面31よりも凹んだ凹部36が形成されている。
As shown in FIG. 8, in the semiconductor device 7 of the present embodiment, in the lead 30 that is located inside the
この凹部36は、リード30の一端側および他端側の上面31に対して段差を有して凹んだものであり、この凹部36の底部にワイヤ40が接続されている。つまり、この凹部36は、リード30のワイヤ接続部として構成されている。このような凹部36はエッチングやプレス加工などにより形成される。
The
本実施形態によれば、ワイヤ40は、ワイヤ接続部としての凹部36の底部に接続されるが、凹部36の底部はそもそも剥離が進行しにくい場所である。そのため、リード30とモールド樹脂50との剥離によるワイヤ40の断線が防止される。
According to the present embodiment, the
(第8実施形態)
図9は、本発明の第8実施形態に係る半導体装置の要部を示す概略断面図である。本実施形態は、上記第7実施形態において、さらに凹部36の段差面37を変更したものであり、ここでは、その変更点を中心に述べることとする。
(Eighth embodiment)
FIG. 9 is a schematic cross-sectional view showing the main part of the semiconductor device according to the eighth embodiment of the present invention. In this embodiment, the
図9に示されるように、凹部36の段差面37は、リード30において、凹部36の底部とリード30における凹部36に隣り合う部位の上面31との間に位置する面であり、この段差面37は、凹部36の底部を覆うように当該底部側に傾斜した面として構成されている。ここでは、上記第1実施形態に示したようなエッチングなどにより凹状に湾曲した面として、段差面34を傾斜面として構成している。
As shown in FIG. 9, the
それによれば、この凹部36の段差面37を上記傾斜面とすることでモールド樹脂50に対する楔効果が発揮されるから、当該凹部36においてはモールド樹脂50の引きはがし応力に対しても耐性を有するため、好ましい。
According to this, since the stepped
(第9実施形態)
図10は、本発明の第9実施形態に係る半導体装置の要部を示す概略断面図であり、ワイヤ接続部の種々の例を示すものである。
(Ninth embodiment)
FIG. 10 is a schematic cross-sectional view showing the main part of the semiconductor device according to the ninth embodiment of the present invention, and shows various examples of the wire connection part.
上記各実施形態においては、リード30におけるワイヤ接続部としての突出部32や凹部36を、エッチングやプレス加工により形成していたが、本実施形態では、これら突出部32や凹部36を、リード30の折り曲げ加工により形成するものである。
In each of the above embodiments, the
図10において、(a)に示される例は、折り曲げ加工により凹部36を形成した例であり、(b)および(c)に示される例は、折り曲げ加工により突出部32を形成した例である。なお、突出部32の場合は、折り曲げ加工後にエッチングや切削などにより、段差面34を上記傾斜面に加工すればよい。
In FIG. 10, the example shown in (a) is an example in which the
この折り曲げ加工によれば、上記突出部32や凹部36による効果に加えて、次のような効果が期待される。
According to this bending process, the following effects are expected in addition to the effects of the
すなわち、本実施形態のような折り曲げ加工されたリード30によれば、リード30とモールド樹脂50との界面の距離について、インナーリードにおけるリード30の一端側からワイヤ接続部までの距離、および、インナーリードにおけるリード30の他端側からワイヤ接続部までの距離を、長くとることができるというメリットがある。この距離が長いほど、モールド樹脂50の剥離がワイヤ接続部に到達するまでの時間が長くなり、好ましい。
That is, according to the
(第10実施形態)
図11は、本発明の第10実施形態に係る半導体装置の要部を示す概略断面図であり、(a)はリード30の一端側の上面図、(b)は(a)中の一点鎖線B−Bに沿った概略断面構成を示す図である。本実施形態は、上記した各実施形態と組み合わせて適用されるものである。
(10th Embodiment)
11A and 11B are schematic cross-sectional views showing the main part of the semiconductor device according to the tenth embodiment of the present invention. FIG. 11A is a top view of one end side of the
すなわち、本実施形態では、図11に示されるように、モールド樹脂50の内部に位置するリード30、すなわちインナーリードにおいて、上記実施形態のような突出部32や凹部36のようなワイヤ接続部よりもリード30の一端側(つまりリード30におけるモールド樹脂50の内部側)に位置する部位の表面を、凹凸形状としている。
That is, in this embodiment, as shown in FIG. 11, in the lead 30 located inside the
図11では、当該ワイヤ接続部よりもリード30の一端側に位置する部位に、凹みを設けて凹凸形状を構成している。そして、半導体装置においては、この凹凸部がモールド樹脂50に食い込んでいるため、リード30とモールド樹脂50との密着力が向上し、好ましい。
In FIG. 11, a recess is provided in a portion located on one end side of the
また、図12は、本第10実施形態の他の例を示す概略断面図であり、(a)はリード30の一端側の上面図、(b)は(a)中の一点鎖線C−Cに沿った概略断面構成を示す図である。この図12の例では、当該ワイヤ接続部よりもリード30の一端側に位置する部位に、上記図11とは逆に凸部を設けて凹凸形状を構成しており、その効果は、上記図11と同様である。
FIG. 12 is a schematic cross-sectional view showing another example of the tenth embodiment, in which (a) is a top view on one end side of the
(第11実施形態)
図13は、従来方法に基づいて本発明者が試作を行った半導体装置の製造方法におけるワイヤボンディング工程を示す工程図であり、(a)は平面図、(b)は(a)中のワイヤ接続部の概略断面図である。
(Eleventh embodiment)
FIGS. 13A and 13B are process diagrams showing a wire bonding process in a method of manufacturing a semiconductor device that the present inventors have made a prototype based on a conventional method, where FIG. 13A is a plan view and FIG. It is a schematic sectional drawing of a connection part.
図13を参照して、従来のこの種の半導体装置における一般的なワイヤボンディング方法について、説明する。 Referring to FIG. 13, a general wire bonding method in this type of conventional semiconductor device will be described.
従来では、ダイパッド10に搭載・固定された半導体素子20と、その周囲に配置された複数のリード30との間でワイヤボンディングを行う。この場合、一般に半導体素子20を1次ボンディング側、リード30を2次ボンディング側とする。
Conventionally, wire bonding is performed between the
そして、この場合、ボンディングツールの動きは、図13(a)中の矢印に示されるように、半導体素子20の1番目のパッド21→1番目のリード30→半導体素子20の2番目のパッド21→2番目のリード30→半導体素子20の3番目のパッド21→3番目のリード30・・・、というようになる。つまり、各パッド21とリード30とのボンディングについて、リード30から半導体素子20までボンディングツールを戻す動作が必要となる。
In this case, the bonding tool moves as shown by an arrow in FIG. 13A.
このような従来のワイヤボンディング方法に対して、本発明の第11実施形態では、独自のワイヤボンディング方法を提供する。 In contrast to such a conventional wire bonding method, the eleventh embodiment of the present invention provides a unique wire bonding method.
図14は、本実施形態に係る半導体装置の製造方法におけるワイヤボンディング工程を示す工程図であり、(a)は平面図、(b)は(a)中の第1のリード30aにおけるワイヤ接続部の概略断面図、(c)は(a)中の第2のリード30bにおけるワイヤ接続部の概略断面図である。
14A and 14B are process diagrams showing a wire bonding process in the method of manufacturing a semiconductor device according to the present embodiment, where FIG. 14A is a plan view, and FIG. 14B is a wire connection portion of the
本製造方法の概略の流れは、ダイパッド10の上面11に半導体素子20を搭載し、複数本のリード30を、一端側がダイパッド10に対向し他端側がダイパッド10から離れる方向に延びるように配置し、リード30の上面31と半導体素子20との間で、ワイヤボンディングを行って、当該間をワイヤ40で結線し、リード30の他端側を露出させつつ、ダイパッド10、半導体素子20、リード30およびワイヤ40を、モールド樹脂50で封止するものである。
The general flow of this manufacturing method is that the
ここで、本実施形態の製造方法では、複数本のリード30として、上記第1実施形態に示したリードと同様の突出部32を有する第1のリード30aと、上記第7実施形態や第8実施形態に示したリードと同様の凹部36を有する第2のリード30bとを用いる。
Here, in the manufacturing method of the present embodiment, as the plurality of
第1のリード30aは、上記図1に示したものと同様に、ワイヤ接続部が上記突出部32とされ、且つ、当該突出部32の段差面34が上記傾斜した面として構成されているものである。第2のリード30bは、上記図9に示したものと同様に、ワイヤ接続部が上記凹部36とされているものである。そして、図14(a)に示されるように、これら第1のリード30aと第2のリード30bとを交互に隣り合って配置する。
As with the
その後、ワイヤボンディング工程では、まず、図14(a)中の矢印に示されるように、半導体素子20に1次ボンディングを行った後に、第1のリード30aにおける突出部32の突出面33に2次ボンディングを行ってワイヤ40の結線を行う。続いて、当該結線が行われた第1のリード30aの隣に位置する第2のリード30bにおける凹部36の底部に1次ボンディングを行った後に、半導体素子20に2次ボンディングを行うことによりワイヤ40の結線を行う。
Thereafter, in the wire bonding step, first, as shown by an arrow in FIG. 14A, after the primary bonding is performed on the
つまり、第1のリード30aのボンディングについては、半導体素子20を1次ボンディング側、第1のリード30aを2次ボンディング側とし、第2のリード30bのボンディングについては、第2のリード30bを1次ボンディング側、半導体素子20を2次ボンディング側とする。そして、この第1のリード30aと半導体素子20とのワイヤボンディング、第2のリード30bと半導体素子20とのワイヤボンディングを交互に繰り返して行う。
That is, for bonding the
それによれば、ボンディングツールの動きは、半導体素子20のパッド21→第1のリード30a→その隣の第2のリード30b→半導体素子20のパッド21→同じ半導体素子20におけるその隣のパッド21→第1のリード30a・・・、というようになり、上記図13に示した一般的な方法に比べて移動距離が短くなる。
According to this, the movement of the bonding tool is as follows: the
このように、本実施形態の製造方法によれば、上述ボンディングツールが戻る動作を最低限の距離にすることができるため、ワイヤボンディング作業時間の短縮が図れ、生産性の向上、コスト低減などが期待できる。 As described above, according to the manufacturing method of the present embodiment, since the operation of returning the bonding tool can be made the minimum distance, the wire bonding work time can be shortened, productivity can be improved, and cost can be reduced. I can expect.
また、図14(c)に示されるように、第2のリード30bの凹部36の底部にワイヤボンディングを行う場合、2次ボンディングに比べてワイヤ角度が直交に近い1次ボンディングによって凹部36の底部への結線を行うため、ワイヤ40と第2のリード30との干渉を回避しつつボンディングを行いやすい。
Further, as shown in FIG. 14C, when wire bonding is performed on the bottom of the
(第12実施形態)
図15は、本発明の第12実施形態に係る半導体装置8の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、リード30におけるインナーリードの表面粗度を部分的に異ならせたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
(Twelfth embodiment)
FIG. 15 is a diagram showing a schematic cross-sectional configuration of a semiconductor device 8 according to the twelfth embodiment of the present invention. This embodiment is different from the first embodiment in that the surface roughness of the inner lead in the
図15に示されるように、本実施形態では、モールド樹脂50の内部に位置するリード30、すなわちインナーリードのうち、ワイヤ接続部である突出部32よりもリード30の一端側に位置する部位を、突出部32よりも表面粗度が小さく、モールド樹脂50との密着性が小さいものとしている。
As shown in FIG. 15, in the present embodiment, a portion of the
つまり、具体的には、リード30の表面のうち突出部32および突出部32よりもリード30の他端側の部位に対して、ニッケル粗化メッキやサンドブラストあるいはエッチングなどの粗化処理を施し、突出部32よりもリードの一端側の部位には、当該粗化処理を行わないものとしている。
Specifically, the surface of the
図15では、粗化処理された部分である粗化部30cを太い実線30cで表している。なお、図15に示される例では、リード30のアウターリードの表面までも粗化部30cとされているが、当該アウターリードの表面については、粗化処理されていないものであってもよい。
In FIG. 15, the roughening
本実施形態によれば、インナーリードのうちワイヤ接続部である突出部32よりもモールド樹脂50の内部側に位置する部位において、突出部32の突出面33よりもモールド樹脂50の剥離が発生しやすくなる。
According to the present embodiment, the
そして、この突出部32よりもモールド樹脂50の内部側に位置する部位が突出面33よりも優先的に剥離することで、モールド樹脂50に発生する応力を開放することが可能となる。そのため、かえって突出面33におけるモールド樹脂50の剥離を発生しにくいものにできる。
Then, a portion located on the inner side of the
また、この突出部32よりもモールド樹脂50の内部側に位置する部位は、ワイヤ断線や水分侵入とは無縁の箇所であり、仮に剥離が発生しても、その影響は小さい。また、本実施形態は、上記第1実施形態だけでなく、ワイヤ接続部が凹部36であるものも含めて、上記各実施形態と組み合わせて適用されるものである。
Moreover, the site | part located inside the
(他の実施形態)
なお、上記各実施形態に示したリード30について、突出部32や凹部36、さらには粗化部30cについては、あくまでモールド樹脂50の内部に位置するリード30、すなわちインナーリードについての構成である。つまり、上記した突出部32、凹部36、粗化部30cは、インナーリードにおける他の部位に対して突出、凹み、表面粗度大とされたものであり、上記各実施形態におけるアウターリードについては、その形状や厚さ、表面状態などは、特に限定されるものではない。
(Other embodiments)
In addition, about the
図16は、本発明の他の実施形態に係る半導体装置の概略断面構成を示す図であり、(a)はQFJ(クワッド・フラット・Jリード)パッケージの例、(b)はQFN(クワッド・フラット・ノンリード)パッケージの例を示す。 16A and 16B are diagrams showing a schematic cross-sectional configuration of a semiconductor device according to another embodiment of the present invention, in which FIG. 16A is an example of a QFJ (quad flat J lead) package, and FIG. 16B is a QFN (quad An example of a flat / non-lead package is shown.
上記各実施形態は、QFP(クワッド・フラット・パッケージ)タイプの半導体装置に対するものであったが、QFJやQFNに対しても同様に適用できる。この図16に示される例では、上記図1に示したQFPの半導体装置に対して、リード30のアウターリードの形状を変更したのみで、インナーリードは全く変更がないものである。つまり、これら図16の例によっても、上記図1と同様の効果が得られる。
Each of the above embodiments is for a QFP (quad flat package) type semiconductor device, but can be similarly applied to a QFJ or QFN. In the example shown in FIG. 16, only the shape of the outer lead of the
また、たとえば、モールド樹脂50の形状が正方形や長方形であるなどのパッケージの形状の差異や、リード30の厚みや幅による差異等、半導体装置の構造を考慮して、剥離し易いリード30の位置や箇所が予めわかっている場合には、そのリード30のみに、上記各実施形態の構成を適用することも可能である。
In addition, for example, the position of the
10 ダイパッド
11 ダイパッドの上面
20 半導体素子
30 リード
30a 第1のリード
30b 第2のリード
31 リードの上面
32 突出部
33 突出部の突出面
34 突出部の段差面
35 溝
36 凹部
37 凹部の段差面
40 ワイヤ
50 モールド樹脂
10 die
Claims (10)
前記ダイパッド(10)の上面(11)に搭載された半導体素子(20)と、
一端側を前記ダイパッド(10)に対向させ他端側が前記ダイパッド(10)から離れる方向に延びるように配置された細長板状をなすリード(30)と、
前記リード(30)の上面(31)側と前記半導体素子(20)とを結線するワイヤ(40)と、
前記リード(30)の他端側を露出させつつ、前記ダイパッド(10)、前記半導体素子(20)、前記リード(30)および前記ワイヤ(40)を封止するモールド樹脂(50)と、を備える半導体装置において、
前記モールド樹脂(50)の内部に位置する前記リード(30)においては、前記ワイヤ(40)が接続されている部位は、当該ワイヤ(40)が接続されている部位よりも前記リード(30)の一端側および他端側の前記上面(31)に対して段差を有して突出する突出部(32)とされており、
この突出部(32)の上面である突出面(33)に前記ワイヤ(40)が接続されており、
前記突出部(32)の段差面(34)は、前記リード(30)のうち前記突出部(32)に隣り合う部位の前記上面(31)を覆うように当該上面(31)側に傾斜した面として構成されていることを特徴とする半導体装置。 A die pad (10);
A semiconductor element (20) mounted on the upper surface (11) of the die pad (10);
An elongated plate-like lead (30) arranged so that one end side faces the die pad (10) and the other end side extends in a direction away from the die pad (10);
A wire (40) connecting the upper surface (31) side of the lead (30) and the semiconductor element (20);
Mold resin (50) for sealing the die pad (10), the semiconductor element (20), the lead (30), and the wire (40) while exposing the other end of the lead (30). In a semiconductor device comprising:
In the lead (30) located inside the mold resin (50), the portion to which the wire (40) is connected is located closer to the lead (30) than the portion to which the wire (40) is connected. A projecting portion (32) projecting with a step with respect to the upper surface (31) on one end side and the other end side,
The wire (40) is connected to the projecting surface (33) which is the upper surface of the projecting portion (32),
The step surface (34) of the protrusion (32) is inclined toward the upper surface (31) side so as to cover the upper surface (31) of the lead (30) adjacent to the protrusion (32). A semiconductor device configured as a surface.
前記ダイパッド(10)の上面(11)に搭載された半導体素子(20)と、
一端側を前記ダイパッド(10)に対向させ他端側が前記ダイパッド(10)から離れる方向に延びるように配置された細長板状をなすリード(30)と、
前記リード(30)の上面(31)側と前記半導体素子(20)とを結線するワイヤ(40)と、
前記リード(30)の他端側を露出させつつ、前記ダイパッド(10)、前記半導体素子(20)、前記リード(30)および前記ワイヤ(40)を封止するモールド樹脂(50)と、を備える半導体装置において、
前記モールド樹脂(50)の内部に位置する前記リード(30)においては、前記ワイヤ(40)が接続されている部位は、当該部位よりも前記リード(30)の一端側の前記上面(31)に対して段差を有して突出した突出部(32)とされており、
この突出部(32)の上面である突出面(33)に前記ワイヤ(40)が接続されており、
前記突出部(32)の段差面(34)は、前記リード(30)のうち前記突出部(32)に隣り合う部位の前記上面(31)を覆うように当該上面(31)側に傾斜した面として構成されていることを特徴とする半導体装置。 A die pad (10);
A semiconductor element (20) mounted on the upper surface (11) of the die pad (10);
An elongated plate-like lead (30) arranged so that one end side faces the die pad (10) and the other end side extends in a direction away from the die pad (10);
A wire (40) connecting the upper surface (31) side of the lead (30) and the semiconductor element (20);
Mold resin (50) for sealing the die pad (10), the semiconductor element (20), the lead (30), and the wire (40) while exposing the other end of the lead (30). In a semiconductor device comprising:
In the lead (30) located inside the mold resin (50), the portion to which the wire (40) is connected is the upper surface (31) on one end side of the lead (30) from the portion. Projecting part (32) projecting with a step with respect to,
The wire (40) is connected to the projecting surface (33) which is the upper surface of the projecting portion (32),
The step surface (34) of the protrusion (32) is inclined toward the upper surface (31) side so as to cover the upper surface (31) of the lead (30) adjacent to the protrusion (32). A semiconductor device configured as a surface.
前記ダイパッド(10)の上面(11)に搭載された半導体素子(20)と、
一端側を前記ダイパッド(10)に対向させ他端側が前記ダイパッド(10)から離れる方向に延びるように配置された細長板状をなすリード(30)と、
前記リード(30)の上面(31)側と前記半導体素子(20)とを結線するワイヤ(40)と、
前記リード(30)の他端側を露出させつつ、前記ダイパッド(10)、前記半導体素子(20)、前記リード(30)および前記ワイヤ(40)を封止するモールド樹脂(50)と、を備える半導体装置において、
前記モールド樹脂(50)の内部に位置する前記リード(30)においては、前記ワイヤ(30)が接続されている部位は、当該部位よりも前記リード(30)の他端側の前記上面(31)に対して段差を有して突出した突出部(32)とされており、
この突出部(32)の上面である突出面(33)に前記ワイヤ(40)が接続されており、
前記突出部(32)の段差面(34)は、前記リード(30)のうち前記突出部(32)に隣り合う部位の前記上面(31)を覆うように当該上面(31)側に傾斜した面として構成されていることを特徴とする半導体装置。 A die pad (10);
A semiconductor element (20) mounted on the upper surface (11) of the die pad (10);
An elongated plate-like lead (30) arranged so that one end side faces the die pad (10) and the other end side extends in a direction away from the die pad (10);
A wire (40) connecting the upper surface (31) side of the lead (30) and the semiconductor element (20);
Mold resin (50) for sealing the die pad (10), the semiconductor element (20), the lead (30), and the wire (40) while exposing the other end of the lead (30). In a semiconductor device comprising:
In the lead (30) located inside the mold resin (50), the portion to which the wire (30) is connected is the upper surface (31) on the other end side of the lead (30) from the portion. ) And a protruding portion (32) protruding with a step.
The wire (40) is connected to the projecting surface (33) which is the upper surface of the projecting portion (32),
The step surface (34) of the protrusion (32) is inclined toward the upper surface (31) side so as to cover the upper surface (31) of the lead (30) adjacent to the protrusion (32). A semiconductor device configured as a surface.
前記ダイパッド(10)の上面(11)に搭載された半導体素子(20)と、
一端側を前記ダイパッド(10)に対向させ他端側が前記ダイパッド(10)から離れる方向に延びるように配置された細長板状をなすリード(30)と、
前記リード(30)の上面(31)側と前記半導体素子(20)とを結線するワイヤ(40)と、
前記リード(30)の他端側を露出させつつ、前記ダイパッド(10)、前記半導体素子(20)、前記リード(30)および前記ワイヤ(40)を封止するモールド樹脂(50)と、を備える半導体装置において、
前記モールド樹脂(50)の内部に位置する前記リード(30)の前記上面(31)においては、前記ワイヤ(40)が接続されている部位は、当該部位よりも前記リード(30)の一端側および他端側の前記上面(31)に対して段差を有して凹んだ凹部(36)とされており、この凹部(36)の底部に前記ワイヤ(40)が接続されていることを特徴とする半導体装置。 A die pad (10);
A semiconductor element (20) mounted on the upper surface (11) of the die pad (10);
An elongated plate-like lead (30) arranged so that one end side faces the die pad (10) and the other end side extends in a direction away from the die pad (10);
A wire (40) connecting the upper surface (31) side of the lead (30) and the semiconductor element (20);
Mold resin (50) for sealing the die pad (10), the semiconductor element (20), the lead (30), and the wire (40) while exposing the other end of the lead (30). In a semiconductor device comprising:
In the upper surface (31) of the lead (30) located inside the mold resin (50), the part to which the wire (40) is connected is one end side of the lead (30) from the part. A recess (36) having a step with respect to the upper surface (31) on the other end side is formed, and the wire (40) is connected to the bottom of the recess (36). A semiconductor device.
細長板状をなす複数本のリード(30)を、一端側が前記ダイパッド(10)に対向し他端側が前記ダイパッド(10)から離れる方向に延びるように配置し、
前記リード(30)の上面(31)と前記半導体素子(20)との間で、ワイヤボンディングを行って、当該間をワイヤ(40)で結線し、
前記リード(30)の他端側を露出させつつ、前記ダイパッド(10)、前記半導体素子(20)、前記リード(30)および前記ワイヤ(40)を、モールド樹脂(50)で封止するようにした半導体装置の製造方法において、
前記複数本のリード(30)として、前記ワイヤ(40)が接続される部位が、当該部位よりも前記一端側および前記他端側に位置する部位の前記上面(31)に対して段差を有して突出した突出部(32)とされ、且つ、前記突出部(32)の段差面(34)が、前記突出部(32)に隣り合う部位の前記上面(31)を覆うように当該上面(31)側に傾斜した面として構成されている第1のリード(30a)と、
前記ワイヤ(40)が接続される部位が、当該部位よりも前記一端側および前記他端側に位置する部位の前記上面(31)に対して段差を有して凹んだ凹部(36)とされている第2のリード(30b)とを用い、
さらに、前記第1のリード(30a)と前記第2のリード(30b)とを交互に隣り合って配置し、
その後、前記ワイヤボンディング工程では、前記半導体素子(20)に1次ボンディングを行った後に、前記第1のリード(30a)における前記突出部(32)の上面である突出面(33)に2次ボンディングを行って前記ワイヤ(40)の結線を行い、
続いて、当該結線が行われた前記第1のリード(30a)の隣に位置する前記第2のリード(30b)における前記凹部(36)の底部に1次ボンディングを行った後に、当該半導体素子(20)に2次ボンディングを行うことにより前記ワイヤ(40)の結線を行うことを特徴とする半導体装置の製造方法。 The semiconductor element (20) is mounted on the upper surface (11) of the die pad (10),
A plurality of leads (30) having an elongated plate shape are arranged so that one end faces the die pad (10) and the other end extends in a direction away from the die pad (10),
Wire bonding is performed between the upper surface (31) of the lead (30) and the semiconductor element (20), and the space is connected by a wire (40),
The die pad (10), the semiconductor element (20), the lead (30), and the wire (40) are sealed with a mold resin (50) while exposing the other end of the lead (30). In the manufacturing method of the semiconductor device,
As the plurality of leads (30), a portion to which the wire (40) is connected has a step with respect to the upper surface (31) of the portion located on the one end side and the other end side from the portion. And the stepped surface (34) of the protruding portion (32) covers the upper surface (31) of the portion adjacent to the protruding portion (32). A first lead (30a) configured as a surface inclined to the (31) side;
The part to which the wire (40) is connected is a concave part (36) having a step with respect to the upper surface (31) of the part located on the one end side and the other end side of the part. And the second lead (30b)
Furthermore, the first leads (30a) and the second leads (30b) are alternately arranged adjacent to each other,
Thereafter, in the wire bonding step, after the primary bonding is performed on the semiconductor element (20), the second bonding is performed on the protruding surface (33) which is the upper surface of the protruding portion (32) of the first lead (30a). Bonding is performed to connect the wire (40),
Subsequently, after performing primary bonding on the bottom of the recess (36) in the second lead (30b) located next to the first lead (30a) to which the connection has been made, the semiconductor element (20) A method of manufacturing a semiconductor device, wherein the wire (40) is connected by performing secondary bonding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009136905A JP2010283252A (en) | 2009-06-08 | 2009-06-08 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009136905A JP2010283252A (en) | 2009-06-08 | 2009-06-08 | Semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010283252A true JP2010283252A (en) | 2010-12-16 |
Family
ID=43539721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009136905A Pending JP2010283252A (en) | 2009-06-08 | 2009-06-08 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010283252A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058739A (en) * | 2011-08-17 | 2013-03-28 | Dainippon Printing Co Ltd | Optical semiconductor device lead frame, optical semiconductor device lead frame with resin, optical semiconductor device, and optical semiconductor device lead frame manufacturing method |
JP2016012673A (en) * | 2014-06-30 | 2016-01-21 | ルネサスエレクトロニクス株式会社 | Semiconductor device and semiconductor device manufacturing method |
WO2016051726A1 (en) * | 2014-10-03 | 2016-04-07 | 旭化成エレクトロニクス株式会社 | Hall sensor manufacturing method, hall sensor, and lens module |
JP2017510991A (en) * | 2014-03-26 | 2017-04-13 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | Support and / or clip for semiconductor element, semiconductor component, and manufacturing method |
WO2019102694A1 (en) * | 2017-11-27 | 2019-05-31 | 住友電気工業株式会社 | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5895852A (en) * | 1981-12-02 | 1983-06-07 | Matsushita Electronics Corp | Lead frame and manufacture thereof |
JPS63283053A (en) * | 1987-05-15 | 1988-11-18 | Nec Corp | Lead frame of semiconductor device |
JP2000091486A (en) * | 1998-09-14 | 2000-03-31 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
JP2001077283A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Lead frame and manufacture of resin-sealed semiconductor device using the same |
-
2009
- 2009-06-08 JP JP2009136905A patent/JP2010283252A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5895852A (en) * | 1981-12-02 | 1983-06-07 | Matsushita Electronics Corp | Lead frame and manufacture thereof |
JPS63283053A (en) * | 1987-05-15 | 1988-11-18 | Nec Corp | Lead frame of semiconductor device |
JP2000091486A (en) * | 1998-09-14 | 2000-03-31 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
JP2001077283A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Lead frame and manufacture of resin-sealed semiconductor device using the same |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058739A (en) * | 2011-08-17 | 2013-03-28 | Dainippon Printing Co Ltd | Optical semiconductor device lead frame, optical semiconductor device lead frame with resin, optical semiconductor device, and optical semiconductor device lead frame manufacturing method |
JP2017510991A (en) * | 2014-03-26 | 2017-04-13 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | Support and / or clip for semiconductor element, semiconductor component, and manufacturing method |
JP2016012673A (en) * | 2014-06-30 | 2016-01-21 | ルネサスエレクトロニクス株式会社 | Semiconductor device and semiconductor device manufacturing method |
US10553525B2 (en) | 2014-06-30 | 2020-02-04 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of semiconductor device |
JP6085726B2 (en) * | 2014-10-03 | 2017-02-22 | 旭化成エレクトロニクス株式会社 | Hall sensor manufacturing method, hall sensor, and lens module |
KR20170028378A (en) * | 2014-10-03 | 2017-03-13 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | Hall sensor manufacturing method, hall sensor, and lens module |
JPWO2016051726A1 (en) * | 2014-10-03 | 2017-04-27 | 旭化成エレクトロニクス株式会社 | Hall sensor manufacturing method, hall sensor, and lens module |
KR101868760B1 (en) * | 2014-10-03 | 2018-06-18 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | Hall sensor manufacturing method, hall sensor, and lens module |
WO2016051726A1 (en) * | 2014-10-03 | 2016-04-07 | 旭化成エレクトロニクス株式会社 | Hall sensor manufacturing method, hall sensor, and lens module |
WO2019102694A1 (en) * | 2017-11-27 | 2019-05-31 | 住友電気工業株式会社 | Semiconductor device |
JPWO2019102694A1 (en) * | 2017-11-27 | 2020-11-19 | 住友電気工業株式会社 | Semiconductor device |
US11094615B2 (en) | 2017-11-27 | 2021-08-17 | Sumitomo Electric Industries, Ltd. | Semiconductor apparatus including leads and bonding wires |
JP7192789B2 (en) | 2017-11-27 | 2022-12-20 | 住友電気工業株式会社 | semiconductor equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9324644B2 (en) | Semiconductor device | |
JP6078948B2 (en) | Package molded body for light emitting device and light emitting device using the same | |
JP2014007363A (en) | Method of manufacturing semiconductor device and semiconductor device | |
EP1684345B1 (en) | Surface mount semiconductor device | |
JP6357371B2 (en) | Lead frame, semiconductor device, and lead frame manufacturing method | |
JP3161823U (en) | Lead frame capable of enhancing sealing resin bonding degree and package structure thereof | |
JP2010283252A (en) | Semiconductor device and method of manufacturing the same | |
US6849931B2 (en) | Lead frame | |
US10325825B2 (en) | Semiconductor apparatus | |
JP5278037B2 (en) | Resin-sealed semiconductor device | |
JP2018046057A (en) | Semiconductor package | |
JP4489791B2 (en) | QFN package | |
JP2008016469A (en) | Semiconductor device | |
JP4537774B2 (en) | Lead frame manufacturing method | |
JP2009038196A (en) | Electronic device and wire bonding method | |
JP2016201447A (en) | Molded package | |
JP4111199B2 (en) | Semiconductor package and method for mounting the same on a circuit board | |
JP2015153987A (en) | mold package | |
JP5458476B2 (en) | Mold package and manufacturing method thereof | |
JPH10200217A (en) | Flexible substrate for printed wiring board manufacture | |
TWM606836U (en) | Lead frame | |
JP5170122B2 (en) | Manufacturing method of semiconductor device | |
JP5066971B2 (en) | Mold package mounting structure | |
JP3566109B2 (en) | Resin-sealed semiconductor device | |
JP2012146704A (en) | Semiconductor device, lead frame, and manufacturing method of the semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |