JP3708613B2 - コンピュータシステム及びカードコントローラ - Google Patents
コンピュータシステム及びカードコントローラ Download PDFInfo
- Publication number
- JP3708613B2 JP3708613B2 JP04481096A JP4481096A JP3708613B2 JP 3708613 B2 JP3708613 B2 JP 3708613B2 JP 04481096 A JP04481096 A JP 04481096A JP 4481096 A JP4481096 A JP 4481096A JP 3708613 B2 JP3708613 B2 JP 3708613B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- signal
- audio
- circuit
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、PCカードを装着するコンピュータシステム及び該システムに使用されるカードコントローラに関する。
【0002】
【従来の技術】
近年、米国の標準化団体であるPCMCIA(Personal Computer Memory Card International Association)、及びJEIDAの標準仕様に準拠したPCカードのスロットを持つ機器が普及しつつある。このPCカードを、ビデオ信号の入出力制御を行なうビデオキャプチャカード、MPEGデコーダカードとして用いるべく種々の開発がなされている。
【0003】
このような大量のデータを処理するためにパーソナルコンピュータにおいては、PCIローカルバスを用いたシステムアーキテクチャが普及しつつある。
しかし、PCIローカルバスを用いてもそのデータ転送能力には限界があり、前述のようにPCカードをビデオキャプチャカードやMPEGデコーダカードとして使用する場合には、PCIローカルバスのデータ転送能力では不十分である。
【0004】
【発明が解決しようとする課題】
そこで、最近では、ZV(Zoomed Video)ポートと称するビデオ信号専用のバスを使用して、PCカードとビデオ信号による表示処理を行なうディスプレイコントローラとを直接接続する技術が開発され始めている。
【0005】
しかしながら、ZVポートを持つ従来のシステムでは、PCカードとPCIローカルバスの間に接続され、信号の送受の制御を行なうPCカードコントローラ回路がZVポートとも接続されることになる。そのため、このPCカードコントローラ回路を入出力端子数に制限を受ける1チップのLSIで構成したい場合、特に32ビットのPCカードを2連装する場合など、その実現が困難となる。
【0006】
また、このPCカードコントローラ回路においては、例えば2つのPCカードからそれぞれ送られてくるビデオ信号の一方を選択してZVポートに出力するだけではなく、2つのビデオ信号を用いて2画面を1画面に合成し、あるいは1つの画面中に他の画面を貼付したビデオ信号を作成する、等の画像合成を行なってZVポートに出力する機能を搭載することも考えられる。
【0007】
しかしながら、このようなZVポートへ出力する信号の機能処理回路を搭載するにあたっては、その度毎にPCカードコントローラ回路のLSIチップを設計し直さなくてはならず、きわめて汎用性が低いものとなってしまうという不具合がある。
【0008】
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、入出力端子数の制約を低減し、且つZVポートへ出力する信号に対する種々の機能回路を搭載可能としながら高い汎用性をもつカードコントローラ及びこのカードコントローラを使用したコンピュータシステムを実現することにある。
【0009】
【課題を解決するための手段】
本発明によるコンピュータシステムは、PCカードが接続可能なカードスロットと、システムバスに接続され、上記カードスロットに接続された拡張カードを制御すると共に、このPCカードがビデオ信号またはオーディオ信号を出力する場合にこれを検出して選択決定信号を出力するカード・バス・ブリッジ回路と、上記ビデオ信号の表示処理を行なうディスプレイコントローラと、オーディオ信号の出力処理を行なうオーディオコントローラと、上記カード・バス・ブリッジ回路からの選択決定信号に応じて、上記カードスロットから送信されるビデオ信号またはオーディオ信号を選択的に出力する信号選択回路と、この信号選択回路と上記ディスプレイコントローラ及びオーディオコントローラとの間に配設されたビデオ・オーディオバスとを具備したことを特徴とする。
【0010】
このシステムにおいては、カードコントローラを構成するものとして、システムバスとPCカードを装着するカードスロットとの間に接続されたカード・バス・ブリッジ回路と、上記カードスロットとビデオ・オーディオバス(ZVポート)との間に接続された信号選択回路を別個に設け、信号選択回路は、カード・バス・ブリッジ回路が拡張カードがビデオ信号またはオーディオ信号を出力する場合にこれを検出して出力する選択決定信号に対応してカードスロットから送られてくるビデオ信号またはオーディオ信号を選択的にビデオ・オーディオバスに出力するようになる。そのため、カード・バス・ブリッジ回路自体はビデオ・オーディオバスとは直接接続されるようなことはなく、入出力端子数の制約を低減することができる。また、信号選択回路にビデオ・オーディオバスへ出力する信号に対する種々の機能回路を搭載したとしても、カード・バス・ブリッジ回路の汎用性を維持することができる。
【0011】
【発明の実施の形態】
以下図面を参照してこの発明の実施の一形態を説明する。
図1はこの発明の実施の一形態に係るコンピュータシステムの部分構成を示すものである。このコンピュータシステムは、バッテリ駆動可能なノートブックタイプまたはラップトップタイプのポータブルコンピュータであり、2枚のPCカード11a,11bを第1のカードスロット(スロット1)12a及び第2のカードスロット(スロット2)12bにそれぞれ装着することが可能となる。上記カードスロット12a,12bは、PCカード−PCIバスブリッジ13及びZV信号選択合成回路14と接続される。
【0012】
PCカード−PCIバスブリッジ13は、PCIデバイスの1つであり、内部PCIバス15とカードスロット12a,12bの間に配設され、上記内部PCIバス15を介して接続される図示しないCPUの制御の下にPCカード11a,11bをそれぞれ制御するもので、PCカード11a,11bの少なくとも一方から出力される信号がZV規格に対応したビデオ信号またはオーディオ信号であった場合にその信号を選択するようにZV信号選択合成回路14に対してクロック信号による選択決定信号a,bを送出する。
【0013】
またPCカード−PCIバスブリッジ13には、PCカード11a,11bの双方から出力される信号が共にZV規格に対応したビデオ信号またはオーディオ信号であった場合に、そのいずれを優先するかを判定して上記選択決定信号a,bを制御する優先順位判定回路13aが設けられるもので、この優先順位判定回路13aによる優先順位の判定は内部PCIバス15を介して図示しない上述のCPUにより可変設定可能であるものとする。
【0014】
上記ZV信号選択合成回路14は、PCカード−PCIバスブリッジ13からの選択決定信号a,bに対応し、カードスロット12a,12bを介してPCカード11a,11bから送られてくるビデオ信号またはオーディオ信号を選択してZVポート18へ出力する。
【0015】
このZVポート18は、ZV信号選択合成回路14とディスプレイコントローラ16及びオーディオコントローラ19との間をポイントツーポイント形式で直接接続するビデオ・オーディオバスである。
【0016】
ディスプレイコントローラ16は、内部PCIバス15のバスマスタの1つであり、ビデオ信号の表示処理を行なってLCDパネルあるいはCRTディプレイで構成される表示装置17に表示させるものであり、VGA仕様のテキスト及びグラフィクス表示の他、動画表示をサポートする。
【0017】
オーディオコントローラ19は、上記CPUの制御の下にオーディオ信号の出力制御を行なうものであり、内部PCIバス15あるいはZVポート18からのデジタルオーディオ信号をアナログ信号として出力するためのD/Aコンバータ、フィルタ回路等を有し、出力したアナログのオーディオ信号を接続されたスピーカ20により拡声出力させる。
【0018】
上記のような構成にあって、ビデオ信号やオーディオ信号を用いるプログラム起動時にPCカード−PCIバスブリッジ13は、カードスロット12a,12bに装着されているPCカード11a,11bのいずれがZV規格のビデオ信号あるいはオーディオ信号を出力するものであるかをPCカード11a,11bからの属性情報により判定し、その判定結果に応じて選択決定信号a,bをZV信号選択合成回路14に送出する。
【0019】
例えば、PCカード11aのみがZV規格に対応したものであった場合、PCカード−PCIバスブリッジ13は選択決定信号aのみを“H”レベルとしてZV信号選択合成回路14に送出し、これを受けたZV信号選択合成回路14は第1のカードスロット12aを介してPCカード11aから送られてくるビデオ信号あるいはオーディオ信号を切換選択してZVポート18へ出力する。
【0020】
また、PCカード11bのみがZV規格に対応したものであった場合、PCカード−PCIバスブリッジ13は選択決定信号bのみを“H”レベルとしてZV信号選択合成回路14に送出し、これを受けたZV信号選択合成回路14は第2のカードスロット12bを介してPCカード11bから送られてくるビデオ信号あるいはオーディオ信号を切換選択してZVポート18へ出力する。
【0021】
また、PCカード11a,11bのいずれもZV規格に対応していない場合、PCカード−PCIバスブリッジ13は選択決定信号a,bを共に“L”レベルとしてZV信号選択合成回路14に送出し、これを受けたZV信号選択合成回路14はカードスロット12a,12bを介してPCカード11a,11bから送られてくる信号をどちらも選択せず、ZVポート18へ出力しない。
【0022】
また、PCカード11a,11bのいずれもZV規格に対応したものであった場合、PCカード−PCIバスブリッジ13は優先順位判定回路13aによりそのいずれか一方のみを有効であると判定し、選択決定信号a,bの一方を“H”レベルとしてZV信号選択合成回路14に送出する。
【0023】
この場合、優先順位判定回路13aは予めPCカード11a,11bに対する優先順位を予め固定的に設定しており、上述した如く内部PCIバス15を介して図示しないCPUから可変設定された場合にはその優先順位に従い、またCPUからの設定がない場合には固定的に設定した優先順位に従うものとする。
【0024】
しかるに、優先順位判定回路13aからの選択決定信号を受けたZV信号選択合成回路14は、その信号に対応して第1のカードスロット12aを介してPCカード11aから送られてくるビデオ信号あるいはオーディオ信号と第2のカードスロット12bを介してPCカード11bから送られてくるビデオ信号あるいはオーディオ信号のいずれか一方のみを切換選択してZVポート18へ出力する。
【0025】
このように優先順位判定回路13aでの判定をCPUから可変設定できるため、PCカード11a,11bのいずれを優先するかをこのコンピュータシステムのユーザがプログラムで任意に設定できるようになる。
【0026】
なお、動作途中でPCカード11a,11bがカードスロット12a,12bから脱離した場合、PCカード−PCIバスブリッジ13はこれを検知し、PCカード11a,11bからの信号がZVポート18へ出力されないよう、選択決定信号a,bを共に“L”レベルとする。ZV信号選択合成回路14はこの選択決定信号a,bによりPCカード11a,11bからの信号がZVポート18へ出力されるのを遮断することで、ZV信号選択合成回路14以降、ディスプレイコントローラ16、表示装置17、オーディオコントローラ19、スピーカ20を含んで不用意に故障し、あるいはノイズが出力されるのを防止することができる。
【0027】
この場合、PCカード11a,11bのいずれか一方がカードスロット12aまたは12bから脱離した場合、PCカード−PCIバスブリッジ13はこれを検知し、その時点で選択させている側のPCカードであった際にのみ、そのPCカード11aまたは11bからの信号がZVポート18へ出力されないよう、選択決定信号aまたはbを“L”レベルとするものとすれば、不必要に信号を遮断してしまうことを回避することができる。
【0028】
以上のようにPCカードコントローラを構成する回路としてPCカード−PCIバスブリッジ13とZV信号選択合成回路14とを別の回路として設け、PCカード−PCIバスブリッジ13にあっては直接ZVポート18と接続されないものとしたため、PCカード−PCIバスブリッジ13を1チップのLSIとして設計すれば、ZVポート18の端子数から選択決定信号a,bの出力端子数を減じた差の端子数分だけ、入出力端子数を削減することができる。
【0029】
また、上記図1ではPCカード−PCIバスブリッジ13からZV信号選択合成回路14に対して選択決定信号a,bを別々に送出するものとして説明したが、これら選択決定信号a,bに代えて図2に示すようにシリアル転送でその選択状態を指定する選択決定信号cを用いるものとすれば、よりPCカード−PCIバスブリッジ13における入出力端子数を削減することができる。
【0030】
この場合、PCカード−PCIバスブリッジ13は上記カードスロット12a,12bへのPCカード11a,11bの着脱時にのみこれを検知してZV信号選択合成回路14へのシリアル転送による選択決定信号cを送出するものとすれば、PCカード−PCIバスブリッジ13及びZV信号選択合成回路14での選択決定信号cの送受に要する電力消費を抑制し、特にバッテリ駆動で電源の消費電力が制限されているノートブックタイプのコンピュータシステムで電源を有効に利用することができるので好適である。
【0031】
また、上記実施の形態では、ZV信号選択合成回路14がPCカード−PCIバスブリッジ13からの選択決定信号a,bまたはcにより、カードスロット12a,12bを介してPCカード11a,11bから送られてくるビデオ信号またはオーディオ信号のいずれか一方を選択してZVポート18に出力するものとして説明したが、ZV信号選択合成回路14内にビデオ信号またはオーディオ信号の合成を行なう機能回路を設け、PCカード11a,11bから送られてくる信号が共にビデオ信号であるか、あるいはオーディオ信号であった場合にこれらの信号を用いて合成処理を行ない、合成後の信号をZVポート18に出力するものとしてもよい。以下、その点について説明する。
【0032】
例えば、ZV信号選択合成回路14内に複数のオーディオ信号を合成するミキサ回路を機能回路として設け、且つこのミキサ回路は各オーディオ信号の音声レベルを個々に設定可能とすれば、PCカード11a,11bとして共にZV規格に対応したオーディオカードが装着された場合に、自由にオーディオ信号のミキシングを実現することができる。
【0033】
また、ZV信号選択合成回路14内に2つのビデオ信号を用い、1つの表示画面をその上下、左右、あるいはその両方により分割してその画面内に2つの表示画面を表示させるビデオ信号合成回路を機能回路として設ければ、PCカード11a,11bとして共にZV規格に対応したビデオカード、例えばビデオキャプチャカードやMPEGデコーダカード等が装着された場合に、上記複数画面を1画面を分割して同時に表示させることができる。
【0034】
また、ZV信号選択合成回路14内に2つのビデオ信号を用い、1つの表示画面内に他の表示画面を貼付して表示させるスーパーインポーズ回路を機能回路として設ければ、PCカード11a,11bとして共にZV規格に対応したビデオカード、例えばビデオキャプチャカードやMPEGデコーダカード等が装着された場合に、スーパーインポーズ機能による画面を表示させることができる。
【0035】
上述したいずれの機能回路をZV信号選択合成回路14に設ける場合であっても、ZV信号選択合成回路14の設計仕様を変更するのみでPCカード−PCIバスブリッジ13側の構成を変更する必要はないので、PCカード−PCIバスブリッジ13を1チップのLSIで構成した場合にその汎用性を高めることができる。
【0036】
なお、本発明は上記実施の形態に限定されるものではなく、例えば、上記実施の形態では装着可能なPCカードは2枚であったが、3枚以上のPCカードが装着可能なようにカードスロットを設けるなど、その要旨を逸脱しない範囲内で種々変形して実施することが可能であることは勿論である。
【0037】
【発明の効果】
以上詳記した如く本発明によれば、入出力端子数の制約を低減し、且つZVポートへ出力する信号に対する種々の機能回路を搭載可能としながら高い汎用性をもつカードコントローラ及びこのカードコントローラを使用したコンピュータシステムを実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態に係る回路構成を示すブロック図。
【図2】同実施の形態に係る他の回路構成を示すブロック図。
【符号の説明】
11a,11b…PCカード
12a,12b…カードスロット
13…PCカード−PCIバスブリッジ
13a…優先順位判定回路
14…ZV信号選択合成回路
15…内部PCIバス
16…ディスプレイコントローラ
17…表示装置
18…ZVポート
19…オーディオコントローラ
20…スピーカ
Claims (4)
- PCカードが接続可能なカードスロットと、
システムバスに接続され、上記カードスロットに接続されたPCカードを制御すると共に、このPCカードがビデオ信号またはオーディオ信号を出力する場合にこれを検出して選択決定信号を出力するカード・バス・ブリッジ回路と、
上記ビデオ信号の表示処理を行なうディスプレイコントローラと、
オーディオ信号の出力処理を行なうオーディオコントローラと、
上記カード・バス・ブリッジ回路からの選択決定信号に応じて、上記カードスロットから送信されるビデオ信号またはオーディオ信号を選択的に出力する信号選択回路と、
この信号選択回路と上記ディスプレイコントローラ及びオーディオコントローラとの間に配設されたビデオ・オーディオバスと
を具備したことを特徴とするコンピュータシステム。 - 上記カードスロットは、複数枚のPCカードを接続可能な分だけ設けられ、
上記カード・バス・ブリッジ回路は、複数枚のPCカードが同時にビデオ信号またはオーディオ信号を出力する場合にこれを検出してその優先順位を判定する判定回路を設けて、この判定回路の判定結果に基づいた選択決定信号を出力し、
上記信号選択回路は、上記カード・バス・ブリッジ回路からの選択決定信号に対応して上記カードスロットから送られてくる複数のビデオ信号またはオーディオ信号を選択的に上記ビデオ・オーディオバスに出力する
ことを特徴とする請求項1記載のコンピュータシステム。 - システムバスに接続され、カードスロットに接続されたPCカードを制御すると共に、このPCカードがビデオ信号またはオーディオ信号を出力する場合にこれを検出して選択決定信号を出力するカード・バス・ブリッジ回路と、
上記カード・バス・ブリッジ回路からの選択決定信号に対応して上記カードスロットから送られてくるビデオ信号またはオーディオ信号を、ビデオ信号の表示処理を行なうディスプレイコントローラ、またはオーディオ信号の出力処理を行なうオーディオコントローラが接続されたビデオ・オーディオバスに選択的に出力する信号選択回路と
を具備したことを特徴とするカードコントローラ。 - 上記カード・バス・ブリッジ回路は、上記カードスロットが複数枚のPCカードを接続可能な分だけ設けられ、これら複数枚のPCカードが同時にビデオ信号またはオーディオ信号を出力する場合に、これを検出してその優先順位を判定する判定回路を設けて、この判定回路の判定結果に基づいた選択決定信号を出力し、
上記信号選択回路は、上記カード・バス・ブリッジ回路からの選択決定信号に対応して上記カードスロットから送られてくる複数のビデオ信号またはオーディオ信号を選択的に上記ビデオ・オーディオバスに出力する
ことを特徴とする請求項3記載のカードコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04481096A JP3708613B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステム及びカードコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04481096A JP3708613B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステム及びカードコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09237142A JPH09237142A (ja) | 1997-09-09 |
JP3708613B2 true JP3708613B2 (ja) | 2005-10-19 |
Family
ID=12701792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04481096A Expired - Fee Related JP3708613B2 (ja) | 1996-03-01 | 1996-03-01 | コンピュータシステム及びカードコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3708613B2 (ja) |
-
1996
- 1996-03-01 JP JP04481096A patent/JP3708613B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09237142A (ja) | 1997-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6496361B2 (en) | Embedded CMOS camera in a laptop computer | |
JP3926873B2 (ja) | コンピュータシステム | |
JP3786120B2 (ja) | データ転送制御装置及び電子機器 | |
US20060145941A1 (en) | Display system and host device for outputing image signal and method therefor | |
JPH09311737A (ja) | 表示装置 | |
JP3720897B2 (ja) | 動画表示方法およびコンピュータシステム | |
US5727191A (en) | Monitor adapter | |
JP3793161B2 (ja) | 情報処理装置 | |
US20060182149A1 (en) | Method and system for mobile multimedia processor supporting rate adaptation and mode selection | |
WO2002060175A1 (fr) | Dispositif de transfert de donnees | |
EP1521236A2 (en) | Electronic display device and method of controlling such a display device | |
US20080100746A1 (en) | TV capture unit and information processing apparatus | |
JP3708613B2 (ja) | コンピュータシステム及びカードコントローラ | |
JPH08234931A (ja) | Pcmciaをビデオインタ−フェ−スとするコンピュータ | |
KR100621358B1 (ko) | 이미지 데이터 선택부를 포함하는 디스플레이 공유 시스템 | |
JP3033747B1 (ja) | 多画面表示回路および多画面表示回路を搭載した携帯端末機器 | |
CN114816307B (zh) | 多屏显示的方法、装置、电子设备及计算机可读存储介质 | |
JP3607384B2 (ja) | コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード | |
KR100524020B1 (ko) | 무선 디스플레이 장치 및 무선 디스플레이 장치에서아날로그 영상 신호를 디스플레이 방법 | |
JP3501722B2 (ja) | 画像表示装置 | |
JP4153835B2 (ja) | 映像生成装置 | |
JP2001249654A (ja) | Tv機能をもつ情報処理装置 | |
KR200157789Y1 (ko) | 비디오카메라데이타의 실시간 디스플레이시스템 | |
JP4963005B2 (ja) | 表示装置 | |
US20030197711A1 (en) | Web terminal monitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
LAPS | Cancellation because of no payment of annual fees |