JPH09237142A - コンピュータシステム及び該システムに使用されるpcカードコントローラ - Google Patents

コンピュータシステム及び該システムに使用されるpcカードコントローラ

Info

Publication number
JPH09237142A
JPH09237142A JP8044810A JP4481096A JPH09237142A JP H09237142 A JPH09237142 A JP H09237142A JP 8044810 A JP8044810 A JP 8044810A JP 4481096 A JP4481096 A JP 4481096A JP H09237142 A JPH09237142 A JP H09237142A
Authority
JP
Japan
Prior art keywords
video
card
signal
audio
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8044810A
Other languages
English (en)
Other versions
JP3708613B2 (ja
Inventor
Hiroyuki Ono
広幸 小野
Masakazu Uga
正和 宇賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04481096A priority Critical patent/JP3708613B2/ja
Publication of JPH09237142A publication Critical patent/JPH09237142A/ja
Application granted granted Critical
Publication of JP3708613B2 publication Critical patent/JP3708613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】PCカードコントローラの入出力端子数の制約
を低減し、且つZVポートへ出力する信号に対する種々
の機能回路を搭載可能としながら高い汎用性をもたせ
る。 【解決手段】PCIバス15に接続され、カードスロット
12a,12bに接続されたPCカード11a,11bを制御す
る一方、PCカード11a,11bがビデオ/オーディオ信
号を出力する場合にこれを検出して選択決定信号a,b
を出力するPCカード−PCIバスブリッジ13と、上記
選択決定信号a,bに対応して上記カードスロット12
a,12bから送られてくるビデオ/オーディオ信号を、
ビデオ信号の表示処理を行なうディスプレイコントロー
ラ16及びオーディオ信号の出力処理を行なうオーディオ
コントローラ19が接続されたZVポート18に選択的に出
力するZV信号選択合成回路14とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、PCカードを装着
するコンピュータシステム及び該システムに使用される
PCカードコントローラに関する。
【0002】
【従来の技術】近年、米国の標準化団体であるPCMC
IA(Personal Computer Memo
ry Card International Ass
ociation)、及びJEIDAの標準仕様に準拠
したPCカードのスロットを持つ機器が普及しつつあ
る。このPCカードを、ビデオ信号の入出力制御を行な
うビデオキャプチャカード、MPEGデコーダカードと
して用いるべく種々の開発がなされている。
【0003】このような大量のデータを処理するために
パーソナルコンピュータにおいては、PCIローカルバ
スを用いたシステムアーキテクチャが普及しつつある。
しかし、PCIローカルバスを用いてもそのデータ転送
能力には限界があり、前述のようにPCカードをビデオ
キャプチャカードやMPEGデコーダカードとして使用
する場合には、PCIローカルバスのデータ転送能力で
は不十分である。
【0004】
【発明が解決しようとする課題】そこで、最近では、Z
V(Zoomed Video)ポートと称するビデオ
信号専用のバスを使用して、PCカードとビデオ信号に
よる表示処理を行なうディスプレイコントローラとを直
接接続する技術が開発され始めている。
【0005】しかしながら、ZVポートを持つ従来のシ
ステムでは、PCカードとPCIローカルバスの間に接
続され、信号の送受の制御を行なうPCカードコントロ
ーラ回路がZVポートとも接続されることになる。その
ため、このPCカードコントローラ回路を入出力端子数
に制限を受ける1チップのLSIで構成したい場合、特
に32ビットのPCカードを2連装する場合など、その
実現が困難となる。
【0006】また、このPCカードコントローラ回路に
おいては、例えば2つのPCカードからそれぞれ送られ
てくるビデオ信号の一方を選択してZVポートに出力す
るだけではなく、2つのビデオ信号を用いて2画面を1
画面に合成し、あるいは1つの画面中に他の画面を貼付
したビデオ信号を作成する、等の画像合成を行なってZ
Vポートに出力する機能を搭載することも考えられる。
【0007】しかしながら、このようなZVポートへ出
力する信号の機能処理回路を搭載するにあたっては、そ
の度毎にPCカードコントローラ回路のLSIチップを
設計し直さなくてはならず、きわめて汎用性が低いもの
となってしまうという不具合がある。
【0008】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、入出力端子数の制
約を低減し、且つZVポートへ出力する信号に対する種
々の機能回路を搭載可能としながら高い汎用性をもつP
Cカードコントローラ及びこのPCカードコントローラ
を使用したコンピュータシステムを実現することにあ
る。
【0009】
【課題を解決するための手段】本発明によるコンピュー
タシステムは、PCカードが接続可能なカードスロット
と、システムバスに接続され、上記カードスロットに接
続されたPCカードを制御すると共に、該PCカードが
ビデオ/オーディオ信号を出力する場合にこれを検出し
て選択決定信号を出力するカード・バス・ブリッジ回路
と、システムバスに接続され、ビデオ信号の表示処理を
行なうディスプレイコントローラと、システムバスに接
続され、オーディオ信号の出力処理を行なうオーディオ
コントローラと、上記カード・バス・ブリッジ回路から
の選択決定信号に対応して上記カードスロットから送ら
れてくるビデオ/オーディオ信号を選択的に出力するビ
デオ・オーディオ信号選択回路と、このビデオ・オーデ
ィオ信号選択回路と上記ディスプレイコントローラ及び
オーディオコントローラの間に配設されたビデオ・オー
ディオバスとを具備したことを特徴とする。
【0010】このシステムにおいては、PCカードコン
トローラを構成するものとして、システムバスとPCカ
ードを装着するカードスロットとの間に接続されたカー
ド・バス・ブリッジ回路と、上記カードスロットとビデ
オ・オーディオバス(ZVポート)との間に接続された
ビデオ・オーディオ信号選択回路を別個に設け、ビデオ
・オーディオ信号選択回路は、カード・バス・ブリッジ
回路がPCカードがビデオ/オーディオ信号を出力する
場合にこれを検出して出力する選択決定信号に対応して
カードスロットから送られてくるビデオ/オーディオ信
号を選択的にビデオ・オーディオバスに出力するように
なる。そのため、カード・バス・ブリッジ回路自体はビ
デオ・オーディオバスとは直接接続されるようなことは
なく、入出力端子数の制約を低減することができる。ま
た、ビデオ・オーディオ信号選択回路にビデオ・オーデ
ィオバスへ出力する信号に対する種々の機能回路を搭載
したとしても、カード・バス・ブリッジ回路の汎用性を
維持することができる。
【0011】
【発明の実施の形態】以下図面を参照してこの発明の実
施の一形態を説明する。図1はこの発明の実施の一形態
に係るコンピュータシステムの部分構成を示すものであ
る。このコンピュータシステムは、バッテリ駆動可能な
ノートブックタイプまたはラップトップタイプのポータ
ブルコンピュータであり、2枚のPCカード11a,1
1bを第1のカードスロット(スロット1)12a及び
第2のカードスロット(スロット2)12bにそれぞれ
装着することが可能となる。上記カードスロット12
a,12bは、PCカード−PCIバスブリッジ13及
びZV信号選択合成回路14と接続される。
【0012】PCカード−PCIバスブリッジ13は、
PCIデバイスの1つであり、内部PCIバス15とカ
ードスロット12a,12bの間に配設され、上記内部
PCIバス15を介して接続される図示しないCPUの
制御の下にPCカード11a,11bをそれぞれ制御す
るもので、PCカード11a,11bの少なくとも一方
から出力される信号がZV規格に対応したビデオ信号ま
たはオーディオ信号であった場合にその信号を選択する
ようにZV信号選択合成回路14に対してクロック信号
による選択決定信号a,bを送出する。
【0013】またPCカード−PCIバスブリッジ13
には、PCカード11a,11bの双方から出力される
信号が共にZV規格に対応したビデオ信号またはオーデ
ィオ信号であった場合に、そのいずれを優先するかを判
定して上記選択決定信号a,bを制御する優先順位判定
回路13aが設けられるもので、この優先順位判定回路
13aによる優先順位の判定は内部PCIバス15を介
して図示しない上述のCPUにより可変設定可能である
ものとする。
【0014】上記ZV信号選択合成回路14は、PCカ
ード−PCIバスブリッジ13からの選択決定信号a,
bに対応し、カードスロット12a,12bを介してP
Cカード11a,11bから送られてくるビデオ信号ま
たはオーディオ信号を選択してZVポート18へ出力す
る。
【0015】このZVポート18は、ZV信号選択合成
回路14とディスプレイコントローラ16及びオーディ
オコントローラ19との間をポイントツーポイント形式
で直接接続するビデオ・オーディオバスである。
【0016】ディスプレイコントローラ16は、内部P
CIバス15のバスマスタの1つであり、ビデオ信号の
表示処理を行なってLCDパネルあるいはCRTディプ
レイで構成される表示装置17に表示させるものであ
り、VGA仕様のテキスト及びグラフィクス表示の他、
動画表示をサポートする。
【0017】オーディオコントローラ19は、上記CP
Uの制御の下にオーディオ信号の出力制御を行なうもの
であり、内部PCIバス15あるいはZVポート18か
らのデジタルオーディオ信号をアナログ信号として出力
するためのD/Aコンバータ、フィルタ回路等を有し、
出力したアナログのオーディオ信号を接続されたスピー
カ20により拡声出力させる。
【0018】上記のような構成にあって、ビデオ信号や
オーディオ信号を用いるプログラム起動時にPCカード
−PCIバスブリッジ13は、カードスロット12a,
12bに装着されているPCカード11a,11bのい
ずれがZV規格のビデオ信号あるいはオーディオ信号を
出力するものであるかをPCカード11a,11bから
の属性情報により判定し、その判定結果に応じて選択決
定信号a,bをZV信号選択合成回路14に送出する。
【0019】例えば、PCカード11aのみがZV規格
に対応したものであった場合、PCカード−PCIバス
ブリッジ13は選択決定信号aのみを“H”レベルとし
てZV信号選択合成回路14に送出し、これを受けたZ
V信号選択合成回路14は第1のカードスロット12a
を介してPCカード11aから送られてくるビデオ信号
あるいはオーディオ信号を切換選択してZVポート18
へ出力する。
【0020】また、PCカード11bのみがZV規格に
対応したものであった場合、PCカード−PCIバスブ
リッジ13は選択決定信号bのみを“H”レベルとして
ZV信号選択合成回路14に送出し、これを受けたZV
信号選択合成回路14は第2のカードスロット12bを
介してPCカード11bから送られてくるビデオ信号あ
るいはオーディオ信号を切換選択してZVポート18へ
出力する。
【0021】また、PCカード11a,11bのいずれ
もZV規格に対応していない場合、PCカード−PCI
バスブリッジ13は選択決定信号a,bを共に“L”レ
ベルとしてZV信号選択合成回路14に送出し、これを
受けたZV信号選択合成回路14はカードスロット12
a,12bを介してPCカード11a,11bから送ら
れてくる信号をどちらも選択せず、ZVポート18へ出
力しない。
【0022】また、PCカード11a,11bのいずれ
もZV規格に対応したものであった場合、PCカード−
PCIバスブリッジ13は優先順位判定回路13aによ
りそのいずれか一方のみを有効であると判定し、選択決
定信号a,bの一方を“H”レベルとしてZV信号選択
合成回路14に送出する。
【0023】この場合、優先順位判定回路13aは予め
PCカード11a,11bに対する優先順位を予め固定
的に設定しており、上述した如く内部PCIバス15を
介して図示しないCPUから可変設定された場合にはそ
の優先順位に従い、またCPUからの設定がない場合に
は固定的に設定した優先順位に従うものとする。
【0024】しかるに、優先順位判定回路13aからの
選択決定信号を受けたZV信号選択合成回路14は、そ
の信号に対応して第1のカードスロット12aを介して
PCカード11aから送られてくるビデオ信号あるいは
オーディオ信号と第2のカードスロット12bを介して
PCカード11bから送られてくるビデオ信号あるいは
オーディオ信号のいずれか一方のみを切換選択してZV
ポート18へ出力する。
【0025】このように優先順位判定回路13aでの判
定をCPUから可変設定できるため、PCカード11
a,11bのいずれを優先するかをこのコンピュータシ
ステムのユーザがプログラムで任意に設定できるように
なる。
【0026】なお、動作途中でPCカード11a,11
bがカードスロット12a,12bから脱離した場合、
PCカード−PCIバスブリッジ13はこれを検知し、
PCカード11a,11bからの信号がZVポート18
へ出力されないよう、選択決定信号a,bを共に“L”
レベルとする。ZV信号選択合成回路14はこの選択決
定信号a,bによりPCカード11a,11bからの信
号がZVポート18へ出力されるのを遮断することで、
ZV信号選択合成回路14以降、ディスプレイコントロ
ーラ16、表示装置17、オーディオコントローラ1
9、スピーカ20を含んで不用意に故障し、あるいはノ
イズが出力されるのを防止することができる。
【0027】この場合、PCカード11a,11bのい
ずれか一方がカードスロット12aまたは12bから脱
離した場合、PCカード−PCIバスブリッジ13はこ
れを検知し、その時点で選択させている側のPCカード
であった際にのみ、そのPCカード11aまたは11b
からの信号がZVポート18へ出力されないよう、選択
決定信号aまたはbを“L”レベルとするものとすれ
ば、不必要に信号を遮断してしまうことを回避すること
ができる。
【0028】以上のようにPCカードコントローラを構
成する回路としてPCカード−PCIバスブリッジ13
とZV信号選択合成回路14とを別の回路として設け、
PCカード−PCIバスブリッジ13にあっては直接Z
Vポート18と接続されないものとしたため、PCカー
ド−PCIバスブリッジ13を1チップのLSIとして
設計すれば、ZVポート18の端子数から選択決定信号
a,bの出力端子数を減じた差の端子数分だけ、入出力
端子数を削減することができる。
【0029】また、上記図1ではPCカード−PCIバ
スブリッジ13からZV信号選択合成回路14に対して
選択決定信号a,bを別々に送出するものとして説明し
たが、これら選択決定信号a,bに代えて図2に示すよ
うにシリアル転送でその選択状態を指定する選択決定信
号cを用いるものとすれば、よりPCカード−PCIバ
スブリッジ13における入出力端子数を削減することが
できる。
【0030】この場合、PCカード−PCIバスブリッ
ジ13は上記カードスロット12a,12bへのPCカ
ード11a,11bの着脱時にのみこれを検知してZV
信号選択合成回路14へのシリアル転送による選択決定
信号cを送出するものとすれば、PCカード−PCIバ
スブリッジ13及びZV信号選択合成回路14での選択
決定信号cの送受に要する電力消費を抑制し、特にバッ
テリ駆動で電源の消費電力が制限されているノートブッ
クタイプのコンピュータシステムで電源を有効に利用す
ることができるので好適である。
【0031】また、上記実施の形態では、ZV信号選択
合成回路14がPCカード−PCIバスブリッジ13か
らの選択決定信号a,bまたはcにより、カードスロッ
ト12a,12bを介してPCカード11a,11bか
ら送られてくるビデオ信号またはオーディオ信号のいず
れか一方を選択してZVポート18に出力するものとし
て説明したが、ZV信号選択合成回路14内にビデオ信
号またはオーディオ信号の合成を行なう機能回路を設
け、PCカード11a,11bから送られてくる信号が
共にビデオ信号であるか、あるいはオーディオ信号であ
った場合にこれらの信号を用いて合成処理を行ない、合
成後の信号をZVポート18に出力するものとしてもよ
い。以下、その点について説明する。
【0032】例えば、ZV信号選択合成回路14内に複
数のオーディオ信号を合成するミキサ回路を機能回路と
して設け、且つこのミキサ回路は各オーディオ信号の音
声レベルを個々に設定可能とすれば、PCカード11
a,11bとして共にZV規格に対応したオーディオカ
ードが装着された場合に、自由にオーディオ信号のミキ
シングを実現することができる。
【0033】また、ZV信号選択合成回路14内に2つ
のビデオ信号を用い、1つの表示画面をその上下、左
右、あるいはその両方により分割してその画面内に2つ
の表示画面を表示させるビデオ信号合成回路を機能回路
として設ければ、PCカード11a,11bとして共に
ZV規格に対応したビデオカード、例えばビデオキャプ
チャカードやMPEGデコーダカード等が装着された場
合に、上記複数画面を1画面を分割して同時に表示させ
ることができる。
【0034】また、ZV信号選択合成回路14内に2つ
のビデオ信号を用い、1つの表示画面内に他の表示画面
を貼付して表示させるスーパーインポーズ回路を機能回
路として設ければ、PCカード11a,11bとして共
にZV規格に対応したビデオカード、例えばビデオキャ
プチャカードやMPEGデコーダカード等が装着された
場合に、スーパーインポーズ機能による画面を表示させ
ることができる。
【0035】上述したいずれの機能回路をZV信号選択
合成回路14に設ける場合であっても、ZV信号選択合
成回路14の設計仕様を変更するのみでPCカード−P
CIバスブリッジ13側の構成を変更する必要はないの
で、PCカード−PCIバスブリッジ13を1チップの
LSIで構成した場合にその汎用性を高めることができ
る。
【0036】なお、本発明は上記実施の形態に限定され
るものではなく、例えば、上記実施の形態では装着可能
なPCカードは2枚であったが、3枚以上のPCカード
が装着可能なようにカードスロットを設けるなど、その
要旨を逸脱しない範囲内で種々変形して実施することが
可能であることは勿論である。
【0037】
【発明の効果】以上詳記した如く本発明によれば、入出
力端子数の制約を低減し、且つZVポートへ出力する信
号に対する種々の機能回路を搭載可能としながら高い汎
用性をもつPCカードコントローラ及びこのPCカード
コントローラを使用したコンピュータシステムを実現す
ることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態に係る回路構成を示すブ
ロック図。
【図2】同実施の形態に係る他の回路構成を示すブロッ
ク図。
【符号の説明】
11a,11b…PCカード 12a,12b…カードスロット 13…PCカード−PCIバスブリッジ 13a…優先順位判定回路 14…ZV信号選択合成回路 15…内部PCIバス 16…ディスプレイコントローラ 17…表示装置 18…ZVポート 19…オーディオコントローラ 20…スピーカ

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 PCカードが接続可能なカードスロット
    と、 システムバスに接続され、上記カードスロットに接続さ
    れたPCカードを制御すると共に、該PCカードがビデ
    オ/オーディオ信号を出力する場合にこれを検出して選
    択決定信号を出力するカード・バス・ブリッジ回路と、 システムバスに接続され、ビデオ信号の表示処理を行な
    うディスプレイコントローラと、 システムバスに接続され、オーディオ信号の出力処理を
    行なうオーディオコントローラと、 上記カード・バス・ブリッジ回路からの選択決定信号に
    対応して上記カードスロットから送られてくるビデオ/
    オーディオ信号を選択的に出力するビデオ・オーディオ
    信号選択回路と、 このビデオ・オーディオ信号選択回路と上記ディスプレ
    イコントローラ及びオーディオコントローラの間に配設
    されたビデオ・オーディオバスとを具備したことを特徴
    とするコンピュータシステム。
  2. 【請求項2】 上記カードスロットは、複数枚のPCカ
    ードを接続可能な分だけ設けられ、 上記カード・バス・ブリッジ回路は、複数枚のPCカー
    ドが同時にビデオ/オーディオ信号を出力する場合にこ
    れを検出してその優先順位を判定する判定回路を設け
    て、この判定回路の判定結果に基づいた選択決定信号を
    出力し、 上記ビデオ・オーディオ信号選択回路は、上記カード・
    バス・ブリッジ回路からの選択決定信号に対応して上記
    カードスロットから送られてくる複数のビデオ/オーデ
    ィオ信号を選択的に上記ビデオ・オーディオバスに出力
    することを特徴とする請求項1記載のコンピュータシス
    テム。
  3. 【請求項3】 上記カード・バス・ブリッジ回路に設け
    られる判定回路は、上記システムバスを介してその優先
    順位を設定可能としたことを特徴とする請求項2記載の
    コンピュータシステム。
  4. 【請求項4】 上記カード・バス・ブリッジ回路は、上
    記ビデオ・オーディオ信号選択回路への選択決定信号を
    シリアル転送することを特徴とする請求項2記載のコン
    ピュータシステム。
  5. 【請求項5】 上記カード・バス・ブリッジ回路は、上
    記スロットへのPCカードの着脱時のみ上記ビデオ・オ
    ーディオ信号選択回路への選択決定信号をシリアル転送
    することを特徴とする請求項4記載のコンピュータシス
    テム。
  6. 【請求項6】 上記ビデオ・オーディオ信号選択回路
    は、複数枚のPCカードが同時にオーディオ信号を出力
    する場合に上記カード・バス・ブリッジ回路からの選択
    決定信号に対応して複数のオーディオ信号を合成するミ
    キサ回路を有することを特徴とする請求項2記載のコン
    ピュータシステム。
  7. 【請求項7】 上記ミキサ回路は複数のオーディオ信号
    の各音声レベルを調整する調整手段をさらに具備したこ
    とを特徴とする請求項6記載のコンピュータシステム。
  8. 【請求項8】 上記ビデオ・オーディオ信号選択回路
    は、複数枚のPCカードが同時にビデオ信号を出力する
    場合に上記カード・バス・ブリッジ回路からの選択決定
    信号に対応して複数のビデオ信号により複数画面を1画
    面に合成したビデオ信号を作成するビデオ信号合成回路
    を有することを特徴とする請求項2記載のコンピュータ
    システム。
  9. 【請求項9】 上記ビデオ・オーディオ信号選択回路
    は、複数枚のPCカードが同時にビデオ信号を出力する
    場合に上記カード・バス・ブリッジ回路からの選択決定
    信号に対応して複数のビデオ信号により1つの画面中に
    他の画面を貼付したビデオ信号を作成するスーパーイン
    ポーズ回路を有することを特徴とする請求項2記載のコ
    ンピュータシステム。
  10. 【請求項10】 上記ビデオ・オーディオ信号選択回路
    は、PCカードの上記スロットからの脱離を検出して上
    記ビデオ・オーディオバスへのビデオ/オーディオ信号
    の出力を停止させる選択決定信号を上記ビデオ・オーデ
    ィオ信号選択回路へ出力することを特徴とする請求項1
    または2記載のコンピュータシステム。
  11. 【請求項11】 上記ビデオ・オーディオ信号選択回路
    は、上記スロットに接続された複数枚のPCカードのう
    ちのいずれかの脱離を検出し、該当するもののみ上記ビ
    デオ・オーディオバスへのビデオ/オーディオ信号の出
    力を停止させる選択決定信号を上記ビデオ・オーディオ
    信号選択回路へ出力することを特徴とする請求項2記載
    のコンピュータシステム。
  12. 【請求項12】 システムバスに接続され、カードスロ
    ットに接続されたPCカードを制御すると共に、該PC
    カードがビデオ/オーディオ信号を出力する場合にこれ
    を検出して選択決定信号を出力するカード・バス・ブリ
    ッジ回路と、 上記カード・バス・ブリッジ回路からの選択決定信号に
    対応して上記カードスロットから送られてくるビデオ/
    オーディオ信号を、ビデオ信号の表示処理を行なうディ
    スプレイコントローラ及びオーディオ信号の出力処理を
    行なうオーディオコントローラが接続されたビデオ・オ
    ーディオバスに選択的に出力するビデオ・オーディオ信
    号選択回路とを具備したことを特徴とするPCカードコ
    ントローラ。
  13. 【請求項13】 上記カード・バス・ブリッジ回路は、
    上記カードスロットが複数枚のPCカードを接続可能な
    分だけ設けられ、該複数枚のPCカードが同時にビデオ
    /オーディオ信号を出力する場合に、これを検出してそ
    の優先順位を判定する判定回路を設けて、この判定回路
    の判定結果に基づいた選択決定信号を出力し、 上記ビデオ・オーディオ信号選択回路は、上記カード・
    バス・ブリッジ回路からの選択決定信号に対応して上記
    カードスロットから送られてくる複数のビデオ/オーデ
    ィオ信号を選択的に上記ビデオ・オーディオバスに出力
    することを特徴とする請求項12記載のPCカードコン
    トローラ。
  14. 【請求項14】 上記カード・バス・ブリッジ回路に設
    けられる判定回路は、上記システムバスを介してその優
    先順位を設定可能としたことを特徴とする請求項13記
    載のPCカードコントローラ。
  15. 【請求項15】 上記カード・バス・ブリッジ回路は、
    上記ビデオ・オーディオ信号選択回路への選択決定信号
    をシリアル転送することを特徴とする請求項13記載の
    PCカードコントローラ。
  16. 【請求項16】 上記カード・バス・ブリッジ回路は、
    上記スロットへのPCカードの着脱時のみ上記ビデオ・
    オーディオ信号選択回路への選択決定信号をシリアル転
    送することを特徴とする請求項15記載のPCカードコ
    ントローラ。
  17. 【請求項17】 上記ビデオ・オーディオ信号選択回路
    は、複数枚のPCカードが同時にオーディオ信号を出力
    する場合に上記カード・バス・ブリッジ回路からの選択
    決定信号に対応して複数のオーディオ信号を合成するミ
    キサ回路を有することを特徴とする請求項13記載のP
    Cカードコントローラ。
  18. 【請求項18】 上記ミキサ回路は複数のオーディオ信
    号の各音声レベルを調整する調整手段をさらに具備した
    ことを特徴とする請求項17記載のPCカードコントロ
    ーラ。
  19. 【請求項19】 上記ビデオ・オーディオ信号選択回路
    は、複数枚のPCカードが同時にビデオ信号を出力する
    場合に上記カード・バス・ブリッジ回路からの選択決定
    信号に対応して複数のビデオ信号により複数画面を1画
    面に合成したビデオ信号を作成するビデオ信号合成回路
    を有することを特徴とする請求項13記載のPCカード
    コントローラ。
  20. 【請求項20】 上記ビデオ・オーディオ信号選択回路
    は、複数枚のPCカードが同時にビデオ信号を出力する
    場合に上記カード・バス・ブリッジ回路からの選択決定
    信号に対応して複数のビデオ信号により1つの画面中に
    他の画面を貼付したビデオ信号を作成するスーパーイン
    ポーズ回路を有することを特徴とする請求項13記載の
    PCカードコントローラ。
  21. 【請求項21】 上記ビデオ・オーディオ信号選択回路
    は、PCカードの上記スロットからの脱離を検出して上
    記ビデオ・オーディオバスへのビデオ/オーディオ信号
    の出力を停止させる選択決定信号を上記ビデオ・オーデ
    ィオ信号選択回路へ出力することを特徴とする請求項1
    2または13記載のPCカードコントローラ。
  22. 【請求項22】 上記ビデオ・オーディオ信号選択回路
    は、上記スロットに接続された複数枚のPCカードのう
    ちのいずれかの脱離を検出し、該当するもののみ上記ビ
    デオ・オーディオバスへのビデオ/オーディオ信号の出
    力を停止させる選択決定信号を上記ビデオ・オーディオ
    信号選択回路へ出力することを特徴とする請求項13記
    載のコンピュータシステム。
JP04481096A 1996-03-01 1996-03-01 コンピュータシステム及びカードコントローラ Expired - Fee Related JP3708613B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04481096A JP3708613B2 (ja) 1996-03-01 1996-03-01 コンピュータシステム及びカードコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04481096A JP3708613B2 (ja) 1996-03-01 1996-03-01 コンピュータシステム及びカードコントローラ

Publications (2)

Publication Number Publication Date
JPH09237142A true JPH09237142A (ja) 1997-09-09
JP3708613B2 JP3708613B2 (ja) 2005-10-19

Family

ID=12701792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04481096A Expired - Fee Related JP3708613B2 (ja) 1996-03-01 1996-03-01 コンピュータシステム及びカードコントローラ

Country Status (1)

Country Link
JP (1) JP3708613B2 (ja)

Also Published As

Publication number Publication date
JP3708613B2 (ja) 2005-10-19

Similar Documents

Publication Publication Date Title
US8970606B2 (en) Facilitating use of multiple graphics chips
US6496361B2 (en) Embedded CMOS camera in a laptop computer
US6297794B1 (en) Method of switching video sources and computer system employing this method
US7116322B2 (en) Display apparatus and controlling method thereof
JP2009151242A (ja) 情報処理装置および表示制御方法
US5727191A (en) Monitor adapter
US6558049B1 (en) System for processing video in computing devices that multiplexes multiple video streams into a single video stream which is input to a graphics controller
US7058426B2 (en) Communication terminal apparatus
EP0814401B1 (en) Computer having a feature bus with buffers for external devices
KR100918013B1 (ko) 디스플레이 디바이스
US20050097469A1 (en) Electronic device and display control method
US20080100746A1 (en) TV capture unit and information processing apparatus
JP2006033739A (ja) 電子機器、映像データ受信方法および映像データ受信装置
JP3708613B2 (ja) コンピュータシステム及びカードコントローラ
US20040076398A1 (en) Electronic Album
KR19990033809A (ko) 교체식 비디오카드를 갖는 휴대형 컴퓨터
CN114816307B (zh) 多屏显示的方法、装置、电子设备及计算机可读存储介质
JP3607384B2 (ja) コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード
KR100524020B1 (ko) 무선 디스플레이 장치 및 무선 디스플레이 장치에서아날로그 영상 신호를 디스플레이 방법
JP2001249654A (ja) Tv機能をもつ情報処理装置
KR20040064495A (ko) 이중 모드 lcd 제어기를 이용한 이중 모드 표시 장치
US20030197711A1 (en) Web terminal monitor
KR200157789Y1 (ko) 비디오카메라데이타의 실시간 디스플레이시스템
JP2000132272A (ja) ドッキングユニットおよび携帯型情報機器
JP2005128992A (ja) ダイレクトメディアクセスモードを有するコンピュータシステム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050804

LAPS Cancellation because of no payment of annual fees