JP3708089B2 - スイッチング電源装置用制御装置およびスイッチング電源装置 - Google Patents
スイッチング電源装置用制御装置およびスイッチング電源装置 Download PDFInfo
- Publication number
- JP3708089B2 JP3708089B2 JP2003091656A JP2003091656A JP3708089B2 JP 3708089 B2 JP3708089 B2 JP 3708089B2 JP 2003091656 A JP2003091656 A JP 2003091656A JP 2003091656 A JP2003091656 A JP 2003091656A JP 3708089 B2 JP3708089 B2 JP 3708089B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- switching power
- drive signal
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置用制御装置およびスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンや、パソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等の処理負荷に応じて負荷電流が急減に増減する。また、スイッチング電源装置は、広い入力電圧範囲に容易に対応できるという特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。
【０００３】
そのために、スイッチング電源装置は、デジタル制御方式のコントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフしている（非特許文献１参照）。制御装置では、電圧モード制御や電流モード制御によるフィードバック制御により、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。
【０００４】
【非特許文献１】
原田 耕介、二宮 保、顧 文建 共著、「スイッチングコンバータの基礎」、コロナ社、ｐ．４８〜７９
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のスイッチング電源装置では、一般に、ＬＣフィルタや制御装置等において位相遅れが生じ、この位相遅れは、周波数が高くなるほど大きくなる。そして、この位相遅れが１８０°に達すると、スイッチング電源装置の出力電圧は発振してしまう。したがって、位相遅れが１８０°に達することがないように位相補償する手段を講ずる必要がある。
【０００６】
そこで、本発明は、上述した課題を解決するために、位相進みを実現することにより位相補償することができるスイッチング電源装置用制御装置およびスイッチング電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、駆動信号の時比率に対応する信号に含まれる低周波成分を遮断するハイパスフィルタと、ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段と、スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、積分手段により積分された信号との差分を算出する差分算出手段と、差分算出手段により算出された信号、およびランプ信号に基づいて駆動信号を生成する駆動信号生成手段とを備え、上記ハイパスフィルタは、駆動信号生成手段により生成された駆動信号の時比率に対応する信号に含まれる低周波成分を遮断することを特徴とする。
【０００８】
この発明によれば、帰還ループにあるハイパスフィルタおよび積分手段によって、駆動信号の時比率に対応する信号から低周波成分が遮断され、この遮断された信号が積分されるとともに、この積分後の信号に基づいて駆動信号が生成されるため、スイッチング電源装置用制御装置の伝達関数が位相進みとなり、かつ直流利得も確保される。
【０００９】
本発明のスイッチング電源装置用制御装置において、前記ハイパスフィルタは、二次のハイパスフィルタであることが好ましい。このようにすれば、スイッチング電源装置用制御装置は、より確実に低周波成分を遮断させることができる。
【００１０】
本発明は、スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、駆動信号の時比率に対応する信号を演算し、ハイパスフィルタ機能および積分機能を融合させた演算手段と、スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、演算手段により演算された信号との差分を算出する差分算出手段と、差分算出手段により算出された信号、およびランプ信号に基づいて駆動信号を生成する駆動信号生成手段とを備え、上記演算手段は、駆動信号生成手段により生成された駆動信号の時比率に対応する信号を演算することを特徴とする。
【００１１】
この発明によれば、帰還ループにある演算手段によって、駆動信号の時比率に対応する信号に基づいて、低周波成分が遮断され、かつ積分された信号が出力されるとともに、この演算手段により出力された信号に基づいて駆動信号が生成されるため、スイッチング電源装置用制御装置の伝達関数が位相進みとなり、かつ直流利得も確保される。
【００１２】
本発明のスイッチング電源装置用制御装置において、演算手段の伝達関数Ｈ（Ｚ）が、１／（１−ｂ＊Ｚ-1）、または、（１−Ｚ-1）／[（１−ｂ１＊Ｚ-1）（１−ｂ２＊Ｚ-1）]、（ｂ，ｂ１，ｂ２は係数）であることが好ましい。
【００１３】
本発明は、スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、駆動信号の時比率に対応する信号に含まれる低周波成分を遮断する第一のハイパスフィルタと、第一のハイパスフィルタにより低周波成分を遮断された信号を積分する積分手段と、積分手段により積分された信号に含まれる低周波成分を遮断する第二のハイパスフィルタと、スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、第二のハイパスフィルタにより低周波成分を遮断された信号との差分を算出する差分算出手段と、差分算出手段により算出された信号、およびランプ信号に基づいて駆動信号を生成する駆動信号生成手段とを備え、上記第一のハイパスフィルタは、駆動信号生成手段により生成された駆動信号の時比率に対応する信号に含まれる低周波成分を遮断することを特徴とする。
【００１４】
この発明によれば、帰還ループにある第一のハイパスフィルタ、積分手段および第二のハイパスフィルタによって、駆動信号の時比率に対応する信号から低周波成分が遮断され、この遮断された信号が積分され、さらにこの積分された信号から低周波成分が遮断されるとともに、この遮断後の信号に基づいて駆動信号が生成されるため、スイッチング電源装置用制御装置の伝達関数が位相進みとなり、かつ直流利得も確保される。
【００１５】
本発明のスイッチング電源装置用制御装置において、第一のハイパスフィルタおよび第二のハイパスフィルタは、一次のハイパスフィルタであることが好ましい。このようにすれば、回路構成をより簡素化させることができる。
【００１６】
本発明のスイッチング電源装置用制御装置において、駆動信号生成手段により生成された駆動信号のオン時間を一スイッチング周期ごとにカウントするカウンタ手段をさらに備え、駆動信号の時比率に対応する信号は、カウンタ手段によりカウントされた値を示す信号であることとしてもよい。また、差分算出手段により算出された信号を所定時間保持して出力する遅延手段をさらに備え、駆動信号の時比率に対応する信号は、遅延手段により出力された信号であることとしてもよい。
【００１７】
本発明のスイッチング電源装置用制御装置において、駆動信号生成手段は、所定の間隔で前記駆動信号のレベルをローレベルからハイレベルに切り替えるとともに、差分算出手段により算出された信号とランプ信号との比較結果に基づいて駆動信号のレベルをハイレベルからローレベルに切り替え、遅延手段は、駆動信号の出力レベルがハイレベルからローレベルに切り替えられた切替時点における差分算出手段により算出された信号に基づいて、当該算出された信号に対応する値を検出し、当該検出された値を次回の切替時まで出力することとしてもよい。また、駆動信号生成手段は、所定の間隔で駆動信号のレベルをハイレベルからローレベルに切り替えるとともに、差分算出手段により算出された信号とランプ信号との比較結果に基づいて駆動信号のレベルをローレベルからハイレベルに切り替え、遅延手段は、駆動信号の出力レベルがローレベルからハイレベルに切り替えられた切替時点における差分算出手段により算出された信号に基づいて、当該算出された信号に対応する値を検出し、当該検出された値を次回の切替時まで出力することとしてもよい。
【００１８】
本発明のスイッチング電源装置用制御装置において、駆動信号生成手段は、差分算出手段により算出された信号とランプ信号との比較の結果に基づいて駆動信号の出力レベルをハイレベルまたはローレベルに切り替えることが好ましい。このようにすれば、差分算出手段により算出された信号と、ランプ信号との比較結果により、駆動信号のレベルがハイレベルとなる期間を制御することができる。
【００１９】
【発明の実施の形態】
以下、本発明に係るスイッチング電源装置用制御装置の各実施形態を図面に基づき説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。
【００２０】
[第１実施形態]
まず、本発明の第１実施形態について説明する。図１は、第１実施形態におけるスイッチング電源装置１の電気回路構成を例示する図である。本実施形態におけるスイッチング電源装置１はＤＣ−ＤＣコンバータであり、図１に示すようにスイッチング素子２，３と、インダクタ４と、コンデンサ５と、ＡＤ変換部６と、コントローラＩＣ７（スイッチング電源装置用制御装置）とを有する。
【００２１】
電源Ｐは、スイッチング電源装置１に入力電圧Ｖｉを印加する。スイッチング素子２，３は、スイッチング機能を有する素子であり、例えば、電界効果トランジスタ（ＦＥＴ）等のトランジスタが該当する。スイッチング素子２，３のゲートには、コントローラＩＣ７から出力されるＰＷＭ信号（駆動信号）ＫＳが入力される。スイッチング素子２およびスイッチング素子３は、ＰＷＭ信号ＫＳのレベルに基づいてそれぞれが交互にＯＮ状態とＯＦＦ状態とを繰り返す。具体的に説明すると、ＰＷＭ信号ＫＳのレベルがハイレベルである場合には、スイッチング素子２がＯＮ状態となりスイッチング素子３がＯＦＦ状態となる。一方、ＰＷＭ信号ＫＳのレベルがローレベルである場合には、スイッチング素子２がＯＦＦ状態となりスイッチング素子３がＯＮ状態となる。
【００２２】
インダクタ４およびコンデンサ５は、出力電圧Ｖｏを安定させるためのＬＣフィルタ（平滑回路）として機能する。ＡＤ変換部６は、出力電圧Ｖｏを示すアナログ信号をデジタル信号に変換する。
【００２３】
負荷Ｌは、スイッチング電源装置１から出力される出力電圧Ｖｏの供給先であり、例えば、ＰＣ端末等に用いられるＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）が該当する。このような、ＣＰＵやＭＰＵは、省電力モードを有しており、省電力モードから通常モードに移行する際に、負荷変動が急激に増大するという特徴がある。
【００２４】
コントローラＩＣ７は、負荷Ｌに供給する出力電圧Ｖｏの目標値である目標電圧Ｖｒと出力電圧Ｖｏとに基づいてＰＷＭ信号ＫＳを生成する。ここで、図２を参照してコントローラＩＣ７の回路構成を説明する。図２に示すように、コントローラＩＣ７は、加算器１１と、乗算器１２と、加算器（差分算出手段）１３と、ＰＷＭ信号生成回路（駆動信号生成手段）２０と、カウンタ１４と、演算回路３０と、ランプ信号回路１５とを有する。
【００２５】
加算器１１は、出力電圧Ｖｏを示すデジタル信号および目標電圧Ｖｒを示すデジタル信号に基づいて、（Ｖｒ−Ｖｏ）の値を示す信号ＶＳを出力する。すなわち、加算器１１は、出力電圧Ｖｏ（負）と目標電圧Ｖｒ（正）を加算することにより、出力電圧Ｖｏと目標電圧Ｖｒとの差分電圧値（Ｖｒ−Ｖｏ）を算出する。
【００２６】
乗算器１２は、差分電圧値（Ｖｒ−Ｖｏ）を示す信号ＶＳに基づいて、Ｇ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳを出力する。すなわち、乗算器１２は、出力電圧Ｖｏと目標電圧Ｖｒとの差分電圧値（Ｖｒ−Ｖｏ）に、乗算器１２の係数であるＧを乗算することにより、差分電圧値（Ｖｒ−Ｖｏ）をＧ倍した値であるＧ（Ｖｒ−Ｖｏ）を算出する。
【００２７】
加算器１３は、乗算器１２から出力されたＧ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳおよび演算回路３０から出力された信号ＦＳに基づいて信号ＨＳを出力する。すなわち、加算器１３は、Ｇ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳ（正）と演算回路３０から出力された信号ＦＳ（負）を加算することにより、制御信号ＧＳと信号ＦＳとの差分を示す信号ＨＳを算出する。
【００２８】
ＰＷＭ信号生成回路２０は、加算器１３から出力された信号ＨＳおよびランプ信号回路１５から出力されたランプ信号ＲＳに基づいてＰＷＭ信号ＫＳを生成する。ＰＷＭ信号生成回路２０は、コンパレータ２１と、ＡＮＤ回路２２とを有する。
【００２９】
コンパレータ２１は、加算器１３から出力された信号ＨＳおよびランプ信号回路１５から出力されたランプ信号ＲＳに基づいて、これらの信号を比較した結果を示す信号ＣＳを出力する。すなわち、コンパレータ２１は、信号ＨＳの値とランプ信号ＲＳの値とを比較して、信号ＨＳの値がランプ信号ＲＳの値よりも大きい場合には、ハイレベルの信号ＣＳを出力し、信号ＨＳの値がランプ信号ＲＳの値以下の場合には、ローレベルの信号ＣＳを出力する。すなわち、信号ＣＳは、ランプ信号ＲＳの値が、信号ＨＳの値よりも小さい場合にのみ、ハイレベルとなる。
【００３０】
ＡＮＤ回路２２は、マスタークロックＭＣを分周したパルスに基づいて生成された信号ｃｌｋとコンパレータ２１から出力された信号ＣＳとに基づいて、スイッチング素子２，３の駆動信号であるＰＷＭ信号ＫＳを出力する。すなわち、ＡＮＤ回路２２は、信号ｃｌｋと信号ＣＳの論理積を演算し、その演算結果をＰＷＭ信号ＫＳとして出力する。なお、本実施形態におけるＡＮＤ回路２２は、ＰＷＭ信号ＫＳのパルス幅の上限を制限する機能を有する。
【００３１】
カウンタ１４は、ＰＷＭ信号ＫＳの出力レベルがハイレベルであるときに、カウント値をカウントアップする。カウンタ１４は、リセット信号ＲＥＳを受信するとカウント値をリセットするとともに、サンプル信号ＳＭＰを受信するとその時点のカウント値を保持し、この保持したカウント値を示す信号ＤＳを出力する。すなわち、カウンタ１４は、リセット信号ＲＥＳを受信してからサンプル信号ＳＭＰを受信するまでの間におけるＰＷＭ信号ＫＳのオン時間をカウントし、サンプル信号ＳＭＰを受信した時点のカウント値を保持する。
【００３２】
演算回路３０は、カウンタ１４から出力されたカウント値を示す信号ＤＳに基づいて演算し、演算後の信号ＦＳを出力する。ここで、図２に示すように、演算回路３０は、ハイパスフィルタ（ＨＰＦ）３１と、積分器３２とを有する。
【００３３】
ハイパスフィルタ３１は、二次のハイパスフィルタであり、カウンタ１４により出力された信号ＤＳに含まれる低周波成分を遮断するフィルタ回路である。ハイパスフィルタ３１を備えることによって、信号ＤＳに含まれる低周波成分が遮断されるため、直流成分のない信号を積分器３２に入力することができる。
【００３４】
積分器３２は、ハイパスフィルタ３１によって低周波成分が遮断された後の信号を積分する回路である。このような積分器３２を備えることによって、ＰＷＭ信号ＫＳのオン時間に対応する信号ＤＳから低周波成分が遮断された信号を積分することができる。
【００３５】
ここで、図３を参照して、演算回路３０の詳細回路構成について説明する。図３に示すように、演算回路３０は、二次のハイパスフィルタ３１と、積分器３２とを有する。二次のハイパスフィルタ３１は、遅延器であるＤフリップフロップ３１Ａ〜３１Ｄと、乗算係数が“２”である乗算器３１Ｅと、乗算係数が“ｂ１＋ｂ２”である乗算器３１Ｆと、乗算係数が“ｂ１＊ｂ２”である乗算器３１Ｇと、加算器３１Ｈとを有する。この回路構成は、以下に記載する式１により表されるハイパスフィルタ３１の伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００３６】
[（１−Ｚ-1）／（１−ｂ１＊Ｚ-1）]＊[（１−Ｚ-1）／（１−ｂ２＊Ｚ-1）] ・・・ （式１） （ｂ１，ｂ２は係数）
【００３７】
また、演算回路３０の積分器３２は、遅延器であるＤフリップフロップ３２Ａと、加算器３２Ｂとを有する。この回路構成は、以下に記載する式２により表される積分器３２の伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００３８】
１／（１−Ｚ-1） ・・・ （式２）
【００３９】
なお、本実施形態においては、ハイパスフィルタ３１が二次のハイパスフィルタである場合について説明しているが、ハイパスフィルタ３１を二次に限定する必要はない。すなわち、ハイパスフィルタ３１は、一次以上のハイパスフィルタであれば、いずれのハイパスフィルタであっても適用可能である。ここで、演算回路３０を、一次のハイパスフィルタ３１Ｓと、積分器３２とで構成した場合の詳細回路図を図４に示し、説明する。図４に示すように一次のハイパスフィルタ３１Ｓは、遅延器であるＤフリップフロップ３１ＳＡ，３１ＳＢと、乗算係数が“ｂ”である乗算器３１ＳＣと、加算器３１ＳＤとを有する。この回路構成は、以下に記載する式３により表されるハイパスフィルタ３１Ｓの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００４０】
（１−Ｚ-1）／（１−ｂ＊Ｚ-1） ・・・ （式３） （ｂは係数）
【００４１】
このように、本実施形態においては、演算回路３０に積分器３２を備えることによって、コントローラＩＣ７の伝達関数が、後述するように位相進みとなるため、スイッチング電源装置１全体の位相補償を実現することができる。なお、積分器３２に入力する信号を、ハイパスフィルタ３１で低周波成分が遮断された後の信号にすることで、この積分器３２において積分された値が飽和（無限大に発散）する事態を防止することができる。
【００４２】
ここで、図５を参照して、コントローラＩＣ７において位相進みが実現される原理について説明する。図５は、本実施形態におけるコントローラＩＣ７と同様に構成されており、スイッチング電源装置に出力する駆動信号の時比率の積分値を帰還ループでフィードバックする制御回路の一例を示すものである。ここで、時比率とは、駆動信号の一スイッチング周期中におけるオン時間の割合をいう。図５に示す制御回路７ｇは、伝達関数が“−Ｇ”である乗算器１２ｇと、伝達関数が“Ｇｄ”である積分器３２ｇと、伝達関数が“ｋｄ”である乗算器１２ｇと、加算器１３ｇとを有する。この制御回路７ｇの伝達関数Ｇｃ（Ｚ）は、制御回路７ｇに入力されるスイッチング電源装置の出力電圧の変化量ΔVと制御回路から出力される時比率の変化量ΔＤの比として求められ、以下に記載する式４により表される。
【００４３】
Ｇｃ（Ｚ）＝ΔＤ／ΔＶ＝（−Ｇ）／（１＋ｋｄ＊Ｇｄ） ・・・ （式４）
【００４４】
また、積分器３２ｇの伝達関数Ｇｄ（Ｚ）は、以下に記載する式５により表される。
【００４５】
Ｇｄ（Ｚ）＝１／（１−Ｚ-1） ・・・ （式５）
【００４６】
式５を式４に代入すると、制御回路７ｇの伝達関数Ｇｃ（Ｚ）が、以下に記載する式６のように求まる。
【００４７】
Ｇｃ（Ｚ）＝[（−Ｇ）／（１＋ｋｄ）]＊[（１−Ｚ-1）／ [１−（１／１＋ｋｄ）＊Ｚ-1 ] ] ・・・ （式６）
【００４８】
ここで、一次のハイパスフィルタの伝達関数Ｈ（Ｚ）は、（１−Ｚ-1）／（１−ｂ＊Ｚ-1）；（ｂは係数）により表されるため、式６の伝達関数Ｇｃ（Ｚ）は、一次のハイパスフィルタの伝達関数で表されていることがわかる。すなわち、図５に示す帰還ループに積分器３２ｇを有する制御回路７ｇの伝達関数Ｇｃ（Ｚ）は、一次のハイパスフィルタの伝達関数で表されることになる。
【００４９】
ところで、一般に、一次のハイパスフィルタの伝達関数は、後述するように９０°の位相進みとなる。したがって、図５に示す帰還ループに積分器３２ｇを有する制御回路７ｇの伝達関数Ｇｃも９０°の位相進みとなる。
【００５０】
以下において、一次のハイパスフィルタの伝達関数が９０°の位相進みとなることについて説明する。まず、式６により表される制御回路７ｇの伝達関数Ｇｃ（Ｚ）を、逆双一次変換により、アナログ伝達関数Ｇｃ（ｓ）に変換する。一般に、逆双一次変換を行う際には、以下に記載する式７を用いて行う。
【００５１】
Ｚ-1＝[１−（ｓ／２＊ｆｓ）]／[１＋（ｓ／２＊ｆｓ）] ・・・ （式７）
（ｆｓ：サンプリング周波数）
【００５２】
式６により表される制御回路７ｇの伝達関数Ｇｃ（Ｚ）を、式７を用いて逆双一次変換すると、アナログ伝達関数Ｇｃ（ｓ）が、以下に記載する式８のように求まる。
【００５３】
Ｇｃ（ｓ）＝[（−２Ｇ）／（２＋ｋｄ）]＊[ｓ／（ｓ＋２π＊ｆｃ）] ・・・（式８）
（ｆｃ：一次のハイパスフィルタの遮断周波数）なお、ｆｃ＝（ｆｓ／π）＊[ｋｄ／（２＋ｋｄ）]とする。
【００５４】
ここで、所定の周波数をｆとした場合に、ｓ＝ｊ＊２π＊ｆ（ｊ：虚数単位）が成立する。そして、この所定の周波数ｆが、一次のハイパスフィルタの遮断周波数ｆｃに比べて無視できる程小さい場合に、上述した式８は、以下に記載する式９によって近似的に表される。
【００５５】
Ｇｃ＝[（−２Ｇ）／（２＋ｋｄ）]＊[ｊ＊２π＊ｆ／（２π＊ｆｃ）] ・・・（式９）
【００５６】
このように、式９に示す制御回路７ｇの伝達関数Ｇｃは、虚数単位であるｊに比例する純虚数で表されるため、制御回路７ｇの伝達関数Ｇｃは、９０°の位相進みとなる。すなわち、帰還ループに積分器３２ｇを有する制御回路７ｇの伝達関数Ｇｃは、９０°の位相進みとなる。
【００５７】
このことは、図６および図７に示す制御回路７ｇにおける伝達関数のゲイン特性グラフおよび位相特性グラフからも説明できる。図６は、ゲイン特性を示す図であり、図７は位相特性を示す図である。なお、ゲイン特性グラフの縦軸は、ゲイン[ｄＢ]を示し、横軸は、周波数[Ｈｚ]を示す。また、位相特性グラフの縦軸は、位相[°]を示し、横軸は、周波数[Ｈｚ]を示す。さらに、制御回路７ｇにおける伝達関数は、乗算器１２ｇの伝達関数であるＧを“１”として算出している。
【００５８】
図６に示すように、制御回路７ｇにおける伝達関数のゲインは、−２０[ｄＢ／ｄｅｃ]の割合で減少している。これは、式９に示されるように、制御回路７ｇの伝達関数Ｇｃが、周波数ｆに比例していることに起因するものである。
【００５９】
図７に示すように、制御回路７ｇにおける伝達関数の位相は、所定の周波数（図７の場合には１０ｋＨｚ付近）よりも小さい周波数帯域で９０°となる。これは、制御回路７ｇにおける伝達関数の位相が、９０°の位相進みであることを示すものである。
【００６０】
以上のことから、本実施形態におけるコントローラＩＣ７は、帰還ループにある演算回路３０に積分器３２が備えられているため、上述した制御回路５ｇと同様に、コントローラＩＣ７の伝達関数は、一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となる。
【００６１】
ところで、上述した制御回路７ｇにおける伝達関数のゲインは、−２０[ｄＢ／ｄｅｃ]の割合で減少している。このことは、制御回路７ｇにおける伝達関数の直流利得が、理論上−∞[ｄＢ]になることを示している。なお、直流利得とは、周波数ｆを限りなく０に近付けたときの伝達関数のゲインの値をいう。一般に、制御回路を含む系全体の直流利得は、２０[ｄＢ]〜６０[ｄＢ]程度は必要であるとされている。したがって、系全体の直流利得が、２０[ｄＢ]〜６０[ｄＢ]程度になるように回路の構成要素を設計する必要がある。そこで、本実施形態においては、演算回路３０にハイパスフィルタ３１を備えることで、帰還ループによる帰還信号の低周波成分を遮断してゲインの低下を防止している。
【００６２】
次に、図８〜図１７を参照して、本実施形態におけるコントローラＩＣ７およびスイッチング電源装置１における伝達関数のゲイン特性および位相特性について説明する。なお、スイッチング電源装置１の入力電圧Ｖｉは１０Ｖに設定されていることとする。また、各ゲイン特性グラフの縦軸は、ゲイン[ｄＢ]を示し、横軸は、周波数[Ｈｚ]を示す。また、各位相特性グラフの縦軸は、位相[°]を示し、横軸は、周波数[Ｈｚ]を示す。さらに、コントローラＩＣ７における伝達関数は、乗算器１２の伝達関数であるＧを“１”として算出している。
【００６３】
まず、図８および図９を参照して、コントローラＩＣ７を含まないスイッチング電源装置１本体における伝達関数のゲイン特性および位相特性について説明する。図８は、ゲイン特性を示す図であり、図９は位相特性を示す図である。
【００６４】
図８に示すように、スイッチング電源装置１本体における伝達関数のゲインの最大値（共振値）は、スイッチング電源装置１本体のＬＣ共振周波数ｆｎである１５[ｋＨｚ]に表れる。また、ゲインが０[ｄＢ]となるゼロクロス周波数は、５５[ｋＨｚ]である。
【００６５】
図９に示すように、スイッチング電源装置１本体における伝達関数の位相は、ゼロクロス周波数である５５[ｋＨｚ]において−１７５[°]となる。したがって、スイッチング電源装置１本体の位相余裕は５[°]となり、位相余裕としては非常に小さな値であるため、このままでは、外部の影響（外乱）により出力電圧Ｖｏが発振してしまう可能性がある。
【００６６】
次に、図１０および図１１を参照して、コントローラＩＣ７における伝達関数のゲイン特性および位相特性について説明する。図１０は、ゲイン特性を示す図であり、図１１は位相特性を示す図である。図１０および図１１に示すように、コントローラＩＣ７の伝達関数のゲイン特性および位相特性は、上述した図６および図７に示す積分器のみの場合における各特性グラフのうち、二次のハイパスフィルタ３１により低周波成分が遮断される周波数領域において、ゲインは０[ｄB]に、位相は０[°]にそれぞれ戻ることになる。なお、直流利得が不足している場合には、乗算器１２の伝達関数であるGを低周波数領域で高いゲインをもつ伝達関数に変更することにより、必要な直流利得を得ることができる。
【００６７】
次に、図１２および図１３を参照して、コントローラＩＣ７を含むスイッチング電源装置１全体における伝達関数のゲイン特性および位相特性について説明する。図１２は、ゲイン特性を示す図であり、図１３は位相特性を示す図である。図１２および図１３に示す各特性グラフは、スイッチング電源装置１全体における伝達関数（図８，図９参照）と、コントローラＩＣ７における伝達関数（図１０，図１１参照）を掛け合わせた伝達関数のゲイン特性および位相特性を表すものである。
【００６８】
図１２に示すように、スイッチング電源装置１全体における伝達関数のゲインが０[ｄＢ]となるゼロクロス周波数は、３５[ｋＨｚ]である。また、図１３に示すように、スイッチング電源装置１全体における伝達関数の位相は、ゼロクロス周波数である３５[ｋＨｚ]において−１３０[°]となる。したがって、スイッチング電源装置１全体の位相余裕は５０[°]となり、スイッチング電源装置１は、全体として安定な制御系となる。また、図１２に示すように、直流利得が、２０[ｄＢ]であるため、スイッチング電源装置１全体としての定常偏差も減少する。
【００６９】
次に、図１４および図１５を参照して、演算回路３０のハイパスフィルタが一次のハイパスフィルタ３１Ｓである場合のコントローラＩＣ７における伝達関数のゲイン特性および位相特性について説明する。図１４は、ゲイン特性を示す図であり、図１５は位相特性を示す図である。図１４および図１５に示すように、コントローラＩＣ７の伝達関数のゲイン特性および位相特性は、上述した図６および図７に示す積分器のみの場合における各特性グラフのうち、一次のハイパスフィルタ３１により低周波成分が遮断される周波数領域において、ゲインは−１５[ｄB]に、位相は０[°]にそれぞれ戻ることになる。このように、二次のハイパスフィルタを用いた場合ほどの効果は得られないが、積分器のみの場合（図６参照）には、直流利得が−∞[ｄB]であったのに対し、一次のハイパスフィルタを用いた場合には、直流利得が−１５[ｄB]となっている点で定常偏差が大幅に改善されている。
【００７０】
次に、図１６および図１７を参照して、一次のハイパスフィルタ３１Ｓを用いた場合のコントローラＩＣ７を含むスイッチング電源装置１全体における伝達関数のゲイン特性および位相特性について説明する。図１６は、ゲイン特性を示す図であり、図１７は位相特性を示す図である。図１６および図１７に示す各特性グラフは、スイッチング電源装置１全体における伝達関数（図８，図９参照）と、一次のハイパスフィルタ３１Ｓを用いた場合のコントローラＩＣ７における伝達関数（図１４，図１５参照）を掛け合わせた伝達関数のゲイン特性および位相特性を表すものである。図１６に示すように、スイッチング電源装置１全体における伝達関数のゲインが０[ｄＢ]となるゼロクロス周波数は、３５[ｋＨｚ]である。また、図１７に示すように、スイッチング電源装置１全体における伝達関数の位相は、ゼロクロス周波数である３５[ｋＨｚ]において−１２０[°]となる。したがって、スイッチング電源装置１全体の位相余裕は６０[°]となり、スイッチング電源装置１は、全体として安定な制御系となる。また、図１６に示すように、直流利得が、５[ｄＢ]であるため、スイッチング電源装置１全体としての定常偏差も減少する。
【００７１】
このように、コントローラＩＣ７の帰還ループに含まれる演算回路３０に積分器３２およびハイパスフィルタ３１または３１Ｓを備えることによって、コントローラＩＣ７の伝達関数が位相進みとなり、かつ直流利得が確保されるため、スイッチング電源装置１における位相補償が実現されることになる。
【００７２】
次に、図１８に示すタイミングチャートを参照して、コントローラＩＣ７のカウンタ１４および演算回路３０における信号の流れについて説明する。図１８（ａ）は、コントローラＩＣ７のＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳの波形を示す図である。図１８（ａ）に示すように、ＰＷＭ信号ＫＳは、ローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１８（ｂ）は、コントローラＩＣ７のカウンタ１４におけるカウントアップ状態を示す信号ｃｎｔの波形を示す図である。図１８（ｃ）は、カウンタ１４から出力される信号ＤＳの内容を示す図である。図１８（ｄ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成されたリセット信号ＲＥＳのパルス波形を示す図である。図１８（ｄ）に示すように、リセット信号ＲＥＳは、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１８（ｅ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成されたサンプル信号ＳＭＰのパルス波形を示す図である。図１８（ｅ）に示すように、サンプル信号ＳＭＰは、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１８（ｆ）は、コントローラＩＣ７の演算回路３０から出力される信号ＦＳの内容を示す図である。
【００７３】
まず、時間ｔ１において、ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳがローレベルからハイレベルに切り替わると（図１８（ａ））、カウンタ１４は、リセット済であるカウンタ値のカウントアップを開始する（図１８（ｂ））。また、時間ｔ１において、リセット信号ＲＥＳは、ローレベルからハイレベルに切り替わる（図１８（ｄ））。
【００７４】
次に、時間ｔ２において、ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わると（図１８（ａ））、カウンタ１４は、カウントアップを停止する（図１８（ｂ））。すなわち、本実施形態におけるカウンタ１４は、ＰＷＭ信号ＫＳのオン時間をカウントする。
【００７５】
次に、時間ｔ３において、サンプル信号ＳＭＰがローレベルからハイレベルに切り替わると（図１８（ｅ））、カウンタ１４は、現時点におけるカウント値である“Ｄｎ”を示す信号ＤＳを出力する（図１８（ｃ））。なお、この信号ＤＳの出力内容である“Ｄｎ”は、次回にサンプル信号がローレベルからハイレベルに切り替わるまで（時間ｔ５）保持される。
【００７６】
また、時間ｔ３において、カウンタ１４から出力される信号ＤＳの内容が“Ｄｎ−１”から“Ｄｎ”に切り替わると（図１８（ｃ））、演算回路３０から出力される信号ＦＳの内容が“ｆ（Ｄｎ−１）”から“ｆ（Ｄｎ）”に切り替わる（図１８（ｆ））。なお“ｆ（ｘ）”は、演算回路３０において行われる演算内容を表す関数である。
【００７７】
次に、時間ｔ４において、リセット信号ＲＥＳが、ハイレベルからローレベルに切り替わると（図１８（ｄ））、カウンタ１４は、カウント値をリセットする（図１８（ｂ））。これにより、カウンタ１４は、次回のスイッチング周期におけるカウントを、リセット後のカウント値から開始することができる。
【００７８】
次に、図１９に示すタイミングチャートを参照して、コントローラＩＣ７のＰＷＭ信号生成回路２０における信号の流れについて説明する。図１９（ａ）は、コントローラＩＣ７のランプ信号回路１５から出力されるランプ信号ＲＳの波形、およびコントローラＩＣ７の加算器１３から出力される信号ＨＳを示す図である。図１９（ａ）に示すように、本実施形態におけるランプ信号ＲＳの波形は、鋸歯状に出力されている。図１９（ｂ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成されたリセット信号ＲＥＳのパルス波形を示す図である。図１９（ｂ）に示すように、リセット信号ＲＥＳは、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１９（ｃ）は、コントローラＩＣ７のコンパレータ２１から出力される信号ＣＳの波形を示す図である。図１９（ｃ）に示すように、信号ＣＳは、ローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１９（ｄ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成された信号ｃｌｋのパルス波形を示す図である。図１９（ｄ）に示すように、信号ｃｌｋは、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１９（ｅ）は、コントローラＩＣ７のＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳの波形を示す図である。
【００７９】
まず、時間ｔ１１において、リセット信号ＲＥＳがハイレベルからローレベルに切り替わると（図１９（ｂ））、ランプ信号回路１５は、出力するランプ信号ＲＳの値をリセットする（図１９（ａ））。時間ｔ１１において、ランプ信号ＲＳの値がリセットされると、コンパレータ２１は、ハイレベルの信号ＣＳを出力する（図１９（ｃ））。このコンパレータ２１は、加算器１３から出力された信号ＨＳと、ランプ信号回路１５から出力されたランプ信号ＲＳとを比較し、信号ＨＳの値がランプ信号ＲＳの値よりも大きい間（例えば、ｔ１１からｔ１３の間）には、ハイレベルの信号ＣＳを出力し、信号ＨＳの値がランプ信号ＲＳの値以下の間（例えば、ｔ１３からｔ１５の間）には、ローレベルの信号ＣＳを出力する（図１９（ｃ））。
【００８０】
次に、時間ｔ１２において、リセット信号ＲＥＳがローレベルからハイレベルに切り替わると（図１９（ｂ））、ランプ信号回路１５は、カウントアップされるランプ信号ＲＳの出力を開始または再開する（図１９（ａ））。
【００８１】
また、時間ｔ１２において、信号ｃｌｋが、ローレベルからハイレベルに切り替わると（図１９（ｄ））ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳがＯＦＦ状態（ローレベル）からＯＮ状態（ハイレベル）に切り替わる。
【００８２】
次に、時間ｔ１３において、信号ＨＳの値がランプ信号ＲＳの値以下になると（図１９（ａ））、コンパレータ２１から出力される信号ＣＳが、ハイレベルからローレベルに切り替わる（図１９（ｃ））。コンパレータ２１から出力される信号ＣＳが、ハイレベルからローレベルに切り替わると（図１９（ｃ））、ＡＮＤ回路２２から出力されるＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わる（図１９（ｅ））。すなわち、ランプ信号ＲＳの値が、ＨＳ信号の値に到達した場合には、駆動信号であるＰＷＭ信号ＫＳがＯＮ状態（ハイレベル）からＯＦＦ状態（ローレベル）に切り替わることになる。
【００８３】
次に、時間ｔ１４において、信号ｃｌｋがハイレベルからローレベルに切り替わると（図１９（ｄ））、ＡＮＤ回路２２から出力されるＰＷＭ信号ＫＳが、強制的にローレベルに切り替えられる（図１９（ｅ））。すなわち、信号ｃｌｋは、駆動信号であるＰＷＭ信号ＫＳがＯＮ状態として継続する期間を制限する機能を有する。
【００８４】
したがって、ＰＷＭ生成回路２０では、信号ｃｌｋがローレベルからハイレベルに切り替わった後（図１９（ｄ））、信号ＨＳの値がランプ信号ＲＳの値よりも大きいと判定されたときに（図１９（ａ））、ＰＷＭ信号ＫＳがＯＦＦ状態からＯＮ状態に切り替わり、ランプ信号ＲＳの値が、信号ＨＳの値に到達したと判定されたときに（図１９（ａ））、ＰＷＭ信号ＫＳがＯＮ状態からＯＦＦ状態に切り替わる。
【００８５】
以上のように、本実施形態におけるスイッチング電源装置１では、帰還ループにあるハイパスフィルタ３１および積分手段３２によって、ＰＷＭ信号ＫＳのオン時間に対応する信号から低周波成分が遮断され、この遮断された信号が積分されるとともに、この積分後の信号に基づいて駆動信号が生成されるため、コントローラＩＣ７の伝達関数は、一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となり、かつ直流利得も確保される。
【００８６】
[第２実施形態]
次に、本発明の第２実施形態について説明する。上述した第１実施形態と異なる点は、コントローラＩＣの構成の一部が異なる点である。したがって、以下においては、第１実施形態と異なる点について詳述し、第１実施形態と同様の構成要素には同一の符合を付しその説明は省略することとする。
【００８７】
まず、図２０を参照して第２実施形態におけるコントローラＩＣ７Ｓの構成を説明する。図２０に示すように、第２実施形態におけるコントローラＩＣ７Ｓは、遅延器であるＤフリップフロップ１６（遅延手段）と、リミッタ回路１７とをさらに有し、カウンタ回路１４を省いた点で第１実施形態におけるコントローラＩＣ７の構成と異なる。
【００８８】
Ｄフリップフロップ１６は、加算器１３から出力された信号ＨＳおよびＰＷＭ信号生成回路２０から出力されたＰＷＭ信号ＫＳに基づいて、信号ＤＫＳを出力する。すなわち、Ｄフリップフロップ１６は、Ｄ信号として信号ＨＳが入力され、クロック信号としてＰＷＭ信号ＫＳが入力され、Ｑ信号として信号ＤＫＳが出力される。
【００８９】
リミッタ回路１７は、ＡＮＤ回路２２に対応する機能を有し、Ｄフリップフロップ１６から出力される信号ＤＫＳのパルス幅の上限をＡＮＤ回路２２におけるパルス幅制限と同様に制限する機能を有する。
【００９０】
次に、図２１に示すタイミングチャートを参照して、コントローラＩＣ７ＳのＤフリップフロップ１６および演算回路３０における信号の流れについて説明する。図２１（ａ）は、コントローラＩＣ７ＳのＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳの波形を示す図である。図２１（ｂ）は、コントローラＩＣ７Ｓの加算器１３から出力される信号ＨＳを示す図である。図２１（ｃ）は、Ｄフリップフロップ１６から出力される信号ＤＫＳの内容を示す図である。図２１（ｄ）は、コントローラＩＣ７Ｓの演算回路３０から出力される信号ＦＳの内容を示す図である。
【００９１】
まず、時間ｔ２１において、ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わると（図２１（ａ））、Ｄフリップフロップ１６は、その時点の信号ＨＳの値である“Ｄｎ”を示す信号ＤＫＳを出力する（図２１（ｂ），（ｃ））。なお、この信号ＤＫＳの出力内容である“Ｄｎ”は、次回にＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わるまで（時間ｔ２２）保持される。すなわち、時間ｔ２２になると、Ｄフリップフロップ１６は、その時点の信号ＨＳの値である“Ｄｎ＋１”を示す信号ＤＫＳを出力する（図２１（ｂ），（ｃ））。
【００９２】
また、時間ｔ２１において、Ｄフリップフロップ１６から出力される信号ＤＫＳの内容が“Ｄｎ−１”から“Ｄｎ”に切り替わると（図２１（ｃ））、演算回路３０から出力される信号ＦＳの内容が“ｆ（Ｄｎ−１）”から“ｆ（Ｄｎ）”に切り替わる（図２１（ｄ））。なお、演算回路３０に入力される信号は、Ｄフリップフロップ１６から出力される信号ＤＫＳにリミッターがかけられた後の信号ＤＳ２となる。
【００９３】
なお、コントローラＩＣ７ＳのＰＷＭ信号生成回路２０における信号の流れについては、第１実施形態と同様であるため説明を省略する。
【００９４】
以上のように、第２実施形態におけるスイッチング電源装置１では、帰還ループに存在するハイパスフィルタ３１および積分手段３２によって、Ｄフリップフロップ１６から出力される信号から低周波成分が遮断され、この遮断された信号が積分されるとともに、この積分後の信号に基づいて駆動信号が生成されるため、コントローラＩＣ７Ｓの伝達関数は、一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となり、かつ直流利得も確保される。
【００９５】
[変形例]
なお、上述した各実施形態においては、演算回路３０がハイパスフィルタ３１と積分器３２により構成されている場合について説明しているが、演算回路３０の構成はこれに限定されない。例えば、図２２ないし図２６に示すような回路構成を有する演算回路であってもよい。
【００９６】
図２２ないし図２４は、二次のハイパスフィルタと積分器とを融合した演算回路３０Ｖ，３０Ｗ，３０Ｘの詳細回路構成を示す図である。図２２に示す演算回路３０Ｖは、遅延器であるＤフリップフロップ３０ＶＡ〜３０ＶＣと、乗算係数が“ｂ１＋ｂ２”である乗算器３０ＶＤと、乗算係数が“ｂ１＊ｂ２”である乗算器３０ＶＥと、加算器３０ＶＦとを有する。図２３に示す演算回路３０Ｗは、遅延器であるＤフリップフロップ３０ＷＡ，３０ＷＢと、加算器３０ＷＣ，３０ＷＤとを有する。図２４に示す演算回路３０Ｘは、遅延器であるＤフリップフロップ３０ＸＡ，３０ＸＢと、加算器３０ＸＣ，３０ＸＤとを有する。
【００９７】
演算回路３０Ｖ，３０Ｗ，３０Ｘの回路構成は、以下に記載する式１０により表される演算回路３０Ｖ，３０Ｗ，３０Ｘの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００９８】
（１−Ｚ-1）／[（１−ｂ１＊Ｚ-1）（１−ｂ２＊Ｚ-1）] ・・・ （式１０）
（ｂ１，ｂ２は係数）
【００９９】
この式１０は、二次のハイパスフィルタの伝達関数と積分器の伝達関数とを乗算して求められたものである。
【０１００】
図２５は、一次のハイパスフィルタが有する機能と積分器が有する機能とを融合した演算回路３０Ｙの詳細回路構成を示す図である。ここで、この演算回路３０Ｙの回路構成には、一次のハイパスフィルタと積分器とを別個に連続して組み合わせた回路構成は含まれない。図２５に示す演算回路３０Ｘは、遅延器であるＤフリップフロップ３０ＹＡと、乗算係数が“ｂ”である乗算器３０ＹＢと、加算器３０ＹＣとを有する。この回路構成は、以下に記載する式１１により表される演算回路３０Ｙの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【０１０１】
１／（１−ｂ＊Ｚ-1） ・・・ （式１１） （ｂは係数）
【０１０２】
この式１１は、一次のハイパスフィルタの伝達関数と積分器の伝達関数とを乗算して求められたものである。
【０１０３】
図２６は、一次のハイパスフィルタ３１Ｓと、乗算器３２とを有する演算回路３０Ｚの詳細回路構成を示す図である。図２６に示すように、乗算器３２は、二つの一次のハイパスフィルタ３１Ｓに挟まれて配置されており、一方の一次のハイパスフィルタ３１Ｓから出力された信号を入力するとともに、この乗算器３２で乗算した後の信号を他方の一次のハイパスフィルタ３１Ｓに出力する。なお、図２６に示す遅延器３２Ａは、乗算器３２と、当該乗算器３２の出力側に配置された一次のハイパスフィルタ３１Ｓとで共用される。この回路構成は、一次のハイパスフィルタの伝達関数と、積分器の伝達関数に基づいてそれぞれ構成されている。
【０１０４】
また、上述した各実施形態においては、ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳが、ローレベルからハイレベルに切り替わるタイミングを固定し、ＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わるタイミングを、加算器１３から出力された信号ＨＳおよびランプ信号回路１５から出力されたランプ信号ＲＳに基づいて制御しているが、ＰＷＭ信号ＫＳの切り替えのタイミングは、これに限られない。例えば、ＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わるタイミングを固定し、ＰＷＭ信号ＫＳが、ローレベルからハイレベルに切り替わるタイミングを、加算器１３から出力された信号ＨＳおよびランプ信号回路１５から出力されたランプ信号ＲＳに基づいて制御してもよい。この場合に、上述した第２実施形態におけるＤフリップフロップ１６は、ＰＷＭ信号ＫＳがローレベルからハイレベルに切り替えられた時点における信号ＨＳの値に対応する信号ＤＫＳを出力すればよい。
【０１０５】
また、上述した各実施形態においては、Ａ／Ｄ変換部をコントローラＩＣの外部装置として構成したが、Ａ／Ｄ変換部がコントローラＩＣに含まれる構成であってもよい。
【０１０６】
また、上述した各実施形態ではコントローラＩＣをデジタル回路で構成したが、アナログ回路で構成してもよい。さらに、マイコン等のコンピュータに組み込むプログラム（ソフトウエア）によって、上述したコントローラＩＣの各部が有する機能を構成してもよい。この各部が有する機能を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合、あるいはコンピュータに組み込まれた状態でコントローラＩＣとして流通する場合がある。
【０１０７】
また、上述した各実施形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本発明は、トランスを有しない非絶縁型かつ降圧型のコンバータ、あるいはトランスを有する絶縁型のコンバータのいずれにも適用可能であり、さらに、昇圧型又は昇降圧型のコンバータにも適用可能である。
【０１０８】
【発明の効果】
本発明に係るスイッチング電源装置用制御装置およびスイッチング電源装置によれば、位相進みを実現することにより位相補償することができる。
【図面の簡単な説明】
【図１】本発明の各実施形態におけるスイッチング電源装置の回路構成図である。
【図２】第一実施形態におけるコントローラＩＣの回路構成図である。
【図３】各実施形態における演算回路の詳細回路構成図である。
【図４】各実施形態における演算回路の詳細回路構成図である。
【図５】帰還ループで帰還する制御回路の一例を示す図である。
【図６】制御回路における伝達関数のゲイン特性を示す図である。
【図７】制御回路における伝達関数の位相特性を示す図である。
【図８】スイッチング電源装置本体における伝達関数のゲイン特性を示す図である。
【図９】スイッチング電源装置本体における伝達関数の位相特性を示す図である。
【図１０】コントローラＩＣにおける伝達関数のゲイン特性を示す図である。
【図１１】コントローラＩＣにおける伝達関数の位相特性を示す図である。
【図１２】コントローラＩＣを含むスイッチング電源装置全体における伝達関数のゲイン特性を示す図である。
【図１３】コントローラＩＣを含むスイッチング電源装置全体における伝達関数の位相特性を示す図である。
【図１４】一次のハイパスフィルタを有するコントローラＩＣにおける伝達関数のゲイン特性を示す図である。
【図１５】一次のハイパスフィルタを有するコントローラＩＣにおける伝達関数の位相特性を示す図である。
【図１６】一次のハイパスフィルタを有するコントローラＩＣを含むスイッチング電源装置全体における伝達関数のゲイン特性を示す図である。
【図１７】一次のハイパスフィルタを有するコントローラＩＣを含むスイッチング電源装置全体における伝達関数の位相特性を示す図である。
【図１８】第一実施形態におけるカウンタおよび演算回路での信号の流れについて説明するタイミングチャートである。
【図１９】各実施形態におけるＰＷＭ信号生成回路での信号の流れについて説明するタイミングチャートである。
【図２０】第二実施形態におけるコントローラＩＣの回路構成図である。
【図２１】第二実施形態におけるＤフリップフロップおよび演算回路での信号の流れについて説明するタイミングチャートである。
【図２２】変形例における演算回路の詳細回路構成図である。
【図２３】変形例における演算回路の詳細回路構成図である。
【図２４】変形例における演算回路の詳細回路構成図である。
【図２５】変形例における演算回路の詳細回路構成図である。
【図２６】変形例における演算回路の詳細回路構成図である。
【符号の説明】
１・・・スイッチング電源装置、２，３・・・スイッチング素子、４・・・インダクタ、５・・・コンデンサ、６・・・ＡＤ変換部、７，７Ｓ・・・コントローラＩＣ、Ｌ・・・負荷、Ｐ・・・電源、１１，１３・・・加算器、１２・・・乗算器、１４・・・カウンタ、１５・・・ランプ回路、１６・・・Ｄフリップフロップ、１７・・・リミッタ回路、２０・・・ＰＷＭ信号生成回路、２１・・・コンパレータ、２２・・・ＡＮＤ回路、３０、３０Ｖ，３０Ｗ、３０Ｘ，３０Ｙ，３０Ｚ・・・演算回路、３１，３１Ｓ・・・ハイパスフィルタ、３２・・・積分器。
【発明の属する技術分野】
本発明は、スイッチング電源装置用制御装置およびスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンや、パソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等の処理負荷に応じて負荷電流が急減に増減する。また、スイッチング電源装置は、広い入力電圧範囲に容易に対応できるという特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。
【０００３】
そのために、スイッチング電源装置は、デジタル制御方式のコントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフしている（非特許文献１参照）。制御装置では、電圧モード制御や電流モード制御によるフィードバック制御により、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。
【０００４】
【非特許文献１】
原田 耕介、二宮 保、顧 文建 共著、「スイッチングコンバータの基礎」、コロナ社、ｐ．４８〜７９
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のスイッチング電源装置では、一般に、ＬＣフィルタや制御装置等において位相遅れが生じ、この位相遅れは、周波数が高くなるほど大きくなる。そして、この位相遅れが１８０°に達すると、スイッチング電源装置の出力電圧は発振してしまう。したがって、位相遅れが１８０°に達することがないように位相補償する手段を講ずる必要がある。
【０００６】
そこで、本発明は、上述した課題を解決するために、位相進みを実現することにより位相補償することができるスイッチング電源装置用制御装置およびスイッチング電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、駆動信号の時比率に対応する信号に含まれる低周波成分を遮断するハイパスフィルタと、ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段と、スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、積分手段により積分された信号との差分を算出する差分算出手段と、差分算出手段により算出された信号、およびランプ信号に基づいて駆動信号を生成する駆動信号生成手段とを備え、上記ハイパスフィルタは、駆動信号生成手段により生成された駆動信号の時比率に対応する信号に含まれる低周波成分を遮断することを特徴とする。
【０００８】
この発明によれば、帰還ループにあるハイパスフィルタおよび積分手段によって、駆動信号の時比率に対応する信号から低周波成分が遮断され、この遮断された信号が積分されるとともに、この積分後の信号に基づいて駆動信号が生成されるため、スイッチング電源装置用制御装置の伝達関数が位相進みとなり、かつ直流利得も確保される。
【０００９】
本発明のスイッチング電源装置用制御装置において、前記ハイパスフィルタは、二次のハイパスフィルタであることが好ましい。このようにすれば、スイッチング電源装置用制御装置は、より確実に低周波成分を遮断させることができる。
【００１０】
本発明は、スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、駆動信号の時比率に対応する信号を演算し、ハイパスフィルタ機能および積分機能を融合させた演算手段と、スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、演算手段により演算された信号との差分を算出する差分算出手段と、差分算出手段により算出された信号、およびランプ信号に基づいて駆動信号を生成する駆動信号生成手段とを備え、上記演算手段は、駆動信号生成手段により生成された駆動信号の時比率に対応する信号を演算することを特徴とする。
【００１１】
この発明によれば、帰還ループにある演算手段によって、駆動信号の時比率に対応する信号に基づいて、低周波成分が遮断され、かつ積分された信号が出力されるとともに、この演算手段により出力された信号に基づいて駆動信号が生成されるため、スイッチング電源装置用制御装置の伝達関数が位相進みとなり、かつ直流利得も確保される。
【００１２】
本発明のスイッチング電源装置用制御装置において、演算手段の伝達関数Ｈ（Ｚ）が、１／（１−ｂ＊Ｚ-1）、または、（１−Ｚ-1）／[（１−ｂ１＊Ｚ-1）（１−ｂ２＊Ｚ-1）]、（ｂ，ｂ１，ｂ２は係数）であることが好ましい。
【００１３】
本発明は、スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、駆動信号の時比率に対応する信号に含まれる低周波成分を遮断する第一のハイパスフィルタと、第一のハイパスフィルタにより低周波成分を遮断された信号を積分する積分手段と、積分手段により積分された信号に含まれる低周波成分を遮断する第二のハイパスフィルタと、スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、第二のハイパスフィルタにより低周波成分を遮断された信号との差分を算出する差分算出手段と、差分算出手段により算出された信号、およびランプ信号に基づいて駆動信号を生成する駆動信号生成手段とを備え、上記第一のハイパスフィルタは、駆動信号生成手段により生成された駆動信号の時比率に対応する信号に含まれる低周波成分を遮断することを特徴とする。
【００１４】
この発明によれば、帰還ループにある第一のハイパスフィルタ、積分手段および第二のハイパスフィルタによって、駆動信号の時比率に対応する信号から低周波成分が遮断され、この遮断された信号が積分され、さらにこの積分された信号から低周波成分が遮断されるとともに、この遮断後の信号に基づいて駆動信号が生成されるため、スイッチング電源装置用制御装置の伝達関数が位相進みとなり、かつ直流利得も確保される。
【００１５】
本発明のスイッチング電源装置用制御装置において、第一のハイパスフィルタおよび第二のハイパスフィルタは、一次のハイパスフィルタであることが好ましい。このようにすれば、回路構成をより簡素化させることができる。
【００１６】
本発明のスイッチング電源装置用制御装置において、駆動信号生成手段により生成された駆動信号のオン時間を一スイッチング周期ごとにカウントするカウンタ手段をさらに備え、駆動信号の時比率に対応する信号は、カウンタ手段によりカウントされた値を示す信号であることとしてもよい。また、差分算出手段により算出された信号を所定時間保持して出力する遅延手段をさらに備え、駆動信号の時比率に対応する信号は、遅延手段により出力された信号であることとしてもよい。
【００１７】
本発明のスイッチング電源装置用制御装置において、駆動信号生成手段は、所定の間隔で前記駆動信号のレベルをローレベルからハイレベルに切り替えるとともに、差分算出手段により算出された信号とランプ信号との比較結果に基づいて駆動信号のレベルをハイレベルからローレベルに切り替え、遅延手段は、駆動信号の出力レベルがハイレベルからローレベルに切り替えられた切替時点における差分算出手段により算出された信号に基づいて、当該算出された信号に対応する値を検出し、当該検出された値を次回の切替時まで出力することとしてもよい。また、駆動信号生成手段は、所定の間隔で駆動信号のレベルをハイレベルからローレベルに切り替えるとともに、差分算出手段により算出された信号とランプ信号との比較結果に基づいて駆動信号のレベルをローレベルからハイレベルに切り替え、遅延手段は、駆動信号の出力レベルがローレベルからハイレベルに切り替えられた切替時点における差分算出手段により算出された信号に基づいて、当該算出された信号に対応する値を検出し、当該検出された値を次回の切替時まで出力することとしてもよい。
【００１８】
本発明のスイッチング電源装置用制御装置において、駆動信号生成手段は、差分算出手段により算出された信号とランプ信号との比較の結果に基づいて駆動信号の出力レベルをハイレベルまたはローレベルに切り替えることが好ましい。このようにすれば、差分算出手段により算出された信号と、ランプ信号との比較結果により、駆動信号のレベルがハイレベルとなる期間を制御することができる。
【００１９】
【発明の実施の形態】
以下、本発明に係るスイッチング電源装置用制御装置の各実施形態を図面に基づき説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。
【００２０】
[第１実施形態]
まず、本発明の第１実施形態について説明する。図１は、第１実施形態におけるスイッチング電源装置１の電気回路構成を例示する図である。本実施形態におけるスイッチング電源装置１はＤＣ−ＤＣコンバータであり、図１に示すようにスイッチング素子２，３と、インダクタ４と、コンデンサ５と、ＡＤ変換部６と、コントローラＩＣ７（スイッチング電源装置用制御装置）とを有する。
【００２１】
電源Ｐは、スイッチング電源装置１に入力電圧Ｖｉを印加する。スイッチング素子２，３は、スイッチング機能を有する素子であり、例えば、電界効果トランジスタ（ＦＥＴ）等のトランジスタが該当する。スイッチング素子２，３のゲートには、コントローラＩＣ７から出力されるＰＷＭ信号（駆動信号）ＫＳが入力される。スイッチング素子２およびスイッチング素子３は、ＰＷＭ信号ＫＳのレベルに基づいてそれぞれが交互にＯＮ状態とＯＦＦ状態とを繰り返す。具体的に説明すると、ＰＷＭ信号ＫＳのレベルがハイレベルである場合には、スイッチング素子２がＯＮ状態となりスイッチング素子３がＯＦＦ状態となる。一方、ＰＷＭ信号ＫＳのレベルがローレベルである場合には、スイッチング素子２がＯＦＦ状態となりスイッチング素子３がＯＮ状態となる。
【００２２】
インダクタ４およびコンデンサ５は、出力電圧Ｖｏを安定させるためのＬＣフィルタ（平滑回路）として機能する。ＡＤ変換部６は、出力電圧Ｖｏを示すアナログ信号をデジタル信号に変換する。
【００２３】
負荷Ｌは、スイッチング電源装置１から出力される出力電圧Ｖｏの供給先であり、例えば、ＰＣ端末等に用いられるＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）が該当する。このような、ＣＰＵやＭＰＵは、省電力モードを有しており、省電力モードから通常モードに移行する際に、負荷変動が急激に増大するという特徴がある。
【００２４】
コントローラＩＣ７は、負荷Ｌに供給する出力電圧Ｖｏの目標値である目標電圧Ｖｒと出力電圧Ｖｏとに基づいてＰＷＭ信号ＫＳを生成する。ここで、図２を参照してコントローラＩＣ７の回路構成を説明する。図２に示すように、コントローラＩＣ７は、加算器１１と、乗算器１２と、加算器（差分算出手段）１３と、ＰＷＭ信号生成回路（駆動信号生成手段）２０と、カウンタ１４と、演算回路３０と、ランプ信号回路１５とを有する。
【００２５】
加算器１１は、出力電圧Ｖｏを示すデジタル信号および目標電圧Ｖｒを示すデジタル信号に基づいて、（Ｖｒ−Ｖｏ）の値を示す信号ＶＳを出力する。すなわち、加算器１１は、出力電圧Ｖｏ（負）と目標電圧Ｖｒ（正）を加算することにより、出力電圧Ｖｏと目標電圧Ｖｒとの差分電圧値（Ｖｒ−Ｖｏ）を算出する。
【００２６】
乗算器１２は、差分電圧値（Ｖｒ−Ｖｏ）を示す信号ＶＳに基づいて、Ｇ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳを出力する。すなわち、乗算器１２は、出力電圧Ｖｏと目標電圧Ｖｒとの差分電圧値（Ｖｒ−Ｖｏ）に、乗算器１２の係数であるＧを乗算することにより、差分電圧値（Ｖｒ−Ｖｏ）をＧ倍した値であるＧ（Ｖｒ−Ｖｏ）を算出する。
【００２７】
加算器１３は、乗算器１２から出力されたＧ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳおよび演算回路３０から出力された信号ＦＳに基づいて信号ＨＳを出力する。すなわち、加算器１３は、Ｇ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳ（正）と演算回路３０から出力された信号ＦＳ（負）を加算することにより、制御信号ＧＳと信号ＦＳとの差分を示す信号ＨＳを算出する。
【００２８】
ＰＷＭ信号生成回路２０は、加算器１３から出力された信号ＨＳおよびランプ信号回路１５から出力されたランプ信号ＲＳに基づいてＰＷＭ信号ＫＳを生成する。ＰＷＭ信号生成回路２０は、コンパレータ２１と、ＡＮＤ回路２２とを有する。
【００２９】
コンパレータ２１は、加算器１３から出力された信号ＨＳおよびランプ信号回路１５から出力されたランプ信号ＲＳに基づいて、これらの信号を比較した結果を示す信号ＣＳを出力する。すなわち、コンパレータ２１は、信号ＨＳの値とランプ信号ＲＳの値とを比較して、信号ＨＳの値がランプ信号ＲＳの値よりも大きい場合には、ハイレベルの信号ＣＳを出力し、信号ＨＳの値がランプ信号ＲＳの値以下の場合には、ローレベルの信号ＣＳを出力する。すなわち、信号ＣＳは、ランプ信号ＲＳの値が、信号ＨＳの値よりも小さい場合にのみ、ハイレベルとなる。
【００３０】
ＡＮＤ回路２２は、マスタークロックＭＣを分周したパルスに基づいて生成された信号ｃｌｋとコンパレータ２１から出力された信号ＣＳとに基づいて、スイッチング素子２，３の駆動信号であるＰＷＭ信号ＫＳを出力する。すなわち、ＡＮＤ回路２２は、信号ｃｌｋと信号ＣＳの論理積を演算し、その演算結果をＰＷＭ信号ＫＳとして出力する。なお、本実施形態におけるＡＮＤ回路２２は、ＰＷＭ信号ＫＳのパルス幅の上限を制限する機能を有する。
【００３１】
カウンタ１４は、ＰＷＭ信号ＫＳの出力レベルがハイレベルであるときに、カウント値をカウントアップする。カウンタ１４は、リセット信号ＲＥＳを受信するとカウント値をリセットするとともに、サンプル信号ＳＭＰを受信するとその時点のカウント値を保持し、この保持したカウント値を示す信号ＤＳを出力する。すなわち、カウンタ１４は、リセット信号ＲＥＳを受信してからサンプル信号ＳＭＰを受信するまでの間におけるＰＷＭ信号ＫＳのオン時間をカウントし、サンプル信号ＳＭＰを受信した時点のカウント値を保持する。
【００３２】
演算回路３０は、カウンタ１４から出力されたカウント値を示す信号ＤＳに基づいて演算し、演算後の信号ＦＳを出力する。ここで、図２に示すように、演算回路３０は、ハイパスフィルタ（ＨＰＦ）３１と、積分器３２とを有する。
【００３３】
ハイパスフィルタ３１は、二次のハイパスフィルタであり、カウンタ１４により出力された信号ＤＳに含まれる低周波成分を遮断するフィルタ回路である。ハイパスフィルタ３１を備えることによって、信号ＤＳに含まれる低周波成分が遮断されるため、直流成分のない信号を積分器３２に入力することができる。
【００３４】
積分器３２は、ハイパスフィルタ３１によって低周波成分が遮断された後の信号を積分する回路である。このような積分器３２を備えることによって、ＰＷＭ信号ＫＳのオン時間に対応する信号ＤＳから低周波成分が遮断された信号を積分することができる。
【００３５】
ここで、図３を参照して、演算回路３０の詳細回路構成について説明する。図３に示すように、演算回路３０は、二次のハイパスフィルタ３１と、積分器３２とを有する。二次のハイパスフィルタ３１は、遅延器であるＤフリップフロップ３１Ａ〜３１Ｄと、乗算係数が“２”である乗算器３１Ｅと、乗算係数が“ｂ１＋ｂ２”である乗算器３１Ｆと、乗算係数が“ｂ１＊ｂ２”である乗算器３１Ｇと、加算器３１Ｈとを有する。この回路構成は、以下に記載する式１により表されるハイパスフィルタ３１の伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００３６】
[（１−Ｚ-1）／（１−ｂ１＊Ｚ-1）]＊[（１−Ｚ-1）／（１−ｂ２＊Ｚ-1）] ・・・ （式１） （ｂ１，ｂ２は係数）
【００３７】
また、演算回路３０の積分器３２は、遅延器であるＤフリップフロップ３２Ａと、加算器３２Ｂとを有する。この回路構成は、以下に記載する式２により表される積分器３２の伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００３８】
１／（１−Ｚ-1） ・・・ （式２）
【００３９】
なお、本実施形態においては、ハイパスフィルタ３１が二次のハイパスフィルタである場合について説明しているが、ハイパスフィルタ３１を二次に限定する必要はない。すなわち、ハイパスフィルタ３１は、一次以上のハイパスフィルタであれば、いずれのハイパスフィルタであっても適用可能である。ここで、演算回路３０を、一次のハイパスフィルタ３１Ｓと、積分器３２とで構成した場合の詳細回路図を図４に示し、説明する。図４に示すように一次のハイパスフィルタ３１Ｓは、遅延器であるＤフリップフロップ３１ＳＡ，３１ＳＢと、乗算係数が“ｂ”である乗算器３１ＳＣと、加算器３１ＳＤとを有する。この回路構成は、以下に記載する式３により表されるハイパスフィルタ３１Ｓの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００４０】
（１−Ｚ-1）／（１−ｂ＊Ｚ-1） ・・・ （式３） （ｂは係数）
【００４１】
このように、本実施形態においては、演算回路３０に積分器３２を備えることによって、コントローラＩＣ７の伝達関数が、後述するように位相進みとなるため、スイッチング電源装置１全体の位相補償を実現することができる。なお、積分器３２に入力する信号を、ハイパスフィルタ３１で低周波成分が遮断された後の信号にすることで、この積分器３２において積分された値が飽和（無限大に発散）する事態を防止することができる。
【００４２】
ここで、図５を参照して、コントローラＩＣ７において位相進みが実現される原理について説明する。図５は、本実施形態におけるコントローラＩＣ７と同様に構成されており、スイッチング電源装置に出力する駆動信号の時比率の積分値を帰還ループでフィードバックする制御回路の一例を示すものである。ここで、時比率とは、駆動信号の一スイッチング周期中におけるオン時間の割合をいう。図５に示す制御回路７ｇは、伝達関数が“−Ｇ”である乗算器１２ｇと、伝達関数が“Ｇｄ”である積分器３２ｇと、伝達関数が“ｋｄ”である乗算器１２ｇと、加算器１３ｇとを有する。この制御回路７ｇの伝達関数Ｇｃ（Ｚ）は、制御回路７ｇに入力されるスイッチング電源装置の出力電圧の変化量ΔVと制御回路から出力される時比率の変化量ΔＤの比として求められ、以下に記載する式４により表される。
【００４３】
Ｇｃ（Ｚ）＝ΔＤ／ΔＶ＝（−Ｇ）／（１＋ｋｄ＊Ｇｄ） ・・・ （式４）
【００４４】
また、積分器３２ｇの伝達関数Ｇｄ（Ｚ）は、以下に記載する式５により表される。
【００４５】
Ｇｄ（Ｚ）＝１／（１−Ｚ-1） ・・・ （式５）
【００４６】
式５を式４に代入すると、制御回路７ｇの伝達関数Ｇｃ（Ｚ）が、以下に記載する式６のように求まる。
【００４７】
Ｇｃ（Ｚ）＝[（−Ｇ）／（１＋ｋｄ）]＊[（１−Ｚ-1）／ [１−（１／１＋ｋｄ）＊Ｚ-1 ] ] ・・・ （式６）
【００４８】
ここで、一次のハイパスフィルタの伝達関数Ｈ（Ｚ）は、（１−Ｚ-1）／（１−ｂ＊Ｚ-1）；（ｂは係数）により表されるため、式６の伝達関数Ｇｃ（Ｚ）は、一次のハイパスフィルタの伝達関数で表されていることがわかる。すなわち、図５に示す帰還ループに積分器３２ｇを有する制御回路７ｇの伝達関数Ｇｃ（Ｚ）は、一次のハイパスフィルタの伝達関数で表されることになる。
【００４９】
ところで、一般に、一次のハイパスフィルタの伝達関数は、後述するように９０°の位相進みとなる。したがって、図５に示す帰還ループに積分器３２ｇを有する制御回路７ｇの伝達関数Ｇｃも９０°の位相進みとなる。
【００５０】
以下において、一次のハイパスフィルタの伝達関数が９０°の位相進みとなることについて説明する。まず、式６により表される制御回路７ｇの伝達関数Ｇｃ（Ｚ）を、逆双一次変換により、アナログ伝達関数Ｇｃ（ｓ）に変換する。一般に、逆双一次変換を行う際には、以下に記載する式７を用いて行う。
【００５１】
Ｚ-1＝[１−（ｓ／２＊ｆｓ）]／[１＋（ｓ／２＊ｆｓ）] ・・・ （式７）
（ｆｓ：サンプリング周波数）
【００５２】
式６により表される制御回路７ｇの伝達関数Ｇｃ（Ｚ）を、式７を用いて逆双一次変換すると、アナログ伝達関数Ｇｃ（ｓ）が、以下に記載する式８のように求まる。
【００５３】
Ｇｃ（ｓ）＝[（−２Ｇ）／（２＋ｋｄ）]＊[ｓ／（ｓ＋２π＊ｆｃ）] ・・・（式８）
（ｆｃ：一次のハイパスフィルタの遮断周波数）なお、ｆｃ＝（ｆｓ／π）＊[ｋｄ／（２＋ｋｄ）]とする。
【００５４】
ここで、所定の周波数をｆとした場合に、ｓ＝ｊ＊２π＊ｆ（ｊ：虚数単位）が成立する。そして、この所定の周波数ｆが、一次のハイパスフィルタの遮断周波数ｆｃに比べて無視できる程小さい場合に、上述した式８は、以下に記載する式９によって近似的に表される。
【００５５】
Ｇｃ＝[（−２Ｇ）／（２＋ｋｄ）]＊[ｊ＊２π＊ｆ／（２π＊ｆｃ）] ・・・（式９）
【００５６】
このように、式９に示す制御回路７ｇの伝達関数Ｇｃは、虚数単位であるｊに比例する純虚数で表されるため、制御回路７ｇの伝達関数Ｇｃは、９０°の位相進みとなる。すなわち、帰還ループに積分器３２ｇを有する制御回路７ｇの伝達関数Ｇｃは、９０°の位相進みとなる。
【００５７】
このことは、図６および図７に示す制御回路７ｇにおける伝達関数のゲイン特性グラフおよび位相特性グラフからも説明できる。図６は、ゲイン特性を示す図であり、図７は位相特性を示す図である。なお、ゲイン特性グラフの縦軸は、ゲイン[ｄＢ]を示し、横軸は、周波数[Ｈｚ]を示す。また、位相特性グラフの縦軸は、位相[°]を示し、横軸は、周波数[Ｈｚ]を示す。さらに、制御回路７ｇにおける伝達関数は、乗算器１２ｇの伝達関数であるＧを“１”として算出している。
【００５８】
図６に示すように、制御回路７ｇにおける伝達関数のゲインは、−２０[ｄＢ／ｄｅｃ]の割合で減少している。これは、式９に示されるように、制御回路７ｇの伝達関数Ｇｃが、周波数ｆに比例していることに起因するものである。
【００５９】
図７に示すように、制御回路７ｇにおける伝達関数の位相は、所定の周波数（図７の場合には１０ｋＨｚ付近）よりも小さい周波数帯域で９０°となる。これは、制御回路７ｇにおける伝達関数の位相が、９０°の位相進みであることを示すものである。
【００６０】
以上のことから、本実施形態におけるコントローラＩＣ７は、帰還ループにある演算回路３０に積分器３２が備えられているため、上述した制御回路５ｇと同様に、コントローラＩＣ７の伝達関数は、一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となる。
【００６１】
ところで、上述した制御回路７ｇにおける伝達関数のゲインは、−２０[ｄＢ／ｄｅｃ]の割合で減少している。このことは、制御回路７ｇにおける伝達関数の直流利得が、理論上−∞[ｄＢ]になることを示している。なお、直流利得とは、周波数ｆを限りなく０に近付けたときの伝達関数のゲインの値をいう。一般に、制御回路を含む系全体の直流利得は、２０[ｄＢ]〜６０[ｄＢ]程度は必要であるとされている。したがって、系全体の直流利得が、２０[ｄＢ]〜６０[ｄＢ]程度になるように回路の構成要素を設計する必要がある。そこで、本実施形態においては、演算回路３０にハイパスフィルタ３１を備えることで、帰還ループによる帰還信号の低周波成分を遮断してゲインの低下を防止している。
【００６２】
次に、図８〜図１７を参照して、本実施形態におけるコントローラＩＣ７およびスイッチング電源装置１における伝達関数のゲイン特性および位相特性について説明する。なお、スイッチング電源装置１の入力電圧Ｖｉは１０Ｖに設定されていることとする。また、各ゲイン特性グラフの縦軸は、ゲイン[ｄＢ]を示し、横軸は、周波数[Ｈｚ]を示す。また、各位相特性グラフの縦軸は、位相[°]を示し、横軸は、周波数[Ｈｚ]を示す。さらに、コントローラＩＣ７における伝達関数は、乗算器１２の伝達関数であるＧを“１”として算出している。
【００６３】
まず、図８および図９を参照して、コントローラＩＣ７を含まないスイッチング電源装置１本体における伝達関数のゲイン特性および位相特性について説明する。図８は、ゲイン特性を示す図であり、図９は位相特性を示す図である。
【００６４】
図８に示すように、スイッチング電源装置１本体における伝達関数のゲインの最大値（共振値）は、スイッチング電源装置１本体のＬＣ共振周波数ｆｎである１５[ｋＨｚ]に表れる。また、ゲインが０[ｄＢ]となるゼロクロス周波数は、５５[ｋＨｚ]である。
【００６５】
図９に示すように、スイッチング電源装置１本体における伝達関数の位相は、ゼロクロス周波数である５５[ｋＨｚ]において−１７５[°]となる。したがって、スイッチング電源装置１本体の位相余裕は５[°]となり、位相余裕としては非常に小さな値であるため、このままでは、外部の影響（外乱）により出力電圧Ｖｏが発振してしまう可能性がある。
【００６６】
次に、図１０および図１１を参照して、コントローラＩＣ７における伝達関数のゲイン特性および位相特性について説明する。図１０は、ゲイン特性を示す図であり、図１１は位相特性を示す図である。図１０および図１１に示すように、コントローラＩＣ７の伝達関数のゲイン特性および位相特性は、上述した図６および図７に示す積分器のみの場合における各特性グラフのうち、二次のハイパスフィルタ３１により低周波成分が遮断される周波数領域において、ゲインは０[ｄB]に、位相は０[°]にそれぞれ戻ることになる。なお、直流利得が不足している場合には、乗算器１２の伝達関数であるGを低周波数領域で高いゲインをもつ伝達関数に変更することにより、必要な直流利得を得ることができる。
【００６７】
次に、図１２および図１３を参照して、コントローラＩＣ７を含むスイッチング電源装置１全体における伝達関数のゲイン特性および位相特性について説明する。図１２は、ゲイン特性を示す図であり、図１３は位相特性を示す図である。図１２および図１３に示す各特性グラフは、スイッチング電源装置１全体における伝達関数（図８，図９参照）と、コントローラＩＣ７における伝達関数（図１０，図１１参照）を掛け合わせた伝達関数のゲイン特性および位相特性を表すものである。
【００６８】
図１２に示すように、スイッチング電源装置１全体における伝達関数のゲインが０[ｄＢ]となるゼロクロス周波数は、３５[ｋＨｚ]である。また、図１３に示すように、スイッチング電源装置１全体における伝達関数の位相は、ゼロクロス周波数である３５[ｋＨｚ]において−１３０[°]となる。したがって、スイッチング電源装置１全体の位相余裕は５０[°]となり、スイッチング電源装置１は、全体として安定な制御系となる。また、図１２に示すように、直流利得が、２０[ｄＢ]であるため、スイッチング電源装置１全体としての定常偏差も減少する。
【００６９】
次に、図１４および図１５を参照して、演算回路３０のハイパスフィルタが一次のハイパスフィルタ３１Ｓである場合のコントローラＩＣ７における伝達関数のゲイン特性および位相特性について説明する。図１４は、ゲイン特性を示す図であり、図１５は位相特性を示す図である。図１４および図１５に示すように、コントローラＩＣ７の伝達関数のゲイン特性および位相特性は、上述した図６および図７に示す積分器のみの場合における各特性グラフのうち、一次のハイパスフィルタ３１により低周波成分が遮断される周波数領域において、ゲインは−１５[ｄB]に、位相は０[°]にそれぞれ戻ることになる。このように、二次のハイパスフィルタを用いた場合ほどの効果は得られないが、積分器のみの場合（図６参照）には、直流利得が−∞[ｄB]であったのに対し、一次のハイパスフィルタを用いた場合には、直流利得が−１５[ｄB]となっている点で定常偏差が大幅に改善されている。
【００７０】
次に、図１６および図１７を参照して、一次のハイパスフィルタ３１Ｓを用いた場合のコントローラＩＣ７を含むスイッチング電源装置１全体における伝達関数のゲイン特性および位相特性について説明する。図１６は、ゲイン特性を示す図であり、図１７は位相特性を示す図である。図１６および図１７に示す各特性グラフは、スイッチング電源装置１全体における伝達関数（図８，図９参照）と、一次のハイパスフィルタ３１Ｓを用いた場合のコントローラＩＣ７における伝達関数（図１４，図１５参照）を掛け合わせた伝達関数のゲイン特性および位相特性を表すものである。図１６に示すように、スイッチング電源装置１全体における伝達関数のゲインが０[ｄＢ]となるゼロクロス周波数は、３５[ｋＨｚ]である。また、図１７に示すように、スイッチング電源装置１全体における伝達関数の位相は、ゼロクロス周波数である３５[ｋＨｚ]において−１２０[°]となる。したがって、スイッチング電源装置１全体の位相余裕は６０[°]となり、スイッチング電源装置１は、全体として安定な制御系となる。また、図１６に示すように、直流利得が、５[ｄＢ]であるため、スイッチング電源装置１全体としての定常偏差も減少する。
【００７１】
このように、コントローラＩＣ７の帰還ループに含まれる演算回路３０に積分器３２およびハイパスフィルタ３１または３１Ｓを備えることによって、コントローラＩＣ７の伝達関数が位相進みとなり、かつ直流利得が確保されるため、スイッチング電源装置１における位相補償が実現されることになる。
【００７２】
次に、図１８に示すタイミングチャートを参照して、コントローラＩＣ７のカウンタ１４および演算回路３０における信号の流れについて説明する。図１８（ａ）は、コントローラＩＣ７のＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳの波形を示す図である。図１８（ａ）に示すように、ＰＷＭ信号ＫＳは、ローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１８（ｂ）は、コントローラＩＣ７のカウンタ１４におけるカウントアップ状態を示す信号ｃｎｔの波形を示す図である。図１８（ｃ）は、カウンタ１４から出力される信号ＤＳの内容を示す図である。図１８（ｄ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成されたリセット信号ＲＥＳのパルス波形を示す図である。図１８（ｄ）に示すように、リセット信号ＲＥＳは、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１８（ｅ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成されたサンプル信号ＳＭＰのパルス波形を示す図である。図１８（ｅ）に示すように、サンプル信号ＳＭＰは、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１８（ｆ）は、コントローラＩＣ７の演算回路３０から出力される信号ＦＳの内容を示す図である。
【００７３】
まず、時間ｔ１において、ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳがローレベルからハイレベルに切り替わると（図１８（ａ））、カウンタ１４は、リセット済であるカウンタ値のカウントアップを開始する（図１８（ｂ））。また、時間ｔ１において、リセット信号ＲＥＳは、ローレベルからハイレベルに切り替わる（図１８（ｄ））。
【００７４】
次に、時間ｔ２において、ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わると（図１８（ａ））、カウンタ１４は、カウントアップを停止する（図１８（ｂ））。すなわち、本実施形態におけるカウンタ１４は、ＰＷＭ信号ＫＳのオン時間をカウントする。
【００７５】
次に、時間ｔ３において、サンプル信号ＳＭＰがローレベルからハイレベルに切り替わると（図１８（ｅ））、カウンタ１４は、現時点におけるカウント値である“Ｄｎ”を示す信号ＤＳを出力する（図１８（ｃ））。なお、この信号ＤＳの出力内容である“Ｄｎ”は、次回にサンプル信号がローレベルからハイレベルに切り替わるまで（時間ｔ５）保持される。
【００７６】
また、時間ｔ３において、カウンタ１４から出力される信号ＤＳの内容が“Ｄｎ−１”から“Ｄｎ”に切り替わると（図１８（ｃ））、演算回路３０から出力される信号ＦＳの内容が“ｆ（Ｄｎ−１）”から“ｆ（Ｄｎ）”に切り替わる（図１８（ｆ））。なお“ｆ（ｘ）”は、演算回路３０において行われる演算内容を表す関数である。
【００７７】
次に、時間ｔ４において、リセット信号ＲＥＳが、ハイレベルからローレベルに切り替わると（図１８（ｄ））、カウンタ１４は、カウント値をリセットする（図１８（ｂ））。これにより、カウンタ１４は、次回のスイッチング周期におけるカウントを、リセット後のカウント値から開始することができる。
【００７８】
次に、図１９に示すタイミングチャートを参照して、コントローラＩＣ７のＰＷＭ信号生成回路２０における信号の流れについて説明する。図１９（ａ）は、コントローラＩＣ７のランプ信号回路１５から出力されるランプ信号ＲＳの波形、およびコントローラＩＣ７の加算器１３から出力される信号ＨＳを示す図である。図１９（ａ）に示すように、本実施形態におけるランプ信号ＲＳの波形は、鋸歯状に出力されている。図１９（ｂ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成されたリセット信号ＲＥＳのパルス波形を示す図である。図１９（ｂ）に示すように、リセット信号ＲＥＳは、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１９（ｃ）は、コントローラＩＣ７のコンパレータ２１から出力される信号ＣＳの波形を示す図である。図１９（ｃ）に示すように、信号ＣＳは、ローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１９（ｄ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成された信号ｃｌｋのパルス波形を示す図である。図１９（ｄ）に示すように、信号ｃｌｋは、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図１９（ｅ）は、コントローラＩＣ７のＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳの波形を示す図である。
【００７９】
まず、時間ｔ１１において、リセット信号ＲＥＳがハイレベルからローレベルに切り替わると（図１９（ｂ））、ランプ信号回路１５は、出力するランプ信号ＲＳの値をリセットする（図１９（ａ））。時間ｔ１１において、ランプ信号ＲＳの値がリセットされると、コンパレータ２１は、ハイレベルの信号ＣＳを出力する（図１９（ｃ））。このコンパレータ２１は、加算器１３から出力された信号ＨＳと、ランプ信号回路１５から出力されたランプ信号ＲＳとを比較し、信号ＨＳの値がランプ信号ＲＳの値よりも大きい間（例えば、ｔ１１からｔ１３の間）には、ハイレベルの信号ＣＳを出力し、信号ＨＳの値がランプ信号ＲＳの値以下の間（例えば、ｔ１３からｔ１５の間）には、ローレベルの信号ＣＳを出力する（図１９（ｃ））。
【００８０】
次に、時間ｔ１２において、リセット信号ＲＥＳがローレベルからハイレベルに切り替わると（図１９（ｂ））、ランプ信号回路１５は、カウントアップされるランプ信号ＲＳの出力を開始または再開する（図１９（ａ））。
【００８１】
また、時間ｔ１２において、信号ｃｌｋが、ローレベルからハイレベルに切り替わると（図１９（ｄ））ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳがＯＦＦ状態（ローレベル）からＯＮ状態（ハイレベル）に切り替わる。
【００８２】
次に、時間ｔ１３において、信号ＨＳの値がランプ信号ＲＳの値以下になると（図１９（ａ））、コンパレータ２１から出力される信号ＣＳが、ハイレベルからローレベルに切り替わる（図１９（ｃ））。コンパレータ２１から出力される信号ＣＳが、ハイレベルからローレベルに切り替わると（図１９（ｃ））、ＡＮＤ回路２２から出力されるＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わる（図１９（ｅ））。すなわち、ランプ信号ＲＳの値が、ＨＳ信号の値に到達した場合には、駆動信号であるＰＷＭ信号ＫＳがＯＮ状態（ハイレベル）からＯＦＦ状態（ローレベル）に切り替わることになる。
【００８３】
次に、時間ｔ１４において、信号ｃｌｋがハイレベルからローレベルに切り替わると（図１９（ｄ））、ＡＮＤ回路２２から出力されるＰＷＭ信号ＫＳが、強制的にローレベルに切り替えられる（図１９（ｅ））。すなわち、信号ｃｌｋは、駆動信号であるＰＷＭ信号ＫＳがＯＮ状態として継続する期間を制限する機能を有する。
【００８４】
したがって、ＰＷＭ生成回路２０では、信号ｃｌｋがローレベルからハイレベルに切り替わった後（図１９（ｄ））、信号ＨＳの値がランプ信号ＲＳの値よりも大きいと判定されたときに（図１９（ａ））、ＰＷＭ信号ＫＳがＯＦＦ状態からＯＮ状態に切り替わり、ランプ信号ＲＳの値が、信号ＨＳの値に到達したと判定されたときに（図１９（ａ））、ＰＷＭ信号ＫＳがＯＮ状態からＯＦＦ状態に切り替わる。
【００８５】
以上のように、本実施形態におけるスイッチング電源装置１では、帰還ループにあるハイパスフィルタ３１および積分手段３２によって、ＰＷＭ信号ＫＳのオン時間に対応する信号から低周波成分が遮断され、この遮断された信号が積分されるとともに、この積分後の信号に基づいて駆動信号が生成されるため、コントローラＩＣ７の伝達関数は、一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となり、かつ直流利得も確保される。
【００８６】
[第２実施形態]
次に、本発明の第２実施形態について説明する。上述した第１実施形態と異なる点は、コントローラＩＣの構成の一部が異なる点である。したがって、以下においては、第１実施形態と異なる点について詳述し、第１実施形態と同様の構成要素には同一の符合を付しその説明は省略することとする。
【００８７】
まず、図２０を参照して第２実施形態におけるコントローラＩＣ７Ｓの構成を説明する。図２０に示すように、第２実施形態におけるコントローラＩＣ７Ｓは、遅延器であるＤフリップフロップ１６（遅延手段）と、リミッタ回路１７とをさらに有し、カウンタ回路１４を省いた点で第１実施形態におけるコントローラＩＣ７の構成と異なる。
【００８８】
Ｄフリップフロップ１６は、加算器１３から出力された信号ＨＳおよびＰＷＭ信号生成回路２０から出力されたＰＷＭ信号ＫＳに基づいて、信号ＤＫＳを出力する。すなわち、Ｄフリップフロップ１６は、Ｄ信号として信号ＨＳが入力され、クロック信号としてＰＷＭ信号ＫＳが入力され、Ｑ信号として信号ＤＫＳが出力される。
【００８９】
リミッタ回路１７は、ＡＮＤ回路２２に対応する機能を有し、Ｄフリップフロップ１６から出力される信号ＤＫＳのパルス幅の上限をＡＮＤ回路２２におけるパルス幅制限と同様に制限する機能を有する。
【００９０】
次に、図２１に示すタイミングチャートを参照して、コントローラＩＣ７ＳのＤフリップフロップ１６および演算回路３０における信号の流れについて説明する。図２１（ａ）は、コントローラＩＣ７ＳのＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳの波形を示す図である。図２１（ｂ）は、コントローラＩＣ７Ｓの加算器１３から出力される信号ＨＳを示す図である。図２１（ｃ）は、Ｄフリップフロップ１６から出力される信号ＤＫＳの内容を示す図である。図２１（ｄ）は、コントローラＩＣ７Ｓの演算回路３０から出力される信号ＦＳの内容を示す図である。
【００９１】
まず、時間ｔ２１において、ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わると（図２１（ａ））、Ｄフリップフロップ１６は、その時点の信号ＨＳの値である“Ｄｎ”を示す信号ＤＫＳを出力する（図２１（ｂ），（ｃ））。なお、この信号ＤＫＳの出力内容である“Ｄｎ”は、次回にＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わるまで（時間ｔ２２）保持される。すなわち、時間ｔ２２になると、Ｄフリップフロップ１６は、その時点の信号ＨＳの値である“Ｄｎ＋１”を示す信号ＤＫＳを出力する（図２１（ｂ），（ｃ））。
【００９２】
また、時間ｔ２１において、Ｄフリップフロップ１６から出力される信号ＤＫＳの内容が“Ｄｎ−１”から“Ｄｎ”に切り替わると（図２１（ｃ））、演算回路３０から出力される信号ＦＳの内容が“ｆ（Ｄｎ−１）”から“ｆ（Ｄｎ）”に切り替わる（図２１（ｄ））。なお、演算回路３０に入力される信号は、Ｄフリップフロップ１６から出力される信号ＤＫＳにリミッターがかけられた後の信号ＤＳ２となる。
【００９３】
なお、コントローラＩＣ７ＳのＰＷＭ信号生成回路２０における信号の流れについては、第１実施形態と同様であるため説明を省略する。
【００９４】
以上のように、第２実施形態におけるスイッチング電源装置１では、帰還ループに存在するハイパスフィルタ３１および積分手段３２によって、Ｄフリップフロップ１６から出力される信号から低周波成分が遮断され、この遮断された信号が積分されるとともに、この積分後の信号に基づいて駆動信号が生成されるため、コントローラＩＣ７Ｓの伝達関数は、一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となり、かつ直流利得も確保される。
【００９５】
[変形例]
なお、上述した各実施形態においては、演算回路３０がハイパスフィルタ３１と積分器３２により構成されている場合について説明しているが、演算回路３０の構成はこれに限定されない。例えば、図２２ないし図２６に示すような回路構成を有する演算回路であってもよい。
【００９６】
図２２ないし図２４は、二次のハイパスフィルタと積分器とを融合した演算回路３０Ｖ，３０Ｗ，３０Ｘの詳細回路構成を示す図である。図２２に示す演算回路３０Ｖは、遅延器であるＤフリップフロップ３０ＶＡ〜３０ＶＣと、乗算係数が“ｂ１＋ｂ２”である乗算器３０ＶＤと、乗算係数が“ｂ１＊ｂ２”である乗算器３０ＶＥと、加算器３０ＶＦとを有する。図２３に示す演算回路３０Ｗは、遅延器であるＤフリップフロップ３０ＷＡ，３０ＷＢと、加算器３０ＷＣ，３０ＷＤとを有する。図２４に示す演算回路３０Ｘは、遅延器であるＤフリップフロップ３０ＸＡ，３０ＸＢと、加算器３０ＸＣ，３０ＸＤとを有する。
【００９７】
演算回路３０Ｖ，３０Ｗ，３０Ｘの回路構成は、以下に記載する式１０により表される演算回路３０Ｖ，３０Ｗ，３０Ｘの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００９８】
（１−Ｚ-1）／[（１−ｂ１＊Ｚ-1）（１−ｂ２＊Ｚ-1）] ・・・ （式１０）
（ｂ１，ｂ２は係数）
【００９９】
この式１０は、二次のハイパスフィルタの伝達関数と積分器の伝達関数とを乗算して求められたものである。
【０１００】
図２５は、一次のハイパスフィルタが有する機能と積分器が有する機能とを融合した演算回路３０Ｙの詳細回路構成を示す図である。ここで、この演算回路３０Ｙの回路構成には、一次のハイパスフィルタと積分器とを別個に連続して組み合わせた回路構成は含まれない。図２５に示す演算回路３０Ｘは、遅延器であるＤフリップフロップ３０ＹＡと、乗算係数が“ｂ”である乗算器３０ＹＢと、加算器３０ＹＣとを有する。この回路構成は、以下に記載する式１１により表される演算回路３０Ｙの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【０１０１】
１／（１−ｂ＊Ｚ-1） ・・・ （式１１） （ｂは係数）
【０１０２】
この式１１は、一次のハイパスフィルタの伝達関数と積分器の伝達関数とを乗算して求められたものである。
【０１０３】
図２６は、一次のハイパスフィルタ３１Ｓと、乗算器３２とを有する演算回路３０Ｚの詳細回路構成を示す図である。図２６に示すように、乗算器３２は、二つの一次のハイパスフィルタ３１Ｓに挟まれて配置されており、一方の一次のハイパスフィルタ３１Ｓから出力された信号を入力するとともに、この乗算器３２で乗算した後の信号を他方の一次のハイパスフィルタ３１Ｓに出力する。なお、図２６に示す遅延器３２Ａは、乗算器３２と、当該乗算器３２の出力側に配置された一次のハイパスフィルタ３１Ｓとで共用される。この回路構成は、一次のハイパスフィルタの伝達関数と、積分器の伝達関数に基づいてそれぞれ構成されている。
【０１０４】
また、上述した各実施形態においては、ＰＷＭ信号生成回路２０から出力されるＰＷＭ信号ＫＳが、ローレベルからハイレベルに切り替わるタイミングを固定し、ＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わるタイミングを、加算器１３から出力された信号ＨＳおよびランプ信号回路１５から出力されたランプ信号ＲＳに基づいて制御しているが、ＰＷＭ信号ＫＳの切り替えのタイミングは、これに限られない。例えば、ＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わるタイミングを固定し、ＰＷＭ信号ＫＳが、ローレベルからハイレベルに切り替わるタイミングを、加算器１３から出力された信号ＨＳおよびランプ信号回路１５から出力されたランプ信号ＲＳに基づいて制御してもよい。この場合に、上述した第２実施形態におけるＤフリップフロップ１６は、ＰＷＭ信号ＫＳがローレベルからハイレベルに切り替えられた時点における信号ＨＳの値に対応する信号ＤＫＳを出力すればよい。
【０１０５】
また、上述した各実施形態においては、Ａ／Ｄ変換部をコントローラＩＣの外部装置として構成したが、Ａ／Ｄ変換部がコントローラＩＣに含まれる構成であってもよい。
【０１０６】
また、上述した各実施形態ではコントローラＩＣをデジタル回路で構成したが、アナログ回路で構成してもよい。さらに、マイコン等のコンピュータに組み込むプログラム（ソフトウエア）によって、上述したコントローラＩＣの各部が有する機能を構成してもよい。この各部が有する機能を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合、あるいはコンピュータに組み込まれた状態でコントローラＩＣとして流通する場合がある。
【０１０７】
また、上述した各実施形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本発明は、トランスを有しない非絶縁型かつ降圧型のコンバータ、あるいはトランスを有する絶縁型のコンバータのいずれにも適用可能であり、さらに、昇圧型又は昇降圧型のコンバータにも適用可能である。
【０１０８】
【発明の効果】
本発明に係るスイッチング電源装置用制御装置およびスイッチング電源装置によれば、位相進みを実現することにより位相補償することができる。
【図面の簡単な説明】
【図１】本発明の各実施形態におけるスイッチング電源装置の回路構成図である。
【図２】第一実施形態におけるコントローラＩＣの回路構成図である。
【図３】各実施形態における演算回路の詳細回路構成図である。
【図４】各実施形態における演算回路の詳細回路構成図である。
【図５】帰還ループで帰還する制御回路の一例を示す図である。
【図６】制御回路における伝達関数のゲイン特性を示す図である。
【図７】制御回路における伝達関数の位相特性を示す図である。
【図８】スイッチング電源装置本体における伝達関数のゲイン特性を示す図である。
【図９】スイッチング電源装置本体における伝達関数の位相特性を示す図である。
【図１０】コントローラＩＣにおける伝達関数のゲイン特性を示す図である。
【図１１】コントローラＩＣにおける伝達関数の位相特性を示す図である。
【図１２】コントローラＩＣを含むスイッチング電源装置全体における伝達関数のゲイン特性を示す図である。
【図１３】コントローラＩＣを含むスイッチング電源装置全体における伝達関数の位相特性を示す図である。
【図１４】一次のハイパスフィルタを有するコントローラＩＣにおける伝達関数のゲイン特性を示す図である。
【図１５】一次のハイパスフィルタを有するコントローラＩＣにおける伝達関数の位相特性を示す図である。
【図１６】一次のハイパスフィルタを有するコントローラＩＣを含むスイッチング電源装置全体における伝達関数のゲイン特性を示す図である。
【図１７】一次のハイパスフィルタを有するコントローラＩＣを含むスイッチング電源装置全体における伝達関数の位相特性を示す図である。
【図１８】第一実施形態におけるカウンタおよび演算回路での信号の流れについて説明するタイミングチャートである。
【図１９】各実施形態におけるＰＷＭ信号生成回路での信号の流れについて説明するタイミングチャートである。
【図２０】第二実施形態におけるコントローラＩＣの回路構成図である。
【図２１】第二実施形態におけるＤフリップフロップおよび演算回路での信号の流れについて説明するタイミングチャートである。
【図２２】変形例における演算回路の詳細回路構成図である。
【図２３】変形例における演算回路の詳細回路構成図である。
【図２４】変形例における演算回路の詳細回路構成図である。
【図２５】変形例における演算回路の詳細回路構成図である。
【図２６】変形例における演算回路の詳細回路構成図である。
【符号の説明】
１・・・スイッチング電源装置、２，３・・・スイッチング素子、４・・・インダクタ、５・・・コンデンサ、６・・・ＡＤ変換部、７，７Ｓ・・・コントローラＩＣ、Ｌ・・・負荷、Ｐ・・・電源、１１，１３・・・加算器、１２・・・乗算器、１４・・・カウンタ、１５・・・ランプ回路、１６・・・Ｄフリップフロップ、１７・・・リミッタ回路、２０・・・ＰＷＭ信号生成回路、２１・・・コンパレータ、２２・・・ＡＮＤ回路、３０、３０Ｖ，３０Ｗ、３０Ｘ，３０Ｙ，３０Ｚ・・・演算回路、３１，３１Ｓ・・・ハイパスフィルタ、３２・・・積分器。
Claims (13)
- スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、
前記駆動信号の時比率に対応する信号に含まれる低周波成分を遮断するハイパスフィルタと、
前記ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段と、
前記スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、前記積分手段により積分された信号との差分を算出する差分算出手段と、
前記差分算出手段により算出された信号、およびランプ信号に基づいて前記駆動信号を生成する駆動信号生成手段とを備え、
前記ハイパスフィルタは、前記駆動信号生成手段により生成された前記駆動信号の時比率に対応する信号に含まれる低周波成分を遮断することを特徴とするスイッチング電源装置用制御装置。 - 前記ハイパスフィルタは、二次のハイパスフィルタであることを特徴とする請求項１記載のスイッチング電源装置用制御装置。
- スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、
前記駆動信号の時比率に対応する信号を演算し、ハイパスフィルタ機能および積分機能を融合させた演算手段と、
前記スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、前記演算手段により演算された信号との差分を算出する差分算出手段と、
前記差分算出手段により算出された信号、およびランプ信号に基づいて前記駆動信号を生成する駆動信号生成手段とを備え、
前記演算手段は、前記駆動信号生成手段により生成された前記駆動信号の時比率に対応する信号を演算することを特徴とするスイッチング電源装置用制御装置。 - 前記演算手段は、当該演算手段の伝達関数Ｈ（Ｚ）が
１／（１−ｂ＊Ｚ-1） （ｂは係数）
であることを特徴とする請求項３記載のスイッチング電源装置用制御装置。 - 前記演算手段は、当該演算手段の伝達関数Ｈ（Ｚ）が
（１−Ｚ-1）／[（１−ｂ１＊Ｚ-1）（１−ｂ２＊Ｚ-1）] （ｂ１，ｂ２は係数）
であることを特徴とする請求項３記載のスイッチング電源装置用制御装置。 - スイッチング電源装置のスイッチング素子を制御するための駆動信号を、当該スイッチング電源装置に対して出力するスイッチング電源装置用制御装置であって、
前記駆動信号の時比率に対応する信号に含まれる低周波成分を遮断する第一のハイパスフィルタと、
前記第一のハイパスフィルタにより低周波成分を遮断された信号を積分する積分手段と、
前記積分手段により積分された信号に含まれる低周波成分を遮断する第二のハイパスフィルタと、
前記スイッチング電源装置の出力電圧および当該出力電圧の目標電圧の差分を示す信号と、前記第二のハイパスフィルタにより低周波成分を遮断された信号との差分を算出する差分算出手段と、
前記差分算出手段により算出された信号、およびランプ信号に基づいて前記駆動信号を生成する駆動信号生成手段とを備え、
前記第一のハイパスフィルタは、前記駆動信号生成手段により生成された前記駆動信号の時比率に対応する信号に含まれる低周波成分を遮断することを特徴とするスイッチング電源装置用制御装置。 - 前記第一のハイパスフィルタおよび前記第二のハイパスフィルタは、一次のハイパスフィルタであることを特徴とする請求項６記載のスイッチング電源装置用制御装置。
- 前記駆動信号生成手段により生成された駆動信号のオン時間を一スイッチング周期ごとにカウントするカウンタ手段をさらに備え、
前記駆動信号の時比率に対応する信号は、前記カウンタ手段によりカウントされた値を示す信号であることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング電源装置用制御装置。 - 前記差分算出手段により算出された信号を所定時間保持して出力する遅延手段をさらに備え、
前記駆動信号の時比率に対応する信号は、前記遅延手段により出力された信号であることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング電源装置用制御装置。 - 前記駆動信号生成手段は、所定の間隔で前記駆動信号のレベルをローレベルからハイレベルに切り替えるとともに、前記差分算出手段により算出された信号と前記ランプ信号との比較結果に基づいて前記駆動信号のレベルをハイレベルからローレベルに切り替え、
前記遅延手段は、前記駆動信号の出力レベルがハイレベルからローレベルに切り替えられた切替時点における前記差分算出手段により算出された信号に基づいて、当該算出された信号に対応する値を検出し、当該検出された値を次回の前記切替時まで出力することを特徴とする請求項９記載のスイッチング電源装置用制御装置。 - 前記駆動信号生成手段は、所定の間隔で前記駆動信号のレベルをハイレベルからローレベルに切り替えるとともに、前記差分算出手段により算出された信号と前記ランプ信号との比較結果に基づいて前記駆動信号のレベルをローレベルからハイレベルに切り替え、
前記遅延手段は、前記駆動信号の出力レベルがローレベルからハイレベルに切り替えられた切替時点における前記差分算出手段により算出された信号に基づいて、当該算出された信号に対応する値を検出し、当該検出された値を次回の前記切替時まで出力することを特徴とする請求項９記載のスイッチング電源装置用制御装置。 - 前記駆動信号生成手段は、前記差分算出手段により算出された信号と前記ランプ信号との比較の結果に基づいて前記駆動信号の出力レベルをハイレベルまたはローレベルに切り替えることを特徴とする請求項１〜９のいずれか１項に記載のスイッチング電源装置用制御装置。
- 請求項１〜１２のいずれか１項に記載のスイッチング電源装置用制御装置を備えることを特徴とするスイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091656A JP3708089B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置およびスイッチング電源装置 |
| US10/801,836 US6960904B2 (en) | 2003-03-28 | 2004-03-17 | Switching power supply controller and switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091656A JP3708089B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置およびスイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004304870A JP2004304870A (ja) | 2004-10-28 |
| JP3708089B2 true JP3708089B2 (ja) | 2005-10-19 |
Family
ID=33404977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003091656A Expired - Fee Related JP3708089B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置およびスイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3708089B2 (ja) |
-
2003
- 2003-03-28 JP JP2003091656A patent/JP3708089B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004304870A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6960904B2 (en) | Switching power supply controller and switching power supply | |
| TWI622260B (zh) | 具有斜坡補償的升降壓變換器及其控制器和控制方法 | |
| US9270178B2 (en) | Digital controllers and digital control methods of multi-phase switching converters | |
| US20150048811A1 (en) | System and method for providing power via a spurious-noise-free switching device | |
| EP3503393B1 (en) | System and method for generating a ripple voltage for a ripple based constant-on-time dc-dc converter | |
| JP3708090B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| KR20170107961A (ko) | 피크 전류 제어 스위치 모드 파워 컨버터를 위한 디지털 슬로프 보상 | |
| JP2007097361A (ja) | 昇降圧コンバータ | |
| JP2010148214A (ja) | 昇降圧型スイッチングレギュレータ | |
| US8928301B2 (en) | Pulse width modulation based controller | |
| JP2009296851A (ja) | 電源装置及び電源装置の制御方法 | |
| TW201729526A (zh) | 具有漣波調變定導通時間之切換式電源供應器及其控制電路與控制方法 | |
| JP2009296763A (ja) | スイッチング電源装置 | |
| US9906119B2 (en) | Method of ripple-compensation control and electrical energy conversion device using the same | |
| JP3708091B2 (ja) | スイッチング電源装置用制御装置およびスイッチング電源装置 | |
| JP3708089B2 (ja) | スイッチング電源装置用制御装置およびスイッチング電源装置 | |
| US20200220461A1 (en) | Variable switching frequency switched tank converters and associated methods | |
| US11764667B2 (en) | Switching control circuit and power factor correction circuit | |
| JP2004282961A (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| JP2005184964A (ja) | 電源装置及びその制御方法 | |
| JP2010154623A (ja) | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器 | |
| JP3738019B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| JP4645591B2 (ja) | 電源装置 | |
| JP4266318B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| JPH02262868A (ja) | 定電圧出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |