JP4266318B2 - スイッチング電源装置用制御装置及びスイッチング電源装置 - Google Patents
スイッチング電源装置用制御装置及びスイッチング電源装置 Download PDFInfo
- Publication number
- JP4266318B2 JP4266318B2 JP2003091669A JP2003091669A JP4266318B2 JP 4266318 B2 JP4266318 B2 JP 4266318B2 JP 2003091669 A JP2003091669 A JP 2003091669A JP 2003091669 A JP2003091669 A JP 2003091669A JP 4266318 B2 JP4266318 B2 JP 4266318B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- switching power
- power supply
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置用制御装置及びスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンやパソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。
【０００３】
そのために、スイッチング電源装置は、デジタル制御方式のコントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフする（非特許文献１参照）。制御装置では、電圧モード制御や電流モード制御によるフィードバック制御により、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。
【０００４】
例えば、Ｐ[Propotional]制御（比例制御）による電圧モード制御の場合、制御装置では、図８に示すように、ランプ信号ＬＳと制御信号ＣＳとを比較し、ランプ信号ＬＳが制御信号ＣＳを超えない期間をハイ信号とし、超える期間をロー信号とするＰＷＭ信号ＰＳを生成する。制御信号ＣＳは、目標電圧ＶREFからスイッチング電源装置において検出した出力電圧ＶOを減算し、その減算値にＰ制御の利得Ｇを乗算した信号である。また、ランプ信号ＬＳは、ＰＷＭ信号ＰＳにおける一周期（スイッチング周期）ＳＣ毎に、一定のランプ係数Ｋにより増加させた信号である。ちなみに、ＰＷＭ信号ＰＳのハイ期間が、ＰＷＭ信号ＰＳのパルス幅Ｄである。パルス幅Ｄは、ＰＷＭ信号ＰＳの一周期に占めるパルス期間の割合（スイッチング動作の一周期に占めるオン期間の割合）である時比率に相当する。
【０００５】
【非特許文献１】
原田 耕介、二宮 保、顧 文建 共著、「スイッチングコンバータの基礎」、コロナ社
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の制御装置では、入力電圧や負荷電流が変化すると、ＰＷＭ信号ＰＳのパルス幅（時比率）Ｄが変化してしまう。そのため、スイッチング電源装置では、時比率Ｄの変化に応じて出力電圧ＶOが変化し、入力電圧等の変化に対して定常偏差が発生する。したがって、従来の制御装置では、入力電圧や負荷電流が変化すると、安定した出力電圧を保障することができない。以下に、ＤＣ／ＤＣコンバータにおいて、入力電圧ＶIが変化した場合について具体的に説明する。
【０００７】
【数１】
【０００８】
（１）式で示すように、時比率Ｄは、入力電圧ＶIに対する出力電圧ＶOの割合であり、入力電圧ＶIが変化すると変化する。
【０００９】
【数２】
【００１０】
図８から判るように、ＰＷＭ信号ＰＳのパルスの立ち下がり時点に注目すると、ランプ係数Ｋに時比率Ｄを乗算した値と制御信号ＣＳの値Ｇ（ＶREF−ＶO）とは等しくなる（式（２））。式（２）を変形して式（３）とすると、利得Ｇが有限の値を有している場合には、出力電圧ＶOは時比率Ｄの変化に応じて変化することが判る。したがって、入力電圧ＶIが変化すると、時比率Ｄが変化し、さらに、出力電圧ＶOも変化する。
【００１１】
そこで、本発明は、入力電圧や負荷電流が変化した場合でも安定した出力電圧を保障するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、時比率値と制御値との加算値に対応した演算値を生成する演算手段と、演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段とを備え、時比率生成手段は、マスタクロックをカウントするカウンタを含み、カウンタによりカウントされるスイッチング素子のオン期間に対応するカウント値に基づいて時比率値を生成することを特徴とする。また、本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、時比率値と制御値との加算値に対応した演算値を生成する演算手段と、演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段とを備え、時比率生成手段は、演算値が保持されるＤフリップフロップ回路を含み、Ｄフリップフロップ回路に保持された演算値に基づいて時比率値を生成することを特徴とする。
【００１３】
このスイッチング電源装置用制御装置では、フィードバック制御によって出力電圧を目標電圧に制御するために、制御信号生成手段によりスイッチング電源装置の実際の出力電圧と目標電圧との差分値に基づいて制御信号を生成する。また、制御装置では、時比率生成手段により駆動信号の時比率を検出し、その検出した時比率に対応した信号を生成する。さらに、制御装置では、演算手段により制御信号と時比率に対応した信号との加算値に対応した信号を生成する。そして、制御装置では、駆動信号生成手段により演算手段で生成した信号に基づいて駆動信号を生成する。制御装置では、制御装置の出力である時比率をフィードバックさせ、その時比率を利用して制御信号を補正し、その補正した制御信号により駆動信号を生成する。そのため、この制御装置では、入力電圧や負荷電流が変化した場合でも、安定した出力電圧を保障することができる。なお、時比率生成手段としては、制御装置が出力する駆動信号から時比率を直接検出する手段として構成される場合、制御装置内で演算した値（例えば、演算手段で演算した値）を用いる手段として構成される場合がある。
【００１４】
なお、駆動信号は、スイッチング電源装置のスイッチング素子をオン／オフするための信号であり、例えば、ＰＷＭ信号である。制御信号は、フィードバック制御を行うための信号であり、スイッチング電源装置において実際に検出した出力電圧と目標電圧とに基づく信号である。時比率は、駆動信号の一周期に占めるスイッチング素子をオンさせる期間の割合（つまり、スイッチング動作の一周期に占めるオン期間の割合）であり、例えば、ＰＷＭ信号の一周期毎のパルス幅やデューティ比が時比率に相当する。時比率に対応した信号は、時比率を表す様々な信号であり、例えば、駆動信号から実際に検出した時比率の信号、その検出した時比率を平均化した信号、時比率や時比率の平均値に相当する制御装置内で演算した値である。
【００１５】
ちなみに、制御装置の伝達関数は、制御信号生成手段の伝達関数によって変化する。制御信号生成手段の伝達関数を調整することによって、低周波利得を高くすることにより定常的な出力電圧精度を確保し、高周波利得と位相を調整することにより高速応答と系の安定性を両立させる。
【００１６】
本発明の上記スイッチング電源装置用制御装置は、制御信号生成手段が、差分値に対してスイッチング電源装置用制御装置における位相を補償するための演算処理を行う位相補償手段を含む構成としてもよい。
【００１７】
このスイッチング電源装置用制御装置では、位相補償手段により目標電圧と出力電圧との差分値に制御装置における位相を補償するための処理を行い、制御信号を生成する。位相補償手段としては、例えば、ハイパスフィルタを適用でき、ハイパスフィルタを適用した場合には制御装置の伝達関数の位相が進む。
【００１８】
本発明の上記スイッチング電源装置用制御装置は、制御信号生成手段が、差分値に対してスイッチング電源装置用制御装置における利得を調整するための演算処理を行う利得調整手段を含む構成としてもよい。
【００１９】
このスイッチング電源装置用制御装置では、利得調整手段により目標電圧と出力電圧との差分値に制御装置における利得を調整するための処理を行い、制御信号を生成する。利得調整手段としては、例えば、乗算器を適用でき、乗算器を適用した場合には制御装置の伝達関数の利得が変化し、また、積分器を適用でき、積分器を適用した場合には制御装置の伝達関数の低周波利得が増加し、また、ローパスフィルタを適用でき、ローパスフィルタを適用した場合には制御装置の伝達関数の高周波利得が減少する。
【００２０】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、時比率値を平均化した時比率平均値を生成する平均化手段を含み、演算手段は、時比率平均値と制御値との加算値に対応した演算値を生成するように構成してもよい。
【００２１】
このスイッチング電源装置用制御装置では、平均化手段により検出した時比率を平均化する。そして、この制御装置では、演算手段により平均化した時比率と制御信号との加算値に対応した信号を生成する。時比率が変動する場合、制御装置では、時比率を平均化することにより、高精度に制御信号の補正値を求めることができる。
【００２２】
本発明の上記スイッチング電源装置用制御装置は、平均化手段を、時比率値を平均化演算して時比率平均値を出力するデジタルフィルタで構成すると好適である。
【００２３】
このスイッチング電源装置用制御装置は、検出した時比率をローパスフィルタに入力し、ローパスフィルタにより過去に入力された時比率を平均化する。この制御装置では、ローパスフィルタの平均化機能を利用して簡単に平均化手段を構成することができる。
【００２４】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、カウンタを含み、カウンタを、一定時間毎にカウントし、駆動信号におけるスイッチング素子のオン期間を検出するように構成してもよい。
【００２５】
このスイッチング電源装置用制御装置は、カウンタに制御装置から出力する駆動信号をフィードバックする。そして、制御装置では、カウンタにより制御装置のマスタクロック等の一定時間毎にカウントし、駆動信号におけるスイッチング素子のオン期間を検出する。このカウントした値が時比率に相当するので、この制御装置は、カウンタにより簡単に時比率生成手段を構成することができる。
【００２６】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、遅延器を含み、遅延器を、演算手段で生成した信号を所定時間保存するように構成してもよい。
【００２７】
このスイッチング電源装置用制御装置は、遅延器に演算手段で生成した信号をフィードバックする。そして、制御装置では、遅延器によりその演算手段で生成した信号を所定時間保存し、この保存している信号により時比率に対応した信号を生成する。この演算手段で生成した信号の値が時比率に相当するので、この制御装置は、遅延器により簡単に時比率生成手段を構成することができる。
【００２８】
本発明の上記スイッチング電源装置は、上記のいずれかのスイッチング電源装置用制御装置と、スイッチング電源装置用制御装置によりオン／オフ駆動が制御されるスイッチング素子と、負荷に供給される出力電圧を検出し、当該検出した出力電圧をデジタル値に変換した出力電圧値を出力する出力電圧検出手段とを備えることを特徴とする。
【００２９】
このスイッチング電源装置では、制御装置を上記制御装置の構成とし、時比率の平均値によって補正された制御信号に基づいて生成された駆動信号によりスイッチング素子をオン／オフする。そして、このスイッチング電源装置では、目標電圧となるように、スイッチング素子のオン／オフにより入力電圧を出力電圧に変換する。上記制御装置によって制御されることにより、このスイッチング電源装置では、入力電圧や負荷電流が変化した場合でも、安定した出力電圧を保障することができる。
【００３０】
【発明の実施の形態】
以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置及びスイッチング電源装置の実施の形態を説明する。
【００３１】
本実施の形態では、本発明に係るスイッチング電源装置を降圧型のＤＣ／ＤＣコンバータに適用し、本発明に係るスイッチング電源装置用制御装置をＤＣ／ＤＣコンバータのスイッチング素子を制御するためのＰＷＭ信号を生成するコントローラＩＣに適用する。本実施の形態に係るコントローラＩＣは、高速で処理を行うデジタル制御式であり、電圧モード制御によりＤＣ／ＤＣコンバータをフィードバック制御する。本実施の形態には、時比率生成手段の構成の違いにより２つの実施の形態があり、第１の実施の形態ではカウンタで構成し、第２の実施の形態ではＤフリップフロップ回路で構成する。
【００３２】
図１を参照して、ＤＣ／ＤＣコンバータ１の構成について説明する。図１は、ＤＣ／ＤＣコンバータの構成図である。
【００３３】
ＤＣ／ＤＣコンバータ１は、直流の入力電圧ＶIを直流の出力電圧ＶO（＜ＶI）に変換する電源回路であり、様々な用途で使用でき、例えば、ＶＲＭ[Voltage Regulator Module]で使用される。また、ＤＣ／ＤＣコンバータ１は、ＰＷＭ制御によりスイッチング素子をオン／オフするスイッチングレギュレータである。入力電圧ＶIは、可変であり、入力電圧範囲（例えば、５〜１２Ｖ）が設定されている。出力電圧ＶOは、負荷Ｌに応じて一定の目標電圧（例えば、１Ｖ）が設定されている。負荷Ｌは、例えば、コンピュータやルータ等の通信機器などのＣＰＵ、ＭＰＵ、ＤＳＰが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。
【００３４】
ＤＣ／ＤＣコンバータ１は、主な構成として、２個のＦＥＴ等のスイッチング素子２，３、インダクタンス４、コンデンサ５、Ａ／Ｄコンバータ６及びコントローラＩＣ７を備えている。スイッチング素子２は、コントローラＩＣ７からのＰＷＭ信号がハイ信号のときにオンする。スイッチング素子３は、ＰＷＭ信号がロー信号のときにオンする。インダクタンス４及びコンデンサ５は、平滑回路を構成する。スイッチング素子２，３のスイッチング動作によって振幅が入力電圧ＶIに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。Ａ／Ｄコンバータ６は、電圧センサ（図示せず）で検出したアナログの出力電圧ＶOをデジタルの出力電圧ＶOに変換し、コントローラＩＣ７に出力する。コントローラＩＣ７は、出力電圧ＶOが目標電圧となるようにデジタルの出力電圧ＶOに基づいて電圧モード制御によりＰＷＭ信号を生成し、スイッチング素子２，３のオン／オフを制御する。
【００３５】
図２〜図５を参照して、第１の実施の形態に係るコントローラＩＣ７Ａの構成について説明する。図２は、第１の実施の形態に係るコントローラＩＣの構成図である。図３は、図２のカウンタにおけるパルス幅検出の説明図であり、（ａ）がマスタクロックであり、（ｂ）がＰＷＭ信号であり、（ｃ）がサンプルクロック信号であり、（ｄ）がリセット信号であり、（ｅ）がカウンタにおけるカウントアップであり、（ｆ）が保持されるカウントアップ値（パルス幅）である。図４は、図２のローパスフィルタであり、（ａ）がブロック図であり、（ｂ）が周波数−利得特性図である。図５は、図２のコントローラＩＣにおける電圧モード制御の説明図であり、（ａ）がマスタクロックであり、（ｂ）がランプ信号と補正制御信号であり、（ｃ）がリセット信号であり、（ｄ）がパルス幅制限信号であり、（ｅ）がＰＷＭ信号である。
【００３６】
コントローラＩＣ７Ａは、マスタクロック（例えば、１０ＭＨｚ〜１００ＭＨｚ）に基づいて動作するデジタル回路である。コントローラＩＣ７Ａでは、Ｐ制御によるフィードバック制御により、Ａ／Ｄコンバータ６で変換されたデジタルの出力電圧ＶOと目標電圧ＶREFから制御信号ＣＳを生成し、制御信号ＣＳとランプ信号ＬＳとからＰＷＭ信号ＰＳを生成する。特に、コントローラＩＣ７Ａでは、生成したＰＷＭ信号ＰＳをマイナループによってフィードバックし、ＰＷＭ信号ＰＳのパルス幅（時比率）の平均値により制御信号ＣＳを補正する。そのために、コントローラＩＣ７Ａは、カウンタ１０、ローパスフィルタ１１、減算器１２、乗算器１３、加算器１４、ランプ回路１５、コンパレータ１６、アンド回路１７を備えている。なお、以下の説明におけるハイ信号はコントローラＩＣ７Ａを電源電圧（例えば、５Ｖ）等が設定され、図中では１で示している。また、ロー信号は０Ｖが設定され、図中では０で示している。
【００３７】
第１の実施の形態では、カウンタ１０及びローパスフィルタ１１が特許請求の範囲に記載する時比率生成手段に相当し、ローパスフィルタ１１が特許請求の範囲に記載する平均化手段に相当し、減算器１２及び乗算器１３が特許請求の範囲に記載する制御信号生成手段に相当し、乗算器１３が特許請求の範囲に記載する利得調整手段に相当し、加算器１４が特許請求の範囲に記載する演算手段に相当し、ランプ回路１５及びコンパレータ１６が特許請求の範囲に記載する駆動信号生成手段に相当する。
【００３８】
カウンタ１０は、ＰＷＭ信号ＰＳのパルス幅Ｄ（時比率）を検出する。そのために、カウンタ１０には、コントローラＩＣ７Ａで生成しているＰＷＭ信号ＰＳ及びリセット信号ＲＳとサンプルクロック信号ＳＳが入力される。カウンタ１０では、ＰＷＭ信号ＰＳがハイ信号のときにはマスタクロックＭＣの一周期毎にカウントアップし、ＰＷＭ信号ＰＳがロー信号のときにはカウントアップ値をホールドする（図３（ａ），（ｂ），（ｅ）参照）。そして、カウンタ１０では、リセット信号ＲＳがロー信号のときにホールドしているカウントアップ値を０にリセットする（図３（ｄ），（ｅ）参照）。カウンタ１０では、サンプルクロック信号ＳＳがハイ信号となったときにカウントアップ値をパルス幅Ｄとして保持し（図３（ｃ），（ｅ），（ｆ）参照）、サンプルクロック信号ＳＳの次周期でハイ信号となるまで保持しているパルス幅Ｄをローパスフィルタ１１に出力する。ちなみに、パルス幅Ｄは、ＰＷＭ信号ＰＳの周期が一定であるので、ＰＷＭ信号ＰＳの一周期に占めるスイッチング素子２をオンさせる期間の割合を示し、時比率に相当する。
【００３９】
リセット信号ＲＳは、分周器（図示せず）によってマスタクロックＭＣを分周した信号であり、ＰＷＭ信号ＰＳの一周期（ＤＣ／ＤＣコンバータ１のスイッチング周期）を規定する信号であり、ＰＷＭ信号ＰＳのロー信号からハイ信号への立ち上りを規定するパルスをロー信号（マスタクロックＭＣの一周期分）で出力する。ＰＷＭ信号ＰＳの周波数は、例えば、１００ｋＨｚ〜１ＭＨｚであり、ＤＣ／ＤＣコンバータ１におけるスイッチング周波数に相当する。また、サンプルクロック信号ＳＳは、分周器によってマスタクロックＭＣを分周した信号であり、図３（ｃ）に示すように、ＰＷＭ信号ＰＳの周期と同一周期であり、リセット信号ＲＳによってカウントアップ値をリセットする直前の値を保持するためのパルスをハイ信号（マスタクロックＭＣの一周期分）で出力する。
【００４０】
ローパスフィルタ１１は、ＩＩＲ[Infinite Impulse Response]型の１次のローパスフィルタであり、このフィルタの平均化機能により過去に入力されたパルス幅Ｄを無限に平均化する。ローパスフィルタ１１は、図４（ａ）に示すように、３つの乗算器１１ａ，１１ｂ，１１ｃ、２つのＤフリップフロップ回路１１ｄ，１１ｅ及び加算器１１ｆから構成される。乗算器１１ａでは、入力値Ｕnにフィルタ係数ａ０を乗算して加算器１１ｆに出力する。Ｄフリップフロップ回路１１ｄでは、入力値Ｕnが入力され、サンプルクロック信号ＳＳに基づいて入力値の前回値Ｕn-1を保持し、乗算器１１ｂに出力する。乗算器１１ｂでは、入力値の前回値Ｕn-1にフィルタ係数ａ１を乗算して加算器１１ｆに出力する。Ｄフリップフロップ回路１１ｅでは、出力値Ｙnが入力され、サンプルクロック信号ＳＳに基づいて出力値の前回値Ｙn-1を保持し、乗算器１１ｃに出力する。乗算器１１ｃでは、出力値の前回値Ｙn-1にフィルタ係数ｂ１を乗算して加算器１１ｆに出力する。加算器１１ｆでは、乗算器１１ａ〜１１ｃの各乗算値を加算し、出力値Ｙnとして出力する。ローパスフィルタ１１は、カットオフ周波数ｆｃを有し、図４（ｂ）に示すように、低周波成分を通過させる利得特性を有し、利得が１である。
【００４１】
【数３】
【００４２】
ローパスフィルタ１１は、（４）式で表され、Ｕnがカウンタ１０からのパルス幅Ｄnであり、Ｙnが過去入力されたパルス幅の平均値ＤAVGである。
【００４３】
減算器１２は、目標電圧ＶREFと出力電圧ＶOが入力され、目標電圧ＶREFから出力電圧ＶOを減算し、その減算値（ＶREF−ＶO）を乗算器１３に出力する。
【００４４】
乗算器１３は、減算値（ＶREF−ＶO）が入力され、その減算値（ＶREF−ＶO）にＰ制御の利得Ｇを乗算し、その乗算値Ｇ（ＶREF−ＶO）を制御信号ＣＳとして加算器１４に出力する。
【００４５】
加算器１４は、パルス幅の平均値ＤAVGと制御信号ＣＳが入力され、制御信号ＣＳに平均値ＤAVGを加算し、その加算値ＣＳ＋ＤAVGを補正制御信号ＲＣＳとしてコンパレータ１６に出力する。
【００４６】
ランプ回路１５は、ランプ係数が１のランプ信号ＬＳを生成する。そのために、ランプ回路１５には、リセット信号ＲＳが入力される。ランプ回路１５では、マスタクロックＭＣの一周期毎にランプ係数１によりカウントアップする（図５（ａ），（ｂ）参照）。そして、ランプ回路１５では、リセット信号ＲＳがロー信号のときにカウントアップ値を０にリセットする（図５（ｂ），（ｃ）参照）。このように、ランプ信号ＬＳは、ランプ係数１で増加し、ＰＷＭ信号ＰＳがロー信号からハイ信号に立ち上がる直前に０となる信号である。
【００４７】
コンパレータ１６は、ランプ信号ＬＳが補正制御信号ＲＣＳを超えるか否かを判定する。そのために、コンパレータ１６には、非反転入力端子に補正制御信号ＲＣＳが入力され、反転入力端子にランプ信号ＬＳが入力される。コンパレータ１６では、補正制御信号ＲＣＳとランプ信号ＬＳとを比較し、ランプ信号ＬＳが補正制御信号ＲＣＳを超えるまではハイ信号を出力し、ランプ信号ＬＳが補正制御信号ＲＣＳを超えるとロー信号を出力する（図５（ｂ），（ｅ）参照）。
【００４８】
アンド回路１７は、ＰＷＭ信号ＰＳのパルス幅を制限し、ＰＷＭ信号ＰＳを出力する。そのために、アンド回路１７には、コンパレータ１６の出力信号とパルス幅制限信号ＰＬＳが入力される（図５（ｄ）参照）。アンド回路１７では、コンパレータ１６の出力信号がハイ信号かつパルス幅制限信号ＰＬＳがハイ信号の場合にハイ信号を出力し、それ以外の場合にロー信号を出力する（図５（ｄ），（ｅ）参照）。このハイ信号とロー信号とからなる信号がＰＷＭ信号ＰＳであり、このハイ信号の期間がＰＷＭ信号ＰＳのパルス幅Ｄである。
【００４９】
パルス幅制限信号ＰＬＳは、分周器によってマスタクロックＭＣを分周した信号であり、ＰＷＭ信号ＰＳの周期と同一周期であり、ＰＷＭ信号ＰＳで許容される最大のパルス幅（ひいては、ＤＣ／ＤＣコンバータ１で許容される最大の出力電圧）を規定する区間をハイ信号として出力する。
【００５０】
図１〜図５を参照して、コントローラＩＣ７Ａ及びＤＣ／ＤＣコンバータ１の動作を説明する。
【００５１】
ＤＣ／ＤＣコンバータ１に入力電圧ＶIが入力される。すると、ＤＣ／ＤＣコンバータ１では、コントローラＩＣ７ＡからのＰＷＭ信号ＰＳに基づいてスイッチング素子２，３が交互にオン／オフする。さらに、ＤＣ／ＤＣコンバータ１では、インダクタンス４及びコンデンサ５でスイッチング素子２のオン期間にパルスとなって出力する入力電圧ＶIを平均化し、電圧ＶOを出力する。また、ＤＣ／ＤＣコンバータ１では、出力電圧ＶOを電圧センサで検出し、その検出した出力電圧ＶOをＡ／Ｄコンバータ６でデジタル化してコントローラＩＣ７Ａにフィードバックさせる。
【００５２】
コントローラＩＣ７Ａでは、目標電圧ＶREFから出力電圧ＶOを減算し、その減算値に利得Ｇを乗算して制御信号ＣＳを生成する。また、コントローラＩＣ７Ａでは、生成したＰＷＭ信号ＰＳのパルス幅Ｄを検出し、過去に検出しているパルス幅Ｄを無限に平均化し、パルス幅の平均値ＤAVGを求める。そして、コントローラＩＣ７Ａでは、制御信号ＣＳに平均値ＤAVGを加算し、補正制御信号ＲＣＳを生成する。また、コントローラＩＣ７Ａでは、ランプ係数（＝１）によりランプ信号ＬＳを生成する。そして、コントローラＩＣ７Ａでは、補正制御信号ＲＣＳとランプ信号ＬＳとを比較し、ランプ信号ＬＳが補正制御信号ＲＣＳを超えない期間ではハイ信号を出力し、ランプ信号ＬＳが補正制御信号ＲＣＳを超える期間ではロー信号を出力する。最後に、コントローラＩＣ７Ａでは、パルス幅制限信号ＰＬＳによってパルス幅に制限をかけて、ＰＷＭ信号ＰＳを出力する。ちなみに、制御信号ＣＳとランプ信号ＬＳとを比較してＰＷＭ信号ＰＳを生成した場合、制御信号ＣＳは補正制御信号ＲＣＳより小さい値を有するので、ＰＷＭ信号ＰＳのパルス幅Ｄが狭くなる（図５（ｂ）参照）。
【００５３】
ここで、制御信号ＣＳにパルス幅平均値（時比率平均値）ＤAVGを加算し、制御信号ＣＳを補正する理由について説明する。以下の説明では、ランプ係数をＫとする。コントローラＩＣ７Ａでは、図５（ｂ），（ｅ）から判るように、補正制御信号ＲＣＳとランプ信号ＬＳとが交わるときに、ハイ信号からロー信号に切り換るように（パルスが立ち下がるように）ＰＷＭ信号ＰＳを生成している。したがって、ランプ係数Ｋ（＝１）にパルス幅（時比率）Ｄを乗算した値とＧ（ＶO−ＶREF）＋ＤAVGとが等しくなり、以下の式（５）が成立する。
【００５４】
【数４】
【００５５】
式（５）はランプ係数Ｋが１の場合であり、ランプ係数Ｋを１以外の場合には式（６）が成立する。式（６）を変形して式（７）とする。コントローラＩＣ７Ａではランプ係数Ｋが１なので、式（７）は式（８）となる。
【００５６】
時比率Ｄと時比率平均値ＤAVGとは、定常的には等しいとみなせる。したがって、式（７）、（８）から判るように、出力電圧ＶOは、利得Ｇが有限の値を有している場合でも目標電圧ＶREFと等しくなり、一定の値となる。そのため、入力電圧ＶIの変化に応じて時比率Ｄが変化した場合でも（式（１）参照）、出力電圧ＶOは変化しない。また、負荷Ｌの処理負荷が大幅に変動して負荷電流が大幅に変動しても、出力電圧ＶOが変化しない。
【００５７】
コントローラＩＣ７Ａによれば、コントローラＩＣ７Ａの出力であるパルス幅（時比率）Ｄを制御系にフィードバックさせ、制御信号ＣＳをパルス幅平均値（時比率平均値）ＤAVGで補正することによって、入力電圧ＶIや負荷電流が変化しても、出力電圧ＶOに定常偏差が発生しない。また、コントローラＩＣ７Ａでは、カウンタ１０による簡単な回路構成によってＰＷＭ信号ＰＳのパルス幅Ｄを検出し、回路構成が簡単な１次のローパスフィルタ１１の平均化特性を利用してパルス幅Ｄを平均化する。さらに、コントローラＩＣ７Ａでは、ランプ係数を１に設定することによって、補正する際にパルス幅平均値ＤAVGにランプ係数を乗算する必要がない。
【００５８】
次に、図６及び図７を参照して、第２の実施の形態に係るコントローラＩＣ７Ｂの構成について説明する。図６は、第２の実施の形態に係るコントローラＩＣの構成図である。図７は、図６のＤフリップフロップ回路におけるパルス幅検出の説明図であり、（ａ）がＰＷＭ信号であり、（ｂ）が補正制御信号であり、（ｃ）が保持される補正制御信号値である。なお、コントローラＩＣ７Ｂでは、第１の実施の形態に係るコントローラＩＣ７Ａと同様に構成については同一の符号を付し、その説明を省略する。
【００５９】
コントローラＩＣ７Ｂは、第１の実施の形態に係るコントローラＩＣ７Ａと基本的には同様の構成を有するとともに同様に動作するが，パルス幅Ｄを検出する構成及びパルス幅Ｄを検出する動作のみが異なる。コントローラＩＣ７Ｂは、Ｄフリップフロップ回路１８、リミッタ回路１９、ローパスフィルタ１１、減算器１２、乗算器１３、加算器１４、ランプ回路１５、コンパレータ１６、アンド回路１７を備えている。
【００６０】
なお、第２の実施の形態では、Ｄフリップフロップ回路１８が特許請求の範囲に記載する遅延器に相当する。
【００６１】
Ｄフリップフロップ回路１８は、時比率Ｄを検出する。そのために、Ｄフリップフロップ回路１８には、コントローラＩＣ７Ｂで生成している補正制御信号ＲＣＳが入力され、クロック信号としてＰＷＭ信号ＰＳが入力される。Ｄフリップフロップ回路１８では、ＰＷＭ信号ＰＳのパルスの立ち下がり（ハイ信号からロー信号への切り換り）のときに補正制御信号ＲＣＳの値を保持し、ＰＷＭ信号ＰＳの次周期のパルスの立ち下がりとなるまで保持している補正制御信号ＲＣＳの値をリミッタ回路１９に出力する（図７（ａ）〜（ｃ）参照）。なお、補正制御信号ＲＣＳの値とランプ信号ＬＳの値とが同じ値になった時点でＰＷＭ信号ＰＳのパルスの立ち下がり（すなわち、パルス幅Ｄ）を規定しているので、ＰＷＭ信号ＰＳのパルスの立ち下がりのときの補正制御信号ＲＣＳの値はパルス幅（時比率）Ｄに相当する。
【００６２】
リミッタ回路１９は、アンド回路１７と同様の回路であり、補正制御信号ＲＣＳの値を制限する。そのために、リミッタ回路１９には、Ｄフリップフロップ回路１８からの補正制御信号ＲＣＳの値と時比率制限信号ＲＬＳが入力される。リミッタ回路１９では、補正制御信号ＲＣＳの値が時比率制限信号ＲＬＳに示される制限値以下の場合にそのまま補正制御信号ＲＣＳの値を出力し、制限値より大きい場合に制限値を出力する。このリミッタ回路１９から出力される値が、パルス幅（時比率）Ｄである。
【００６３】
図６及び図７を参照して、コントローラＩＣ７Ｂの動作について説明する。ここでは、第１の実施の形態に係るコントローラＩＣ７Ａと異なる動作のみ説明する。
【００６４】
コントローラＩＣ７Ｂでは、生成したＰＷＭ信号ＰＳのパルスの立ち下がりのときに補正制御信号ＲＣＳの値を保持し、その値に制限をかけ、パルス幅Ｄとして出力する。そして、コントローラＩＣ７Ｂでは、このパルス幅Ｄを無限に平均化し、パルス幅平均値ＤAVGを求める。
【００６５】
このコントローラＩＣ７Ｂによれば、コントローラＩＶ７Ａと同様の効果を有し、カウンタ１０に代えて、Ｄフリップフロップ回路１８による簡単な回路構成によってパルス幅Ｄを検出することができる。
【００６６】
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
【００６７】
例えば、本実施の形態では制御装置をデジタル回路で構成したが、アナログ回路で構成してもよい。また、本実施の形態ではコントローラＩＣのデジタル回路（ハードウエア）によって制御装置の各手段を構成したが、マイコン等のコンピュータに組み込むプログラム（ソフトウエア）によって制御装置の各手段を構成してもよい。この各手段を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。
【００６８】
また、本実施の形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。
【００６９】
また、本実施の形態では時比率生成手段をＰＷＭ信号がハイ信号のときにカウントアップするカウンタ又はＰＷＭ信号のパルスの立ち下がりの補正制御信号の値を遅延するＤフリップフロップ回路で構成したが、ＰＷＭ信号がハイ信号のときにカウントダウンするカウンタ等の他の手段により構成してもよい。また、本実施の形態では平均化手段をデジタルのＩＩＲ型の１次のローパスフィルタで構成したが、アナログのローパスフィルタ、ＦＩＲ型のローパスフィルタ、２次のローパスフィルタ等の他のローパスフィルタで構成してもよいし、ローパスフィルタ以外の他の回路によって構成してもよい。
【００７０】
また、本実施の形態ではＰ制御に適用したが、ＰＩ制御やＰＩＤ制御等の他の制御にも適用可能である。
【００７１】
また、本実施の形態ではランプ係数が１のランプ信号を用いたが、１以外のランプ係数のランプ信号を用いてもよい。１以外のランプ係数の場合、時比率（パルス幅）平均値にランプ係数を乗算し、その乗算値を制御信号に加算して補正制御信号を生成する。その場合、ランプ係数に等しい利得を有するローパスフィルタを用いればよい。
【００７２】
また、本実施の形態ではＡ／ＤコンバータとコントローラＩＣとを別体で構成したが、Ａ／ＤコンバータがコントローラＩＣに含まれる構成でもよい。
【００７３】
また、本実施の形態では制御信号生成手段において乗算器を用いて、コントローラＩＣの伝達関数の利得を変化させ、利得調整手段を構成したが、積分器やローパスフィルタ等の他の手段を用いて利得調整手段を構成してもよいし、あるいは、ハイパスフィルタ等を用いて位相補償手段を構成してもよい。
【００７４】
また、本実施の形態では検出した時比率をローパスフィルタによって平均化し、その平均化した時比率を制御信号に加算する構成としたが、検出した時比率を平均化せずに、制御信号に直接加算する構成としてもよい。
【００７５】
【発明の効果】
本発明によれば、制御装置の出力である時比率をフィードバックさせ、制御信号を時比率で補正することによって、入力電圧や負荷電流が変化した場合でも安定した出力電圧を保障することができる。
【図面の簡単な説明】
【図１】本実施の形態に係るＤＣ／ＤＣコンバータの構成図である。
【図２】第１の実施の形態に係るコントローラＩＣの構成図である。
【図３】図２のカウンタにおけるパルス幅検出の説明図であり、（ａ）がマスタクロックであり、（ｂ）がＰＷＭ信号であり、（ｃ）がサンプルクロック信号であり、（ｄ）がリセット信号であり、（ｅ）がカウンタにおけるカウントアップであり、（ｆ）が保持されるカウントアップ値（パルス幅）である。
【図４】図２のローパスフィルタであり、（ａ）がブロック図であり、（ｂ）が周波数−利得特性図である。
【図５】図２のコントローラＩＣにおける電圧モード制御の説明図であり、（ａ）がマスタクロックであり、（ｂ）がランプ信号と補正制御信号であり、（ｃ）がリセット信号であり、（ｄ）がパルス幅制限信号であり、（ｅ）がＰＷＭ信号である。
【図６】第２の実施の形態に係るコントローラＩＣの構成図である。
【図７】図６のＤフリップフロップ回路におけるパルス幅検出の説明図であり、（ａ）がＰＷＭ信号であり、（ｂ）が補正制御信号であり、（ｃ）が保持される補正制御信号値である。
【図８】従来の制御装置におけるＰ制御による電圧モード制御の説明図である。
【符号の説明】
１…ＤＣ／ＤＣコンバータ、２，３…スイッチング素子、４…インダクタンス、５…コンデンサ、６…Ａ／Ｄコンバータ、７，７Ａ，７Ｂ…コントローラＩＣ、１０…カウンタ、１１…ローパスフィルタ、１１ａ，１１ｂ，１１ｃ…乗算器、１１ｄ，１１ｅ…Ｄフリップフロップ回路、１１ｆ…減算器、１２…減算器、１３…乗算器、１４…加算器、１５…ランプ回路、１６…コンパレータ、１７…アンド回路、１８…Ｄフリップフロップ回路、１９…リミッタ回路
【発明の属する技術分野】
本発明は、スイッチング電源装置用制御装置及びスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンやパソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。
【０００３】
そのために、スイッチング電源装置は、デジタル制御方式のコントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフする（非特許文献１参照）。制御装置では、電圧モード制御や電流モード制御によるフィードバック制御により、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。
【０００４】
例えば、Ｐ[Propotional]制御（比例制御）による電圧モード制御の場合、制御装置では、図８に示すように、ランプ信号ＬＳと制御信号ＣＳとを比較し、ランプ信号ＬＳが制御信号ＣＳを超えない期間をハイ信号とし、超える期間をロー信号とするＰＷＭ信号ＰＳを生成する。制御信号ＣＳは、目標電圧ＶREFからスイッチング電源装置において検出した出力電圧ＶOを減算し、その減算値にＰ制御の利得Ｇを乗算した信号である。また、ランプ信号ＬＳは、ＰＷＭ信号ＰＳにおける一周期（スイッチング周期）ＳＣ毎に、一定のランプ係数Ｋにより増加させた信号である。ちなみに、ＰＷＭ信号ＰＳのハイ期間が、ＰＷＭ信号ＰＳのパルス幅Ｄである。パルス幅Ｄは、ＰＷＭ信号ＰＳの一周期に占めるパルス期間の割合（スイッチング動作の一周期に占めるオン期間の割合）である時比率に相当する。
【０００５】
【非特許文献１】
原田 耕介、二宮 保、顧 文建 共著、「スイッチングコンバータの基礎」、コロナ社
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の制御装置では、入力電圧や負荷電流が変化すると、ＰＷＭ信号ＰＳのパルス幅（時比率）Ｄが変化してしまう。そのため、スイッチング電源装置では、時比率Ｄの変化に応じて出力電圧ＶOが変化し、入力電圧等の変化に対して定常偏差が発生する。したがって、従来の制御装置では、入力電圧や負荷電流が変化すると、安定した出力電圧を保障することができない。以下に、ＤＣ／ＤＣコンバータにおいて、入力電圧ＶIが変化した場合について具体的に説明する。
【０００７】
【数１】
（１）式で示すように、時比率Ｄは、入力電圧ＶIに対する出力電圧ＶOの割合であり、入力電圧ＶIが変化すると変化する。
【０００９】
【数２】
図８から判るように、ＰＷＭ信号ＰＳのパルスの立ち下がり時点に注目すると、ランプ係数Ｋに時比率Ｄを乗算した値と制御信号ＣＳの値Ｇ（ＶREF−ＶO）とは等しくなる（式（２））。式（２）を変形して式（３）とすると、利得Ｇが有限の値を有している場合には、出力電圧ＶOは時比率Ｄの変化に応じて変化することが判る。したがって、入力電圧ＶIが変化すると、時比率Ｄが変化し、さらに、出力電圧ＶOも変化する。
【００１１】
そこで、本発明は、入力電圧や負荷電流が変化した場合でも安定した出力電圧を保障するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、時比率値と制御値との加算値に対応した演算値を生成する演算手段と、演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段とを備え、時比率生成手段は、マスタクロックをカウントするカウンタを含み、カウンタによりカウントされるスイッチング素子のオン期間に対応するカウント値に基づいて時比率値を生成することを特徴とする。また、本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、時比率値と制御値との加算値に対応した演算値を生成する演算手段と、演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段とを備え、時比率生成手段は、演算値が保持されるＤフリップフロップ回路を含み、Ｄフリップフロップ回路に保持された演算値に基づいて時比率値を生成することを特徴とする。
【００１３】
このスイッチング電源装置用制御装置では、フィードバック制御によって出力電圧を目標電圧に制御するために、制御信号生成手段によりスイッチング電源装置の実際の出力電圧と目標電圧との差分値に基づいて制御信号を生成する。また、制御装置では、時比率生成手段により駆動信号の時比率を検出し、その検出した時比率に対応した信号を生成する。さらに、制御装置では、演算手段により制御信号と時比率に対応した信号との加算値に対応した信号を生成する。そして、制御装置では、駆動信号生成手段により演算手段で生成した信号に基づいて駆動信号を生成する。制御装置では、制御装置の出力である時比率をフィードバックさせ、その時比率を利用して制御信号を補正し、その補正した制御信号により駆動信号を生成する。そのため、この制御装置では、入力電圧や負荷電流が変化した場合でも、安定した出力電圧を保障することができる。なお、時比率生成手段としては、制御装置が出力する駆動信号から時比率を直接検出する手段として構成される場合、制御装置内で演算した値（例えば、演算手段で演算した値）を用いる手段として構成される場合がある。
【００１４】
なお、駆動信号は、スイッチング電源装置のスイッチング素子をオン／オフするための信号であり、例えば、ＰＷＭ信号である。制御信号は、フィードバック制御を行うための信号であり、スイッチング電源装置において実際に検出した出力電圧と目標電圧とに基づく信号である。時比率は、駆動信号の一周期に占めるスイッチング素子をオンさせる期間の割合（つまり、スイッチング動作の一周期に占めるオン期間の割合）であり、例えば、ＰＷＭ信号の一周期毎のパルス幅やデューティ比が時比率に相当する。時比率に対応した信号は、時比率を表す様々な信号であり、例えば、駆動信号から実際に検出した時比率の信号、その検出した時比率を平均化した信号、時比率や時比率の平均値に相当する制御装置内で演算した値である。
【００１５】
ちなみに、制御装置の伝達関数は、制御信号生成手段の伝達関数によって変化する。制御信号生成手段の伝達関数を調整することによって、低周波利得を高くすることにより定常的な出力電圧精度を確保し、高周波利得と位相を調整することにより高速応答と系の安定性を両立させる。
【００１６】
本発明の上記スイッチング電源装置用制御装置は、制御信号生成手段が、差分値に対してスイッチング電源装置用制御装置における位相を補償するための演算処理を行う位相補償手段を含む構成としてもよい。
【００１７】
このスイッチング電源装置用制御装置では、位相補償手段により目標電圧と出力電圧との差分値に制御装置における位相を補償するための処理を行い、制御信号を生成する。位相補償手段としては、例えば、ハイパスフィルタを適用でき、ハイパスフィルタを適用した場合には制御装置の伝達関数の位相が進む。
【００１８】
本発明の上記スイッチング電源装置用制御装置は、制御信号生成手段が、差分値に対してスイッチング電源装置用制御装置における利得を調整するための演算処理を行う利得調整手段を含む構成としてもよい。
【００１９】
このスイッチング電源装置用制御装置では、利得調整手段により目標電圧と出力電圧との差分値に制御装置における利得を調整するための処理を行い、制御信号を生成する。利得調整手段としては、例えば、乗算器を適用でき、乗算器を適用した場合には制御装置の伝達関数の利得が変化し、また、積分器を適用でき、積分器を適用した場合には制御装置の伝達関数の低周波利得が増加し、また、ローパスフィルタを適用でき、ローパスフィルタを適用した場合には制御装置の伝達関数の高周波利得が減少する。
【００２０】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、時比率値を平均化した時比率平均値を生成する平均化手段を含み、演算手段は、時比率平均値と制御値との加算値に対応した演算値を生成するように構成してもよい。
【００２１】
このスイッチング電源装置用制御装置では、平均化手段により検出した時比率を平均化する。そして、この制御装置では、演算手段により平均化した時比率と制御信号との加算値に対応した信号を生成する。時比率が変動する場合、制御装置では、時比率を平均化することにより、高精度に制御信号の補正値を求めることができる。
【００２２】
本発明の上記スイッチング電源装置用制御装置は、平均化手段を、時比率値を平均化演算して時比率平均値を出力するデジタルフィルタで構成すると好適である。
【００２３】
このスイッチング電源装置用制御装置は、検出した時比率をローパスフィルタに入力し、ローパスフィルタにより過去に入力された時比率を平均化する。この制御装置では、ローパスフィルタの平均化機能を利用して簡単に平均化手段を構成することができる。
【００２４】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、カウンタを含み、カウンタを、一定時間毎にカウントし、駆動信号におけるスイッチング素子のオン期間を検出するように構成してもよい。
【００２５】
このスイッチング電源装置用制御装置は、カウンタに制御装置から出力する駆動信号をフィードバックする。そして、制御装置では、カウンタにより制御装置のマスタクロック等の一定時間毎にカウントし、駆動信号におけるスイッチング素子のオン期間を検出する。このカウントした値が時比率に相当するので、この制御装置は、カウンタにより簡単に時比率生成手段を構成することができる。
【００２６】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、遅延器を含み、遅延器を、演算手段で生成した信号を所定時間保存するように構成してもよい。
【００２７】
このスイッチング電源装置用制御装置は、遅延器に演算手段で生成した信号をフィードバックする。そして、制御装置では、遅延器によりその演算手段で生成した信号を所定時間保存し、この保存している信号により時比率に対応した信号を生成する。この演算手段で生成した信号の値が時比率に相当するので、この制御装置は、遅延器により簡単に時比率生成手段を構成することができる。
【００２８】
本発明の上記スイッチング電源装置は、上記のいずれかのスイッチング電源装置用制御装置と、スイッチング電源装置用制御装置によりオン／オフ駆動が制御されるスイッチング素子と、負荷に供給される出力電圧を検出し、当該検出した出力電圧をデジタル値に変換した出力電圧値を出力する出力電圧検出手段とを備えることを特徴とする。
【００２９】
このスイッチング電源装置では、制御装置を上記制御装置の構成とし、時比率の平均値によって補正された制御信号に基づいて生成された駆動信号によりスイッチング素子をオン／オフする。そして、このスイッチング電源装置では、目標電圧となるように、スイッチング素子のオン／オフにより入力電圧を出力電圧に変換する。上記制御装置によって制御されることにより、このスイッチング電源装置では、入力電圧や負荷電流が変化した場合でも、安定した出力電圧を保障することができる。
【００３０】
【発明の実施の形態】
以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置及びスイッチング電源装置の実施の形態を説明する。
【００３１】
本実施の形態では、本発明に係るスイッチング電源装置を降圧型のＤＣ／ＤＣコンバータに適用し、本発明に係るスイッチング電源装置用制御装置をＤＣ／ＤＣコンバータのスイッチング素子を制御するためのＰＷＭ信号を生成するコントローラＩＣに適用する。本実施の形態に係るコントローラＩＣは、高速で処理を行うデジタル制御式であり、電圧モード制御によりＤＣ／ＤＣコンバータをフィードバック制御する。本実施の形態には、時比率生成手段の構成の違いにより２つの実施の形態があり、第１の実施の形態ではカウンタで構成し、第２の実施の形態ではＤフリップフロップ回路で構成する。
【００３２】
図１を参照して、ＤＣ／ＤＣコンバータ１の構成について説明する。図１は、ＤＣ／ＤＣコンバータの構成図である。
【００３３】
ＤＣ／ＤＣコンバータ１は、直流の入力電圧ＶIを直流の出力電圧ＶO（＜ＶI）に変換する電源回路であり、様々な用途で使用でき、例えば、ＶＲＭ[Voltage Regulator Module]で使用される。また、ＤＣ／ＤＣコンバータ１は、ＰＷＭ制御によりスイッチング素子をオン／オフするスイッチングレギュレータである。入力電圧ＶIは、可変であり、入力電圧範囲（例えば、５〜１２Ｖ）が設定されている。出力電圧ＶOは、負荷Ｌに応じて一定の目標電圧（例えば、１Ｖ）が設定されている。負荷Ｌは、例えば、コンピュータやルータ等の通信機器などのＣＰＵ、ＭＰＵ、ＤＳＰが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。
【００３４】
ＤＣ／ＤＣコンバータ１は、主な構成として、２個のＦＥＴ等のスイッチング素子２，３、インダクタンス４、コンデンサ５、Ａ／Ｄコンバータ６及びコントローラＩＣ７を備えている。スイッチング素子２は、コントローラＩＣ７からのＰＷＭ信号がハイ信号のときにオンする。スイッチング素子３は、ＰＷＭ信号がロー信号のときにオンする。インダクタンス４及びコンデンサ５は、平滑回路を構成する。スイッチング素子２，３のスイッチング動作によって振幅が入力電圧ＶIに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。Ａ／Ｄコンバータ６は、電圧センサ（図示せず）で検出したアナログの出力電圧ＶOをデジタルの出力電圧ＶOに変換し、コントローラＩＣ７に出力する。コントローラＩＣ７は、出力電圧ＶOが目標電圧となるようにデジタルの出力電圧ＶOに基づいて電圧モード制御によりＰＷＭ信号を生成し、スイッチング素子２，３のオン／オフを制御する。
【００３５】
図２〜図５を参照して、第１の実施の形態に係るコントローラＩＣ７Ａの構成について説明する。図２は、第１の実施の形態に係るコントローラＩＣの構成図である。図３は、図２のカウンタにおけるパルス幅検出の説明図であり、（ａ）がマスタクロックであり、（ｂ）がＰＷＭ信号であり、（ｃ）がサンプルクロック信号であり、（ｄ）がリセット信号であり、（ｅ）がカウンタにおけるカウントアップであり、（ｆ）が保持されるカウントアップ値（パルス幅）である。図４は、図２のローパスフィルタであり、（ａ）がブロック図であり、（ｂ）が周波数−利得特性図である。図５は、図２のコントローラＩＣにおける電圧モード制御の説明図であり、（ａ）がマスタクロックであり、（ｂ）がランプ信号と補正制御信号であり、（ｃ）がリセット信号であり、（ｄ）がパルス幅制限信号であり、（ｅ）がＰＷＭ信号である。
【００３６】
コントローラＩＣ７Ａは、マスタクロック（例えば、１０ＭＨｚ〜１００ＭＨｚ）に基づいて動作するデジタル回路である。コントローラＩＣ７Ａでは、Ｐ制御によるフィードバック制御により、Ａ／Ｄコンバータ６で変換されたデジタルの出力電圧ＶOと目標電圧ＶREFから制御信号ＣＳを生成し、制御信号ＣＳとランプ信号ＬＳとからＰＷＭ信号ＰＳを生成する。特に、コントローラＩＣ７Ａでは、生成したＰＷＭ信号ＰＳをマイナループによってフィードバックし、ＰＷＭ信号ＰＳのパルス幅（時比率）の平均値により制御信号ＣＳを補正する。そのために、コントローラＩＣ７Ａは、カウンタ１０、ローパスフィルタ１１、減算器１２、乗算器１３、加算器１４、ランプ回路１５、コンパレータ１６、アンド回路１７を備えている。なお、以下の説明におけるハイ信号はコントローラＩＣ７Ａを電源電圧（例えば、５Ｖ）等が設定され、図中では１で示している。また、ロー信号は０Ｖが設定され、図中では０で示している。
【００３７】
第１の実施の形態では、カウンタ１０及びローパスフィルタ１１が特許請求の範囲に記載する時比率生成手段に相当し、ローパスフィルタ１１が特許請求の範囲に記載する平均化手段に相当し、減算器１２及び乗算器１３が特許請求の範囲に記載する制御信号生成手段に相当し、乗算器１３が特許請求の範囲に記載する利得調整手段に相当し、加算器１４が特許請求の範囲に記載する演算手段に相当し、ランプ回路１５及びコンパレータ１６が特許請求の範囲に記載する駆動信号生成手段に相当する。
【００３８】
カウンタ１０は、ＰＷＭ信号ＰＳのパルス幅Ｄ（時比率）を検出する。そのために、カウンタ１０には、コントローラＩＣ７Ａで生成しているＰＷＭ信号ＰＳ及びリセット信号ＲＳとサンプルクロック信号ＳＳが入力される。カウンタ１０では、ＰＷＭ信号ＰＳがハイ信号のときにはマスタクロックＭＣの一周期毎にカウントアップし、ＰＷＭ信号ＰＳがロー信号のときにはカウントアップ値をホールドする（図３（ａ），（ｂ），（ｅ）参照）。そして、カウンタ１０では、リセット信号ＲＳがロー信号のときにホールドしているカウントアップ値を０にリセットする（図３（ｄ），（ｅ）参照）。カウンタ１０では、サンプルクロック信号ＳＳがハイ信号となったときにカウントアップ値をパルス幅Ｄとして保持し（図３（ｃ），（ｅ），（ｆ）参照）、サンプルクロック信号ＳＳの次周期でハイ信号となるまで保持しているパルス幅Ｄをローパスフィルタ１１に出力する。ちなみに、パルス幅Ｄは、ＰＷＭ信号ＰＳの周期が一定であるので、ＰＷＭ信号ＰＳの一周期に占めるスイッチング素子２をオンさせる期間の割合を示し、時比率に相当する。
【００３９】
リセット信号ＲＳは、分周器（図示せず）によってマスタクロックＭＣを分周した信号であり、ＰＷＭ信号ＰＳの一周期（ＤＣ／ＤＣコンバータ１のスイッチング周期）を規定する信号であり、ＰＷＭ信号ＰＳのロー信号からハイ信号への立ち上りを規定するパルスをロー信号（マスタクロックＭＣの一周期分）で出力する。ＰＷＭ信号ＰＳの周波数は、例えば、１００ｋＨｚ〜１ＭＨｚであり、ＤＣ／ＤＣコンバータ１におけるスイッチング周波数に相当する。また、サンプルクロック信号ＳＳは、分周器によってマスタクロックＭＣを分周した信号であり、図３（ｃ）に示すように、ＰＷＭ信号ＰＳの周期と同一周期であり、リセット信号ＲＳによってカウントアップ値をリセットする直前の値を保持するためのパルスをハイ信号（マスタクロックＭＣの一周期分）で出力する。
【００４０】
ローパスフィルタ１１は、ＩＩＲ[Infinite Impulse Response]型の１次のローパスフィルタであり、このフィルタの平均化機能により過去に入力されたパルス幅Ｄを無限に平均化する。ローパスフィルタ１１は、図４（ａ）に示すように、３つの乗算器１１ａ，１１ｂ，１１ｃ、２つのＤフリップフロップ回路１１ｄ，１１ｅ及び加算器１１ｆから構成される。乗算器１１ａでは、入力値Ｕnにフィルタ係数ａ０を乗算して加算器１１ｆに出力する。Ｄフリップフロップ回路１１ｄでは、入力値Ｕnが入力され、サンプルクロック信号ＳＳに基づいて入力値の前回値Ｕn-1を保持し、乗算器１１ｂに出力する。乗算器１１ｂでは、入力値の前回値Ｕn-1にフィルタ係数ａ１を乗算して加算器１１ｆに出力する。Ｄフリップフロップ回路１１ｅでは、出力値Ｙnが入力され、サンプルクロック信号ＳＳに基づいて出力値の前回値Ｙn-1を保持し、乗算器１１ｃに出力する。乗算器１１ｃでは、出力値の前回値Ｙn-1にフィルタ係数ｂ１を乗算して加算器１１ｆに出力する。加算器１１ｆでは、乗算器１１ａ〜１１ｃの各乗算値を加算し、出力値Ｙnとして出力する。ローパスフィルタ１１は、カットオフ周波数ｆｃを有し、図４（ｂ）に示すように、低周波成分を通過させる利得特性を有し、利得が１である。
【００４１】
【数３】
ローパスフィルタ１１は、（４）式で表され、Ｕnがカウンタ１０からのパルス幅Ｄnであり、Ｙnが過去入力されたパルス幅の平均値ＤAVGである。
【００４３】
減算器１２は、目標電圧ＶREFと出力電圧ＶOが入力され、目標電圧ＶREFから出力電圧ＶOを減算し、その減算値（ＶREF−ＶO）を乗算器１３に出力する。
【００４４】
乗算器１３は、減算値（ＶREF−ＶO）が入力され、その減算値（ＶREF−ＶO）にＰ制御の利得Ｇを乗算し、その乗算値Ｇ（ＶREF−ＶO）を制御信号ＣＳとして加算器１４に出力する。
【００４５】
加算器１４は、パルス幅の平均値ＤAVGと制御信号ＣＳが入力され、制御信号ＣＳに平均値ＤAVGを加算し、その加算値ＣＳ＋ＤAVGを補正制御信号ＲＣＳとしてコンパレータ１６に出力する。
【００４６】
ランプ回路１５は、ランプ係数が１のランプ信号ＬＳを生成する。そのために、ランプ回路１５には、リセット信号ＲＳが入力される。ランプ回路１５では、マスタクロックＭＣの一周期毎にランプ係数１によりカウントアップする（図５（ａ），（ｂ）参照）。そして、ランプ回路１５では、リセット信号ＲＳがロー信号のときにカウントアップ値を０にリセットする（図５（ｂ），（ｃ）参照）。このように、ランプ信号ＬＳは、ランプ係数１で増加し、ＰＷＭ信号ＰＳがロー信号からハイ信号に立ち上がる直前に０となる信号である。
【００４７】
コンパレータ１６は、ランプ信号ＬＳが補正制御信号ＲＣＳを超えるか否かを判定する。そのために、コンパレータ１６には、非反転入力端子に補正制御信号ＲＣＳが入力され、反転入力端子にランプ信号ＬＳが入力される。コンパレータ１６では、補正制御信号ＲＣＳとランプ信号ＬＳとを比較し、ランプ信号ＬＳが補正制御信号ＲＣＳを超えるまではハイ信号を出力し、ランプ信号ＬＳが補正制御信号ＲＣＳを超えるとロー信号を出力する（図５（ｂ），（ｅ）参照）。
【００４８】
アンド回路１７は、ＰＷＭ信号ＰＳのパルス幅を制限し、ＰＷＭ信号ＰＳを出力する。そのために、アンド回路１７には、コンパレータ１６の出力信号とパルス幅制限信号ＰＬＳが入力される（図５（ｄ）参照）。アンド回路１７では、コンパレータ１６の出力信号がハイ信号かつパルス幅制限信号ＰＬＳがハイ信号の場合にハイ信号を出力し、それ以外の場合にロー信号を出力する（図５（ｄ），（ｅ）参照）。このハイ信号とロー信号とからなる信号がＰＷＭ信号ＰＳであり、このハイ信号の期間がＰＷＭ信号ＰＳのパルス幅Ｄである。
【００４９】
パルス幅制限信号ＰＬＳは、分周器によってマスタクロックＭＣを分周した信号であり、ＰＷＭ信号ＰＳの周期と同一周期であり、ＰＷＭ信号ＰＳで許容される最大のパルス幅（ひいては、ＤＣ／ＤＣコンバータ１で許容される最大の出力電圧）を規定する区間をハイ信号として出力する。
【００５０】
図１〜図５を参照して、コントローラＩＣ７Ａ及びＤＣ／ＤＣコンバータ１の動作を説明する。
【００５１】
ＤＣ／ＤＣコンバータ１に入力電圧ＶIが入力される。すると、ＤＣ／ＤＣコンバータ１では、コントローラＩＣ７ＡからのＰＷＭ信号ＰＳに基づいてスイッチング素子２，３が交互にオン／オフする。さらに、ＤＣ／ＤＣコンバータ１では、インダクタンス４及びコンデンサ５でスイッチング素子２のオン期間にパルスとなって出力する入力電圧ＶIを平均化し、電圧ＶOを出力する。また、ＤＣ／ＤＣコンバータ１では、出力電圧ＶOを電圧センサで検出し、その検出した出力電圧ＶOをＡ／Ｄコンバータ６でデジタル化してコントローラＩＣ７Ａにフィードバックさせる。
【００５２】
コントローラＩＣ７Ａでは、目標電圧ＶREFから出力電圧ＶOを減算し、その減算値に利得Ｇを乗算して制御信号ＣＳを生成する。また、コントローラＩＣ７Ａでは、生成したＰＷＭ信号ＰＳのパルス幅Ｄを検出し、過去に検出しているパルス幅Ｄを無限に平均化し、パルス幅の平均値ＤAVGを求める。そして、コントローラＩＣ７Ａでは、制御信号ＣＳに平均値ＤAVGを加算し、補正制御信号ＲＣＳを生成する。また、コントローラＩＣ７Ａでは、ランプ係数（＝１）によりランプ信号ＬＳを生成する。そして、コントローラＩＣ７Ａでは、補正制御信号ＲＣＳとランプ信号ＬＳとを比較し、ランプ信号ＬＳが補正制御信号ＲＣＳを超えない期間ではハイ信号を出力し、ランプ信号ＬＳが補正制御信号ＲＣＳを超える期間ではロー信号を出力する。最後に、コントローラＩＣ７Ａでは、パルス幅制限信号ＰＬＳによってパルス幅に制限をかけて、ＰＷＭ信号ＰＳを出力する。ちなみに、制御信号ＣＳとランプ信号ＬＳとを比較してＰＷＭ信号ＰＳを生成した場合、制御信号ＣＳは補正制御信号ＲＣＳより小さい値を有するので、ＰＷＭ信号ＰＳのパルス幅Ｄが狭くなる（図５（ｂ）参照）。
【００５３】
ここで、制御信号ＣＳにパルス幅平均値（時比率平均値）ＤAVGを加算し、制御信号ＣＳを補正する理由について説明する。以下の説明では、ランプ係数をＫとする。コントローラＩＣ７Ａでは、図５（ｂ），（ｅ）から判るように、補正制御信号ＲＣＳとランプ信号ＬＳとが交わるときに、ハイ信号からロー信号に切り換るように（パルスが立ち下がるように）ＰＷＭ信号ＰＳを生成している。したがって、ランプ係数Ｋ（＝１）にパルス幅（時比率）Ｄを乗算した値とＧ（ＶO−ＶREF）＋ＤAVGとが等しくなり、以下の式（５）が成立する。
【００５４】
【数４】
式（５）はランプ係数Ｋが１の場合であり、ランプ係数Ｋを１以外の場合には式（６）が成立する。式（６）を変形して式（７）とする。コントローラＩＣ７Ａではランプ係数Ｋが１なので、式（７）は式（８）となる。
【００５６】
時比率Ｄと時比率平均値ＤAVGとは、定常的には等しいとみなせる。したがって、式（７）、（８）から判るように、出力電圧ＶOは、利得Ｇが有限の値を有している場合でも目標電圧ＶREFと等しくなり、一定の値となる。そのため、入力電圧ＶIの変化に応じて時比率Ｄが変化した場合でも（式（１）参照）、出力電圧ＶOは変化しない。また、負荷Ｌの処理負荷が大幅に変動して負荷電流が大幅に変動しても、出力電圧ＶOが変化しない。
【００５７】
コントローラＩＣ７Ａによれば、コントローラＩＣ７Ａの出力であるパルス幅（時比率）Ｄを制御系にフィードバックさせ、制御信号ＣＳをパルス幅平均値（時比率平均値）ＤAVGで補正することによって、入力電圧ＶIや負荷電流が変化しても、出力電圧ＶOに定常偏差が発生しない。また、コントローラＩＣ７Ａでは、カウンタ１０による簡単な回路構成によってＰＷＭ信号ＰＳのパルス幅Ｄを検出し、回路構成が簡単な１次のローパスフィルタ１１の平均化特性を利用してパルス幅Ｄを平均化する。さらに、コントローラＩＣ７Ａでは、ランプ係数を１に設定することによって、補正する際にパルス幅平均値ＤAVGにランプ係数を乗算する必要がない。
【００５８】
次に、図６及び図７を参照して、第２の実施の形態に係るコントローラＩＣ７Ｂの構成について説明する。図６は、第２の実施の形態に係るコントローラＩＣの構成図である。図７は、図６のＤフリップフロップ回路におけるパルス幅検出の説明図であり、（ａ）がＰＷＭ信号であり、（ｂ）が補正制御信号であり、（ｃ）が保持される補正制御信号値である。なお、コントローラＩＣ７Ｂでは、第１の実施の形態に係るコントローラＩＣ７Ａと同様に構成については同一の符号を付し、その説明を省略する。
【００５９】
コントローラＩＣ７Ｂは、第１の実施の形態に係るコントローラＩＣ７Ａと基本的には同様の構成を有するとともに同様に動作するが，パルス幅Ｄを検出する構成及びパルス幅Ｄを検出する動作のみが異なる。コントローラＩＣ７Ｂは、Ｄフリップフロップ回路１８、リミッタ回路１９、ローパスフィルタ１１、減算器１２、乗算器１３、加算器１４、ランプ回路１５、コンパレータ１６、アンド回路１７を備えている。
【００６０】
なお、第２の実施の形態では、Ｄフリップフロップ回路１８が特許請求の範囲に記載する遅延器に相当する。
【００６１】
Ｄフリップフロップ回路１８は、時比率Ｄを検出する。そのために、Ｄフリップフロップ回路１８には、コントローラＩＣ７Ｂで生成している補正制御信号ＲＣＳが入力され、クロック信号としてＰＷＭ信号ＰＳが入力される。Ｄフリップフロップ回路１８では、ＰＷＭ信号ＰＳのパルスの立ち下がり（ハイ信号からロー信号への切り換り）のときに補正制御信号ＲＣＳの値を保持し、ＰＷＭ信号ＰＳの次周期のパルスの立ち下がりとなるまで保持している補正制御信号ＲＣＳの値をリミッタ回路１９に出力する（図７（ａ）〜（ｃ）参照）。なお、補正制御信号ＲＣＳの値とランプ信号ＬＳの値とが同じ値になった時点でＰＷＭ信号ＰＳのパルスの立ち下がり（すなわち、パルス幅Ｄ）を規定しているので、ＰＷＭ信号ＰＳのパルスの立ち下がりのときの補正制御信号ＲＣＳの値はパルス幅（時比率）Ｄに相当する。
【００６２】
リミッタ回路１９は、アンド回路１７と同様の回路であり、補正制御信号ＲＣＳの値を制限する。そのために、リミッタ回路１９には、Ｄフリップフロップ回路１８からの補正制御信号ＲＣＳの値と時比率制限信号ＲＬＳが入力される。リミッタ回路１９では、補正制御信号ＲＣＳの値が時比率制限信号ＲＬＳに示される制限値以下の場合にそのまま補正制御信号ＲＣＳの値を出力し、制限値より大きい場合に制限値を出力する。このリミッタ回路１９から出力される値が、パルス幅（時比率）Ｄである。
【００６３】
図６及び図７を参照して、コントローラＩＣ７Ｂの動作について説明する。ここでは、第１の実施の形態に係るコントローラＩＣ７Ａと異なる動作のみ説明する。
【００６４】
コントローラＩＣ７Ｂでは、生成したＰＷＭ信号ＰＳのパルスの立ち下がりのときに補正制御信号ＲＣＳの値を保持し、その値に制限をかけ、パルス幅Ｄとして出力する。そして、コントローラＩＣ７Ｂでは、このパルス幅Ｄを無限に平均化し、パルス幅平均値ＤAVGを求める。
【００６５】
このコントローラＩＣ７Ｂによれば、コントローラＩＶ７Ａと同様の効果を有し、カウンタ１０に代えて、Ｄフリップフロップ回路１８による簡単な回路構成によってパルス幅Ｄを検出することができる。
【００６６】
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
【００６７】
例えば、本実施の形態では制御装置をデジタル回路で構成したが、アナログ回路で構成してもよい。また、本実施の形態ではコントローラＩＣのデジタル回路（ハードウエア）によって制御装置の各手段を構成したが、マイコン等のコンピュータに組み込むプログラム（ソフトウエア）によって制御装置の各手段を構成してもよい。この各手段を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。
【００６８】
また、本実施の形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。
【００６９】
また、本実施の形態では時比率生成手段をＰＷＭ信号がハイ信号のときにカウントアップするカウンタ又はＰＷＭ信号のパルスの立ち下がりの補正制御信号の値を遅延するＤフリップフロップ回路で構成したが、ＰＷＭ信号がハイ信号のときにカウントダウンするカウンタ等の他の手段により構成してもよい。また、本実施の形態では平均化手段をデジタルのＩＩＲ型の１次のローパスフィルタで構成したが、アナログのローパスフィルタ、ＦＩＲ型のローパスフィルタ、２次のローパスフィルタ等の他のローパスフィルタで構成してもよいし、ローパスフィルタ以外の他の回路によって構成してもよい。
【００７０】
また、本実施の形態ではＰ制御に適用したが、ＰＩ制御やＰＩＤ制御等の他の制御にも適用可能である。
【００７１】
また、本実施の形態ではランプ係数が１のランプ信号を用いたが、１以外のランプ係数のランプ信号を用いてもよい。１以外のランプ係数の場合、時比率（パルス幅）平均値にランプ係数を乗算し、その乗算値を制御信号に加算して補正制御信号を生成する。その場合、ランプ係数に等しい利得を有するローパスフィルタを用いればよい。
【００７２】
また、本実施の形態ではＡ／ＤコンバータとコントローラＩＣとを別体で構成したが、Ａ／ＤコンバータがコントローラＩＣに含まれる構成でもよい。
【００７３】
また、本実施の形態では制御信号生成手段において乗算器を用いて、コントローラＩＣの伝達関数の利得を変化させ、利得調整手段を構成したが、積分器やローパスフィルタ等の他の手段を用いて利得調整手段を構成してもよいし、あるいは、ハイパスフィルタ等を用いて位相補償手段を構成してもよい。
【００７４】
また、本実施の形態では検出した時比率をローパスフィルタによって平均化し、その平均化した時比率を制御信号に加算する構成としたが、検出した時比率を平均化せずに、制御信号に直接加算する構成としてもよい。
【００７５】
【発明の効果】
本発明によれば、制御装置の出力である時比率をフィードバックさせ、制御信号を時比率で補正することによって、入力電圧や負荷電流が変化した場合でも安定した出力電圧を保障することができる。
【図面の簡単な説明】
【図１】本実施の形態に係るＤＣ／ＤＣコンバータの構成図である。
【図２】第１の実施の形態に係るコントローラＩＣの構成図である。
【図３】図２のカウンタにおけるパルス幅検出の説明図であり、（ａ）がマスタクロックであり、（ｂ）がＰＷＭ信号であり、（ｃ）がサンプルクロック信号であり、（ｄ）がリセット信号であり、（ｅ）がカウンタにおけるカウントアップであり、（ｆ）が保持されるカウントアップ値（パルス幅）である。
【図４】図２のローパスフィルタであり、（ａ）がブロック図であり、（ｂ）が周波数−利得特性図である。
【図５】図２のコントローラＩＣにおける電圧モード制御の説明図であり、（ａ）がマスタクロックであり、（ｂ）がランプ信号と補正制御信号であり、（ｃ）がリセット信号であり、（ｄ）がパルス幅制限信号であり、（ｅ）がＰＷＭ信号である。
【図６】第２の実施の形態に係るコントローラＩＣの構成図である。
【図７】図６のＤフリップフロップ回路におけるパルス幅検出の説明図であり、（ａ）がＰＷＭ信号であり、（ｂ）が補正制御信号であり、（ｃ）が保持される補正制御信号値である。
【図８】従来の制御装置におけるＰ制御による電圧モード制御の説明図である。
【符号の説明】
１…ＤＣ／ＤＣコンバータ、２，３…スイッチング素子、４…インダクタンス、５…コンデンサ、６…Ａ／Ｄコンバータ、７，７Ａ，７Ｂ…コントローラＩＣ、１０…カウンタ、１１…ローパスフィルタ、１１ａ，１１ｂ，１１ｃ…乗算器、１１ｄ，１１ｅ…Ｄフリップフロップ回路、１１ｆ…減算器、１２…減算器、１３…乗算器、１４…加算器、１５…ランプ回路、１６…コンパレータ、１７…アンド回路、１８…Ｄフリップフロップ回路、１９…リミッタ回路
Claims (7)
- スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、
スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、
前記時比率値と前記制御値との加算値に対応した演算値を生成する演算手段と、
前記演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段と
を備え、
前記時比率生成手段は、マスタクロックをカウントするカウンタを含み、前記カウンタによりカウントされるスイッチング素子のオン期間に対応するカウント値に基づいて前記時比率値を生成することを特徴とするスイッチング電源装置用制御装置。 - スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、
スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、
前記時比率値と前記制御値との加算値に対応した演算値を生成する演算手段と、
前記演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段と
を備え、
前記時比率生成手段は、前記演算値が保持されるＤフリップフロップ回路を含み、前記Ｄフリップフロップ回路に保持された演算値に基づいて前記時比率値を生成することを特徴とするスイッチング電源装置用制御装置。 - 前記制御信号生成手段は、前記差分値に対してスイッチング電源装置用制御装置における位相を補償するための演算処理を行う位相補償手段を含むことを特徴とする請求項１又は請求項２に記載するスイッチング電源装置用制御装置。
- 前記制御信号生成手段は、前記差分値に対してスイッチング電源装置用制御装置における利得を調整するための演算処理を行う利得調整手段を含むことを特徴とする請求項１又は請求項２に記載するスイッチング電源装置用制御装置。
- 前記時比率生成手段は、前記時比率値を平均化した時比率平均値を生成する平均化手段を含み、
前記演算手段は、前記時比率平均値と前記制御値との加算値に対応した演算値を生成することを特徴とする請求項１〜請求項４のいずれか１項に記載するスイッチング電源装置用制御装置。 - 前記平均化手段は、前記時比率値を平均化演算して前記時比率平均値を出力するデジタルフィルタであることを特徴とする請求項５に記載するスイッチング電源装置用制御装置。
- 請求項１〜請求項６のいずれか１項に記載のスイッチング電源装置用制御装置と、
前記スイッチング電源装置用制御装置によりオン／オフ駆動が制御されるスイッチング素子と、
負荷に供給される出力電圧を検出し、当該検出した出力電圧をデジタル値に変換した出力電圧値を出力する出力電圧検出手段と
を備えることを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091669A JP4266318B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置及びスイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091669A JP4266318B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置及びスイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004304871A JP2004304871A (ja) | 2004-10-28 |
| JP4266318B2 true JP4266318B2 (ja) | 2009-05-20 |
Family
ID=33404987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003091669A Expired - Fee Related JP4266318B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置及びスイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4266318B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010217302A (ja) | 2009-03-13 | 2010-09-30 | Hitachi Displays Ltd | 表示装置 |
| JP6230665B1 (ja) * | 2016-06-27 | 2017-11-15 | 三菱電機株式会社 | 直流電源装置 |
| US10892681B2 (en) | 2017-03-10 | 2021-01-12 | Rohm Co., Ltd. | DC-DC converter operable to perform current-mode control output feedback control |
-
2003
- 2003-03-28 JP JP2003091669A patent/JP4266318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004304871A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708090B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| JP4287851B2 (ja) | スイッチング電源用制御装置およびスイッチング電源 | |
| US6960904B2 (en) | Switching power supply controller and switching power supply | |
| JP3943524B2 (ja) | 電源装置 | |
| US9479047B2 (en) | System and method for controlling a power supply with a feed forward controller | |
| JP5273158B2 (ja) | Ｐｆｃコンバータ | |
| TWI528694B (zh) | 切換模式電源控制器及用於控制切換模式電源之方法 | |
| KR100333973B1 (ko) | 역률보상 제어기 | |
| JP6674749B2 (ja) | デジタル制御電源回路、その制御回路およびそれを用いた電子機器 | |
| US8692535B1 (en) | Control parameter adjustment in a discontinuous power mode | |
| US7075278B2 (en) | Switching power supply controller and switching power supply | |
| JP4266318B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| EP3396831B1 (en) | Phase compensation for power factor correction circuit to reduce zero-crossing distortion | |
| JP3738015B2 (ja) | 電源装置及びその制御装置 | |
| JP3708086B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| US6160385A (en) | Circuit configuration for producing a load-independent output voltage | |
| JP3708091B2 (ja) | スイッチング電源装置用制御装置およびスイッチング電源装置 | |
| JP3738019B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| JP3740133B2 (ja) | スイッチング電源装置及びその制御装置 | |
| JP3809155B2 (ja) | スイッチング電源装置用制御装置 | |
| JP4645591B2 (ja) | 電源装置 | |
| JP4966252B2 (ja) | スイッチング電源装置 | |
| JP6639037B2 (ja) | スイッチング電源装置 | |
| JP2005176547A (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| JP2018137839A (ja) | 力率改善回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |