JP4266318B2 - スイッチング電源装置用制御装置及びスイッチング電源装置 - Google Patents
スイッチング電源装置用制御装置及びスイッチング電源装置 Download PDFInfo
- Publication number
- JP4266318B2 JP4266318B2 JP2003091669A JP2003091669A JP4266318B2 JP 4266318 B2 JP4266318 B2 JP 4266318B2 JP 2003091669 A JP2003091669 A JP 2003091669A JP 2003091669 A JP2003091669 A JP 2003091669A JP 4266318 B2 JP4266318 B2 JP 4266318B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- switching power
- power supply
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチング電源装置用制御装置及びスイッチング電源装置に関する。
【0002】
【従来の技術】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンやパソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。
【0003】
そのために、スイッチング電源装置は、デジタル制御方式のコントローラIC[Integrated Circuit]等の制御装置を備えており、この制御装置によりFET[Field Effect Transistor]等のスイッチング素子を高速にオン/オフする(非特許文献1参照)。制御装置では、電圧モード制御や電流モード制御によるフィードバック制御により、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン/オフするためのPWM[Pulse Width Modulation]信号を生成している。
【0004】
例えば、P[Propotional]制御(比例制御)による電圧モード制御の場合、制御装置では、図8に示すように、ランプ信号LSと制御信号CSとを比較し、ランプ信号LSが制御信号CSを超えない期間をハイ信号とし、超える期間をロー信号とするPWM信号PSを生成する。制御信号CSは、目標電圧VREFからスイッチング電源装置において検出した出力電圧VOを減算し、その減算値にP制御の利得Gを乗算した信号である。また、ランプ信号LSは、PWM信号PSにおける一周期(スイッチング周期)SC毎に、一定のランプ係数Kにより増加させた信号である。ちなみに、PWM信号PSのハイ期間が、PWM信号PSのパルス幅Dである。パルス幅Dは、PWM信号PSの一周期に占めるパルス期間の割合(スイッチング動作の一周期に占めるオン期間の割合)である時比率に相当する。
【0005】
【非特許文献1】
原田 耕介、二宮 保、顧 文建 共著、「スイッチングコンバータの基礎」、コロナ社
【0006】
【発明が解決しようとする課題】
しかしながら、従来の制御装置では、入力電圧や負荷電流が変化すると、PWM信号PSのパルス幅(時比率)Dが変化してしまう。そのため、スイッチング電源装置では、時比率Dの変化に応じて出力電圧VOが変化し、入力電圧等の変化に対して定常偏差が発生する。したがって、従来の制御装置では、入力電圧や負荷電流が変化すると、安定した出力電圧を保障することができない。以下に、DC/DCコンバータにおいて、入力電圧VIが変化した場合について具体的に説明する。
【0007】
【数1】
【0008】
(1)式で示すように、時比率Dは、入力電圧VIに対する出力電圧VOの割合であり、入力電圧VIが変化すると変化する。
【0009】
【数2】
【0010】
図8から判るように、PWM信号PSのパルスの立ち下がり時点に注目すると、ランプ係数Kに時比率Dを乗算した値と制御信号CSの値G(VREF−VO)とは等しくなる(式(2))。式(2)を変形して式(3)とすると、利得Gが有限の値を有している場合には、出力電圧VOは時比率Dの変化に応じて変化することが判る。したがって、入力電圧VIが変化すると、時比率Dが変化し、さらに、出力電圧VOも変化する。
【0011】
そこで、本発明は、入力電圧や負荷電流が変化した場合でも安定した出力電圧を保障するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。
【0012】
【課題を解決するための手段】
本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、時比率値と制御値との加算値に対応した演算値を生成する演算手段と、演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段とを備え、時比率生成手段は、マスタクロックをカウントするカウンタを含み、カウンタによりカウントされるスイッチング素子のオン期間に対応するカウント値に基づいて時比率値を生成することを特徴とする。また、本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、時比率値と制御値との加算値に対応した演算値を生成する演算手段と、演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段とを備え、時比率生成手段は、演算値が保持されるDフリップフロップ回路を含み、Dフリップフロップ回路に保持された演算値に基づいて時比率値を生成することを特徴とする。
【0013】
このスイッチング電源装置用制御装置では、フィードバック制御によって出力電圧を目標電圧に制御するために、制御信号生成手段によりスイッチング電源装置の実際の出力電圧と目標電圧との差分値に基づいて制御信号を生成する。また、制御装置では、時比率生成手段により駆動信号の時比率を検出し、その検出した時比率に対応した信号を生成する。さらに、制御装置では、演算手段により制御信号と時比率に対応した信号との加算値に対応した信号を生成する。そして、制御装置では、駆動信号生成手段により演算手段で生成した信号に基づいて駆動信号を生成する。制御装置では、制御装置の出力である時比率をフィードバックさせ、その時比率を利用して制御信号を補正し、その補正した制御信号により駆動信号を生成する。そのため、この制御装置では、入力電圧や負荷電流が変化した場合でも、安定した出力電圧を保障することができる。なお、時比率生成手段としては、制御装置が出力する駆動信号から時比率を直接検出する手段として構成される場合、制御装置内で演算した値(例えば、演算手段で演算した値)を用いる手段として構成される場合がある。
【0014】
なお、駆動信号は、スイッチング電源装置のスイッチング素子をオン/オフするための信号であり、例えば、PWM信号である。制御信号は、フィードバック制御を行うための信号であり、スイッチング電源装置において実際に検出した出力電圧と目標電圧とに基づく信号である。時比率は、駆動信号の一周期に占めるスイッチング素子をオンさせる期間の割合(つまり、スイッチング動作の一周期に占めるオン期間の割合)であり、例えば、PWM信号の一周期毎のパルス幅やデューティ比が時比率に相当する。時比率に対応した信号は、時比率を表す様々な信号であり、例えば、駆動信号から実際に検出した時比率の信号、その検出した時比率を平均化した信号、時比率や時比率の平均値に相当する制御装置内で演算した値である。
【0015】
ちなみに、制御装置の伝達関数は、制御信号生成手段の伝達関数によって変化する。制御信号生成手段の伝達関数を調整することによって、低周波利得を高くすることにより定常的な出力電圧精度を確保し、高周波利得と位相を調整することにより高速応答と系の安定性を両立させる。
【0016】
本発明の上記スイッチング電源装置用制御装置は、制御信号生成手段が、差分値に対してスイッチング電源装置用制御装置における位相を補償するための演算処理を行う位相補償手段を含む構成としてもよい。
【0017】
このスイッチング電源装置用制御装置では、位相補償手段により目標電圧と出力電圧との差分値に制御装置における位相を補償するための処理を行い、制御信号を生成する。位相補償手段としては、例えば、ハイパスフィルタを適用でき、ハイパスフィルタを適用した場合には制御装置の伝達関数の位相が進む。
【0018】
本発明の上記スイッチング電源装置用制御装置は、制御信号生成手段が、差分値に対してスイッチング電源装置用制御装置における利得を調整するための演算処理を行う利得調整手段を含む構成としてもよい。
【0019】
このスイッチング電源装置用制御装置では、利得調整手段により目標電圧と出力電圧との差分値に制御装置における利得を調整するための処理を行い、制御信号を生成する。利得調整手段としては、例えば、乗算器を適用でき、乗算器を適用した場合には制御装置の伝達関数の利得が変化し、また、積分器を適用でき、積分器を適用した場合には制御装置の伝達関数の低周波利得が増加し、また、ローパスフィルタを適用でき、ローパスフィルタを適用した場合には制御装置の伝達関数の高周波利得が減少する。
【0020】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、時比率値を平均化した時比率平均値を生成する平均化手段を含み、演算手段は、時比率平均値と制御値との加算値に対応した演算値を生成するように構成してもよい。
【0021】
このスイッチング電源装置用制御装置では、平均化手段により検出した時比率を平均化する。そして、この制御装置では、演算手段により平均化した時比率と制御信号との加算値に対応した信号を生成する。時比率が変動する場合、制御装置では、時比率を平均化することにより、高精度に制御信号の補正値を求めることができる。
【0022】
本発明の上記スイッチング電源装置用制御装置は、平均化手段を、時比率値を平均化演算して時比率平均値を出力するデジタルフィルタで構成すると好適である。
【0023】
このスイッチング電源装置用制御装置は、検出した時比率をローパスフィルタに入力し、ローパスフィルタにより過去に入力された時比率を平均化する。この制御装置では、ローパスフィルタの平均化機能を利用して簡単に平均化手段を構成することができる。
【0024】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、カウンタを含み、カウンタを、一定時間毎にカウントし、駆動信号におけるスイッチング素子のオン期間を検出するように構成してもよい。
【0025】
このスイッチング電源装置用制御装置は、カウンタに制御装置から出力する駆動信号をフィードバックする。そして、制御装置では、カウンタにより制御装置のマスタクロック等の一定時間毎にカウントし、駆動信号におけるスイッチング素子のオン期間を検出する。このカウントした値が時比率に相当するので、この制御装置は、カウンタにより簡単に時比率生成手段を構成することができる。
【0026】
本発明の上記スイッチング電源装置用制御装置は、時比率生成手段が、遅延器を含み、遅延器を、演算手段で生成した信号を所定時間保存するように構成してもよい。
【0027】
このスイッチング電源装置用制御装置は、遅延器に演算手段で生成した信号をフィードバックする。そして、制御装置では、遅延器によりその演算手段で生成した信号を所定時間保存し、この保存している信号により時比率に対応した信号を生成する。この演算手段で生成した信号の値が時比率に相当するので、この制御装置は、遅延器により簡単に時比率生成手段を構成することができる。
【0028】
本発明の上記スイッチング電源装置は、上記のいずれかのスイッチング電源装置用制御装置と、スイッチング電源装置用制御装置によりオン/オフ駆動が制御されるスイッチング素子と、負荷に供給される出力電圧を検出し、当該検出した出力電圧をデジタル値に変換した出力電圧値を出力する出力電圧検出手段とを備えることを特徴とする。
【0029】
このスイッチング電源装置では、制御装置を上記制御装置の構成とし、時比率の平均値によって補正された制御信号に基づいて生成された駆動信号によりスイッチング素子をオン/オフする。そして、このスイッチング電源装置では、目標電圧となるように、スイッチング素子のオン/オフにより入力電圧を出力電圧に変換する。上記制御装置によって制御されることにより、このスイッチング電源装置では、入力電圧や負荷電流が変化した場合でも、安定した出力電圧を保障することができる。
【0030】
【発明の実施の形態】
以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置及びスイッチング電源装置の実施の形態を説明する。
【0031】
本実施の形態では、本発明に係るスイッチング電源装置を降圧型のDC/DCコンバータに適用し、本発明に係るスイッチング電源装置用制御装置をDC/DCコンバータのスイッチング素子を制御するためのPWM信号を生成するコントローラICに適用する。本実施の形態に係るコントローラICは、高速で処理を行うデジタル制御式であり、電圧モード制御によりDC/DCコンバータをフィードバック制御する。本実施の形態には、時比率生成手段の構成の違いにより2つの実施の形態があり、第1の実施の形態ではカウンタで構成し、第2の実施の形態ではDフリップフロップ回路で構成する。
【0032】
図1を参照して、DC/DCコンバータ1の構成について説明する。図1は、DC/DCコンバータの構成図である。
【0033】
DC/DCコンバータ1は、直流の入力電圧VIを直流の出力電圧VO(<VI)に変換する電源回路であり、様々な用途で使用でき、例えば、VRM[Voltage Regulator Module]で使用される。また、DC/DCコンバータ1は、PWM制御によりスイッチング素子をオン/オフするスイッチングレギュレータである。入力電圧VIは、可変であり、入力電圧範囲(例えば、5〜12V)が設定されている。出力電圧VOは、負荷Lに応じて一定の目標電圧(例えば、1V)が設定されている。負荷Lは、例えば、コンピュータやルータ等の通信機器などのCPU、MPU、DSPが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。
【0034】
DC/DCコンバータ1は、主な構成として、2個のFET等のスイッチング素子2,3、インダクタンス4、コンデンサ5、A/Dコンバータ6及びコントローラIC7を備えている。スイッチング素子2は、コントローラIC7からのPWM信号がハイ信号のときにオンする。スイッチング素子3は、PWM信号がロー信号のときにオンする。インダクタンス4及びコンデンサ5は、平滑回路を構成する。スイッチング素子2,3のスイッチング動作によって振幅が入力電圧VIに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。A/Dコンバータ6は、電圧センサ(図示せず)で検出したアナログの出力電圧VOをデジタルの出力電圧VOに変換し、コントローラIC7に出力する。コントローラIC7は、出力電圧VOが目標電圧となるようにデジタルの出力電圧VOに基づいて電圧モード制御によりPWM信号を生成し、スイッチング素子2,3のオン/オフを制御する。
【0035】
図2〜図5を参照して、第1の実施の形態に係るコントローラIC7Aの構成について説明する。図2は、第1の実施の形態に係るコントローラICの構成図である。図3は、図2のカウンタにおけるパルス幅検出の説明図であり、(a)がマスタクロックであり、(b)がPWM信号であり、(c)がサンプルクロック信号であり、(d)がリセット信号であり、(e)がカウンタにおけるカウントアップであり、(f)が保持されるカウントアップ値(パルス幅)である。図4は、図2のローパスフィルタであり、(a)がブロック図であり、(b)が周波数−利得特性図である。図5は、図2のコントローラICにおける電圧モード制御の説明図であり、(a)がマスタクロックであり、(b)がランプ信号と補正制御信号であり、(c)がリセット信号であり、(d)がパルス幅制限信号であり、(e)がPWM信号である。
【0036】
コントローラIC7Aは、マスタクロック(例えば、10MHz〜100MHz)に基づいて動作するデジタル回路である。コントローラIC7Aでは、P制御によるフィードバック制御により、A/Dコンバータ6で変換されたデジタルの出力電圧VOと目標電圧VREFから制御信号CSを生成し、制御信号CSとランプ信号LSとからPWM信号PSを生成する。特に、コントローラIC7Aでは、生成したPWM信号PSをマイナループによってフィードバックし、PWM信号PSのパルス幅(時比率)の平均値により制御信号CSを補正する。そのために、コントローラIC7Aは、カウンタ10、ローパスフィルタ11、減算器12、乗算器13、加算器14、ランプ回路15、コンパレータ16、アンド回路17を備えている。なお、以下の説明におけるハイ信号はコントローラIC7Aを電源電圧(例えば、5V)等が設定され、図中では1で示している。また、ロー信号は0Vが設定され、図中では0で示している。
【0037】
第1の実施の形態では、カウンタ10及びローパスフィルタ11が特許請求の範囲に記載する時比率生成手段に相当し、ローパスフィルタ11が特許請求の範囲に記載する平均化手段に相当し、減算器12及び乗算器13が特許請求の範囲に記載する制御信号生成手段に相当し、乗算器13が特許請求の範囲に記載する利得調整手段に相当し、加算器14が特許請求の範囲に記載する演算手段に相当し、ランプ回路15及びコンパレータ16が特許請求の範囲に記載する駆動信号生成手段に相当する。
【0038】
カウンタ10は、PWM信号PSのパルス幅D(時比率)を検出する。そのために、カウンタ10には、コントローラIC7Aで生成しているPWM信号PS及びリセット信号RSとサンプルクロック信号SSが入力される。カウンタ10では、PWM信号PSがハイ信号のときにはマスタクロックMCの一周期毎にカウントアップし、PWM信号PSがロー信号のときにはカウントアップ値をホールドする(図3(a),(b),(e)参照)。そして、カウンタ10では、リセット信号RSがロー信号のときにホールドしているカウントアップ値を0にリセットする(図3(d),(e)参照)。カウンタ10では、サンプルクロック信号SSがハイ信号となったときにカウントアップ値をパルス幅Dとして保持し(図3(c),(e),(f)参照)、サンプルクロック信号SSの次周期でハイ信号となるまで保持しているパルス幅Dをローパスフィルタ11に出力する。ちなみに、パルス幅Dは、PWM信号PSの周期が一定であるので、PWM信号PSの一周期に占めるスイッチング素子2をオンさせる期間の割合を示し、時比率に相当する。
【0039】
リセット信号RSは、分周器(図示せず)によってマスタクロックMCを分周した信号であり、PWM信号PSの一周期(DC/DCコンバータ1のスイッチング周期)を規定する信号であり、PWM信号PSのロー信号からハイ信号への立ち上りを規定するパルスをロー信号(マスタクロックMCの一周期分)で出力する。PWM信号PSの周波数は、例えば、100kHz〜1MHzであり、DC/DCコンバータ1におけるスイッチング周波数に相当する。また、サンプルクロック信号SSは、分周器によってマスタクロックMCを分周した信号であり、図3(c)に示すように、PWM信号PSの周期と同一周期であり、リセット信号RSによってカウントアップ値をリセットする直前の値を保持するためのパルスをハイ信号(マスタクロックMCの一周期分)で出力する。
【0040】
ローパスフィルタ11は、IIR[Infinite Impulse Response]型の1次のローパスフィルタであり、このフィルタの平均化機能により過去に入力されたパルス幅Dを無限に平均化する。ローパスフィルタ11は、図4(a)に示すように、3つの乗算器11a,11b,11c、2つのDフリップフロップ回路11d,11e及び加算器11fから構成される。乗算器11aでは、入力値Unにフィルタ係数a0を乗算して加算器11fに出力する。Dフリップフロップ回路11dでは、入力値Unが入力され、サンプルクロック信号SSに基づいて入力値の前回値Un-1を保持し、乗算器11bに出力する。乗算器11bでは、入力値の前回値Un-1にフィルタ係数a1を乗算して加算器11fに出力する。Dフリップフロップ回路11eでは、出力値Ynが入力され、サンプルクロック信号SSに基づいて出力値の前回値Yn-1を保持し、乗算器11cに出力する。乗算器11cでは、出力値の前回値Yn-1にフィルタ係数b1を乗算して加算器11fに出力する。加算器11fでは、乗算器11a〜11cの各乗算値を加算し、出力値Ynとして出力する。ローパスフィルタ11は、カットオフ周波数fcを有し、図4(b)に示すように、低周波成分を通過させる利得特性を有し、利得が1である。
【0041】
【数3】
【0042】
ローパスフィルタ11は、(4)式で表され、Unがカウンタ10からのパルス幅Dnであり、Ynが過去入力されたパルス幅の平均値DAVGである。
【0043】
減算器12は、目標電圧VREFと出力電圧VOが入力され、目標電圧VREFから出力電圧VOを減算し、その減算値(VREF−VO)を乗算器13に出力する。
【0044】
乗算器13は、減算値(VREF−VO)が入力され、その減算値(VREF−VO)にP制御の利得Gを乗算し、その乗算値G(VREF−VO)を制御信号CSとして加算器14に出力する。
【0045】
加算器14は、パルス幅の平均値DAVGと制御信号CSが入力され、制御信号CSに平均値DAVGを加算し、その加算値CS+DAVGを補正制御信号RCSとしてコンパレータ16に出力する。
【0046】
ランプ回路15は、ランプ係数が1のランプ信号LSを生成する。そのために、ランプ回路15には、リセット信号RSが入力される。ランプ回路15では、マスタクロックMCの一周期毎にランプ係数1によりカウントアップする(図5(a),(b)参照)。そして、ランプ回路15では、リセット信号RSがロー信号のときにカウントアップ値を0にリセットする(図5(b),(c)参照)。このように、ランプ信号LSは、ランプ係数1で増加し、PWM信号PSがロー信号からハイ信号に立ち上がる直前に0となる信号である。
【0047】
コンパレータ16は、ランプ信号LSが補正制御信号RCSを超えるか否かを判定する。そのために、コンパレータ16には、非反転入力端子に補正制御信号RCSが入力され、反転入力端子にランプ信号LSが入力される。コンパレータ16では、補正制御信号RCSとランプ信号LSとを比較し、ランプ信号LSが補正制御信号RCSを超えるまではハイ信号を出力し、ランプ信号LSが補正制御信号RCSを超えるとロー信号を出力する(図5(b),(e)参照)。
【0048】
アンド回路17は、PWM信号PSのパルス幅を制限し、PWM信号PSを出力する。そのために、アンド回路17には、コンパレータ16の出力信号とパルス幅制限信号PLSが入力される(図5(d)参照)。アンド回路17では、コンパレータ16の出力信号がハイ信号かつパルス幅制限信号PLSがハイ信号の場合にハイ信号を出力し、それ以外の場合にロー信号を出力する(図5(d),(e)参照)。このハイ信号とロー信号とからなる信号がPWM信号PSであり、このハイ信号の期間がPWM信号PSのパルス幅Dである。
【0049】
パルス幅制限信号PLSは、分周器によってマスタクロックMCを分周した信号であり、PWM信号PSの周期と同一周期であり、PWM信号PSで許容される最大のパルス幅(ひいては、DC/DCコンバータ1で許容される最大の出力電圧)を規定する区間をハイ信号として出力する。
【0050】
図1〜図5を参照して、コントローラIC7A及びDC/DCコンバータ1の動作を説明する。
【0051】
DC/DCコンバータ1に入力電圧VIが入力される。すると、DC/DCコンバータ1では、コントローラIC7AからのPWM信号PSに基づいてスイッチング素子2,3が交互にオン/オフする。さらに、DC/DCコンバータ1では、インダクタンス4及びコンデンサ5でスイッチング素子2のオン期間にパルスとなって出力する入力電圧VIを平均化し、電圧VOを出力する。また、DC/DCコンバータ1では、出力電圧VOを電圧センサで検出し、その検出した出力電圧VOをA/Dコンバータ6でデジタル化してコントローラIC7Aにフィードバックさせる。
【0052】
コントローラIC7Aでは、目標電圧VREFから出力電圧VOを減算し、その減算値に利得Gを乗算して制御信号CSを生成する。また、コントローラIC7Aでは、生成したPWM信号PSのパルス幅Dを検出し、過去に検出しているパルス幅Dを無限に平均化し、パルス幅の平均値DAVGを求める。そして、コントローラIC7Aでは、制御信号CSに平均値DAVGを加算し、補正制御信号RCSを生成する。また、コントローラIC7Aでは、ランプ係数(=1)によりランプ信号LSを生成する。そして、コントローラIC7Aでは、補正制御信号RCSとランプ信号LSとを比較し、ランプ信号LSが補正制御信号RCSを超えない期間ではハイ信号を出力し、ランプ信号LSが補正制御信号RCSを超える期間ではロー信号を出力する。最後に、コントローラIC7Aでは、パルス幅制限信号PLSによってパルス幅に制限をかけて、PWM信号PSを出力する。ちなみに、制御信号CSとランプ信号LSとを比較してPWM信号PSを生成した場合、制御信号CSは補正制御信号RCSより小さい値を有するので、PWM信号PSのパルス幅Dが狭くなる(図5(b)参照)。
【0053】
ここで、制御信号CSにパルス幅平均値(時比率平均値)DAVGを加算し、制御信号CSを補正する理由について説明する。以下の説明では、ランプ係数をKとする。コントローラIC7Aでは、図5(b),(e)から判るように、補正制御信号RCSとランプ信号LSとが交わるときに、ハイ信号からロー信号に切り換るように(パルスが立ち下がるように)PWM信号PSを生成している。したがって、ランプ係数K(=1)にパルス幅(時比率)Dを乗算した値とG(VO−VREF)+DAVGとが等しくなり、以下の式(5)が成立する。
【0054】
【数4】
【0055】
式(5)はランプ係数Kが1の場合であり、ランプ係数Kを1以外の場合には式(6)が成立する。式(6)を変形して式(7)とする。コントローラIC7Aではランプ係数Kが1なので、式(7)は式(8)となる。
【0056】
時比率Dと時比率平均値DAVGとは、定常的には等しいとみなせる。したがって、式(7)、(8)から判るように、出力電圧VOは、利得Gが有限の値を有している場合でも目標電圧VREFと等しくなり、一定の値となる。そのため、入力電圧VIの変化に応じて時比率Dが変化した場合でも(式(1)参照)、出力電圧VOは変化しない。また、負荷Lの処理負荷が大幅に変動して負荷電流が大幅に変動しても、出力電圧VOが変化しない。
【0057】
コントローラIC7Aによれば、コントローラIC7Aの出力であるパルス幅(時比率)Dを制御系にフィードバックさせ、制御信号CSをパルス幅平均値(時比率平均値)DAVGで補正することによって、入力電圧VIや負荷電流が変化しても、出力電圧VOに定常偏差が発生しない。また、コントローラIC7Aでは、カウンタ10による簡単な回路構成によってPWM信号PSのパルス幅Dを検出し、回路構成が簡単な1次のローパスフィルタ11の平均化特性を利用してパルス幅Dを平均化する。さらに、コントローラIC7Aでは、ランプ係数を1に設定することによって、補正する際にパルス幅平均値DAVGにランプ係数を乗算する必要がない。
【0058】
次に、図6及び図7を参照して、第2の実施の形態に係るコントローラIC7Bの構成について説明する。図6は、第2の実施の形態に係るコントローラICの構成図である。図7は、図6のDフリップフロップ回路におけるパルス幅検出の説明図であり、(a)がPWM信号であり、(b)が補正制御信号であり、(c)が保持される補正制御信号値である。なお、コントローラIC7Bでは、第1の実施の形態に係るコントローラIC7Aと同様に構成については同一の符号を付し、その説明を省略する。
【0059】
コントローラIC7Bは、第1の実施の形態に係るコントローラIC7Aと基本的には同様の構成を有するとともに同様に動作するが,パルス幅Dを検出する構成及びパルス幅Dを検出する動作のみが異なる。コントローラIC7Bは、Dフリップフロップ回路18、リミッタ回路19、ローパスフィルタ11、減算器12、乗算器13、加算器14、ランプ回路15、コンパレータ16、アンド回路17を備えている。
【0060】
なお、第2の実施の形態では、Dフリップフロップ回路18が特許請求の範囲に記載する遅延器に相当する。
【0061】
Dフリップフロップ回路18は、時比率Dを検出する。そのために、Dフリップフロップ回路18には、コントローラIC7Bで生成している補正制御信号RCSが入力され、クロック信号としてPWM信号PSが入力される。Dフリップフロップ回路18では、PWM信号PSのパルスの立ち下がり(ハイ信号からロー信号への切り換り)のときに補正制御信号RCSの値を保持し、PWM信号PSの次周期のパルスの立ち下がりとなるまで保持している補正制御信号RCSの値をリミッタ回路19に出力する(図7(a)〜(c)参照)。なお、補正制御信号RCSの値とランプ信号LSの値とが同じ値になった時点でPWM信号PSのパルスの立ち下がり(すなわち、パルス幅D)を規定しているので、PWM信号PSのパルスの立ち下がりのときの補正制御信号RCSの値はパルス幅(時比率)Dに相当する。
【0062】
リミッタ回路19は、アンド回路17と同様の回路であり、補正制御信号RCSの値を制限する。そのために、リミッタ回路19には、Dフリップフロップ回路18からの補正制御信号RCSの値と時比率制限信号RLSが入力される。リミッタ回路19では、補正制御信号RCSの値が時比率制限信号RLSに示される制限値以下の場合にそのまま補正制御信号RCSの値を出力し、制限値より大きい場合に制限値を出力する。このリミッタ回路19から出力される値が、パルス幅(時比率)Dである。
【0063】
図6及び図7を参照して、コントローラIC7Bの動作について説明する。ここでは、第1の実施の形態に係るコントローラIC7Aと異なる動作のみ説明する。
【0064】
コントローラIC7Bでは、生成したPWM信号PSのパルスの立ち下がりのときに補正制御信号RCSの値を保持し、その値に制限をかけ、パルス幅Dとして出力する。そして、コントローラIC7Bでは、このパルス幅Dを無限に平均化し、パルス幅平均値DAVGを求める。
【0065】
このコントローラIC7Bによれば、コントローラIV7Aと同様の効果を有し、カウンタ10に代えて、Dフリップフロップ回路18による簡単な回路構成によってパルス幅Dを検出することができる。
【0066】
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
【0067】
例えば、本実施の形態では制御装置をデジタル回路で構成したが、アナログ回路で構成してもよい。また、本実施の形態ではコントローラICのデジタル回路(ハードウエア)によって制御装置の各手段を構成したが、マイコン等のコンピュータに組み込むプログラム(ソフトウエア)によって制御装置の各手段を構成してもよい。この各手段を実現するプログラムは、CD−ROM等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。
【0068】
また、本実施の形態ではDC/DCコンバータに適用したが、AC/DCコンバータやDC/ACコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。
【0069】
また、本実施の形態では時比率生成手段をPWM信号がハイ信号のときにカウントアップするカウンタ又はPWM信号のパルスの立ち下がりの補正制御信号の値を遅延するDフリップフロップ回路で構成したが、PWM信号がハイ信号のときにカウントダウンするカウンタ等の他の手段により構成してもよい。また、本実施の形態では平均化手段をデジタルのIIR型の1次のローパスフィルタで構成したが、アナログのローパスフィルタ、FIR型のローパスフィルタ、2次のローパスフィルタ等の他のローパスフィルタで構成してもよいし、ローパスフィルタ以外の他の回路によって構成してもよい。
【0070】
また、本実施の形態ではP制御に適用したが、PI制御やPID制御等の他の制御にも適用可能である。
【0071】
また、本実施の形態ではランプ係数が1のランプ信号を用いたが、1以外のランプ係数のランプ信号を用いてもよい。1以外のランプ係数の場合、時比率(パルス幅)平均値にランプ係数を乗算し、その乗算値を制御信号に加算して補正制御信号を生成する。その場合、ランプ係数に等しい利得を有するローパスフィルタを用いればよい。
【0072】
また、本実施の形態ではA/DコンバータとコントローラICとを別体で構成したが、A/DコンバータがコントローラICに含まれる構成でもよい。
【0073】
また、本実施の形態では制御信号生成手段において乗算器を用いて、コントローラICの伝達関数の利得を変化させ、利得調整手段を構成したが、積分器やローパスフィルタ等の他の手段を用いて利得調整手段を構成してもよいし、あるいは、ハイパスフィルタ等を用いて位相補償手段を構成してもよい。
【0074】
また、本実施の形態では検出した時比率をローパスフィルタによって平均化し、その平均化した時比率を制御信号に加算する構成としたが、検出した時比率を平均化せずに、制御信号に直接加算する構成としてもよい。
【0075】
【発明の効果】
本発明によれば、制御装置の出力である時比率をフィードバックさせ、制御信号を時比率で補正することによって、入力電圧や負荷電流が変化した場合でも安定した出力電圧を保障することができる。
【図面の簡単な説明】
【図1】本実施の形態に係るDC/DCコンバータの構成図である。
【図2】第1の実施の形態に係るコントローラICの構成図である。
【図3】図2のカウンタにおけるパルス幅検出の説明図であり、(a)がマスタクロックであり、(b)がPWM信号であり、(c)がサンプルクロック信号であり、(d)がリセット信号であり、(e)がカウンタにおけるカウントアップであり、(f)が保持されるカウントアップ値(パルス幅)である。
【図4】図2のローパスフィルタであり、(a)がブロック図であり、(b)が周波数−利得特性図である。
【図5】図2のコントローラICにおける電圧モード制御の説明図であり、(a)がマスタクロックであり、(b)がランプ信号と補正制御信号であり、(c)がリセット信号であり、(d)がパルス幅制限信号であり、(e)がPWM信号である。
【図6】第2の実施の形態に係るコントローラICの構成図である。
【図7】図6のDフリップフロップ回路におけるパルス幅検出の説明図であり、(a)がPWM信号であり、(b)が補正制御信号であり、(c)が保持される補正制御信号値である。
【図8】従来の制御装置におけるP制御による電圧モード制御の説明図である。
【符号の説明】
1…DC/DCコンバータ、2,3…スイッチング素子、4…インダクタンス、5…コンデンサ、6…A/Dコンバータ、7,7A,7B…コントローラIC、10…カウンタ、11…ローパスフィルタ、11a,11b,11c…乗算器、11d,11e…Dフリップフロップ回路、11f…減算器、12…減算器、13…乗算器、14…加算器、15…ランプ回路、16…コンパレータ、17…アンド回路、18…Dフリップフロップ回路、19…リミッタ回路
Claims (7)
- スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、
スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、
前記時比率値と前記制御値との加算値に対応した演算値を生成する演算手段と、
前記演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段と
を備え、
前記時比率生成手段は、マスタクロックをカウントするカウンタを含み、前記カウンタによりカウントされるスイッチング素子のオン期間に対応するカウント値に基づいて前記時比率値を生成することを特徴とするスイッチング電源装置用制御装置。 - スイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率に対応する時比率値を生成する時比率生成手段と、
スイッチング電源装置における目標電圧値とスイッチング電源装置の出力電圧をデジタル値に変換した出力電圧値との差分値に基づいた制御値を生成する制御信号生成手段と、
前記時比率値と前記制御値との加算値に対応した演算値を生成する演算手段と、
前記演算手段で生成した演算値に基づいて駆動信号を生成する駆動信号生成手段と
を備え、
前記時比率生成手段は、前記演算値が保持されるDフリップフロップ回路を含み、前記Dフリップフロップ回路に保持された演算値に基づいて前記時比率値を生成することを特徴とするスイッチング電源装置用制御装置。 - 前記制御信号生成手段は、前記差分値に対してスイッチング電源装置用制御装置における位相を補償するための演算処理を行う位相補償手段を含むことを特徴とする請求項1又は請求項2に記載するスイッチング電源装置用制御装置。
- 前記制御信号生成手段は、前記差分値に対してスイッチング電源装置用制御装置における利得を調整するための演算処理を行う利得調整手段を含むことを特徴とする請求項1又は請求項2に記載するスイッチング電源装置用制御装置。
- 前記時比率生成手段は、前記時比率値を平均化した時比率平均値を生成する平均化手段を含み、
前記演算手段は、前記時比率平均値と前記制御値との加算値に対応した演算値を生成することを特徴とする請求項1〜請求項4のいずれか1項に記載するスイッチング電源装置用制御装置。 - 前記平均化手段は、前記時比率値を平均化演算して前記時比率平均値を出力するデジタルフィルタであることを特徴とする請求項5に記載するスイッチング電源装置用制御装置。
- 請求項1〜請求項6のいずれか1項に記載のスイッチング電源装置用制御装置と、
前記スイッチング電源装置用制御装置によりオン/オフ駆動が制御されるスイッチング素子と、
負荷に供給される出力電圧を検出し、当該検出した出力電圧をデジタル値に変換した出力電圧値を出力する出力電圧検出手段と
を備えることを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091669A JP4266318B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置及びスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091669A JP4266318B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置及びスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004304871A JP2004304871A (ja) | 2004-10-28 |
JP4266318B2 true JP4266318B2 (ja) | 2009-05-20 |
Family
ID=33404987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003091669A Expired - Fee Related JP4266318B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源装置用制御装置及びスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4266318B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010217302A (ja) | 2009-03-13 | 2010-09-30 | Hitachi Displays Ltd | 表示装置 |
JP6230665B1 (ja) | 2016-06-27 | 2017-11-15 | 三菱電機株式会社 | 直流電源装置 |
US10892681B2 (en) | 2017-03-10 | 2021-01-12 | Rohm Co., Ltd. | DC-DC converter operable to perform current-mode control output feedback control |
-
2003
- 2003-03-28 JP JP2003091669A patent/JP4266318B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004304871A (ja) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708090B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
JP4287851B2 (ja) | スイッチング電源用制御装置およびスイッチング電源 | |
US6960904B2 (en) | Switching power supply controller and switching power supply | |
JP3943524B2 (ja) | 電源装置 | |
US9479047B2 (en) | System and method for controlling a power supply with a feed forward controller | |
JP5273158B2 (ja) | Pfcコンバータ | |
TWI528694B (zh) | 切換模式電源控制器及用於控制切換模式電源之方法 | |
KR100333973B1 (ko) | 역률보상 제어기 | |
JP6674749B2 (ja) | デジタル制御電源回路、その制御回路およびそれを用いた電子機器 | |
CN100508338C (zh) | 开关电源用控制装置和开关电源 | |
WO2011074027A1 (ja) | 電源装置 | |
US7075278B2 (en) | Switching power supply controller and switching power supply | |
JP4266318B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
CN103595239B (zh) | 功率因数校正电路及其控制方法 | |
EP3396831B1 (en) | Phase compensation for power factor correction circuit to reduce zero-crossing distortion | |
JP3738015B2 (ja) | 電源装置及びその制御装置 | |
JP2018137841A (ja) | 力率改善回路及び充電装置 | |
JP3708086B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
US6160385A (en) | Circuit configuration for producing a load-independent output voltage | |
JP3708091B2 (ja) | スイッチング電源装置用制御装置およびスイッチング電源装置 | |
JP3738019B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
JP3809155B2 (ja) | スイッチング電源装置用制御装置 | |
JP6641806B2 (ja) | 蓄電池用pcsの制御装置 | |
JP2004304961A (ja) | スイッチング電源装置及びその制御装置 | |
JP4645591B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |