JP3740133B2 - スイッチング電源装置及びその制御装置 - Google Patents
スイッチング電源装置及びその制御装置 Download PDFInfo
- Publication number
- JP3740133B2 JP3740133B2 JP2003096941A JP2003096941A JP3740133B2 JP 3740133 B2 JP3740133 B2 JP 3740133B2 JP 2003096941 A JP2003096941 A JP 2003096941A JP 2003096941 A JP2003096941 A JP 2003096941A JP 3740133 B2 JP3740133 B2 JP 3740133B2
- Authority
- JP
- Japan
- Prior art keywords
- drive signal
- pulse width
- time ratio
- pulse
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置及びその制御装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種電子機器の電源として幅広く利用されている。このようなスイッチング電源装置としては、例えば、下記非特許文献１に記載されるものが知られている。
【０００３】
【非特許文献１】
原田 耕介、二宮 保、顧 文建 共著、「スイッチングコンバータの基礎」、コロナ社、ｐ．４８〜７９
【０００４】
【発明が解決しようとする課題】
近年、パソコン、通信機器などに搭載されたマイクロプロセッサや DSP [Digital Signal Processor] は処理の高速化が進むとともに、消費電力の低減が図られている。その結果、それら集積回路への印加電圧 (動作電圧) は低電圧化し、動作状況に応じたきめ細かい電力管理がなされる傾向にある。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。
【０００５】
そのために、スイッチング電源装置は、制御ＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフしている。かかる制御装置では、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。
【０００６】
すなわち、スイッチング電源においては、自身の出力電圧等をフィードバックしてＰＷＭ信号を生成することにより、出力電圧を安定化している。このようなフィードバック制御方法としては、電圧モード制御及び電流モード制御が知られている。
【０００７】
負荷電流や入力電圧の急激な変化に対する出力電圧の過渡応答特性を良くするために制御ループゲインを大きくすると、出力電圧は発振しやすくなる。これは、一般に、スイッチング電源装置では、平滑回路のＬＣフィルタや制御装置等において位相遅れが生じるために、負帰還であるべき帰還ループが正帰還となってしまうためである。
【０００８】
発振を抑制するためにはゲインを小さくする必要があるが、この場合には、出力電圧の応答性が悪くなる。例えば、発振を抑制するためにゲインを小さく設定した状態で、負荷電流が急激に増加すると、応答性が悪いため、電源はその変化に追随できず出力電圧が大きく低下してしまう。
【０００９】
このように、スイッチング電源装置においては、一般に、出力応答性と系の安定性とは相反関係にある。
【００１０】
本発明は、上述した課題を解決するために、負荷電流や入力電圧の急激な変化に対する出力電圧の追随性が良く、しかも系の安定性に優れたスイッチング電源装置及びその制御装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係るスイッチング電源装置用制御装置は、入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路と、パルス状波形を直流に変換して出力する平滑回路とを備えたスイッチング電源装置を制御するスイッチング電源装置用制御装置であって、平滑回路の出力電圧に応じて当該出力電圧の変動を抑制するようにパルス駆動信号の時比率を変化させる時比率調整部と、パルス駆動信号の時比率を演算することによりパルス駆動信号のパルス幅に補正を与えるように設けられた補正用帰還ループと、平滑回路を流れる電流を検出する検出部からの出力の平均値を求め、時比率調整部内に当該平均値を加える平均電流値生成部とを備え、補正用帰還ループは、パルス駆動信号の時比率を演算することによりパルス駆動信号のパルス幅に補正を与える位相進み補償器として機能し、位相進み補償器は、パルス駆動信号のパルス幅を検出する検出手段と、検出されたパルス幅を累積する累積手段と、当該累積値を時比率調整部の信号から減じることにより、パルス駆動信号のパルス幅に補正を与えて出力電圧の位相を進相させる減算手段とを備えることを特徴とする。
【００１２】
この制御装置においては、時比率調整部が、従来から知られるように、パルス駆動信号の時比率を調整することで出力変動を抑制している。上記補正用帰還ループを用いた補正において、位相進み補償機能或いは/及び出力電圧変動抑制機能により、制御精度は改善される。加えて、時比率調整部内に平均値を加える平均電流値生成部を加えることにより、電流モード制御と同等な制御特性が得られ、更に系の安定性を向上させることが可能となるので、従来の制御方法に優る応答性と安定性が実現できる。なお、この平均値を減算器を介して時比率調整部に加える場合は、減算処理となるが、出力電圧の位相が進むように加えられる。
【００１３】
補正用帰還ループは、パルス駆動信号の時比率を演算することにより位相進み補償器として機能することができる。
【００１４】
上述のように、位相進み補償器は、前記パルス駆動信号のパルス幅を検出する検出手段と、検出されたパルス幅を累積する累積手段と、当該累積値を前記時比率調整部の信号から減じることにより、前記パルス駆動信号のパルス幅に補正を与えて前記出力電圧の位相を進相させる減算手段とを備えている。
【００１５】
また、本発明に係るスイッチング電源装置用制御装置は、入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路と、前記パルス状波形を直流に変換して出力する平滑回路とを備えたスイッチング電源装置を制御するスイッチング電源装置用制御装置であって、平滑回路の出力電圧に応じて当該出力電圧の変動を抑制するように前記パルス駆動信号の時比率を変化させる時比率調整部と、パルス駆動信号の時比率を演算することによりパルス駆動信号のパルス幅に補正を与えるように設けられた補正用帰還ループと、平滑回路を流れる電流を検出する検出部からの出力の平均値を求め、時比率調整部内に当該平均値を加える平均電流値生成部とを備え、補正用帰還ループは、パルス駆動信号の時比率を演算することにより、入力端子間の電圧の変動による出力電圧変動が抑制されるようパルス駆動信号のパルス幅に補正を与え前記時比率調整部の利得を調整する利得補償器として機能し、利得補償器は、パルス駆動信号のパルス幅を検出する検出手段と、検出されたパルス幅を平均化するパルス幅平均化手段と、当該パルス幅の平均値を時比率調整部の信号に乗ずることにより、パルス駆動信号のパルス幅に補正を与えて前記出力電圧の変動を抑制する乗算手段とを備えることを特徴とする。
【００１６】
上述のように、利得補償器は、パルス駆動信号のパルス幅を検出する検出手段と、検出されたパルス幅を平均化するパルス幅平均化手段と、当該パルス幅の平均値を時比率調整部の信号に乗ずることにより、パルス駆動信号のパルス幅に補正を与えて出力電圧の変動を抑制する乗算手段とを備えている。
【００１７】
すなわち、パルス駆動信号の時比率を演算することにより、位相進み補償機能と出力電圧変動抑制機能が実現できるため、出力応答性と系の安定性を向上させることが可能である。
【００１８】
また、スイッチング電源装置は、スイッチ回路と、コイル及びコンデンサからなる平滑回路とを有しており、この平滑回路では遅相が生じるが、上述の制御装置を用いれば、応答性を確保しつつ発振を抑制することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照して、実施の形態に係るスイッチング電源装置用制御装置及びスイッチング電源装置について説明する。
【００２０】
図１はスイッチング電源装置１のブロック図である。
【００２１】
スイッチング電源装置１は、直流電圧Ｖｉが印加される一対の入力端子ＩＴ１，ＩＴ２と、負荷Ｌに接続される一対の出力端子ＯＴ１，ＯＴ２とを有している。２つの入力端子ＩＴ１，ＩＴ２の一方はグランドに、他方は直流電圧源Ｐの一方の電位に接続されている。２つ出力端子ＯＴ１、ＯＴ２間には負荷Ｌが接続されている。これらの入力端子及び出力端子によって４端子回路が構成されている。
【００２２】
負荷Ｌは、スイッチング電源装置１から出力される出力電圧Ｖｏの供給先であり、例えば、ＰＣ端末等に用いられるＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）が該当する。このような、ＣＰＵやＭＰＵは、省電力モードを有しており、省電力モードから通常モードに移行する際に、負荷変動が急激に増大するという特徴がある。
【００２３】
このスイッチング電源装置１は、高い直流入力電圧Ｖｉを低い出力電圧Ｖｏに変換する降圧型、非絶縁型のＤＣ／ＤＣコンバータである。電圧制御を行うコントローラＩＣ（制御装置）７は、ＡＤ変換器６によってデジタル値に変換された出力電圧Ｖｏに基づいてパルス駆動信号（ＰＷＭ信号）Ｄを生成し、ＰＷＭ信号Ｄをスイッチング素子２，３に印加する。コントローラＩＣ７は、出力電圧ＶOが基準電圧となるようにデジタルの出力電圧ＶOに基づいてＰＷＭ信号を生成し、スイッチング素子２，３のオン／オフを制御する。
【００２４】
スイッチング素子２は、一方が入力端子に、他方がコイル４に接続されている。スイッチング素子３は一方がスイッチング素子２に、他方がグランドに接続されている。双方のスイッチング素子２，３は、共に、PWM 信号Ｄの入力に応じて短絡・開放が制御される。スイッチング素子３には、スイッチング素子２へ入力されるＰＷＭ信号Ｄとは相補的なパルス駆動信号が入力され、スイッチング素子２の短絡時にはスイッチング素子３は開放し、スイッチング素子２の開放時にはスイッチング素子３は短絡する。スイッチング素子２，３は、バイポーラトランジスタや電界効果トランジスタを用いることができる。
【００２５】
スイッチング素子２とスイッチング素子３の接続点と出力端子ＯＴ１との間にはコイル４が直列接続され、出力端子ＯＴ１，OT2 間にコンデンサ５が接続されている。これらのコイル４及びコンデンサ５は平滑回路を構成し、スイッチング素子２，３の後段に設けられている。平滑回路は、スイッチング素子２，３の断続によって発生したパルス電圧を平滑化し、直流電圧に変換している。すなわち、スイッチング素子２，３のスイッチング動作によって、振幅が入力電圧Ｖｉに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧が平均化される。
【００２６】
すなわち、このスイッチング電源装置は、入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路（スイッチング素子２，３）と、パルス状波形を直流に変換して出力する平滑回路（コイル４，コンデンサ５）とを備えている。
【００２７】
ＰＷＭ信号Ｄのパルス幅、すなわち、スイッチング素子２をＯＮしている時間（時比率：デューティ比）が長いほど、出力電圧Ｖｏは高くなる。
【００２８】
この平滑回路には、当該回路を流れる電流（＝出力電流）を検出する検出素子（検出部）ｄｔが設けられている。検出素子ｄｔは、例えば、ホール素子であり、検出電流ＩL及び出力電圧Ｖｏは、共にＡＤ変換器６によってデジタル値に変換され、コントローラＩＣ（制御装置）７に入力される。
【００２９】
すなわち、コントローラＩＣ７は、デジタル入力情報ＩL及びＶｏに基づいてＰＷＭ信号Ｄを生成する。
【００３０】
図２は、コントローラＩＣ７の内部構成を示すブロック図である。
【００３１】
コントローラＩＣ７は、▲１▼時比率調整部ＴＡ、▲２▼補正用帰還ループＣＦ及び▲３▼平均電流値生成部ＡＶを備えている。
【００３２】
▲１▼時比率調整部ＴＡは、平滑回路の出力電圧Ｖｏに応じて出力電圧Ｖｏの変動を抑制するようにＰＷＭ信号Ｄの時比率を変化させる。すなわち、時比率調整部ＴＡは、基準電圧Ｖｒと出力電圧Ｖｏとの差分ΔＶ（＝Ｖｒ−Ｖｏ）を出力する減算器（補償器）ｇ１と、ΔＶに含まれる高周波成分を除去するローパスフィルタｇ２と、差分ΔＶを増幅率ｋｖで増幅するアンプｇ３と、増幅された差分ΔＶとランプ波（鋸波、三角波）が入力される比較器（パルス駆動信号生成部）ｇ５とを順次接続してなる。アンプｇ３と比較器ｇ５との間には必要に応じて帰還ループＣＦを通ってきた信号を加算する加算器ｇ４が設けられる。
【００３３】
差分ΔＶとランプ波とは比較器ｇ５で比較されるが、出力電圧Ｖｏが低下して差分ΔＶが増大した場合には、比較器ｇ５の出力であるＰＷＭ信号Ｄのパルス幅は広くなる。これにより、スイッチング素子２をＯＮしている時間が長くなるので、出力電圧Ｖｏが高くなる。なお、比較器ｇ５は、差分ΔＶがランプ波よりも大きい場合にＨレベルを出力し、小さい場合にＬレベルを出力し、したがって、ＰＷＭ信号Ｄが出力される。
【００３４】
▲２▼補正用帰還ループＣＦは時比率調整部ＴＡに接続されており、ＰＷＭ信号Ｄの時比率を演算してＰＷＭ信号Ｄのパルス幅に補正を与える。
【００３５】
▲３▼平均電流値生成部ＡＶは、コイル４及びコンデンサ５からなる平滑回路を流れる電流ＩLを検出する検出部ｄｔからの出力（デジタル値）の平均値ＩL(AVG)を求める平均化回路ｖ１と、平均値ＩL(AVG)をｋｉ倍に増幅する（＝ｋｉ×ＩL(AVG)）アンプｖ２とを備えている。この平均値信号ＡＶＧ（＝ｋｉ×ＩL(AVG)）は、時比率調整部ＴＡ内の比較器（パルス駆動信号発生部）ｇ５の前段側で他の制御信号と加算される。本例では、平均値信号ＡＶＧは、減算器ｇ１に入力されており、出力電圧Ｖｏと共に基準電圧Ｖｒから減じられる。
【００３６】
上述の平滑回路は、コイル４とコンデンサ５とから構成されており、ローパスフィルタとして機能しているため、２つの極を有する。そのため、コントローラＩＣ７を介した帰還ループが正帰還となり、発振が生じてしまう場合がある。一方、本例では、電流ＩLの平均値信号ＡＶＧを時比率調整部に加算することにより、電流モード制御と同等な効果が得られ、系の安定性を向上させている。なお、コントローラＩＣ７はアナログ・デジタル信号混合ＩＣで構成することができる。
【００３７】
また、この平均値信号の導入手法を、上述の補正用帰還ループＣＦと共に用いると、電源の出力応答性と系の安定性が更に向上する。もちろん、電流ＩLの逐次的な信号を減算器ｇ１に入力することも可能である。その場合、電流ＩLをデジタル値に変換するＡＤ変換器６に高い性能 (サンプリング周波数や分解能) が要求されるが、その様なＡＤ変換器は一般的に高価である。そこで、本発明では安価なＡＤ変換器でも使用できるように電流ＩLの時間平均値を用いている。
【００３８】
補正用帰還ループＣＦは、ＰＷＭ信号Ｄの時比率を演算することによりＰＷＭ信号Ｄのパルス幅に補正を与え、位相進み補償或いは/及び入力電圧変動に対して耐性を与えるための増幅率ｋｖの変更を行っている。
【００３９】
まず、補正用帰還ループＣＦによる位相進み補償手法について説明する。
【００４０】
図３は、補正用帰還ループＣＦにおける帰還制御回路ＦＬＣの一例を示すブロック図である。帰還制御回路ＦＬＣは、ＰＷＭ信号Ｄが入力されるカウンタｆ１、積分回路ｆ２、二次のハイパスフィルタｆ３、増幅率ｋｄのアンプｆ４を順次接続してなる。
【００４１】
ＰＷＭ信号Ｄのパルス幅をカウンタｆ１で計測し、計測値を積分回路ｆ２で累積する。この様な構成にすると、補正用帰還ループＣＦの伝達函数が１次のハイパスフィルタと等価となり、位相進み補償が実現できる。
【００４２】
但し，１次のハイパスフィルタでは直流利得が著しく低下するため、電源の出力静特性が悪くなる。また、時比率は、常に正の値をとるため、時比率を累積した値が無限大に発散してしまう。
【００４３】
そこで、積分回路ｆ２の後段に二次のハイパスフィルタｆ３を接続する。この様な構成にすることにより、平滑回路のLC共振周波数よりも低い周波数帯域の信号の帰還を遮断し、LC共振周波数よりも低い周波数帯域での位相進み補償がなくなる。そのため、利得の低下は防ぐことができる。また、累積と低い周波数帯域の信号の遮断を同時に行うフィルタを用いれば、時比率の累積値が発散するという問題も解決できる。但し、１次のハイパスフィルタでは充分に信号を遮断できないので、２次以上のハイパスフィルタが望ましい。更に、ハイパスフィルタの遮断周波数をLC共振周波数と一致するように設定すると、制御回路の伝達函数の利得の極小値がLC共振周波数付近になるため、主回路のLC共振による利得の上昇を打ち消すという効果も得られる。
【００４４】
また、上述の構成によって、制御系の安定性が向上するため、アンプｇ３による差分ΔＶの利得ｋｖを増加させることができ、差分ΔＶの変動量の絶対値を大きくすることができるので、出力応答性が高くなる。
【００４５】
次に、補正用帰還ループＣＦによる増幅率ｋｖの変更手法について説明する。
【００４６】
図４は、補正用帰還ループＣＦにおける帰還制御回路ＦＬＣの別の一例を示すブロック図である。
【００４７】
本例の帰還制御回路ＦＬＣは、▲１▼カウンタｆ１、▲２▼ローパスフィルタｆ１１、▲３▼除算器ｆ１２を順次接続してなり、除算器ｆ１２には、ローパスフィルタ通過後のＰＷＭ信号Ｄのパルス幅カウント値（時比率）と基準電圧Ｖｒが入力され、除算器ｆ１２の演算結果はアンプｇ３に入力される。
【００４８】
▲１▼カウンタｆ１にはコントローラＩＣ７で生成しているＰＷＭ信号Ｄが帰還入力され、ＰＷＭ信号Ｄのパルス幅Ｄ（時比率Ｄ：Ｄは便宜上、時比率も示すこととする）を検出する。なお、カウンタｆ１には、パルス幅検出のため、マスタクロックを分周して生成されたリセット信号及びサンプルクロック信号も入力される。ＰＷＭ信号ＤがＨレベルの時をＨ期間、ＰＷＭ信号ＤがＬレベルの時をＬ期間とする。
【００４９】
パルス幅Ｄを検出するため、カウンタｆ１は、Ｈ期間においては、サンプルクロックの一周期毎にカウントアップを行い、Ｌ期間においてはカウントアップ値をホールドし、ホールド時に出力されるリセット信号に同期してホールドされたカウントアップ値をローパスフィルタｆ１１に出力すると共にリセットを行い、再びカウントアップを開始する。これにより、リセット信号が出力された時点で、パルス幅Ｄが検出されていることとなる。
【００５０】
▲２▼ローパスフィルタｆ１１は、ＩＩＲ[Infinite Impulse Response]型の１次のローパスフィルタであり、このフィルタの平均化機能により過去に入力されたパルス幅Ｄを平均化する。ローパスフィルタｆ１１へのｎ番目の入力信号をＤn（パルス幅）、ローパスフィルタｆ１１からのｎ番目の出力信号の値をＤ(AVE)n（パルス幅の平均値）とし、ａ0、ａ1、ｂ1を係数とすると、出力Ｄ(AVE)n＝ａ0×Ｄn＋ａ1×Ｄn-1＋ｂ1×Ｄ(AVE)n-1で与えられる。
【００５１】
▲３▼除算器ｆ１２は、パルス幅の平均値Ｄ(AVE)nを基準電圧Ｖｒで除算し（ＧＡ＝Ｄ(AVE)n／Ｖｒ）、除算値ＧＡをアンプｇ３の増幅率ｋｖに乗ずる（＝ｋｖ×ＧＡ＝ｋｖ×Ｄ(AVE)n／Ｖｒ）。除算値をアンプｇ３の増幅率ｋｖに乗ずる理由は以下の通りである。なお、平均電流値生成部ＡＶの影響は考慮しないこととする。
【００５２】
コントローラＩＣ７としての利得Ｇｃは、比例制御の利得ｋｖに利得調整値ＧＡを乗算した値である（Ｇｃ＝ｋｖ×ＧＡ）。また、系全体としての利得Ｇは、利得Ｇｃに入力電圧Ｖｉを乗算した値である（Ｇ＝Ｇｃ×Ｖｉ）。時比率（パルス幅）Ｄは、出力電圧ＶOを入力電圧Ｖｉで除算した値である（Ｄ＝Ｖｏ／Ｖｉ）。入力電圧Ｖｉは、出力電圧ＶOを時比率Ｄで除算した値である（Ｖｉ＝Ｖｏ／Ｄ）。
【００５３】
したがって、かかる関係は平均値においても成立し、入力電圧の平均値Ｖｉ(AVG)は、出力電圧の平均値ＶO(AVG)を時比率の平均値ＤAVGで除算した値となる（Ｖｉ(AVG)＝ＶO(AVG)／ＤAVG）。出力電圧ＶOは基準電圧Ｖｒになるようにフィードバック制御されるので、出力電圧ＶOは基準電圧Ｖｒを基準として変化する。
【００５４】
したがって、出力電圧の平均値ＶO(AVG)は、基準電圧Ｖｒに等しいものとみなすことができ（ＶO(AVG)＝Ｖｒ）、入力電圧の平均値Ｖｉ(AVG)は、基準電圧Ｖｒを時比率の平均値ＤAVGで除算した値となる（Ｖｉ(AVG)＝Ｖｒ／ＤAVG）。
【００５５】
上記関係式から、コントローラＩＣ７の利得Ｇｃは、比例制御の利得ｋｖを入力電圧の平均値Ｖｉ(AVG)で除算した値となり（Ｇｃ＝ｋｖ／Ｖｉ(AVG)）、系全体の利得Ｇは、Ｇ＝Ｖｉ×（ｋｖ／Ｖｉ(AVG)）となるが、この式で入力電圧Ｖｉと入力電圧の平均値Ｖｉ(AVG)とは、定常的には等しいとみなせるため、系全体の利得Ｇは比例制御の利得ｋｖとなる（Ｇ＝ｋｖ）。
【００５６】
つまり、コントローラＩＣ７において比例制御の利得ｋｖを、推定した入力電圧の平均値Ｖｉ(AVG)（＝Ｖｒ／ＤAVG）で除算して利得を調整し、系全体の利得Ｇが入力電圧Ｖｉに依存しないようにしている。そのため、入力電圧Ｖｉが変化した場合でも、系全体としての利得Ｇは変化しない。ちなみに、ＤＣ／ＤＣコンバータの利得は、コイル４及びコンデンサ５により、周波数に応じた利得を有している。したがって、系全体の利得も、低周波数領域ではｋｖに等しくなり、高周波数領域では周波数に応じて変化する。
【００５７】
コントローラＩＣ７によれば、コントローラＩＣ７の出力であるパルス幅（時比率）Ｄを制御系にフィードバックさせ、制御系の利得Ｇｃを入力電圧の平均値Ｖｉ(AVG)の逆数（ＤAVG／Ｖｒ）で調整することによって、入力電圧Ｖｉが変化しても、系全体の利得Ｇが変化しない。そのため、コントローラＩＣ７では、広い入力電圧範囲に対応可能であり、位相余裕の最適化も可能である。したがって、入力電圧Ｖｉが低い場合でも応答が良好であり、入力電圧Ｖｉが高い場合でも出力電圧が発振しないこととなる。
【００５８】
また、コントローラＩＣ７では、カウンタｆ１による簡単な回路構成によってＰＷＭ信号Ｄのパルス幅Ｄを検出し、回路構成が簡単な１次のローパスフィルタｆ１１の平均化特性を利用してパルス幅Ｄを平均化する。さらに、コントローラＩＣ７では、基準電圧Ｖｒと時比率の平均値ＤAVGによって入力電圧の平均値を推定するので、入力電圧Ｖｉを検出する手段や入力電圧Ｖｉを平均化する手段を必要としない。また、コントローラＩＣ７では、出力電圧ＶOの平均値として基準電圧Ｖｒを用いているので、出力電圧ＶOを平均化する手段を必要としないという利点がある。
【００５９】
図３及び図４に開示した手法は、組み合わせて用いることができる。
【００６０】
図５は、補正用帰還ループＣＦにおける帰還制御回路ＦＬＣに図３及び図４に示した手法を適用した帰還制御回路ＦＬＣのブロック図である。
【００６１】
本例の帰還制御回路ＦＬＣにおいては、ＰＷＭ信号Ｄが入力されるカウンタｆ１、積分回路ｆ２、二次のハイパスフィルタｆ３、増幅率ｋｄのアンプｆ４を順次接続し、アンプｆ４の出力を加算器ｇ４に入力すると共に、カウンタｆ１、ローパスフィルタｆ１１、除算器ｆ１２を順次接続し、除算器ｆ１２の出力をアンプｇ３に入力している。
【００６２】
各ブロック経路による作用は上述の通りであり、この帰還制御回路ＦＬＣを用いることにより、位相進み補償による制御系の安定化と入力電圧変動による利得調整を同時に達成している。かかる回路構成では、時比率Ｄを用いて演算することで出力応答性と系の安定性を共に向上させているが、更に、図１に示した回路構成による実測値としての平均値信号ＡＶＧを用いることで、その制御精度を更に向上させることができる。
【００６３】
図６は、図５に示した回路の制御装置を使用したスイッチング電源装置の利得 - 位相特性 (Bode 線図)である。利得が０ｄＢの時の位相は６０°となって おり、２４０°の位相余裕があることが分かる。
【００６４】
図７は、図５に示した回路の制御装置を使用したスイッチング電源装置において負荷電流が0A 〜 16A でステップ変化した時の過渡応答特性を示している。出力電圧Ｖｏは１００ｍＶ／ｄｉｖ、出力電流ＩLは５Ａ／ｄｉｖで表示するものとし、横軸は５０μｓ／ｄｉｖである。負荷電流が急激に変動した場合の出力変動は±０．２Ｖ程度である。
【００６５】
以上、説明したように、上述のスイッチング電源装置用制御装置は、入力された電力をＰＷＭ信号Ｄに応じてスイッチングしてパルス状波形を形成するスイッチ回路と、パルス状波形を直流に変換して出力する平滑回路とを備えたスイッチング電源装置を制御するスイッチング電源装置用制御装置であって、平滑回路の出力電圧に応じて当該出力電圧の変動を抑制するようにＰＷＭ信号Ｄの時比率を変化させる時比率調整部ＴＡと、ＰＷＭ信号Ｄの時比率を演算することによりＰＷＭ信号のパルス幅に補正を与えるように設けられた補正用帰還ループＣＦと、平滑回路を流れる電流を検出する検出素子ｄｔからの出力の平均値を求め、時比率調整部ＴＡ内に当該平均値を加える平均電流値生成部ＡＶとを備えている。なお、この平均値を減算器を介して時比率調整部ＴＡに加える場合は、減算処理となるが、出力電圧の位相が進むように加えられる。なお、入力電圧Ｖｉを交流とすると、この制御装置を用いてＡＣ−ＤＣコンバータを構成することができる。
【００６６】
この制御装置においては、時比率調整部ＴＡが、従来から知られるように、ＰＷＭ信号Ｄの時比率を調整することで出力変動を抑制している。平滑回路を流れる電流を検出する検出素子ｄｔからの出力を用いることで、電流モード制御と同等の制御特性が得られるため、制御精度は改善される。時比率調整部ＴＡ内に実測値としての平均値を加算する平均電流値生成部ＡＶを加えることにより、平滑回路によって生じる位相遅れを補償し、系の安定性を向上させることが可能となる。なお、上述の実施形態では、平均値を減算器ｇ１に与えているが、これは、例えば、加算器（減算器）ｇ４に与えることとしてもよく、或いは、ランプ波に与えることとしてもよい。
【００６７】
補正用帰還ループＣＦは、パルス駆動信号の時比率を演算することにより位相進み補償器として機能する。また、補正用帰還ループＣＦは、ＰＷＭ信号Ｄの時比率を演算することにより、入力端子間の電圧の逆数の推定値を求めることができ、これを時比率調整部ＴＡの信号に乗算することにより、入力端子間の電圧の変動による出力電圧変動が抑制されるよう時比率調整部ＴＡの利得を調整することができる。
【００６８】
この位相進み補償器は、ＰＷＭ信号Ｄのパルス幅を検出するカウンタｆ１（検出手段）と、検出されたパルス幅を累積する積分回路（累積手段）ｆ２と、当該累積値を時比率調整部ＴＡの信号からで減じることにより、ＰＷＭ信号Ｄのパルス幅に補正を与えて出力電圧Ｖｏの位相を進相させる減算器（減算手段）ｇ４とを備える。このような構成にすると伝達関数は、一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となる。
【００６９】
また、補正用帰還ループＣＦは、ＰＷＭ信号Ｄの時比率を演算することにより、入力端子間の電圧Ｖｉの変動による出力電圧Ｖｏ変動が抑制されるよう時比率調整部ＴＡの利得を調整する利得補償器として機能することができる。
【００７０】
この利得補償器は、ＰＷＭ信号Ｄのパルス幅を検出するカウンタｆ１（検出手段）と、検出されたパルス幅を平均化するローパスフィルタ（パルス幅平均化手段）ｆ１１と、当該パルス幅の平均値を時比率調整部ＴＡの信号に乗ずる、すなわち、利得ｋｖにＤ依存の信号を乗算することにより、ＰＷＭ信号Ｄのパルス幅に補正を与え、入力電圧の変動に起因する利得変動、すなわち、出力電圧Ｖｏの変動を抑制するアンプ（乗算手段）ｇ３とを備えている。
【００７１】
すなわち、ＰＷＭ信号Ｄの時比率を演算することにより、位相進み補償機能と出力電圧変動抑制機能が実現できるため、出力応答性と系の安定性を向上させることが可能である。
【００７２】
また、上述のスイッチング電源装置１は、スイッチ回路と、平滑回路とを有しており、この平滑回路では遅相が生じるが、上述のコントローラＩＣ７を用いれば、発振を抑制しつつ応答性を改善することができる。
【００７３】
【発明の効果】
本発明のスイッチング電源装置用制御装置及びスイッチング電源装置によれば、系の安定性に優れ、且つ、負荷電流や入力電圧の急激な変化に対する出力電圧の追随性を良くすることができる。
【図面の簡単な説明】
【図１】スイッチング電源装置１のブロック図である。
【図２】コントローラＩＣ７の内部構成を示すブロック図である。
【図３】補正用帰還ループＣＦにおける帰還制御回路ＦＬＣの一例を示すブロック図である。
【図４】補正用帰還ループＣＦにおける帰還制御回路ＦＬＣの別の一例を示すブロック図である。
【図５】補正用帰還ループＣＦにおける帰還制御回路ＦＬＣに図３及び図４に示した手法を適用した帰還制御回路ＦＬＣのブロック図である。
【図６】図５に示した回路の制御装置を使用したスイッチング電源装置の利得- 位相特性 (Bode 線図)のグラフである。
【図７】図５に示した回路における過渡応答波形を示すグラフである。
【符号の説明】
１…スイッチング電源装置、２，３…スイッチング素子、４…コイル、５…コンデンサ、６…ＡＤ変換器、ＴＡ…時比率調整部、ＡＶ…平均電流値生成部、ＡＶＧ…平均値信号、ＣＦ…補正用帰還ループ、ｄｔ…検出部、ｆ１…カウンタ、ｆ２…積分回路、ｆ３…ハイパスフィルタ、ｆ４…アンプ、ｆ１１…ローパスフィルタ、ｆ１２…除算器、ＦＬＣ…帰還制御回路、ｇ１…減算器、ｇ２…ローパスフィルタ、ｇ３…アンプ、ｇ４…加算器、ｇ５…比較器、７…コントローラＩＣ、ＩＴ１，ＩＴ２…入力端子、ｋｉ，ｋｄ…増幅率、ｋｖ…増幅率、Ｌ…負荷、ＯＴ１，ＯＴ２…出力端子、Ｐ…電源、ｖ１…平均化回路、ｖ２…アンプ、Ｖｉ…入力電圧、Ｖｏ…出力電圧、Ｖｒ…基準電圧、ΔＶ…差分。
【発明の属する技術分野】
本発明は、スイッチング電源装置及びその制御装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種電子機器の電源として幅広く利用されている。このようなスイッチング電源装置としては、例えば、下記非特許文献１に記載されるものが知られている。
【０００３】
【非特許文献１】
原田 耕介、二宮 保、顧 文建 共著、「スイッチングコンバータの基礎」、コロナ社、ｐ．４８〜７９
【０００４】
【発明が解決しようとする課題】
近年、パソコン、通信機器などに搭載されたマイクロプロセッサや DSP [Digital Signal Processor] は処理の高速化が進むとともに、消費電力の低減が図られている。その結果、それら集積回路への印加電圧 (動作電圧) は低電圧化し、動作状況に応じたきめ細かい電力管理がなされる傾向にある。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。
【０００５】
そのために、スイッチング電源装置は、制御ＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフしている。かかる制御装置では、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。
【０００６】
すなわち、スイッチング電源においては、自身の出力電圧等をフィードバックしてＰＷＭ信号を生成することにより、出力電圧を安定化している。このようなフィードバック制御方法としては、電圧モード制御及び電流モード制御が知られている。
【０００７】
負荷電流や入力電圧の急激な変化に対する出力電圧の過渡応答特性を良くするために制御ループゲインを大きくすると、出力電圧は発振しやすくなる。これは、一般に、スイッチング電源装置では、平滑回路のＬＣフィルタや制御装置等において位相遅れが生じるために、負帰還であるべき帰還ループが正帰還となってしまうためである。
【０００８】
発振を抑制するためにはゲインを小さくする必要があるが、この場合には、出力電圧の応答性が悪くなる。例えば、発振を抑制するためにゲインを小さく設定した状態で、負荷電流が急激に増加すると、応答性が悪いため、電源はその変化に追随できず出力電圧が大きく低下してしまう。
【０００９】
このように、スイッチング電源装置においては、一般に、出力応答性と系の安定性とは相反関係にある。
【００１０】
本発明は、上述した課題を解決するために、負荷電流や入力電圧の急激な変化に対する出力電圧の追随性が良く、しかも系の安定性に優れたスイッチング電源装置及びその制御装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係るスイッチング電源装置用制御装置は、入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路と、パルス状波形を直流に変換して出力する平滑回路とを備えたスイッチング電源装置を制御するスイッチング電源装置用制御装置であって、平滑回路の出力電圧に応じて当該出力電圧の変動を抑制するようにパルス駆動信号の時比率を変化させる時比率調整部と、パルス駆動信号の時比率を演算することによりパルス駆動信号のパルス幅に補正を与えるように設けられた補正用帰還ループと、平滑回路を流れる電流を検出する検出部からの出力の平均値を求め、時比率調整部内に当該平均値を加える平均電流値生成部とを備え、補正用帰還ループは、パルス駆動信号の時比率を演算することによりパルス駆動信号のパルス幅に補正を与える位相進み補償器として機能し、位相進み補償器は、パルス駆動信号のパルス幅を検出する検出手段と、検出されたパルス幅を累積する累積手段と、当該累積値を時比率調整部の信号から減じることにより、パルス駆動信号のパルス幅に補正を与えて出力電圧の位相を進相させる減算手段とを備えることを特徴とする。
【００１２】
この制御装置においては、時比率調整部が、従来から知られるように、パルス駆動信号の時比率を調整することで出力変動を抑制している。上記補正用帰還ループを用いた補正において、位相進み補償機能或いは/及び出力電圧変動抑制機能により、制御精度は改善される。加えて、時比率調整部内に平均値を加える平均電流値生成部を加えることにより、電流モード制御と同等な制御特性が得られ、更に系の安定性を向上させることが可能となるので、従来の制御方法に優る応答性と安定性が実現できる。なお、この平均値を減算器を介して時比率調整部に加える場合は、減算処理となるが、出力電圧の位相が進むように加えられる。
【００１３】
補正用帰還ループは、パルス駆動信号の時比率を演算することにより位相進み補償器として機能することができる。
【００１４】
上述のように、位相進み補償器は、前記パルス駆動信号のパルス幅を検出する検出手段と、検出されたパルス幅を累積する累積手段と、当該累積値を前記時比率調整部の信号から減じることにより、前記パルス駆動信号のパルス幅に補正を与えて前記出力電圧の位相を進相させる減算手段とを備えている。
【００１５】
また、本発明に係るスイッチング電源装置用制御装置は、入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路と、前記パルス状波形を直流に変換して出力する平滑回路とを備えたスイッチング電源装置を制御するスイッチング電源装置用制御装置であって、平滑回路の出力電圧に応じて当該出力電圧の変動を抑制するように前記パルス駆動信号の時比率を変化させる時比率調整部と、パルス駆動信号の時比率を演算することによりパルス駆動信号のパルス幅に補正を与えるように設けられた補正用帰還ループと、平滑回路を流れる電流を検出する検出部からの出力の平均値を求め、時比率調整部内に当該平均値を加える平均電流値生成部とを備え、補正用帰還ループは、パルス駆動信号の時比率を演算することにより、入力端子間の電圧の変動による出力電圧変動が抑制されるようパルス駆動信号のパルス幅に補正を与え前記時比率調整部の利得を調整する利得補償器として機能し、利得補償器は、パルス駆動信号のパルス幅を検出する検出手段と、検出されたパルス幅を平均化するパルス幅平均化手段と、当該パルス幅の平均値を時比率調整部の信号に乗ずることにより、パルス駆動信号のパルス幅に補正を与えて前記出力電圧の変動を抑制する乗算手段とを備えることを特徴とする。
【００１６】
上述のように、利得補償器は、パルス駆動信号のパルス幅を検出する検出手段と、検出されたパルス幅を平均化するパルス幅平均化手段と、当該パルス幅の平均値を時比率調整部の信号に乗ずることにより、パルス駆動信号のパルス幅に補正を与えて出力電圧の変動を抑制する乗算手段とを備えている。
【００１７】
すなわち、パルス駆動信号の時比率を演算することにより、位相進み補償機能と出力電圧変動抑制機能が実現できるため、出力応答性と系の安定性を向上させることが可能である。
【００１８】
また、スイッチング電源装置は、スイッチ回路と、コイル及びコンデンサからなる平滑回路とを有しており、この平滑回路では遅相が生じるが、上述の制御装置を用いれば、応答性を確保しつつ発振を抑制することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照して、実施の形態に係るスイッチング電源装置用制御装置及びスイッチング電源装置について説明する。
【００２０】
図１はスイッチング電源装置１のブロック図である。
【００２１】
スイッチング電源装置１は、直流電圧Ｖｉが印加される一対の入力端子ＩＴ１，ＩＴ２と、負荷Ｌに接続される一対の出力端子ＯＴ１，ＯＴ２とを有している。２つの入力端子ＩＴ１，ＩＴ２の一方はグランドに、他方は直流電圧源Ｐの一方の電位に接続されている。２つ出力端子ＯＴ１、ＯＴ２間には負荷Ｌが接続されている。これらの入力端子及び出力端子によって４端子回路が構成されている。
【００２２】
負荷Ｌは、スイッチング電源装置１から出力される出力電圧Ｖｏの供給先であり、例えば、ＰＣ端末等に用いられるＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）が該当する。このような、ＣＰＵやＭＰＵは、省電力モードを有しており、省電力モードから通常モードに移行する際に、負荷変動が急激に増大するという特徴がある。
【００２３】
このスイッチング電源装置１は、高い直流入力電圧Ｖｉを低い出力電圧Ｖｏに変換する降圧型、非絶縁型のＤＣ／ＤＣコンバータである。電圧制御を行うコントローラＩＣ（制御装置）７は、ＡＤ変換器６によってデジタル値に変換された出力電圧Ｖｏに基づいてパルス駆動信号（ＰＷＭ信号）Ｄを生成し、ＰＷＭ信号Ｄをスイッチング素子２，３に印加する。コントローラＩＣ７は、出力電圧ＶOが基準電圧となるようにデジタルの出力電圧ＶOに基づいてＰＷＭ信号を生成し、スイッチング素子２，３のオン／オフを制御する。
【００２４】
スイッチング素子２は、一方が入力端子に、他方がコイル４に接続されている。スイッチング素子３は一方がスイッチング素子２に、他方がグランドに接続されている。双方のスイッチング素子２，３は、共に、PWM 信号Ｄの入力に応じて短絡・開放が制御される。スイッチング素子３には、スイッチング素子２へ入力されるＰＷＭ信号Ｄとは相補的なパルス駆動信号が入力され、スイッチング素子２の短絡時にはスイッチング素子３は開放し、スイッチング素子２の開放時にはスイッチング素子３は短絡する。スイッチング素子２，３は、バイポーラトランジスタや電界効果トランジスタを用いることができる。
【００２５】
スイッチング素子２とスイッチング素子３の接続点と出力端子ＯＴ１との間にはコイル４が直列接続され、出力端子ＯＴ１，OT2 間にコンデンサ５が接続されている。これらのコイル４及びコンデンサ５は平滑回路を構成し、スイッチング素子２，３の後段に設けられている。平滑回路は、スイッチング素子２，３の断続によって発生したパルス電圧を平滑化し、直流電圧に変換している。すなわち、スイッチング素子２，３のスイッチング動作によって、振幅が入力電圧Ｖｉに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧が平均化される。
【００２６】
すなわち、このスイッチング電源装置は、入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路（スイッチング素子２，３）と、パルス状波形を直流に変換して出力する平滑回路（コイル４，コンデンサ５）とを備えている。
【００２７】
ＰＷＭ信号Ｄのパルス幅、すなわち、スイッチング素子２をＯＮしている時間（時比率：デューティ比）が長いほど、出力電圧Ｖｏは高くなる。
【００２８】
この平滑回路には、当該回路を流れる電流（＝出力電流）を検出する検出素子（検出部）ｄｔが設けられている。検出素子ｄｔは、例えば、ホール素子であり、検出電流ＩL及び出力電圧Ｖｏは、共にＡＤ変換器６によってデジタル値に変換され、コントローラＩＣ（制御装置）７に入力される。
【００２９】
すなわち、コントローラＩＣ７は、デジタル入力情報ＩL及びＶｏに基づいてＰＷＭ信号Ｄを生成する。
【００３０】
図２は、コントローラＩＣ７の内部構成を示すブロック図である。
【００３１】
コントローラＩＣ７は、▲１▼時比率調整部ＴＡ、▲２▼補正用帰還ループＣＦ及び▲３▼平均電流値生成部ＡＶを備えている。
【００３２】
▲１▼時比率調整部ＴＡは、平滑回路の出力電圧Ｖｏに応じて出力電圧Ｖｏの変動を抑制するようにＰＷＭ信号Ｄの時比率を変化させる。すなわち、時比率調整部ＴＡは、基準電圧Ｖｒと出力電圧Ｖｏとの差分ΔＶ（＝Ｖｒ−Ｖｏ）を出力する減算器（補償器）ｇ１と、ΔＶに含まれる高周波成分を除去するローパスフィルタｇ２と、差分ΔＶを増幅率ｋｖで増幅するアンプｇ３と、増幅された差分ΔＶとランプ波（鋸波、三角波）が入力される比較器（パルス駆動信号生成部）ｇ５とを順次接続してなる。アンプｇ３と比較器ｇ５との間には必要に応じて帰還ループＣＦを通ってきた信号を加算する加算器ｇ４が設けられる。
【００３３】
差分ΔＶとランプ波とは比較器ｇ５で比較されるが、出力電圧Ｖｏが低下して差分ΔＶが増大した場合には、比較器ｇ５の出力であるＰＷＭ信号Ｄのパルス幅は広くなる。これにより、スイッチング素子２をＯＮしている時間が長くなるので、出力電圧Ｖｏが高くなる。なお、比較器ｇ５は、差分ΔＶがランプ波よりも大きい場合にＨレベルを出力し、小さい場合にＬレベルを出力し、したがって、ＰＷＭ信号Ｄが出力される。
【００３４】
▲２▼補正用帰還ループＣＦは時比率調整部ＴＡに接続されており、ＰＷＭ信号Ｄの時比率を演算してＰＷＭ信号Ｄのパルス幅に補正を与える。
【００３５】
▲３▼平均電流値生成部ＡＶは、コイル４及びコンデンサ５からなる平滑回路を流れる電流ＩLを検出する検出部ｄｔからの出力（デジタル値）の平均値ＩL(AVG)を求める平均化回路ｖ１と、平均値ＩL(AVG)をｋｉ倍に増幅する（＝ｋｉ×ＩL(AVG)）アンプｖ２とを備えている。この平均値信号ＡＶＧ（＝ｋｉ×ＩL(AVG)）は、時比率調整部ＴＡ内の比較器（パルス駆動信号発生部）ｇ５の前段側で他の制御信号と加算される。本例では、平均値信号ＡＶＧは、減算器ｇ１に入力されており、出力電圧Ｖｏと共に基準電圧Ｖｒから減じられる。
【００３６】
上述の平滑回路は、コイル４とコンデンサ５とから構成されており、ローパスフィルタとして機能しているため、２つの極を有する。そのため、コントローラＩＣ７を介した帰還ループが正帰還となり、発振が生じてしまう場合がある。一方、本例では、電流ＩLの平均値信号ＡＶＧを時比率調整部に加算することにより、電流モード制御と同等な効果が得られ、系の安定性を向上させている。なお、コントローラＩＣ７はアナログ・デジタル信号混合ＩＣで構成することができる。
【００３７】
また、この平均値信号の導入手法を、上述の補正用帰還ループＣＦと共に用いると、電源の出力応答性と系の安定性が更に向上する。もちろん、電流ＩLの逐次的な信号を減算器ｇ１に入力することも可能である。その場合、電流ＩLをデジタル値に変換するＡＤ変換器６に高い性能 (サンプリング周波数や分解能) が要求されるが、その様なＡＤ変換器は一般的に高価である。そこで、本発明では安価なＡＤ変換器でも使用できるように電流ＩLの時間平均値を用いている。
【００３８】
補正用帰還ループＣＦは、ＰＷＭ信号Ｄの時比率を演算することによりＰＷＭ信号Ｄのパルス幅に補正を与え、位相進み補償或いは/及び入力電圧変動に対して耐性を与えるための増幅率ｋｖの変更を行っている。
【００３９】
まず、補正用帰還ループＣＦによる位相進み補償手法について説明する。
【００４０】
図３は、補正用帰還ループＣＦにおける帰還制御回路ＦＬＣの一例を示すブロック図である。帰還制御回路ＦＬＣは、ＰＷＭ信号Ｄが入力されるカウンタｆ１、積分回路ｆ２、二次のハイパスフィルタｆ３、増幅率ｋｄのアンプｆ４を順次接続してなる。
【００４１】
ＰＷＭ信号Ｄのパルス幅をカウンタｆ１で計測し、計測値を積分回路ｆ２で累積する。この様な構成にすると、補正用帰還ループＣＦの伝達函数が１次のハイパスフィルタと等価となり、位相進み補償が実現できる。
【００４２】
但し，１次のハイパスフィルタでは直流利得が著しく低下するため、電源の出力静特性が悪くなる。また、時比率は、常に正の値をとるため、時比率を累積した値が無限大に発散してしまう。
【００４３】
そこで、積分回路ｆ２の後段に二次のハイパスフィルタｆ３を接続する。この様な構成にすることにより、平滑回路のLC共振周波数よりも低い周波数帯域の信号の帰還を遮断し、LC共振周波数よりも低い周波数帯域での位相進み補償がなくなる。そのため、利得の低下は防ぐことができる。また、累積と低い周波数帯域の信号の遮断を同時に行うフィルタを用いれば、時比率の累積値が発散するという問題も解決できる。但し、１次のハイパスフィルタでは充分に信号を遮断できないので、２次以上のハイパスフィルタが望ましい。更に、ハイパスフィルタの遮断周波数をLC共振周波数と一致するように設定すると、制御回路の伝達函数の利得の極小値がLC共振周波数付近になるため、主回路のLC共振による利得の上昇を打ち消すという効果も得られる。
【００４４】
また、上述の構成によって、制御系の安定性が向上するため、アンプｇ３による差分ΔＶの利得ｋｖを増加させることができ、差分ΔＶの変動量の絶対値を大きくすることができるので、出力応答性が高くなる。
【００４５】
次に、補正用帰還ループＣＦによる増幅率ｋｖの変更手法について説明する。
【００４６】
図４は、補正用帰還ループＣＦにおける帰還制御回路ＦＬＣの別の一例を示すブロック図である。
【００４７】
本例の帰還制御回路ＦＬＣは、▲１▼カウンタｆ１、▲２▼ローパスフィルタｆ１１、▲３▼除算器ｆ１２を順次接続してなり、除算器ｆ１２には、ローパスフィルタ通過後のＰＷＭ信号Ｄのパルス幅カウント値（時比率）と基準電圧Ｖｒが入力され、除算器ｆ１２の演算結果はアンプｇ３に入力される。
【００４８】
▲１▼カウンタｆ１にはコントローラＩＣ７で生成しているＰＷＭ信号Ｄが帰還入力され、ＰＷＭ信号Ｄのパルス幅Ｄ（時比率Ｄ：Ｄは便宜上、時比率も示すこととする）を検出する。なお、カウンタｆ１には、パルス幅検出のため、マスタクロックを分周して生成されたリセット信号及びサンプルクロック信号も入力される。ＰＷＭ信号ＤがＨレベルの時をＨ期間、ＰＷＭ信号ＤがＬレベルの時をＬ期間とする。
【００４９】
パルス幅Ｄを検出するため、カウンタｆ１は、Ｈ期間においては、サンプルクロックの一周期毎にカウントアップを行い、Ｌ期間においてはカウントアップ値をホールドし、ホールド時に出力されるリセット信号に同期してホールドされたカウントアップ値をローパスフィルタｆ１１に出力すると共にリセットを行い、再びカウントアップを開始する。これにより、リセット信号が出力された時点で、パルス幅Ｄが検出されていることとなる。
【００５０】
▲２▼ローパスフィルタｆ１１は、ＩＩＲ[Infinite Impulse Response]型の１次のローパスフィルタであり、このフィルタの平均化機能により過去に入力されたパルス幅Ｄを平均化する。ローパスフィルタｆ１１へのｎ番目の入力信号をＤn（パルス幅）、ローパスフィルタｆ１１からのｎ番目の出力信号の値をＤ(AVE)n（パルス幅の平均値）とし、ａ0、ａ1、ｂ1を係数とすると、出力Ｄ(AVE)n＝ａ0×Ｄn＋ａ1×Ｄn-1＋ｂ1×Ｄ(AVE)n-1で与えられる。
【００５１】
▲３▼除算器ｆ１２は、パルス幅の平均値Ｄ(AVE)nを基準電圧Ｖｒで除算し（ＧＡ＝Ｄ(AVE)n／Ｖｒ）、除算値ＧＡをアンプｇ３の増幅率ｋｖに乗ずる（＝ｋｖ×ＧＡ＝ｋｖ×Ｄ(AVE)n／Ｖｒ）。除算値をアンプｇ３の増幅率ｋｖに乗ずる理由は以下の通りである。なお、平均電流値生成部ＡＶの影響は考慮しないこととする。
【００５２】
コントローラＩＣ７としての利得Ｇｃは、比例制御の利得ｋｖに利得調整値ＧＡを乗算した値である（Ｇｃ＝ｋｖ×ＧＡ）。また、系全体としての利得Ｇは、利得Ｇｃに入力電圧Ｖｉを乗算した値である（Ｇ＝Ｇｃ×Ｖｉ）。時比率（パルス幅）Ｄは、出力電圧ＶOを入力電圧Ｖｉで除算した値である（Ｄ＝Ｖｏ／Ｖｉ）。入力電圧Ｖｉは、出力電圧ＶOを時比率Ｄで除算した値である（Ｖｉ＝Ｖｏ／Ｄ）。
【００５３】
したがって、かかる関係は平均値においても成立し、入力電圧の平均値Ｖｉ(AVG)は、出力電圧の平均値ＶO(AVG)を時比率の平均値ＤAVGで除算した値となる（Ｖｉ(AVG)＝ＶO(AVG)／ＤAVG）。出力電圧ＶOは基準電圧Ｖｒになるようにフィードバック制御されるので、出力電圧ＶOは基準電圧Ｖｒを基準として変化する。
【００５４】
したがって、出力電圧の平均値ＶO(AVG)は、基準電圧Ｖｒに等しいものとみなすことができ（ＶO(AVG)＝Ｖｒ）、入力電圧の平均値Ｖｉ(AVG)は、基準電圧Ｖｒを時比率の平均値ＤAVGで除算した値となる（Ｖｉ(AVG)＝Ｖｒ／ＤAVG）。
【００５５】
上記関係式から、コントローラＩＣ７の利得Ｇｃは、比例制御の利得ｋｖを入力電圧の平均値Ｖｉ(AVG)で除算した値となり（Ｇｃ＝ｋｖ／Ｖｉ(AVG)）、系全体の利得Ｇは、Ｇ＝Ｖｉ×（ｋｖ／Ｖｉ(AVG)）となるが、この式で入力電圧Ｖｉと入力電圧の平均値Ｖｉ(AVG)とは、定常的には等しいとみなせるため、系全体の利得Ｇは比例制御の利得ｋｖとなる（Ｇ＝ｋｖ）。
【００５６】
つまり、コントローラＩＣ７において比例制御の利得ｋｖを、推定した入力電圧の平均値Ｖｉ(AVG)（＝Ｖｒ／ＤAVG）で除算して利得を調整し、系全体の利得Ｇが入力電圧Ｖｉに依存しないようにしている。そのため、入力電圧Ｖｉが変化した場合でも、系全体としての利得Ｇは変化しない。ちなみに、ＤＣ／ＤＣコンバータの利得は、コイル４及びコンデンサ５により、周波数に応じた利得を有している。したがって、系全体の利得も、低周波数領域ではｋｖに等しくなり、高周波数領域では周波数に応じて変化する。
【００５７】
コントローラＩＣ７によれば、コントローラＩＣ７の出力であるパルス幅（時比率）Ｄを制御系にフィードバックさせ、制御系の利得Ｇｃを入力電圧の平均値Ｖｉ(AVG)の逆数（ＤAVG／Ｖｒ）で調整することによって、入力電圧Ｖｉが変化しても、系全体の利得Ｇが変化しない。そのため、コントローラＩＣ７では、広い入力電圧範囲に対応可能であり、位相余裕の最適化も可能である。したがって、入力電圧Ｖｉが低い場合でも応答が良好であり、入力電圧Ｖｉが高い場合でも出力電圧が発振しないこととなる。
【００５８】
また、コントローラＩＣ７では、カウンタｆ１による簡単な回路構成によってＰＷＭ信号Ｄのパルス幅Ｄを検出し、回路構成が簡単な１次のローパスフィルタｆ１１の平均化特性を利用してパルス幅Ｄを平均化する。さらに、コントローラＩＣ７では、基準電圧Ｖｒと時比率の平均値ＤAVGによって入力電圧の平均値を推定するので、入力電圧Ｖｉを検出する手段や入力電圧Ｖｉを平均化する手段を必要としない。また、コントローラＩＣ７では、出力電圧ＶOの平均値として基準電圧Ｖｒを用いているので、出力電圧ＶOを平均化する手段を必要としないという利点がある。
【００５９】
図３及び図４に開示した手法は、組み合わせて用いることができる。
【００６０】
図５は、補正用帰還ループＣＦにおける帰還制御回路ＦＬＣに図３及び図４に示した手法を適用した帰還制御回路ＦＬＣのブロック図である。
【００６１】
本例の帰還制御回路ＦＬＣにおいては、ＰＷＭ信号Ｄが入力されるカウンタｆ１、積分回路ｆ２、二次のハイパスフィルタｆ３、増幅率ｋｄのアンプｆ４を順次接続し、アンプｆ４の出力を加算器ｇ４に入力すると共に、カウンタｆ１、ローパスフィルタｆ１１、除算器ｆ１２を順次接続し、除算器ｆ１２の出力をアンプｇ３に入力している。
【００６２】
各ブロック経路による作用は上述の通りであり、この帰還制御回路ＦＬＣを用いることにより、位相進み補償による制御系の安定化と入力電圧変動による利得調整を同時に達成している。かかる回路構成では、時比率Ｄを用いて演算することで出力応答性と系の安定性を共に向上させているが、更に、図１に示した回路構成による実測値としての平均値信号ＡＶＧを用いることで、その制御精度を更に向上させることができる。
【００６３】
図６は、図５に示した回路の制御装置を使用したスイッチング電源装置の利得 - 位相特性 (Bode 線図)である。利得が０ｄＢの時の位相は６０°となって おり、２４０°の位相余裕があることが分かる。
【００６４】
図７は、図５に示した回路の制御装置を使用したスイッチング電源装置において負荷電流が0A 〜 16A でステップ変化した時の過渡応答特性を示している。出力電圧Ｖｏは１００ｍＶ／ｄｉｖ、出力電流ＩLは５Ａ／ｄｉｖで表示するものとし、横軸は５０μｓ／ｄｉｖである。負荷電流が急激に変動した場合の出力変動は±０．２Ｖ程度である。
【００６５】
以上、説明したように、上述のスイッチング電源装置用制御装置は、入力された電力をＰＷＭ信号Ｄに応じてスイッチングしてパルス状波形を形成するスイッチ回路と、パルス状波形を直流に変換して出力する平滑回路とを備えたスイッチング電源装置を制御するスイッチング電源装置用制御装置であって、平滑回路の出力電圧に応じて当該出力電圧の変動を抑制するようにＰＷＭ信号Ｄの時比率を変化させる時比率調整部ＴＡと、ＰＷＭ信号Ｄの時比率を演算することによりＰＷＭ信号のパルス幅に補正を与えるように設けられた補正用帰還ループＣＦと、平滑回路を流れる電流を検出する検出素子ｄｔからの出力の平均値を求め、時比率調整部ＴＡ内に当該平均値を加える平均電流値生成部ＡＶとを備えている。なお、この平均値を減算器を介して時比率調整部ＴＡに加える場合は、減算処理となるが、出力電圧の位相が進むように加えられる。なお、入力電圧Ｖｉを交流とすると、この制御装置を用いてＡＣ−ＤＣコンバータを構成することができる。
【００６６】
この制御装置においては、時比率調整部ＴＡが、従来から知られるように、ＰＷＭ信号Ｄの時比率を調整することで出力変動を抑制している。平滑回路を流れる電流を検出する検出素子ｄｔからの出力を用いることで、電流モード制御と同等の制御特性が得られるため、制御精度は改善される。時比率調整部ＴＡ内に実測値としての平均値を加算する平均電流値生成部ＡＶを加えることにより、平滑回路によって生じる位相遅れを補償し、系の安定性を向上させることが可能となる。なお、上述の実施形態では、平均値を減算器ｇ１に与えているが、これは、例えば、加算器（減算器）ｇ４に与えることとしてもよく、或いは、ランプ波に与えることとしてもよい。
【００６７】
補正用帰還ループＣＦは、パルス駆動信号の時比率を演算することにより位相進み補償器として機能する。また、補正用帰還ループＣＦは、ＰＷＭ信号Ｄの時比率を演算することにより、入力端子間の電圧の逆数の推定値を求めることができ、これを時比率調整部ＴＡの信号に乗算することにより、入力端子間の電圧の変動による出力電圧変動が抑制されるよう時比率調整部ＴＡの利得を調整することができる。
【００６８】
この位相進み補償器は、ＰＷＭ信号Ｄのパルス幅を検出するカウンタｆ１（検出手段）と、検出されたパルス幅を累積する積分回路（累積手段）ｆ２と、当該累積値を時比率調整部ＴＡの信号からで減じることにより、ＰＷＭ信号Ｄのパルス幅に補正を与えて出力電圧Ｖｏの位相を進相させる減算器（減算手段）ｇ４とを備える。このような構成にすると伝達関数は、一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となる。
【００６９】
また、補正用帰還ループＣＦは、ＰＷＭ信号Ｄの時比率を演算することにより、入力端子間の電圧Ｖｉの変動による出力電圧Ｖｏ変動が抑制されるよう時比率調整部ＴＡの利得を調整する利得補償器として機能することができる。
【００７０】
この利得補償器は、ＰＷＭ信号Ｄのパルス幅を検出するカウンタｆ１（検出手段）と、検出されたパルス幅を平均化するローパスフィルタ（パルス幅平均化手段）ｆ１１と、当該パルス幅の平均値を時比率調整部ＴＡの信号に乗ずる、すなわち、利得ｋｖにＤ依存の信号を乗算することにより、ＰＷＭ信号Ｄのパルス幅に補正を与え、入力電圧の変動に起因する利得変動、すなわち、出力電圧Ｖｏの変動を抑制するアンプ（乗算手段）ｇ３とを備えている。
【００７１】
すなわち、ＰＷＭ信号Ｄの時比率を演算することにより、位相進み補償機能と出力電圧変動抑制機能が実現できるため、出力応答性と系の安定性を向上させることが可能である。
【００７２】
また、上述のスイッチング電源装置１は、スイッチ回路と、平滑回路とを有しており、この平滑回路では遅相が生じるが、上述のコントローラＩＣ７を用いれば、発振を抑制しつつ応答性を改善することができる。
【００７３】
【発明の効果】
本発明のスイッチング電源装置用制御装置及びスイッチング電源装置によれば、系の安定性に優れ、且つ、負荷電流や入力電圧の急激な変化に対する出力電圧の追随性を良くすることができる。
【図面の簡単な説明】
【図１】スイッチング電源装置１のブロック図である。
【図２】コントローラＩＣ７の内部構成を示すブロック図である。
【図３】補正用帰還ループＣＦにおける帰還制御回路ＦＬＣの一例を示すブロック図である。
【図４】補正用帰還ループＣＦにおける帰還制御回路ＦＬＣの別の一例を示すブロック図である。
【図５】補正用帰還ループＣＦにおける帰還制御回路ＦＬＣに図３及び図４に示した手法を適用した帰還制御回路ＦＬＣのブロック図である。
【図６】図５に示した回路の制御装置を使用したスイッチング電源装置の利得- 位相特性 (Bode 線図)のグラフである。
【図７】図５に示した回路における過渡応答波形を示すグラフである。
【符号の説明】
１…スイッチング電源装置、２，３…スイッチング素子、４…コイル、５…コンデンサ、６…ＡＤ変換器、ＴＡ…時比率調整部、ＡＶ…平均電流値生成部、ＡＶＧ…平均値信号、ＣＦ…補正用帰還ループ、ｄｔ…検出部、ｆ１…カウンタ、ｆ２…積分回路、ｆ３…ハイパスフィルタ、ｆ４…アンプ、ｆ１１…ローパスフィルタ、ｆ１２…除算器、ＦＬＣ…帰還制御回路、ｇ１…減算器、ｇ２…ローパスフィルタ、ｇ３…アンプ、ｇ４…加算器、ｇ５…比較器、７…コントローラＩＣ、ＩＴ１，ＩＴ２…入力端子、ｋｉ，ｋｄ…増幅率、ｋｖ…増幅率、Ｌ…負荷、ＯＴ１，ＯＴ２…出力端子、Ｐ…電源、ｖ１…平均化回路、ｖ２…アンプ、Ｖｉ…入力電圧、Ｖｏ…出力電圧、Ｖｒ…基準電圧、ΔＶ…差分。
Claims (4)
- 入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路と、前記パルス状波形を直流に変換して出力する平滑回路とを備えたスイッチング電源装置を制御するスイッチング電源装置用制御装置であって、
前記平滑回路の出力電圧に応じて当該出力電圧の変動を抑制するように前記パルス駆動信号の時比率を変化させる時比率調整部と、前記パルス駆動信号の時比率を演算することにより前記パルス駆動信号のパルス幅に補正を与えるように設けられた補正用帰還ループと、前記平滑回路を流れる電流を検出する検出部からの出力の平均値を求め、前記時比率調整部内に当該平均値を加える平均電流値生成部とを備え、
前記補正用帰還ループは、前記パルス駆動信号の時比率を演算することにより前記パルス駆動信号のパルス幅に補正を与える位相進み補償器として機能し、
前記位相進み補償器は、
前記パルス駆動信号のパルス幅を検出する検出手段と、
検出されたパルス幅を累積する累積手段と、
当該累積値を前記時比率調整部の信号から減じることにより、前記パルス駆動信号のパルス幅に補正を与えて前記出力電圧の位相を進相させる減算手段と、
を備える、
ことを特徴とするスイッチング電源装置用制御装置。 - 前記補正用帰還ループは、前記入力端子間の電圧の変動による出力電圧変動が抑制されるよう前記時比率調整部の利得を調整する利得補償器として機能することを特徴とする請求項１に記載のスイッチング電源装置用制御装置。
- 入力された電力をパルス駆動信号に応じてスイッチングしてパルス状波形を形成するスイッチ回路と、前記パルス状波形を直流に変換して出力する平滑回路とを備えたスイッチング電源装置を制御するスイッチング電源装置用制御装置であって、
前記平滑回路の出力電圧に応じて当該出力電圧の変動を抑制するように前記パルス駆動信号の時比率を変化させる時比率調整部と、前記パルス駆動信号の時比率を演算することにより前記パルス駆動信号のパルス幅に補正を与えるように設けられた補正用帰還ループと、前記平滑回路を流れる電流を検出する検出部からの出力の平均値を求め、前記時比率調整部内に当該平均値を加える平均電流値生成部とを備え、
前記補正用帰還ループは、前記パルス駆動信号の時比率を演算することにより、前記入力端子間の電圧の変動による出力電圧変動が抑制されるよう前記パルス駆動信号のパルス幅に補正を与え前記時比率調整部の利得を調整する利得補償器として機能し、
前記利得補償器は、
前記パルス駆動信号のパルス幅を検出する検出手段と、
検出されたパルス幅を平均化するパルス幅平均化手段と、
当該パルス幅の平均値を時比率調整部の信号に乗ずることにより、前記パルス駆動信号のパルス幅に補正を与えて前記出力電圧の変動を抑制する乗算手段と、
を備える、
ことを特徴とするスイッチング電源装置用制御装置。 - 請求項１乃至請求項３のいずれか一項に記載の制御装置と、前記スイッチ回路と、前記平滑回路とを備えたスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003096941A JP3740133B2 (ja) | 2003-03-31 | 2003-03-31 | スイッチング電源装置及びその制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003096941A JP3740133B2 (ja) | 2003-03-31 | 2003-03-31 | スイッチング電源装置及びその制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004304961A JP2004304961A (ja) | 2004-10-28 |
| JP3740133B2 true JP3740133B2 (ja) | 2006-02-01 |
Family
ID=33408856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003096941A Expired - Fee Related JP3740133B2 (ja) | 2003-03-31 | 2003-03-31 | スイッチング電源装置及びその制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740133B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007166874A (ja) * | 2005-12-16 | 2007-06-28 | Toyota Motor Corp | 電圧変換装置 |
| US7719336B2 (en) * | 2006-10-31 | 2010-05-18 | Andrew Roman Gizara | Pulse width modulation sequence maintaining maximally flat voltage during current transients |
| JP5310000B2 (ja) * | 2009-01-06 | 2013-10-09 | 富士電機株式会社 | 電力変換装置 |
| JP5282576B2 (ja) * | 2009-01-06 | 2013-09-04 | 富士電機株式会社 | 電力変換装置 |
| JP5278817B2 (ja) | 2009-04-28 | 2013-09-04 | 富士電機株式会社 | スイッチング電源装置 |
| JP2014039383A (ja) * | 2012-08-14 | 2014-02-27 | Hitachi Automotive Systems Ltd | 電源装置および車載用電源装置 |
-
2003
- 2003-03-31 JP JP2003096941A patent/JP3740133B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004304961A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9479047B2 (en) | System and method for controlling a power supply with a feed forward controller | |
| KR102516935B1 (ko) | 저-대역폭 2차 제어 루프를 사용한 피크-제어 부스트 변환기에서의 근 직류 에러들의 제거 | |
| US9525351B2 (en) | Inductor current sensing in a buck converter using multiple filters | |
| US7132818B2 (en) | Switching power supply control device and switching power supply | |
| TWI511424B (zh) | 用於偵測和補償切換模式電源供應器的主動式輸出濾波器之系統和方法 | |
| US8285502B2 (en) | Digital compensator for power supply applications | |
| US7772823B2 (en) | Electronic controller with integrating action | |
| US9678521B2 (en) | External ramp autotuning for current mode control of switching converter | |
| US10454369B2 (en) | Switched converter control using adaptive load current sensing and feedforward technique | |
| US7813148B2 (en) | Power converter having flux bias regulation method | |
| WO2018208597A1 (en) | Predictive ripple-cancelling signal into error amplifier of switch mode power supply | |
| US7723967B2 (en) | Step-up converter having an improved dynamic response | |
| JP3708090B2 (ja) | スイッチング電源装置用制御装置及びスイッチング電源装置 | |
| US20140125306A1 (en) | Switching Regulator Control with Nonlinear Feed-Forward Correction | |
| JP6024188B2 (ja) | 電源装置の制御回路 | |
| TW201305767A (zh) | 具有分離之交流及直流電流感測路徑之交換式電源供應器 | |
| JP2010104218A (ja) | 力率改善電源装置、該電源装置に用いられる制御回路および制御方法 | |
| JP2017028778A (ja) | スイッチング電源装置 | |
| JP2010279132A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2007143384A (ja) | 電力コンバータ | |
| JP3710454B2 (ja) | 電源装置及びその制御装置 | |
| JP3738015B2 (ja) | 電源装置及びその制御装置 | |
| GB2499100A (en) | Power converter current mode control | |
| JP2010200517A (ja) | 電源制御装置、電源制御方法および電子機器 | |
| JP3740133B2 (ja) | スイッチング電源装置及びその制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |