JP3704773B2 - 電子機器及びその制御方法 - Google Patents
電子機器及びその制御方法 Download PDFInfo
- Publication number
- JP3704773B2 JP3704773B2 JP34459795A JP34459795A JP3704773B2 JP 3704773 B2 JP3704773 B2 JP 3704773B2 JP 34459795 A JP34459795 A JP 34459795A JP 34459795 A JP34459795 A JP 34459795A JP 3704773 B2 JP3704773 B2 JP 3704773B2
- Authority
- JP
- Japan
- Prior art keywords
- information signal
- packet
- format
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、例えばIEEE−1394に準拠したシリアルバス(以下IEEE1394シリアルバスという)のような、制御信号パケットと情報信号パケットとを混在させて伝送できる通信制御バスで接続された複数の電子機器間で通信を行うシステムに関し、詳細には電子機器が入出力する情報信号のフォーマットを表す制御信号の構造に関する。
【0002】
【従来の技術】
IEEE1394シリアルバスのような制御信号パケットと情報信号パケットとを混在させて伝送できる通信制御バスによって複数の電子機器を接続し、これらの電子機器間で情報信号及び制御信号を通信するシステムが考えられている。
【0003】
図16にこのようなシステムの例を示す。このシステムは、カメラ一体型ビデオテープレコーダ(以下CAMという)11と、編集機(編集コントローラ)12と、テレビジョン受像機(以下TVという)13と、第1のビデオテープレコーダ(以下ビデオテープレコーダをVTRという)14と、第2のVTR15とを備えている。そして、CAM11と編集機12との間、編集機12と第1のVTR14との間、第1のVTR14とTV13の間、及び第1のVTR14と第2のVTR15との間は、IEEE1394シリアルバス16〜19により接続されている。ここで、#A〜#Eは、各々CAM11、編集機12、TV13、第1のVTR14と、及び第2のVTR15のシステム内のノードIDである。
【0004】
システム内の各電子機器(以下「電子機器」を「機器」という)における信号の伝送は、図17に示すように、所定の通信サイクル(例えば125μsec)毎に時分割多重によって行なわれる。そして、この信号の伝送はサイクルマスターと呼ばれる機器が通信サイクルの開始時であることを示すサイクルスタートパケットをバス上へ送出することにより開始される。なお、サイクルマスターは、各機器をIEEE1394シリアルバスのケーブルで接続した時に、IEEE−1394で規定する手順により自動的に決定される。
【0005】
1通信サイクル中における通信の形態は、ビデオデータやオーディオデータなどの情報信号をアイソクロナス(以下「アイソクロナス」を「Iso」という)伝送するIso通信と、接続制御コマンド等の制御信号をアシンクロナス(以下「アシンクロナス」を「Async」という)伝送するAsync通信の二種類である。そして、IsoパケットがAsyncパケットより先に伝送される。Isoパケットそれぞれにチャンネル番号1,2,3 ,・・・nを付けることにより、複数のIsoデータを区別することができる。Isoパケットの送信が終了した後、次のサイクルスタートパケットまでの期間がAsyncパケットの伝送に使用される。
【0006】
IEEE1394シリアルバスにIsoパケットを送出しようとする機器は、まず情報信号の伝送に必要な帯域とチャンネルとを確保する。このため、IEEE1394シリアルバスのチャンネルと帯域を管理する機器であるIRM(Isochronous Resorce Manager)に、チャンネル及び必要とする帯域を申請する。
【0007】
IRMは、図18に示すように、バスの各チャンネルの使用状態を示すレジスタ(CHANNELS AVAILABLE REGISTER)REG1と、バスの残りの容量を示すレジスタ(BANDWIDTH AVAILABLEREGISTER)REG2とを備えている。
【0008】
IEEE1394シリアルバスにIsoパケットを送出しようとする機器は、これらのレジスタREG1,2に対して、Asyncパケットを用いて読み出し命令を送り、REG1,2の内容を読み出す。そして、空きチャンネルと空き容量があれば、Asyncパケットを用いて自分が使用したいチャンネルと帯域をREG1,2に書き込むための書き込み命令をIRMへ送る。レジスタREG1,2への書き込みに成功すれば、IEEE1394シリアルバスへの出力が可能となる。
【0009】
例えば、チャンネルNに帯域Xで出力したいノードは、REG1におけるチャンネルNのビットを0にリセットし、かつREG2の値を帯域X分だけ減算することによりIEEE1394シリアルバスへの出力権を得る。また、IEEE1394シリアルバスへの出力権を放棄する時は、上記と逆の手順、すなわち、確保していた帯域値XをREG2に加算し、かつREG1のチャンネルNのビットを1にセットする。これにより、使用していたチャンネルと帯域を解放する。
【0010】
なお、IRMは、複数の機器をIEEE1394シリアルバスに接続してシステムを構成した時に、IEEE−1394で規定する手法により自動的に決定される。
【0011】
【発明が解決しようとする課題】
前述したように構成されたシステムにおいて、例えば編集機12の制御により、CAM11内のビデオカセットから再生したデジタルビデオ信号及びデジタルオーディオ信号(以下ビデオとオーディオをまとめてAVという)を第1のVTR14内のビデオカセットにダビングする場合には、CAM11の出力が第1のVTR14へ入力されるように接続制御を行なうことが必要となる。
【0012】
本願出願人は先にこのような入出力制御を管理するために仮想的なプラグの概念を提案した。この仮想的なプラグの実体は、機器内に設けられた例えばプラグコントロールレジスタと呼ばれるレジスタであって、機器が入出力する情報信号のチャンネル番号や帯域等をこのレジスタに書き込むことにより、機器が入出力する情報信号を管理する。そして、機器内部から仮想的な出力プラグを経てIEEE1394シリアルバスへ情報信号を出力し、IEEE1394シリアルバスから仮想的な入力プラグを経て機器内部へ情報信号を入力すると考えるものである。
【0013】
本発明は、前述した仮想的なプラグからIEEE1394シリアルバスへ出力できる、又はIEEE1394シリアルバスから仮想的なプラグへ入力できる情報信号の種類の問い合わせ及び指定を、そのための専用の制御信号を設けることなく可能にした機器及びその制御方法を提供するものである。
【0014】
【課題を解決するための手段】
前記課題を解決するために、本発明は、情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムに含まれる電子機器において、前記情報信号をパケット化して送信する情報信号パケット手段と、前記制御信号をパケット化して送信する制御信号パケット送信手段とを有し、前記情報信号パケット送信手段で生成されるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、前記制御信号パケット送信手段は、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、送信することを特徴とする。
また、本発明は、情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムに含まれる電子機器において、パケット化された前記情報信号を受信する情報信号パケット受信手段と、パケット化された前記制御信号を受信する制御信号パケット受信手段とを有し、前記情報信号パケット受信手段で受信されるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、前記制御信号パケット受信手段は、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、受信することを特徴とする。
【0015】
さらに、本発明は、情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムにおいて利用される電子機器の制御方法において、前記情報信号をパケット化して前記バス上で送受信するとともに、前記制御信号をパケット化して前記バス上で送受信し、前記情報信号が含まれるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、送受信することを特徴とする。
【0016】
本発明によれば、機器は、他の機器が入出力をする情報信号のフォーマットを指定する際に、そのフォーマットの情報信号パケットの所定のヘッダーと同じ構造の制御信号を入れた制御信号パケットを他の機器へ送信する。
【0017】
また、本発明によれば、機器は自分が入出力できる情報信号のフォーマットを他の機器に知らせる際に、自分が入出力できるフォーマットの情報信号パケットの所定のヘッダーと同じ構造の制御信号を入れた制御信号パケットを他の機器へ送信する。
【0018】
なお、本発明において情報信号の入出力とは、入力又は出力の少なくとも一方を意味する。
【0019】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら詳細に説明する。
図1は本発明を適用した機器の要部構成を示すブロック図である。
この図に示すように、本発明を適用した機器は、情報信号処理ブロック1と、Isoパケットの送受信を行なうIsoパケット送受信ブロック2と、Asyncパケットの送受信等を行なうバスコントロールブロック3とを備えている。
【0020】
情報信号処理ブロック1は、デジタルAV信号等の情報信号を処理するブロックであって、機器がデジタルVTRであればデッキ部に相当するものである。そして、情報信号処理ブロック1はバスコントロールブロック3に対して、現在処理中の情報信号の種類を知らせる。
【0021】
Isoパケット送受信ブロック2は、情報信号処理ブロック1から送られてくる情報信号のソースデータをIsoパケットに入れてて、バスへ送出する。また、バス上のIsoパケットから情報信号のソースデータを取り出し、情報信号処理ブロック1へ送る。この時、バスコントロールブロック3により、Isoパケットの送受信がオン/オフ制御される。
【0022】
バスコントロールブロック3は、通信システムの構造の解析、情報信号処理ブロック1から送られてくる情報信号の種類の解析、伝送帯域の獲得、プラグコントロールレジスタの設定、及びIsoパケット送受信ブロック2における送受信動作のオン/オフ制御等を行なう。このとき、そのために必要な制御信号を入れたAsyncパケットの送受信を行う。バスコントロールブロック3にはプラグコントロールレジスタ4が設けられている。
【0023】
次に、図16における編集機12の制御により、CAM11内のビデオカセットから再生したデジタルAV信号を第1のVTR14内のビデオカセットにダビングする場合を例にして情報信号フォーマットの問い合わせ及び指定の手順を説明する。
【0024】
図2はCAMと第1のVTR内のプラグを示す図である。ここで、図16と対応する部分には同一の番号が付してある。この図に示すように、CAM11には第1の出力プラグ21と第1の入力プラグ22が設けられており、第1のVTR14には第1の出力プラグ23、第2の出力プラグ24、第1の入力プラグ25、及び第2の入力プラグ26が設けられている。ここでは、デジタルAV信号をCAM11の第1の出力プラグ21から出力させ第1のVTR14の第1の入力プラグ25へ入力させるものとして説明する。
【0025】
前述した情報信号フォーマットの問い合わせ及び指定の手順はAsyncパケットを用いて行なわれるので、まずAsync通信について説明する。
【0026】
Async通信において、ある機器が他の機器に何かを要求する制御信号をコマンドと呼び、このコマンドをパケットに入れて送る側をコントローラと呼ぶ。また、コマンドを受け取る側をターゲットと呼ぶ。ターゲットは必要に応じてコマンドの実行結果を示す制御信号(これをレスポンスと呼ぶ)を入れたパケットを、コントローラへ返信する。
【0027】
このコマンドとレスポンスとは、一つのコントローラと一つのターゲットとの間で通信され、コマンドの送信で開始しレスポンスの返信で終了する一連のやりとりをコマンドトランザクションと呼ぶ。コントローラは、コマンドトランザクションによって、ターゲットに特定の動作を行うように要求したり、ターゲットの現在の状態を問い合わせることができる。システム内のどの機器もコマンドトランザクションを開始、終了することができる。すなわち、どの機器もコントローラにもターゲットにもなることができる。
【0028】
図3に制御信号を含んだAsyncパケットの構造を示す。コマンドもレスポンスも同じ構造である。この図において、パケットのデータは上から下へ、かつ左から右へ順に伝送される。パケットは32ビット(=1クアドレット)単位で表される。また、パケットヘッダーとデータブロックとから構成されている。そして、パケットヘッダーのソースIDが示す機器からディスティネーションIDが示す機器のディスティネーションオフセットに示すアドレスへ、データブロックの内容を書き込む。
【0029】
例えば、図16において編集機12から第1のVTR14へコマンドを送る場合には、ソースIDは#B、ディスティネーションIDは#D、ディスティネーションオフセットは第1のVTR14内においてコマンドを格納するエリアとして割り付けられたメモリ空間である。
【0030】
図3のデータブロックにおいて、CTS(コマンドトランザクションセット)は、コマンド言語の種類を示す。また、CT/RC(コマンドタイプ/レスポンスコード)は、コマンドの場合には要求の種類を示し、レスポンスの場合には要求に対する返事の種類を示す。HA(ヘッダーアドレス)はコマンドの場合には要求する相手が機器全体なのか機器内のサブデバイス(機能単位)なのかを示し、レスポンスの場合には、その相手が返事をするという意味で対応するコマンドと同じである。OPC(オペレーションコード)はコマンドコード、すなわち具体的な要求を示し、それに続くOPR(オペランド)でその要求に必要なパラメータを示す。
【0031】
図4に情報信号フォーマットの問い合わせ及び指定の手順を示す。
(1)まず、編集機12は、CAM11に対して、第1の出力プラグ21から出力できる情報信号フォーマットの問い合わせをする。図5にこの問い合わせ手順に用いる制御信号の構造を示す。図5において、CTSはAV機器の制御に用いるAV/C(Audio Video/Control)コマンドセットである。
【0032】
(2)これに対して、CAM11は、現在第1の出力プラグ21から出力することのできる情報信号のフォーマットを示すデータを入れたレスポンスパケットを編集機12へ送信する。図6にこのレスポンスパケットに入れる制御信号の構造を示す。この場合は、「SD(Standard Definition)−DVCR(Digital Video Cassete Recorder)525−60システム」であることを示す。
【0033】
この制御信号の2クアドレット目の構造は、IsoパケットのCIP(Common Isochronous Packet)ヘッダーの2クアドレット目の構造と等しい。CIPヘッダーとは、Isoパケットのデータフィールドの先頭に、その情報信号の内容を示すものとして付与するヘッダーのことである。
【0034】
ここで、CIPヘッダーについてさらに詳細に説明する。
図7にIsoパケットを示す。この図においても、図3と同様パケットのデータは上から下へ、かつ左から右へ順に伝送される。タグ(tag)フィールドの2ビットが012 のときに、データフィールドの先頭に図8に示すような2クアドレットのCIPヘッダーを挿入する。デジタルビデオ機器やデジタルオーディオ機器等のデジタルAV信号の実時間データを扱う目的のために、タグの値を012 とする。
【0035】
図8に示すように、CIPヘッダーの1番目のクアドレットは、フォーマットによってビットのアサインメントが変わらない。この1番目のクアドレットの各ビットの意味の説明は省略する。CIPヘッダーの2番目のクアドレットにおけるフォーマットIDフィールド(以下FMTという)は、IEEE1394シリアルバスで伝送されるフォーマットの識別に使用される。フォーマット依存フィールド(以下FDFという)はFMTによりその仕様が決められる。
【0036】
図9にCIPヘッダーのFMTのコード割り付けを示す。この図に示すように、FMT=0000002 でDVCR、1000002 でMPEG信号伝送のフォーマットを指定している。
【0037】
CAM11の第1の出力プラグ21から出力できる情報信号が、DVCR信号である場合のFDFの構造図を図10に示す。そしてこの場合の50/60とSTYPE(Signal Type)のコード割り付けを図11に示す。図10及び図11から明らかなように、50/60が02 、かつSTYPEが000002 であれば、図6に示したとおり525−60システムであることを表す。
【0038】
図12にSYT(Sync Time)の構造を示す。タイムスタンプの値が与えられるときは、SYTの16ビットはサイクルカウントの4ビットと、サイクルオフセットの12ビットに分ける。このサイクルカウントは、IEEE1394シリアルバス上のサイクルマスターに設けられているサイクルタイムレジスターのサイクルカウントの13ビットの下位4ビットの値を用いる。また、サイクルオフセットの12ビットは、サイクルタイムレジスターのサイクルオフセットの12ビットの値をそのまま用いる。タイムスタンプの値が与えられないときは、16ビットのすべてが1となる。
【0039】
再び図4の説明に戻る。
(3)次に、編集機12は、第1のVTR14に対して同様に、第1の入力プラグ25から入力できる情報信号フォーマットの問い合わせをする。図13にこの問い合わせ手順に用いる制御信号の構造を示す。
【0040】
(4)このとき、第1のVTR14はこれに対して、図14に示す情報信号フォーマットを示すデータをレスポンスパケットに乗せて送信する。ここでは、「HD(High Definition) DVCR 1125−60システム」であることを示すレスポンスを返したとする。
【0041】
しかし、このままではCAM11の第1の出力プラグ21と第1のVTR14の第1の入力プラグ25が流せる信号フォーマットが異なるため、正しくダビングすることができない。
【0042】
(5)そこで、編集機12は、第1のVTR14へ第1の入力プラグ25の対応する信号フォーマットを、「SD−DVCR 525−60システム」に変更するように、コントロールコマンドを送信する。このときの制御信号の構造を図15に示す。
【0043】
(6)第1のVTR14は指定されたプラグの信号フォーマット変更に対応できるならば、コントロールコマンドに対してacceptのレスポンスを返し、第1の入力プラグ25に接続されている内部サブデバイスの対応信号フォーマットを「SD−DVCR 525−60」に切り換える。
【0044】
(7)最後に、編集機12は、CAM11の第1の出力プラグ21から情報信号を出力させ、第1のVTR14の第1の入力プラグ25からその情報信号を入力させることによって、CAM11→第1のVTR14間のダビングが成功する。
【0045】
なお、第1のVTR14の第2の入力プラグ26に対しても同様に信号フォーマットの問い合わせをして、レスポンスが「SD−DVCR 525−60システム」であれば、CAM11の第1の出力プラグ21から出力させて第1のVTR14の第2の入力プラグ26から入力させることによって、ダビングを行うこともできる。
【0046】
このように、本実施の形態によれば、機器のプラグから入出力できる情報信号フォーマットの問い合わせ及びコントロールをする際に用いる制御信号の構造をそのフォーマットの情報信号のCIPヘッダーと同じ構造にしている。このため、情報信号フォーマットを表すために新たにコード割り付け表を持たなくても、プラグの信号フォーマットの問い合わせ及びコントロールに関して、CIPヘッダーと同じフォーマットで制御信号をやり取りすれば、Isoパケットを受け取れる機器ならば、CIPヘッダーの中身も理解できるため、必ず、何らかの対応をすることができる。
【0047】
また、IEEE1394シリアルバス上に流す情報信号のフォーマットが将来追加された場合でも、CIPヘッダーさえ定義すればよく、情報信号のフォーマットのコントロール及び問い合わせの命令自体の追加、変更の必要はない。
【0048】
【発明の効果】
以上詳細に説明したように、本発明によれば、機器が通信制御バスに対して入出力する情報信号のフォーマットを表す制御信号の構造をそのフォーマットの情報信号パケットのヘッダーと同じ構造にしたので、情報信号フォーマットを表すために新たにコード割り付け表を設ける必要がない。また、将来、情報信号フォーマットが追加された場合でも、情報信号のフォーマットのコントロール及び問い合わせの命令自体の追加、変更の必要はない。
【図面の簡単な説明】
【図1】本発明を適用した機器の要部構成を示すブロック図である。
【図2】CAMと第1のVTR内のプラグを示す図である。
【図3】制御信号を含んだAsyncパケットの構造を示す図である。
【図4】情報信号フォーマットの問い合わせ及び指定の手順を示す図である。
【図5】問い合わせ手順に用いる制御信号の構造の一例を示す図である。
【図6】レスポンスパケットに入れる制御信号の構造の一例を示す図である。
【図7】Isoパケットの構造を示す図である。
【図8】CIPヘッダーの構造を示す図である。
【図9】CIPヘッダーのFMTのコード割り付けを示す図である。
【図10】FDFの構造の一例を示す図である。
【図11】STYPEのコード割り付けを示す図である。
【図12】SYTの構造を示す図である。
【図13】問い合わせ手順に用いる制御信号の構造の他の一例を示す図である。
【図14】レスポンスパケットに入れる制御信号の構造の他の一例を示す図である。
【図15】指定手順に用いる制御信号の構造の一例を示す図である。
【図16】IEEE1394シリアルバスによって複数の機器を接続したシステムの一例を示す図である。
【図17】IEEE1394シリアルバス上におけるデータ構造の一例を示すである。
【図18】帯域とチャンネルを獲得する方法を説明する図である。
【符号の説明】
1…情報信号処理ブロック、2…Isoパケット送受信ブロック、3…バスコントロールブロック、4…プラグコントロールレジスタ、11…CAM、12…編集機、13…TV、14,15…VTR、16〜19…IEEE1394シリアルバス
Claims (12)
- 情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムに含まれる電子機器において、
前記情報信号をパケット化して送信する情報信号パケット送信手段と、
前記制御信号をパケット化して送信する制御信号パケット送信手段とを有し、
前記情報信号パケット送信手段で生成されるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、
前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、
前記制御信号パケット送信手段は、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、送信すること
を特徴とする電子機器。 - 前記制御信号パケット送信手段は、当該電子機器が送信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器から指定されるときは、送信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を受信することを特徴とする請求項1記載の電子機器。
- 前記制御信号パケット送信手段は、当該電子機器が送信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器へ知らせるときは、送信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を送信することを特徴とする請求項1記載の電子機器。
- 前記バスは、IEEE1394であり、情報信号が含まれたパケットは、アイソクロナスパケットであり、制御信号が含まれたパケットは、アシンクロナスパケットであることを特徴とする請求項1記載の電子機器。
- 情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムに含まれる電子機器において、
パケット化された前記情報信号を受信する情報信号パケット受信手段と、
パケット化された前記制御信号を受信する制御信号パケット受信手段とを有し、
前記情報信号パケット受信手段で受信されるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、
前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、
前記制御信号パケット受信手段は、前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、受信すること
を特徴とする電子機器。 - 前記制御信号パケット受信手段は、当該電子機器が受信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器から指定されるときは、受信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を受信することを特徴とする請求項5記載の電子機器。
- 前記制御信号パケット受信手段は、当該電子機器が受信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器へ知らせるときは、受信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を送信することを特徴とする請求項5記載の電子機器。
- 前記バスは、IEEE1394であり、情報信号が含まれたパケットは、アイソクロナスパケットであり、制御信号が含まれたパケットは、アシンクロナスパケットであることを特徴とする請求項5記載の電子機器。
- 情報信号と制御信号とを混在させて伝送できるバスを介して複数の電子機器が接続された通信システムにおいて利用される電子機器の制御方法において、
前記情報信号をパケット化して前記バス上で送受信するとともに、前記制御信号をパケ ット化して前記バス上で送受信し、
前記情報信号が含まれるパケットは、前記情報信号が格納されるデータ部と、ヘッダー部とを含み、
前記ヘッダー部は、前記データ部に格納された前記情報信号のフォーマットを識別する情報信号フォーマット識別部を含み、
前記通信システムにおいて前記情報信号の入出力に関する制御を行う際には、前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を、送受信すること
を特徴とする電子機器の制御方法。 - 前記電子機器が送信または受信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器から指定されるときは、送信または受信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を受信することを特徴とする請求項9記載の電子機器の制御方法。
- 前記電子機器が送信または受信する情報信号のフォーマットを前記通信システムに同様に含まれる他の電子機器へ知らせるときは、送信または受信する情報信号に含まれる前記情報信号フォーマット識別部と同じ構造を持つフォーマット識別データを含む制御信号を送信することを特徴とする請求項9記載の電子機器の制御方法。
- 前記バスは、IEEE1394であり、情報信号が含まれたパケットは、アイソクロナスパケットであり、制御信号が含まれたパケットは、アシンクロナスパケットであることを特徴とする請求項9記載の電子機器の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34459795A JP3704773B2 (ja) | 1995-12-05 | 1995-12-05 | 電子機器及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34459795A JP3704773B2 (ja) | 1995-12-05 | 1995-12-05 | 電子機器及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09160869A JPH09160869A (ja) | 1997-06-20 |
JP3704773B2 true JP3704773B2 (ja) | 2005-10-12 |
Family
ID=18370507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34459795A Expired - Lifetime JP3704773B2 (ja) | 1995-12-05 | 1995-12-05 | 電子機器及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3704773B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2900299A (en) * | 1998-03-09 | 1999-09-27 | Sony Electronics Inc. | Method and system for searching through descriptive data in the av/c protocol |
JP3606423B2 (ja) * | 1998-05-21 | 2005-01-05 | 株式会社ケンウッド | Ieee1394シリアルバス装備avシステム |
KR20010053609A (ko) * | 1999-05-24 | 2001-06-25 | 이데이 노부유끼 | 기기 데이터 전송 방법, 전송 장치 및 전송 시스템 |
-
1995
- 1995-12-05 JP JP34459795A patent/JP3704773B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09160869A (ja) | 1997-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3870436B2 (ja) | 情報信号記録機器及び通信方法 | |
KR100497689B1 (ko) | 데이터 통신 방법 및 전자기기 | |
EP1085700B1 (en) | Data transmission system and method | |
KR19980042496A (ko) | 전송 방법, 수신 방법 및 전자 기기 | |
US6286071B1 (en) | Communication control method, communication system and electronic device used therefor | |
KR20010007103A (ko) | 전자장비, 데이터 수신방법, 데이터 전송방법, 채널설정방법과 전자장비를 채널들로 그룹화하는 방법 | |
US7130523B2 (en) | Information processing method, information processing system and information processing apparatus | |
JP3862371B2 (ja) | 電子機器及び制御方法 | |
JP3704773B2 (ja) | 電子機器及びその制御方法 | |
JP3348526B2 (ja) | オーディオビデオマネージャ機器及びオーディオビデオ機器並びに通信方法 | |
US6751687B1 (en) | Method of controlling device, transmission device, and medium | |
JPH0823584A (ja) | 電子機器制御方式 | |
EP1061692A2 (en) | Controlling device, communication system and controlling method | |
JP3700303B2 (ja) | 情報信号の表示方法及び電子機器 | |
KR100763716B1 (ko) | 정보 제어 방법, 정보 처리 장치, 및 정보 제어 시스템 | |
JPH0818584A (ja) | 通信方式及び電子機器 | |
JPH10172239A (ja) | 情報信号ミキシング装置及びミキシング制御方法 | |
JP3676618B2 (ja) | パケット転送装置、及びデータ記録媒体 | |
JPH10124454A (ja) | 電子機器及びその内部の信号接続制御方法 | |
JP2003324451A (ja) | 信号処理システム、信号出力装置、信号入力装置及び通信制御方法 | |
JP3560522B2 (ja) | Ieee1394上のデータ受信装置における受信方法 | |
JPH0847059A (ja) | 出力画による入力機器選択方法 | |
JP2005176251A (ja) | データ転送方法、データ転送装置、及び制御プログラム | |
JP2005151005A (ja) | ネットワーク間を接続する通信機器およびネットワークを構成するユニット | |
KR20010071968A (ko) | 통신 방법, 통신 시스템 및 전자기기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |