JP3695006B2 - 信号処理装置および方法 - Google Patents
信号処理装置および方法 Download PDFInfo
- Publication number
- JP3695006B2 JP3695006B2 JP23624196A JP23624196A JP3695006B2 JP 3695006 B2 JP3695006 B2 JP 3695006B2 JP 23624196 A JP23624196 A JP 23624196A JP 23624196 A JP23624196 A JP 23624196A JP 3695006 B2 JP3695006 B2 JP 3695006B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- class
- predetermined
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の属する技術分野】
本発明は、信号処理装置および方法に関し、例えば、直接コンポジット標準TV信号から、Y/C分離並びにマトリクス変換、解像度創造を行うことができる信号処理装置および方法に関する。
【0002】
【従来の技術】
従来、コンポジット標準TV信号をHDTV(High Definition television)信号に変換する方法として、動き適応補間方式や倍速スキャン方式等がある。動き適応補間方式とは、動いている映像に対しては、同一フィールド内の信号を用いて走査線間の信号を疑似的に生成するライン補間を行い、静止している映像に対しては、1フィールド前の映像信号を用いて走査線間の信号を生成するフィールド補間を適用するものであり、倍速スキャン方式とは、同一のラインを2度走査することにより走査線を2倍にするものである。
【0003】
【発明が解決しようとする課題】
しかしながら、これらの手法では、解像度を上げることができないため、HDTVの画面サイズにまで画面を大きくすることはできても、画質が悪い課題があった。
【0004】
また、コンポジット信号からコンポーネント信号に変換する、いわゆるY/C分離においても、かなり高級な機種でも3次元の適応Y/C分離が行われているのが一般的であり、判断ミスのためにクロスカラーやドット妨害などによる劣化があり、これがHDTVの画面サイズに拡大されることで、かなり画質を悪くする課題があった。
【0005】
本発明はこのような状況に鑑みてなされたものであり、直接、コンポジット信号から、Y/C分離、マトリクス変換、および解像度創造を行うことができるようにするものである。
【0007】
【課題を解決するための手段】
請求項1に記載の信号処理装置は、入力された入力データの所定の注目データを、注目データを中心とするブロック内にある複数のデータどうしの相関に基づいて所定のクラスに分類する第1の分類手段と、入力データの所定の注目データを、ブロック内にある複数のデータのうちの、第1の分類手段によって分類されたクラスに基づいて求められる相関の強い方向のデータを用いてY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された入力データの所定の注目データを、入力データの空間的なパターンに基づいて符号化することにより、入力データの所定の注目データを所定のクラスに分類する第2の分類手段と、所定の演算式の係数を記憶する記憶手段と、第1の分類手段と第2の分類手段とによって分類されたクラスに応じて選択された係数と、入力された入力データとに基づく積和演算を行う演算手段とを備えることを特徴とする。
【0008】
請求項2に記載の信号処理装置は、ブロック内にある複数のデータと、ブロック内にある複数のデータに対応する、時間方向が異なる他のフレームの複数のデータとの差分の絶対値の平均値を求めることにより、入力データの所定の注目データを所定のクラスに分類する第3の分類手段を更に備え、記憶手段には、第1の分類手段、第2の分類手段、及び第3の分類手段によって分類されるクラスに応じた係数が記憶されており、演算手段は、第1の分類手段、第2の分類手段、及び第3の分類手段によって分類されたクラスに応じて選択された係数と、入力された入力データとに基づく積和演算を行うことを特徴とする。
請求項10に記載の信号処理方法は、入力された入力データの所定の注目データを、注目データを中心とするブロック内にある複数のデータどうしの相関に基づいて所定のクラスに分類する第1の分類ステップと、入力データの所定の注目データを、ブロック内にある複数のデータのうちの、第1の分類ステップの処理によって分類されたクラスに基づいて求められる相関の強い方向のデータを用いてY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された入力データの所定の注目データを、入力データの空間的なパターンに基づいて符号化することにより、入力データの所定の注目データを所定のクラスに分類する第2の分類ステップと、第1の分類ステップの処理と第2の分類ステップの処理とによって分類されたクラスに応じて、所定の演算式の係数が記憶された記憶手段から選択された係数と、入力された入力データとに基づく積和演算を行う演算ステップとを含むことを特徴とする。
【0011】
請求項1に記載の信号処理装置においては、第1の分類手段が、入力された入力データの所定の注目データを、注目データを中心とするブロック内にある複数のデータどうしの相関に基づいて所定のクラスに分類し、第2の分類手段が、入力データの所定の注目データを、ブロック内にある複数のデータのうちの、第1の分類手段によって分類されたクラスに基づいて求められる相関の強い方向のデータを用いてY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された入力データの所定の注目データを、入力データの空間的なパターンに基づいて符号化することにより、入力データの所定の注目データを所定のクラスに分類し、記憶手段が、所定の演算式の係数を記憶し、演算手段が、第1の分類手段と第2の分類手段とによって分類されたクラスに応じて選択された係数と、入力された入力データとに基づく積和演算を行う。
請求項10に記載の信号処理方法においては、第1の分類ステップにおいて、入力された入力データの所定の注目データを、注目データを中心とするブロック内にある複数のデータどうしの相関に基づいて所定のクラスに分類し、第2の分類ステップにおいて、入力データの所定の注目データを、ブロック内にある複数のデータのうちの、第1の分類ステップの処理によって分類されたクラスに基づいて求められる相関の強い方向のデータを用いてY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された入力データの所定の注目データを、入力データの空間的なパターンに基づいて符号化することにより、入力データの所定の注目データを所定のクラスに分類し、演算ステップにおいて、第1の分類ステップの処理と第2の分類ステップの処理とによって分類されたクラスに応じて、所定の演算式の係数が記憶された記憶手段から選択された係数と、入力された入力データとに基づく積和演算を行う。
【0019】
【発明の実施の形態】
図1は、本発明の信号処理装置を応用したHDTV(High Definition Television)の構成例を示すブロック図である。クラス分類回路1は、例えば、8ビットで量子化された入力コンポジット標準TV信号(SD(Standard Definition)コンポジット信号)を、入力信号の特性に基づいた所定の方法でクラス分類し、入力信号に対応するクラスを表すインデックスを生成するようになされている。遅延回路2は、クラス分類回路1からインデックスが出力されるまで、入力コンポジット標準TV信号を遅延させるようになされている。
【0020】
予測回路3は、線形一次結合式に与える係数を予め記憶し、クラス分類回路1より供給されたインデックスに応じて適応的に読み出し、遅延回路2より供給される入力コンポジット標準TV信号と積和演算を行うことにより、HDTV信号のコンポーネント信号である、Y2,Pr,Pb信号を生成し、例えば、図示せぬモニタに供給するようになされている。これにより、対応する画像がモニタに表示される。
【0021】
図2は、入力コンポジット標準TV信号の画素と、アップコンバートして出力するHDTV信号の画素位置の関係を表している。入力コンポジット標準TV信号は、4fscでサンプリングされたものとし、サブキャリアの位相を考慮し、○□等の記号で表している。中心の画素(d[8])を注目画素とし、生成するHDTV信号の画素位置を「+」で示している。各画素には、クラスを表すインデックスを生成するときに使用する画素を示すために、便宜上、番号(d[1]乃至d[15])を付けている。また、実線は偶数フィールドを表し、破線は奇数フィールドを表している。また、○および□の外側の○および□は、2フィールド前の画素を表している。
【0022】
なお、以下において説明するクラス生成は、サブキャリアの位相毎に行うものとする。
【0023】
次に、第1のクラス分類方法について説明する。第1のクラス分類は、空間内の相関性を見るためのものであり、Y/C分離を精度よく行うための役割を果たす。第1のクラス分類を行う第1の方法は、同位相の画素の水平、垂直、斜め方向の差分の絶対値を計算し、その大小関係でコード化するものである。ここでは、例として、2ビットにコード化する方法について説明する。
【0024】
まず、水平方法、垂直方向、斜め方向1(図2において、画素d[1]とd[15]を結ぶ方向)、斜め方向2(図2において、画素d[5]と画素d[11]を結ぶ方向)の画素の画素値の差分の絶対値を求める。
【0025】
cid[0]=abs(d[6]−d[10]) (水平)
cid[1]=abs(d[3]−d[13]) (垂直)
cid[2]=abs(d[1]−d[15]) (斜め1)
cid[3]=abs(d[5]−d[11]) (斜め2)
【0026】
次に、求めた差分値cid[0]乃至cid[3]の値に基づいて、以下のようにして2ビットのコード(code)を生成する。
【0027】
【0028】
即ち、水平方向の差分の絶対値がいちばん小さいクラスを0とし、それ以外で垂直方向の差分がいちばん小さいクラスを1とする。同様に、斜め方向に関して、クラス2、クラス3とする。これらのどれにも当てはまらない場合、クラス0にまとめる。このコードは、どの方向でY/C分離をすればよいかを示すコードでもあり、第1のクラス分類以外の目的にも使用することができる。
【0029】
図3は、第1のクラス分類回路の構成例を示すブロック図であり、上述した第1のクラス分類を第1の方法によって行うためのものである。第1のクラス分類回路は、入力されたコンポジット標準TV信号に対応する画素をブロック化するブロック化回路21、ブロック化した画素の画素値の差分を演算する減算器22乃至25、減算器22乃至25の出力データの絶対値を演算する絶対値演算回路26乃至29、および、絶対値演算回路26乃至29より供給されたデータに基づいて、所定の比較および判断を行い、2ビットのコードを生成し、出力する比較判断回路30より構成されている。
【0030】
入力されたSDコンポジット信号は、ブロック化回路21により、所定の画素数毎にブロック化され、減算器22乃至25にそれぞれ供給される。減算器22においては、画素d[6]の画素値と画素d[10]の画素値の差分が演算され、減算器23により、画素d[3]の画素値と画素d[13]の画素値の差分が演算され、減算器24により、画素d[1]の画素値と画素d[15]の画素値の差分が演算され、さらに、減算器25において、画素d[5]の画素値と画素d[11]の画素値の差分が演算される。
【0031】
絶対値演算回路26においては、減算器22より供給された信号の絶対値が演算され、絶対値演算回路27により、減算器23より供給された信号の絶対値が演算され、絶対値演算回路28により、減算器24より供給された信号の絶対値が演算され、さらに、絶対値演算回路29により、減算器25より供給された信号の絶対値が演算される。次に、比較判断回路30により、絶対値演算回路26乃至29より供給された差分の大きさが上述したようにして比較され、2ビットのコードに変換された後、インデックスとして出力される。
【0032】
また、時間方向の相関を見るために、画素d[8]の2フレーム前の同一位相の画素との差分の絶対値を比較判断の対象にし、3ビットにコード化することも可能である。
【0033】
空間相関を見る第1のクラス分類の第2の方法は、同位相の画素の水平、垂直、斜め方向の画素の平均値と、注目画素との差分の絶対値を計算し、その大小関係でコード化するものである。この場合も、第1の方法の場合と同様に、例として2ビットにコード化する方法について説明する。
【0034】
まず、水平方法、垂直方向、斜め方向1(図2において、画素d[1]とd[15]を結ぶ方向)、斜め方向2(図2において、画素d[5]と画素d[11]を結ぶ方向)の画素の画素値の平均値と注目画素の画素値との差分の絶対値を求める。
【0035】
cid[0]=abs((a+b)/2−d[8]) (水平)
cid[1]=abs((a2+b2)/2−d[8]) (垂直)
cid[2]=abs((d[1]+d[15])/2−d[8])(斜め1)
cid[3]=abs((d[5]+d[11])/2−d[8])(斜め2)
【0036】
次に、求めた差分値cid[0]乃至cid[3]の値に基づいて、以下のようにして2ビットのコード(code)を生成する。
【0037】
【0038】
即ち、水平方向の差分の絶対値が一番小さいクラスを0とし、それ以外で垂直方向の差分の絶対値が一番小さいクラスを1とする。同様に、斜め方向に関してクラス2,3とする。これらのどれにも当てはまらない場合、クラス0にまとめる。第2の方法で生成されるコードも、どの方向でY/C分離をすればよいのかを示すコードでもあり、第1のクラス分類以外の目的でも使用することができることは第1の方法の場合と同様である。
【0039】
図4は、第1のクラス分類回路の他の構成例を示すブロック図であり、上述した第1のクラス分類を第2の方法によって行うためのものである。この第1のクラス分類回路は、入力されたSDコンポジット信号に対応する画素をブロック化するブロック化回路31、ブロック化した画素の画素値の平均値を演算する加算器32乃至35、演算された平均値と注目画素の画素値の差分を演算する減算器36乃至39、減算器36乃至39の出力データの絶対値を演算する絶対値演算回路40乃至43、および、絶対値演算回路40乃至43より供給されたデータに基づいて、所定の比較および判断を行い、2ビットのコードを生成し、インデックスとして出力する比較判断回路44より構成される。
【0040】
入力されたSD(Standard Definition)コンポジット信号は、ブロック化回路31により、所定の画素数毎にブロック化され、加算器32乃至35に供給される。加算器32においては、画素aの画素値と画素bの画素値とが加算され、例えば、1ビットだけLSB方向にシフトされるなどして1/2が乗算され、平均値とされた後、減算器36に供給される。加算器33においては、画素a2の画素値と画素b2の画素値とが加算され、同様にして1/2が乗算され、平均値とされた後、減算器37に供給される。加算器34においては、画素d[1]の画素値と画素d[5]の画素値とが加算され、1/2が乗算され、平均値とされた後、減算器38に供給される。加算器35においては、画素d[11]の画素値と画素d[8]の画素値とが加算され、1/2が乗算され、平均値とされた後、減算器39に供給される。
【0041】
減算器36乃至39には、対応する加算器32乃至35からの演算結果がそれぞれ供給されるとともに、注目画素(この場合、画素d[8])の画素値が供給される。そして、減算器36により、加算器32からの演算結果((a+b)/2)と画素d[8]の画素値の差分が演算され、減算器37により、加算器33からの演算結果((a2+b2)/2)と画素d[8]の画素値の差分が演算され、減算器38により、加算器34からの演算結果((d[1]+d[15])/2)と画素d[8]の画素値の差分が演算され、さらに、減算器39において、加算器35からの演算結果((d[5]+d[11])/2)と画素d[8]の画素値の差分が演算される。
【0042】
絶対値演算回路40においては、減算器36より供給されたデータの絶対値が演算され、絶対値演算回路41により、減算器37より供給されたデータの絶対値が演算され、絶対値演算回路42により、減算器38より供給されたデータの絶対値が演算され、さらに、絶対値演算回路43により、減算器39より供給された信号の絶対値が演算される。次に、比較判断回路44により、絶対値演算回路40乃至43より供給された差分の大きさが上述したようにして比較され、2ビットのコードに変換された後、インデックスとして出力される。
【0043】
次に、第2のクラス分類方法について説明する。ここでは、例として、ADRC(Adaptive Dynamic Range Coding)を使用した空間パターン分類を行う場合について説明する。この第2のクラス分類は、主に、解像度成分を作るための役割を果たす。
【0044】
まず、第1のクラス分類において生成された空間相関に基づくインデックスによって、以下のようにY/C分離を行う方向を定める。
【0045】
Yについて、
code=0(水平)のとき、
Y=(d[7]+d[9])/2
code=1(垂直)のとき、
Y=(d[3]+2×d[8]+d[13])/4
code=2(斜め1)のとき、
Y=(d[2]+d[14])/2
code=3(斜め2)のとき、
Y=(d[4]+d[12])/2
【0046】
Cについて、
0度位相のとき、 I=d[8]−Y
90度位相のとき、 Q=d[8]−Y
180度位相のとき、I=Y−d[8]
270度位相のとき、Q=Y−d[8]
【0047】
このようにして求められたYIQ信号を、以下の式に従って、コンポーネントのYUV信号に変換する。(I,Qについては、前値ホールドも含む)
【0048】
Y=(Y−60)×219/140+16
B−Y=2.03×{sin(−33.0)×I+cos(−33.0)×Q)
R−Y=1.14×{cos(−33.0)×I−sin(−33.0)×Q)
U=224/140×0.564×(B−Y)+128
V=224/140×0.713×(R−Y)+128
【0049】
さらに、HDの信号であるY2PrPbに変換する場合、次式を使用する。
【0050】
Y2=219/140×{(Y−60)−0.203462×0.564×(B−Y)−0.087127×0.713×(R−Y)}+16
Pr=224/140×{1.019027×0.564×(B−Y)+0.055284×0.713×(R−Y)}+128
Pb=224/140×{0.111425×0.564×(B−Y)+1.018717×0.713×(R−Y)}+128
【0051】
以上のようにしてY/C分離後、YUV信号またはY2PrPb信号にまで変換された、コンポジット標準TV信号の画素に対応するデータは、それぞれのコンポーネント毎にADRC符号化(後述する)され、パターン分類される。
【0052】
図5は、第2のクラス分類回路の構成例を示すブロック図であり、上述した第2のクラス分類方法に従ったクラス分類を行うためのものである。第2のクラス分類回路は、コンポジット標準TV信号を遅延させるとともに、ブロック化する遅延ブロック化回路51、遅延ブロック化回路51の出力データの所定のものをそれぞれ加算する加算器52乃至55、加算器52乃至55より供給された加算結果のうちのいずれか1つを選択的に出力する選択回路56、選択回路56からの出力データと注目画素の画素値の差分を演算する減算器57、入力信号の位相に従って、減算器57からの出力データの符号を反転させる符号器58より構成されている。
【0053】
さらに、選択回路56からの出力データと、符号器58からの出力データ(YIQ信号)を入力し、マトリクス変換を行うマトリクス変換回路59、マトリクス変換回路59からの出力データに対して、コンポーネント毎にADRC符号化を行い、第2のインデックス信号を出力するADRC符号化器60乃至62より構成されている。
【0054】
入力されたSDコンポジット信号は、遅延ブロック化回路51により、遅延されるとともに、ブロック化され、加算器52乃至55に供給される。この場合、図2に示したように、画素d[7]の画素値と画素d[9]の画素値が加算器52に供給され、画素d[3]の画素値と画素d[8]の画素値と画素d[13]の画素値が加算器53に供給され、画素d[2]の画素値と画素d[14]の画素値が加算器54に供給され、画素d[4]の画素値と画素d[12]の画素値が加算器55に供給される。
【0055】
加算器52においては、画素d[7]の画素値と画素d[9]の画素値が加算され、その後、1ビットだけLSB方向にシフトするなどして1/2が乗算され、演算結果が選択回路56に供給される。加算器53においては、画素d[3]の画素値と画素d[8]の画素値が2回加算され、次に画素d[13]の画素値が加算される。その後、2ビットだけLSB方向にシフトするなどして1/4が乗算され、演算結果が選択回路56に供給される。
【0056】
加算器54においては、画素d[2]の画素値と画素d[14]の画素値が加算され、その後、1ビットだけLSB方向にシフトするなどして1/2が乗算され、演算結果が選択回路56に供給される。加算器55においては、画素d[4]の画素値と画素d[12]の画素値が加算され、その後、1ビットだけLSB方向にシフトするなどして1/2が乗算され、演算結果が選択回路56に供給される。
【0057】
選択回路56においては、上述した第1のクラス分類回路より供給されたインデックス(code)に基づいて、加算器52乃至55より供給された演算結果から、対応するものを選択し、Y信号として出力するとともに、減算器57に供給する。
【0058】
減算器57においては、選択回路56より供給されたY信号と、遅延ブロック化回路51より供給された注目画素d[8]の画素値との差分が演算され、演算結果が符号器58に供給される。符号器58においては、入力信号(注目画素)の位相に従って、適宜、減算器57からの演算結果の符号を反転し、出力する。このようにして得られたYIQ信号は、マトリックス変換回路59に供給され、上述したように、HDの信号であるY2PrPbに変換され、ADRC符号化回路60乃至62に供給され、符号化される。
【0059】
次に、ADRC符号化について説明する。図6は、ADRC符号化回路の構成例を示すブロック図である。例えば、ブロック化回路71において、Y信号について、図2における画素d[3],d[8],d[9],d[13],d[14]に相当する位置のコンポジット標準TV信号の画素のデータが集められ、ブロック化される。以下の式では、各画素の値をLiとする。ブロック化されたデータは、最大値MAX演算回路72、最小値MIN演算回路73、および遅延回路74に供給される。
【0060】
MAX演算回路72においては、そのブロック内の最大値MAXが検出され、MIN演算回路73においては、そのブロック内の最小値MINが検出される。検出されたブロック内の最大値MAXおよび最小値MINは、減算器75に供給され、その差分が演算され、ブロック内ダイナミックレンジDRと定義される。
【0061】
一方、遅延回路74より出力される各画素の値Liは、減算器76に供給され、MIN演算回路73より供給されるブロック内の最小値との間でその差分(Li−MIN)が演算される。そして、適応量子化回路77において、例えば、ブロック内の各画素値Liを8ビットより少ないビット数(n)で再量子化する場合、次式によって量子化コードXiが計算される。
【0062】
Xi=(Li−MIN)×(2n/DR)
【0063】
上記式における計算は、切り捨てにより整数化される。また、適応量子化回路77は、回路的にはROMまたはかけ算器により実現される。量子化されたデータは、並列化回路78に供給され、所定の順序に従って5画素分集められ、第2のインデックスとされる。
【0064】
もう少し回路を簡素化することを考え、1ビットで量子化するものとすると、最大値および最小値の平均値と、入力画素を比較することにより、1/0に量子化することができる。図7は、1ビットADRC符号化回路の構成例を示すブロック図である。図7に示した回路においては、図6に示した回路から、減算器76をなくし、減算器75に代えて加算器85を設け、さらに、適応量子化回路77に代えて、比較回路87を設けるようにしている。
【0065】
比較回路87においては、加算器85より供給された最大値MAXと最小値MINの加算結果を例えばLSB方向に1ビットシフトし、1/2を乗算した値、即ち、最大値と最小値の平均値と、遅延回路74より供給された入力画素(注目画素)の画素値とが比較され、1または0に量子化される。並列化回路78においては、量子化された1ビットのデータが5つ集められ、5ビットのインデックスが生成された後、出力される。
【0066】
さらに、ビットを少なくするために、例えば、図8に示すような、4つのEXCLUSIVE−ORゲート91乃至94からなるビット縮退回路を用い、5ビットのインデックスのMSB(M4)が1のとき下位の4ビット(M3,M2,M1,M0)を反転して出力し、MSBが0のとき下位の4ビットをそのまま出力するようにする。これにより、4ビットのインデックス(N0乃至N3)でパターン分類を行うことができる。
【0067】
なお、ADRC符号化の代わりに、DCT(Discrete Cosine Transform)やBTC(Block Truncation Coding)等の圧縮符号化を使用してパターン分類を行うようにすることも可能である。
【0068】
ここで、BTCとは、画面を適当な大きさのブロックに分割し、各ブロック毎に2つの階調レベルを設定し、各画素に対して1ビットの選択コードを割り当てるものである。このBTCは、画像のもつ2次元的相関を積極的に利用したものであり、4×4のブロックサイズでは、1/4の圧縮が可能である。2つの階調レベルP1,P0は、ブロック内のデータの平均値Tと標準偏差Hより、それぞれ次のように設定される。
【0069】
P1=T+H
P0=T−H
【0070】
あるいは、以下のように、平均値Tをしきい値として、ブロック内のデータをレベル方向で2分割し、各々の平均T1,T2を2つの階調レベルに設定するようにすることもできる。この場合、2つの階調レベルP1,P0は、次のようになる。
【0071】
P1=T1
P0=T2
【0072】
次に、第3のクラス分類方法について説明する。これは、基本的には、フレーム間差を計算することにより、動き検出を行うものである。第3のクラス分類方法の第1の方法は、SDコンポジット信号をそのまま演算し、クラス分類を行うものである。即ち、時間軸方向に2フレーム前に、同一のサブキャリアの位相の画素が存在することから、その画素毎の差分の絶対値の空間平均を求め、mビットの信号に量子化することにより、第3のクラスのインデックスを生成する。
【0073】
ここでは、例として、9画素の平均を求めるものとし、現フレームの9画素をd[i]、2フレーム前の9画素をd2[i](ここで、iは2,3,4,7,8,9,12,13,14)とすると、空間平均mvは、次式のようになる。
【0074】
【0075】
図9は、第3のクラス分類回路の構成例を示すブロック図であり、上述した空間平均mvを求めるための回路である。第3のクラス分類回路は、入力されたコンポジット標準TV信号を2フレーム分だけ遅延させる2フレーム遅延回路101、入力されたSDコンポジット信号と、2フレーム前のSDコンポジット信号の差分を演算する減算器102、減算器102の出力データの絶対値を演算する絶対値演算回路103、および、絶対値演算回路103の出力データを9画素分だけ集め、ブロック化し、上記式に従って加算する加算器105より構成される。
【0076】
入力されたSDコンポジット信号は、減算器102に供給されるとともに、2フレーム遅延回路101にも供給され、減算器102において、所定の画素の画素値と、2フレーム遅延回路101より供給された2フレーム前の同一位置の画素の画素値との差分が演算される。この差分は、絶対値演算回路103に供給され、その絶対値が演算された後、ブロック化回路104に供給される。例えば、図2に示した画素d[2]について、2フレーム前の同一位置の画素d2[2]との差分の絶対値が演算される。
【0077】
同様にして、図2に示した画素d[i](この場合、i=3,4,7,8,9,12,13,14)について、2フレーム前の同一位置の画素d2[i]との差分の絶対値が演算される。そして、ブロック化回路104において、これらの差分値が9画素分毎にブロック化され、加算器105に供給される。加算器105に供給されたこれらの差分値は加算された後、図示せぬ除算器等により画素数9で除算され、空間平均mvが求められ、第3のインデックスとして出力される。
【0078】
第3のクラス分類を行う第2の方法は、例えば、水平方向の2画素を用いて、一旦Y/C分離を行い、分離されたY信号のフレーム間差の絶対値の平均mvを演算し、mビットの信号に量子化することにより、第3のクラスのインデックスを生成するものである。ここでは、例として、6画素の平均を求めるものとし、現フレームの9画素をd[i]、1フレーム前の9画素をd1[i](ここで、iは1,3,5,6,8,10,11,13,15)とすると、平均mvは、次式のようになる。
【0079】
mv={abs((d[1]+d[3])/2−(d1[1]+d1[3])/2)+abs((d[3]+d[5])/2−(d1[3]+d1[5])/2)+abs((d[6]+d[8])/2−(d1[6]+d1[8])/2)+abs((d[8]+d[10])/2−(d1[8]+d1[10])/2)+abs((d[11]+d[13])/2−(d1[11]+d1[13])/2)+abs((d[13]+d[15])/2−(d1[13]+d1[15])/2)}/6
【0080】
また、Y/C分離後の画素のフレーム毎の平均値を現フレームと1フレーム前のそれぞれについて求め、それらのフレーム間差の絶対値を第3のクラスのインデックスとしてもよい。
【0081】
図10は、第3のクラス分類回路の他の構成例を示すブロック図である。この第3のクラス分類回路は、水平方向の2画素分の画素値を記憶するレジスタ111,112、それらの画素値の加算値を演算する加算器113、入力されたデータを1フレーム分だけ遅延させるフレーム遅延回路114、現フレームの画素と1フレーム前の画素の差分を演算する減算器115、減算器115により演算された差分値の絶対値を求める絶対値演算回路116、および、絶対値演算回路116からの出力データをブロック化するブロック化回路117、およびブロック化回路117からの出力を加算する加算器118より構成されている。
【0082】
入力されたSDコンポジット信号の水平方向の2つの画素は、レジスタ111および112に一旦記憶され、加算器113に供給され、加算された後、例えば、LSB方向に1ビットだけシフトするなどして1/2が乗算され、減算器115に供給されるとともに、フレーム遅延回路114にも供給される。従って、フレーム遅延回路114には、レジスタ111および112に記憶された画素に対応する1フレーム前の同一位置の画素の平均値が記憶されている。
【0083】
現フレームの所定の水平方向の2画素の平均値と、フレーム遅延回路114に記憶されている1フレーム前の対応する画素の平均値は、減算器115に供給され、その差分値(Y信号のフレーム間差)が求められる。そして、絶対値演算回路116によりその差分値の絶対値が演算され、ブロック化回路117において、ブロック化された後、加算器118に供給される。加算器118に供給された差分値は加算され、1ブロックを構成するデータ数で除算することにより、フレーム間差の平均値が演算され、第3のインデックスとして出力される。
【0084】
以上のようにして、第1乃至第3のクラスのインデックスを生成した後、これらのインデックスをひとまとめにして最終的なクラスのインデックスとする。第2のクラスについては、各コンポーネント毎に異なっているので、最終的なインデックスについても各コンポーネント毎に存在する。
【0085】
また、仮に、ここでのクラス数が非常に多くなった場合、図11に示すように、クラスの縮退を行う縮退ROM121を挿入することにより、上記クラスを表すビット数を効果的に削減することも可能である。
【0086】
次に、図1の予測回路3について説明する。予測回路3は、Y/C分離、ゲインオフセット補正、マトリクス変換、解像度創造を同時に行うものである。最終的には、HDTVの3つのコンポーネント信号Y2PrPbが出力されるが、ここでは、代表して、Y2信号のみの回路を示し、同一の回路が3つ並列に存在するものとする。
【0087】
上述した、クラス分類回路1において生成されたインデックスと、それとタイミングが合うように遅延されたコンポジット標準TV信号が予測回路3に入力される。図12は、予測回路3の構成例を示すブロック図である。予測回路3は、ゲインオフセット補正を行う補正回路131と、ブロック化を行うブロック化回路132、所定の係数を保持し、インデックス信号に従って、係数を出力する係数メモリ133−1乃至133−n、および係数メモリ133−1乃至133−nから出力された係数と、ブロック化回路132から出力された所定の画素の画素値とを乗算する乗算器134ー1乃至134−n、乗算器134−1乃至134−nから出力されたデータを加算する加算器135、および加算器135からの出力データの大きさを制限するリミッタ136より構成される。
【0088】
また、図13は、予測回路3の他の構成例を示すブロック図である。この場合、予測回路3は、ブロック化を行うブロック化回路141、所定の係数を保持し、インデックス信号に従って、係数を出力する係数メモリ142−1乃至142−n、および係数メモリ142−1乃至142−nから出力された係数と、ブロック化回路141から出力された所定の画素の画素値とを乗算する乗算器143−1乃至143−n、所定のオフセット項を出力する補正回路144、乗算器143−1乃至143−n、および補正回路144から出力されたデータを加算する加算器145、および加算器145からの出力データの大きさを制限するリミッタ146より構成される。
【0089】
図12および図13に示した予測回路3には、上述したクラス分類回路1において生成されたインデックスと、それとタイミングが合うように遅延されたコンポジット標準TV信号が入力される。インデックス信号は、係数メモリのアドレスとなり、それに応じた係数が読み出される。コンポジット信号に関しては、2通りの方法が考えられ、図12に示したように、ゲインオフセット補正後にブロック化回路132に入力されるか、または、図13に示したように、直接ブロック化回路141に入力される。
【0090】
ゲインオフセット補正を行う場合、積和演算においてはオフセット項が存在しないが、直接の場合、オフセット項を入れる必要がある。なお、ゲインオフセット補正は次式で行う。
【0091】
S2=(S1−60)×219/140+16
【0092】
ブロック化回路132,141においては、積和演算に必要な画素がブロック化されるが、ここでは、図2に示したように、現フィールドの5画素×3ライン、前フィールドの3画素×2ライン、2フィールド前の2画素×2ラインの計25画素を予測演算に使用する画素とする。勿論、他のパターンも可能である。
【0093】
積和器(乗算器134−1乃至134−nと加算器135、または乗算器143−1乃至143−nと加算器145)では、各画素と係数が乗算され、足し込まれた結果が、リミッタ回路136または146でその存在範囲を制限されて最終結果が出力される。例えば、Y2信号の場合、その値は0乃至255のうちの16乃至235、Pr信号,Pb信号の場合、それぞれ128を足し込んで、16乃至240の範囲とされる。
【0094】
次に、各クラスに対応する係数を学習によって求める方法について説明する。図14は、学習を行う学習装置の構成例を示すブロック図である。学習装置は、入力された教師信号であるHDTV信号(Y2PrPb)をダウンコンバートし、マトリクス変換し、YIQ信号に変換するマトリクス変換回路151、マトリクス変換回路151から出力されたYIQ信号をNTSC信号(コンポジット標準TV信号)にエンコードするNTSCエンコーダ153、クラス分類を行うクラス分類回路154、SDコンポジット信号を遅延させる遅延回路155、遅延回路155からの出力データのゲインオフセット補正を行う補正回路156、教師信号としてのHDTV信号を遅延し、出力する遅延回路152、補正回路156からの出力データと、遅延回路152からの出力データをブロック化するブロック化回路157、および、ブロック化回路157より出力されたデータに基づいて、最適な係数を学習する学習回路158より構成される。
【0095】
入力された教師信号としてのHDTV信号は、マトリクス変換回路151に供給されるとともに、遅延回路152にも供給され、マトリクス変換回路151に供給されたHDTV信号は、ダウンコンバートされ、マトリクス変換された後、NTSCエンコーダ153に供給される。マトリクス変換されたYIQ信号は、NTSCエンコーダ153に供給され、NTSC信号(コンポジット標準TV信号)にエンコードされた後、クラス分類回路154に供給されるとともに、遅延回路155にも供給される。
【0096】
クラス分類回路154においては、上述したようにして、入力されたSDコンポジット信号のクラスが決定され、そのクラスに対応するインデックスが生成された後、学習回路158に供給される。遅延回路155においては、入力されたSDコンポジット信号が遅延され、補正回路156に供給される。補正回路156においては、入力されたSDコンポジット信号のゲインオフセットが補正され、ブロック化回路157に供給される。
【0097】
また、遅延回路152に記憶されている教師信号としてのHDTV信号も、ブロック化回路157に供給され、ブロック化された後、学習回路158に供給される。このように、学習装置は、基本的には、クラス分類を行う部分と最小自乗法による学習を行う部分に分かれる。
【0098】
クラス分類については、上述した場合と同様であり、求められた最終インデックスをクラスの識別コードとする。これらのクラス毎に、最小自乗法による学習を行う学習回路158は、一定期間に渡ってデータを分類し、クラス毎の正規方程式を生成し、これを解くことにより、クラス毎の係数を計算する。
【0099】
次に、学習を行う場合において、多数の入力画素と所定の画素(ここでは推定誤差)との関係を求める方法として、最小自乗法を採用した場合について説明する。まず、次式(1)に示すように、上記入力画素の画素値の間に線形1次結合の関係があると仮定し、モデルを立てる。
【0100】
XW=Y ・・・(式1)
【0101】
ここで、XはNTSC信号の画素値、Wは係数、Yは変換後のHDTV信号の画素値であり、次式(2)のように表される。
【0102】
【数1】
【0103】
ここでは、オフセット補正をしない場合について説明するが、オフセット補正を行う場合、線形1次結合式に定数項が加わり、その定数項を含めて係数を求めることになる。
【0104】
次に、最小自乗法による、係数の算出方法について説明する。
【0105】
次式(3)に示すような残差方程式において、
【0106】
【数2】
【0107】
各wi(i=1,2,・・・,m)の最確値を見いだすためには、
【0108】
【数3】
【0109】
を最小にする条件、即ち、次式(4)
【0110】
【数4】
【0111】
なる、m個の条件を入れ、これを満足するw1,w2,・・・,wmを見いだせばよい。
【0112】
上記式(3)より、
【0113】
【数5】
【0114】
となり、上記式(4)の条件をi=1,2,・・・,mについて立てると、それぞれ次式(6)に示すような条件が得られる。
【0115】
【数6】
【0116】
ここで、式(3)および式(6)より、次式(7)の正規方程式が得られる。
【0117】
【数7】
【0118】
上記式(7)は、丁度未知数の数mだけある連立方程式であるから、これより最確値である各係数wiを求めることができる。正確にいうと、式(7)において、係数wiにかかる
【0119】
【数8】
のマトリクスが正則であれば解くことができる。実際には、Gauss−Jordanの消去法(掃き出し法)などの解法を用いて連立方程式を解くことになる。
【0120】
次に、最小自乗法の計算を行うハードウェアについて説明する。図15は、最小自乗法の計算を実行する計算回路の構成例を示すブロック図である。この計算回路は、図14に示した学習回路158を構成している。この計算回路には、遅延され、ゲインオフセット補正がなされたSDコンポジット信号と、遅延回路152において遅延されたHDTV信号がブロック化されて入力されるとともに、クラス分類回路154において生成されたクラスのインデックスが入力される。
【0121】
最小自乗法を行うこの計算回路は、図15に示したように、大きく分けて正規方程式を生成するための乗算アレイ161、インデックスのデコードを行うデコード部163、および加算メモリアレイ162と、係数を求めるためのCPU164より構成される。乗算器アレイ161は、注目画素位置に対して1組、加算メモリアレイ162はさらにクラスの数だけの組が存在する。
【0122】
まず、補正されたSDコンポジット信号の画素に対応するデータと、HDTV信号の画素に対応するデータは、図16に示すように、正規方程式生成回路としての乗算器アレイ161を構成する乗算器171において、各要素同士の乗算が行われ、その結果が正規方程式生成回路としての加算器メモリアレイ162に供給される。
【0123】
図17は、加算器メモリアレイ162の構成例を示すブロック図である。加算器メモリアレイ162は、加算器アレイ181とメモリアレイ(レジスタアレイ)182−1乃至182−nからなり、加算器アレイ181には、乗算器アレイ161からの乗算結果とメモリアレイ182−1乃至182−nの所定のものからの出力データが供給され、そこで加算された後、その加算結果がメモリアレイ182−1乃至182−nの所定のものに供給され、更新して記憶される。
【0124】
メモリアレイ182−1乃至182−nのうち、どれが選択されるかは、インデックスをデコードすることにより一意に決定される。即ち、インデックスによって決まるクラス毎に、メモリアレイ182−1乃至182−nの所定のものが選択され、積和演算が行われる。積和演算の結果は、メモリアレイ182−1乃至182−nの所定のものに更新して記憶される。
【0125】
なお、各々のメモリアレイの位置は、式(7)で表された正規方程式の係数wi(i=1,2,・・・,m)にかかる
【0126】
【数8】
の位置に対応する。式(7)の正規方程式から分かるように、右上の項を反転すれば、左下の項と同一となる(例えば、Xj1Xjmを反転するとXjmXj1となる)ため、各アレイは3角形の形状とされている。
【0127】
以上のようにして、ある一定期間に、クラス毎に積和演算が行われ、各画素位置、および各クラス毎に正規方程式が生成される。クラス毎の正規方程式の各項の結果は、それぞれのクラスに対応するメモリアレイ182−1乃至182−nのいずれかに記憶されている。そして、クラス毎の正規方程式の各項がCPU164に供給され、その係数が計算される。
【0128】
計算された係数の組は、図12および図13に示した予測回路の、例えばROMで構成される係数テーブル(係数メモリ133−1乃至133−n、および係数メモリ142−1乃至142−n)に書き込まれ、使用される。
【0129】
以上のようにして、従来のコンポジット標準TV信号からHDTV信号に変換する場合において、クラス適応処理を行うことにより、直接、コンポジット標準TV信号から、Y/C分離、マトリクス変換、および解像度創造を同時に行うことができ、Y/C分離による画質の劣化の改善、並びに解像度の向上を実現することができる。
【0130】
なお、上記実施例においては、全ての処理をハードウェアによって実現するようにしたが、ディジタル化されたデータを計算機に取り込むことにより、ソフトウェアによって処理するようにすることも可能である。
【0132】
【発明の効果】
請求項1に記載の信号処理装置によれば、第1の分類手段が、入力された入力データの所定の注目データを、注目データを中心とするブロック内にある複数のデータどうしの相関に基づいて所定のクラスに分類し、第2の分類手段が、入力データの所定の注目データを、ブロック内にある複数のデータのうちの、第1の分類手段によって分類されたクラスに基づいて求められる相関の強い方向のデータを用いてY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された入力データの所定の注目データを、入力データの空間的なパターンに基づいて符号化することにより、入力データの所定の注目データを所定のクラスに分類し、演算手段が、第1の分類手段と第2の分類手段とによって分類されたクラスに応じて選択された係数と、入力された入力データとに基づく積和演算を行うようにしたので、コンポジット標準TV信号からHDTV信号に変換する場合において、直接コンポジット標準TV信号からY/C分離、マトリクス変換、解像度創造を行うことができ、Y/C分離の改善、および解像度の向上を実現することができる。
【0133】
請求項2に記載の信号処理装置によれば、第3の分類手段が、ブロック内にある複数のデータと、ブロック内にある複数のデータに対応する、時間方向が異なる他のフレームの複数のデータとの差分の絶対値の平均値を求めることにより、入力データの所定の注目データを所定のクラスに分類し、演算手段が、第1の分類手段、第2の分類手段、及び第3の分類手段によって分類されたクラスに応じて選択された係数と、入力された入力データとに基づく積和演算を行うようにしたので、コンポジット標準TV信号からHDTV信号に変換する場合において、直接コンポジット標準TV信号からY/C分離、マトリクス変換、解像度創造を行うことができ、Y/C分離の改善、および解像度の向上を実現することができる。
また、請求項10に記載の信号処理方法によれば、第1の分類ステップにおいて、入力された入力データの所定の注目データを、注目データを中心とするブロック内にある複数のデータどうしの相関に基づいて所定のクラスに分類し、第2の分類ステップにおいて、入力データの所定の注目データを、ブロック内にある複数のデータのうちの、第1の分類ステップの処理によって分類されたクラスに基づいて求められる相関の強い方向のデータを用いてY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された入力データの所定の注目データを、入力データの空間的なパターンに基づいて符号化することにより、入力データの所定の注目データを所定のクラスに分類し、演算ステップにおいて、第1の分類ステップの処理と第2の分類ステップの処理とによって分類されたクラスに応じて、所定の演算式の係数が記憶された記憶手段から選択された係数と、入力された入力データとに基づく積和演算を行うようにしたので、コンポジット標準TV信号からHDTV信号に変換する場合において、直接コンポジット標準TV信号からY/C分離、マトリクス変換、解像度創造を行うことができ、Y/C分離の改善、および解像度の向上を実現することができる。
【図面の簡単な説明】
【図1】本発明の信号処理装置を応用したHDTVの構成例を示すブロック図である。
【図2】コンポジット標準TV信号の画素と、アップコンバートして出力されるHDTV信号の画素の位置関係を表す図である。
【図3】第1のクラス分類回路の構成例を示すブロック図である。
【図4】第1のクラス分類回路の他の構成例を示すブロック図である。
【図5】第2のクラス分類回路の構成例を示すブロック図である。
【図6】ADRC符号化回路の構成例を示すブロック図である。
【図7】1ビットADRC符号化回路の構成例を示すブロック図である。
【図8】ビット縮退回路の構成例を示すブロック図である。
【図9】第3のクラス分類回路の構成例を示すブロック図である。
【図10】第3のクラス分類回路の他の構成例を示すブロック図である。
【図11】縮退ROMを用いて最終インデックスを生成する方法を説明する図である。
【図12】予測回路の構成例を示すブロック図である。
【図13】予測回路の他の構成例を示すブロック図である。
【図14】学習装置の構成例を示すブロック図である。
【図15】最小自乗法を計算する計算装置の構成例を示すブロック図である。
【図16】正規方程式生成回路としての乗算器アレイの構成例を示すブロック図である。
【図17】正規方程式生成回路を構成する加算器アレイおよびメモリアレイの構成例を示すブロック図である。
【符号の説明】
1 クラス分類回路,2 遅延回路,3 予測回路,21 ブロック化回路,22乃至25 減算器,26乃至29 絶対値演算回路,30 比較判断回路,31 ブロック化回路,32乃至35 加算器,36乃至39 減算器,40乃至43 絶対値演算回路,44 比較判断回路,51遅延ブロック化回路,52乃至55 加算器,56 選択回路,57 減算器,58 符号器,59 マトリクス変換回路,60乃至62 ADRC符号化回路,71 ブロック化回路,72 MAX演算回路,73 MIN演算回路,74 遅延回路,75,76 減算器,77 適応量子化回路,78 並列化回路,85 加算器,87 比較回路,91乃至94 EXCLUSIVE−ORゲート,101 2フレーム遅延回路,102 減算器,103 絶対値演算回路,104 ブロック化回路,105 加算器,111,112 レジスタ,113 加算器,114 フレーム遅延回路,115 減算器,116 絶対値演算回路,117 ブロック化回路,118 加算器,121 縮退ROM,131 補正回路,132 ブロック化回路,133−1乃至133−n 係数メモリ,134−1乃至134−n乗算器,135 加算器,136 リミッタ,141 ブロック化回路,142−1乃至142−n 係数メモリ,143−1乃至143−n 乗算器,145 加算器,146 リミッタ,151 マトリクス変換回路,152 遅延回路,153 NTSCエンコーダ,154 クラス分類回路,155 遅延回路,156 補正回路,157 ブロック化回路,158 学習回路,161 乗算器アレイ,162 加算器メモリアレイ,163 デコード部(インデックスデコーダ),164 CPU,171 乗算器,181 加算器アレイ,182−1乃至182−n メモリアレイ
Claims (10)
- コンポジット標準TV信号に対応するデータを入力し、HDTV信号に対応するデータに変換して出力する信号処理装置において、
入力された入力データの所定の注目データを、前記注目データを中心とするブロック内にある複数のデータどうしの相関に基づいて所定のクラスに分類する第1の分類手段と、
前記入力データの所定の注目データを、前記ブロック内にある複数のデータのうちの、前記第1の分類手段によって分類されたクラスに基づいて求められる前記相関の強い方向のデータを用いてY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された前記入力データの所定の注目データを、前記入力データの空間的なパターンに基づいて符号化することにより、前記入力データの所定の注目データを所定のクラスに分類する第2の分類手段と、
所定の演算式の係数が記憶された記憶手段と、
前記第1の分類手段と前記第2の分類手段とによって分類された前記クラスに応じて選択された前記係数と、入力された前記入力データとに基づく積和演算を行う演算手段と
を備えることを特徴とする信号処理装置。 - 前記ブロック内にある複数のデータと、前記ブロック内にある複数のデータに対応する、時間方向が異なる他のフレームの複数のデータとの差分の絶対値の平均値を求めることにより、前記入力データの所定の注目データを所定のクラスに分類する第3の分類手段を更に備え、
前記記憶手段には、前記第1の分類手段、前記第2の分類手段、及び前記第3の分類手段によって分類されるクラスに応じた係数が記憶されており、
前記演算手段は、前記第1の分類手段、前記第2の分類手段、及び前記第3の分類手段によって分類された前記クラスに応じて選択された前記係数と、入力された前記入力データとに基づく積和演算を行う
ことを特徴とする請求項1に記載の信号処理装置。 - 前記係数は、前記第1の分類手段と前記第2の分類手段とによって分類された前記クラスに応じて、最小自乗法を用いた学習によって求められる
ことを特徴とする請求項1に記載の信号処理装置。 - 前記演算手段における演算式は、線形1次結合式であり、
前記入力データを直接入力する場合、オフセット項を有し、
予めゲインオフセット調整が行われた前記入力データが入力される場合、前記線形1次結合式は、オフセット項を有しない
ことを特徴とする請求項1に記載の信号処理装置。 - 前記第1の分類手段は、前記ブロック内にある、水平、垂直、斜め方向のサブキャリアが同位相のデータの差分の絶対値を大小比較することにより、相関の強い方向を特定し、前記方向に対応するコードを、前記入力データの所定の注目データの前記クラスを表すインデックスとする
ことを特徴とする請求項1に記載の信号処理装置。 - 前記第1の分類手段は、前記入力データの所定の注目データと、前記ブロック内にある、水平、垂直、斜め方向のサブキャリアが同位相のデータの平均値との差分の絶対値を大小比較することにより、相関の強い方向を特定し、前記方向に対応するコードを、前記入力データの所定の注目データの前記クラスを表すインデックスとする
ことを特徴とする請求項1に記載の信号処理装置。 - 前記第2の分類手段は、前記入力データの所定の注目データをY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された前記入力データの所定の注目データをADRC符号化したコードを、前記クラスを表すインデックスとする
ことを特徴とする請求項1に記載の信号処理装置。 - 前記第2の分類手段は、前記入力データの所定の注目データをY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された前記入力データの所定の注目データをDCT符号化、またはBTC符号化したコードを、前記クラスを表すイ ンデックスとする
ことを特徴とする請求項1に記載の信号処理装置。 - 前記第3の分類手段は、前記ブロック内にある複数のデータのうちの前記相関の強い方向のデータを用いて、前記入力データをY/C分離した後、前記ブロック内にあるY/C分離後の複数のデータと、前記ブロック内にある複数のデータに対応する、時間方向が異なる他のフレームのY/C分離後の複数のデータとの差分の絶対値の平均値を求めることにより、前記入力データの所定の注目データを前記所定のクラスに分類する
ことを特徴とする請求項2に記載の信号処理装置。 - コンポジット標準TV信号に対応するデータを入力し、HDTV信号に対応するデータに変換して出力する信号処理装置の信号処理方法において、
入力された入力データの所定の注目データを、前記注目データを中心とするブロック内にある複数のデータどうしの相関に基づいて所定のクラスに分類する第1の分類ステップと、
前記入力データの所定の注目データを、前記ブロック内にある複数のデータのうちの、前記第1の分類ステップの処理によって分類されたクラスに基づいて求められる前記相関の強い方向のデータを用いてY/C分離した後、YUV信号またはY 2 PrPb信号に変換し、変換された前記入力データの所定の注目データを、前記入力データの空間的なパターンに基づいて符号化することにより、前記入力データの所定の注目データを所定のクラスに分類する第2の分類ステップと、
前記第1の分類ステップの処理と前記第2の分類ステップの処理とによって分類された前記クラスに応じて、所定の演算式の係数が記憶された記憶手段から選択された前記係数と、入力された前記入力データとに基づく積和演算を行う演算ステップと
を含むことを特徴とする信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23624196A JP3695006B2 (ja) | 1996-09-06 | 1996-09-06 | 信号処理装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23624196A JP3695006B2 (ja) | 1996-09-06 | 1996-09-06 | 信号処理装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1084559A JPH1084559A (ja) | 1998-03-31 |
JP3695006B2 true JP3695006B2 (ja) | 2005-09-14 |
Family
ID=16997879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23624196A Expired - Fee Related JP3695006B2 (ja) | 1996-09-06 | 1996-09-06 | 信号処理装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3695006B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69835871T2 (de) | 1997-12-25 | 2007-04-05 | Sony Corp. | Verfahren und Gerät zur Signalumsetzung |
JP2000138949A (ja) | 1998-10-30 | 2000-05-16 | Sony Corp | 画像情報変換装置および変換方法 |
KR20030020094A (ko) * | 2001-09-01 | 2003-03-08 | 엘지전자 주식회사 | 디스플레이 시스템의 해상도 변환 장치 및 방법 |
-
1996
- 1996-09-06 JP JP23624196A patent/JP3695006B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1084559A (ja) | 1998-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2629238B2 (ja) | 復号装置及び復号方法 | |
WO1994014278A1 (en) | Image signal converter | |
CN1695381A (zh) | 在数字视频信号的后处理中使用编码信息和局部空间特征的清晰度增强 | |
US7711046B2 (en) | Encoding circuit | |
US6501851B1 (en) | Image encoding/decoding by eliminating color components in pixels | |
JP3695006B2 (ja) | 信号処理装置および方法 | |
US5579058A (en) | Motion detection circuit and method using spatial information | |
JP3946781B2 (ja) | 画像情報変換装置及び方法 | |
JP3327593B2 (ja) | ディジタルテレビジョン画像を伝送するテレビジョンシステム | |
JP3743077B2 (ja) | 画像信号変換装置および方法 | |
JP3400055B2 (ja) | 画像情報変換装置及び画像情報変換方法並びに画像処理装置及び画像処理方法 | |
JP3723995B2 (ja) | 画像情報変換装置および方法 | |
JP3362463B2 (ja) | フレーム補間装置 | |
JP3543339B2 (ja) | 符号化装置およびその復号装置 | |
JP3271096B2 (ja) | ディジタル画像信号処理装置 | |
JPH08307835A (ja) | クラス分類適応処理装置および方法 | |
JP3748115B2 (ja) | 画像データ復号装置及び画像データ復号方法 | |
JP3653287B2 (ja) | 画像情報変換装置及び画像情報変換方法 | |
JP3284684B2 (ja) | 高能率符号化装置および復号化装置、高能率符号化方法および復号化方法、並びに係数データの生成装置および生成方法 | |
JP3627258B2 (ja) | ディジタル画像信号の高能率符号化および復号装置 | |
JP4353294B2 (ja) | 情報信号変換装置および方法 | |
JPS63256080A (ja) | ブロツク符号化の復号装置 | |
JP3831955B2 (ja) | クラス分類適応処理装置および方法 | |
JP3767019B2 (ja) | 積和演算回路および方法 | |
JP4030141B2 (ja) | 信号処理装置および方法、並びに、演算装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |