JPH08307835A

JPH08307835A - クラス分類適応処理装置および方法

Info

Publication number: JPH08307835A
Application number: JP7136223A
Authority: JP
Inventors: Masashi Uchida; 真史内田; Tetsujiro Kondo; 哲二郎近藤; Hideo Nakaya; 秀雄中屋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-05-10
Filing date: 1995-05-10
Publication date: 1996-11-22
Anticipated expiration: 2022-01-17
Also published as: JP3870428B2

Abstract

(57)【要約】【目的】係数データをタップ毎に符号化を行うことに
より、メモリに格納される係数データの語長を有効に利
用する。【構成】供給されたＨＤデータを垂直間引きフィルタ
２、水平間引きフィルタ３を介してＳＤデータが生成さ
れ、そのＳＤデータは領域分割化回路４において、所定
の領域に分割される。ＡＤＲＣ符号化回路５によりパタ
ーン圧縮コードが生成され、そのパターン圧縮コードに
応じたクラスコードがクラスコード発生回路６から正規
方程式加算回路８へ供給される。正規方程式加算回路８
では、ＨＤデータ、ＳＤデータおよびクラスコードから
正規方程式の加算が行われ、予測係数決定回路９におい
て各クラスのタップ毎の予測係数が決定される。係数符
号化回路１０において、係数データが各タップ毎に符号
化がなされ、メモリ１１には、符号化がなされた係数デ
ータ、最小値ＭＩＮ、ダイナミックレンジＤＲが格納さ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば入力のデータ
の時空間画素をブロック化し、それを何らかの手法によ
りクラス分類し、このクラス毎に線形一次結合でモデル
化し、最小二乗法で学習することにより係数データを得
て、その係数データを用いて処理を行うクラス分類適応
処理装置および方法に関する。

【０００２】

【従来の技術】従来、クラス分類適応処理を応用したも
のとして、ＳＤ（Standerd Definition ）からＨＤ（Hi
gh Definition ）への画像情報変換装置、時空間モデル
符号化、ＭＵＳＥの画質改善、コンポジット信号のＹ／
Ｃ分離など様々なアプリケーションのアイデアが出願さ
れている。すなわち、ある大きさの時空間の画素をブロ
ック化し、これを何らかの手法（例えばＡＤＲＣ（Adap
tive Dynamic Range Coding ））によりクラス分類し、
このクラス毎に線形一次結合でモデル化、つまり予測式
を立て、最小二乗法などを用いて学習することにより係
数データを得るというものである。

【０００３】クラス分類適応処理による画像変換装置で
は、一般に図７に示すような複数のフィールドの画像デ
ータを用いて、以下のような線形一次結合式を用いて新
たな画素データの創造を行う。この式（１）におけるｙ
は創造される画素データ、ｗ_nは予測係数、ｘ_nは推定
に用いる画素データである。

【０００４】ｙ＝ｗ₁ｘ₁＋ｗ₂ｘ₂＋・・・＋ｗ_nｘ_n （１）

【０００５】上述の手順の学習によって算出された係数
データは、係数ＲＯＭあるいはＲＡＭ（以下、係数ＲＯ
Ｍと称する）に蓄えられる。演算精度を保つためには、
各係数データにある程度以上の語長を持たすことが必要
である。通常のフィルタリングあるいは適応処理の場
合、この係数データは１組あるいは高々数組である。そ
のため、各係数データの語長を長く取っても、係数デー
タを格納する係数ＲＯＭの大きさは問題にならないほど
小さく済む。

【０００６】しかしながら、一般にクラス分類適応処理
においては、図８に示すように、クラス毎に各タップに
係数データが格納され、図９に示すように、選択された
クラスの各タップの係数データが読み出される。このよ
うにクラス分類適応処理では、分割するクラス数が多い
ほど高性能の処理を実現することができる。そのため、
高い性能を要求するアプリケーションにおいては、多く
のクラスに分割する必要がある。したがって、その場
合、係数データを格納しておく係数ＲＯＭの容量は、ク
ラス数に応じて大きなものになり、そのままの形ではハ
ードウェア的に実現が困難な場合があった。

【０００７】この係数ＲＯＭの容量削減には、２つのア
プローチが考えられる。ひとつはクラス数の削減、もう
ひとつは係数データの語長の削減である。クラス数の削
減のアプローチについては他に譲ることとし、ここでは
係数データの語長の削減についてのみ考える。係数デー
タの語長の削減のもっとも単純な方法は、各係数データ
の語長を短く制限することである。例えば、元々ｎビッ
トの語長で格納されていた係数データをｎ／２ビットに
すれば、それだけで係数ＲＯＭの大きさを１／２にする
ことができる。しかしながら、係数データの語長の単純
な削除が過度に行われた場合、計算精度が著しく劣化す
るという問題がある。

【０００８】その最大の原因は、削減された語長では係
数データ自体の誤差が大きくなるため、結果的に復号結
果の誤差が大きくなるというものであるが、さらに従来
の手法では与えられた語長のすべてを有効に使っていな
いという理由も存在する。これについて詳しく述べる。

【０００９】係数データを６ビットの語長で係数ＲＯＭ
に格納することを考える。通常、６ビットの領域は、上
位１ビットを符号領域、下位５ビットをデータ領域とし
て使用される。例えば、フィルタの各係数データが｛-
0.276,+1.321,+0.569,+0.336｝であるような４タップの
フィルタがあったとすると、係数データの絶対値の最大
値の２のベキ乗倍がデータ領域である５ビットの範囲を
超えないような、すなわち３１以下となるような２のベ
キ乗数を選択し、それを乗ずることにより、各係数デー
タをデータ領域に格納する。

【００１０】すなわち、この場合は、係数データの絶対
値の最大値が1.321 であり、その３２倍は、42.272とな
り３１を超えるため、各係数データに１６を乗ずること
により、データを係数ＲＯＭに格納する。各係数データ
の絶対値の１６倍は、｛4.416,21.136,9.104,5.376｝と
なり、これらの値を、例えば四捨五入した値、すなわち
｛4,21,9,5｝が係数ＲＯＭの下位５ビットに格納される
ことになる。

【００１１】ところで、本来６ビットの領域は、±３１
を表現できる。しかしながら、上述の例では、最大値が
２１、最小値が−５であり、その領域を有効利用してい
ないことがわかる。これが、係数データの誤差の増大に
つながり、結果として計算精度の劣化を招いているわけ
である。

【００１２】特に、クラス分類適応処理においては、係
数データの分布特性がタップに依って異なることも多
い。すなわち、全係数データを見たときには、係数デー
タのダイナミックレンジが非常に大きい場合でも、各タ
ップ内で係数データを見た場合、クラスに依らずそれほ
ど係数データの変化が大きくない場合もある。

【００１３】例えば、全係数データを見たときの係数デ
ータの絶対値の最大値が、2.068 であった場合、上述と
同様に６ビットで記録しようとすると、2.068 ×16＝3
3.088であるので、３１を超えるから、各係数データに
８を掛けたものが格納されることになる。ところが、あ
るタップ内で見たとき、係数データの最大値が+0.651、
最小値が+0.488だったとすると、それぞれに８を掛ける
と+0.651は5.028 となるため５として、+0.488は3.904
となるため４として格納されることになる。すなわち、
このタップの係数データは、0.488 〜0.651 の間の種々
の値を取っているにも拘らず、６ビットの語長に制限さ
れて格納された場合、このタップの係数データはわずか
２つの値で表現されることになってしまう。このような
場合、特に本来表現できる領域を活かし切れていないこ
とが顕著である。

【００１４】

【発明が解決しようとする課題】この発明は、上述の問
題点に鑑みてなされたものであるり、クラス分類適応処
理において、容量を削減しても結果の劣化が最小限にと
どまるようなクラス分類適応処理装置および方法の提供
を目的とする。

【００１５】

【課題を解決するための手段】請求項１に記載の発明
は、ディジタル画像信号を、より画素数の多いディジタ
ル画像信号に変換するようにした画像情報変換装置にお
いて、外部から供給された画像情報を時空間的に近傍に
位置する複数の画像データからなる複数のブロックに分
割する画像情報分割手段と、画像情報分割手段により分
割されたブロック毎に画像情報のレベル分布のパターン
が検出され、検出されたパターンに基づいて、ブロック
の画像情報が属するクラス情報を出力するクラス検出手
段と、外部から供給された画像情報を、外部から供給さ
れた画像情報よりも高い解像度の画像情報に変換するた
めの情報である推定式の係数データであって、正規化さ
れた係数データがクラス毎に記憶されており、クラス検
出手段からのクラス情報に応じて係数データを出力する
係数データ記憶手段と、係数データ記憶手段から供給さ
れた係数データに応じて、外部から供給された画像情報
を、外部から供給された画像情報よりも高い解像度の画
像情報に変換して出力する画像変換手段とを有すること
を特徴とする画像情報変換装置である。

【００１６】さらに、請求項２に記載の発明は、より画
素数の多いディジタル画像信号に対してフィルタを用い
てディジタル画像信号の画素数を減少させるフィルタ手
段と、減少した画素数を時空間的に近傍に位置する複数
の画像データからなる複数のブロックに分割する画像情
報分割手段と、画像情報分割手段により分割されたブロ
ック毎に画像情報のレベル分布のパターンが検出され、
検出されたパターンに基づいて、ブロックの画像情報が
属するクラス情報を出力するクラス検出手段と、より画
素数の多いディジタル画像信号と画素数が減少したディ
ジタル画像信号とから係数データを生成する係数データ
生成手段と、係数データを正規化し、正規化された係数
データをクラス情報に応じて記憶するメモリとを有する
ことを特徴とする画像情報変換装置である。

【００１７】また、請求項４に記載の発明は、ディジタ
ル画像信号を、より画素数の多いディジタル画像信号に
変換するようにした画像情報変換方法において、外部か
ら供給された画像情報を時空間的に近傍に位置する複数
の画像データからなる複数のブロックに分割するステッ
プと、分割されたブロック毎に画像情報のレベル分布の
パターンが検出され、検出されたパターンに基づいて、
ブロックの画像情報が属するクラス情報を出力するステ
ップと、外部から供給された画像情報を、外部から供給
された画像情報よりも高い解像度の画像情報に変換する
ための情報である推定式の係数データであって、正規化
された係数データがクラス毎に記憶されており、クラス
情報に応じて係数データを出力するステップと、係数デ
ータに応じて、外部から供給された画像情報を、外部か
ら供給された画像情報よりも高い解像度の画像情報に変
換して出力するステップとを有することを特徴とする画
像情報変換方法である。

【００１８】さらに、請求項５に記載の発明は、より画
素数の多いディジタル画像信号に対してフィルタを用い
てディジタル画像信号の画素数を減少させるステップ
と、減少した画素数を時空間的に近傍に位置する複数の
画像データからなる複数のブロックに分割するステップ
と、分割されたブロック毎に画像情報のレベル分布のパ
ターンが検出され、検出されたパターンに基づいて、ブ
ロックの画像情報が属するクラス情報を出力するステッ
プと、より画素数の多いディジタル画像信号と画素数が
減少したディジタル画像信号とから係数データを生成す
るステップと、係数データを正規化し、正規化された係
数データをクラス情報に応じて記憶するステップとを有
することを特徴とする画像情報変換方法である。

【００１９】

【作用】クラス分類適応処理装置および方法では、係数
データの語長を短くして格納する際、ＡＤＲＣ等の処理
によりデータを正規化した形で格納する。これにより、
データ語長を最大限に有効利用できるので、短い語長で
も係数データの誤差が小さくなる。特に、０をまたいで
分布するような係数データに関しては、本来０であった
係数データが語長制限後も必ず０になるような方式の語
長制限を行うことにより、本来０であった係数データが
誤差を持つことによる画質劣化を押さえる。

【００２０】

【実施例】以下、この発明の画像信号変換装置および方
法の実施例について図面を参照しながら説明する。図１
は、この一実施例、すなわち画像信号変換装置のＲＯＭ
テーブルに格納される係数データの作成方法について説
明したブロック図である。

【００２１】係数データを学習により得るためには、ま
ず、既に知られているＨＤ画像に対応した、ＨＤ画像の
１／４の画素数のＳＤ画像を生成する。具体的には、理
想フィルタ回路により、入力端子１を介して供給される
ＨＤデータの垂直方向の画素を垂直間引きフィルタ２に
より、フィールド内の垂直方向の周波数が１／２になる
ように間引き処理し、さらに水平間引きフィルタ３によ
り、ＨＤデータの水平方向の画素を間引き処理すること
により、１／４の画素数のＨＤ画像、すなわちＳＤ画像
が生成される。

【００２２】水平間引きフィルタ３の出力信号は、領域
分割化回路４に供給される。領域分割化回路４では、供
給されたＳＤ画像信号が複数の領域に分割される。複数
の領域に分割されたＳＤ画像信号は、ＡＤＲＣ符号化回
路５に供給される。

【００２３】ＡＤＲＣ符号化回路５は、分割された領域
毎に供給されるＳＤデータの一次元的あるいは二次元的
なレベル分布のパターンを検出すると共に、各領域の全
てのデータあるいは一部のデータを、例えば８ビットの
ＳＤデータから２ビットのＳＤデータに圧縮するような
演算を行うことによりパターン圧縮データを生成し、こ
のパターン圧縮データをクラスコード発生回路６に供給
する。

【００２４】クラスコード発生回路６は、ＡＤＲＣ符号
化回路５から供給されるパターン圧縮データに基づい
て、その領域が属するクラスを決定し、そのクラスを示
すクラスコードを出力するものである。クラスコード発
生回路６は、クラスコードを正規方程式加算回路８に出
力する。

【００２５】正規方程式加算回路８には、クラスコード
発生回路６の出力データの他に、領域分割化回路４より
供給されたＳＤデータ、水平間引きフィルタ３より供給
されたＨＤデータが入力される。正規方程式加算回路８
は、これらのデータを用いて、正規方程式の加算を行
い、全てのトレーニングデータの入力が終了した後、予
測係数決定回路９に正規方程式データを出力する。

【００２６】予測係数決定回路９は、正規方程式を掃き
出し法などの一般的な行列解法を用いてそれを解き、予
測係数を算出する。算出された予測係数は、係数符号化
回路１０に供給される。予測係数決定回路９により算出
された予測係数は、係数符号化回路１０において、ＡＤ
ＲＣの符号化を行うことにより係数データが正規化され
メモリ１１に格納される。より具体的には、ＡＤＲＣを
用いて係数データの正規化を行うことによりデータ領域
の持つ語長の範囲を完全に活かした格納データ生成方式
が行われる。

【００２７】ここで、係数符号化回路１０とメモリ１１
のより詳細なブロック図の一例を図２に示す。予測係数
決定回路９から供給される係数データが入力端子１６を
介してタップ分割回路１８へ供給され、供給される係数
データに応じたコントロール信号が入力端子１７からタ
ップ分割回路１８へ供給される。タップ分割回路１８で
は、そのコントロール信号に基づいて供給された係数デ
ータを各タップに分割する。各タップに分割された係数
データは、それぞれのタップの端子を介してＡＤＲＣエ
ンコード回路１９へ供給される。

【００２８】ＡＤＲＣエンコード回路１９において、係
数データが各タップ毎に最大値ＭＡＸおよび最小値ＭＩ
Ｎなどが検出され、ＡＤＲＣエンコードが行われメモリ
１１へ供給される。メモリ１１では、入力端子１７から
のコントロール信号に応じて所定のクラスおよび所定の
タップへ格納される。

【００２９】すなわち、ＡＤＲＣエンコード回路１９₀
では、各クラスのタップ０の最大値ＭＡＸおよび最小値
ＭＩＮが検出され、ＡＤＲＣエンコードが行われる。同
様に、ＡＤＲＣエンコード回路１９₁では、各クラスの
タップ０の最大値ＭＡＸおよび最小値ＭＩＮが検出さ
れ、ＡＤＲＣエンコードが行われる。このＡＤＲＣエン
コード回路１９において、エンコードされた係数データ
は、図３に示すように、タップ毎に各クラスに格納さ
れ、さらに最小値ＭＩＮとダイナミックレンジＤＲもタ
ップ毎に格納される。

【００３０】この一例では、最小値ＭＩＮとダイナミッ
クレンジＤＲがタップ毎に格納されているが、タップ毎
に格納されるデータは、最大値ＭＡＸと最小値ＭＩＮま
たは最大値ＭＡＸとダイナミックレンジＤＲでも良い。
さらに、この格納されたデータは、エンコードされる前
のデータで格納される。

【００３１】このような手法は、係数データがタップ毎
に相関を持っているため、効率の良い量子化が行われ
る。さらに、タップによって、係数データのレベルの集
中が高いものと、低いものとがあるため、量子化を行う
ときの割り当てビット数を変えても良い。

【００３２】上述したように従来の手法によると、予測
係数決定回路９により算出された予測係数は、そのまま
メモリ１１に格納されていた。その場合、メモリの大き
さにより語長が制限され、単純に下位ビットデータが削
減された形で格納されていた。そのため、語長が短く制
限された場合、係数データの誤差が大きくなり、結果的
に計算精度が劣化する現象を引き起こす。

【００３３】この実施例において、ＡＤＲＣを用いて係
数データの正規化を行うことにより本来格納できる領域
の範囲を完全に活かした格納データ生成方式を行う。本
来、ＡＤＲＣは、ＶＴＲ向け高能率符号化用に開発され
た適応的再量子化法であるが、ここでは、格納データ生
成のための正規化に使用している。ＡＤＲＣ回路は、係
数データのダイナミックレンジをＤＲ、格納するデータ
の語長をｎ、各係数データのデータレベルをＬ、再量子
化コードすなわち係数ＲＯＭに格納するコードをＱとし
て以下の式（２）により係数データの最大値ＭＡＸと最
小値ＭＩＮとの間を指定されたビット長で均等に分割し
て再量子化を行うことにより、正規化を実施する。扱う
データが自然数ではなく、符号付きの小数点データであ
るため通常のＡＤＲＣとは多少異なっているが原理的に
は同一である。

【００３４】ＤＲ＝ＭＡＸ−ＭＩＮＱ＝〔（Ｌ−ＭＩＮ）・２ⁿ／ＤＲ〕（２）ただし、Ｑの最大値は２ⁿ−１とする。

【００３５】ここで、係数データの最大値ＭＡＸおよび
最小値ＭＩＮの検出は、各タップ毎に行われる。これ
は、クラスが変化しても同一タップ内の係数データは、
一般的にそれほど大きく変化せず、同一タップ内で最大
値ＭＡＸおよび最小値ＭＩＮを取ることによって、その
ダイナミックレンジＤＲを小さくすることができること
が多いからである。また、上述したように最小値ＭＩＮ
とダイナミックレンジＤＲ、最大値ＭＡＸと最小値ＭＩ
Ｎあるいは最大値ＭＡＸとダイナミックレンジＤＲは、
データ長を削減する前の語長で格納する。この手法を用
いることにより、データ語長を可能な限り有効に使うこ
とが出来るので単純な足切り等の手法により語長を削減
した場合より、語長制限により係数データの誤差を大幅
に減らすことができる。したがって、最終的な誤差も減
らすことができる。

【００３６】まとめると、従来の係数ＲＯＭの生成にお
いては、図８に示すように、予測係数決定回路により決
定された係数データをそのまま、あるいは足切りをする
かたちで係数ＲＯＭに格納してたのに対して、この実施
例においては、図３に示すように、各タップ毎の係数デ
ータに対してＡＤＲＣ処理を行い、すなわち各タップ毎
に係数データの正規化を行い係数データの語長を最大限
有効に使う形で格納することにより、係数データの誤差
を減らすというものである。

【００３７】続いて、上述の手法により生成された係数
ＲＯＭを使用し、実際にクラス分類適応処理を用いた画
像信号変換装置の信号処理の概略的構成を図４に示す。
２１で示す入力端子から、ＳＤデータが供給される。こ
のＳＤデータは、外部から供給された画像情報、例えば
いわゆるＮＴＳＣ方式の映像信号がディジタル化された
ものである。入力端子２１から供給されたＳＤデータ
は、領域分割化回路２２に供給される。

【００３８】領域分割化回路２２は、生成するＨＤ画素
の時間的、空間的に近傍に位置するＳＤ画素を抽出する
処理を行う。領域分割化回路２２により抽出された複数
のＳＤ画素がクラス分類回路２３および遅延回路２７に
供給される。遅延回路２７は、クラス分類回路２３、ク
ラスコード発生回路２４、ＲＯＭテーブル２５、係数復
号回路２６の処理に必要な時間だけデータを遅延させて
推定演算回路２８に出力する。

【００３９】クラス分類回路２３は、領域毎に供給され
るＳＤ画素の１次元的あるいは２次元的なレベル分布の
パターンを検出するためのものである。例えば、ＡＤＲ
Ｃをクラス分類回路２３で用いることにより、各領域の
ＳＤ画素を例えば８ビットのＳＤ画素から２ビットのＳ
Ｄ画素に圧縮するような演算を行うとにより、各領域で
のパターン圧縮データを形成し、このパターン圧縮デー
タをクラスコード発生回路２４に供給する。

【００４０】クラスコード発生回路２４は、クラス分類
回路２３から供給されるパターン圧縮データに基づい
て、その領域が属するクラスを検出し、そのクラスを示
すクラスコードがＲＯＭテーブル２５へ供給される。こ
のクラスコードは、ＲＯＭテーブル２５からの読み出し
アドレスを示すものとなっている。

【００４１】ＲＯＭテーブル２５には、上述のような手
法により、線形推定式を用いてＳＤ画素に対応するＨＤ
画素を算出するための係数データが各クラス毎に記憶さ
れている。これは、線形推定式によりＳＤ画素を、この
画像情報よりも高い解像度の画像情報である、いわゆる
ハイビジョンの規格に合致したＨＤ画素に変換するため
の情報である。ＲＯＭテーブル２５からは、クラスコー
ドで示されるアドレスによって、そのクラスの係数デー
タが読み出され、この係数データは、係数復号回路２６
に供給される。

【００４２】上述した図９に示すように従来の係数ＲＯ
Ｍには、生成された係数データがそのまま格納されてい
た。そのため、クラスコードに示されるアドレスから、
そのクラスの係数データが読み出され、その係数データ
は推定演算回路２８に送られ、推定演算回路２８におい
て、演算が実施されていた。しかしながら、このような
従来の手法では係数ＲＯＭの語長分のデータがフルに使
い切れていないため、係数データの語長を短縮したとき
に計算精度の劣化が起こりやすい。

【００４３】この発明のクラス分類適応処理装置の係数
ＲＯＭには先に説明したように係数データがＡＤＲＣに
よって符号化された形で格納されている。そこで、この
係数復号回路２６では、ＲＯＭテーブル２５に格納され
ている、例えば最小値ＭＩＮ、ダイナミックレンジＤＲ
および符号化された係数データＱを用いて、以下の式
（３）により係数データのＡＤＲＣの復号化を行う。係
数復号回路２６において、生成された復号値Ｌは、推定
演算回路２８に供給される。

【００４４】Ｌ＝〔Ｑ・ＤＲ／２ⁿ＋ＭＩＮ＋０．５〕（３）

【００４５】まとめると、従来の係数ＲＯＭは、正規方
程式を解いて生成されたままの（あるいはその値を単純
に足切りをした）係数データが格納されていたため、図
７に示すように、所定のクラスの係数データを参照する
ことにより、そのままの形で推定演算を行うことが出来
たが、この実施例では、係数データがＡＤＲＣエンコー
ドされた形で格納されているため、図５に示すように、
それぞれＡＤＲＣデコードした後、推定演算を行う必要
がある。

【００４６】推定演算回路２８は、遅延回路２７を介し
て領域分割化回路２２から供給されるＳＤ画素および係
数復号回路２６から供給される係数データを用いて、Ｓ
Ｄ画素に対応するＨＤ画素を算出する。作成されたＨＤ
画素は、水平補間フィルタ２９に供給される。

【００４７】水平補間フィルタ２９は、補間処理により
水平方向の画素数を２倍にするものである。水平補間フ
ィルタ２９の出力は、出力端子３０を介して出力され
る。この出力端子３０を介して出力されるＨＤデータ
は、例えばＨＤテレビジョン受像器やＨＤビデオテープ
レコーダ装置等に供給される。

【００４８】ここで、上述の処理では、本来の大きさが
０であった係数データが、時によっては誤差を持ち、創
造画像の品質に影響を与える場合があるため、本来０で
あった係数データは、ＡＤＲＣ処理による係数語長削減
後も、必ず０とするための他の実施例を図３に示す。予
測係数決定回路９により算出された予測係数は、メモリ
３１に蓄えられる。メモリ３１から読み出された各予測
係数は、ＡＤＲＣエンコード回路３２により、まず上述
のような通常のＡＤＲＣ処理により各タップ毎にＡＤＲ
Ｃエンコードが行われる。ＡＤＲＣエンコードされた係
数データ、最小値ＭＩＮ、最大値ＭＡＸおよびダイナミ
ックレンジＤＲは、メモリ３３に格納される。メモリ３
３のデータは、ＡＤＲＣデコード回路３４に供給され
る。

【００４９】ＡＤＲＣデコード回路３４は、以下の式
（４）により、エンコードされた各係数データのデコー
ドを行う。デコードされた各係数データは、絶対値化回
路３５に供給される。絶対値化回路３５は、デコードさ
れた各係数データの絶対値化を行う。絶対値化された各
係数データおよびＡＤＲＣデコード回路３４から供給さ
れる絶対値化する前の各係数データは、絶対値最小値検
出回路３６に供給される。

【００５０】Ｌ＝Ｑ・ＤＲ／２ⁿ＋ＭＩＮ（４）

【００５１】絶対値最小値検出回路３６は、絶対値化さ
れた各係数データの中から、最小となるデータ｜ａ｜を
選択し、それを導くような絶対値化前の係数データａを
ＡＤＲＣデコード回路３４から供給される係数データの
中から検出し、その値を加算器３７に供給する。加算器
３７は、メモリ３３から供給された最小値ＭＩＮに、係
数データａを足し込む。このデータを新たな最小値ＭＩ
Ｎ´と呼ぶことにする。すなわち、新最小値ＭＩＮ´は
式（５）で算出される。新最小値ＭＩＮ´は、再ＡＤＲ
Ｃエンコード回路３８に供給される。

【００５２】ＭＩＮ´＝ＭＩＮ＋ａ（５）

【００５３】再ＡＤＲＣエンコード回路３８は、メモリ
３１から供給される各予測係数と、メモリ３３から供給
されるダイナミックレンジＤＲ、および加算器３７から
供給される新最小値ＭＩＮ´を用いて、式（６）によ
り、再びＡＤＲＣエンコードを行う。

【００５４】Ｑ´＝〔（Ｌ−ＭＩＮ´）・２ⁿ／ＤＲ〕（６）

【００５５】ただし、Ｑ´の最大値は２ⁿ−１、Ｑ´の
最小値は０とする。エンコードされた各係数データＱ´
およびダイナミックレンジＤＲ、新最小値ＭＩＮ´は、
メモリ３９に格納される。

【００５６】ところで、各タップの係数データが０をま
たいで分布していない場合、０を保つような語長制限に
は、あまり意味がなく、むしろわずかながら誤差を増加
させる恐れがあるため、０を保つような語長制限を行わ
ないほうが望ましい。そこで、メモリ３３から供給され
た最大値ＭＡＸおよび最小値ＭＩＮを用いて、判定回路
４０において、予測係数が０をまたいで分布しているか
否かを判定する。

【００５７】予測係数が０をまたいで分布していると判
定された場合、他の実施例に示すように０を保つような
語長制限法が好ましいため、メモリ３９に格納されてい
る係数データＱ´およびダイナミックレンジＤＲ、新最
小値ＭＩＮ´を処理結果として出力する。一方、予測係
数が０をまたいで分布していないと判断された場合、従
来の語長制限法が好ましいため、メモリ３３に格納され
ている係数データＱおよびダイナミックレンジＤＲ、最
小値ＭＩＮを処理結果として出力する。出力された処理
結果は、メモリ１１に供給され、係数ＲＯＭとして使用
される。

【００５８】例えば、あるタップの係数データの分布が
｛-1.432,0.0,-0.691,0.518 ｝として、予測係数決定回
路９からメモリ３１へ要求された場合、ＡＤＲＣエンコ
ード回路３２では、通常のＡＤＲＣによる２ビットの語
長制限が行われる。その結果は、メモリ３３に格納され
る。このＡＤＲＣエンコード回路３２において、行われ
るＡＤＲＣエンコードでは、最大値ＭＡＸが0.518 、最
小値ＭＩＮが-1.432が用いられる。これらの値を用いて
ＡＤＲＣエンコード回路３２では、係数データのＡＤＲ
Ｃエンコードが行われる。そのエンコードされた係数デ
ータＱは、最小値ＭＩＮおよびダイナミックレンジＤＲ
とともにメモリ３３へ格納される。

【００５９】ＡＤＲＣデコード回路３４では、ＡＤＲＣ
エンコード回路３２において、エンコードされた係数デ
ータＱのデコードがなされる。デコードがなされた係数
データ｛-1.432,-0.132,-0.782,0.518｝の分布の中から
絶対値の最小値となるデータ｜ａ｜が検出され、検出さ
れたデータ｜ａ｜と対応する係数データａ（＝-0.132）
は、最小値ＭＩＮ（＝-1.432）と加算され、新最小値Ｍ
ＩＮ´（-0.132＋(-1.432)＝-1.564）として再ＡＤＲＣ
エンコード回路３８へ供給される。この再ＡＤＲＣエン
コード回路３８では、新最小値ＭＩＮ´を使用してＡＤ
ＲＣエンコード回路３２でエンコードされた係数データ
が再びエンコードされ、その結果は、メモリ３９に格納
される。

【００６０】判定回路４０では、この係数データが０を
またいで分布しているか否が判定される。係数データが
０をまたいで分布している場合、絶対値最小値検出回路
３６から出力される係数データａは、マイナスの値とな
るため、再ＡＤＲＣエンコード回路３８では、最小値Ｍ
ＩＮが係数データａのレベル分シフトが行われる。すな
わち、ＡＤＲＣエンコードさらにＡＤＲＣデコードを行
うことによって、本来0.0 であった係数データが-0.132
の値となる。そこで、本来0.0 であった係数データを0.
0 とするために、-0.132だけ最小値ＭＩＮ（＝-1.432）
のシフトを行うことよって、ＡＤＲＣエンコードされた
0.0 の値を持つ係数データは、ＡＤＲＣデコードされた
ときも0.0 の値となる。

【００６１】通常の係数ＲＯＭ生成においては、図６に
示すように、予測係数決定回路により決定された係数デ
ータをそのまま、あるいは足切りをするかたちで係数Ｒ
ＯＭに格納していた。これに対して、他の実施例は、図
４に示すように、各タップの係数データに対してＡＤＲ
Ｃ処理を行い、すなわち係数データの正規化をして係数
データの語長を最大限有効に使う形で格納することによ
り、係数データの誤差を減らす。この際、０をまたぐよ
うな分布をしている係数データに関しては、上述のよう
に０をキープするような係数データの語長が行われてい
る。

【００６２】なお、エンコード時には、係数データが０
をまたいで分布している場合と０をまたいで分布してい
ない場合とで処理を変えているが、このデコード側では
処理を切り換える必要はない。そのため、デコード側
は、従来の構成で良い。

【００６３】なお、上述の説明では、最小値ＭＩＮをシ
フトさせることにより、０をキープするようなＡＤＲＣ
処理を行ったが、必ずしもこの方式である必要はない。
例えば、デコード時にも最も０に近いようなデコードデ
ータは、０としてデコードすることが可能である。

【００６４】なお、上述の説明では略したが、係数復号
回路２６と推定演算回路２８の間にゲイン補正回路を設
けても良い。

【００６５】

【発明の効果】この発明に依れば、係数データをＡＤＲ
Ｃにより正規化して格納することにより記録語長を最大
限に有効利用できるので、同じ記録語長でも、係数デー
タの誤差を押さえることができ、結果的に計算結果の誤
差を小さくすることができる。

【００６６】また、この発明に依れば、０をまたぐ分布
を持つ係数データに関しては、０をキープするようなエ
ンコードを実現することにより、本来０であった係数デ
ータが誤差を持つことによる画質劣化を軽減することが
できる。

【図面の簡単な説明】

【図１】この発明に係る画像情報変換装置の学習時の実
施例である。

【図２】この発明の係数ＲＯＭ生成の実施例を示すブロ
ック図である。

【図３】この発明に係る係数ＲＯＭ生成の動作を説明す
るための略線図である。

【図４】この発明に係る画像情報変換装置の実施例であ
る。

【図５】この発明に係る係数ＲＯＭの動作を説明するた
めの略線図である。

【図６】この発明の係数ＲＯＭ生成の他の実施例を示す
ブロック図である。

【図７】クラス分類適応処理を説明するための略線図で
ある。

【図８】従来の係数ＲＯＭ生成の動作を説明するための
略線図である。

【図９】従来の係数ＲＯＭの動作を説明するための略線
図である。

【符号の説明】

２垂直間引きフィルタ３水平間引きフィルタ４領域分割化回路５ＡＤＲＣ回路６クラスコード発生回路８正規方程式加算回路９予測係数決定回路１０係数符号化回路

Claims

【特許請求の範囲】

【請求項１】ディジタル画像信号を、より画素数の多
いディジタル画像信号に変換するようにした画像情報変
換装置において、外部から供給された画像情報を時空間的に近傍に位置す
る複数の画像データからなる複数のブロックに分割する
画像情報分割手段と、上記画像情報分割手段により分割された上記ブロック毎
に画像情報のレベル分布のパターンが検出され、上記検
出されたパターンに基づいて、上記ブロックの画像情報
が属するクラス情報を出力するクラス検出手段と、上記外部から供給された画像情報を、上記外部から供給
された画像情報よりも高い解像度の画像情報に変換する
ための情報である推定式の係数データであって、正規化
された係数データが上記クラス毎に記憶されており、上
記クラス検出手段からの上記クラス情報に応じて上記係
数データを出力する係数データ記憶手段と、上記係数データ記憶手段から供給された上記係数データ
に応じて、上記外部から供給された画像情報を、上記外
部から供給された画像情報よりも高い解像度の画像情報
に変換して出力する画像変換手段とを有することを特徴
とする画像情報変換装置。
【請求項２】より画素数の多いディジタル画像信号に
対してフィルタを用いてディジタル画像信号の画素数を
減少させるフィルタ手段と、上記減少した画素数を時空間的に近傍に位置する複数の
画像データからなる複数のブロックに分割する画像情報
分割手段と、上記画像情報分割手段により分割された上記ブロック毎
に画像情報のレベル分布のパターンが検出され、検出さ
れた上記パターンに基づいて、上記ブロックの画像情報
が属するクラス情報を出力するクラス検出手段と、上記より画素数の多いディジタル画像信号と上記画素数
が減少したディジタル画像信号とから係数データを生成
する係数データ生成手段と、上記係数データを正規化し、正規化された係数データを
上記クラス情報に応じて記憶するメモリとを有すること
を特徴とする画像情報変換装置。
【請求項３】請求項２に記載の画像情報変換装置にお
いて、上記より画素数の多いディジタル画像信号と上記画素数
が減少したディジタル画像信号とから係数データを生成
し、生成された上記係数データに対して、ＡＤＲＣ符号
化する係数データ処理手段とからなり上記ＡＤＲＣ符号
化は、ブロック内に含まれる複数の係数データの最大値
および上記複数の係数データの最小値を検出する手段
と、上記最大値および最小値から上記ブロックのダイナミッ
クレンジを検出する手段と、上記ダイナミックレンジを規定する値を基準とした相対
的なレベル関係を持つように修正された修正入力データ
を形成する手段と、上記修正入力データを元の量子化ビット数以下のビット
数で量子化する手段とからなることを特徴とする画像情
報変換装置。
【請求項４】ディジタル画像信号を、より画素数の多
いディジタル画像信号に変換するようにした画像情報変
換方法において、外部から供給された画像情報を時空間的に近傍に位置す
る複数の画像データからなる複数のブロックに分割する
ステップと、分割された上記ブロック毎に画像情報のレベル分布のパ
ターンが検出され、上記検出されたパターンに基づい
て、上記ブロックの画像情報が属するクラス情報を出力
するステップと、上記外部から供給された画像情報を、上記外部から供給
された画像情報よりも高い解像度の画像情報に変換する
ための情報である推定式の係数データであって、正規化
された係数データが上記クラス毎に記憶されており、上
記クラス情報に応じて上記係数データを出力するステッ
プと、上記係数データに応じて、上記外部から供給された画像
情報を、上記外部から供給された画像情報よりも高い解
像度の画像情報に変換して出力するステップとを有する
ことを特徴とする画像情報変換方法。
【請求項５】より画素数の多いディジタル画像信号に
対してフィルタを用いてディジタル画像信号の画素数を
減少させるステップと、上記減少した画素数を時空間的に近傍に位置する複数の
画像データからなる複数のブロックに分割するステップ
と、分割された上記ブロック毎に画像情報のレベル分布のパ
ターンが検出され、検出された上記パターンに基づい
て、上記ブロックの画像情報が属するクラス情報を出力
するステップと、上記より画素数の多いディジタル画像信号と上記画素数
が減少したディジタル画像信号とから係数データを生成
するステップと、上記係数データを正規化し、正規化された係数データを
上記クラス情報に応じて記憶するステップとを有するこ
とを特徴とする画像情報変換方法。
【請求項６】請求項２に記載の画像情報変換方法にお
いて、上記より画素数の多いディジタル画像信号と上記画素数
が減少したディジタル画像信号とから係数データを生成
し、生成された上記係数データに対して、ＡＤＲＣ符号
化する係数データ処理とからなり上記ＡＤＲＣ符号化
は、ブロック内に含まれる複数の係数データの最大値お
よび上記複数の係数データの最小値を検出するステップ
と、上記最大値および最小値から上記ブロックのダイナミッ
クレンジを検出するステップと、上記ダイナミックレンジを規定する値を基準とした相対
的なレベル関係を持つように修正された修正入力データ
を形成するステップと、上記修正入力データを元の量子化ビット数以下のビット
数で量子化するステップとからなることを特徴とする画
像情報変換方法。