JP3692648B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3692648B2 JP3692648B2 JP23561196A JP23561196A JP3692648B2 JP 3692648 B2 JP3692648 B2 JP 3692648B2 JP 23561196 A JP23561196 A JP 23561196A JP 23561196 A JP23561196 A JP 23561196A JP 3692648 B2 JP3692648 B2 JP 3692648B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- range
- input terminal
- voltage range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とくに表示体を駆動する半導体装置に関する。
【０００２】
【従来の技術】
従来の表示装置用の半導体装置は、表示素子を駆動するために５Ｖ以上の電圧範囲を必要とし、また、電圧範囲として１系統または２系統を必要としていた。電圧範囲が１系統のものでは、外部側の論理回路部分の電圧範囲と、内部側の論理回路部分の電圧範囲とが等しく、そのため一般的に制御系及び表示素子駆動系は５Ｖまたは１２Ｖで代表される同一の電圧範囲を用いるようになっている。一方、電圧範囲が２系統である場合には、制御系の電圧範囲が５Ｖで代表され、表示駆動系の電圧範囲は、より大きな電圧範囲を用いて表示素子の駆動をおこなうようにしている。
【０００３】
電源電圧が１系統である場合は、半導体装置全体が標準耐圧トランジスタまたは高耐圧トランジスタで構成され、図１に示すように信号入力端子１と増幅器２と内部演算器３と増幅器４と出力端子５を用い、信号入力端子１から信号を入力し、増幅器２を用いて内部演算器３の駆動を行い、内部演算器３からの演算結果を増幅器４を用いて出力端子５に出力するような回路構成を用いる。
【０００４】
一方、電源電圧が２系統である場合は、半導体装置内部の電圧範囲が５Ｖである部分は、標準耐圧トランジスタで構成され、高い電圧範囲を要する部分は高耐圧トランジスタで構成され、図２に示すように信号入力端子６と増幅器７と内部演算回路８と電圧変換器９と増幅器１０と出力端子１１を用い、前記信号入力端子６から信号を入力し、前記増幅器７を用いて前記内部演算器８の駆動を行い、前記内部演算器８からの演算結果が、電圧変換器９によって高い電圧範囲に変換され増幅器１０により出力端子１１に出力されるような回路構成を用いる。
【０００５】
【発明が解決しようとする課題】
このため、表示駆動系の電圧範囲が数十Ｖ必要でかつ任意の外部論理電圧範囲を必要とする表示装置を駆動する駆動用半導体装置においては、半導体装置全体を高耐圧トランジスタにより構成する方法がとられていたため、構造上大きな占有面積を必要とする高耐圧トランジスタを多用することとなり、半導体装置の面積の増大と電力消費が増大するという結果となっていた。
【０００６】
また、電源電圧の電圧を平滑化するために容量（キャパシタ）を用いる場合には、その手段として、該容量をシリコンゲート下へイオンの打ち込みにより形成する方法、または、平行平板容量による容量を形成する方法等がある。しかしながらこれらの方法は、大きなチップ面積を必要とし、しかも、容量用の専用領域を確保する必要があり、半導体装置内部に十分な容量を形成することができない場合には、半導体装置の外部に容量を付加接続しなければならない場合が多く、また、内部素子の保護用に大きなダイオードが必要な場合には、そのぶんだけ容量を形成できないこととなり、結果的に十分な大きさの容量を形成する事ができなかった。
【０００７】
また、半導体装置の静止時における電源電流である、いわゆる静的電流の試験をするさいに、該半導体装置内に形成された基準電圧発生器、電流増幅器等の定常的に電流を流す回路に電流が流れないように該半導体装置の内部状態を設定できるようにしておく必要があるが、基準電圧発生器や電流増幅器を流れる電流を止めると、前記電流増幅器の出力が不安定になるため、半導体装置内の他の回路の状態を任意の状態に設定して静的電流を測定するということが困難であった。
【０００８】
たとえば、静的電流試験時に、電圧比較器、電流増幅器を流れる電流を止めることは、前記電圧比較器の出力が、回路構成によって決定されてしまうため、半導体装置内の他の回路の状態の設定が制約され、任意の状態で静的電流試験を行うことができなかった。また、静的電流試験用端子が設けられている半導体装置であっても、従来の静的電流試験用端子は、他の入力端子と同一の電圧範囲の電圧を入力するものであったため、比較器が停止している状態での静的電流試験ができなかった。
【０００９】
また、従来の表示駆動用の半導体装置においては、１ライン分のデータ側（または走査側）の駆動回路が、表示体の横方向の画素の数に相当する数だけ繰り返して配置されることが多いが、従来は該繰り返される繰り返し回路以外の部分に定電圧発生回路をの配置を行っていたため、半導体装置の面積を増加させる結果になっていた。
【００１０】
また、電圧比較器は、基準信号を負入力端子に、入力信号を正入力端子に接続するか、または、基準信号を正入力端子に、入力信号を負入力端子に接続するかの２者択一的な構成となっており、かつこの選択は固定されているため、入力信号のデューティによって接続端子を変更したり、論理の反転等をする事ができなかった。
【００１１】
また、従来は、定電圧発生回路が１つでよかったため、複数の定電圧発生回路が必要になった場合、大きなチップ面積と大きな消費電流を必要としていた。
【００１２】
また、従来は、外部入力端子と外部入力端子との間の領域に電圧比較器や電圧変換器を形成することがなかったため、半導体回路装置を小さくできなかった。
【００１３】
また、ダイオードを用いた静電気保護手段を有する半導体装置において、ダイオードとダイオードの間にバンプまたはパッド開口部を形成することがなかったため、ＴＣＰやＣＯＧ等の実装をした場合に局部的に大きな応力のかかることがあり、半導体装置の歩留まりや信頼性を低下させていた。
【００１４】
【課題を解決するための手段】
本発明は上記課題を解決するためのものである。
【００１５】
第１の発明に係る半導体装置は、第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備してなることを特徴とする。
【００１６】
第２の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記第３の電圧範囲の信号を前記第１の電圧範囲の信号に変換する第２の電圧変換手段を具備することを特徴とする。
【００１７】
第３の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記第１の電圧変換手段は、電圧比較器と電圧変換器と比較電圧発生器とを有し、前記外部信号入力端子には、前記第２の電圧範囲の信号を入力し、該入力された信号が前記電圧比較器の一方の入力端子に入力され、前記比較電圧発生器の出力は、前記電圧比較器の他方の入力端子に入力され、前記電圧比較器の出力から前記第１の電圧範囲の信号が出力され、該電圧比較器の出力は、前記電圧変換器に入力され、該電圧変換器は、前記第３の電圧範囲の信号を出力することにより、前記第２の電圧範囲の信号を前記第３の電圧範囲の信号に変換することを特徴とする。
【００１８】
第４の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記定電圧回路は、基準電圧発生器と電流増幅器と電圧平滑化手段とを有し、該基準電圧発生器から出力される電圧は、前記電流増幅器によりインピーダンス変換され、前記電圧平滑化手段により、平滑化されてなることを特徴とする。
【００１９】
第５の発明に係る半導体装置は、第４の発明に係る半導体装置において、前記電圧平滑化手段は、容量とダイオードとからなり、該容量と該ダイオードは半導体装置内の相異なる導電型を有する基板間に形成するサイドウオールによるジャンクション容量とジャンクションダイオードとにより形成されてなることを特徴とする。
【００２０】
第６の発明に係る半導体装置は、第５の発明に係る半導体装置において、前記基板間に形成されるＰＮジャンクションのサイドウオールによるジャンクション容量とダイオードの形状が、ひだ状になっていることを特徴とする。
【００２１】
第７の発明に係る半導体装置は、第５の発明に係る半導体装置において、前記ダイオードをなす不純物層が複数配置され、該不純物層の幅の最小寸法が２つの不純物層の最小距離よりも大きく、該最小寸法または該最小寸法に近い大きさの不純物層を、離間して配置してなることを特徴とする。
【００２２】
第８の発明に係る半導体装置は、第５の発明に係る半導体装置において、前記ダイオードの不純物層が複数配置され、該不純物層の幅の最小寸法が２つの不純物層の最小距離よりも小さく、連続して隣接配置してなることを特徴とする。
【００２３】
第９の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記定電圧回路は、試験信号入力端子と、基準電圧発生器と、電流増幅器と、外部入力端子とを有し、前記基準電圧発生器は、前記電流増幅器の電流制御端子と電圧制御端子に接続され、前記電流増幅器の出力は、内部回路と前記外部入力端子に接続されてなり、該内部回路の静的電流を測定するときには、前記試験信号入力端子からの信号に基づいて、前記基準電圧発生器と電流増幅器の電流を遮断することにより、前記外部入力端子から該内部回路へ電源が供給されてなることを特徴とする。
【００２４】
第１０の発明に係る半導体装置は、第１の発明に係る半導体装置において、少なくとも２つ以上の繰り返し回路と、１つ以上の定電圧発生回路を有し、繰り返し回路と繰り返し回路との間の領域に該定電圧発生回路を配置することを特徴とする。
【００２５】
第１１の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記第１の電圧変換手段は、基準電圧発生器と外部信号入力端子と電圧比較器と信号増幅器と電圧変換器と信号切換器を有し、前記基準電圧発生器は、前記電圧比較器の一方の入力端子に接続され、前記外部信号入力端子は前記電圧比較器の他方の入力端子に接続され、前記電圧比較器の出力は、前記信号増幅器と前記信号切換器の一方端に接続され、前記信号増幅器の出力は、前記信号切換器の他方端と前記電圧変換器に接続され、静的電流試験を行うときには、前記電圧比較器の出力をハイインピーダンス状態にし、前記信号切換器の両端を導通状態とすることにより、前記信号増幅器と前記切換器とが信号を保持する保持手段として動作することを特徴とする。
【００２６】
第１２の発明に係る半導体装置は、外部入力端子と信号増幅器と入力制御回路を有し、前記外部入力端子は、信号増幅器の入力に接続され、信号増幅器の出力が、漏れ電流等の有無を調べる静的電流試験用の信号となる半導体装置において、静的電流試験用の外部信号入力端子に印加される電圧範囲が、最も大きな電圧範囲であり、その他の信号の外部入力端子が前記静的電流試験用の外部入力信号端子に印加される電圧範囲よりも小さいことを特徴とする。
【００２７】
第１３の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記第２の電圧変換手段は、正入力端子と負入力端子を有し該正入力端子と該負入力端子の電位関係によりその消費電流に差異が生じる電圧比較器と、基準電圧発生器と、接続切換器とを有し、前記入力信号のデューティにより、前記電圧比較器の消費電流が小さくなるように、前記入力信号と、基準信号の接続を変えることを特徴とする。
【００２８】
第１４の発明に係る半導体装置は、電流制御出力端子を有する１個の電流制御回路と電流制御入力端子と電流出力端子を有する１個以上の電流演算回路と基準電流入力端子と電流制御出力端子と電圧制御出力端子を有する１個以上の電圧発生回路を有し、前記電流制御回路は、前記電流増幅回路の電流入力端子に接続され、前記電流演算回路の出力端子からは、前記電流制御回路のｎ倍の電流を流すための電圧が出力端子から出力され、前記電流制御回路の出力端子は、前記電圧発生回路の基準電流入力端子に接続され、前記電圧発生回路の電流制御端子から、半導体装置内の電流制御電圧と電圧制御端子からは、半導体装置内部の論理電圧範囲を出力する機能を有し、前記電流制御回路と、前記電流演算回路と、前記電圧発生回路とを電源と信号配線以外は、分離し、配置することを特徴とする。
【００２９】
第１５の発明に係る半導体装置は、第１の発明に係る半導体装置において、外部入力端子と電圧比較器と電圧変換器とを有し、半導体装置の外周または、内部の該外部入力端子の並びの該外部入力端子と外部入力端子との間の領域に、該電圧比較器と該電圧変換器を配置することを特徴とする。
【００３０】
第１６の発明に係る半導体装置は、第１の発明に係る半導体装置において、信号入力用パッドと異なる電位である２本以上の配線と、前記配線によって電源が供給される内部回路とを有し、半導体装置上の該信号入力用パッドの並びの両脇を前記配線が通り、前記信号入力用パッドと前記配線の電位によって駆動される該内部回路が前記信号入力用パッドと前記配線に囲まれた領域に配置されることを特徴とする。
【００３１】
第１７の発明に係る半導体装置は、第１の発明に係る半導体装置において、外部信号入力部に第２導電型の不純物層が半導体装置の第２の電源に接続されているダイオードと、第１導電型の不純物層が半導体装置の第１の電源に接続されているダイオードとを有し、かつ前記第２の導電型の不純物層が半導体装置の第２の電源に接続されているダイオードと、前記第１導電型の不純物層が半導体装置の第１の電源に接続されているダイオードとの間にパッド開口部またはバンプを配置してなることを特徴とする。
【００３２】
【発明の実施の形態】
図３は、本発明の電圧範囲を示す図であり、図４は、本発明の大まかなブロック図である。
【００３３】
図３に示すように、第１の電圧範囲１４はＶＰＬＵＳ１２とＶＭＩＮＵＳ１３間の電位差であり、ＶＰＬＵＳ＞ＶＭＩＮＵＳである。第２の電圧範囲１７は、ＶＯＨ１５とＶＯＬ１６間の電位差、すなわち、外部装置側の電圧範囲にインターフェースする電圧範囲であり、ＶＯＨ＞ＶＯＬであり、前記第１の電圧範囲１４内で任意の電位を取りうる。第３の電圧範囲２０は、ＶＩＨ１８とＶＩＬ１９の電位差、すなわち内部回路のとる電圧範囲であり、ＶＩＨ＞ＶＩＬであり、前記第１の電圧範囲１４内で任意の値を取りうる。
【００３４】
通常、前記第１の電圧範囲１４は、１５〜５０Ｖであり、前記第２の電圧範囲１７は１〜５Ｖであり、前記ＶＯＬ１６は、１〜４５Ｖであり、ＶＭＩＮＵＳ＝ＶＩＬかまたは、ＶＰＬＵＳ＝ＶＯＬで前記第３の電圧範囲２０が３〜５Ｖ前後で使用するが、半導体装置の耐圧が５０Ｖを越える場合はこの限りではなく、また、半導体装置のウエル電位が前記ＶＯＬ１６または、前記ＶＯＨ１５で与えられる場合は、この限りではなく、ＶＯＬ＝ＶＩＬまたはＶＯＨ＝ＶＩＨの電位を取りうる。
【００３５】
図４は本発明の半導体装置の１実施例としてのブロック図である。図４に示すように、半導体装置２１中に外部から信号を与えるための入力端子２２があり、前記入力端子２２は、定電圧回路２３と電圧変換手段２７と電圧変換手段３０に接続され、入力端子２５は、前記電圧変換手段２７に接続され、入力端子２６は前記電圧変換手段２７に接続され、前記定電圧回路２３は前記電圧変換手段２７と演算回路２８と出力制御手段２９と定電圧出力端子２４に接続され、前記電圧変換手段２７は前記演算回路２８に接続され、前記演算回路２８は前記出力制御手段２９に接続され、前記出力制御手段２９は前記電圧変換手段３０に接続され、前記電圧変換手段３０は入出力端子３１に接続されている。
【００３６】
前記第１の電圧範囲の電圧が前記入力端子２２に与えられ、前記入力端子２２から供給された電力は、前記定電圧回路２３と前記電圧変換手段２７と前記電圧変換手段３０に供給される。
【００３７】
前記第２の電圧範囲の電圧は、前記入力端子２５に与えられ、前記入力端子２５から供給された電力は、前記電圧変換手段２７に供給される。
【００３８】
前記定電圧回路２３によって作られた前記第３の電圧範囲の電圧は前記電圧変換手段２７と前記演算回路２８と前記出力制御手段２９とに供給され、定電圧出力端子２４から出力される。
【００３９】
前記入力端子２６から入力された前記第２の電圧範囲の信号は、前記電圧変換手段２７により、前記定電圧回路２３によって作られた前記第３の電圧範囲の信号に変換され、前記演算回路２８によって演算された後、前記出力制御手段２９により出力の制御がされ前記電圧変換手段３０により、前記第１の電圧範囲に変換された後出力端子３１から出力される。
【００４０】
図５は、図４の電圧変換手段２７の１実施例である。図５に示すように入力端子３２は、図４の入力端子２６に相当し、電圧比較器３３の＋入力端子に接続される。比較電圧発生器３５は電圧比較器３３の−入力端子に接続され、前記電圧比較器３３の出力は電圧変換器３４の入力に接続され、前記電圧変換器３４の出力は出力端子３６に接続されている。端子３６は図４の電圧変換手段２７の出力端子に相当し、図４の演算回路２８に入力される。電圧比較器３３には図４の入力端子２２から第１の電圧範囲の電圧が供給され、電圧変換器３４には第３の電圧範囲の電圧が供給される。
【００４１】
第２の電圧範囲の信号が入力される入力端子３２と比較電圧発生器３５が電圧比較器３３の入力になり、電圧比較器３３では２つの入力の比較及び増幅が行われ、第１の電圧範囲の信号が出力される。この出力が電圧変換器３４に入力され、電圧変換器３４からは出力端子３６へ第３の電圧範囲の信号が出力される。電圧比較器３３の＋／−入力は入力端子３２と比較電圧発生器３５の接続が逆になっても良い。また、比較電圧発生器３５の出力を使用する代わりに、図４の入力端子２５を介して外部から比較電圧発生器の出力電圧に相当する電圧範囲の電圧を与えてもよい。いずれにしても、この電圧変換手段２７により、外部電圧と半導体装置の内部電圧とを分離できる。
【００４２】
図６は、本発明の図４の定電圧回路２３（以下、定電圧発生装置ともいう。）を示す１実施例である。図６に示すように定電圧発生装置４０は基準電圧発生器３７と電流増幅器３８と電圧平滑化手段３９と出力端子４１とを有し、基準電圧発生器３７の出力は、電流増幅器３８の入力に接続され、電流増幅器３８の出力は、電圧平滑化手段３９に接続され、前記電圧平滑化手段３９は出力端子４１に接続されている。
【００４３】
前記基準電圧発生器３７からは、３．０〜６．０（Ｖ）の電圧が出力され、入力インピーダンスの高い前記電流増幅器３８の入力につながり、前記電流増幅器３８により、電流増幅され前記電圧平滑化手段３９で電圧が平滑化された後、前記出力端子４１に出力される。前記基準電圧発生器３７からの出力は、半導体素子のしきい値電圧をＶｔｈとすると、Ｖｔｈ×２（Ｖ）位で良い。また、電圧平滑化手段として、素子破壊電圧より逆方向耐圧の低いダイオードを用いることで、電源投入時や静電気等の電気的衝撃が有る場合に素子を保護することができる。また、電流増幅器３８は、反転増幅器でも良い。
【００４４】
電圧平滑化手段３９の１例として容量素子を用いる場合には、容量の構成は、Ｐ＋とＮ＋による容量や、ウェルとＰ＋又はＮ＋による容量や、ＭＯＳＦＥＴのゲ−ト容量による容量や、ウェルに直接金属を接触させて作るショットキバリアによる容量が考えられる。
【００４５】
図７は、本発明の図６の電圧平滑化手段３９を示す第１の実施例であり、半導体装置の一部であって、不純物層の配置を表す平面図である。図７に示すようにＰウェル４２とＮウェル４３とＮ＋４４とＰ＋４５とを形成し、Ｎ＋４４とＰウェル４２またはＰ＋４５から容量及びダイオードを形成する。このとき、Ｎ＋４４の濃度、Ｎ＋４４とＰ＋４５との距離等を変えることで、Ｎ＋４４とＰウェル４２またはＮ＋４４とＰ＋４５で形成されるダイオードのしきい値を変化させることができる。なお、Ｎウェル４３は無くても良い。また、導電型それぞれ入れ替えても同様に実施できる。
【００４６】
図８は、本発明の図６の電圧平滑化手段３９を示す第２の実施例である。図８に示すようにＰウェル４６とＮウェル４７とＮ＋４８とＰ＋４９とを有し、Ｎ＋４８とＰウェル４６またはＰ＋４９からジャンクション容量及びジャンクションダイオードを形成する。このとき、Ｎ＋４８のサイドウオールにより形成される容量は、Ｎ＋４８とＰウェル４６またはＰ＋４９との境界面に形成されるため、Ｎ＋４８をひだ状にすることにより、容量を大きくできる。
【００４７】
図９と図１０は、本発明の図６の電圧平滑化手段３９を示す第３及び第４のレイアウトの実施例である。図９に示すようにＮ＋とＮ＋の最小寸法Ｌ０が、Ｎ＋とＮ＋との最小距離よりも小さいときは、図９のＮ＋５０、コンタクトホール５１、配線５２のごとくＮ＋を連続して隣接して配置する。
【００４８】
しかし、図１０のように、Ｎ＋とＮ＋の最小寸法Ｌ０が最小距離Ｌ１よりも大きいときは、Ｎ＋５３、コンタクトホール５４、配線５５のごとく、Ｎ＋を単独に分離して配置することで、Ｎ＋５０及びＮ＋５３のサイドウオールにより形成される容量及びジャンクションダイオードを大きくできる。なお、導電型をそれぞれ入れ替えても同様な実施ができる。
【００４９】
説明を図６の低電圧回路４０（図４の定電圧回路２３に相当）に戻し、図１１に定電圧回路の第２の実施例を示す。
【００５０】
図１１に示すように、本実施例は、基準電圧発生器５６と電流増幅器５７と試験信号入力端子６０と外部入力端子５９からなり、電流増幅器５７は内部演算回路５８に電力を供給する。基準電圧発生器５６は図６の３７に相当し、電流増幅器５７は図６の３８に相当する。内部演算回路５８は、図４の演算回路２８に相当するが、図６には図示されていない。また、図６の電圧平滑化手段３９は図１１には図示を省略した。
【００５１】
前記基準電圧発生器５６には、試験信号入力端子６０が接続され、電流制御信号６１と、電圧制御信号６２を電流増幅器５７に供給する。試験信号入力端子６０が試験状態でないときは、電流増幅器５７の出力は、３．０Ｖから６．０Ｖを出力し、試験信号入力６０が試験状態の時は電流増幅器５７の出力は、ハイインピーダンスとなる。また、試験状態の時は、基準電圧発生器５６及び電流増幅器５７には、漏れ電流以外の電流は流れない状態となる。そして、試験状態のときには、電流増幅器５７の出力はハイインピーダンスとなるため、外部入力端子５９に電流増幅器５７から出力される電圧と同等な電圧を与えることで、前記内部演算回路５８の動作状態を保持しながら、静的電流試験をする事が可能となり、基準電圧発生器５６と電流増幅器５７とを内部演算回路５８から分離して内部演算回路５８ので消費される電流だけを測定、試験ができる。
【００５２】
図１２は、本発明の図１１の電流増幅器５７の第１の実施例であり、Ｐチャネル側を駆動側とした電流増幅器を示す。
【００５３】
Ｐチャネルトランジスタ６４と６５は、カレントミラー回路であり、Ｐチャネルトランジスタ６４と６５に同じ電流を流すための回路である。Ｎチャネルトランジスタ７１は、一定の電流を発生させるためのトランジスタである。Ｐチャネルトランジスタ６７とＮチャネルトランジスタ７３により、出力回路を形成しており、Ｎチャネルトランジスタ７０と７２は、差動対となっており、Ｎチャネルトランジスタ７０のゲートをＯＵＴ８０に接続することで、Ｐチャネルトランジスタ６４，６５，６７及びＮチャネルトランジスタ７０，７１，７２，７３により、ボルテージフォロワの演算増幅器が形成される。
【００５４】
Ｐチャネルトランジスタ６６は、ドレインをＰチャネルトランジスタ６７のゲートに接続し、ソースをＶＤＤに接続し、ゲートをＸＴＥＳＴ７５に接続する。Ｐチャネルトランジスタ６３は、ドレインをＰチャネルトランジスタ６４のゲートに接続し、ソースをＶＤＤに接続し、ゲートをＸＴＥＳＴ７５に接続する。Ｎチャネルトランジスタ６８は、ドレインをＮチャネルトランジスタ７１のゲートに接続し、ソースをＲＥＦ７６に接続し、ゲートをＸＴＥＳＴ７５に接続する。Ｎチャネルトランジスタ６９は、ドレインをＮチャネルトランジスタ７１のゲートにドレインを接続し、ソースをＶＳＳ７８に接続し、ゲートをＴＥＳＴ７５に接続する。これにより、ＸＴＥＳＴ７５が、ＶＳＳ７８と同電位かつＴＥＳＴ７７がＶＤＤ７４と同電位であるような静的電流試験時には、Ｐチャネルトランジスタ６７とＮチャネルトランジスタ７３をハイインピーダンス状態にできるため、ＯＵＴ８０にＶＤＤ７４とＶＳＳ７８間の任意の電圧を与えることが出来るようになり、かつ、ＯＵＴ８０以外のすべてのノードの電位を固定できる。
【００５５】
従って、ＴＥＳＴ７７、ＸＴＥＳＴ７５を図１１の電流制御信号６１に相当する信号として使用すれば図１１の内部演算回路５８の静的消費電流を測定、試験できる。なお、ＲＥＦ７６には基準電圧を印加する。また、ＴＥＳＴ、ＸＴＥＳＴ信号は互いに相補の関係を有する信号でよい。
【００５６】
また、当該電流増幅器は、図１３のように、Ｎチャネル側を駆動側とした電流増幅器であってもよい。。
【００５７】
図１３において、Ｎチャネルトランジスタ８８と８９は、カレントミラー回路であり、前記Ｎチャネルトランジスタ８８と８９に同じ電流を流すための回路である。Ｐチャネルトランジスタ８２は、一定の電流を発生させるためのトランジスタである。Ｐチャネルトランジスタ８３とＮチャネルトランジスタ９１により、出力回路を形成しており、Ｎｃｈトランジスタ８８と８９は、差動対となっており、Ｐチャネルトランジスタ８５のゲートをＯＵＴ９８に接続することで、Ｎチャネルトランジスタ８８，８９，９１及びＰチャネルトランジスタ８２，８３，８５，８６により、ボルテージフォロワの演算増幅器が形成される。
【００５８】
Ｎチャネルトランジスタ９０は、ドレインをＮチャネルトランジスタ９１のゲートに接続し、ソースをＶＳＳに接続し、ゲートをＴＥＳＴ９５に接続する。Ｎチャネルトランジスタ８７は、ドレインをＮチャネルトランジスタ８８のゲートに接続し、ソースをＶＳＳに接続し、ゲートをＴＥＳＴ９５に接続する。前記Ｐチャネルトランジスタ８４は、ドレインをＰチャネルトランジスタ８２のゲートに接続し、ソースをＲＥＦに接続し、ゲートをＴＥＳＴ９５に接続する。Ｐチャネルトランジスタ８１は、ドレインをＰチャネルトランジスタ８２のゲートに接続し、ソースをＶＤＤ９２に接続し、ゲートをＸＴＥＳＴ９３に接続する。これにより、ＸＴＥＳＴ９３が、ＶＳＳ９６と同電位かつＴＥＳＴ９５がＶＤＤ９２と同電位であるような静的電流試験時には、Ｐチャネルトランジスタ８３とＮチャネルトランジスタ９１をハイインピーダンス状態にできるため、ＯＵＴ９８にＶＤＤ９２とＶＳＳ９６間の任意の電圧を与えることが出来るようになり、かつ、ＯＵＴ９８以外のすべてのノードの電位を固定できる。
【００５９】
従って、ＴＥＳＴ７７、ＸＴＥＳＴ７５を図１１の電流制御信号６１に相当する信号として使用すれば図１１の内部演算回路５８の静的消費電流を測定、試験できる。なお、ＲＥＦ７６には基準電圧を印加する。また、ＴＥＳＴ、ＸＴＥＳＴ信号は互いに相補の関係を有する信号でよい。
【００６０】
図１４は、本発明の図４の定電圧回路２３に相当する定電圧発生回路１００の配置の１実施例である。この実施例では、繰り返し回路４つ毎に定電圧発生回路１００を配置する例であり、４つのくり返し回路９９と４つのくり返し回路１０１との間の領域に定電圧発生回路１００が配置されている。定電圧発生回路１００の電源の能力に問題がない場合や、くり返し回路で用いられる電源に問題がない場合は、定電圧発生回路は１個で十分である。
【００６１】
図１５は、定電圧発生回路の配置にかかる第２の実施例であり、図１４における定電圧発生回路の電源能力が足りない場合の例である。くり返し回路１０２とくり返し回路１０４との間に定電圧発生回路１０３を配置し、前記くり返し回路１０４とくり返し回路１０６との間に定電圧発生回路１０５を配置する。つまり、繰り返し回路２個毎に定電圧発生回路を配置している。なお、定電圧発生回路１０３及び定電圧発生回路１０５は、同等な定電圧発生回路でなくともよい。また、くり返し回路１０２とくり返し回路１０４とくり返し回路１０６は、それぞれ異なる回路のくり返しでもよい。
【００６２】
図１６は、本発明の図４の電圧変換手段２７の第２の実施例であり、図５の第１実施例の変形例である。本実施例では信号を保持する機能を有する点が第１の実施例とは異なる。
【００６３】
静的電流試験端子１０７を電圧比較器１１０と信号切換器１１１に接続し、外部信号入力端子１０８（図４の入力端子２６に相当）は、電圧比較器１１０に接続され、基準電圧発生器１０９は、前記電圧比較器１１０に接続され、前記電圧比較器１１０の出力は、前記信号切換器１１１の一方端と信号増幅器１１２の入力端に接続され、前記信号増幅器１１２の出力は、信号切換器１１１の他方端と電圧変換器１１３の入力に接続される。
【００６４】
動作状態時には、前記信号切換器１１１の両端は、ハイインピーダンスであり、前記電圧比較器１１０は電圧の比較結果を出力し、前記信号増幅器１１２により、電圧比較結果を増幅し、前記信号増幅器１１２の出力は前記電圧変換器１１３により任意の電位に変換して端子１８１に出力する。
【００６５】
静的電流試験時には、前記信号切換器１１１の両端は、導通状態となり、前記電圧比較器１１０の出力はハイインピーダンスとなり、前記信号増幅器１１２の出力が前記信号増幅器１１２の入力に接続されるため、信号は、ホールド状態となり、前記信号増幅器の出力は前記電圧変換器１１３に接続され、任意の電圧に変換できる。
【００６６】
前記の静的電流試験端子１０７は、任意の信号端子でもよい。また、信号増幅器１１２は、数段の反転増幅器でも良い。信号切換器１１１は、静的電流試験端子からの信号によって導通、非道通が制御されるようなスイッチング素子であれば足り、たとえば、Ｐチャネルトランジスタや、Ｎチャネルトランジスタや、トランスミッションゲートや、クロックドゲートでも良い。また、基準電圧発生器１０９は、外部から直接入力される信号でもよい。
【００６７】
図１７は、試験信号入力回路の１実施例である。試験信号入力端子１１４は、半導体装置内で唯一の最も大きな電圧範囲の信号を入力する端子であり、信号入力端子１１５は、前記電圧範囲内で、任意の電圧範囲の信号を入力する端子であり、動作状態時には信号入力端子１１５は入力制御回路１１７に接続され、試験信号入力端子１１４は、信号増幅器１１６に接続され、前記信号増幅器１１６の出力は前記入力信号制御回路１１７に接続され入力信号の制御を行い、前記入力制御回路１１７の出力は信号出力端子１１８に出力される。静的電流試験時には、入力制御回路により、前記信号入力端子１１５からの入力信号の変化は前記信号出力端子１１８には伝えられず、また、入力制御回路１１７の消費電流が無くなることで、静的消費電流試験が出来る。
【００６８】
図１８は、本発明の図４の電圧変換手段２７の第３の実施例であり、図５の第１実施例、図１６の第２の実施例の変形例である。本実施例では入力信号の接続の切り替えを行う手段を有する点で第１、第２の実施例とは異なる。
【００６９】
入力信号端子１１９は、接続切換器１２１の一方の端子と接続切換器１２３の一方の端子に接続され、基準電圧発生器１２０は、接続切換器１２２の一方の端子と接続切換器１２４の一方の端子に接続され、前記接続切換器１２１の他方の端子は、前記接続切換器１２４の他方の端子と電圧比較器１２７の＋入力端子に接続され、前記接続切換器１２３の他方の端子は、前記接続切換器１２２の他方の端子と前記電圧比較器１２７の−入力端子に接続され、前記電圧比較器は、接続切換器１３０と反転増幅器１２８の入力に接続され、前記反転増幅器１２８の出力は接続切換器１２９の一方の端子に接続され、前記接続切換器１２９の他方の端子は前記接続切換器１３０の他方の端子と出力端子１３１に接続され、電圧切換入力端子１２５は前記接続切換器１２１と前記接続切換器１２２と接続切換器１３０に接続され、Ｘ電圧切換端子１２６は接続切換器１２４と接続切換器１２３と接続切換器１２９に接続される。
【００７０】
接続切換器１２１、１２２、１３０は電圧切り換え入力端子１２５に入力される信号に基づいてその導通、非導通が制御されるスイッチング素子であり、接続切換器１２３、１２４、１２９はＸ電圧切り換え入力端子１２６に入力される信号に基づいてその導通、非導通が制御されるスイッチング素子であり、たとえば、Ｐチャネルトランジスタや、Ｎチャネルトランジスタや、トランスミッションゲートや、クロックドゲートでも良い。また、電圧比較器１２７は、＋入力電圧がー入力電圧よりも高いときに高電位Ｈを出力し、＋入力電圧がー入力電圧よりも低いときに低電位Ｌを出力する。
【００７１】
前記電圧比較器１２７の出力レベルがＬの時の消費電流が出力レベルがＨの時より大きくかつ、入力信号端子１１９に入力される信号におけるＨのパルス幅の比が５０％より大きいときは、電圧比較器１２７からＨが出力される期間をＬが出力される期間よりも長くすれば、消費電力を低減できることになる。そのために、電圧切換入力端子１２５とＸ電圧切換入力端子１２６に所定の電位を与え、接続切換器１２１と接続切換器１２２と接続切換器１３０を接続状態とし、接続切換器１２３と接続切換器１２４と接続切換器１２９を非導通状態とすることにより、入力信号端子１１９から入力された信号を接続切換器１２１を通り電圧比較器１２７の＋入力端子に入力し、基準電圧発生器１２０の出力を、接続切換器１２２を通り電圧比較器１２７の−入力端子に入力する。そして、これらの＋入力端子の入力とー入力端子の入力をうけて、理想的には無限大の増幅率を有する電圧比較器１２７は、接続切換器１３０を通り、出力端子１３１に比較出力を出力する。
【００７２】
前記電圧比較器１２７の出力レベルがＬの時の消費電流が出力レベルがＨの時より大きくかつ、入力信号端子１１９に入力される信号におけるＨのパルス幅の比が５０％より小さいときは、電圧切換入力端子１２５とＸ電圧切換入力端子１２６に前述とは論理的に逆の電位を与えることにより、接続切換器１２３と接続切換器１２４と接続切換器１２９が接続状態となり、接続切換器１２１と接続切換器１２２と接続切換器１３０が断線状態となることにより、入力信号端子１１９から入力された信号は接続切換器１２３を通り電圧比較器１２７の−入力端子に入力され、基準電圧発生器１２０の出力は、接続切換器１２４を通り電圧比較器１２７の＋入力端子に入力され、前記＋入力端子の入力と前記ー入力端子の入力から、前記電圧比較器１２７の出力は反転増幅器１２８で反転され、接続切換器１２９を通り、出力端子１３１に出力される。
【００７３】
前記電圧比較器１２７の出力レベルがＨの時の消費電流が出力レベルがＬの時より大きくかつ、入力信号端子１１９に入力される信号におけるＨのパルス幅の比が５０％より大きいときは、電圧切換入力端子１２５とＸ電圧切換入力端子１２６に前述と同様の電位を与えることにより、接続切換器１２３と接続切換器１２４と接続切換器１２９が接続状態となり、接続切換器１２１と接続切換器１２２と接続切換器１３０が断線状態となることにより、入力信号端子１１９から入力された信号は接続切換器１２３を通り電圧比較器１２７の−入力端子に入力され、基準電圧発生器１２０の出力は、接続切換器１２４を通り電圧比較器１２７の＋入力端子に入力され、前記＋入力端子の入力と前記ー入力端子の入力を入力とする前記電圧比較器１２７の出力は反転増幅器１２８で反転され、接続切換器１２９を通り、出力端子１３１に出力される。
【００７４】
前記電圧比較器１２７の出力レベルがＨの時の消費電流が出力レベルがＬの時より大きくかつ、入力信号端子１１９に入力される信号におけるＨのパルス幅の比が５０％より小さいときは、電圧切換入力端子１２５とＸ電圧切換入力端子１２６に前述とは論理的に逆の電位を与えることにより、接続切換器１２１と接続切換器１２２と接続切換器１３０が接続状態となり、接続切換器１２３と接続切換器１２４と接続切換器１２９が断線状態となることにより、入力信号端子１１９から入力された信号は接続切換器１２１を通り電圧比較器１２７の＋入力端子に入力され、基準電圧発生器１２０の出力は、接続切換器１２２を通り電圧比較器１２７の−入力端子に入力され、前記＋入力端子の入力と前記ー入力端子の入力から、前記電圧比較器１２７の出力は接続切換器１２９を通り、出力端子１３１に出力される。
【００７５】
なお、接続切換器を使用するかわりに、半導体装置製造時にアルミニウム等の導電体により、接続してもよい。また、電圧切換入力端子１２５とＸ電圧切換入力端子１２６は、半導体装置製造時に、電源に接続してもよく、また、半導体装置をＴＣＰやＣＯＧ等、実装する場合に特定の電圧の端子に接続してもよい。 また、基準電圧発生器は、半導体装置の外から与えてもよい。
【００７６】
かかる構成により、従来は、アプリケーションが異なる場合に入力信号のＨレベルとＬレベルの比率であるデューティが異なるために、消費電流が大きく変動していたが、本発明によれば、消費電流はデューティが５０％の時にたかだか最大値をとるにすぎず、入力信号のデューティが１００％または０％に近い場合や、入力信号の休止モード要するアプリケーションに用いる場合に消費電流を少なく出来る。また、接続切換器を内蔵することにより、入力信号の論理レベルの反転も半導体装置の大きな変更無しに可能となる。
【００７７】
図１９は電圧電流発生装置の１実施例である。電流制御回路１２９は、電流制御出力端子１３０を有し、電流演算回路１３２は、電流制御入力端子１３１と電流制御出力端子１３３を有し、電圧発生回路１３５は、基準電流入力端子１３４と電圧制御出力端子１３６と電流制御出力端子１３７を有し、前記電流制御出力端子１３０は、前記電流制御入力端子１３１に接続され、前記電流制御出力端子１３３は、基準電流入力端子１３４に接続されている。
【００７８】
前記電流制御回路１２９で、作られた電流制御信号は、前記電流制御出力端子１３０から、出力され、前記電流制御入力端子１３１に入力され、前記電流演算回路１３２でｎ倍に増幅された電流制御信号は、前記電流制御端子１３３から出力され、前記基準電流入力端子１３４に入力され、前記電圧発生回路１３５で目的とする電圧制御電圧を生成し、前記電圧制御出力端子１３６から出力し、また目的とする電流制御電圧を発生し、前記電流制御出力端子１３７から出力する。
【００７９】
一般的に、電流制御回路は、大きな面積を必要とし、電流演算回路は、回路装置の消費電流の多くを占め、電圧発生回路は、配置に制約を受けるため、電圧電流発生装置を電流制御回路と、電流演算回路と、電圧発生回路に設計上分離することにより、消費電流やコストを小さく出来る。また、電流制御回路１個に対しｎ個の電流演算回路が接続されてもよい。また、電流演算回路は、１個以上であり、電流演算回路１個に対し、ｍ個の電圧発生回路が接続されてもよい。また、電流制御回路と、電流演算回路と、電圧発生回路の分離は、領域として分離されていればよい。また、電流制御回路及び電流演算回路と、電圧発生回路の分離でも良く、また電流制御回路と、電流演算回路及び電流演算回路との分離でもよい。
【００８０】
図２０は、半導体装置の外周部または、半導体装置の内部に配設された外部入力端子（パッド部）と、外部入力端子との間に領域に電圧比較器（図５の３３等に相当する）と電圧変換器（図５の３４等に相当する）とを配置する１実施例である。外部入力端子１３８と外部入力端子１４２の間に入力保護回路１３９と電圧比較器１４０と電圧変換器１４１を並べて配置する。
【００８１】
図２１は、前記外部入力端子と外部入力端子との間の領域に電圧比較器と電圧変換器を配置する第２の実施例である。外部入力端子１４３と外部入力端子１４７の間に入力保護回路１４４と電圧比較器１４５と電圧変換器１４６を並べて配置する。
【００８２】
図２０において、外部入力端子１３８から入力した信号は入力保護回路１３９、電圧比較器１４０、電圧変換器１４１を介して図示しない後段の回路部に入力される。外部入力端子１４２に対応する入力保護回路、電圧比較器、電圧変換器は図示を省略してある。図２１においても同様である。
【００８３】
なお、外部入力端子と外部入力端子の間には、複数の入力保護回路と複数の電圧比較器と複数の電圧変換器を配置しても良い。外部入力端子と外部入力端子の間には、入力保護回路と電圧比較器との組み合わせで配置してもよいし、また、外部入力端子と外部入力端子の間には、入力保護回路と電圧変換器との組み合わせで配置しても良い。また、外部入力端子と外部入力端子の間には、入力保護回路と電圧比較器と電圧変換器以外のインバータ及びバッファ等の回路が入ってもよい。
【００８４】
かかる構成により、従来ではパッドの並び以外に構成し、大きな面積を要していた入出力用の演算回路を効率良く配置できる。
【００８５】
図２２は、電源配線のレイアウトに係る実施例である。信号入力用パッド１４８、１５１と、異なる電位である２本以上の配線１５２、１５３と該配線によって電源が供給される演算回路１５０とを有し、半導体装置上の信号入力用パッド１４８、１５１の並びの両脇を前記配線１５２、１５３が通り、前記信号入力用パッド１４８、１５１と前記配線１５２、１５３の電位によって駆動される演算回路１５０が、前記信号入力用パッド１４８、１５１と前記配線１５２、１５３に囲まれた領域に配置されることを特徴とする半導体装置の１実施例であり、演算回路１５０はたとえば図４の演算回路２８に相当する。信号入力用パッド１４８と信号入力用パッド１５１とが信号入力用パッドの並びをなしており、該信号入力用パッドの並びの上下を電源配線１５２と電源配線１５３が通り、該電源配線が演算回路１５０と入力保護回路１４９とに電源を供給する。
【００８６】
前記入力パッド１４８から入力された信号は、入力保護回路１４９に入力され、該保護回路１４９から出力された信号は、演算回路１５０に入力され演算されたあと、図示しない後段の回路部に入力される。演算回路１５０は、演算増幅器、容量、抵抗、レベル変換器、バッファ、論理回路等で構成される。
【００８７】
かかる構成により、従来ではパッドの並び以外に構成し、大きな面積を要していた入出力用の演算回路や、電源電圧の異なる回路及び電源配線を効率良く配置できる。なお、入力保護回路は、無くてもよいし、電源配線は、上下それぞれに複数通ってもよい。
【００８８】
図２３は、入力部の配置図の実施例であり、外部信号入力部に、Ｐ＋が半導体装置の負電源に接続されているダイオードと、Ｎ＋が半導体装置の正電源に接続されているダイオードとを有し、かつ前記Ｐ＋が半導体装置の負電源に接続されているダイオードと、前記Ｎ＋が半導体装置の正電源に接続されているダイオードの間にバンプまたは、パッド開口部を配置することを特徴とする半導体装置の１実施例である。
【００８９】
パッド１６５と抵抗１５４がコンタクトホール１６３により接続され、前記抵抗１５４と配線１５５がコンタクトホール１６４により接続され、前記配線１５５が、コンタクトホール１５６とコンタクトホール１６２により、Ｎ＋１５８とＰ＋１６０に接続され、Ｎ＋１５８と負電源に接続されたＰ＋１５７とでダイオードが構成され、Ｐ＋１６０と正電源に接続されたＮ＋１５９とでダイオードが構成され、前記Ｐ＋１５７と前記Ｎ＋１５８とからなるのダイオードと前記Ｎ＋１５９と前記Ｐ＋１６０とからなるのダイオードとの間にパッド１６１を配置する。
【００９０】
前記パッド開口部１５３に印加する電圧によっては、前記Ｐ＋１５７と前記Ｎ＋１５８のダイオードと前記Ｎ＋１５９と前記Ｐ＋１６０の距離を離す必要が生じ、また、ＴＣＰ及びＣＯＧ等の実装時には応力等の関係からパッドが必要な場合があり、バッド１６１を前記Ｐ＋１５７と前記Ｎ＋１５８のダイオードと前記Ｎ＋１５９と前記Ｐ＋１６０のダイオードの間に配置することは、ＴＣＰ及びＣＯＧ等のチップを直接実装する場合によい。なお、パッドはバンプを有するものでも良い。また、抵抗１５４は無くてもよい。また、ダイオードの代わりにソースとドレインの接続関係を非接続状態にしたトランジスタを用いてもよい。また、Ｐ＋、Ｎ＋の導電型は逆にしてもよい。
【００９１】
【発明の効果】
以上説明したように、本発明によれば、表示駆動系の電圧範囲が数十Ｖ必要でかつ任意の外部論理電圧範囲が必要な表示装置の駆動用半導体装置において、半導体装置全体を高耐圧トランジスタにより構成しなくともよいため、構造上大きな占有面積を必要とする高耐圧トランジスタを多用する必要が無く、半導体装置の面積と電力消費が増大しない。また、十分な容量を半導体装置内に作成することができる。また、任意の状態の静的電流を正確に計ることが出来る。また、繰り返し回路の部分に定電圧発生回路の配置を行うため、半導体装置の面積を増加させない。また、比較器が停止している状態での静的電流試験ができる。また、入力信号のデューティにより、接続端子を変更や、論理の反転をする事ができる。また、幾つもの定電圧発生回路が必要になった場合でも、大きな面積と消費電流を必要としない。また、外部入力端子と外部入力端子との間に電圧比較器や電圧変換器を形成し、半導体回路装置の面積を縮小することが出来る。また、静電気保護のためにダイオードを用いる半導体装置においてダイオードとダイオードの間にバンプまたは、パッド開口部を形成することでＴＣＰやＣＯＧ等の実装時に局部的に大きな応力のかかることを回避できる。
【図面の簡単な説明】
【図１】従来技術の電源電圧が１系統の従来例の回路図。
【図２】従来技術の電源電圧が２系統の従来例の回路図。
【図３】本発明の電圧範囲を示す図。
【図４】本発明の実施例のブロック図。
【図５】本発明の電圧変換手段の回路図。
【図６】本発明の定電圧回路の回路図。
【図７】本発明の電圧平滑化手段の第１のレイアウト図。
【図８】本発明の電圧平滑化手段の第２のレイアウト図。
【図９】本発明の電圧平滑化手段の第３のレイアウト図。
【図１０】本発明の電圧平滑化手段の第４のレイアウト図。
【図１１】本発明の定電圧回路の他の回路図。
【図１２】本発明の電流増幅器の第１の回路図。
【図１３】本発明の電流増幅器の第２の回路図。
【図１４】本発明の定電圧回路の配置図。
【図１５】本発明の定電圧回路の第２の配置図。
【図１６】本発明の電圧変換手段の第２の回路図。
【図１７】本発明の試験入力回路の回路図。
【図１８】本発明の電圧変換手段の第３の回路図。
【図１９】本発明の電圧電流発生装置の回路図。
【図２０】本発明の半導体装置の外周部等の配置図。
【図２１】本発明の半導体装置の外周部等の第２の配置図。
【図２２】本発明の半導体装置の電源配線等の配置図。
【図２３】本発明の半導体装置の入力部の配置図。
【符号の説明】
1 信号入力端子
2 増幅器
3 内部演算回路
4 増幅器
5 出力端子
6 信号入力端子
7 増幅器
8 内部演算回路
9 電圧変換器
10 増幅器
11 出力端子
12 ＶＰＬＵＳ
13 ＶＭＩＮＵＳ
14 第１の電圧範囲
15 ＶＯＨ
16 ＶＯＬ
17 第２の電圧範囲
18 ＶＩＨ
19 ＶＩＬ
20 第３の電圧範囲
21 半導体装置
22 入力端子
23 定電圧回路
24 定電圧出力端子
25 入力端子
26 入力端子
27 電圧変換手段
28 演算回路
29 出力制御手段
30 電圧変換手段
31 出力端子
32 入力端子
33 電圧比較器
34 電圧変換器
35 比較電圧発生器
36 出力端子
37 基準電圧発生器
38 電流増幅器
39 電圧平滑化手段
40 定電圧発生回路
41 出力端子
42 ＰＷＥＬＬ
43 ＮＷＥＬＬ
44 Ｎ＋
45 Ｐ＋
46 ＰＷＥＬＬ
47 ＮＷＥＬＬ
48 Ｎ＋
49 Ｐ＋
50 Ｎ＋
51 コンタクトホール
52 配線
53 Ｎ＋
54 コンタクトホール
55 配線
56 基準電圧発生器
57 電流増幅器
58 内部演算回路
59 外部入力端子
60 試験信号入力端子
61 電流制御信号
62 電圧制御信号
63 Ｐチャネルトランジスタ
64 Ｐチャネルトランジスタ
65 Ｐチャネルトランジスタ
66 Ｐチャネルトランジスタ
67 Ｐチャネルトランジスタ
68 Ｎチャネルトランジスタ
69 Ｎチャネルトランジスタ
70 Ｎチャネルトランジスタ
71 Ｎチャネルトランジスタ
72 Ｎチャネルトランジスタ
73 Ｎチャネルトランジスタ
74 ＶＤＤ
75 ＸＴＥＳＴ
76 ＲＥＦ
77 ＴＥＳＴ
78 ＶＳＳ
79 ＩＮ
80 ＯＵＴ
81 Ｐチャネルトランジスタ
82 Ｐチャネルトランジスタ
83 Ｐチャネルトランジスタ
84 Ｐチャネルトランジスタ
85 Ｐチャネルトランジスタ
86 Ｐチャネルトランジスタ
87 Ｎチャネルトランジスタ
88 Ｎチャネルトランジスタ
89 Ｎチャネルトランジスタ
90 Ｎチャネルトランジスタ
91 Ｎチャネルトランジスタ
92 ＶＤＤ
93 ＸＴＥＳＴ
94 ＲＥＦ
95 ＴＥＳＴ
96 ＶＳＳ
97 ＩＮ
98 ＯＵＴ
99 くり返し回路
100 定電圧発生回路
101 くり返し回路
102 くり返し回路
103 定電圧発生回路
104 くり返し回路
105 定電圧発生回路
106 くり返し回路
107 静的電流試験端子
108 外部信号入力端子
109 基準電圧発生器
110 電圧比較器
111 信号切換器
112 信号増幅器
113 電圧変換器
114 試験信号入力端子
115 信号入力端子
116 信号増幅器
117 入力制御回路
118 信号出力端子
119 入力信号端子
120 基準電圧発生器
121 接続切換器
122 接続切換器
123 接続切換器
124 接続切換器
125 電圧切換入力端子
126 Ｘ電圧切換入力端子
127 電圧比較器
128 反転増幅器
129 接続切換器
130 接続切換器
131 出力端子
132 電流演算器
133 電流制御出力端子
134 基準電流入力端子
135 電圧発生回路
136 電圧制御出力端子
137 電流制御出力端子
138 外部入力端子
139 入力保護回路
140 電圧比較器
141 電圧変換器
142 外部入力端子
143 外部入力端子
144 入力保護回路
145 電圧比較器
146 電圧変換器
147 外部入力端子
148 信号入力用ＰＡＤ
149 入力保護回路
150 演算回路
151 信号入力用ＰＡＤ
152 電源配線
153 電源配線
154 抵抗
155 配線
156 コンタクトホール
157 Ｐ＋
158 Ｎ＋
159 Ｎ＋
160 Ｐ＋
161 パッド
162 コンタクトホール
163 コンタクトホール
164 コンタクトホール
165 パッド
181 端子
【発明の属する技術分野】
本発明は、半導体装置とくに表示体を駆動する半導体装置に関する。
【０００２】
【従来の技術】
従来の表示装置用の半導体装置は、表示素子を駆動するために５Ｖ以上の電圧範囲を必要とし、また、電圧範囲として１系統または２系統を必要としていた。電圧範囲が１系統のものでは、外部側の論理回路部分の電圧範囲と、内部側の論理回路部分の電圧範囲とが等しく、そのため一般的に制御系及び表示素子駆動系は５Ｖまたは１２Ｖで代表される同一の電圧範囲を用いるようになっている。一方、電圧範囲が２系統である場合には、制御系の電圧範囲が５Ｖで代表され、表示駆動系の電圧範囲は、より大きな電圧範囲を用いて表示素子の駆動をおこなうようにしている。
【０００３】
電源電圧が１系統である場合は、半導体装置全体が標準耐圧トランジスタまたは高耐圧トランジスタで構成され、図１に示すように信号入力端子１と増幅器２と内部演算器３と増幅器４と出力端子５を用い、信号入力端子１から信号を入力し、増幅器２を用いて内部演算器３の駆動を行い、内部演算器３からの演算結果を増幅器４を用いて出力端子５に出力するような回路構成を用いる。
【０００４】
一方、電源電圧が２系統である場合は、半導体装置内部の電圧範囲が５Ｖである部分は、標準耐圧トランジスタで構成され、高い電圧範囲を要する部分は高耐圧トランジスタで構成され、図２に示すように信号入力端子６と増幅器７と内部演算回路８と電圧変換器９と増幅器１０と出力端子１１を用い、前記信号入力端子６から信号を入力し、前記増幅器７を用いて前記内部演算器８の駆動を行い、前記内部演算器８からの演算結果が、電圧変換器９によって高い電圧範囲に変換され増幅器１０により出力端子１１に出力されるような回路構成を用いる。
【０００５】
【発明が解決しようとする課題】
このため、表示駆動系の電圧範囲が数十Ｖ必要でかつ任意の外部論理電圧範囲を必要とする表示装置を駆動する駆動用半導体装置においては、半導体装置全体を高耐圧トランジスタにより構成する方法がとられていたため、構造上大きな占有面積を必要とする高耐圧トランジスタを多用することとなり、半導体装置の面積の増大と電力消費が増大するという結果となっていた。
【０００６】
また、電源電圧の電圧を平滑化するために容量（キャパシタ）を用いる場合には、その手段として、該容量をシリコンゲート下へイオンの打ち込みにより形成する方法、または、平行平板容量による容量を形成する方法等がある。しかしながらこれらの方法は、大きなチップ面積を必要とし、しかも、容量用の専用領域を確保する必要があり、半導体装置内部に十分な容量を形成することができない場合には、半導体装置の外部に容量を付加接続しなければならない場合が多く、また、内部素子の保護用に大きなダイオードが必要な場合には、そのぶんだけ容量を形成できないこととなり、結果的に十分な大きさの容量を形成する事ができなかった。
【０００７】
また、半導体装置の静止時における電源電流である、いわゆる静的電流の試験をするさいに、該半導体装置内に形成された基準電圧発生器、電流増幅器等の定常的に電流を流す回路に電流が流れないように該半導体装置の内部状態を設定できるようにしておく必要があるが、基準電圧発生器や電流増幅器を流れる電流を止めると、前記電流増幅器の出力が不安定になるため、半導体装置内の他の回路の状態を任意の状態に設定して静的電流を測定するということが困難であった。
【０００８】
たとえば、静的電流試験時に、電圧比較器、電流増幅器を流れる電流を止めることは、前記電圧比較器の出力が、回路構成によって決定されてしまうため、半導体装置内の他の回路の状態の設定が制約され、任意の状態で静的電流試験を行うことができなかった。また、静的電流試験用端子が設けられている半導体装置であっても、従来の静的電流試験用端子は、他の入力端子と同一の電圧範囲の電圧を入力するものであったため、比較器が停止している状態での静的電流試験ができなかった。
【０００９】
また、従来の表示駆動用の半導体装置においては、１ライン分のデータ側（または走査側）の駆動回路が、表示体の横方向の画素の数に相当する数だけ繰り返して配置されることが多いが、従来は該繰り返される繰り返し回路以外の部分に定電圧発生回路をの配置を行っていたため、半導体装置の面積を増加させる結果になっていた。
【００１０】
また、電圧比較器は、基準信号を負入力端子に、入力信号を正入力端子に接続するか、または、基準信号を正入力端子に、入力信号を負入力端子に接続するかの２者択一的な構成となっており、かつこの選択は固定されているため、入力信号のデューティによって接続端子を変更したり、論理の反転等をする事ができなかった。
【００１１】
また、従来は、定電圧発生回路が１つでよかったため、複数の定電圧発生回路が必要になった場合、大きなチップ面積と大きな消費電流を必要としていた。
【００１２】
また、従来は、外部入力端子と外部入力端子との間の領域に電圧比較器や電圧変換器を形成することがなかったため、半導体回路装置を小さくできなかった。
【００１３】
また、ダイオードを用いた静電気保護手段を有する半導体装置において、ダイオードとダイオードの間にバンプまたはパッド開口部を形成することがなかったため、ＴＣＰやＣＯＧ等の実装をした場合に局部的に大きな応力のかかることがあり、半導体装置の歩留まりや信頼性を低下させていた。
【００１４】
【課題を解決するための手段】
本発明は上記課題を解決するためのものである。
【００１５】
第１の発明に係る半導体装置は、第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備してなることを特徴とする。
【００１６】
第２の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記第３の電圧範囲の信号を前記第１の電圧範囲の信号に変換する第２の電圧変換手段を具備することを特徴とする。
【００１７】
第３の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記第１の電圧変換手段は、電圧比較器と電圧変換器と比較電圧発生器とを有し、前記外部信号入力端子には、前記第２の電圧範囲の信号を入力し、該入力された信号が前記電圧比較器の一方の入力端子に入力され、前記比較電圧発生器の出力は、前記電圧比較器の他方の入力端子に入力され、前記電圧比較器の出力から前記第１の電圧範囲の信号が出力され、該電圧比較器の出力は、前記電圧変換器に入力され、該電圧変換器は、前記第３の電圧範囲の信号を出力することにより、前記第２の電圧範囲の信号を前記第３の電圧範囲の信号に変換することを特徴とする。
【００１８】
第４の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記定電圧回路は、基準電圧発生器と電流増幅器と電圧平滑化手段とを有し、該基準電圧発生器から出力される電圧は、前記電流増幅器によりインピーダンス変換され、前記電圧平滑化手段により、平滑化されてなることを特徴とする。
【００１９】
第５の発明に係る半導体装置は、第４の発明に係る半導体装置において、前記電圧平滑化手段は、容量とダイオードとからなり、該容量と該ダイオードは半導体装置内の相異なる導電型を有する基板間に形成するサイドウオールによるジャンクション容量とジャンクションダイオードとにより形成されてなることを特徴とする。
【００２０】
第６の発明に係る半導体装置は、第５の発明に係る半導体装置において、前記基板間に形成されるＰＮジャンクションのサイドウオールによるジャンクション容量とダイオードの形状が、ひだ状になっていることを特徴とする。
【００２１】
第７の発明に係る半導体装置は、第５の発明に係る半導体装置において、前記ダイオードをなす不純物層が複数配置され、該不純物層の幅の最小寸法が２つの不純物層の最小距離よりも大きく、該最小寸法または該最小寸法に近い大きさの不純物層を、離間して配置してなることを特徴とする。
【００２２】
第８の発明に係る半導体装置は、第５の発明に係る半導体装置において、前記ダイオードの不純物層が複数配置され、該不純物層の幅の最小寸法が２つの不純物層の最小距離よりも小さく、連続して隣接配置してなることを特徴とする。
【００２３】
第９の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記定電圧回路は、試験信号入力端子と、基準電圧発生器と、電流増幅器と、外部入力端子とを有し、前記基準電圧発生器は、前記電流増幅器の電流制御端子と電圧制御端子に接続され、前記電流増幅器の出力は、内部回路と前記外部入力端子に接続されてなり、該内部回路の静的電流を測定するときには、前記試験信号入力端子からの信号に基づいて、前記基準電圧発生器と電流増幅器の電流を遮断することにより、前記外部入力端子から該内部回路へ電源が供給されてなることを特徴とする。
【００２４】
第１０の発明に係る半導体装置は、第１の発明に係る半導体装置において、少なくとも２つ以上の繰り返し回路と、１つ以上の定電圧発生回路を有し、繰り返し回路と繰り返し回路との間の領域に該定電圧発生回路を配置することを特徴とする。
【００２５】
第１１の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記第１の電圧変換手段は、基準電圧発生器と外部信号入力端子と電圧比較器と信号増幅器と電圧変換器と信号切換器を有し、前記基準電圧発生器は、前記電圧比較器の一方の入力端子に接続され、前記外部信号入力端子は前記電圧比較器の他方の入力端子に接続され、前記電圧比較器の出力は、前記信号増幅器と前記信号切換器の一方端に接続され、前記信号増幅器の出力は、前記信号切換器の他方端と前記電圧変換器に接続され、静的電流試験を行うときには、前記電圧比較器の出力をハイインピーダンス状態にし、前記信号切換器の両端を導通状態とすることにより、前記信号増幅器と前記切換器とが信号を保持する保持手段として動作することを特徴とする。
【００２６】
第１２の発明に係る半導体装置は、外部入力端子と信号増幅器と入力制御回路を有し、前記外部入力端子は、信号増幅器の入力に接続され、信号増幅器の出力が、漏れ電流等の有無を調べる静的電流試験用の信号となる半導体装置において、静的電流試験用の外部信号入力端子に印加される電圧範囲が、最も大きな電圧範囲であり、その他の信号の外部入力端子が前記静的電流試験用の外部入力信号端子に印加される電圧範囲よりも小さいことを特徴とする。
【００２７】
第１３の発明に係る半導体装置は、第１の発明に係る半導体装置において、前記第２の電圧変換手段は、正入力端子と負入力端子を有し該正入力端子と該負入力端子の電位関係によりその消費電流に差異が生じる電圧比較器と、基準電圧発生器と、接続切換器とを有し、前記入力信号のデューティにより、前記電圧比較器の消費電流が小さくなるように、前記入力信号と、基準信号の接続を変えることを特徴とする。
【００２８】
第１４の発明に係る半導体装置は、電流制御出力端子を有する１個の電流制御回路と電流制御入力端子と電流出力端子を有する１個以上の電流演算回路と基準電流入力端子と電流制御出力端子と電圧制御出力端子を有する１個以上の電圧発生回路を有し、前記電流制御回路は、前記電流増幅回路の電流入力端子に接続され、前記電流演算回路の出力端子からは、前記電流制御回路のｎ倍の電流を流すための電圧が出力端子から出力され、前記電流制御回路の出力端子は、前記電圧発生回路の基準電流入力端子に接続され、前記電圧発生回路の電流制御端子から、半導体装置内の電流制御電圧と電圧制御端子からは、半導体装置内部の論理電圧範囲を出力する機能を有し、前記電流制御回路と、前記電流演算回路と、前記電圧発生回路とを電源と信号配線以外は、分離し、配置することを特徴とする。
【００２９】
第１５の発明に係る半導体装置は、第１の発明に係る半導体装置において、外部入力端子と電圧比較器と電圧変換器とを有し、半導体装置の外周または、内部の該外部入力端子の並びの該外部入力端子と外部入力端子との間の領域に、該電圧比較器と該電圧変換器を配置することを特徴とする。
【００３０】
第１６の発明に係る半導体装置は、第１の発明に係る半導体装置において、信号入力用パッドと異なる電位である２本以上の配線と、前記配線によって電源が供給される内部回路とを有し、半導体装置上の該信号入力用パッドの並びの両脇を前記配線が通り、前記信号入力用パッドと前記配線の電位によって駆動される該内部回路が前記信号入力用パッドと前記配線に囲まれた領域に配置されることを特徴とする。
【００３１】
第１７の発明に係る半導体装置は、第１の発明に係る半導体装置において、外部信号入力部に第２導電型の不純物層が半導体装置の第２の電源に接続されているダイオードと、第１導電型の不純物層が半導体装置の第１の電源に接続されているダイオードとを有し、かつ前記第２の導電型の不純物層が半導体装置の第２の電源に接続されているダイオードと、前記第１導電型の不純物層が半導体装置の第１の電源に接続されているダイオードとの間にパッド開口部またはバンプを配置してなることを特徴とする。
【００３２】
【発明の実施の形態】
図３は、本発明の電圧範囲を示す図であり、図４は、本発明の大まかなブロック図である。
【００３３】
図３に示すように、第１の電圧範囲１４はＶＰＬＵＳ１２とＶＭＩＮＵＳ１３間の電位差であり、ＶＰＬＵＳ＞ＶＭＩＮＵＳである。第２の電圧範囲１７は、ＶＯＨ１５とＶＯＬ１６間の電位差、すなわち、外部装置側の電圧範囲にインターフェースする電圧範囲であり、ＶＯＨ＞ＶＯＬであり、前記第１の電圧範囲１４内で任意の電位を取りうる。第３の電圧範囲２０は、ＶＩＨ１８とＶＩＬ１９の電位差、すなわち内部回路のとる電圧範囲であり、ＶＩＨ＞ＶＩＬであり、前記第１の電圧範囲１４内で任意の値を取りうる。
【００３４】
通常、前記第１の電圧範囲１４は、１５〜５０Ｖであり、前記第２の電圧範囲１７は１〜５Ｖであり、前記ＶＯＬ１６は、１〜４５Ｖであり、ＶＭＩＮＵＳ＝ＶＩＬかまたは、ＶＰＬＵＳ＝ＶＯＬで前記第３の電圧範囲２０が３〜５Ｖ前後で使用するが、半導体装置の耐圧が５０Ｖを越える場合はこの限りではなく、また、半導体装置のウエル電位が前記ＶＯＬ１６または、前記ＶＯＨ１５で与えられる場合は、この限りではなく、ＶＯＬ＝ＶＩＬまたはＶＯＨ＝ＶＩＨの電位を取りうる。
【００３５】
図４は本発明の半導体装置の１実施例としてのブロック図である。図４に示すように、半導体装置２１中に外部から信号を与えるための入力端子２２があり、前記入力端子２２は、定電圧回路２３と電圧変換手段２７と電圧変換手段３０に接続され、入力端子２５は、前記電圧変換手段２７に接続され、入力端子２６は前記電圧変換手段２７に接続され、前記定電圧回路２３は前記電圧変換手段２７と演算回路２８と出力制御手段２９と定電圧出力端子２４に接続され、前記電圧変換手段２７は前記演算回路２８に接続され、前記演算回路２８は前記出力制御手段２９に接続され、前記出力制御手段２９は前記電圧変換手段３０に接続され、前記電圧変換手段３０は入出力端子３１に接続されている。
【００３６】
前記第１の電圧範囲の電圧が前記入力端子２２に与えられ、前記入力端子２２から供給された電力は、前記定電圧回路２３と前記電圧変換手段２７と前記電圧変換手段３０に供給される。
【００３７】
前記第２の電圧範囲の電圧は、前記入力端子２５に与えられ、前記入力端子２５から供給された電力は、前記電圧変換手段２７に供給される。
【００３８】
前記定電圧回路２３によって作られた前記第３の電圧範囲の電圧は前記電圧変換手段２７と前記演算回路２８と前記出力制御手段２９とに供給され、定電圧出力端子２４から出力される。
【００３９】
前記入力端子２６から入力された前記第２の電圧範囲の信号は、前記電圧変換手段２７により、前記定電圧回路２３によって作られた前記第３の電圧範囲の信号に変換され、前記演算回路２８によって演算された後、前記出力制御手段２９により出力の制御がされ前記電圧変換手段３０により、前記第１の電圧範囲に変換された後出力端子３１から出力される。
【００４０】
図５は、図４の電圧変換手段２７の１実施例である。図５に示すように入力端子３２は、図４の入力端子２６に相当し、電圧比較器３３の＋入力端子に接続される。比較電圧発生器３５は電圧比較器３３の−入力端子に接続され、前記電圧比較器３３の出力は電圧変換器３４の入力に接続され、前記電圧変換器３４の出力は出力端子３６に接続されている。端子３６は図４の電圧変換手段２７の出力端子に相当し、図４の演算回路２８に入力される。電圧比較器３３には図４の入力端子２２から第１の電圧範囲の電圧が供給され、電圧変換器３４には第３の電圧範囲の電圧が供給される。
【００４１】
第２の電圧範囲の信号が入力される入力端子３２と比較電圧発生器３５が電圧比較器３３の入力になり、電圧比較器３３では２つの入力の比較及び増幅が行われ、第１の電圧範囲の信号が出力される。この出力が電圧変換器３４に入力され、電圧変換器３４からは出力端子３６へ第３の電圧範囲の信号が出力される。電圧比較器３３の＋／−入力は入力端子３２と比較電圧発生器３５の接続が逆になっても良い。また、比較電圧発生器３５の出力を使用する代わりに、図４の入力端子２５を介して外部から比較電圧発生器の出力電圧に相当する電圧範囲の電圧を与えてもよい。いずれにしても、この電圧変換手段２７により、外部電圧と半導体装置の内部電圧とを分離できる。
【００４２】
図６は、本発明の図４の定電圧回路２３（以下、定電圧発生装置ともいう。）を示す１実施例である。図６に示すように定電圧発生装置４０は基準電圧発生器３７と電流増幅器３８と電圧平滑化手段３９と出力端子４１とを有し、基準電圧発生器３７の出力は、電流増幅器３８の入力に接続され、電流増幅器３８の出力は、電圧平滑化手段３９に接続され、前記電圧平滑化手段３９は出力端子４１に接続されている。
【００４３】
前記基準電圧発生器３７からは、３．０〜６．０（Ｖ）の電圧が出力され、入力インピーダンスの高い前記電流増幅器３８の入力につながり、前記電流増幅器３８により、電流増幅され前記電圧平滑化手段３９で電圧が平滑化された後、前記出力端子４１に出力される。前記基準電圧発生器３７からの出力は、半導体素子のしきい値電圧をＶｔｈとすると、Ｖｔｈ×２（Ｖ）位で良い。また、電圧平滑化手段として、素子破壊電圧より逆方向耐圧の低いダイオードを用いることで、電源投入時や静電気等の電気的衝撃が有る場合に素子を保護することができる。また、電流増幅器３８は、反転増幅器でも良い。
【００４４】
電圧平滑化手段３９の１例として容量素子を用いる場合には、容量の構成は、Ｐ＋とＮ＋による容量や、ウェルとＰ＋又はＮ＋による容量や、ＭＯＳＦＥＴのゲ−ト容量による容量や、ウェルに直接金属を接触させて作るショットキバリアによる容量が考えられる。
【００４５】
図７は、本発明の図６の電圧平滑化手段３９を示す第１の実施例であり、半導体装置の一部であって、不純物層の配置を表す平面図である。図７に示すようにＰウェル４２とＮウェル４３とＮ＋４４とＰ＋４５とを形成し、Ｎ＋４４とＰウェル４２またはＰ＋４５から容量及びダイオードを形成する。このとき、Ｎ＋４４の濃度、Ｎ＋４４とＰ＋４５との距離等を変えることで、Ｎ＋４４とＰウェル４２またはＮ＋４４とＰ＋４５で形成されるダイオードのしきい値を変化させることができる。なお、Ｎウェル４３は無くても良い。また、導電型それぞれ入れ替えても同様に実施できる。
【００４６】
図８は、本発明の図６の電圧平滑化手段３９を示す第２の実施例である。図８に示すようにＰウェル４６とＮウェル４７とＮ＋４８とＰ＋４９とを有し、Ｎ＋４８とＰウェル４６またはＰ＋４９からジャンクション容量及びジャンクションダイオードを形成する。このとき、Ｎ＋４８のサイドウオールにより形成される容量は、Ｎ＋４８とＰウェル４６またはＰ＋４９との境界面に形成されるため、Ｎ＋４８をひだ状にすることにより、容量を大きくできる。
【００４７】
図９と図１０は、本発明の図６の電圧平滑化手段３９を示す第３及び第４のレイアウトの実施例である。図９に示すようにＮ＋とＮ＋の最小寸法Ｌ０が、Ｎ＋とＮ＋との最小距離よりも小さいときは、図９のＮ＋５０、コンタクトホール５１、配線５２のごとくＮ＋を連続して隣接して配置する。
【００４８】
しかし、図１０のように、Ｎ＋とＮ＋の最小寸法Ｌ０が最小距離Ｌ１よりも大きいときは、Ｎ＋５３、コンタクトホール５４、配線５５のごとく、Ｎ＋を単独に分離して配置することで、Ｎ＋５０及びＮ＋５３のサイドウオールにより形成される容量及びジャンクションダイオードを大きくできる。なお、導電型をそれぞれ入れ替えても同様な実施ができる。
【００４９】
説明を図６の低電圧回路４０（図４の定電圧回路２３に相当）に戻し、図１１に定電圧回路の第２の実施例を示す。
【００５０】
図１１に示すように、本実施例は、基準電圧発生器５６と電流増幅器５７と試験信号入力端子６０と外部入力端子５９からなり、電流増幅器５７は内部演算回路５８に電力を供給する。基準電圧発生器５６は図６の３７に相当し、電流増幅器５７は図６の３８に相当する。内部演算回路５８は、図４の演算回路２８に相当するが、図６には図示されていない。また、図６の電圧平滑化手段３９は図１１には図示を省略した。
【００５１】
前記基準電圧発生器５６には、試験信号入力端子６０が接続され、電流制御信号６１と、電圧制御信号６２を電流増幅器５７に供給する。試験信号入力端子６０が試験状態でないときは、電流増幅器５７の出力は、３．０Ｖから６．０Ｖを出力し、試験信号入力６０が試験状態の時は電流増幅器５７の出力は、ハイインピーダンスとなる。また、試験状態の時は、基準電圧発生器５６及び電流増幅器５７には、漏れ電流以外の電流は流れない状態となる。そして、試験状態のときには、電流増幅器５７の出力はハイインピーダンスとなるため、外部入力端子５９に電流増幅器５７から出力される電圧と同等な電圧を与えることで、前記内部演算回路５８の動作状態を保持しながら、静的電流試験をする事が可能となり、基準電圧発生器５６と電流増幅器５７とを内部演算回路５８から分離して内部演算回路５８ので消費される電流だけを測定、試験ができる。
【００５２】
図１２は、本発明の図１１の電流増幅器５７の第１の実施例であり、Ｐチャネル側を駆動側とした電流増幅器を示す。
【００５３】
Ｐチャネルトランジスタ６４と６５は、カレントミラー回路であり、Ｐチャネルトランジスタ６４と６５に同じ電流を流すための回路である。Ｎチャネルトランジスタ７１は、一定の電流を発生させるためのトランジスタである。Ｐチャネルトランジスタ６７とＮチャネルトランジスタ７３により、出力回路を形成しており、Ｎチャネルトランジスタ７０と７２は、差動対となっており、Ｎチャネルトランジスタ７０のゲートをＯＵＴ８０に接続することで、Ｐチャネルトランジスタ６４，６５，６７及びＮチャネルトランジスタ７０，７１，７２，７３により、ボルテージフォロワの演算増幅器が形成される。
【００５４】
Ｐチャネルトランジスタ６６は、ドレインをＰチャネルトランジスタ６７のゲートに接続し、ソースをＶＤＤに接続し、ゲートをＸＴＥＳＴ７５に接続する。Ｐチャネルトランジスタ６３は、ドレインをＰチャネルトランジスタ６４のゲートに接続し、ソースをＶＤＤに接続し、ゲートをＸＴＥＳＴ７５に接続する。Ｎチャネルトランジスタ６８は、ドレインをＮチャネルトランジスタ７１のゲートに接続し、ソースをＲＥＦ７６に接続し、ゲートをＸＴＥＳＴ７５に接続する。Ｎチャネルトランジスタ６９は、ドレインをＮチャネルトランジスタ７１のゲートにドレインを接続し、ソースをＶＳＳ７８に接続し、ゲートをＴＥＳＴ７５に接続する。これにより、ＸＴＥＳＴ７５が、ＶＳＳ７８と同電位かつＴＥＳＴ７７がＶＤＤ７４と同電位であるような静的電流試験時には、Ｐチャネルトランジスタ６７とＮチャネルトランジスタ７３をハイインピーダンス状態にできるため、ＯＵＴ８０にＶＤＤ７４とＶＳＳ７８間の任意の電圧を与えることが出来るようになり、かつ、ＯＵＴ８０以外のすべてのノードの電位を固定できる。
【００５５】
従って、ＴＥＳＴ７７、ＸＴＥＳＴ７５を図１１の電流制御信号６１に相当する信号として使用すれば図１１の内部演算回路５８の静的消費電流を測定、試験できる。なお、ＲＥＦ７６には基準電圧を印加する。また、ＴＥＳＴ、ＸＴＥＳＴ信号は互いに相補の関係を有する信号でよい。
【００５６】
また、当該電流増幅器は、図１３のように、Ｎチャネル側を駆動側とした電流増幅器であってもよい。。
【００５７】
図１３において、Ｎチャネルトランジスタ８８と８９は、カレントミラー回路であり、前記Ｎチャネルトランジスタ８８と８９に同じ電流を流すための回路である。Ｐチャネルトランジスタ８２は、一定の電流を発生させるためのトランジスタである。Ｐチャネルトランジスタ８３とＮチャネルトランジスタ９１により、出力回路を形成しており、Ｎｃｈトランジスタ８８と８９は、差動対となっており、Ｐチャネルトランジスタ８５のゲートをＯＵＴ９８に接続することで、Ｎチャネルトランジスタ８８，８９，９１及びＰチャネルトランジスタ８２，８３，８５，８６により、ボルテージフォロワの演算増幅器が形成される。
【００５８】
Ｎチャネルトランジスタ９０は、ドレインをＮチャネルトランジスタ９１のゲートに接続し、ソースをＶＳＳに接続し、ゲートをＴＥＳＴ９５に接続する。Ｎチャネルトランジスタ８７は、ドレインをＮチャネルトランジスタ８８のゲートに接続し、ソースをＶＳＳに接続し、ゲートをＴＥＳＴ９５に接続する。前記Ｐチャネルトランジスタ８４は、ドレインをＰチャネルトランジスタ８２のゲートに接続し、ソースをＲＥＦに接続し、ゲートをＴＥＳＴ９５に接続する。Ｐチャネルトランジスタ８１は、ドレインをＰチャネルトランジスタ８２のゲートに接続し、ソースをＶＤＤ９２に接続し、ゲートをＸＴＥＳＴ９３に接続する。これにより、ＸＴＥＳＴ９３が、ＶＳＳ９６と同電位かつＴＥＳＴ９５がＶＤＤ９２と同電位であるような静的電流試験時には、Ｐチャネルトランジスタ８３とＮチャネルトランジスタ９１をハイインピーダンス状態にできるため、ＯＵＴ９８にＶＤＤ９２とＶＳＳ９６間の任意の電圧を与えることが出来るようになり、かつ、ＯＵＴ９８以外のすべてのノードの電位を固定できる。
【００５９】
従って、ＴＥＳＴ７７、ＸＴＥＳＴ７５を図１１の電流制御信号６１に相当する信号として使用すれば図１１の内部演算回路５８の静的消費電流を測定、試験できる。なお、ＲＥＦ７６には基準電圧を印加する。また、ＴＥＳＴ、ＸＴＥＳＴ信号は互いに相補の関係を有する信号でよい。
【００６０】
図１４は、本発明の図４の定電圧回路２３に相当する定電圧発生回路１００の配置の１実施例である。この実施例では、繰り返し回路４つ毎に定電圧発生回路１００を配置する例であり、４つのくり返し回路９９と４つのくり返し回路１０１との間の領域に定電圧発生回路１００が配置されている。定電圧発生回路１００の電源の能力に問題がない場合や、くり返し回路で用いられる電源に問題がない場合は、定電圧発生回路は１個で十分である。
【００６１】
図１５は、定電圧発生回路の配置にかかる第２の実施例であり、図１４における定電圧発生回路の電源能力が足りない場合の例である。くり返し回路１０２とくり返し回路１０４との間に定電圧発生回路１０３を配置し、前記くり返し回路１０４とくり返し回路１０６との間に定電圧発生回路１０５を配置する。つまり、繰り返し回路２個毎に定電圧発生回路を配置している。なお、定電圧発生回路１０３及び定電圧発生回路１０５は、同等な定電圧発生回路でなくともよい。また、くり返し回路１０２とくり返し回路１０４とくり返し回路１０６は、それぞれ異なる回路のくり返しでもよい。
【００６２】
図１６は、本発明の図４の電圧変換手段２７の第２の実施例であり、図５の第１実施例の変形例である。本実施例では信号を保持する機能を有する点が第１の実施例とは異なる。
【００６３】
静的電流試験端子１０７を電圧比較器１１０と信号切換器１１１に接続し、外部信号入力端子１０８（図４の入力端子２６に相当）は、電圧比較器１１０に接続され、基準電圧発生器１０９は、前記電圧比較器１１０に接続され、前記電圧比較器１１０の出力は、前記信号切換器１１１の一方端と信号増幅器１１２の入力端に接続され、前記信号増幅器１１２の出力は、信号切換器１１１の他方端と電圧変換器１１３の入力に接続される。
【００６４】
動作状態時には、前記信号切換器１１１の両端は、ハイインピーダンスであり、前記電圧比較器１１０は電圧の比較結果を出力し、前記信号増幅器１１２により、電圧比較結果を増幅し、前記信号増幅器１１２の出力は前記電圧変換器１１３により任意の電位に変換して端子１８１に出力する。
【００６５】
静的電流試験時には、前記信号切換器１１１の両端は、導通状態となり、前記電圧比較器１１０の出力はハイインピーダンスとなり、前記信号増幅器１１２の出力が前記信号増幅器１１２の入力に接続されるため、信号は、ホールド状態となり、前記信号増幅器の出力は前記電圧変換器１１３に接続され、任意の電圧に変換できる。
【００６６】
前記の静的電流試験端子１０７は、任意の信号端子でもよい。また、信号増幅器１１２は、数段の反転増幅器でも良い。信号切換器１１１は、静的電流試験端子からの信号によって導通、非道通が制御されるようなスイッチング素子であれば足り、たとえば、Ｐチャネルトランジスタや、Ｎチャネルトランジスタや、トランスミッションゲートや、クロックドゲートでも良い。また、基準電圧発生器１０９は、外部から直接入力される信号でもよい。
【００６７】
図１７は、試験信号入力回路の１実施例である。試験信号入力端子１１４は、半導体装置内で唯一の最も大きな電圧範囲の信号を入力する端子であり、信号入力端子１１５は、前記電圧範囲内で、任意の電圧範囲の信号を入力する端子であり、動作状態時には信号入力端子１１５は入力制御回路１１７に接続され、試験信号入力端子１１４は、信号増幅器１１６に接続され、前記信号増幅器１１６の出力は前記入力信号制御回路１１７に接続され入力信号の制御を行い、前記入力制御回路１１７の出力は信号出力端子１１８に出力される。静的電流試験時には、入力制御回路により、前記信号入力端子１１５からの入力信号の変化は前記信号出力端子１１８には伝えられず、また、入力制御回路１１７の消費電流が無くなることで、静的消費電流試験が出来る。
【００６８】
図１８は、本発明の図４の電圧変換手段２７の第３の実施例であり、図５の第１実施例、図１６の第２の実施例の変形例である。本実施例では入力信号の接続の切り替えを行う手段を有する点で第１、第２の実施例とは異なる。
【００６９】
入力信号端子１１９は、接続切換器１２１の一方の端子と接続切換器１２３の一方の端子に接続され、基準電圧発生器１２０は、接続切換器１２２の一方の端子と接続切換器１２４の一方の端子に接続され、前記接続切換器１２１の他方の端子は、前記接続切換器１２４の他方の端子と電圧比較器１２７の＋入力端子に接続され、前記接続切換器１２３の他方の端子は、前記接続切換器１２２の他方の端子と前記電圧比較器１２７の−入力端子に接続され、前記電圧比較器は、接続切換器１３０と反転増幅器１２８の入力に接続され、前記反転増幅器１２８の出力は接続切換器１２９の一方の端子に接続され、前記接続切換器１２９の他方の端子は前記接続切換器１３０の他方の端子と出力端子１３１に接続され、電圧切換入力端子１２５は前記接続切換器１２１と前記接続切換器１２２と接続切換器１３０に接続され、Ｘ電圧切換端子１２６は接続切換器１２４と接続切換器１２３と接続切換器１２９に接続される。
【００７０】
接続切換器１２１、１２２、１３０は電圧切り換え入力端子１２５に入力される信号に基づいてその導通、非導通が制御されるスイッチング素子であり、接続切換器１２３、１２４、１２９はＸ電圧切り換え入力端子１２６に入力される信号に基づいてその導通、非導通が制御されるスイッチング素子であり、たとえば、Ｐチャネルトランジスタや、Ｎチャネルトランジスタや、トランスミッションゲートや、クロックドゲートでも良い。また、電圧比較器１２７は、＋入力電圧がー入力電圧よりも高いときに高電位Ｈを出力し、＋入力電圧がー入力電圧よりも低いときに低電位Ｌを出力する。
【００７１】
前記電圧比較器１２７の出力レベルがＬの時の消費電流が出力レベルがＨの時より大きくかつ、入力信号端子１１９に入力される信号におけるＨのパルス幅の比が５０％より大きいときは、電圧比較器１２７からＨが出力される期間をＬが出力される期間よりも長くすれば、消費電力を低減できることになる。そのために、電圧切換入力端子１２５とＸ電圧切換入力端子１２６に所定の電位を与え、接続切換器１２１と接続切換器１２２と接続切換器１３０を接続状態とし、接続切換器１２３と接続切換器１２４と接続切換器１２９を非導通状態とすることにより、入力信号端子１１９から入力された信号を接続切換器１２１を通り電圧比較器１２７の＋入力端子に入力し、基準電圧発生器１２０の出力を、接続切換器１２２を通り電圧比較器１２７の−入力端子に入力する。そして、これらの＋入力端子の入力とー入力端子の入力をうけて、理想的には無限大の増幅率を有する電圧比較器１２７は、接続切換器１３０を通り、出力端子１３１に比較出力を出力する。
【００７２】
前記電圧比較器１２７の出力レベルがＬの時の消費電流が出力レベルがＨの時より大きくかつ、入力信号端子１１９に入力される信号におけるＨのパルス幅の比が５０％より小さいときは、電圧切換入力端子１２５とＸ電圧切換入力端子１２６に前述とは論理的に逆の電位を与えることにより、接続切換器１２３と接続切換器１２４と接続切換器１２９が接続状態となり、接続切換器１２１と接続切換器１２２と接続切換器１３０が断線状態となることにより、入力信号端子１１９から入力された信号は接続切換器１２３を通り電圧比較器１２７の−入力端子に入力され、基準電圧発生器１２０の出力は、接続切換器１２４を通り電圧比較器１２７の＋入力端子に入力され、前記＋入力端子の入力と前記ー入力端子の入力から、前記電圧比較器１２７の出力は反転増幅器１２８で反転され、接続切換器１２９を通り、出力端子１３１に出力される。
【００７３】
前記電圧比較器１２７の出力レベルがＨの時の消費電流が出力レベルがＬの時より大きくかつ、入力信号端子１１９に入力される信号におけるＨのパルス幅の比が５０％より大きいときは、電圧切換入力端子１２５とＸ電圧切換入力端子１２６に前述と同様の電位を与えることにより、接続切換器１２３と接続切換器１２４と接続切換器１２９が接続状態となり、接続切換器１２１と接続切換器１２２と接続切換器１３０が断線状態となることにより、入力信号端子１１９から入力された信号は接続切換器１２３を通り電圧比較器１２７の−入力端子に入力され、基準電圧発生器１２０の出力は、接続切換器１２４を通り電圧比較器１２７の＋入力端子に入力され、前記＋入力端子の入力と前記ー入力端子の入力を入力とする前記電圧比較器１２７の出力は反転増幅器１２８で反転され、接続切換器１２９を通り、出力端子１３１に出力される。
【００７４】
前記電圧比較器１２７の出力レベルがＨの時の消費電流が出力レベルがＬの時より大きくかつ、入力信号端子１１９に入力される信号におけるＨのパルス幅の比が５０％より小さいときは、電圧切換入力端子１２５とＸ電圧切換入力端子１２６に前述とは論理的に逆の電位を与えることにより、接続切換器１２１と接続切換器１２２と接続切換器１３０が接続状態となり、接続切換器１２３と接続切換器１２４と接続切換器１２９が断線状態となることにより、入力信号端子１１９から入力された信号は接続切換器１２１を通り電圧比較器１２７の＋入力端子に入力され、基準電圧発生器１２０の出力は、接続切換器１２２を通り電圧比較器１２７の−入力端子に入力され、前記＋入力端子の入力と前記ー入力端子の入力から、前記電圧比較器１２７の出力は接続切換器１２９を通り、出力端子１３１に出力される。
【００７５】
なお、接続切換器を使用するかわりに、半導体装置製造時にアルミニウム等の導電体により、接続してもよい。また、電圧切換入力端子１２５とＸ電圧切換入力端子１２６は、半導体装置製造時に、電源に接続してもよく、また、半導体装置をＴＣＰやＣＯＧ等、実装する場合に特定の電圧の端子に接続してもよい。 また、基準電圧発生器は、半導体装置の外から与えてもよい。
【００７６】
かかる構成により、従来は、アプリケーションが異なる場合に入力信号のＨレベルとＬレベルの比率であるデューティが異なるために、消費電流が大きく変動していたが、本発明によれば、消費電流はデューティが５０％の時にたかだか最大値をとるにすぎず、入力信号のデューティが１００％または０％に近い場合や、入力信号の休止モード要するアプリケーションに用いる場合に消費電流を少なく出来る。また、接続切換器を内蔵することにより、入力信号の論理レベルの反転も半導体装置の大きな変更無しに可能となる。
【００７７】
図１９は電圧電流発生装置の１実施例である。電流制御回路１２９は、電流制御出力端子１３０を有し、電流演算回路１３２は、電流制御入力端子１３１と電流制御出力端子１３３を有し、電圧発生回路１３５は、基準電流入力端子１３４と電圧制御出力端子１３６と電流制御出力端子１３７を有し、前記電流制御出力端子１３０は、前記電流制御入力端子１３１に接続され、前記電流制御出力端子１３３は、基準電流入力端子１３４に接続されている。
【００７８】
前記電流制御回路１２９で、作られた電流制御信号は、前記電流制御出力端子１３０から、出力され、前記電流制御入力端子１３１に入力され、前記電流演算回路１３２でｎ倍に増幅された電流制御信号は、前記電流制御端子１３３から出力され、前記基準電流入力端子１３４に入力され、前記電圧発生回路１３５で目的とする電圧制御電圧を生成し、前記電圧制御出力端子１３６から出力し、また目的とする電流制御電圧を発生し、前記電流制御出力端子１３７から出力する。
【００７９】
一般的に、電流制御回路は、大きな面積を必要とし、電流演算回路は、回路装置の消費電流の多くを占め、電圧発生回路は、配置に制約を受けるため、電圧電流発生装置を電流制御回路と、電流演算回路と、電圧発生回路に設計上分離することにより、消費電流やコストを小さく出来る。また、電流制御回路１個に対しｎ個の電流演算回路が接続されてもよい。また、電流演算回路は、１個以上であり、電流演算回路１個に対し、ｍ個の電圧発生回路が接続されてもよい。また、電流制御回路と、電流演算回路と、電圧発生回路の分離は、領域として分離されていればよい。また、電流制御回路及び電流演算回路と、電圧発生回路の分離でも良く、また電流制御回路と、電流演算回路及び電流演算回路との分離でもよい。
【００８０】
図２０は、半導体装置の外周部または、半導体装置の内部に配設された外部入力端子（パッド部）と、外部入力端子との間に領域に電圧比較器（図５の３３等に相当する）と電圧変換器（図５の３４等に相当する）とを配置する１実施例である。外部入力端子１３８と外部入力端子１４２の間に入力保護回路１３９と電圧比較器１４０と電圧変換器１４１を並べて配置する。
【００８１】
図２１は、前記外部入力端子と外部入力端子との間の領域に電圧比較器と電圧変換器を配置する第２の実施例である。外部入力端子１４３と外部入力端子１４７の間に入力保護回路１４４と電圧比較器１４５と電圧変換器１４６を並べて配置する。
【００８２】
図２０において、外部入力端子１３８から入力した信号は入力保護回路１３９、電圧比較器１４０、電圧変換器１４１を介して図示しない後段の回路部に入力される。外部入力端子１４２に対応する入力保護回路、電圧比較器、電圧変換器は図示を省略してある。図２１においても同様である。
【００８３】
なお、外部入力端子と外部入力端子の間には、複数の入力保護回路と複数の電圧比較器と複数の電圧変換器を配置しても良い。外部入力端子と外部入力端子の間には、入力保護回路と電圧比較器との組み合わせで配置してもよいし、また、外部入力端子と外部入力端子の間には、入力保護回路と電圧変換器との組み合わせで配置しても良い。また、外部入力端子と外部入力端子の間には、入力保護回路と電圧比較器と電圧変換器以外のインバータ及びバッファ等の回路が入ってもよい。
【００８４】
かかる構成により、従来ではパッドの並び以外に構成し、大きな面積を要していた入出力用の演算回路を効率良く配置できる。
【００８５】
図２２は、電源配線のレイアウトに係る実施例である。信号入力用パッド１４８、１５１と、異なる電位である２本以上の配線１５２、１５３と該配線によって電源が供給される演算回路１５０とを有し、半導体装置上の信号入力用パッド１４８、１５１の並びの両脇を前記配線１５２、１５３が通り、前記信号入力用パッド１４８、１５１と前記配線１５２、１５３の電位によって駆動される演算回路１５０が、前記信号入力用パッド１４８、１５１と前記配線１５２、１５３に囲まれた領域に配置されることを特徴とする半導体装置の１実施例であり、演算回路１５０はたとえば図４の演算回路２８に相当する。信号入力用パッド１４８と信号入力用パッド１５１とが信号入力用パッドの並びをなしており、該信号入力用パッドの並びの上下を電源配線１５２と電源配線１５３が通り、該電源配線が演算回路１５０と入力保護回路１４９とに電源を供給する。
【００８６】
前記入力パッド１４８から入力された信号は、入力保護回路１４９に入力され、該保護回路１４９から出力された信号は、演算回路１５０に入力され演算されたあと、図示しない後段の回路部に入力される。演算回路１５０は、演算増幅器、容量、抵抗、レベル変換器、バッファ、論理回路等で構成される。
【００８７】
かかる構成により、従来ではパッドの並び以外に構成し、大きな面積を要していた入出力用の演算回路や、電源電圧の異なる回路及び電源配線を効率良く配置できる。なお、入力保護回路は、無くてもよいし、電源配線は、上下それぞれに複数通ってもよい。
【００８８】
図２３は、入力部の配置図の実施例であり、外部信号入力部に、Ｐ＋が半導体装置の負電源に接続されているダイオードと、Ｎ＋が半導体装置の正電源に接続されているダイオードとを有し、かつ前記Ｐ＋が半導体装置の負電源に接続されているダイオードと、前記Ｎ＋が半導体装置の正電源に接続されているダイオードの間にバンプまたは、パッド開口部を配置することを特徴とする半導体装置の１実施例である。
【００８９】
パッド１６５と抵抗１５４がコンタクトホール１６３により接続され、前記抵抗１５４と配線１５５がコンタクトホール１６４により接続され、前記配線１５５が、コンタクトホール１５６とコンタクトホール１６２により、Ｎ＋１５８とＰ＋１６０に接続され、Ｎ＋１５８と負電源に接続されたＰ＋１５７とでダイオードが構成され、Ｐ＋１６０と正電源に接続されたＮ＋１５９とでダイオードが構成され、前記Ｐ＋１５７と前記Ｎ＋１５８とからなるのダイオードと前記Ｎ＋１５９と前記Ｐ＋１６０とからなるのダイオードとの間にパッド１６１を配置する。
【００９０】
前記パッド開口部１５３に印加する電圧によっては、前記Ｐ＋１５７と前記Ｎ＋１５８のダイオードと前記Ｎ＋１５９と前記Ｐ＋１６０の距離を離す必要が生じ、また、ＴＣＰ及びＣＯＧ等の実装時には応力等の関係からパッドが必要な場合があり、バッド１６１を前記Ｐ＋１５７と前記Ｎ＋１５８のダイオードと前記Ｎ＋１５９と前記Ｐ＋１６０のダイオードの間に配置することは、ＴＣＰ及びＣＯＧ等のチップを直接実装する場合によい。なお、パッドはバンプを有するものでも良い。また、抵抗１５４は無くてもよい。また、ダイオードの代わりにソースとドレインの接続関係を非接続状態にしたトランジスタを用いてもよい。また、Ｐ＋、Ｎ＋の導電型は逆にしてもよい。
【００９１】
【発明の効果】
以上説明したように、本発明によれば、表示駆動系の電圧範囲が数十Ｖ必要でかつ任意の外部論理電圧範囲が必要な表示装置の駆動用半導体装置において、半導体装置全体を高耐圧トランジスタにより構成しなくともよいため、構造上大きな占有面積を必要とする高耐圧トランジスタを多用する必要が無く、半導体装置の面積と電力消費が増大しない。また、十分な容量を半導体装置内に作成することができる。また、任意の状態の静的電流を正確に計ることが出来る。また、繰り返し回路の部分に定電圧発生回路の配置を行うため、半導体装置の面積を増加させない。また、比較器が停止している状態での静的電流試験ができる。また、入力信号のデューティにより、接続端子を変更や、論理の反転をする事ができる。また、幾つもの定電圧発生回路が必要になった場合でも、大きな面積と消費電流を必要としない。また、外部入力端子と外部入力端子との間に電圧比較器や電圧変換器を形成し、半導体回路装置の面積を縮小することが出来る。また、静電気保護のためにダイオードを用いる半導体装置においてダイオードとダイオードの間にバンプまたは、パッド開口部を形成することでＴＣＰやＣＯＧ等の実装時に局部的に大きな応力のかかることを回避できる。
【図面の簡単な説明】
【図１】従来技術の電源電圧が１系統の従来例の回路図。
【図２】従来技術の電源電圧が２系統の従来例の回路図。
【図３】本発明の電圧範囲を示す図。
【図４】本発明の実施例のブロック図。
【図５】本発明の電圧変換手段の回路図。
【図６】本発明の定電圧回路の回路図。
【図７】本発明の電圧平滑化手段の第１のレイアウト図。
【図８】本発明の電圧平滑化手段の第２のレイアウト図。
【図９】本発明の電圧平滑化手段の第３のレイアウト図。
【図１０】本発明の電圧平滑化手段の第４のレイアウト図。
【図１１】本発明の定電圧回路の他の回路図。
【図１２】本発明の電流増幅器の第１の回路図。
【図１３】本発明の電流増幅器の第２の回路図。
【図１４】本発明の定電圧回路の配置図。
【図１５】本発明の定電圧回路の第２の配置図。
【図１６】本発明の電圧変換手段の第２の回路図。
【図１７】本発明の試験入力回路の回路図。
【図１８】本発明の電圧変換手段の第３の回路図。
【図１９】本発明の電圧電流発生装置の回路図。
【図２０】本発明の半導体装置の外周部等の配置図。
【図２１】本発明の半導体装置の外周部等の第２の配置図。
【図２２】本発明の半導体装置の電源配線等の配置図。
【図２３】本発明の半導体装置の入力部の配置図。
【符号の説明】
1 信号入力端子
2 増幅器
3 内部演算回路
4 増幅器
5 出力端子
6 信号入力端子
7 増幅器
8 内部演算回路
9 電圧変換器
10 増幅器
11 出力端子
12 ＶＰＬＵＳ
13 ＶＭＩＮＵＳ
14 第１の電圧範囲
15 ＶＯＨ
16 ＶＯＬ
17 第２の電圧範囲
18 ＶＩＨ
19 ＶＩＬ
20 第３の電圧範囲
21 半導体装置
22 入力端子
23 定電圧回路
24 定電圧出力端子
25 入力端子
26 入力端子
27 電圧変換手段
28 演算回路
29 出力制御手段
30 電圧変換手段
31 出力端子
32 入力端子
33 電圧比較器
34 電圧変換器
35 比較電圧発生器
36 出力端子
37 基準電圧発生器
38 電流増幅器
39 電圧平滑化手段
40 定電圧発生回路
41 出力端子
42 ＰＷＥＬＬ
43 ＮＷＥＬＬ
44 Ｎ＋
45 Ｐ＋
46 ＰＷＥＬＬ
47 ＮＷＥＬＬ
48 Ｎ＋
49 Ｐ＋
50 Ｎ＋
51 コンタクトホール
52 配線
53 Ｎ＋
54 コンタクトホール
55 配線
56 基準電圧発生器
57 電流増幅器
58 内部演算回路
59 外部入力端子
60 試験信号入力端子
61 電流制御信号
62 電圧制御信号
63 Ｐチャネルトランジスタ
64 Ｐチャネルトランジスタ
65 Ｐチャネルトランジスタ
66 Ｐチャネルトランジスタ
67 Ｐチャネルトランジスタ
68 Ｎチャネルトランジスタ
69 Ｎチャネルトランジスタ
70 Ｎチャネルトランジスタ
71 Ｎチャネルトランジスタ
72 Ｎチャネルトランジスタ
73 Ｎチャネルトランジスタ
74 ＶＤＤ
75 ＸＴＥＳＴ
76 ＲＥＦ
77 ＴＥＳＴ
78 ＶＳＳ
79 ＩＮ
80 ＯＵＴ
81 Ｐチャネルトランジスタ
82 Ｐチャネルトランジスタ
83 Ｐチャネルトランジスタ
84 Ｐチャネルトランジスタ
85 Ｐチャネルトランジスタ
86 Ｐチャネルトランジスタ
87 Ｎチャネルトランジスタ
88 Ｎチャネルトランジスタ
89 Ｎチャネルトランジスタ
90 Ｎチャネルトランジスタ
91 Ｎチャネルトランジスタ
92 ＶＤＤ
93 ＸＴＥＳＴ
94 ＲＥＦ
95 ＴＥＳＴ
96 ＶＳＳ
97 ＩＮ
98 ＯＵＴ
99 くり返し回路
100 定電圧発生回路
101 くり返し回路
102 くり返し回路
103 定電圧発生回路
104 くり返し回路
105 定電圧発生回路
106 くり返し回路
107 静的電流試験端子
108 外部信号入力端子
109 基準電圧発生器
110 電圧比較器
111 信号切換器
112 信号増幅器
113 電圧変換器
114 試験信号入力端子
115 信号入力端子
116 信号増幅器
117 入力制御回路
118 信号出力端子
119 入力信号端子
120 基準電圧発生器
121 接続切換器
122 接続切換器
123 接続切換器
124 接続切換器
125 電圧切換入力端子
126 Ｘ電圧切換入力端子
127 電圧比較器
128 反転増幅器
129 接続切換器
130 接続切換器
131 出力端子
132 電流演算器
133 電流制御出力端子
134 基準電流入力端子
135 電圧発生回路
136 電圧制御出力端子
137 電流制御出力端子
138 外部入力端子
139 入力保護回路
140 電圧比較器
141 電圧変換器
142 外部入力端子
143 外部入力端子
144 入力保護回路
145 電圧比較器
146 電圧変換器
147 外部入力端子
148 信号入力用ＰＡＤ
149 入力保護回路
150 演算回路
151 信号入力用ＰＡＤ
152 電源配線
153 電源配線
154 抵抗
155 配線
156 コンタクトホール
157 Ｐ＋
158 Ｎ＋
159 Ｎ＋
160 Ｐ＋
161 パッド
162 コンタクトホール
163 コンタクトホール
164 コンタクトホール
165 パッド
181 端子
Claims (15)
- 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備し、
前記第１の電圧変換手段は、電圧比較器と電圧変換器と比較電圧発生器とを有し、前記外部信号入力端子には、前記第２の電圧範囲の信号を入力し、該入力された信号が前記電圧比較器の一方の入力端子に入力され、前記比較電圧発生器の出力は、前記電圧比較器の他方の入力端子に入力され、前記電圧比較器の出力から前記第１の電圧範囲の信号が出力され、該電圧比較器の出力は、前記電圧変換器に入力され、該電圧変換器は、前記第３の電圧範囲の信号を出力することにより、前記第２の電圧範囲の信号を前記第３の電圧範囲の信号に変換することを特徴とする半導体装置。 - 前記第３の電圧範囲の信号を前記第１の電圧範囲の信号に変換する第２の電圧変換手段を具備することを特徴とする請求項１記載の半導体装置。
- 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備し、
前記定電圧回路は、基準電圧発生器と電流増幅器と電圧平滑化手段とを有し、該基準電圧発生器から出力される電圧は、前記電流増幅器によりインピーダンス変換され、前記電圧平滑化手段により、平滑化されてなることを特徴とする半導体装置。 - 前記電圧平滑化手段は、容量とダイオードとからなり、該容量と該ダイオードは半導体装置内の相異なる導電型を有する基板間に形成するサイドウオールによるジャンクション容量とジャンクションダイオードとにより形成されてなることを特徴とする請求項３記載の半導体装置。
- 前記基板間に形成されるＰＮジャンクションのサイドウオールによるジャンクション容量とダイオードの形状が、ひだ状になっていることを特徴とする請求項４記載の半導体装置。
- 前記ダイオードをなす不純物層が複数配置され、該不純物層の幅の最小寸法が２つの不純物層の最小距離よりも大きく、該最小寸法または該最小寸法に近い大きさの不純物層を、離間して配置してなることを特徴とする請求項４記載の半導体装置。
- 前記ダイオードの不純物層が複数配置され、該不純物層の幅の最小寸法が２つの不純物層の最小距離よりも小さく、連続して隣接配置してなることを特徴とする請求項４記載の半導体装置。
- 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備し、
前記定電圧回路は、試験信号入力端子と、基準電圧発生器と、電流増幅器と、外部入力端子とを有し、前記基準電圧発生器は、前記電流増幅器の電流制御端子と電圧制御端子に接続され、前記電流増幅器の出力は、内部回路と前記外部入力端子に接続されてなり、該内部回路の静的電流を測定するときには、前記試験信号入力端子からの信号に基づいて、前記基準電圧発生器と電流増幅器の電流を遮断することにより、前記外部入力端子から該内部回路へ電源が供給されてなることを特徴とする半導体装置。 - 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する１つ以上の定電圧回路 と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段と、少なくとも２つ以上の繰り返し回路とを具備し、
繰り返し回路と繰り返し回路との間の領域に前記定電圧回路の１つを配置することを特徴とする半導体装置。 - 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備し、
前記第１の電圧変換手段は、基準電圧発生器と外部信号入力端子と電圧比較器と信号増幅器と電圧変換器と信号切換器を有し、前記基準電圧発生器は、前記電圧比較器の一方の入力端子に接続され、前記外部信号入力端子は前記電圧比較器の他方の入力端子に接続され、前記電圧比較器の出力は、前記信号増幅器と前記信号切換器の一方端に接続され、前記信号増幅器の出力は、前記信号切換器の他方端と前記電圧変換器に接続され、静的電流試験を行うときには、前記電圧比較器の出力をハイインピーダンス状態にし、前記信号切換器の両端を導通状態とすることにより、前記信号増幅器と前記切換器とが信号を保持する保持手段として動作することを特徴とする半導体装置。 - 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備し、
前記第２の電圧変換手段は、正入力端子と負入力端子を有し該正入力端子と該負入力端子の電位関係によりその消費電流に差異が生じる電圧比較器と、基準電圧発生器と、接続切換器とを有し、前記入力信号のデューティにより、前記電圧比較器の消費電流が小さくなるように、前記入力信号と、基準信号の接続を変えることを特徴とする半導体装置。 - 電流制御出力端子を有する１個の電流制御回路と電流制御入力端子と電流出力端子を有する１個以上の電流演算回路と基準電流入力端子と電流制御出力端子と電圧制御出力端子を有する１個以上の電圧発生回路を有し、前記電流制御回路は、前記電流増幅回路の電流入力端子に接続され、前記電流演算回路の出力端子からは、前記電流制御回路のｎ倍の電流を流すための電圧が出力端子から出力され、前記電流制御回路の出力端子は、前記電圧発生回路の基準電流入力端子に接続され、前記電圧発生回路の電流制御端子から、半導体装置内の電流制御電圧と電圧制御端子からは、半導体装置内部の論理電圧範囲を出力する機能を有し、前記電流制御回路と、前記電流演算回路と、前記電圧発生回路とを電源と信号配線以外は、分離し、配置することを特徴とする半導体装置。
- 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備し、
外部入力端子と電圧比較器と電圧変換器とを有し、半導体装置の外周または、内部の該外部入力端子の並びの該外部入力端子と外部入力端子との間の領域に、該電圧比較器と該電圧変換器を配置することを特徴とする半導体装置。 - 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備し、
信号入力用パッドと異なる電位である２本以上の配線と、前記配線によって電源が供給される内部回路とを有し、半導体装置上の該信号入力用パッドの並びの両脇を前記配線が通り、前記信号入力用パッドと前記配線の電位によって駆動される該内部回路が前記信号入力用パッドと前記配線に囲まれた領域に配置されることを特徴とする半導体装置。 - 第１の電圧範囲の電圧が供給される電源端子と、該第１の電圧範囲内の電圧範囲である第２の電圧範囲を有する外部信号を入力する外部信号入力端子と、前記第１の電圧範囲の電圧を入力して第３の電圧範囲の電圧を出力する定電圧回路と、前記第２の電圧範囲を有する信号を前記第３の電圧範囲の信号に変換する第１の電圧変換手段とを具備し、
外部信号入力部に第２導電型の不純物層が半導体装置の第２の電源に接続されているダイオードと、第１導電型の不純物層が半導体装置の第１の電源に接続されているダイオードとを有し、かつ前記第２の導電型の不純物層が半導体装置の第２の電源に接続されているダイオードと、前記第１導電型の不純物層が半導体装置の第１の電源に接続されているダイオードとの間にパッド開口部またはバンプを配置してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23561196A JP3692648B2 (ja) | 1996-09-05 | 1996-09-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23561196A JP3692648B2 (ja) | 1996-09-05 | 1996-09-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079653A JPH1079653A (ja) | 1998-03-24 |
| JP3692648B2 true JP3692648B2 (ja) | 2005-09-07 |
Family
ID=16988580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23561196A Expired - Lifetime JP3692648B2 (ja) | 1996-09-05 | 1996-09-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3692648B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002153045A (ja) * | 2000-11-10 | 2002-05-24 | Denso Corp | チャージポンプ回路及びチャージポンプ回路を用いた負荷駆動回路 |
| JP2008060444A (ja) | 2006-09-01 | 2008-03-13 | Seiko Epson Corp | 集積回路装置 |
| US9053655B2 (en) | 2007-04-11 | 2015-06-09 | Renesas Electronics Corporation | Driver of display unit |
| JP2008281992A (ja) * | 2007-04-11 | 2008-11-20 | Nec Electronics Corp | 表示装置の駆動回路 |
| JP2009162936A (ja) * | 2007-12-28 | 2009-07-23 | Rohm Co Ltd | ソースドライバ回路 |
| US7741871B2 (en) | 2008-03-19 | 2010-06-22 | Seiko Epson Corporation | Integrated circuit device, electro-optical device, and electronic instrument |
| JP4544326B2 (ja) | 2008-03-26 | 2010-09-15 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
-
1996
- 1996-09-05 JP JP23561196A patent/JP3692648B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1079653A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562725B2 (ja) | 出力バッファ回路、および入出力バッファ回路 | |
| JP3304355B2 (ja) | テスト装置 | |
| US6828842B2 (en) | Semiconductor integrated circuit device | |
| KR19990062419A (ko) | 실리콘 온 인슐레이터 구조의 상보형 금속 산화막 반도체 회로 | |
| JP2006121654A (ja) | レベル変換回路 | |
| US5962868A (en) | Semiconductor device having contact check circuit | |
| CN101512360A (zh) | 用以测试集成电路的上电复位跳变点的方法和设备 | |
| Aksin et al. | Switch bootstrapping for precise sampling beyond supply voltage | |
| US4855613A (en) | Wafer scale integration semiconductor device having improved chip power-supply connection arrangement | |
| US20030098859A1 (en) | Semiconductor device and liquid crystal panel driver device | |
| JP3692648B2 (ja) | 半導体装置 | |
| EP3550723B1 (en) | Pad tracking circuit for high-voltage input-tolerant output buffer | |
| US6404219B1 (en) | Burn-in test method for a semiconductor chip and burn-in test apparatus therefor | |
| CN101997537A (zh) | 电平移位输出电路和使用其的等离子体显示设备 | |
| KR100221799B1 (ko) | 모드설정회로와 모드설정장치 | |
| US7679394B2 (en) | Power supply noise resistance testing circuit and power supply noise resistance testing method | |
| US7002377B2 (en) | Clock signal detection circuit and semiconductor integrated circuit using the same | |
| JP3482873B2 (ja) | 負荷駆動装置 | |
| KR20190024537A (ko) | 스위칭가능 파워 서플라이 | |
| US6177733B1 (en) | Semiconductor device | |
| JP3590535B2 (ja) | 多数の供給電圧に対処するプログラマブル・バイアスを有する出力バッファおよびその方法 | |
| EP0899740A2 (en) | Semiconductor device with plural power supply circuits, plural internal circuits, and single external terminal | |
| KR950001128B1 (ko) | 반도체기억장치 | |
| US7236346B2 (en) | Semiconductor apparatus and method of charging desired number of capacitors | |
| US7504846B2 (en) | Testable cascode circuit and method for testing the same using a group of switching elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050407 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |