JP3690829B2

JP3690829B2 - 非線形抵抗素子

Info

Publication number: JP3690829B2
Application number: JP21982994A
Authority: JP
Inventors: 隆徳庄子
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1994-09-14
Filing date: 1994-09-14
Publication date: 2005-08-31
Anticipated expiration: 2020-08-31
Also published as: JPH0883942A

Description

【０００１】
【産業上の利用分野】
本発明は、下部電極と絶縁膜と上部電極とのＭＩＭ素子構造を有する非線形抵抗素子に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、従来の単純マトリクス型に比べてより高画質な表示が可能であることから、最近では液晶表示装置の主流になりつつある。
【０００３】
アクティブマトリクス型の液晶表示装置では、各画素電極ごとにアクティブ素子を接続している。そして、このアクティブ素子がスイッチング素子としてノイズとなる不要な信号をカットしている。
【０００４】
下部電極−絶縁膜−上部電極構造からなるＭＩＭ素子は、低電圧印加時には高抵抗となり、これに対して高電圧印加時では低抵抗になるというスイッチングに適する非線形抵抗性をもつ。
【０００５】
このことから薄膜トランジスタ（ＴＦＴ）素子とならぶ代表的なアクテイブ素子として、ＭＩＭ素子はアクティブマトリクス型の液晶表示装置に用いられている。
【０００６】
ところでＭＩＭ素子を用いた液晶表示装置では、ＭＩＭ素子と液晶層とが直列に接続されていることから、印加電圧は両者のもつ電気容量値に応じて分配されることになる。
【０００７】
そこで液晶層に充分に大きな電圧を印加するためには、ＭＩＭ素子のもつ電気容量値をできるだけ小さくする必要がある。
【０００８】
このためにはＭＩＭ素子の素子面積をできるだけ小さくすればよい。しかしながら、ＭＩＭ素子の微細化に伴ってパターニング精度が問題となり、従来の手段では１μｍ〜３μｍ程度の大きさのＭＩＭ素子を形成するための微細パターンの形成は非常に困難である。
【０００９】
そこで開発されたのが下部電極の側面部を利用して、その下部電極の側面部に微細パターンのＭＩＭ素子（以下ラテラルＭＩＭ素子と記載する）を形成する方法である。
【００１０】
この従来技術におけるラテラルＭＩＭ素子を、図３と図４を用いて説明する。図３は、ラテラルＭＩＭ素子を示す平面図であり、図４は、図３のＣ−Ｄ線における断面を示す断面図である。以下、図３と図４とを交互に参照して説明する。
【００１１】
基板１の上に設ける下部電極２の上部には第１の絶縁膜３を設け、さらに下部電極２の側面部には第２の絶縁膜４を設ける。
【００１２】
下部電極２に対して、この下部電極２の側面部の片側から上部に重なるように上部電極５を形成する。なお、この上部電極５は画素電極６と接続している。
【００１３】
このラテラルＭＩＭ素子の下部電極２と上部電極５とは、第１の絶縁膜３と第２の絶縁膜４とを介して接触している。
【００１４】
このとき、下部電極２上部の第１の絶縁膜３の膜厚が充分に厚く、その誘電率が充分に小さければ、膜厚の薄い第２の絶縁膜４のみを通じて電流が流れるはずである。
【００１５】
すなわち、上部電極５と、第２の絶縁膜４と、下部電極２とによりＭＩＭ素子を形成する。
【００１６】
このラテラルＭＩＭ素子においては、下部電極２の側面部を利用して素子形成している。このため、ＭＩＭ素子の面積を従来のＭＩＭ素子よりも大幅に小さくすることができる。
【００１７】
【発明が解決しようとする課題】
図３と図４とを用いて説明したラテラルＭＩＭ素子では、前述のように、下部電極２の側面部に形成する第２の絶縁膜４を用いて、微細パターンのＭＩＭ素子を形成している。
【００１８】
しかしながら、下部電極２の上部の第１の絶縁膜３も無視できない電気容量値を有している。このため、実際の素子容量値は下部電極２側面部と上部との合成容量値として考える必要がある。
【００１９】
ところで従来のラテラルＭＩＭ素子では、図４に示すように、上部電極５と下部電極２との重なり領域では、下部電極２の一方の辺に数μｍの寸法のオーバーラップ領域を設けている。
【００２０】
しかしながら、上部電極５のパターンを形成するためのフォトリソグラフィー処理でアライメントずれが発生したときには、下部電極２に対してずれた位置に上部電極５が形成されることになる。
【００２１】
この結果、上部電極５とオーバーラップする下部電極２の上部のもつ電気容量値は、フォトリソグラフィー処理におけるアライメントのずれ量によって変化してしまう。
【００２２】
したがってラテラルＭＩＭ素子全体のもつ電気容量値は、フォトリソグラフィー処理のアライメントずれにより異なった値となる。
【００２３】
このため、基板１内でＭＩＭ素子の電気的特性がばらつき、液晶表示装置の表示品質を劣化させる要因となってしまう。
【００２４】
本発明の目的は、フォトリソグラフィー工程に起因する電気容量のばらつきを抑え、液晶表示装置の表示品質の劣化を抑制することが可能な非線形抵抗素子およびその製造方法を提供することである。
【００２５】
【課題を解決するための手段】
上記目的を達成するため、本発明の非線形抵抗素子およびその製造方法は下記記載の手段を採用する。
【００２６】
本発明の非線形抵抗素子は、基板の上に設ける下部電極と、下部電極の上部に設ける第１の絶縁膜と、下部電極の側面部に設け第１の絶縁膜より膜厚の薄い第２の絶縁膜と、下部電極の両側面部から上部に重なるように設ける上部電極とを備えることを特徴とする。
【００２７】
本発明の非線形抵抗素子は、基板の上に設ける２つの下部電極と、下部電極の上部に設ける第１の絶縁膜と、下部電極の側面部に設け第１の絶縁膜より膜厚の薄い第２の絶縁膜と、それぞれ下部電極の片側面部から上部に重なるような形状をもち下部電極のほぼ中央部で分離するように設ける上部電極とを備えることを特徴とする。
【００２８】
本発明の非線形抵抗素子は、基板の上に設ける下部電極と、下部電極の上部に設ける第１の絶縁膜と、下部電極の側面部に設け第１の絶縁膜より膜厚の薄い第２の絶縁膜と、それぞれ下部電極の片側面部から上部に重なるような形状をもち隣接する２つの下部電極の上面に設ける上部電極とを備えることを特徴とする。
【００２９】
本発明の非線形抵抗素子の製造方法は、基板上に下部電極材料と第１の絶縁膜材料とを形成する工程と、フォトリソグラフィーとエッチング処理により下部電極材料と第１の絶縁膜材料とのパターニングを行い下部電極と第１の絶縁膜を形成する工程と、陽極酸化処理を行い下部電極の側面部に第２の絶縁膜を形成する工程と、上部電極材料を形成する工程と、その上部電極材料をフォトリソグラフィーとエッチング処理によりパターニングして上部電極を形成する工程とを有することを特徴とする。
【００３０】
【作用】
本発明のラテラルＭＩＭ素子では、上部電極は、下部電極の両側面部から上部に重なるように設けるか、あるいはそれぞれ下部電極の片側面部から上部に重なるような形状をもち下部電極のほぼ中央部で分離するような形状にするか、あるいは隣接する２つの下部電極の上部に２つの上部電極を設ける構造を採用する。
【００３１】
このため上部電極のパターニング時のアライメントにずれが生じた場合でも、ＭＩＭ素子全体のもつ電気容量値を一定に保つことができる。
【００３２】
これは、上部電極が下部電極とが完全に重なるパターン形状のときは、上部電極と下部電極との重なり面積は常に一定となるためである。
【００３３】
さらに、下部電極の両側面部から上部電極をオーバーラップさせ、下部電極のほぼ中央部で分離するパターンを採用するときでも、片側のオーバーラップが減れば反対側が同じだけ増えることから、合計の重なり面積を一定に保つことができる。
【００３４】
隣接する２つの下部電極にまたがった上部電極パターンを採用するときでも同じように、片側が増えれば反対側が減ることから、合計した重なり面積は一定になる。
【００３５】
したがって、ＭＩＭ素子全体の面積も一定となり、電気容量値のばらつきに起因する液晶表示装置の表示品質の劣化を抑制することが可能となる。
【００３６】
【実施例】
以下、本発明の実施例における非線形抵抗素子について、図面を参照にしながら詳細に説明する。
【００３７】
まずはじめに本発明の第１の実施例の非線形抵抗素子の構造を、図１と図２とを用いて説明する。図１は、本発明の第１の実施例における非線形抵抗素子を示す平面図であり、図２は、図１のＡ−Ｂ線における断面を示す断面図である。以下、図１と図２とを交互に参照して説明する。
【００３８】
ガラスからなる基板１上に下部電極２を設ける。この下部電極２はタンタル膜で構成する。
【００３９】
さらにこの下部電極２の上面に第１の絶縁膜３を設け、さらに下部電極２の側面部に第２の絶縁膜４を設ける。ここで第１の絶縁膜３の膜厚は、第２の絶縁膜４の膜厚より厚くなるように構成する。
【００４０】
さらに、酸化インジウムスズ（以下ＩＴＯと記載する）膜からなる上部電極５を、下部電極２の上面と側面とを被覆するように設ける。この上部電極５は、画素電極６に接続している。
【００４１】
下部電極２の上面に設ける第１の絶縁膜３は窒化シリコン（ＳｉＮｘ）膜で構成し、これに対して下部電極２の側面部に設ける第２の絶縁膜４は酸化タンタル（Ｔａ2 Ｏ5 ）膜で構成する。
【００４２】
そして第１の絶縁膜３の膜厚は、数百〜１０００ｎｍの膜厚とし、これに対して第２の絶縁膜４の膜厚は数十ｎｍという膜厚をもつように構成する。さらに下部電極２の側面部は、基板１表面に対して約６０゜のテーパー角度を設ける。
【００４３】
つぎに本発明の第２の実施例における非線形抵抗素子の構造を、図５と図６とを用いて説明する。図５は、本発明の第２の実施例における非線形抵抗素子を示す平面図であり、図６は、図５のＥ−Ｆ線における断面を示す断面図である。以下、図５と図６とを交互に参照して説明する。
【００４４】
ガラスからなる基板１に上に下部電極２を設ける。この下部電極２はタンタル膜で構成する。
【００４５】
さらに、下部電極２の上面に窒化シリコン膜からなる第１の絶縁膜３を設け、さらに下部電極２の側面部に酸化タンタル膜からなる第２の絶縁膜４を設ける。
【００４６】
さらに、下部電極２の側面部と上面とに、その両側の側面部から被覆し、下部電極２のほぼ中央部で分離するＩＴＯ膜からなる上部電極５を設ける。この上部電極５は、画素電極６と接続している。
【００４７】
そして第１の絶縁膜３の膜厚は、数百〜１０００ｎｍの膜厚とし、これに対して第２の絶縁膜４の膜厚は数十ｎｍという膜厚をもつようにする。
【００４８】
つぎに本発明の第３の実施例における非線形抵抗素子の構造を、図７を用いて説明する。図７は、本発明の第３の実施例における非線形抵抗素子を示す平面図である。
【００４９】
下部電極２の上面と側面部とにそれぞれ設ける第１の絶縁膜と第２の絶縁膜との構成は、第１と第２の実施例と同じ構成にする。
【００５０】
第１と第２の実施例と、この第３の実施例との相違点は、画素電極６と接続する上部電極５のパターン形状が異なる点である。
【００５１】
すなわち図７に示すように、一つの画素電極６の両側にそれぞれ接続する二つの上部電極５を、隣接する二つの下部電極２の上面に設ける。そして一つの下部電極２上に設ける二つの上部電極５同士が突き当たらないように、それぞれの位置をずらすようにする。
【００５２】
上部電極５の平面パターン形状が図６に示すような構造にする以外の構造は、第１と第２の実施例と同じであるので、詳細な説明は省略する。
【００５３】
つぎに以上説明した本発明の第１から第３の実施例における非線形抵抗素子の構造を形成するための製造方法を、図８から図１２の断面図を用いて説明する。なお以下に説明する製造方法の記載は、第１から第３の実施例のいずれに適用する場合にもほとんど同じであり、図５と図６とに示す非線形抵抗素子の構造を代表例にして説明する。
【００５４】
まずはじめに図８に示すように、ガラスからなる基板１上に下部電極２材料として、タンタル膜を１００ｎｍから２００ｎｍの膜厚で形成する。このタンタル膜はスパッタリング法により形成する。
【００５５】
その後、下部電極２材料であるタンタル膜上に、第１の絶縁膜３として窒化シリコン（ＳｉＮｘ）膜を数百ｎｍから１０００ｎｍの膜厚で形成する。なおこの窒化シリコン膜は、スパッタリング法あるいは化学気相成長（ＣＶＤ）法により形成する。
【００５６】
その後、第１の絶縁膜３上の全面に回転塗布法により感光性樹脂を形成し、所定のフォトマスクを用いて露光処理と現像処理とを行う、フォトリソグラフィー処理により感光性樹脂を、図５に示す下部電極２の形状にパターニングする。
【００５７】
つぎに図９に示すように、パターニングした感光性樹脂をエッチングマスクとして用いて、窒化シリコン膜からなる第１の絶縁膜３と、タンタル膜からなる下部電極３とを、エッチング処理してパターニングする。
【００５８】
この下部電極２と第１の絶縁膜３とのエッチングは、反応性イオンエッチング装置を用い、さらにエッチングガスとして四フッ化炭素（ＣＦ4 ）を用いるドライエッチングにより行う。
【００５９】
このドライエッチング処理により、基板１表面に対しておよそ６０゜のテーパ角度をもつ下部電極２と第１の絶縁膜３とを形成することができる。
【００６０】
つぎに図１０に示すように、クエン酸溶液を陽極酸化液として用いる陽極酸化処理により、下部電極２の側面部に第２の絶縁膜４を形成する。
【００６１】
この結果、下部電極２の側面部に酸化タンタル（Ｔａ2 Ｏ5 ）膜からなる第２の絶縁膜４を形成することができる。
【００６２】
この陽極酸化処理では、下部電極２の上部は第２の絶縁膜３によって覆われているため、下部電極２の側面部のみが陽極酸化されて、第２の絶縁膜４を形成することができる。このとき第２の絶縁膜４の膜厚が数十ｎｍになるように陽極酸化電圧を選択する。
【００６３】
つぎに図１１に示すように、上部電極５材料として全面にＩＴＯ膜をスパッタリング法により形成する。
【００６４】
つぎに図１２に示すように、フォトリソグラフィー処理とエッチング処理とを行いＩＴＯ膜をパターニングし、その中央部で分離する上部電極５を形成する。このＩＴＯ膜のエッチングは、塩酸と塩化鉄との混合溶液を用いるウエットエッチングによって行う。
【００６５】
【発明の効果】
以上の説明で明らかなように本発明の非線形素子の構造と製造方法によれば、比較的ゆるいアライメント精度でも、基板全体にわたって電気容量値が一定のラテラルＭＩＭ素子を作成することができる。したがって基板内でのＭＩＭ素子の特性ばらつきを抑えることができ、より均一な表示品質を有する液晶表示装置が得られる。
【図面の簡単な説明】
【図１】本発明の実施例における非線形抵抗素子の構成を示す平面図である。
【図２】本発明の実施例における非線形抵抗素子の構成を示す断面図である。
【図３】従来例における非線形抵抗素子の構成を示す平面図である。
【図４】従来例における非線形抵抗素子の構成を示す断面図である。
【図５】本発明の実施例における非線形抵抗素子の構成を示す平面図である。
【図６】本発明の実施例における非線形抵抗素子の構成を示す断面図である。
【図７】本発明の実施例における非線形抵抗素子の構成を示す平面図である。
【図８】本発明の実施例における非線形抵抗素子の製造方法を示す断面図である。
【図９】本発明の実施例における非線形抵抗素子の製造方法を示す断面図である。
【図１０】本発明の実施例における非線形抵抗素子の製造方法を示す断面図である。
【図１１】本発明の実施例における非線形抵抗素子の製造方法を示す断面図である。
【図１２】本発明の実施例における非線形抵抗素子の製造方法を示す断面図である。
【符号の説明】
１基板
２下部電極
３第１の絶縁膜
４第２の絶縁膜
５上部電極
６画素電極

Claims

基板上に、側方への複数の突き出し部を含む下部電極と、
該下部電極の上部に設ける第１の絶縁膜と、
前記下部電極の両側面にそれぞれ設け前記第１の絶縁膜より膜厚が薄く非線形の電圧−電流特性を持つ第２の絶縁膜と、
同じ下部電極の隣接する突き出し部同士の間に１個ずつ配置した他の電極群を備え、
該他の電極の各々の輪郭の両側に一端が接続され両側の前記突き出し部に向けてそれぞれ張り出す二つの上部電極を設け、
該二つの上部電極は、前記下部電極の本体部からの距離に差をつけ、いずれも前記突き出し部の側面の下端から上面の一部にかけて重なるように設けることにより、下部電極の側面の第２の絶縁膜を通じてのみ電流が流れ、かつ、隣接する二つの他の電極から、それらの中間にある同じ前記突き出し部に向けてそれぞれ張り出す二つの上部電極を、下部電極の本体部からの距離に差のあるもの同士とすることにより、突き出し部上で二つの上部電極がすれ違い方向を向くことを特徴とする非線形抵抗素子。