JP3684519B2 - Semiconductor laser manufacturing method - Google Patents
Semiconductor laser manufacturing method Download PDFInfo
- Publication number
- JP3684519B2 JP3684519B2 JP21823896A JP21823896A JP3684519B2 JP 3684519 B2 JP3684519 B2 JP 3684519B2 JP 21823896 A JP21823896 A JP 21823896A JP 21823896 A JP21823896 A JP 21823896A JP 3684519 B2 JP3684519 B2 JP 3684519B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- growth
- grown
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は半導体レーザの製造方法に関し、特に、埋込ヘテロ接合構造(BH)型半導体レーザの埋込層の構造及び埋込層の製造方法に特徴のある半導体レーザの製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体レーザと光ファイバを基礎とする光通信技術の発展はめざましく、幹線系の通信路では光ファイバが電気ケーブルをほとんど置き換えてしまった状況であり、今後は、個人ベースでの情報処理の増大に伴い各家庭まで光ファイバが伸びるものと予測されている。
【0003】
また、電子計算機間の伝送処理においても、動作速度ならびに実装上の問題から、従来の同軸ケーブルに替えて光ファイバを用いる光並列接続の開発が進められており、この様な光並列接続の実現には、電気−光変換素子の低電力化が重要になる。
【0004】
この様な光通信に用いる半導体レーザとしては、一般に、BH(埋込ヘテロ接合)構造の半導体レーザが用いられているが、個人ベースでの使用のためには、低コストで大量にBH構造半導体レーザを生産する技術の確立が求められ、また、光並列接続の実現のためには、低しきい値で動作する高効率のBH構造半導体レーザの実現が求められている。
【0005】
従来のBH構造の半導体レーザの代表的例としてのFBH(Flat−Buried−Heterostructure)構造半導体レーザを図8を参照して説明する。
【0006】
図8参照
このFBH構造半導体レーザは、n型クラッド層を兼ねるn型InP基板71上に、n型InGaAsP光ガイド層72、InGaAsP活性層73、及び、p型InPクラッド層74を順次MOVPE法(有機金属気相成長法)によって成長させたのち、SiO2 マスク等の誘電体マスク(図示せず)を用いてメサエッチングを行う。
【0007】
次いで、この誘電体マスクを選択成長マスクとして用いて、LPE法(液相エピタキシャル成長法)或いはMOVPE法を用いてp型InP埋込層75及びn型InP埋込層76を順次成長させたのち、誘電体マスクを除去し、全面にクラッド層となるp型InP層77及びp型InGaAsPコンタクト層78を成長させて、最後に、p型InGaAsPコンタクト層78上にp側電極79を設けると共に、n型InP基板71の裏面にn側電極80を設けてFBH構造半導体レーザが完成する。
【0008】
また、他のBH構造半導体レーザとして、高抵抗埋込層を設けた半導体レーザを図9を参照して説明する。
図9(a)参照
このBH構造半導体レーザの場合には、まず、n型クラッド層を兼ねるn型InP基板71上に、n型InGaAsP光ガイド層72、InGaAsP活性層73、p型InPクラッド層74、及び、p型InGaAsPコンタクト層78を順次MOVPE法によって成長させたのち、SiO2 マスク等の誘電体マスク(図示せず)を用いてメサエッチングを行う。
【0009】
次いで、この誘電体マスクを選択成長マスクとして用いて、MOVPE法を用いてFeドープInP埋込層81を成長させたのち、誘電体マスクを除去し、最後に、p型InGaAsPコンタクト層78上にp側電極79を設けると共に、n型InP基板71の裏面にn側電極80を設けてBH構造半導体レーザが完成する。
【0010】
【発明が解決しようとする課題】
再び、図8参照
しかし、従来のFBH構造半導体レーザにおいては、aの矢印で示す、p型InPクラッド層74→p型InP埋込層75→n型InP基板71の経路の漏れ電流パスと、bの矢印で示す、p型InP層77→n型InP埋込層76→p型InP埋込層75→n型InP基板71の経路の漏れ電流パスが存在し、レーザ発振に必要なしきい値電流を大きくするという問題がある。
【0011】
このうち、bの漏れ電流パスは、半導体レーザに高電流注入した場合に、p型InP層77−n型InP埋込層76−p型InP埋込層75−n型InP基板71からなるサイリスタ構造がターンオンして、顕著な漏れ電流パスとなり、一方、しきい値電流近傍での低電流注入領域では、aの漏れ電流パスが主要なパスとなり、低しきい値電流化の妨げとなっている。
【0012】
このaの漏れ電流パスによる漏れ電流を低減するためには、p型InPクラッド層74とp型InP埋込層75との接合部分を狭くすれば良いが、通常の成長法を用いて埋込層を形成した場合に、このp型InP埋込層75を制御性良くコントロールして成長させることは困難であった。
【0013】
また、n型InP埋込層76は、通常、InGaAsP活性層73の斜め上方に位置するため、aの漏れ電流パスはp型InP埋込層75で大きく拡がり、この点からもしきい値電流を小さくすることが困難であった。
【0014】
さらに、ストライプ状メサをウェット・エッチングによって形成した場合には、選択埋込成長用マスクに庇部、即ち、張出部を形成することが容易であるため、埋込層の表面平坦化が容易であるが、エッチング量の制御性、再現性、及び、大面積での均一なエッチングの可能性の点ではRIE(反応性イオンエッチング)に比べて劣っているという問題がある。
【0015】
このウェット・エッチングの問題点を解決するために、エタン−水素系のRIEを用いた場合には、メサエッチングの工程において、選択埋込成長用マスクとしての誘電体マスクも少なからずエッチングされ、メサ幅の制御性が十分でないという新たな問題が生ずる。
【0016】
この様な問題を解決するために、n型InP基板上に幅2.5μm程度のストライプ状の開口部を有する誘電体マスクを設け、選択成長法によりこの開口部上にDH(ダブルヘテロ接合)構造を含むストライプ状メサを成長させることが提案されている(必要ならば、Y.Kondo,Appled Physics Letters,Vol.62,1993,p.1188参照)。
【0017】
この場合、マスクレスで埋込層を成長させるために、Seを高ドープして埋込層を成長させているが、この様なSeドープn+ 型埋込層はメモリ効果の原因となるという問題があり、さらに、n型不純物であるSeを高ドープしてp型埋込層を成長させることは実際的に困難であるという問題もある。
【0018】
また、ストライプ状メサをRIEで形成した場合には、選択埋込成長用マスクに庇部を形成することができないので、埋込層を平坦に成長させることが困難であるという問題がある。
【0019】
図9(b)参照
例えば、RIEによってn型InP基板71をエッチングしてストライプ状メサを形成したのち、通常のMOVPE法によって埋込層を成長させた場合、埋込層、即ち、InGaAs層82及びInP層83は平坦に成長せず、選択埋込成長用マスク84上への異常成長さえ生ずる。
【0020】
なお、図9(b)は、半導体レーザの断面の顕微鏡写真を模写したものであり、この場合には、そのコントラストによって成長過程が良く分かるように、埋込層として互いに組成の異なる薄いInGaAs層82及びInP層83を交互に成長させたものである。
【0021】
この様な場合、埋込層を平坦に成長させるためには、成長温度を高めたり、成長速度を遅くすれば良いが、成長温度を高くすると、成長過程において活性層へ不純物が拡散するという問題や、マストランスポートによる昇温中のメサの変改が促進され、レーザ特性の劣化をもたらすという問題がある。
【0022】
さらに、成長速度を落とした場合には、成長時間の増大をもたらし、生産性を低下させると共に、不純物の拡散を促進してレーザ特性を劣化させるという問題がある。
【0023】
したがって、本発明は、BH構造半導体レーザにおける漏れ電流を低減させて低しきい値電流化すると共に、レーザ特性に悪影響を与えることなく平坦な埋込層を生産性良く形成することを目的とする。
【0024】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、また、図2は本発明の方法による埋込層の成長方向の説明図であり、この図1及び図2を参照して本発明における課題を解決するための手段を説明する。
図1(a)参照
(1)本発明は、半導体レーザの製造方法において、{100}面を主面とする一導電型半導体基板1上に、少なくとも、活性層3及び反対導電型クラッド層4を成長させたのち、エッチングにより側面がほぼ{011}面のストライプ状メサ5を形成し、次いで、有機金属気相成長法を用いて、ストライプ状メサ5の側面と一導電型半導体基板1の露出した{100}面を覆い、且つ、ストライプ状メサ5の側面方向の{011}成長面が消失しない範囲で反対導電型層6を成長させのち、成長ガス雰囲気中に塩素を含むガスを添加しながら反対導電型埋込層を〔100〕方向に成長させ、次いで、成長ガス雰囲気中に塩素を含むガスを添加しながら一導電型埋込層7を〔100〕方向に成長させ、さらに、一導電型埋込層7上に成長ガス雰囲気中に塩素を含むガスを添加しながら反対導電型埋込層8を〔100〕方向に成長させることを特徴とする(第1の実施の形態に対応)。
【0025】
図2(a)参照
図2(a)は、主面が(100)面のInP基板11上に、側面が(011)面近傍のストライプ状メサ12を形成したのち、モノクロロメタン(CH3 Cl)を添加したMOVPE法によって埋込層を成長させた場合の断面の顕微鏡写真を模写したものであり、コントラストによって成長方向が分かるように、埋込層として組成の異なる薄いInGaAs層13とInP層14を交互に成長させたもので、図から明らかなように、ほぼ(100)面に平行に、即ち、〈100〉方向にのみ成長していることが分かる。
【0026】
この様に、ストライプ状メサ5の側面が{011}面近傍であると、成長ガス雰囲気中に塩素を含むガスを添加し、且つ、成長条件を制御することにより、例えば、成長温度を600℃±10°にすることにより、ストライプ状メサ5の側面への成長は抑制され、一導電型半導体基板1の露出した{100}面上にのみ、即ち、〔100〕方向にのみ成長が生ずるので、ストライプ状メサ5の側面と一導電型半導体基板1の露出した{100}面を覆うように成長させた反対導電型層6の厚さを制御することによって低電流注入時における漏れ電流パスの幅、即ち、一導電型埋込層7のストライプ状メサ5からの横方向の距離を狭くすることができ、したがって、しきい値電流を低減することができる。
【0027】
特に、反対導電型層6の上にさらに反対導電型層を成長させた場合、この反対導電型層の厚さによって一導電型埋込層7の縦方向の位置を任意に制御することが可能になり、また、この反対導電型層を設けることによって、高電流注入時の漏れ電流パスを構成するサイリスタ構造の反対導電型ベース層の厚さを厚くすることができるので、ターンオン電圧が高くなり、漏れ電流を低減することができる。
【0028】
(2)また、本発明は、上記(1)において、成長ガス雰囲気中に添加する塩素を含むガスとして、モノクロロメタン或いはモノクロロエタンのいずれかを用いたことを特徴とする。
【0029】
この様に、埋込層を〔100〕方向にのみ成長させるために成長ガス雰囲気中に添加する塩素を含むガスとしては、塩素が一つのモノクロロメタン或いはモノクロロエタンが好適である。
【0030】
図1(b)参照
(3)また、本発明は、半導体レーザの製造方法において、{100}面を主面とする一導電型半導体基板1上に、少なくとも、一導電型クラッド層2、活性層3、及び、反対導電型クラッド層4を選択成長させてストライプ状メサ5を成長させたのち、有機金属気相成長法を用いて、全面に反対導電型層6を成長させ、次いで、成長ガス雰囲気中に塩素を含むガスを添加しながら一導電型埋込層7をストライプ状メサ5の側面方向にのみ成長させ、さらに、全面に反対導電型層埋込層8を成長させることを特徴とする(第2の実施の形態に対応)。
【0031】
図2(b)参照
図2(b)は、InP基板11上に、ストライプ状メサ12を形成したのち、成長ガス雰囲気中に塩素を含むガスを添加して薄いInGaAs層13とInP層14を交互に成長させた場合の断面構造を模式的に示したものであり、図に示したように、ストライプ状メサ12の上面及びInP基板11の露出面上にはほとんど成長せず、ストライプ状メサ12の側面方向にのみ成長が生ずる。
【0032】
したがって、エッチング兼選択成長用の誘電体マスクを用いることなく、簡単な製造工程によって、ストライプ状メサ5及び平坦な一導電型埋込層7を形成することができるので、レーザ特性を均一化することができ、且つ、生産性も向上する。
【0033】
(4)また、本発明は、半導体レーザの製造方法において、{100}面を主面とする一導電型半導体基板1上に、少なくとも、一導電型クラッド層2、活性層3、及び、反対導電型クラッド層4を選択成長させてストライプ状メサ5を成長させたのち、有機金属気相成長法を用いて、成長ガス雰囲気中に塩素を含むガスを添加しながら反対導電型埋込層或いは高抵抗埋込層をストライプ状メサ5側面方向にのみ成長させ、ついで、全面に一導電型半導体層を成長させたのち、この一導電型半導体層のストライプ状メサ5の上部に対応する部分を除去し、さらに、全面に反対導電型層を成長させることを特徴とする(第3の実施の形態に対応)。
【0034】
この様に、成長ガス雰囲気中に塩素を含むガスを添加することによって、反対導電型埋込層或いは高抵抗埋込層をストライプ状メサ5の側面方向のみに直接設けることができ、特に、高抵抗埋込層を設けた場合には、漏れ電流をより低減することができる。
【0035】
【発明の実施の形態】
ここで、本発明の第1の実施の形態の前提となる製造工程を図3及び図4を参照して説明する。
図3(a)参照
まず、(100)面を主面とするn型InP基板21上に、MOVPE法によって厚さが100〜300nm、例えば、150nmで不純物濃度が5.0×1017cm-3のn型InGaAsP光ガイド層22、発光波長が1.3μm、厚さが100〜200nm、例えば、100nmでアンドープのInGaAsP活性層23、及び、厚さが1.5〜2.0μm、例えば、1.5μmで不純物濃度が5.0×1017cm-3のp型InPクラッド層24を順次成長させる。
【0036】
図3(b)参照
次いで、CVD法によって厚さ0.3μmのSiO2 膜を堆積させたのち、パターニングして幅1.5μmのストライプ状のSiO2 マスク25を形成し、次いで、このSiO2 マスク25をエッチングマスクとして、エタン+水素+微量酸素からなるエタン系のガスを用いたRIEによってメサエッチングを行い、高さが、例えば、2.5μmで、その側面がほぼ(011)面のストライプ状メサ26を形成する。
【0037】
次いで、原料ガスとしてTMI(トリメチルインジウム)、PH3 、及び、ドーパントとしてDMZn(ジメチル亜鉛)を用いたMOVPE法によって、600℃の成長温度において、厚さが0.1〜0.8μm、例えば、0.3μmで不純物濃度が1.0×1018cm-3のp型InP層27をストライプ状メサ26の側面及びn型InP基板21の露出面に成長させる。
【0038】
図3(c)参照
次いで、ドーパントをSiH4 に替えると共に、モノクロロメタン(CH3 Cl)を、TMIの流量に対する比、即ち、モノクロロメタン/TMIが2〜50、例えば、30になるように添加して、厚さが0.1〜1.0μm、例えば、0.4μmで不純物濃度が2.0×1018cm-3のn型InP埋込層28、及び、厚さが0.5〜2.0μm、例えば、1.5μmで不純物濃度が1.0×1018cm-3のp型InP埋込層29を順次成長させて、ストライプ状メサ26を埋め込む。
【0039】
図4(d)参照
次いで、SiO2 マスク25を除去したのち、MOVPE法によって、厚さが0.5〜3.0μm、例えば、1.0μmで不純物濃度が1.0×1018cm-3のp型InP層30、及び、厚さが0.1〜0.5μm、例えば、0.3μmで不純物濃度が1.0×1019cm-3のp型InGaAsPコンタクト層31を順次成長させ、最後に、p型InGaAsPコンタクト層31上にp側電極としてのTi/Pt/Au電極32を設けると共に、n型InP基板21の裏面にn側電極としてAu・Ge/Au電極33を設ける。
【0040】
図4(e)参照
図4(e)は、p型InP層27、n型InP埋込層28、及び、p型InP埋込層29の成長状態を確認するために、上記と同じ条件でストライプ状メサ26を設けたn型InP基板21に埋込層を成長させた場合の断面の顕微鏡写真を模写したものであり、図2の場合と同様に、コントラストにより成長方向を確認するために埋込層として薄いp型InP層34、InGaAs層35、n型InP層36、及び、p型InP層37を交互に成長させたものである。
【0041】
図から明らかなように、成長ガス雰囲気中にモノクロロメタンを含まない場合には、p型InP層34とInGaAs層35とがストライプ状メサ26の側面及びn型InP基板21の露出面に沿って成長し、次いで、成長ガス雰囲気中にモノクロロメタンを添加した場合には、n型InP層36、InGaAs層35及び、p型InP層37が、n型InP基板21の露出面である(100)面上にのみ、即ち、〈100〉方向にのみ成長することが分かる。
【0042】
即ち、モノクロロメタンの添加によって、〈011〉方向への成長は抑制されるので、n型InP埋込層28は、(100)面と平行に、且つ、ほぼ矩形状に成長させることができる。
【0043】
したがって、この第1の実施の形態においては、p型InP層27を成長する際に、その厚さを制御することによって、ストライプ状メサ26とn型InP埋込層28との間の横方向の間隔を任意に狭くすることができ、それによって、低電流注入時の漏れ電流パスの間隔を狭くすることができるので、しきい値電流を低くすることができる。
【0044】
例えば、この様にして作製したBH構造半導体レーザの共振器長を300μmとし、端面コートなしで発振させた場合に、5.0mAという低いしきい値電流が得られた。
【0045】
以上を前提として、次に、本発明の第1の実施の形態を説明するが、上述の説明におけ る図3(c)の工程においてn型InP埋込層28を成長させる前に、成長ガス雰囲気中にモノクロロメタンを添加した状態でp型InP埋込層を成長させたものである。
【0046】
したがって、本発明の第1の実施の形態においては、n型InP埋込層28の縦方向の位置をp型InP埋込層の厚さで任意に制御することが可能になり、また、p型InP埋込層を設けることによって、高電流注入時の漏れ電流パスを構成するサイリスタ構造のp型ベース層の厚さを厚くすることができるので、ターンオン電圧が高くなり、漏れ電流を低減することができる。
【0047】
また、上記の第1の実施の形態においては、p型InP埋込層29もモノクロロメタンを添加した雰囲気中で成長させているが、n型InP埋込層28を形成した後の埋込層の場合には、必ずしもモノクロロメタンを添加する必要はなく、通常のMOVPE法を用いても良いものである。
【0048】
また、上記の第1の実施の形態においては、成長ガス雰囲気中に添加するガスとしてモノクロロメタンを用いているが、モノクロロエタン(C2 H5 Cl)を用いても良く、いずれにしても塩素を一つ含んだ塩化物が望ましい。
【0049】
また、埋込層を〈100〉方向にのみ成長させるためには、成長温度の制御が必要であり、上記の第1の実施の形態においては、成長温度として600℃を採用しているが、600℃±10°の範囲であれば良い。
【0050】
次に、図5及び図6を参照して本発明の第2の実施の形態を説明する。
図5(a)参照
まず、(100)面を主面とするn型InP基板51上に、CVD法によって厚さ0.2μmのSiO2 膜を設けたのち、パターニングによって幅2.5μmのストライプ状開口部を設けてSiO2 マスク52とし、次いで、このSiO2 マスク52を選択成長マスクとしたMOVPE法によって、厚さが500〜1500nm、例えば、1000nmで不純物濃度が5.0×1017cm-3のn型InPバッファ層53、発光波長が1.3μm、厚さが夫々10nmと6nmのInGaAsP/InGaAs構造を10周期設けたMQW活性層54、及び、厚さが500〜1000nm、例えば、700nmで不純物濃度が5.0×1017cm-3のp型InPクラッド層55を順次成長させて、高さが1.0〜2.5μm、例えば、1.8μmのストライプ状メサ56を形成する。
【0051】
図5(b)参照
次いで、HF溶液を用いてSiO2 マスク52を除去したのち、原料ガスとしてTMI、PH3 、及び、ドーパントとしてDMZnを用いたMOVPE法によって、600℃の成長温度において、厚さが0.1〜0.5μm、例えば、0.4μmで不純物濃度が1.0×1018cm-3のp型InP層57を全面に成長させる。
【0052】
図6(c)参照
次いで、ドーパントをSiH4 に替えると共に、PCl3 の流量比のTMIの流量に対する比、即ち、Cl/Inが0.2〜1.0、例えば、0.5になるようにPCl3 を添加すると共に、成長温度を、550〜600、例えば、575℃にして、不純物濃度が2.0×1018cm-3のn型InP埋込層58をストライプ状メサ56の側面方向のみに成長させる。
【0053】
この場合に、n型InP埋込層58をストライプ状メサ56の側面方向のみに成長させるために重要な条件は、Cl/In比と成長温度であり、Clの流量を多くすると共に、成長温度を低めに設定することによって側面方向のみへの結晶成長が可能になる。
【0054】
図6(d)参照
次いで、PCl3 を含まない雰囲気における通常のMOVPE法によって、厚さが0.2〜1.5μm、例えば、1.0μmで不純物濃度が1.0×1018cm-3のp型InP層59、及び、厚さが0.1〜0.5μm、例えば、0.5μmで不純物濃度が1.0×1019cm-3のp型InGaAsPコンタクト層60を順次成長させ、最後に、p型InGaAsPコンタクト層60上にp側電極としてのTi/Pt/Au電極61を設けると共に、n型InP基板51の裏面にn側電極としてAu・Ge/Au電極62を設ける。
【0055】
この様に作製したBH構造半導体レーザにおいては、メサ幅の均一性が良いため共振器長を300μmとし、端面コートなしでのレーザ発振において、2インチウェハ内でのしきい値電流分布が8.0±0.5mAと非常に高い均一性を示し、高い歩留りが得られた。
【0056】
また、この第2の実施の形態においては、マスクレスで且つ簡単な製造工程で平坦な埋込層を成長させているので、生産性が向上し、より安価な半導体レーザの製造が可能になる。
【0057】
次いで、図7を参照して、本発明の第3の実施の形態を説明する。
図7(a)参照
まず、上記の第3の実施の形態と全く同様に、(100)面を主面とするn型InP基板51上に、CVD法によって厚さ0.2μmのSiO2 膜を設けたのち、パターニングによって幅2.5μmのストライプ状開口部を設けてSiO2 マスク(図示せず)とし、次いで、このSiO2 マスクを選択成長マスクとしたMOVPE法によって、厚さが500〜1500nm、例えば、1000nmで不純物濃度が5.0×1017cm-3のn型InPバッファ層53、発光波長が1.3μm、厚さが夫々10nmと6nmのInGaAsP/InGaAs構造を10周期設けたMQW活性層54、及び、厚さが500〜1000nm、例えば、700nmで不純物濃度が5.0×1017cm-3のp型InPクラッド層55を順次成長させて、高さが1.0〜2.5μm、例えば、1.8μmのストライプ状メサ56を形成する。
【0058】
次いで、HF溶液を用いてSiO2 マスクを除去したのち、原料ガスとしてのTMI、PH3 、及び、Feドーパントとしてのフェロセンに対してPCl3 を添加したMOVPE法よって、成長温度を、550〜600、例えば、575℃にして、抵抗値が1×108 Ω・cmのFeドープInP埋込層63をストライプ状メサの側面方向のみに成長させたのち、PCl3 を含まない雰囲気における通常のMOVPE法によって、メサ上の厚さが0.1〜0.5μm、例えば、0.25mで不純物濃度が1.0×1018cm-3のn型InPブロック層64を成長させる。
【0059】
図7(b)参照
次いで、ストライプ状メサの頂部に対応する部分のn型InPブロック層64を選択的に除去したのち、通常のMOVPE法によって、厚さが0.2〜1.5μm、例えば、1.0μmで不純物濃度が1.0×1018cm-3のp型InP層59、及び、厚さが0.1〜0.5μm、例えば、0.5μmで不純物濃度が1.0×1019cm-3のp型InGaAsPコンタクト層60を順次成長させ、最後に、p型InGaAsPコンタクト層60上にp側電極としてのTi/Pt/Au電極61を設けると共に、n型InP基板51の裏面にn側電極としてAu・Ge/Au電極62を設ける。
【0060】
この第3の実施の形態においては、マスクレスで且つ簡単な製造工程で平坦なFeドープInP埋込層63をストライプ状メサの側面方向のみ成長させているので、漏れ電流をより低減することができ、レーザ特性が向上すると共に、安価な半導体レーザの製造が可能になる。
【0061】
なお、上記の第3の実施の形態におけるFeドープInP埋込層63は、p型InP埋込層に置き換えても良いものである。
【0062】
また、上記の第2及び第3の実施の形態においては、活性層としてMQW活性層を用いているが、第1の実施の形態と同様にInGaAsP活性層を用いても良く、また、光ガイド層を設けても良いものである。
【0063】
また、逆に、上記の第1の実施の形態における活性層はInGaAsP活性層であるが、第2及び第3の実施の形態と同様にMQW活性層を用いても良く、また、光ガイド層は設けなくとも良いし、或いは、活性層の両側に設けても良いものである。
【0064】
また、上記の第1の実施の形態においては、n型InP基板がn型クラッド層を兼ねているため、n型InP基板上にn型InGaAsP光ガイド層を直接設けているが、n型InP基板上にn型InPバッファ層を介してn型InGaAsP光ガイド層をもうけても良く、この場合には、n型InPバッファ層がn型クラッド層として機能することになる。
【0065】
また、上記の各実施の形態においては、基板としてn型InP基板を用いているが、p型InP基板を用いても良いものであり、その場合には、各実施の形態に記載している各層の導電型を全て反転させる必要がある。
【0066】
また、上記の各実施の形態においては、埋込層のほとんどをInPで形成しているが、InPに限られるものでなく、一般的にはInGaAlAsPで表される半導体層を用いれば良い。
【0067】
また、上記の各実施の形態においては、光通信用半導体レーザを主たる対象としているため、InGaAsP/InP系で説明しているが、本発明はInGaAsP/InP系に限られるものではなく、GaAs/AlGaAs系をも対象とするものである。
【0068】
【発明の効果】
本発明によれば、BH構造半導体レーザの埋込層を形成する場合、製造条件を制御することによって、等方的成長か、基板に垂直方向の成長か、或いは、ストライプ状メサの側面方向への成長かを制御し、それらを組み合わせることによって、漏れ電流が少なく低しきい値電流を半導体レーザを製造することができ、また、埋込層表面が平坦で素子特性が均一な半導体レーザを歩留り良く製造できるので、光通信技術の一層の発展・普及に寄与するものである。
【図面の簡単な説明】
【図1】 本発明の原理的構成の説明図である。
【図2】 本発明の方法による埋込層の成長方向の説明図である。
【図3】 本発明の第1の実施の形態の前提となる製造工程の途中までの説明図である。
【図4】 本発明の第1の実施の形態の前提となる製造工程の図3以降の説明図である。
【図5】 本発明の第2の実施の形態の途中までの製造工程の説明図である。
【図6】 本発明の第2の実施の形態の図5以降の製造工程の説明図である。
【図7】 本発明の第3の実施の形態の製造工程の説明図である。
【図8】 従来のFBH構造半導体レーザの説明図である。
【図9】 従来のBH構造半導体レーザの説明図である。
【符号の説明】
1 一導電型半導体基板
2 一導電型クラッド層
3 活性層
4 反対導電型クラッド層
5 ストライプ状メサ
6 反対導電型層
7 一導電型埋込層
8 反対導電型埋込層
9 電極
10 電極
11 InP基板
12 ストライプ状メサ
13 InGaAs層
14 InP層
21 n型InP基板
22 n型InGaAsP光ガイド層
23 InGaAsP活性層
24 p型InPクラッド層
25 SiO2 マスク
26 ストライプ状メサ
27 p型InP層
28 n型InP埋込層
29 p型InP埋込層
30 p型InP層
31 p型InGaAsPコンタクト層
32 Ti/Pt/Au電極
33 Au・Ge/Au電極
34 p型InP層
35 InGaAs層
36 n型InP層
37 p型InP層
51 n型InP基板
52 SiO2 マスク
53 n型InPバッファ層
54 MQW活性層
55 p型InPクラッド層
56 ストライプ状メサ
57 p型InP層
58 n型InP埋込層
59 p型InP層
60 p型InGaAsPコンタクト層
61 Ti/Pt/Au電極
62 Au・Ge/Au電極
63 FeドープInP埋込層
64 n型InPブロック層
71 n型InP基板
72 n型InGaAsP光ガイド層
73 InGaAsP活性層
74 p型InPクラッド層
75 p型InP埋込層
76 n型InP埋込層
77 p型InP層
78 p型InGaAsPコンタクト層
79 p側電極
80 n側電極
81 FeドープInP埋込層
82 InGaAs層
83 InP層
84 選択埋込成長用マスク[0001]
BACKGROUND OF THE INVENTION
The present invention provides a semiconductor laser.TheMore particularly, the present invention relates to a buried layer structure of a buried heterojunction structure (BH) type semiconductor laser and a semiconductor laser characterized by the buried layer manufacturing method.TheIt relates to a manufacturing method.
[0002]
[Prior art]
In recent years, the development of optical communication technology based on semiconductor lasers and optical fibers has been remarkable, and optical fiber has almost replaced electric cables in mainline communication paths. With the increase, it is predicted that the optical fiber will extend to each home.
[0003]
Also, in the transmission processing between computers, due to operating speed and mounting problems, development of optical parallel connection using optical fiber instead of the conventional coaxial cable is underway. Realization of such optical parallel connection For this purpose, it is important to reduce the power of the electro-optical conversion element.
[0004]
A semiconductor laser having a BH (buried heterojunction) structure is generally used as a semiconductor laser used for such optical communication. However, for use on an individual basis, a large amount of BH structure semiconductor is provided at low cost. Establishment of a technique for producing a laser is required, and in order to realize optical parallel connection, realization of a high-efficiency BH structure semiconductor laser operating at a low threshold is required.
[0005]
An FBH (Flat-Buried-Heterostructure) structure semiconductor laser as a typical example of a conventional BH structure semiconductor laser is illustrated.8Will be described with reference to FIG.
[0006]
Figure8reference
In this FBH structure semiconductor laser, an n-type InGaAsP
[0007]
Next, using this dielectric mask as a selective growth mask, the p-type InP buried
[0008]
As another BH structure semiconductor laser, a semiconductor laser provided with a high-resistance buried layer is illustrated.9Will be described with reference to FIG.
Figure9(A) Reference
In the case of this BH structure semiconductor laser, first, an n-type InGaAsP
[0009]
Next, using this dielectric mask as a selective growth mask, an Fe-doped InP buried
[0010]
[Problems to be solved by the invention]
Again, figure8reference
However, in the conventional FBH structure semiconductor laser,aThe leakage current path of the path of the p-type
[0011]
this house,bWhen a high current is injected into the semiconductor laser, the thyristor structure including the p-type InP layer 77-n-type InP buried layer 76-p-type InP buried layer 75-n-
[0012]
thisaIn order to reduce the leakage current due to the leakage current path, the junction portion between the p-type
[0013]
Further, since the n-type InP buried
[0014]
Further, when the striped mesa is formed by wet etching, it is easy to form a ridge portion, that is, an overhang portion, on the selective embedding growth mask, so that the surface of the embedding layer can be easily flattened. However, there is a problem that it is inferior to RIE (reactive ion etching) in terms of controllability of etching amount, reproducibility, and possibility of uniform etching in a large area.
[0015]
In order to solve this problem of wet etching, when ethane-hydrogen RIE is used, in the mesa etching process, a dielectric mask as a mask for selective embedding growth is also etched to some extent. A new problem arises that the controllability of the width is not sufficient.
[0016]
In order to solve such problems, a dielectric mask having a stripe-shaped opening having a width of about 2.5 μm is provided on an n-type InP substrate, and DH (double heterojunction) is formed on the opening by a selective growth method. It has been proposed to grow striped mesas containing structures (if necessary, see Y. Kondo, Applied Physics Letters, Vol. 62, 1993, p. 1188).
[0017]
In this case, in order to grow the buried layer without mask, the buried layer is grown by highly doping Se.+There is a problem that the type buried layer causes a memory effect, and it is practically difficult to grow the p type buried layer by highly doping Se, which is an n-type impurity.WhenThere is also a problem.
[0018]
In addition, when the stripe mesa is formed by RIE, it is difficult to grow the buried layer flat because the collar cannot be formed on the selective buried growth mask.WhenThere is a problem.
[0019]
Figure9(B) Reference
For example, when the n-
[0020]
Figure9(B) is a photomicrograph of a cross-section of a semiconductor laser. In this case, a
[0021]
In such a case, in order to grow the buried layer flatly, the growth temperature may be increased or the growth rate may be decreased. However, if the growth temperature is increased, impurities are diffused into the active layer during the growth process. In addition, there is a problem in that the mesa change during the temperature rise by the mass transport is promoted and the laser characteristics are deteriorated.
[0022]
Further, when the growth rate is lowered, there is a problem that the growth time is increased, the productivity is lowered, and the diffusion of impurities is promoted to deteriorate the laser characteristics.
[0023]
Accordingly, an object of the present invention is to reduce the leakage current in a BH structure semiconductor laser to lower the threshold current, and to form a flat buried layer with good productivity without adversely affecting the laser characteristics. .
[0024]
[Means for Solving the Problems]
FIG. 1 is an explanatory view of the principle configuration of the present invention, and FIG. 2 is an explanatory view of the growth direction of the buried layer by the method of the present invention. In FIG. 1 and FIG. Means for solving the problem will be described.
See Fig. 1 (a)
(1) The present invention relates to a semiconductor laser.In this manufacturing method, at least the
[0025]
See Fig. 2 (a)
Figure 2 (a)After forming the
[0026]
Thus, when the side surface of the striped
[0027]
In particular, when an opposite conductivity type layer is further grown on the opposite
[0028]
(2In addition, the present invention provides the above(1)In the above, either monochloromethane or monochloroethane is used as the gas containing chlorine added to the growth gas atmosphere.
[0029]
As described above, monochloromethane or monochloroethane having one chlorine is preferable as the gas containing chlorine added to the growth gas atmosphere in order to grow the buried layer only in the [100] direction.
[0030]
Refer to FIG.
(3Further, according to the present invention, in the semiconductor laser manufacturing method, at least the one-conductivity-
[0031]
FIG.b)reference
FIG.b) Shows a cross-sectional structure when stripe-
[0032]
Therefore, the striped
[0033]
(4Further, according to the present invention, in the semiconductor laser manufacturing method, at least the one-conductivity-
[0034]
Thus, by adding a gas containing chlorine to the growth gas atmosphere, the opposite conductivity type buried layer or the high resistance buried layer can be provided directly only in the side surface direction of the striped
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Here, the first embodiment of the present inventionPremiseThe manufacturing process will be described with reference to FIGS.
See Fig. 3 (a)
First, on the n-
[0036]
Refer to FIG.
Next, a SiO film having a thickness of 0.3 μm is formed by a CVD method.2After depositing the film, it is patterned and striped SiO2 with a width of 1.5 μm2A mask 25 is formed and then this
[0037]
Next, TMI (trimethylindium), PH as source gasesThreeAnd a MOVPE method using DMZn (dimethyl zinc) as a dopant at a growth temperature of 600 ° C., a thickness of 0.1 to 0.8 μm, for example, 0.3 μm and an impurity concentration of 1.0 × 1018cm-3The p-
[0038]
Refer to FIG.
The dopant is then SiHFourAnd monochloromethane (CHThreeCl) is added so that the ratio of TMI to the flow rate, that is, monochloromethane / TMI is 2 to 50, for example, 30 and the thickness is 0.1 to 1.0 μm, for example, 0.4 μm. Concentration is 2.0 × 1018cm-3N-type InP buried
[0039]
Refer to FIG.
Then SiO2After removing the
[0040]
See Fig. 4 (e)
In FIG. 4E, a
[0041]
As can be seen from the figure, when monochloromethane is not included in the growth gas atmosphere, the p-
[0042]
That is, since the growth in the <011> direction is suppressed by adding monochloromethane, the n-type InP buried
[0043]
Therefore, in the first embodiment, when the p-
[0044]
For example, a threshold current as low as 5.0 mA was obtained when the resonator length of the BH structure semiconductor laser fabricated in this way was set to 300 μm and oscillated without an end face coating.
[0045]
Based on the above, next, the first embodiment of the present invention will be described. In the process of FIG.Before the n-type InP buried
[0046]
Therefore, in the first embodiment of the present invention,The vertical position of the n-type InP buried
[0047]
In the first embodiment, the p-type InP buried
[0048]
Also, the above1'sIn the embodiment, monochloromethane is used as a gas to be added to the growth gas atmosphere, but monochloroethane (C2HFiveCl) may be used, and anyway, a chloride containing one chlorine is desirable.
[0049]
Further, in order to grow the buried layer only in the <100> direction, it is necessary to control the growth temperature.1'sIn the embodiment, the growth temperature is 600 ° C., but it may be in the range of 600 ° C. ± 10 °.
[0050]
Next, FIG.And FIG.A second embodiment of the present invention will be described with reference to FIG.
Figure5(A) Reference
First, on the n-
[0051]
Figure5(B) Reference
Then, using HF solution, SiO2After removing the
[0052]
Figure6(C) Reference
The dopant is then SiHFourAnd PClThreeTo the flow rate ratio of TMI, that is, Cl / In is 0.2 to 1.0, for example, PCl so that 0.5.ThreeAnd a growth temperature of 550 to 600, for example, 575 ° C., and an impurity concentration of 2.0 × 1018cm-3The n-type InP buried
[0053]
In this case, the important conditions for growing the n-type InP buried
[0054]
Figure6(D) Reference
Then PClThreeBy an ordinary MOVPE method in an atmosphere not containing oxygen, the thickness is 0.2 to 1.5 μm, for example, 1.0 μm and the impurity concentration is 1.0 × 1018cm-3P-
[0055]
In the BH structure semiconductor laser manufactured in this way, the cavity length is 300 μm because the mesa width is uniform, and the threshold current distribution in the 2-inch wafer is 8. A very high uniformity of 0 ± 0.5 mA was exhibited, and a high yield was obtained.
[0056]
This second2In this embodiment, since the flat buried layer is grown by a maskless and simple manufacturing process, the productivity is improved and a cheaper semiconductor laser can be manufactured.
[0057]
Then figure7Referring to FIG.3The embodiment will be described.
Figure7(A) Reference
First, the above3In exactly the same manner as in the first embodiment, on the n-
[0058]
Then, using HF solution, SiO2After removing the mask, TMI, PH as source gasThreeAnd PCl for ferrocene as the Fe dopantThreeThe growth temperature is set to 550 to 600, for example, 575 ° C., and the resistance value is 1 × 10 6 by the MOVPE method with the addition of8After the Ω · cm Fe-doped InP buried
[0059]
Figure7(B) Reference
Next, after selectively removing the portion of the n-type
[0060]
This first3In this embodiment, since the flat Fe-doped InP buried
[0061]
Note that the above3The Fe-doped InP buried
[0062]
Also, the above2And the second3In the embodiment, the MQW active layer is used as the active layer.1'sAs in the embodiment, an InGaAsP active layer may be used, and a light guide layer may be provided.
[0063]
Conversely, the above1'sThe active layer in the embodiment is an InGaAsP active layer.2And the second3As in the first embodiment, an MQW active layer may be used, and a light guide layer may not be provided, or may be provided on both sides of the active layer.
[0064]
Also, the above1'sIn the embodiment, since the n-type InP substrate also serves as the n-type cladding layer, the n-type InGaAsP light guide layer is directly provided on the n-type InP substrate, but the n-type InP buffer is provided on the n-type InP substrate. The n-type InGaAsP light guide layer may be provided through the layer, and in this case, the n-type InP buffer layer functions as an n-type cladding layer.
[0065]
In each of the above embodiments, an n-type InP substrate is used as a substrate. However, a p-type InP substrate may be used, and in that case, it is described in each embodiment. It is necessary to reverse the conductivity type of each layer.
[0066]
In each of the above embodiments, most of the buried layer is formed of InP, but is not limited to InP, and a semiconductor layer generally represented by InGaAlAsP may be used.
[0067]
Further, in each of the above embodiments, the semiconductor laser for optical communication is a main target.NoFor this reason, the InGaAsP / InP system has been described, but the present invention is not limited to the InGaAsP / InP system, but also covers the GaAs / AlGaAs system.
[0068]
【The invention's effect】
According to the present invention, when the buried layer of the BH structure semiconductor laser is formed, the isotropic growth, the growth in the direction perpendicular to the substrate, or the lateral direction of the striped mesa is controlled by controlling the manufacturing conditions. By controlling the growth of semiconductors and combining them, semiconductor lasers with low leakage current and low threshold current can be manufactured, and the yield of semiconductor lasers with a flat buried layer surface and uniform device characteristics Since it can be manufactured well, it contributes to further development and spread of optical communication technology.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
FIG. 2 is an explanatory diagram of a growth direction of a buried layer according to the method of the present invention.
FIG. 3 shows the first embodiment of the present invention.Up to the middle of the manufacturing processIt is explanatory drawing.
FIG. 4 shows the first embodiment of the present invention.Fig. 3 and subsequent drawings of the premise manufacturing processIt is explanatory drawing.
[Figure 5]It is explanatory drawing of the manufacturing process to the middle of the 2nd Embodiment of this invention.
[Fig. 6]It is explanatory drawing of the manufacturing process after FIG. 5 of the 2nd Embodiment of this invention.
[Fig. 7]It is explanatory drawing of the manufacturing process of the 3rd Embodiment of this invention.
[Fig. 8]It is explanatory drawing of the conventional FBH structure semiconductor laser.
FIG. 9It is explanatory drawing of the conventional BH structure semiconductor laser.
[Explanation of symbols]
1 One conductivity type semiconductor substrate
2 One conductivity type cladding layer
3 Active layer
4 Opposite conductivity type cladding layer
5 Striped mesa
6 opposite conductivity type layer
7 One conductivity type buried layer
8 Reverse conductivity type buried layer
9 electrodes
10 electrodes
11 InP substrate
12 Striped mesa
13 InGaAs layer
14 InP layer
21 n-type InP substrate
22 n-type InGaAsP light guide layer
23 InGaAsP active layer
24 p-type InP cladding layer
25 SiO2mask
26 Striped mesa
27 p-type InP layer
28 n-type InP buried layer
29 p-type InP buried layer
30 p-type InP layer
31 p-type InGaAsP contact layer
32 Ti / Pt / Au electrode
33 Au / Ge / Au electrode
34 p-type InP layer
35 InGaAs layer
36 n-type InP layer
37 p-type InP layer
51 n-type InP substrate
52 SiO2mask
53 n-type InP buffer layer
54 MQW active layer
55 p-type InP cladding layer
56 Striped Mesa
57 p-type InP layer
58 n-type InP buried layer
59 p-type InP layer
60 p-type InGaAsP contact layer
61 Ti / Pt / Au electrode
62 Au / Ge / Au electrode
63 Fe-doped InP buried layer
64 n-type InP block layer
71 n-type InP substrate
72 n-type InGaAsP light guide layer
73 InGaAsP active layer
74 p-type InP cladding layer
75 p-type InP buried layer
76 n-type InP buried layer
77 p-type InP layer
78 p-type InGaAsP contact layer
79 p-side electrode
80 n-side electrode
81 Fe-doped InP buried layer
82 InGaAs layer
83 InP layer
84 Mask for selective embedding growth
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21823896A JP3684519B2 (en) | 1996-08-20 | 1996-08-20 | Semiconductor laser manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21823896A JP3684519B2 (en) | 1996-08-20 | 1996-08-20 | Semiconductor laser manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1065263A JPH1065263A (en) | 1998-03-06 |
JP3684519B2 true JP3684519B2 (en) | 2005-08-17 |
Family
ID=16716766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21823896A Expired - Lifetime JP3684519B2 (en) | 1996-08-20 | 1996-08-20 | Semiconductor laser manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3684519B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1130724A1 (en) * | 2000-03-03 | 2001-09-05 | Alpes Lasers | Quantum cascade laser and method of manufacturing the same |
JP4696389B2 (en) * | 2001-04-10 | 2011-06-08 | 住友電気工業株式会社 | Manufacturing method of semiconductor optical integrated device |
WO2009101892A1 (en) * | 2008-02-13 | 2009-08-20 | Eudyna Devices Inc. | Method for manufacturing semiconductor device |
-
1996
- 1996-08-20 JP JP21823896A patent/JP3684519B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1065263A (en) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3907854B2 (en) | Semiconductor laser and manufacturing method thereof | |
JPS6343387A (en) | Semiconductor laser device and manufacture thereof | |
CN211670427U (en) | Buried structure high-linearity DFB laser chip for optical communication | |
JP2998629B2 (en) | Optical semiconductor device and its manufacturing method | |
JP3684519B2 (en) | Semiconductor laser manufacturing method | |
JP2894186B2 (en) | Optical semiconductor device | |
JPH07202317A (en) | Manufacture of embedded structure semiconductor laser | |
JP2550714B2 (en) | High-resistance semiconductor layer embedded semiconductor laser | |
JPH0831659B2 (en) | Method for manufacturing semiconductor light emitting device | |
JP2000077789A (en) | Manufacture of semiconductor laser | |
JP2956255B2 (en) | Method for manufacturing ridge waveguide semiconductor laser | |
JP3830552B2 (en) | Method for manufacturing buried semiconductor laser device | |
JPH10242563A (en) | Manufacture of semiconductor light emitting device | |
JP2000252587A (en) | Semiconductor laser and its manufacturing method | |
JPH07176830A (en) | Manufacture of semiconductor light-emitting element | |
JP3602814B2 (en) | Method for manufacturing semiconductor device | |
JPS61187287A (en) | Semiconductor light-emitting device | |
JPH10223974A (en) | Semiconductor laser and its manufacture | |
JPH1140897A (en) | Semiconductor laser element and its manufacture | |
JP3911342B2 (en) | Manufacturing method of semiconductor laser device | |
JPH0878793A (en) | Manufacture of semiconductor laser | |
JPH09148670A (en) | Semiconductor laser and its manufacture | |
Takemi et al. | MOCVD regrowth of InP on RIE patterned substrates for p-substrate 1.3/spl mu/m BH laser application | |
JP2001077466A (en) | Semiconductor laser | |
JP2000174390A (en) | Semiconductor laser and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050519 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |