JP3684461B2 - 共振コンバータ用パルス幅変調制御装置 - Google Patents
共振コンバータ用パルス幅変調制御装置 Download PDFInfo
- Publication number
- JP3684461B2 JP3684461B2 JP27297996A JP27297996A JP3684461B2 JP 3684461 B2 JP3684461 B2 JP 3684461B2 JP 27297996 A JP27297996 A JP 27297996A JP 27297996 A JP27297996 A JP 27297996A JP 3684461 B2 JP3684461 B2 JP 3684461B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input
- latch
- timing capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧共振モードで作動するＤＣ／ＤＣ電力コンバータ又はＤＣ／ＡＣ電力インバータを制御するのに使用されるパルス幅変調制御装置に関する。
【０００２】
【従来の技術】
以下コンバータとして集合的に呼称するＤＣ／ＤＣ電力コンバータ又はＤＣ／ＡＣ電力インバータを電圧共振モードで作動させることは、電力切換えトランジスタ内でのオン切換え損失を除去してオフ切換え損失を低減させるための有用な技術である。電圧共振モードにおいては、トランジスタがオフに切換わっている時間中、それを横断してリンギング電圧波形が生成される。リンギングは、トランジスタに接続された単数又は複数の共振誘導子及びコンデンサの助けを得て達成される。リンギングは、まず上方、次に下方へのゼロに向かう電圧の揺れとして現われる。トランジスタがオンに切換った時点でそれを横断する電圧がゼロに近いケースは、ゼロ電圧切換え（ＺＶＳ）として知られている。ＺＶＳコンバータにおいては、オン切換え損失は事実上不在である。同様に、スイッチと並行して共振コンデンサが存在することから、オフ切換え損失は実質的に低減される。ＺＶＳは、高い電力変換効率を達成するため高周波コンバータにおいて不可欠である。効率を増大させることに加えて、ＺＶＳは、コンバータによって生成される電磁干渉すなわちＥＭＩを有効に減少させる。技術文献の中で、ＺＶＳ ＤＣ／ＡＣインバータ及びＤＣ／ＤＣコンバータのさまざまなバージョンが数多く記述されてきた。文献例としては、Sokal et al., 「クラスＥ−高効率同調片端切換え電力増幅器の新しいクラス」、ＩＥＥＥ固体回路ジャーナル、１９７５年６月号、ｐ１６８〜１７５； Redl et al., 「クラスＥ共振調節型ＤＣ／ＤＣ電力コンバータ：１．５MHz での作動解析と実験結果」ＰＥＳＣ １９８３ Record(ＩＥＥＥ公示番号８６ＣＨ１８７７−０号）、ｐ５０〜６０；及びLiu et al., 「ＤＣ／ＤＣコンバータにおけるゼロ電圧切換え技術」ＰＥＳＣ １９８６ Record（ＩＥＥ公示番号８６ＣＨ２３１０−１号）、ｐ５８〜７０がある。
【０００３】
通常ＺＶＳコンバータは、可変的オン時間とほぼ一定のオフ時間を有する特殊なタイプのパルス幅変調方法で制御される。オン切換え時間は、入力電圧又は負荷電流の変化にもかかわらず、制御されたパラメータ（通常は直流出力電圧）が一定にとどまるような形で変動させられる。プログラミング可能な電源においては、制御されたパラメータは可変的基準電圧に従う。スイッチのオフ時間は、実際の制御技術に応じて一定であるか又はわずかに変動するかのいずれかである。
【０００４】
図１は、Micro Linear Corporationにより製造されたＭＬ４８１５集積回路などといった先行技術の制御装置で制御されるフライバックタイプのＺＶＳコンバータを示している。ＺＶＳフライバックコンバータは、切換え用トランジスタ１１０、共振コンデンサ１２０、共振誘導子１３０、一次巻線１５０及び二次巻線１６０をもつフライバックトランス１４０、出力整流ダイオード１７０及び出力フィルターコンデンサ１８０を含んでいる。コンバータは、正の入力端子１９０と負の入力（接地）端子２００の間で接続された直流電圧源によって給電される。負荷（図示せず）は、正の出力端子２１０と負の出力端子２００の間で接続される。この先行技術の回路において、負の出力端子は負の入力端子と同じである。
【０００５】
ワンショットマルチバイブレータ２２０は引き外しされた後、反転バッファ２３０を通して電力スイッチ１１０をオフに切換える。電力スイッチは、ワンショットマルチバイブレータ２２０の動作のタイミングされた区分の全持続時間Ｔ１中、オフ又は非導電状態にある。このマルチバイブレータの出力端２４０は、オフ状態の間、高レベルにある。トランジスタ２５０はこの高いレベルによってオンに切換えられ、結果として、コンデンサ２６０を横断する電圧はゼロとなる。ワンショットマルチバイブレータのタイミングが完了した時点で、その出力は低くなり、電力スイッチ１１０のオン切換え及びトランジスタ２５０のオフ切換えをもたらす。ここで定電流源２７０はコンデンサ２６０を充電し始め、直線的に上昇する電圧を生成する。比較器２７０の非反転入力端における電圧が同じ比較器の反転入力端における電圧を上回った時点で、充電プロセスは終結する。この時点で比較器の出力は高くなり、ワンショットを引き外しする。その結果、ワンショットの出力も高くなり、スイッチ１１０はオフに切換えられ、トランジスタ２５０はオンに切換えられ、もう１つの切換え周期が始まる。
【０００６】
比較器２７０のしきい電圧は、誤差増幅器２８０によってセットされる。この誤差増幅器の出力端は比較器２７０の反転入力に接続される。誤差増幅器は、その反転及び非反転入力端において、２つの信号すなわち基準電圧２９０と出力電圧（端子２１０における電圧）を、抵抗器３００を含む直列インピーダンスを通して受理する。システムの安定性を確保するため、誤差増幅器２８０の出力端と反転入力端の間にはフィードバックインピーダンス（コンデンサ３１０）が接続されている。例えば、入力電圧が上昇したか又は負荷電流が減少したためにコンバータの出力電圧が上昇した時点で、誤差増幅器の出力端における電圧は低くなり、コンデンサ２６０ののこぎり波状電圧がその電圧に達するのに必要とされる時間が短縮されることになる。最終的結果は、スイッチ１１０がオン切換えされる時間の減少にある。スイッチのオン時間の短縮は、コンバータの入力端子に接続された電源から吸収されるエネルギーの減少を導く。場合によっては、システムは、同じ出力電圧で再びエネルギーバランスに達する。
【０００７】
図２Ａ−Ｃは、通常の動作における図１の先行技術回路の特徴的波形を例示している。図２Ａは、コンデンサ２６０を横断する電圧のプロットである。図２Ｂは、ワンショットマルチバイブレータの出力端２４０における電圧のプロットである。図２Ｃは、スイッチ１１０を横断する電圧のプロットである。例示されている通り、スイッチ電圧はゼロに揺れ戻り、ワンショットマルチバイブレータによってスイッチが再度オン切換えされる前にＭＯＳＦＥＴデバイスの固有ボディダイオードによってクランプされる。
【０００８】
図１の先行技術回路は、可変的オン時間、一定オフ時間タイプの制御を提供する。このタイプの制御は、リンギング波形の時間Ｔ２、つまりゼロに戻るのに必要な時間が一定である場合に適している。残念ながら、時間Ｔ２は、供給電圧、負荷、電源回路のコンポーネント値及び公差の全てを含む数多くのパラメータの関数である。実践的なケースにおいては、時間Ｔ２は２〜１の範囲にわたり容易に変動し得る。図３Ａは、オフ時間が短かすぎてスイッチが早くオン切換えされた場合のスイッチ電圧波形を、又図３Ｂはスイッチ電流波形を例示する。図４Ａは、オフ時間が長すぎスイッチが遅くオン切換えされた場合のスイッチ電圧波形を例示し、図４Ｂはスイッチ電流波形を例示する。両方の場合において、オン切換えの瞬間にはスイッチを横断する実質的電圧が存在し、スイッチ内で大きな電流スパイク及び過剰の散逸がもたらされる。スイッチ電圧の急速な崩壊及び急激な電流スパイクの結果、コンバータにより生成されるＥＭＩは増大し、一方で過剰な散逸は効率を低下させ、信頼性の問題をひき起こす。これらの結果は全て望ましくないものであり、回避すべきである。図３Ａ−Ｂに例示されているケースにおける電力スイッチの早尚なオン切換えは、ワンショットマルチバイブレータの時間Ｔ１を予想される最長の時間Ｔ２よりも長くなるようにセットすることによって容易に回避できる。しかしながら、数多くの利用分野において、特に以上で論述した理由から長い時間Ｔ１が選択された場合に、図４Ａ−Ｂで例示されたケースにおいて電力スイッチの遅いオン時間を回避することは非常に困難であるか、さらには不可能でさえある。完璧ではないものの一般的な実践方法は、時間Ｔ２が時間Ｔ１よりも長いか又は実質的に短い場合にＺＶＳが喪失されるが、通常の条件下でＺＶＳを生み出すような形で時間Ｔ１を選ぶことにある。多くの設計において、図１の先行技術回路に例示されている方法を用いて望ましい動作範囲にわたりＺＶＳを達成することは不可能である。
【０００９】
図５は、Unitrode Integrated Circuits Corporationによって製造されたＵＣ１８６２集積回路といったような異なる先行技術制御装置によって制御されるフライバックＺＶＳコンバータを例示する。この制御装置は、図１の先行技術制御装置の主要な欠点を回避し、以下のように作動する。ワンショットマルチバイブレータ２２２は、引き外しされた後、反転バッファ２３０を通して電力スイッチ１１０をオフに切換える。電力スイッチは、ワンショットマルチバイブレータの時間Ｔ２が満了した時点か又は時としてゼロ電圧検出又はＺＶＤ比較器として知られている比較器３２０がタイミングを終了した時点のいずれか早く起こった方の時点で、オンに切換えられる。比較器３２０の反転入力端は、電源ＭＯＳＦＥＴスイッチのドレーンに接続され、非反転入力端は電圧源３３０に接続される。電力スイッチを横断する電圧が電圧源３３０の電圧よりも低くなったとき、例えば２ボルトより低くなった時点で、比較器３２０の出力は高くなり、タイミングを終結する可能性がある。このような低電圧は、共振コンデンサ１２０の放電によりひき起こされる散逸及びＥＭＩの増大が無視できるものとなるほど充分に小さいものとみなされる。図５には例示されていないが、ワンショットマルチバイブレータ２２２には、オフ切換えの直後に電力スイッチをオン切換えすることを避けるべく、引き外しされた直後に比較器３２０の出力端に応答しないように、配慮がなされていなければならない。
【００１０】
図５の先行技術の制御回路の残りの部分には、電圧制御型電流源２７２を含む電圧制御型オシレータつまりＶＣＯ、ＶＣＯのためのタイミングコンデンサ２６０、上限値Ｖ２及び下限値Ｖ１を伴うヒステリシス比較器２７２、及び放電トランジスタ２５０が含まれる。この回路には同様に、誤差増幅器２８０、電圧基準源２９０、入力抵抗３００及びフィードバックコンデンサ３１０も含まれる。ヒステリシス比較器２７２の出力が低い場合、トランジスタ２５０はオフとなり、電圧制御型電流源２２はタイミングコンデンサ２６０を充電する。場合によっては、コンデンサ電圧は上限Ｖ２に達し、比較器２７２の出力は高くなる。低から高への遷移がワンショットマルチバイブレータ２７２を引き外し、そしてトランジスタ２５０もオンに切換える。このトランジスタはコンデンサ２６０を放電し始める。コンデンサが下限値Ｖ１まで放電された時点で、ヒステリシス比較器２７２の出力は低くなり、トランジスタ２５０はオフに切換わり、コンデンサの充電サイクルは再び始まる。
【００１１】
電圧制御型電流源２７２の電流は、誤差増幅器２８０の出力電圧に比例する。誤差増幅器の非反転入力端はコンバータの出力端２１０に接続されるが、誤差増幅器の反転入力端は抵抗器３００を通して電圧基準源２９０に接続されている。システムの安定性を確保するため誤差増幅器の出力端と反転入力端の間にフィードバックコンデンサ３１０が接続されている。例えば、コンバータの出力電圧が入力電圧の上昇又は負荷電流の減少を理由として上昇した時点で、誤差増幅器の出力端における電圧はより高くなり、電圧制御型電流源２７２の電流の増大がもたらされる。この電流の増大はＶＣＯの周期Ｔ４の減少、さらには電力スイッチ１１０のオン時間の減少をもたらす。最終的結果は、コンバータの入力端子に接続された電源から吸収されるエネルギーの減少にある。場合によっては、システムは、同じ出力電圧を維持しながら再びエネルギーバランスに達する。
【００１２】
図６Ａ−Ｃは図５の先行技術回路の特徴的波形を例示する。図６Ａは、コンデンサ２６０を横断する電圧の波形図である。図６Ｂは、ワンショットマルチバイブレータ２２２の出力端における電圧の波形図である。図６Ｃは、スイッチ１１０を横断する電圧の波形図である。スイッチ電圧がゼロに揺れ戻ると直ちにスイッチが再びオンに切換わるということがわかる。
【００１３】
ＺＶＤ比較器を使用することにより、大部分の条件の下でＺＶＳに近い動作を保持しながら、最大のリンギング時間Ｔ１に対処するようにワンショットマルチバイブレータの最大タイミング値Ｔ２をセットすることが明らかに可能である。
【００１４】
図５の先行技術の制御装置には２つの欠点がある。まず第１に、これには２つの独立したタイミング回路すなわちＶＣＯ及びワンショットマルチバイブレータが必要とされる。第２に、電力スイッチの最小オン時間は、ＶＣＯの最小周期とスイッチ電圧波形のリンギング時間Ｔ１の間の差異として生成される。作動条件の変化及びコンポーネント公差のため、最小オン時間を非常に正確に規定することはできない。この事実のため、軽負荷及び／又は高い入力電圧条件の下での調節喪失又はゼロ電圧切換えの喪失がもたらされる可能性がある。あるいはまた、きわめて正確であり、したがってよりコストの高くつくことであるが、タイミング及び共振コンポーネント及び／又はタイミングパラメータの個々の調整が必要とされる可能性がある。
【００１５】
【発明が解決しようとする課題】
したがって、本発明の目的は、広範囲の作動条件及びコンポーネント公差にわたりゼロ電圧切換えを確保する共振コンバータのための制御装置を提供することにある。
【００１６】
本発明のさらにもう１つの目的は、タイミングパラメータの個々の調整を必要としない共振コンバータのための制御装置を提供することにある。
【００１７】
本発明のさらなる目的は、広範囲の作動条件及びコンポーネント公差にわたり出力電圧の調節を維持することのできる共振コンバータのための制御装置を提供することにある。
【００１８】
本発明のさらなる目的は、過負荷、ゼロ電圧切換えの喪失の場合の電力スイッチの過剰散逸及び切換えデバイス又は負荷を横断する過電圧に対する付加的な保護を含む共振コンバータのための制御装置を提供することにある。
【００１９】
本発明のさらにもう１つの目的は、モノリシック集積回路技術を用いた実施に適した共振コンバータのための制御装置を提供することにある。
【００２０】
【課題を解決するための手段】
ゼロ電圧を監視して電力スイッチのオフ時間を適正に制御するのに適した電圧検出手段を配備することにした。
【００２１】
【実施例】
ここで図７を参照すると、本発明の第１の実施態様によるＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図が示されている。電力スイッチ１１０がＲ−Ｓラッチ４７０により制御されている。ラッチ４７０がセットされた時点で、電力スイッチ１１０はオンに切換えられる。ラッチ４７０がリセットされると、電力スイッチ１１０はオフに切換えられる。ラッチ４７０は比較器４６０によりセットされ、もう１つの比較器４６５によりリセットされる。比較器４６０の出力は、タイミングコンデンサ２６０の電圧が比較器４６０のしきい値を上回った時点で高くなる。例えば３ボルトといったこのしきい値は、電圧源４３５によってセットされる。タイミングコンデンサ２６０の電圧が電圧源４０によりセットされた比較器４６５のしきい値（例えば１ボルト）より低く減少した時点で比較器４６５の出力は高くなる。電力スイッチ１１０がオフに切換わっている時間中、タイミングコンデンサ２６０は抵抗器４２０の中で樹立された電流によって充電され、一対のＰＮＰトランジスタ４２２、４２４を含む電流ミラーにより反射される。トランジスタ４２２、４２４のエミッタは、大地との間で電圧Ｖ３（例えば４ボルト）を有する母線４００に接続されている。２入力端ＡＮＤゲート４５５の出力が高くなった時点で、電圧制御型電流源４５０は有効化され、充電電流はこの電流源内を流れる電流の付加によって増大する。この付加的電流は通常、トランジスタ４２４内を流れる電流に比べて少なくとも３倍以上と著しく高いものである。このためタイミングコンデンサ２６０の電圧は急速に上昇し、電力スイッチ１１０のオフ時間の迅速な終結がもたらされる。ＡＮＤゲート４５５の出力は、（１）コンデンサ２６０を横断する電圧が電圧源４３０の電圧（例えば１．５ボルト）を上回る、及び（２）スイッチ１１０を横断する電圧が電圧源３３０の電圧より低く降下する、という２つの条件が同時に満たされたときに高くなる。第１の条件が満たされた時点で、比較器４４５の出力は高くなる。第２の条件が満たされた時点で、比較器３２０の出力は高くなる。第１の条件は、オフ切換えの直後の電力スイッチ１１０のオン切換えを避けるために必要とされるものである。第２の条件は、横断する電圧がゼロ近くまで揺れ戻った直後に電力スイッチ１１０のオン切換えを可能にすることによってゼロ電圧切換えを確保するために必要とされるものである。
【００２２】
タイミングコンデンサ２６０は、トランジスタ４０２、４０４、４１２及び４１４を含む電流ミラーシステムの出力トランジスタ４１４内を流れる電流によって放電される。電流ミラーシステムの入力電流は、抵抗器４０６によって打ち立てられる。抵抗器４０６は、誤差増幅器２８０の出力端と電流ミラーシステムの間に接続される。誤差増幅器の基準電圧は電圧源２９０のものである。完全なフィードバックループの安定性を確保するために入力抵抗器３００及びフィードバックコンデンサ３１０が必要とされる。
【００２３】
誤差増幅器の出力は、コンバータの出力電圧が高くなった時点で低くなり、抵抗器４０６内を流れる電流の増大を導く。電流の増大はコンデンサ２６０の放電時間の短縮ならびにスイッチ１１０のオン時間の短縮をもひき起こす。最終的結果は、コンバータの出力電圧の調節にある。
【００２４】
スイッチ１１０のオフ時間中、トランジスタ４１０は抵抗器４０８を通してオンに保たれ、トランジスタ４１２及び４１４を含む電流ミラーの入力電流を分流する。かくして、オフ時間中にタイミングコンデンサ２６０のために利用できる放電電流は全くない。同様にして、スイッチ１１０のオン時間中、トランジスタ４１８は抵抗器４１６を通してオンに保たれ、トランジスタ４２２及び４２４を含む電流ミラーの入力電流を分流する。かくして、オン時間中にタイミングコンデンサ２６０のために利用できる放電電流は全くない。
【００２５】
ここで図８Ａ−Ｃを参照すると、図７の回路が示す特徴的波形が示されている。図８Ａは、タイミングコンデンサ２６０を横断する電圧の波形図である。図８ＢはＲ−Ｓラッチ４７０のＱ出力端における電圧の波形図である。図８Ｃはスイッチ１１０を横断する電圧の波形図である。これらの波形図から明らかであるように、上述の先行技術の回路がもつ欠点の全てが削除されている。この回路では、ＺＶＳは、電力スイッチ１１０のオフ時間を迅速に終結させるゼロ電圧検出器によって確保されている。最大オフ時間の設定及び可変的オン時間の設定という２つの機能を果たすために単一のタイミング回路が使用される。制御装置のオン時間設定区分とオフ時間設定区分の間には、事実上相互作用は全くない。
【００２６】
ここで図９を参照すると、本発明の第２の実施態様によるＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図が示されている。この回路と図７の回路の間の差異は、図９の回路においてはオフタイミングがスイッチ１１０のゼロ電圧条件の検出時点で急速に終結されない、という点にある。以下の条件、すなわち比較器４４５の出力が高く、タイミング信号が電圧源４３０により設定された下限値を超えたことを示していること、及びＺＶＤ比較器３２０の出力が高く、電力スイッチを横断する電圧が低いことを示していること、又は比較器４６０の出力が高く、最大許容オフ時間が満了したことを示していること、という条件が満たされたときに、電力スイッチのためのオン切換え信号が生成される。必要とされる論理機能は、２入力端ＡＮＤゲート４５５及び２入力端ＯＲゲート４８５によって達成される。オン切換え信号はＲ−Ｓラッチ４８０をセットする。ＡＮＤゲート４５５の出力がラッチ４８０をセットしたならば、コンデンサ２６０を横断する電圧のタイミング波形は、比較器４６０のしきい値に至るまでずっと同じ割合で増加し続ける。このしきい値に達した時点で、もう１つのＲ−Ｓラッチ４７５がセットされる。Ｒ−Ｓラッチ４７５の反転した（Ｑバー）出力は、トランジスタ４２２、４２４を含む電流ミラーを無効化し、トランジスタ４１２、４１４を含む放電電流ミラーを有効化する。
【００２７】
ここで図１０Ａ−Ｃを参照すると、図９の回路が示す特徴的波形を例示する波形図が示されている。図１０Ａはコンデンサ２６０を横断する電圧の波形図である。図１０Ｂは、Ｒ−Ｓラッチ４８０のＱ出力端における電圧の波形図である。図１０Ｃは、スイッチ１１０を横断する電圧の波形図である。
【００２８】
図７に示されている実施態様と比較して、図９の実施態様の実際上の利点は、電圧源４３５により設定された上限値に達した時点でコンデンサ２６０を横断するタイミング電圧には無視できるほどのオーバーシュートしか発生しないということにある。オーバーシュートは、それに続くオン時間の増大をもたらし、母線４００上での電圧Ｖ３の上昇を必要とするという理由で、望ましくないものである。低電圧利用分野においては、およそ０．５ボルトの小さなオーバーシュートでさえ回避されなくてはならない。
【００２９】
図７の実施態様と比べて、図９の実施態様の欠点は、最小達成可能オン時間の値の増大にある。図７の回路においては、最小達成可能オン時間は、タイミングキャパシタンスと、上限と下限の差を最大放電電流で除したものとの積に等しい。図９の回路では、付加的な項が現われる。この付加的な項は、電力スイッチの最大オフ時間と実施のオフ時間の差である。最大オフ時間は、タイミングキャパシタンスに、上限と下限の差を設定された充電電流で除したものを乗じたものに等しい。なお、最小達成可能オン時間の増加はコンバータの制御範囲を低減するが、多くの設計において低減した制御範囲を受容することが可能である、という点に留意すべきである。
【００３０】
図７及び９の制御装置は、多くの点で以上で詳述した先行技術の制御装置よりも優れており、数多くの設計のためにきわめて適している。しかしながら、両方の回路共、いくつかの要求度の高い利用分野におけるこれらの利用を妨げる可能性のあるわずかな欠点を有している。図１１に示されている、本発明の第３の好ましい実施態様はこれらのわずかな欠点を除去し、全般的用途のための最良の回路であると考えられている。
【００３１】
ここで図１１を参照すると、オフ時間設定とオン時間設定は完全に分離されている。最大オフ時間は、いくつかの回路コンポーネント及びパラメータを通して生成される。これらには、トランジスタ５２２及び５２６によって形成される電流ミラーの出力端における電流、コンデンサ２６４、基準電源４３５及び比較器４６０が含まれる。電流ミラーの入力電流は抵抗器５２０によって設定される。電力スイッチ１１０は、最大オフ時間に達したか又はＺＶＤ比較器３２０及び比較器４４５の出力のＡＮＤ組合せが高くなったかのいずれかの時点でオンに切換えられる。ＯＲ機能はゲート４８５により達成され、ＡＮＤ機能はゲート４５５により達成される。
【００３２】
オン時間は、複数の回路コンポーネント及びパラメータを通して生成される。これらには、トランジスタ５２２及び５２４によって形成される電流ミラーの出力端における電流、コンデンサ２６２、誤差増幅器２８０の出力電圧、及び比較器４６７が含まれる。比較器４６７の出力が高くなり、コンデンサ２６２を横断する電圧が誤差増幅器２８０の出力により設定されたしきい電圧に達したことを示した時点で、Ｒ−Ｓラッチ４７０はリセットされ、その出力は低くなり、電力スイッチ１１０をオフに切換える。
【００３３】
オフ時間中、トランジスタ５２８は抵抗器５３２を通してオンに切換えられ、かくしてオン時間設定コンデンサ２６２を横断する電圧をゼロ近くに保つ。オン時間中、トランジスタ３０が、抵抗器３４を通してオンに切換えられ、かくしてオフ時間設定コンデンサ２６４を横断する電圧をゼロ近くに維持する。
【００３４】
コンバータの出力電圧の調節は、誤差増幅器２８０及び、入力抵抗器３００、フィートバックコンデンサ３１０及び基準電圧源２９０を含む付随するコンポーネントにより達成される。例えば、コンバータの出力電圧が高すぎる場合、誤差増幅器２８０の出力電圧は減少し、オン時間の減少がもたらされ、場合によってコンバータの出力電圧が安定化されることになる。
【００３５】
ここで図１２Ａ−Ｄを参照すると、図１１の回路が示す特徴的波形を例示する波形図が示されている。図１２Ａは、コンデンサ２６４を横断する電圧の波形図である。図１２Ｂは、コンデンサ２６２を横断する電圧の波形図である。図１２Ｃは、Ｒ−Ｓラッチ４７０のＱ出力端における電圧の波形図である。図１２Ｄはスイッチ１１０を横断する電圧の波形図である。
【００３６】
ここで図１３を参照すると、本発明の第４の実施態様によるＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図が示されている。この回路では、オン時間変調は、誤差増幅器の出力の助けを得てコンデンサ２６２の充電電流を変更することによって達成される。充電電流は、トランジスタ５３６、５３８により形成される電流ミラーの出力電流に等しい。この電流ミラーの入力電流は、誤差増幅器２８０の出力端と電流ミラーの入力端子の間に接続された抵抗器５４０により打ち立てられる。コンデンサ電圧が、電圧源４５によって適切に設定された比較器４６７のしきい値に達した時点で、Ｒ−Ｓラッチ４７０がリセットされ、電力スイッチ１１０はオフに切換えられる。電圧調節は以下の通りに達成される：例えば、コンバータの出力電圧が高すぎる場合、誤差増幅器２８０の出力電圧は減少し、ミラー電流の増大、それに続くオン時間の減少、そして場合によっては、コンバータの出力電圧の安定化が導かれる。図１３の回路の残りの部分は、図１１に関連して上述した通りに機能する。
【００３７】
ここで図１４Ａ−Ｄを参照すると、図１３の回路が示す特徴的波形を例示する波形図が示されている。図１４Ａは、コンデンサ２６４を横断する電圧の波形図である。図１４Ｂは、コンデンサ２６２を横断する電圧の波形図である。図１４Ｃは、Ｒ−Ｓラッチ４７０のＱ出力端における電圧の波形図である。図１４Ｄは、スイッチ１１０を横断する電圧の波形図である。
【００３８】
上述のような制御装置の通常の役目は、出力端が過負荷されたか又は短絡した場合に電力スイッチに対する損傷を防ぐことにある。サイクル毎の保護を提供するものを含む複数のタイプの過負荷保護スキームが先行技術において知られている。このような保護スキームでは、電力スイッチは、スイッチ内の電流が予め定められたレベルを上回ったことを検出した時点で直ちにオフに切換えられる。電力スイッチは、次のクロック周期の初め又はある一定の経過時間後に再びオンに切換えられる。
【００３９】
サイクル毎の保護は、ＺＶＳコンバータの中で使用できるが、保護が動作している場合には、ゼロ電圧切換え特性が保持されていることが不可欠である。図１５は、このような保護回路を図９の制御装置の中でいかに実施させ得るかを例示している。図７の制御装置の場合と同様の保護回路を利用することができる。
【００４０】
ここで図１５を参照すると、スイッチ電流は電流感知抵抗器６０５の助けをかりて監視される。抵抗器６０５を横断する電圧が過度のスイッチ電流のために電圧源６１５の電圧を超えた時点で、比較器６１０の出力は高くなり、Ｒ−Ｓラッチ６２０をセットする。ラッチ６２０の反転した出力は、ＡＮＤゲート６３０を通してスイッチ１１０のための駆動信号を抑止する。Ｒ−Ｓラッチ６２０はリセットされ、スイッチ１１０のための駆動信号は、タイミングコンデンサ２６０を横断する電圧が電圧源４４０により設定された電圧レベルより下に降下した時点で有効化される。
【００４１】
スイッチ１１０のオン状態が電流感知比較器６１０によって終結された場合のゼロ電圧切換えを確保するため、オフ時間の大きい増加は避けなくてはならない。通常、オフ時間は、スイッチ１１０を横断して現われるリンギング電圧波形に等しい。過負荷の間、オフ時間は、オン時間の残りの部分により増加し、最適な値よりも数倍長いものであり得る。この増加を低減するため、電流シンク６２５が制御装置に付加される。電流シンクは、Ｒ−Ｓラッチ６２０の反転した出力によってオンに切換えられる。ラッチの反転出力が高い場合、シンク６２５内を流れる電流はトランジスタ４１４内を流れる電流に加わり、コンデンサ２６０は電源４４０の電圧まで急速に放電する。このようにして、オフ時間限界の増大は最小限に保たれ、過負荷の間にゼロ電圧切換えを失う確率は低い。
【００４２】
ここで図１６Ａ−Ｄを参照すると、図１５の回路が示す特徴的波形を例示する波形図が示されている。図１６Ａは、タイミングコンデンサ２６０を横断する電圧の波形図である。図１６Ｂは、スイッチ１１０の電流の波形図である。図１６Ｃは、スイッチ１１０の駆動電圧の波形図である。図１６Ｄは、スイッチ１１０を横断する電圧の波形図である。
【００４３】
負荷及び入力電圧及び／又は過度のコンポーネント公差のいくつかの組合せにより、ゼロ電圧切換えの喪失がもたらされる可能性がある。このようなことが起こった場合、電力スイッチ１１０内の散逸は突然、正常値の数倍高い値まで増大する。このような高い散逸は、スイッチ１１０を容易に破壊できるのでこのような可能性に対する保護を提供することが望ましい。図１７に例示されている回路は、このような過剰散逸保護を提供するのに役立つ。
【００４４】
ここで図１７を参照すると、制御装置分岐回路７７０には、誤差増幅器２８０及びその付随する入力抵抗器３００、フィードバックコンデンサ３１０、基準電源２９０、ゼロ電圧比較器３２０及び電圧源３３０を除いて、図７、９、１１及び１３のいずれの制御装置の回路も全て含まれている。ソフトスタート分岐回路７５５が、端子７７６に供給電圧が現われたこと又は端子７７８に論理レベルが現われたことを検出し、応答として、端子７７７における電圧を低レベルから高レベルまで漸進的に傾斜させる。端子７７７における漸進的に上昇する電圧は、ダイオード７６０及び７６５の陽極端子の接合７６７における電圧の漸進的上昇をひき起こし、低い値から高い値までオン時間の漸進的増加を導く。最終的結果は、ソフトスタートと呼ばれる漸進的に上昇するコンバータ出力電圧である。ソフトスタートの間、コンバータの電力スイッチ１１０の平均散逸は、スイッチ電圧及び電流が小さいことから低減される。平均散逸は、コンバータがソフトスタートシーケンスの最初の部分の間、完全にオフに保たれるような形でソフトスタート分岐回路が設計されている場合に、さらに低減され得る。このようなソフトスタート機能を提供することのできる回路解決策が数多く考えられるということを指摘しておくべきである。
【００４５】
最後に図１７を参照すると、図７の回路内の過剰散逸及び過電圧保護回路の実施を例示する概略的回路図が示されている。ゼロ電圧切換えの喪失は、電源ＭＯＳＦＥＴスイッチ１１０のゲート及びドレーン電圧を同時に監視することによって検出される。これらの電圧がゼロ切換えの喪失のために同時に高い場合、ゲート７１０の出力も同様に高く、電流源７１５はオンに切換えられる。コンデンサ２０及び抵抗器７２５が、電流源７１５の中を流れる電流パルスのＤＣ成分をろ過して除去する。ＤＣ成分が電圧源７３５のものを超えて抵抗器７２５内に電圧降下をひき起こす場合、比較器７３０の出力は高くなり、デュアル入力端ＯＲゲート７５０を通してソフトスタートサイクルを開始する。ゲート７５０のもう１つの入力端を通してもソフトスタートサイクルを開始することができる。例えば、出力端においてか又は電力スイッチ１１０を横断して過電圧事象が発生した場合、これが役に立つ。電圧が電圧源７４５の電圧を超えた場合、比較器７４０の出力は高くなり、ソフトスタートサイクルを開始させる。
【００４６】
本発明の制御装置についてＺＶＳフライバックコンバータと組合せた形で記述してきたが、これらを、バック、ブースト、バック−ブースト、フォワード、ＳＥＰＩＣ及びＺＥＴＡといったその他のタイプのＺＶＳコンバータならびに様々なタイプのプッシュ−プル、ハーフブリッジ又はフルブリッジコンバータ又はクラスＥのインバータと組合わせることもできる。本発明の一変形態様においては、図７及び９の回路内でタイミングコンデンサを充電及び放電する電流をオン又はオフに切換えることは、並列スイッチで電流ミラーの入力電流を分流する代りに直列スイッチを用いることによって達成できる。さらに、本発明の例示された実施態様のすべてにおいて、オフ時間中にタイミングコンデンサを充電する電流ミラーを抵抗器で置き換えることが可能である。さらに、タイミングコンデンサを横断する電圧を監視する比較器４４５で達成されるものとして例示されているオフ間隔の最初におけるゼロ電圧検出信号の一時的抑止は、電力スイッチがオフに切換えられる瞬間に引き外される独立したタイマー回路によっても行なうことが可能である。
【図面の簡単な説明】
【図１】ＺＶＳフライバックコンバータ及び固定オフ時間及び可変的オン時間タイプの先行技術の制御装置の概略的回路図である。
【図２】図２Ａは、通常動作中に図１の先行技術回路が示す特徴的波形を表わす波形図である。
図２Ｂは、通常動作中に図１の先行技術回路が示す特徴的波形を表わす波形図である。
図２Ｃは、通常動作中に図１の先行技術回路が示す特徴的波形を表わす波形図である。
【図３】図３Ａは、オフ時間が短かすぎる場合に図１の回路が示すスイッチ電圧及び電流の波形を示す波形図である。
図３Ｂは、オフ時間が短かすぎる場合に図１の回路が示すスイッチ電圧及び電流の波形を示す波形図である。
【図４】図４Ａは、オフ時間が長すぎる場合に図１の回路が示すスイッチ電圧及び電流の波形を示す波形図である。
図４Ｂは、オフ時間が長すぎる場合に図１の回路が示すスイッチ電圧及び電流の波形を示す波形図である。
【図５】ＺＶＳフライバックコンバータ及び適応性オフ時間及び可変周波数タイプの先行技術の制御装置の概略的回路図である。
【図６】図６Ａは、図５の先行技術回路が示す特徴的波形を表わす波形図である。
図６Ｂは、図５の先行技術回路が示す特徴的波形を表わす波形図である。
図６Ｃは、図５の先行技術回路が示す特徴的波形を表わす波形図である。
【図７】本発明の第１の実施態様に従ったＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図である。
【図８】図８Ａは、図７の回路が示す特徴的波形を表わす波形図である。
図８Ｂは、図７の回路が示す特徴的波形を表わす波形図である。
図８Ｃは、図７の回路が示す特徴的波形を表わす波形図である。
【図９】本発明の第２の実施態様に従ったＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図である。
【図１０】図１０Ａは、図９の回路が示す特徴的波形を表わす波形図である。
図１０Ｂは、図９の回路が示す特徴的波形を表わす波形図である。
図１０Ｃは、図９の回路が示す特徴的波形を表わす波形図である。
【図１１】本発明の第３の実施態様に従ったＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図である。
【図１２】図１２Ａは、図１１の回路が示す特徴的波形を表わす波形図である。
図１２Ｂは、図１１の回路が示す特徴的波形を表わす波形図である。
図１２Ｃは、図１１の回路が示す特徴的波形を表わす波形図である。
図１２Ｄは、図１１の回路が示す特徴的波形を表わす波形図である。
【図１３】本発明の第４の実施態様に従ったＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図である。
【図１４】図１４Ａは、図１３の回路が示す特徴的波形を表わす波形図である。
図１４Ｂは、図１３の回路が示す特徴的波形を表わす波形図である。
図１４Ｃは、図１３の回路が示す特徴的波形を表わす波形図である。
図１４Ｄは、図１３の回路が示す特徴的波形を表わす波形図である。
【図１５】図７の回路内の過負荷保護の実施を例示する概略的回路図である。
【図１６】図１６Ａは、図１５の回路が示す特徴的波形を表わす波形図である。
図１６Ｂは、図１５の回路が示す特徴的波形を表わす波形図である。
図１６Ｃは、図１５の回路が示す特徴的波形を表わす波形図である。
図１６Ｄは、図１５の回路が示す特徴的波形を表わす波形図である。
【図１７】図７の回路内の過剰散逸及び過電圧保護回路の実施を例示する概略的回路図である。
【符号の説明】
３０、４０２、４０４、４１０、４１２、４１４、４１８、４２２、４２４、５２２、５２４、５２６ トランジスタ
３４、４０６、４０８、４１６、４２０、５４０、６０５、７２５ 抵抗器
４０、２９０、３３０、４３０、４３５、４４０、６１５、７４５ 電圧源
１１０ 電力スイッチ
２６０ タイミングコンデンサ
２８０ 誤差増幅器
３００ 入力抵抗器
３１０ フィードバックコンデンサ
３２０、４４５、４６０、４６５、６１０、７３０、７４０ 比較器
４５０、７１５ 電流源
４７０、４７５、４８０、６２０ Ｒ−Ｓラッチ
４５５、４８５、６３０、７５０ ゲート
６２５ 電流シンク
７５５ ソフトスタート分岐回路
７６０、７６５ ダイオード
７７０ 制御装置分岐回路
【発明の属する技術分野】
本発明は、電圧共振モードで作動するＤＣ／ＤＣ電力コンバータ又はＤＣ／ＡＣ電力インバータを制御するのに使用されるパルス幅変調制御装置に関する。
【０００２】
【従来の技術】
以下コンバータとして集合的に呼称するＤＣ／ＤＣ電力コンバータ又はＤＣ／ＡＣ電力インバータを電圧共振モードで作動させることは、電力切換えトランジスタ内でのオン切換え損失を除去してオフ切換え損失を低減させるための有用な技術である。電圧共振モードにおいては、トランジスタがオフに切換わっている時間中、それを横断してリンギング電圧波形が生成される。リンギングは、トランジスタに接続された単数又は複数の共振誘導子及びコンデンサの助けを得て達成される。リンギングは、まず上方、次に下方へのゼロに向かう電圧の揺れとして現われる。トランジスタがオンに切換った時点でそれを横断する電圧がゼロに近いケースは、ゼロ電圧切換え（ＺＶＳ）として知られている。ＺＶＳコンバータにおいては、オン切換え損失は事実上不在である。同様に、スイッチと並行して共振コンデンサが存在することから、オフ切換え損失は実質的に低減される。ＺＶＳは、高い電力変換効率を達成するため高周波コンバータにおいて不可欠である。効率を増大させることに加えて、ＺＶＳは、コンバータによって生成される電磁干渉すなわちＥＭＩを有効に減少させる。技術文献の中で、ＺＶＳ ＤＣ／ＡＣインバータ及びＤＣ／ＤＣコンバータのさまざまなバージョンが数多く記述されてきた。文献例としては、Sokal et al., 「クラスＥ−高効率同調片端切換え電力増幅器の新しいクラス」、ＩＥＥＥ固体回路ジャーナル、１９７５年６月号、ｐ１６８〜１７５； Redl et al., 「クラスＥ共振調節型ＤＣ／ＤＣ電力コンバータ：１．５MHz での作動解析と実験結果」ＰＥＳＣ １９８３ Record(ＩＥＥＥ公示番号８６ＣＨ１８７７−０号）、ｐ５０〜６０；及びLiu et al., 「ＤＣ／ＤＣコンバータにおけるゼロ電圧切換え技術」ＰＥＳＣ １９８６ Record（ＩＥＥ公示番号８６ＣＨ２３１０−１号）、ｐ５８〜７０がある。
【０００３】
通常ＺＶＳコンバータは、可変的オン時間とほぼ一定のオフ時間を有する特殊なタイプのパルス幅変調方法で制御される。オン切換え時間は、入力電圧又は負荷電流の変化にもかかわらず、制御されたパラメータ（通常は直流出力電圧）が一定にとどまるような形で変動させられる。プログラミング可能な電源においては、制御されたパラメータは可変的基準電圧に従う。スイッチのオフ時間は、実際の制御技術に応じて一定であるか又はわずかに変動するかのいずれかである。
【０００４】
図１は、Micro Linear Corporationにより製造されたＭＬ４８１５集積回路などといった先行技術の制御装置で制御されるフライバックタイプのＺＶＳコンバータを示している。ＺＶＳフライバックコンバータは、切換え用トランジスタ１１０、共振コンデンサ１２０、共振誘導子１３０、一次巻線１５０及び二次巻線１６０をもつフライバックトランス１４０、出力整流ダイオード１７０及び出力フィルターコンデンサ１８０を含んでいる。コンバータは、正の入力端子１９０と負の入力（接地）端子２００の間で接続された直流電圧源によって給電される。負荷（図示せず）は、正の出力端子２１０と負の出力端子２００の間で接続される。この先行技術の回路において、負の出力端子は負の入力端子と同じである。
【０００５】
ワンショットマルチバイブレータ２２０は引き外しされた後、反転バッファ２３０を通して電力スイッチ１１０をオフに切換える。電力スイッチは、ワンショットマルチバイブレータ２２０の動作のタイミングされた区分の全持続時間Ｔ１中、オフ又は非導電状態にある。このマルチバイブレータの出力端２４０は、オフ状態の間、高レベルにある。トランジスタ２５０はこの高いレベルによってオンに切換えられ、結果として、コンデンサ２６０を横断する電圧はゼロとなる。ワンショットマルチバイブレータのタイミングが完了した時点で、その出力は低くなり、電力スイッチ１１０のオン切換え及びトランジスタ２５０のオフ切換えをもたらす。ここで定電流源２７０はコンデンサ２６０を充電し始め、直線的に上昇する電圧を生成する。比較器２７０の非反転入力端における電圧が同じ比較器の反転入力端における電圧を上回った時点で、充電プロセスは終結する。この時点で比較器の出力は高くなり、ワンショットを引き外しする。その結果、ワンショットの出力も高くなり、スイッチ１１０はオフに切換えられ、トランジスタ２５０はオンに切換えられ、もう１つの切換え周期が始まる。
【０００６】
比較器２７０のしきい電圧は、誤差増幅器２８０によってセットされる。この誤差増幅器の出力端は比較器２７０の反転入力に接続される。誤差増幅器は、その反転及び非反転入力端において、２つの信号すなわち基準電圧２９０と出力電圧（端子２１０における電圧）を、抵抗器３００を含む直列インピーダンスを通して受理する。システムの安定性を確保するため、誤差増幅器２８０の出力端と反転入力端の間にはフィードバックインピーダンス（コンデンサ３１０）が接続されている。例えば、入力電圧が上昇したか又は負荷電流が減少したためにコンバータの出力電圧が上昇した時点で、誤差増幅器の出力端における電圧は低くなり、コンデンサ２６０ののこぎり波状電圧がその電圧に達するのに必要とされる時間が短縮されることになる。最終的結果は、スイッチ１１０がオン切換えされる時間の減少にある。スイッチのオン時間の短縮は、コンバータの入力端子に接続された電源から吸収されるエネルギーの減少を導く。場合によっては、システムは、同じ出力電圧で再びエネルギーバランスに達する。
【０００７】
図２Ａ−Ｃは、通常の動作における図１の先行技術回路の特徴的波形を例示している。図２Ａは、コンデンサ２６０を横断する電圧のプロットである。図２Ｂは、ワンショットマルチバイブレータの出力端２４０における電圧のプロットである。図２Ｃは、スイッチ１１０を横断する電圧のプロットである。例示されている通り、スイッチ電圧はゼロに揺れ戻り、ワンショットマルチバイブレータによってスイッチが再度オン切換えされる前にＭＯＳＦＥＴデバイスの固有ボディダイオードによってクランプされる。
【０００８】
図１の先行技術回路は、可変的オン時間、一定オフ時間タイプの制御を提供する。このタイプの制御は、リンギング波形の時間Ｔ２、つまりゼロに戻るのに必要な時間が一定である場合に適している。残念ながら、時間Ｔ２は、供給電圧、負荷、電源回路のコンポーネント値及び公差の全てを含む数多くのパラメータの関数である。実践的なケースにおいては、時間Ｔ２は２〜１の範囲にわたり容易に変動し得る。図３Ａは、オフ時間が短かすぎてスイッチが早くオン切換えされた場合のスイッチ電圧波形を、又図３Ｂはスイッチ電流波形を例示する。図４Ａは、オフ時間が長すぎスイッチが遅くオン切換えされた場合のスイッチ電圧波形を例示し、図４Ｂはスイッチ電流波形を例示する。両方の場合において、オン切換えの瞬間にはスイッチを横断する実質的電圧が存在し、スイッチ内で大きな電流スパイク及び過剰の散逸がもたらされる。スイッチ電圧の急速な崩壊及び急激な電流スパイクの結果、コンバータにより生成されるＥＭＩは増大し、一方で過剰な散逸は効率を低下させ、信頼性の問題をひき起こす。これらの結果は全て望ましくないものであり、回避すべきである。図３Ａ−Ｂに例示されているケースにおける電力スイッチの早尚なオン切換えは、ワンショットマルチバイブレータの時間Ｔ１を予想される最長の時間Ｔ２よりも長くなるようにセットすることによって容易に回避できる。しかしながら、数多くの利用分野において、特に以上で論述した理由から長い時間Ｔ１が選択された場合に、図４Ａ−Ｂで例示されたケースにおいて電力スイッチの遅いオン時間を回避することは非常に困難であるか、さらには不可能でさえある。完璧ではないものの一般的な実践方法は、時間Ｔ２が時間Ｔ１よりも長いか又は実質的に短い場合にＺＶＳが喪失されるが、通常の条件下でＺＶＳを生み出すような形で時間Ｔ１を選ぶことにある。多くの設計において、図１の先行技術回路に例示されている方法を用いて望ましい動作範囲にわたりＺＶＳを達成することは不可能である。
【０００９】
図５は、Unitrode Integrated Circuits Corporationによって製造されたＵＣ１８６２集積回路といったような異なる先行技術制御装置によって制御されるフライバックＺＶＳコンバータを例示する。この制御装置は、図１の先行技術制御装置の主要な欠点を回避し、以下のように作動する。ワンショットマルチバイブレータ２２２は、引き外しされた後、反転バッファ２３０を通して電力スイッチ１１０をオフに切換える。電力スイッチは、ワンショットマルチバイブレータの時間Ｔ２が満了した時点か又は時としてゼロ電圧検出又はＺＶＤ比較器として知られている比較器３２０がタイミングを終了した時点のいずれか早く起こった方の時点で、オンに切換えられる。比較器３２０の反転入力端は、電源ＭＯＳＦＥＴスイッチのドレーンに接続され、非反転入力端は電圧源３３０に接続される。電力スイッチを横断する電圧が電圧源３３０の電圧よりも低くなったとき、例えば２ボルトより低くなった時点で、比較器３２０の出力は高くなり、タイミングを終結する可能性がある。このような低電圧は、共振コンデンサ１２０の放電によりひき起こされる散逸及びＥＭＩの増大が無視できるものとなるほど充分に小さいものとみなされる。図５には例示されていないが、ワンショットマルチバイブレータ２２２には、オフ切換えの直後に電力スイッチをオン切換えすることを避けるべく、引き外しされた直後に比較器３２０の出力端に応答しないように、配慮がなされていなければならない。
【００１０】
図５の先行技術の制御回路の残りの部分には、電圧制御型電流源２７２を含む電圧制御型オシレータつまりＶＣＯ、ＶＣＯのためのタイミングコンデンサ２６０、上限値Ｖ２及び下限値Ｖ１を伴うヒステリシス比較器２７２、及び放電トランジスタ２５０が含まれる。この回路には同様に、誤差増幅器２８０、電圧基準源２９０、入力抵抗３００及びフィードバックコンデンサ３１０も含まれる。ヒステリシス比較器２７２の出力が低い場合、トランジスタ２５０はオフとなり、電圧制御型電流源２２はタイミングコンデンサ２６０を充電する。場合によっては、コンデンサ電圧は上限Ｖ２に達し、比較器２７２の出力は高くなる。低から高への遷移がワンショットマルチバイブレータ２７２を引き外し、そしてトランジスタ２５０もオンに切換える。このトランジスタはコンデンサ２６０を放電し始める。コンデンサが下限値Ｖ１まで放電された時点で、ヒステリシス比較器２７２の出力は低くなり、トランジスタ２５０はオフに切換わり、コンデンサの充電サイクルは再び始まる。
【００１１】
電圧制御型電流源２７２の電流は、誤差増幅器２８０の出力電圧に比例する。誤差増幅器の非反転入力端はコンバータの出力端２１０に接続されるが、誤差増幅器の反転入力端は抵抗器３００を通して電圧基準源２９０に接続されている。システムの安定性を確保するため誤差増幅器の出力端と反転入力端の間にフィードバックコンデンサ３１０が接続されている。例えば、コンバータの出力電圧が入力電圧の上昇又は負荷電流の減少を理由として上昇した時点で、誤差増幅器の出力端における電圧はより高くなり、電圧制御型電流源２７２の電流の増大がもたらされる。この電流の増大はＶＣＯの周期Ｔ４の減少、さらには電力スイッチ１１０のオン時間の減少をもたらす。最終的結果は、コンバータの入力端子に接続された電源から吸収されるエネルギーの減少にある。場合によっては、システムは、同じ出力電圧を維持しながら再びエネルギーバランスに達する。
【００１２】
図６Ａ−Ｃは図５の先行技術回路の特徴的波形を例示する。図６Ａは、コンデンサ２６０を横断する電圧の波形図である。図６Ｂは、ワンショットマルチバイブレータ２２２の出力端における電圧の波形図である。図６Ｃは、スイッチ１１０を横断する電圧の波形図である。スイッチ電圧がゼロに揺れ戻ると直ちにスイッチが再びオンに切換わるということがわかる。
【００１３】
ＺＶＤ比較器を使用することにより、大部分の条件の下でＺＶＳに近い動作を保持しながら、最大のリンギング時間Ｔ１に対処するようにワンショットマルチバイブレータの最大タイミング値Ｔ２をセットすることが明らかに可能である。
【００１４】
図５の先行技術の制御装置には２つの欠点がある。まず第１に、これには２つの独立したタイミング回路すなわちＶＣＯ及びワンショットマルチバイブレータが必要とされる。第２に、電力スイッチの最小オン時間は、ＶＣＯの最小周期とスイッチ電圧波形のリンギング時間Ｔ１の間の差異として生成される。作動条件の変化及びコンポーネント公差のため、最小オン時間を非常に正確に規定することはできない。この事実のため、軽負荷及び／又は高い入力電圧条件の下での調節喪失又はゼロ電圧切換えの喪失がもたらされる可能性がある。あるいはまた、きわめて正確であり、したがってよりコストの高くつくことであるが、タイミング及び共振コンポーネント及び／又はタイミングパラメータの個々の調整が必要とされる可能性がある。
【００１５】
【発明が解決しようとする課題】
したがって、本発明の目的は、広範囲の作動条件及びコンポーネント公差にわたりゼロ電圧切換えを確保する共振コンバータのための制御装置を提供することにある。
【００１６】
本発明のさらにもう１つの目的は、タイミングパラメータの個々の調整を必要としない共振コンバータのための制御装置を提供することにある。
【００１７】
本発明のさらなる目的は、広範囲の作動条件及びコンポーネント公差にわたり出力電圧の調節を維持することのできる共振コンバータのための制御装置を提供することにある。
【００１８】
本発明のさらなる目的は、過負荷、ゼロ電圧切換えの喪失の場合の電力スイッチの過剰散逸及び切換えデバイス又は負荷を横断する過電圧に対する付加的な保護を含む共振コンバータのための制御装置を提供することにある。
【００１９】
本発明のさらにもう１つの目的は、モノリシック集積回路技術を用いた実施に適した共振コンバータのための制御装置を提供することにある。
【００２０】
【課題を解決するための手段】
ゼロ電圧を監視して電力スイッチのオフ時間を適正に制御するのに適した電圧検出手段を配備することにした。
【００２１】
【実施例】
ここで図７を参照すると、本発明の第１の実施態様によるＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図が示されている。電力スイッチ１１０がＲ−Ｓラッチ４７０により制御されている。ラッチ４７０がセットされた時点で、電力スイッチ１１０はオンに切換えられる。ラッチ４７０がリセットされると、電力スイッチ１１０はオフに切換えられる。ラッチ４７０は比較器４６０によりセットされ、もう１つの比較器４６５によりリセットされる。比較器４６０の出力は、タイミングコンデンサ２６０の電圧が比較器４６０のしきい値を上回った時点で高くなる。例えば３ボルトといったこのしきい値は、電圧源４３５によってセットされる。タイミングコンデンサ２６０の電圧が電圧源４０によりセットされた比較器４６５のしきい値（例えば１ボルト）より低く減少した時点で比較器４６５の出力は高くなる。電力スイッチ１１０がオフに切換わっている時間中、タイミングコンデンサ２６０は抵抗器４２０の中で樹立された電流によって充電され、一対のＰＮＰトランジスタ４２２、４２４を含む電流ミラーにより反射される。トランジスタ４２２、４２４のエミッタは、大地との間で電圧Ｖ３（例えば４ボルト）を有する母線４００に接続されている。２入力端ＡＮＤゲート４５５の出力が高くなった時点で、電圧制御型電流源４５０は有効化され、充電電流はこの電流源内を流れる電流の付加によって増大する。この付加的電流は通常、トランジスタ４２４内を流れる電流に比べて少なくとも３倍以上と著しく高いものである。このためタイミングコンデンサ２６０の電圧は急速に上昇し、電力スイッチ１１０のオフ時間の迅速な終結がもたらされる。ＡＮＤゲート４５５の出力は、（１）コンデンサ２６０を横断する電圧が電圧源４３０の電圧（例えば１．５ボルト）を上回る、及び（２）スイッチ１１０を横断する電圧が電圧源３３０の電圧より低く降下する、という２つの条件が同時に満たされたときに高くなる。第１の条件が満たされた時点で、比較器４４５の出力は高くなる。第２の条件が満たされた時点で、比較器３２０の出力は高くなる。第１の条件は、オフ切換えの直後の電力スイッチ１１０のオン切換えを避けるために必要とされるものである。第２の条件は、横断する電圧がゼロ近くまで揺れ戻った直後に電力スイッチ１１０のオン切換えを可能にすることによってゼロ電圧切換えを確保するために必要とされるものである。
【００２２】
タイミングコンデンサ２６０は、トランジスタ４０２、４０４、４１２及び４１４を含む電流ミラーシステムの出力トランジスタ４１４内を流れる電流によって放電される。電流ミラーシステムの入力電流は、抵抗器４０６によって打ち立てられる。抵抗器４０６は、誤差増幅器２８０の出力端と電流ミラーシステムの間に接続される。誤差増幅器の基準電圧は電圧源２９０のものである。完全なフィードバックループの安定性を確保するために入力抵抗器３００及びフィードバックコンデンサ３１０が必要とされる。
【００２３】
誤差増幅器の出力は、コンバータの出力電圧が高くなった時点で低くなり、抵抗器４０６内を流れる電流の増大を導く。電流の増大はコンデンサ２６０の放電時間の短縮ならびにスイッチ１１０のオン時間の短縮をもひき起こす。最終的結果は、コンバータの出力電圧の調節にある。
【００２４】
スイッチ１１０のオフ時間中、トランジスタ４１０は抵抗器４０８を通してオンに保たれ、トランジスタ４１２及び４１４を含む電流ミラーの入力電流を分流する。かくして、オフ時間中にタイミングコンデンサ２６０のために利用できる放電電流は全くない。同様にして、スイッチ１１０のオン時間中、トランジスタ４１８は抵抗器４１６を通してオンに保たれ、トランジスタ４２２及び４２４を含む電流ミラーの入力電流を分流する。かくして、オン時間中にタイミングコンデンサ２６０のために利用できる放電電流は全くない。
【００２５】
ここで図８Ａ−Ｃを参照すると、図７の回路が示す特徴的波形が示されている。図８Ａは、タイミングコンデンサ２６０を横断する電圧の波形図である。図８ＢはＲ−Ｓラッチ４７０のＱ出力端における電圧の波形図である。図８Ｃはスイッチ１１０を横断する電圧の波形図である。これらの波形図から明らかであるように、上述の先行技術の回路がもつ欠点の全てが削除されている。この回路では、ＺＶＳは、電力スイッチ１１０のオフ時間を迅速に終結させるゼロ電圧検出器によって確保されている。最大オフ時間の設定及び可変的オン時間の設定という２つの機能を果たすために単一のタイミング回路が使用される。制御装置のオン時間設定区分とオフ時間設定区分の間には、事実上相互作用は全くない。
【００２６】
ここで図９を参照すると、本発明の第２の実施態様によるＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図が示されている。この回路と図７の回路の間の差異は、図９の回路においてはオフタイミングがスイッチ１１０のゼロ電圧条件の検出時点で急速に終結されない、という点にある。以下の条件、すなわち比較器４４５の出力が高く、タイミング信号が電圧源４３０により設定された下限値を超えたことを示していること、及びＺＶＤ比較器３２０の出力が高く、電力スイッチを横断する電圧が低いことを示していること、又は比較器４６０の出力が高く、最大許容オフ時間が満了したことを示していること、という条件が満たされたときに、電力スイッチのためのオン切換え信号が生成される。必要とされる論理機能は、２入力端ＡＮＤゲート４５５及び２入力端ＯＲゲート４８５によって達成される。オン切換え信号はＲ−Ｓラッチ４８０をセットする。ＡＮＤゲート４５５の出力がラッチ４８０をセットしたならば、コンデンサ２６０を横断する電圧のタイミング波形は、比較器４６０のしきい値に至るまでずっと同じ割合で増加し続ける。このしきい値に達した時点で、もう１つのＲ−Ｓラッチ４７５がセットされる。Ｒ−Ｓラッチ４７５の反転した（Ｑバー）出力は、トランジスタ４２２、４２４を含む電流ミラーを無効化し、トランジスタ４１２、４１４を含む放電電流ミラーを有効化する。
【００２７】
ここで図１０Ａ−Ｃを参照すると、図９の回路が示す特徴的波形を例示する波形図が示されている。図１０Ａはコンデンサ２６０を横断する電圧の波形図である。図１０Ｂは、Ｒ−Ｓラッチ４８０のＱ出力端における電圧の波形図である。図１０Ｃは、スイッチ１１０を横断する電圧の波形図である。
【００２８】
図７に示されている実施態様と比較して、図９の実施態様の実際上の利点は、電圧源４３５により設定された上限値に達した時点でコンデンサ２６０を横断するタイミング電圧には無視できるほどのオーバーシュートしか発生しないということにある。オーバーシュートは、それに続くオン時間の増大をもたらし、母線４００上での電圧Ｖ３の上昇を必要とするという理由で、望ましくないものである。低電圧利用分野においては、およそ０．５ボルトの小さなオーバーシュートでさえ回避されなくてはならない。
【００２９】
図７の実施態様と比べて、図９の実施態様の欠点は、最小達成可能オン時間の値の増大にある。図７の回路においては、最小達成可能オン時間は、タイミングキャパシタンスと、上限と下限の差を最大放電電流で除したものとの積に等しい。図９の回路では、付加的な項が現われる。この付加的な項は、電力スイッチの最大オフ時間と実施のオフ時間の差である。最大オフ時間は、タイミングキャパシタンスに、上限と下限の差を設定された充電電流で除したものを乗じたものに等しい。なお、最小達成可能オン時間の増加はコンバータの制御範囲を低減するが、多くの設計において低減した制御範囲を受容することが可能である、という点に留意すべきである。
【００３０】
図７及び９の制御装置は、多くの点で以上で詳述した先行技術の制御装置よりも優れており、数多くの設計のためにきわめて適している。しかしながら、両方の回路共、いくつかの要求度の高い利用分野におけるこれらの利用を妨げる可能性のあるわずかな欠点を有している。図１１に示されている、本発明の第３の好ましい実施態様はこれらのわずかな欠点を除去し、全般的用途のための最良の回路であると考えられている。
【００３１】
ここで図１１を参照すると、オフ時間設定とオン時間設定は完全に分離されている。最大オフ時間は、いくつかの回路コンポーネント及びパラメータを通して生成される。これらには、トランジスタ５２２及び５２６によって形成される電流ミラーの出力端における電流、コンデンサ２６４、基準電源４３５及び比較器４６０が含まれる。電流ミラーの入力電流は抵抗器５２０によって設定される。電力スイッチ１１０は、最大オフ時間に達したか又はＺＶＤ比較器３２０及び比較器４４５の出力のＡＮＤ組合せが高くなったかのいずれかの時点でオンに切換えられる。ＯＲ機能はゲート４８５により達成され、ＡＮＤ機能はゲート４５５により達成される。
【００３２】
オン時間は、複数の回路コンポーネント及びパラメータを通して生成される。これらには、トランジスタ５２２及び５２４によって形成される電流ミラーの出力端における電流、コンデンサ２６２、誤差増幅器２８０の出力電圧、及び比較器４６７が含まれる。比較器４６７の出力が高くなり、コンデンサ２６２を横断する電圧が誤差増幅器２８０の出力により設定されたしきい電圧に達したことを示した時点で、Ｒ−Ｓラッチ４７０はリセットされ、その出力は低くなり、電力スイッチ１１０をオフに切換える。
【００３３】
オフ時間中、トランジスタ５２８は抵抗器５３２を通してオンに切換えられ、かくしてオン時間設定コンデンサ２６２を横断する電圧をゼロ近くに保つ。オン時間中、トランジスタ３０が、抵抗器３４を通してオンに切換えられ、かくしてオフ時間設定コンデンサ２６４を横断する電圧をゼロ近くに維持する。
【００３４】
コンバータの出力電圧の調節は、誤差増幅器２８０及び、入力抵抗器３００、フィートバックコンデンサ３１０及び基準電圧源２９０を含む付随するコンポーネントにより達成される。例えば、コンバータの出力電圧が高すぎる場合、誤差増幅器２８０の出力電圧は減少し、オン時間の減少がもたらされ、場合によってコンバータの出力電圧が安定化されることになる。
【００３５】
ここで図１２Ａ−Ｄを参照すると、図１１の回路が示す特徴的波形を例示する波形図が示されている。図１２Ａは、コンデンサ２６４を横断する電圧の波形図である。図１２Ｂは、コンデンサ２６２を横断する電圧の波形図である。図１２Ｃは、Ｒ−Ｓラッチ４７０のＱ出力端における電圧の波形図である。図１２Ｄはスイッチ１１０を横断する電圧の波形図である。
【００３６】
ここで図１３を参照すると、本発明の第４の実施態様によるＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図が示されている。この回路では、オン時間変調は、誤差増幅器の出力の助けを得てコンデンサ２６２の充電電流を変更することによって達成される。充電電流は、トランジスタ５３６、５３８により形成される電流ミラーの出力電流に等しい。この電流ミラーの入力電流は、誤差増幅器２８０の出力端と電流ミラーの入力端子の間に接続された抵抗器５４０により打ち立てられる。コンデンサ電圧が、電圧源４５によって適切に設定された比較器４６７のしきい値に達した時点で、Ｒ−Ｓラッチ４７０がリセットされ、電力スイッチ１１０はオフに切換えられる。電圧調節は以下の通りに達成される：例えば、コンバータの出力電圧が高すぎる場合、誤差増幅器２８０の出力電圧は減少し、ミラー電流の増大、それに続くオン時間の減少、そして場合によっては、コンバータの出力電圧の安定化が導かれる。図１３の回路の残りの部分は、図１１に関連して上述した通りに機能する。
【００３７】
ここで図１４Ａ−Ｄを参照すると、図１３の回路が示す特徴的波形を例示する波形図が示されている。図１４Ａは、コンデンサ２６４を横断する電圧の波形図である。図１４Ｂは、コンデンサ２６２を横断する電圧の波形図である。図１４Ｃは、Ｒ−Ｓラッチ４７０のＱ出力端における電圧の波形図である。図１４Ｄは、スイッチ１１０を横断する電圧の波形図である。
【００３８】
上述のような制御装置の通常の役目は、出力端が過負荷されたか又は短絡した場合に電力スイッチに対する損傷を防ぐことにある。サイクル毎の保護を提供するものを含む複数のタイプの過負荷保護スキームが先行技術において知られている。このような保護スキームでは、電力スイッチは、スイッチ内の電流が予め定められたレベルを上回ったことを検出した時点で直ちにオフに切換えられる。電力スイッチは、次のクロック周期の初め又はある一定の経過時間後に再びオンに切換えられる。
【００３９】
サイクル毎の保護は、ＺＶＳコンバータの中で使用できるが、保護が動作している場合には、ゼロ電圧切換え特性が保持されていることが不可欠である。図１５は、このような保護回路を図９の制御装置の中でいかに実施させ得るかを例示している。図７の制御装置の場合と同様の保護回路を利用することができる。
【００４０】
ここで図１５を参照すると、スイッチ電流は電流感知抵抗器６０５の助けをかりて監視される。抵抗器６０５を横断する電圧が過度のスイッチ電流のために電圧源６１５の電圧を超えた時点で、比較器６１０の出力は高くなり、Ｒ−Ｓラッチ６２０をセットする。ラッチ６２０の反転した出力は、ＡＮＤゲート６３０を通してスイッチ１１０のための駆動信号を抑止する。Ｒ−Ｓラッチ６２０はリセットされ、スイッチ１１０のための駆動信号は、タイミングコンデンサ２６０を横断する電圧が電圧源４４０により設定された電圧レベルより下に降下した時点で有効化される。
【００４１】
スイッチ１１０のオン状態が電流感知比較器６１０によって終結された場合のゼロ電圧切換えを確保するため、オフ時間の大きい増加は避けなくてはならない。通常、オフ時間は、スイッチ１１０を横断して現われるリンギング電圧波形に等しい。過負荷の間、オフ時間は、オン時間の残りの部分により増加し、最適な値よりも数倍長いものであり得る。この増加を低減するため、電流シンク６２５が制御装置に付加される。電流シンクは、Ｒ−Ｓラッチ６２０の反転した出力によってオンに切換えられる。ラッチの反転出力が高い場合、シンク６２５内を流れる電流はトランジスタ４１４内を流れる電流に加わり、コンデンサ２６０は電源４４０の電圧まで急速に放電する。このようにして、オフ時間限界の増大は最小限に保たれ、過負荷の間にゼロ電圧切換えを失う確率は低い。
【００４２】
ここで図１６Ａ−Ｄを参照すると、図１５の回路が示す特徴的波形を例示する波形図が示されている。図１６Ａは、タイミングコンデンサ２６０を横断する電圧の波形図である。図１６Ｂは、スイッチ１１０の電流の波形図である。図１６Ｃは、スイッチ１１０の駆動電圧の波形図である。図１６Ｄは、スイッチ１１０を横断する電圧の波形図である。
【００４３】
負荷及び入力電圧及び／又は過度のコンポーネント公差のいくつかの組合せにより、ゼロ電圧切換えの喪失がもたらされる可能性がある。このようなことが起こった場合、電力スイッチ１１０内の散逸は突然、正常値の数倍高い値まで増大する。このような高い散逸は、スイッチ１１０を容易に破壊できるのでこのような可能性に対する保護を提供することが望ましい。図１７に例示されている回路は、このような過剰散逸保護を提供するのに役立つ。
【００４４】
ここで図１７を参照すると、制御装置分岐回路７７０には、誤差増幅器２８０及びその付随する入力抵抗器３００、フィードバックコンデンサ３１０、基準電源２９０、ゼロ電圧比較器３２０及び電圧源３３０を除いて、図７、９、１１及び１３のいずれの制御装置の回路も全て含まれている。ソフトスタート分岐回路７５５が、端子７７６に供給電圧が現われたこと又は端子７７８に論理レベルが現われたことを検出し、応答として、端子７７７における電圧を低レベルから高レベルまで漸進的に傾斜させる。端子７７７における漸進的に上昇する電圧は、ダイオード７６０及び７６５の陽極端子の接合７６７における電圧の漸進的上昇をひき起こし、低い値から高い値までオン時間の漸進的増加を導く。最終的結果は、ソフトスタートと呼ばれる漸進的に上昇するコンバータ出力電圧である。ソフトスタートの間、コンバータの電力スイッチ１１０の平均散逸は、スイッチ電圧及び電流が小さいことから低減される。平均散逸は、コンバータがソフトスタートシーケンスの最初の部分の間、完全にオフに保たれるような形でソフトスタート分岐回路が設計されている場合に、さらに低減され得る。このようなソフトスタート機能を提供することのできる回路解決策が数多く考えられるということを指摘しておくべきである。
【００４５】
最後に図１７を参照すると、図７の回路内の過剰散逸及び過電圧保護回路の実施を例示する概略的回路図が示されている。ゼロ電圧切換えの喪失は、電源ＭＯＳＦＥＴスイッチ１１０のゲート及びドレーン電圧を同時に監視することによって検出される。これらの電圧がゼロ切換えの喪失のために同時に高い場合、ゲート７１０の出力も同様に高く、電流源７１５はオンに切換えられる。コンデンサ２０及び抵抗器７２５が、電流源７１５の中を流れる電流パルスのＤＣ成分をろ過して除去する。ＤＣ成分が電圧源７３５のものを超えて抵抗器７２５内に電圧降下をひき起こす場合、比較器７３０の出力は高くなり、デュアル入力端ＯＲゲート７５０を通してソフトスタートサイクルを開始する。ゲート７５０のもう１つの入力端を通してもソフトスタートサイクルを開始することができる。例えば、出力端においてか又は電力スイッチ１１０を横断して過電圧事象が発生した場合、これが役に立つ。電圧が電圧源７４５の電圧を超えた場合、比較器７４０の出力は高くなり、ソフトスタートサイクルを開始させる。
【００４６】
本発明の制御装置についてＺＶＳフライバックコンバータと組合せた形で記述してきたが、これらを、バック、ブースト、バック−ブースト、フォワード、ＳＥＰＩＣ及びＺＥＴＡといったその他のタイプのＺＶＳコンバータならびに様々なタイプのプッシュ−プル、ハーフブリッジ又はフルブリッジコンバータ又はクラスＥのインバータと組合わせることもできる。本発明の一変形態様においては、図７及び９の回路内でタイミングコンデンサを充電及び放電する電流をオン又はオフに切換えることは、並列スイッチで電流ミラーの入力電流を分流する代りに直列スイッチを用いることによって達成できる。さらに、本発明の例示された実施態様のすべてにおいて、オフ時間中にタイミングコンデンサを充電する電流ミラーを抵抗器で置き換えることが可能である。さらに、タイミングコンデンサを横断する電圧を監視する比較器４４５で達成されるものとして例示されているオフ間隔の最初におけるゼロ電圧検出信号の一時的抑止は、電力スイッチがオフに切換えられる瞬間に引き外される独立したタイマー回路によっても行なうことが可能である。
【図面の簡単な説明】
【図１】ＺＶＳフライバックコンバータ及び固定オフ時間及び可変的オン時間タイプの先行技術の制御装置の概略的回路図である。
【図２】図２Ａは、通常動作中に図１の先行技術回路が示す特徴的波形を表わす波形図である。
図２Ｂは、通常動作中に図１の先行技術回路が示す特徴的波形を表わす波形図である。
図２Ｃは、通常動作中に図１の先行技術回路が示す特徴的波形を表わす波形図である。
【図３】図３Ａは、オフ時間が短かすぎる場合に図１の回路が示すスイッチ電圧及び電流の波形を示す波形図である。
図３Ｂは、オフ時間が短かすぎる場合に図１の回路が示すスイッチ電圧及び電流の波形を示す波形図である。
【図４】図４Ａは、オフ時間が長すぎる場合に図１の回路が示すスイッチ電圧及び電流の波形を示す波形図である。
図４Ｂは、オフ時間が長すぎる場合に図１の回路が示すスイッチ電圧及び電流の波形を示す波形図である。
【図５】ＺＶＳフライバックコンバータ及び適応性オフ時間及び可変周波数タイプの先行技術の制御装置の概略的回路図である。
【図６】図６Ａは、図５の先行技術回路が示す特徴的波形を表わす波形図である。
図６Ｂは、図５の先行技術回路が示す特徴的波形を表わす波形図である。
図６Ｃは、図５の先行技術回路が示す特徴的波形を表わす波形図である。
【図７】本発明の第１の実施態様に従ったＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図である。
【図８】図８Ａは、図７の回路が示す特徴的波形を表わす波形図である。
図８Ｂは、図７の回路が示す特徴的波形を表わす波形図である。
図８Ｃは、図７の回路が示す特徴的波形を表わす波形図である。
【図９】本発明の第２の実施態様に従ったＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図である。
【図１０】図１０Ａは、図９の回路が示す特徴的波形を表わす波形図である。
図１０Ｂは、図９の回路が示す特徴的波形を表わす波形図である。
図１０Ｃは、図９の回路が示す特徴的波形を表わす波形図である。
【図１１】本発明の第３の実施態様に従ったＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図である。
【図１２】図１２Ａは、図１１の回路が示す特徴的波形を表わす波形図である。
図１２Ｂは、図１１の回路が示す特徴的波形を表わす波形図である。
図１２Ｃは、図１１の回路が示す特徴的波形を表わす波形図である。
図１２Ｄは、図１１の回路が示す特徴的波形を表わす波形図である。
【図１３】本発明の第４の実施態様に従ったＺＶＳフライバックコンバータ及びそのための制御装置の概略的回路図である。
【図１４】図１４Ａは、図１３の回路が示す特徴的波形を表わす波形図である。
図１４Ｂは、図１３の回路が示す特徴的波形を表わす波形図である。
図１４Ｃは、図１３の回路が示す特徴的波形を表わす波形図である。
図１４Ｄは、図１３の回路が示す特徴的波形を表わす波形図である。
【図１５】図７の回路内の過負荷保護の実施を例示する概略的回路図である。
【図１６】図１６Ａは、図１５の回路が示す特徴的波形を表わす波形図である。
図１６Ｂは、図１５の回路が示す特徴的波形を表わす波形図である。
図１６Ｃは、図１５の回路が示す特徴的波形を表わす波形図である。
図１６Ｄは、図１５の回路が示す特徴的波形を表わす波形図である。
【図１７】図７の回路内の過剰散逸及び過電圧保護回路の実施を例示する概略的回路図である。
【符号の説明】
３０、４０２、４０４、４１０、４１２、４１４、４１８、４２２、４２４、５２２、５２４、５２６ トランジスタ
３４、４０６、４０８、４１６、４２０、５４０、６０５、７２５ 抵抗器
４０、２９０、３３０、４３０、４３５、４４０、６１５、７４５ 電圧源
１１０ 電力スイッチ
２６０ タイミングコンデンサ
２８０ 誤差増幅器
３００ 入力抵抗器
３１０ フィードバックコンデンサ
３２０、４４５、４６０、４６５、６１０、７３０、７４０ 比較器
４５０、７１５ 電流源
４７０、４７５、４８０、６２０ Ｒ−Ｓラッチ
４５５、４８５、６３０、７５０ ゲート
６２５ 電流シンク
７５５ ソフトスタート分岐回路
７６０、７６５ ダイオード
７７０ 制御装置分岐回路
Claims (9)
- 電力スイッチを利用するゼロ電圧切換え共振電源装置内で使用するためのパルス幅変調制御装置において、
前記電力スイッチのオン時間を設定するためのオンタイミング回路；
電源装置の出力電圧が、入力電圧及び負荷電流が変動する条件の間、基準電圧に比例した状態にとどまるように、前記オンタイミング回路によって生成された時間的間隔を変調させるための変調手段；
前記電力スイッチ両端の電圧が、前記電力スイッチのオフ時間中に閾値電圧より低く降下したことを検出するための電圧検出手段；
前記電力スイッチのオフ時間の最高時限を設定するためのオフタイミング回路；
前記電力スイッチのオフ状態を終結させるための終結手段；及び
前記電力スイッチがオフに切換えられた瞬間に始まる前記電力スイッチの最大オフ時間の一区分の間、前記電圧検出手段を無効化するための無効化手段
を含んで成ることを特徴とするパルス幅変調制御装置。 - タイミングコンデンサ；
前記タイミングコンデンサに接続された電圧制御型電流シンク；
前記タイミングコンデンサに接続された定電流源；
前記電力スイッチのゲート端子に接続された非反転出力端をもつＲ−Ｓラッチ；
前記タイミングコンデンサに接続され、第１の閾値電圧より低いタイミングコンデンサ両端の電圧降下に対する応答性をもち、前記Ｒ−Ｓラッチのリセット入力端に接続された出力端を有する、第１の電圧比較器手段；
前記タイミングコンデンサに接続され、第１の閾値電圧より高い第２の閾値電圧を超えるタイミングコンデンサ両端の電圧増加に対する応答性をもち、前記Ｒ−Ｓラッチのセット入力端に接続されている出力端を有する第２の電圧比較器手段；
電圧制御型電流シンク内を流れる電流が誤差増幅器の出力電圧の上昇に伴って増加するような形で電圧制御型電流シンクの入力端に接続されている出力端を有する、電源装置の出力電圧に対する応答性をもつ誤差増幅器手段；
前記電力スイッチに接続され、前記電力スイッチ両端の電圧が第３の閾値電圧より低く降下したのに応答し、２入力端ＡＮＤゲートの第１の入力端に接続された出力端を有する第３の電圧比較器手段；
前記タイミングコンデンサに接続され、前記タイミングコンデンサ両端の電圧が第１及び第２の閾値値の間にある第４の閾値電圧を超えて上昇したのに応答し、前記ＡＮＤゲートの第２の入力端に接続されている出力端を有する第４の電圧比較器手段；
前記タイミングコンデンサに接続され、前記ＡＮＤゲートの出力に対する応答性をもつ高電流切換え型電流源；
前記Ｒ−Ｓラッチの非反転出力端が低電圧にあるとき、前記電圧制御型電流シンクの中を流れる電流を本質的にゼロまで減少させるため、前記電圧制御型電流シンクと前記Ｒ−Ｓラッチの間に接続された第１のトランジスタ；及び
前記Ｒ−Ｓラッチの非反転出力端が高電圧にあるとき、定電流源により供給される電流を本質的にゼロまで減少させるような形で、前記電圧制御型電流シンクと前記Ｒ−Ｓラッチの間に接続された第２のトランジスタ
をさらに含んで成る請求項１に記載のパルス幅変調制御装置。 - タイミングコンデンサ；
前記タイミングコンデンサに接続された電圧制御型電流シンク；
前記タイミングコンデンサに接続された定電流源；
前記電力スイッチのゲート端子に接続された非反転出力端をもつ第１のＲ−Ｓラッチ；
第２のＲ−Ｓラッチ；
前記タイミングコンデンサに接続され、タイミングコンデンサ両端の電圧が第１の閾値電圧より低く降下したことに対し応答性をもち、前記第１のＲ−Ｓラッチのリセット入力端及び前記第２のＲ−Ｓラッチのリセット入力端に接続されている出力端を有する、第１の電圧比較器手段；
前記タイミングコンデンサに接続され、第１の閾値電圧よりも高い第２の閾値電圧を超える前記タイミングコンデンサ両端の電圧に対する応答性をもち、前記第２のＲ−Ｓラッチのセット入力端及び２入力端ＯＲゲートの第１の入力端に接続されている出力端を有する第２の電圧比較器手段；
電源装置の出力電圧に対する応答性をもち、電圧制御型電流シンク内を流れる電流が誤差増幅器手段の出力電圧の上昇に伴って増加するように前記電圧制御型電流シンクの入力端に接続されている出力端を有する誤差増幅器手段；
前記電力スイッチに接続され、前記電力スイッチ両端の電圧が第３の閾値電圧より低く降下したことに対し応答性をもち、２入力端ＡＮＤゲートの第１の入力端に接続されている出力端を有する第３の電圧比較器手段；
前記タイミングコンデンサに接続され、前記第１及び第２の閾値電圧の間にある第４の閾値電圧を超える前記タイミングコンデンサ両端の電圧に対する応答性をもち、前記ＡＮＤゲートの第２の入力端に接続されている出力端を有し、かつこのＡＮＤゲートの１つの出力端が前記ＯＲゲートの第２の入力端に接続され、このＯＲゲートの１つの出力端が前記第１のＲ−Ｓラッチのセット入力端に接続されている、第４の電圧比較器手段；
前記第２のＲ−Ｓラッチの非反転出力端が低電圧にあるとき、前記電圧制御型電流シンク内を流れる電流を本質的にゼロまで減少させるための、前記電圧制御型電流シンクと前記第２のＲ−Ｓラッチの間に接続された第１のトランジスタ；及び
前記第１のＲ−Ｓラッチの非反転出力端が高電圧にあるとき、定電流源により供給される電流を本質的にゼロまで減少させるような形で、前記電圧制御型電流シンクと前記Ｒ−Ｓラッチの間に接続されている第２のトランジスタ
をさらに含んで成る請求項１に記載のパルス幅変調制御装置。 - 第１のタイミングコンデンサ；
第２のタイミングコンデンサ；
前記第１のタイミングコンデンサに接続されている第１の定電流源；
前記第２のタイミングコンデンサに対して接続されている第２の定電流源；
反転入力端、非反転入力端及び出力端を有する第１の電圧比較器手段；
セット入力端、リセット入力端、反転出力端及び非反転出力端を有するＲ−Ｓラッチ；
２入力端ＯＲゲート；
２入力端ＡＮＤゲート；
電源装置の出力電圧が上昇した時点で誤差増幅器の出力電圧が降下するような形で電前記源装置の出力電圧に対する応答性をもち、前記第１の電圧比較器手段の反転入力端に接続された出力端を有し、かつ、前記第１の電圧比較器手段の非反転入力端が第１のタイミングコンデンサに接続され、前記第１の電圧比較器手段の出力端が前記Ｒ−Ｓラッチのリセット入力端に接続され、前記Ｒ−Ｓラッチの非反転出力端が前記電力スイッチのゲート端子に接続されている、誤差増幅器手段；
前記第２のタイミングコンデンサに接続され、前記第２のタイミングコンデンサ両端の電圧が第１の閾値電圧を超えたことに対する応答性をもち、２入力端ＯＲゲートの第１の入力端に接続されている出力端を有し、このＯＲゲートの出力端が前記Ｒ−Ｓラッチのセット入力端に接続されている、第２の電圧比較器手段；
前記電力スイッチに接続され、前記電力スイッチ両端の電圧が第２の閾値電圧より低く降下したことに対する応答性をもち、２入力端ＡＮＤゲートの第１の入力端に接続されている出力端を有する第３の電圧比較器手段；
前記第２のタイミングコンデンサに接続され、第１の閾値電圧よりも低い第３の閾値電圧を超える前記第２のタイミングコンデンサ両端の電圧に対する応答性をもち、前記ＡＮＤゲートの第２の入力端に接続されている出力端を有し、前記ＡＮＤゲートの出力端が前記ＯＲゲートの第２の入力端に接続されている、第４の電圧比較器手段；
前記Ｒ−Ｓラッチの反転出力端が高電圧にあるとき、前記第１のタイミングコンデンサを放電させるため前記第１のタイミングコンデンサに接続されている第１のトランジスタ；及び
前記Ｒ−Ｓラッチの非反転出力が高い場合に前記第２のタイミングコンデンサを放電するため前記第２のタイミングコンデンサに接続されている第２のトランジスタ
をさらに含んで成る請求項１に記載のパルス幅変調制御装置。 - 第１のタイミングコンデンサ；
第２のタイミングコンデンサ；
前記第１のタイミングコンデンサに接続されている定電流源；
前記第２のタイミングコンデンサに接続された１つの出力端及び１つの入力端を有する電圧制御型電流源；
第１の閾値電圧を供給するための第１の閾値電圧源；
セット入力端、リセット入力端、反転出力端及び非反転出力端をもち、その非反転出力端が電力スイッチのゲート端子に接続されているＲ−Ｓラッチ；
前記Ｒ−Ｓラッチのセット入力端に接続されている出力端をもつ、２入力端ＯＲゲート；
前記２入力端ＯＲゲートの第２の入力端に接続されている出力端をもつ、２入力端ＡＮＤゲート；
電源装置の出力電圧が上昇した時点で誤差増幅器の出力電圧が降下するような形で前記電源装置の出力電圧に対する応答性をもち、電圧制御型電流源の入力端に接続された出力端を有する誤差増幅器手段；
前記第１のタイミングコンデンサに接続された非反転入力端をもち、第１の閾値電圧源に接続された反転入力端をもち、かつ前記Ｒ−Ｓラッチのリセット入力端に接続された出力端を有する第１の電圧比較器手段；
前記第２のタイミングコンデンサに接続され、前記第２のタイミングコンデンサ両端の電圧が第１の閾値電圧を超えたことに対する応答性をもち、前記２入力端ＯＲゲートの第１の入力端に接続されている出力端を有する第２の電圧比較器手段；
前記電力スイッチに接続され、前記電力スイッチ両端の電圧が第２の閾値電圧より低く降下したことに対する応答性をもち、前記２入力端ＡＮＤゲートの第１の入力端に接続されている出力端を有する第３の電圧比較器手段；
前記第２のタイミングコンデンサに接続され、第１の閾値電圧よりも低い第３の閾値電圧を超える前記第２のタイミングコンデンサ両端の電圧に対する応答性をもち、前記ＡＮＤゲートの第２の入力端に接続されている出力端を有する第４の電圧比較器手段；
前記Ｒ−Ｓラッチの反転出力端が高電圧にあるとき、前記第１のタイミングコンデンサを放電するため、前記第１のタイミングコンデンサに接続された第１のトランジスタ；及び
前記Ｒ−Ｓラッチの非反転出力端が高電圧にあるとき、前記第２のタイミングコンデンサを放電するため、前記第２のタイミングコンデンサに接続された第２のトランジスタをさらに含んで成る請求項１に記載のパルス幅変調制御装置。 - 前記電力スイッチ内の瞬時電流に比例する電圧を生成するための電流感知手段；
前記電流感知手段に接続され、前記電流感知手段により生成された電圧に対する応答性をもつ第５の電圧比較器手段；
前記第５の電圧比較器手段の出力端に接続されたセット入力端をもち、前記第１の電圧比較器手段の出力端に接続されたリセット入力端をもつ第２のＲ−Ｓラッチ；
前記電力スイッチのゲート端末に接続された出力端をもち、前記Ｒ−Ｓラッチの非反転出力端に接続された第１の入力端をもち、かつ前記第２のＲ−Ｓラッチの反転出力端に接続された第２の入力端をもつ第２の２入力端ＡＮＤゲート；及び
回路接地帰線と前記タイミングコンデンサの間に接続され、前記第２のＲ−Ｓラッチの反転出力端に対する応答性をもつ第２の電流シンク手段
をさらに含んで成る請求項２に記載のパルス幅変調制御装置。 - 前記電力スイッチ内の瞬時電流に比例する電圧を生成するための電流感知手段；
前記電流感知手段に接続され、前記電流感知手段により生成された電圧に対する応答性をもつ第５の電圧比較器手段；
前記第５の電圧比較器手段の出力端に接続されたセット入力端をもち、かつ前記第１の電圧比較器手段の出力端に接続されたリセット入力端をもつ第３のＲ−Ｓラッチ；
前記電力スイッチのゲートに接続された出力端をもち、前記Ｒ−Ｓラッチの非反転出力端に接続された第１の入力端をもち、かつ前記第３のＲ−Ｓラッチの反転出力端に接続された第２の入力端を有する第２の２入力端ＡＮＤゲート；及び
回路接地帰線と前記タイミングコンデンサの間に接続され、前記第３のＲ−Ｓラッチの反転出力端に対する応答性をもつ電流シンク手段
をさらに含んで成る請求項３に記載のパルス幅変調制御装置。 - トリガ信号が現われた時点での前記オンタイミング回路の比較的短いオン時間に対応する値から前記オンタイミング回路の比較的長いオン時間に対応する値までソフトスタート回路の出力が漸進的に変化するような形でトリガ信号に対する応答性をもつソフトスタート回路；
前記変調手段の出力端に接続された第１の入力端、前記ソフトスタート回路の出力端に接続された第２の入力端及び前記オンタイミング回路の入力端に接続された出力端をもち、その出力がその第１及び第２の入力端における電圧のうちの低い方に比例している、アナログＡＮＤゲート；
オン切換え信号が開始される瞬間における予め定められた電圧よりも前記電力スイッチ両端の電圧が高いことを検出し、前記電力スイッチ両端の電圧及び前記オン切換え信号の両方が高い時間と前記電力スイッチ両端の電圧の積に比例する出力電圧を生成するためのオーバーラップ検出器手段；及び
前記オーバーラップ検出器手段の出力電圧が閾値電圧を上回った時点で前記トリガ信号を生成するため、前記オーバーラップ検出器手段の出力端に接続されたトリガ回路
をさらに含んで成る、請求項１に記載のパルス幅変調制御装置。 - トリガ信号が現われた時点での前記オンタイミング回路の比較的短いオン時間に対応する値から前記オンタイミング回路の比較的長いオン時間に対応する値までソフトスタート回路の出力が漸進的に変化するような形でトリガ信号に対する応答性をもつソフトスタート回路；
前記変調手段の出力端に接続された第１の入力端、前記ソフトスタート回路の出力端に接続された第２の入力端及び前記オンタイミング回路の入力端に接続された出力端をもち、その出力がその第１及び第２の入力端における電圧のうちの低い方に比例しているアナログＡＮＤゲート；及び
電源装置の出力電圧が閾値電圧を上回ることを検出し、これに応答して前記トリガ信号を生成するための電圧検出器手段
をさらに含んで成る請求項１に記載のパルス幅変調制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/532,476 | 1995-09-22 | ||
| US08/532,476 US5680034A (en) | 1995-09-22 | 1995-09-22 | PWM controller for resonant converters |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09201053A JPH09201053A (ja) | 1997-07-31 |
| JP3684461B2 true JP3684461B2 (ja) | 2005-08-17 |
Family
ID=24121982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27297996A Expired - Fee Related JP3684461B2 (ja) | 1995-09-22 | 1996-09-24 | 共振コンバータ用パルス幅変調制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5680034A (ja) |
| JP (1) | JP3684461B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109450257A (zh) * | 2018-12-12 | 2019-03-08 | 西安矽力杰半导体技术有限公司 | 隔离型开关变换器及其控制电路和控制方法 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892355A (en) * | 1997-03-21 | 1999-04-06 | Pansier; Frans | Current and voltage-sensing |
| US5986902A (en) * | 1998-06-16 | 1999-11-16 | Lucent Technologies Inc. | Integrated protection circuit, method of providing current-limiting and short-circuit protection and converter employing the same |
| US6429709B1 (en) * | 1998-12-14 | 2002-08-06 | Semiconductor Components Industries Llc | Power converter circuit and method for controlling |
| US6172492B1 (en) * | 1999-03-26 | 2001-01-09 | Sarnoff Corporation | Fixed off time and zero voltage switching dual mode power factor correcting converter |
| US6169670B1 (en) * | 1999-04-08 | 2001-01-02 | Hitachi, Ltd. | Inverter apparatus operatable over extended frequency range while suppressing output error |
| IT1308452B1 (it) | 1999-04-23 | 2001-12-17 | Fiat Ricerche | Convertitore dc-dc a transizione risonante e metodo di controllo dellatransizione risonante di un convertitore dc-dc |
| US6147478A (en) * | 1999-09-17 | 2000-11-14 | Texas Instruments Incorporated | Hysteretic regulator and control method having switching frequency independent from output filter |
| US6144173A (en) * | 1999-11-10 | 2000-11-07 | General Electric Company | Single switch electronic ballast |
| US6882552B2 (en) * | 2000-06-02 | 2005-04-19 | Iwatt, Inc. | Power converter driven by power pulse and sense pulse |
| US6894911B2 (en) * | 2000-06-02 | 2005-05-17 | Iwatt, Inc. | Method of driving a power converter by using a power pulse and a sense pulse |
| US6359391B1 (en) * | 2000-09-08 | 2002-03-19 | Philips Electronics North America Corporation | System and method for overvoltage protection during pulse width modulation dimming of an LCD backlight inverter |
| US6385059B1 (en) * | 2000-11-14 | 2002-05-07 | Iwatt, Inc. | Transformer-coupled switching power converter having primary feedback control |
| EP1217720A1 (en) * | 2000-12-21 | 2002-06-26 | Semiconductor Components Industries, LLC | Apparatus and method for controlling the power output of a power supply using comparators |
| US6781357B2 (en) * | 2001-09-27 | 2004-08-24 | Power Integrations, Inc. | Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply |
| WO2003047079A2 (en) * | 2001-11-29 | 2003-06-05 | Iwatt | Power converters with primary-only feedback |
| JP3494223B2 (ja) * | 2001-12-03 | 2004-02-09 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバ−タ |
| US6741436B2 (en) * | 2001-12-20 | 2004-05-25 | Daimlerchrysler Corporation | Microprocessor-controlled DC to DC converter with fault protection |
| FR2835979B1 (fr) * | 2002-02-08 | 2004-05-07 | Centre Nat Rech Scient | Convertisseur statique d'energie electrique destine a moduler l'energie electrique echangee entre au moins une source de tension et une source de courant |
| EP1351061B1 (en) | 2002-04-02 | 2011-01-12 | Dialog Semiconductor GmbH | Power switch with current sense circuit |
| US6667893B2 (en) * | 2002-04-25 | 2003-12-23 | International Business Machines Corporation | Phase and frequency shifted controller for interleaved ZVS forward power converter |
| US6967585B2 (en) * | 2003-05-30 | 2005-11-22 | Adc Dsl Systems, Inc. | Input voltage sense circuit in a line powered network element |
| US8411476B2 (en) * | 2003-11-06 | 2013-04-02 | Bang & Olufsen A/S | Charge mode control |
| EP1530282A1 (en) * | 2003-11-06 | 2005-05-11 | Bang & Olufsen A/S | Charge mode control of a serial resonance converter |
| JP4868750B2 (ja) * | 2004-03-16 | 2012-02-01 | ローム株式会社 | スイッチングレギュレータ |
| US7289340B2 (en) * | 2004-10-13 | 2007-10-30 | Shindengen Electric Manufacturing Co., Ltd. | Switching power supply device |
| US20070262801A1 (en) * | 2006-05-10 | 2007-11-15 | Technologies Ltrim Inc. | Pulse width modulation circuit and method therefor |
| KR101309293B1 (ko) | 2007-03-28 | 2013-09-16 | 페어차일드코리아반도체 주식회사 | 스위칭 모드 파워 서플라이 및 그 구동 방법 |
| JP5352964B2 (ja) * | 2007-03-29 | 2013-11-27 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータ、電源電圧供給方法、電源電圧供給システム、およびｄｃ−ｄｃコンバータの制御方法 |
| CN101803164A (zh) * | 2007-09-18 | 2010-08-11 | Nxp股份有限公司 | 避免电容性模式的半桥谐振转换器的控制 |
| US8213134B2 (en) * | 2008-12-30 | 2012-07-03 | International Business Machines Corporation | Apparatus, system, and method to prevent smoke in a power supply powered by a current limited source |
| CN102214944B (zh) * | 2010-04-06 | 2015-09-02 | 力博特公司 | 一种ups电源的系统增益控制方法 |
| US8964422B2 (en) | 2011-11-16 | 2015-02-24 | Dialog Semiconductor Inc. | EMI frequency spreading method for switching power converter |
| KR101288497B1 (ko) | 2013-04-30 | 2013-07-26 | 파워실리콘 (주) | Ｐｗｍ ｉｃ 구동방법 그리고 이를 이용한 스위칭모드 전원공급장치와 기동 ｉｃ |
| CN107248817B (zh) * | 2017-06-28 | 2019-06-18 | 成都芯源系统有限公司 | 一种准谐振控制的开关电路及方法 |
| US10447154B2 (en) * | 2017-07-14 | 2019-10-15 | Renesas Electronics America Inc. | PWM control scheme for providing minimum on time |
| CN107359799A (zh) * | 2017-07-28 | 2017-11-17 | 西南交通大学 | 一种lcc谐振dc‑dc变换器的控制方法及其装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01500080A (ja) * | 1986-07-03 | 1989-01-12 | メルヒアー・アクチエンゲゼルシヤフト | 接続調整器の作動方法およびこの方法によつて作動する接続調整器 |
| US5387822A (en) * | 1992-11-30 | 1995-02-07 | Toko America, Inc. | Error signal isolator circuit |
| US5532626A (en) * | 1995-02-06 | 1996-07-02 | Unitrode Corporation | Off-line controller having a line voltage detector and a switched current bootstrap circuit |
-
1995
- 1995-09-22 US US08/532,476 patent/US5680034A/en not_active Expired - Lifetime
-
1996
- 1996-09-24 JP JP27297996A patent/JP3684461B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109450257A (zh) * | 2018-12-12 | 2019-03-08 | 西安矽力杰半导体技术有限公司 | 隔离型开关变换器及其控制电路和控制方法 |
| CN109450257B (zh) * | 2018-12-12 | 2019-08-27 | 西安矽力杰半导体技术有限公司 | 隔离型开关变换器及其控制电路和控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5680034A (en) | 1997-10-21 |
| JPH09201053A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684461B2 (ja) | 共振コンバータ用パルス幅変調制御装置 | |
| US9680378B2 (en) | Switching power-supply device | |
| US4727308A (en) | FET power converter with reduced switching loss | |
| EP0783792B1 (en) | Voltage regulator that operates in either pwm or pfm mode | |
| US5874841A (en) | Sample-and-hold circuit for a switched-mode power supply | |
| JP4874033B2 (ja) | 可変ピーク電流および可変オフ時間制御を有するスイッチドコンバータ | |
| US4890210A (en) | Power supply having combined forward converter and flyback action for high efficiency conversion from low to high voltage | |
| CN100492861C (zh) | 形成电源控制的方法及其设备 | |
| EP0617501B2 (en) | Control circuit for maintaining high efficiency over broad current ranges in a switching regulator circuit | |
| US5335162A (en) | Primary side controller for regulated power converters | |
| CA1278339C (en) | Inductor current control circuit | |
| JP4442028B2 (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| KR101658208B1 (ko) | 스위치-모드 전력 공급 장치용 소프트-버스트 회로 | |
| US6819154B2 (en) | Constant deadtime control in a feed forward enabled pulse width modulator controller | |
| JP2002281742A (ja) | カレントモードｄｃ／ｄｃコンバータ | |
| US8212591B2 (en) | Control of a resonant switching system with monitoring of the working current in an observation window | |
| US20030142514A1 (en) | Switching power supply unit | |
| JPH08228476A (ja) | 量子化電力変換装置 | |
| JPH11178329A (ja) | 電流モードスイッチング変換器 | |
| US20110211372A1 (en) | Compensation circuits and control methods of switched mode power supply | |
| JP3572601B2 (ja) | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004194452A (ja) | Ｄｃ−ｄｃコンバータ | |
| US20240097567A1 (en) | Switching power converter circuit and conversion control circuit and method thereof | |
| JPH05336743A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050512 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |