JP3679580B2 - 光起電力素子の製造方法 - Google Patents
光起電力素子の製造方法 Download PDFInfo
- Publication number
- JP3679580B2 JP3679580B2 JP33375697A JP33375697A JP3679580B2 JP 3679580 B2 JP3679580 B2 JP 3679580B2 JP 33375697 A JP33375697 A JP 33375697A JP 33375697 A JP33375697 A JP 33375697A JP 3679580 B2 JP3679580 B2 JP 3679580B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- film forming
- film
- film formation
- chambers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はプラズマＣＶＤ法による太陽電池などの光起電力素子を連続的に製造する方法および装置に関する。特にロール・ツー・ロール（Ｒｏｌｌ−ｔｏ−Ｒｏｌｌ）方式のプラズマＣＶＤ法による太陽電池などの光起電力素子を大量生産する方法および装置に関する。
【０００２】
【従来の技術】
例えば、アモルファスシリコン（ａ−Ｓｉ）膜などを用いた光起電力素子の作製には、一般的には、プラズマＣＶＤ法が広く用いられている。しかしながら、光起電力素子を電力需要を賄うものとして確立させるためには、使用する光起電力素子が、光電変換効率が十分に高く、特性安定性に優れたものであり、かつ大量生産し得るものであることが基本的に要求される。そのためには、ａ−Ｓｉ膜などを用いた光起電力素子の作製においては、電気的、光学的、光導電的あるいは機械的特性および繰り返し使用での疲労特性あるいは使用環境特性の向上を図るとともに、大面積化、膜厚および膜質の均一化を図りながら、しかも高速成膜によって再現性のある量産化を図るようにする必要がある。
これまでに、マイクロ波プラズマＣＶＤ法による堆積膜形成方法について多くの報告がなされている。例えば、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．２６，Ｎｏ．４，Ａｐｒｉｌ，１９８７，ｐｐ．Ｌ２８８−Ｌ２９０およびＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．２６，Ｎｏ．８，Ａｕｇｕｓｔ，１９８７，ｐｐ．１２１５−１２１８には、ＥＣＲを使用したマイクロ波プラズマＣＶＤ法が記述されている。また、特開昭５９−５６７２４号公報には、マイクロ波プラズマＣＶＤ法で半導体膜を堆積する方法が記載されている。
ところで、光起電力素子の重要な構成要素たる半導体層は、いわゆるｐｎ接合、ｐｉｎ接合などの半導体接合がなされている。ａ−Ｓｉなどの薄膜半導体を用いる場合、ホスフィン（ＰＨ3）、ジボラン（Ｂ2Ｈ6）などのドーパントとなる元素を含む原料ガスを主原料ガスであるシランなどに混合してグロー放電分解することにより所望の導電型を有する半導体膜が得られ、所望の基板上にこれらの半導体膜を順次積層作製することによって容易に前述の半導体接合が達成できることが知られている。そして、ａ−Ｓｉ系の光起電力素子を作製するについて、その各々の半導体層作製用の独立した成膜室を設け、該成膜室にて各々の半導体層の形成を行う方法が知られている。
例えば、米国特許第４，４００，４０９号明細書には、ロール・ツー・ロール（Ｒｏｌｌ−ｔｏ−Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。この装置によれば、複数のグロー放電領域を設け、所望の幅の十分に長い可撓性の基板を、該基板が前記各グロー放電領域を順次貫通する経路に沿って配置し、前記各グロー放電領域において必要とされる導電型の半導体層を形成しつつ、前記基板をその長手方向に連続的に搬送せしめることによって、半導体接合を有する素子を連続的に作製することができるとされている。
光起電力素子を一般に普及させるためには、更なる光電変換効率、特性安定性や特性均一性の向上、製造コストの低減が望まれている。そのために特性決定要素である半導体層そのものの特性均一性を確保することが望まれている。したがって、連続して移動する帯状部材上への半導体層の堆積において、特性の均一性を確保し、欠陥を減らすための成膜方法の早期提供が望まれている。
【０００３】
【発明が解決しようとする課題】
上述した従来のロール・ツー・ロール方式のプラズマＣＶＤ法による帯状部材上への堆積膜の連続形成方法においては、例えば、アモルファスシリコン（ａ−Ｓｉ：Ｈ）などの非単結晶半導体膜を１ロール堆積し終え、大気開放し再度ロールをセットする。そして成膜室を真空引きした後、該成膜室をヒーターなどにより加熱し該成膜室内の残留不純物を除去する工程（ベーキング）が行われる。これは、装置内壁に吸着した水の分子や油などの有機物汚染分子は室温に保ったまま排気することが難しく、十分な加熱脱ガス処理を行わなければならないことによる。前記ベーキングは、材料表面に吸着したり内部に吸蔵されているガス分子を、熱的に励起し気相中に放出される確率を増加させることにより、これらの分子の排気を容易にするための方法である。
前記帯状部材や成膜室を成す壁の温度制御のためにヒーターによる加熱に加え、該壁の空気や水による冷却をおこないより均一な温度制御を行なうことがある。例えば、プラズマＣＶＤ法によるｐ型の導電層としての堆積膜の連続形成の際、成膜室を成す壁の内部に設けられた流路に水を導入して該壁を冷却する場合、成膜後に真空装置を大気圧開放したときに該成膜室の壁面、配管に結露が発生しドーパントガスとして使用されるハロゲン化ホウ素（例えば、ＢＦ3，ＢＣｌ3，ＢＢｒ3など）と水が反応してＨＦ，ＨＣｌ，ＨＢｒなどの酸となり、真空装置の材料であるステンレスやアルミを侵すことがある。また、堆積膜の連続形成の際に帯状部材の温度は高く保つが、前記プラズマと成膜室の壁面温度は低くしたい時に、成膜室を成す壁の空気による冷却では十分な冷却効果が上がらず該壁の温度が制御できないといった問題がある。
【０００４】
【課題を解決するための手段】
本発明は、従来のプラズマＣＶＤ法による帯状部材（帯状基体）上への連続成膜方法における上述した課題を解決すべく鋭意研究した結果完成に至ったものである。
本発明は、プラズマＣＶＤ法による連続成膜において使用するそれぞれの真空装置への負荷を減らし、かつその正確な温度制御を行って光起電力素子を安定して大量生産することを可能ならしめることを目的とする。
該目的は、使用するそれぞれの真空容器内部の堆積膜を積層するための成膜室の壁内部または外側に熱の媒体を導入する経路を設け、熱の媒体を変えて導入することにより当該成膜室の壁の温度をより正確に制御することにより達成できる。
即ち、本発明は、以下に述べる光起電力素子の製造方法および製造装置を包含する。
本発明の光起電力素子の製造方法は、プラズマＣＶＤ法による成膜室をそれぞれ内部に有する複数の真空容器が連結されているそれぞれの真空容器内を帯状部材を連続的に通過させながら、それぞれの真空容器の前記成膜室内で異なる堆積膜を前記帯状部材の表面に形成することにより複数の異なる堆積膜を積層して光起電力素子を製造する方法であって、前記複数の真空容器内の前記成膜室の少なくとも１つの成膜室の壁の温度制御を、ヒーターによる加熱と気体又は液体による冷却により行い、該冷却は、該真空容器のベーキングおよび大気開放時には気体により行い、成膜時には液体により行うことを特徴とする。
【０００５】
【実施態様例】
本発明を以下の実施態様例により説明するが、本発明はこれに限定されるものではない。
図１は、本発明の光起電力素子製造装置におけるｐ型層形成用容器の一例の模式的説明図である。図１において、成膜室１０１を成す壁の外側には熱の媒体の導入管１０２を配管し該成膜室の壁の外側に溶接することで密着性を上げて熱交換の効率を上げるようにしてある。熱の媒体の導入管１０２は不図示の熱の媒体の供給系に接続されバルブ１０６Ａ，１０６Ｂ，１０７Ａ，１０７Ｂを介して熱の媒体の切り替えが行える。
図２は、本発明の光起電力素子製造装置におけるｐ型層形成用容器の一例の模式的説明図である。図２において、真空容器２０１の内部には成膜室２０２が設けられ、電気的に接地された帯状基体２０３と放電電極２０４との間に不図示の高周波電源から所定の周波数（例えば、１３．５６ＭＨｚ）の高周波電力を投入することにより、成膜室２０２内にプラズマを形成し、帯状基体２０３の下面（表面）に例えば、シリコン系非単結晶半導体膜を形成する。成膜室２０２には不図示の原料ガス供給系に接続された原料ガス導入管２０５および不図示の排気装置に接続された排気管２０６が設けられ、帯状基体２０３の移動方向と平行なガスの流れを形成する。真空容器２０１内の帯状基体２０３の上面（裏面）側には、真空容器２０１の開閉可能な蓋２０７に固定されてランプヒーター２０８，２０９が配設され、帯状基体２０３の裏面に面接触した熱電対２１０，２１１により温度をモニターしながら帯状基体２０３を裏面から所定の温度に加熱する。帯状基体２０３の温度はガスゲート２１２を通過する際に低下しているが、成膜室２０２の前に設けたランプヒーター２０８により放電室２０２に帯状基体が達するまでに成膜に適した所定の温度にまで加熱され、成膜室２０２の上に設けたランプヒーター２０９により堆積膜形成中に一定温度になるように温度維持がなされる。原料ガスの流入経路にはブロックヒーター２１３が設けられ、プラズマ分解前の原料ガスの予熱と成膜室の壁の加熱を行い、ガス吹き出し部付近での原料ガスの分解促進と成膜室２０２の内壁へのポリシラン粉の付着量の低減を図る。図３は、本発明の、光起電力素子を連続的に製造する方法を実施するに適した連続成膜装置の典型的一例の模式的説明図である。図３に示す本発明の連続成膜装置は、基本的には、帯状基体３０９の送り出し室３０１、高周波プラズマＣＶＤ法によるｎ型（またはｐ型）の半導体層成膜室３０２Ａ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室３０３Ａ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室３０４Ａ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室３０５Ａ、高周波プラズマＣＶＤ法によるｐ型（またはｎ型）の半導体層成膜室３０６Ａ、高周波プラズマＣＶＤ法によるｎ型（またはｐ型）の半導体層成膜室３０２Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室３０３Ｂ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室３０４Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室３０５Ｂ、高周波プラズマＣＶＤ法によるｐ型（またはｎ型）の半導体層成膜室３０６Ｂ、高周波プラズマＣＶＤ法によるｎ型（またはｐ型）の半導体層成膜室３０２Ｃ、高周波プラズマＣＶＤ法による２つのｉ型半導体層成膜室３０４Ｃおよび３０４Ｄ、高周波プラズマＣＶＤ法によるｐ型（またはｎ型）の半導体層成膜室３０６Ｃ、帯状基体３０９の巻き取り室３０７から構成されている。各室間はそれぞれガスゲート３０８によって接続されている。該連続成膜装置においては、帯状基体３０９は、帯状基体の送り出し室３０１内のボビン３１０から送り出され、帯状基体の巻き取り室３０７内のボビン３１１に巻き取られるまでにガスゲートで接続された１４個の成膜室を通過しながら移動させられ、その間に該帯状基体の表面にｎｉｐ／ｎｉｐ／ｎｉｐまたはｐｉｎ／ｐｉｎ／ｐｉｎ構造の非単結晶半導体の積層膜が形成される。
【０００６】
本発明の光起電力素子を連続的に製造する方法は、帯状部材（帯状基体）を、プラズマＣＶＤ法による成膜室をそれぞれ内部に有する複数の真空容器内を連続的に通過させ、それぞれの真空容器内の前記成膜室でプラズマを生起させて原料ガスを分解し前記帯状部材上に堆積膜を形成することにより複数の異なる堆積膜を該帯状部材上に連続的に形成して積層する方法において、前記真空容器内部の前記成膜室の壁内部または外側に熱の媒体を導入する経路を設け、該成膜室の壁面温度を、制御する範囲に応じて、熱の媒体を変えたり熱の媒体の温度を調整することにより制御することを特徴とする。
本発明によれば、成膜工程の温度を容易に制御することができ、成膜中は成膜室の壁面温度を低く保つことで成膜室の壁からの不純物ガスの放出を押さえ、プラズマは低温に保持し、帯状部材は高温保持という状況を同時に満たすことができる。
本発明においては、熱の媒体の流路は別々でも同一としても構わない。流路の途中に流量計を設置して熱の媒体の違いによってその流量を管理してもよい。流路の設定は、成膜室の壁の外側に配管して溶接して密着させても構わないし、壁内部に流路を設けても構わない。また、熱の媒体としては水、オイル、空気などの液体であっても、或いは気体であってもよい。媒体は、常温での導入でも、低温化してからの導入でも、或いは高温化してからの導入でも構わない。
【０００７】
以下、本発明における、光起電力素子を連続的に製造するに際して、該光起電力素子を構成する半導体膜を連続的に形成積層する方法の一例を図３に示した連続成膜装置を用いて説明する。
【０００８】
【帯状基体（帯状部材）投入工程】
帯状基体（帯状部材）を装置内に投入して所定の位置にセットする。即ち、帯状基体３０９の巻かれたボビン３１０を基体送り出し室３０１内の所定の位置にセットし、該帯状基体を送り出し、成膜室３０２Ａ乃至３０６Ｃを通過させ、該帯状基体の先端を巻き取り室３０７内のボビン３１１に固定する。その後、巻き取り用のボビン３１１の軸を固定して停止しておき、送り出し用のボビン３１０に張力発生用のトルクを与え弛まずに張る。
【０００９】
【予熱、ベーキング工程】
各成膜室の蓋を閉じ、装置内部をロータリーポンプ、メカニカルブースターポンプなどの真空ポンプにより排気する。各成膜室の内圧が１Ｐａ以下になったら、Ｈ２，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅなどのガスを各成膜室へ導入し、成膜室から帯状基体３０９の送り出し室３０１および巻き取り室３０７へのガスの流れを形成し、各室３０１乃至３０７内を数Ｐａから数十Ｐａ程度の圧力にする。各成膜室の圧力が安定したら、各成膜室を各成膜室内のランプヒーター、基体温度制御装置、成膜室温度制御装置、ブロックヒーターによって加熱し、各成膜室の内壁および帯状基体を１００〜５００℃に予熱、ベーキングする。その際各成膜室３０６Ａ、３０６Ｂ、３０６Ｃの成膜室の壁外側の配管には常温の空気を流して該成膜室の壁、および帯状基体を１００〜３００℃に予熱、ベーキングする。
【００１０】
【半導体層の形成工程】
各成膜室の予熱、ベーキングの後、帯状基体３０９を送り出し室３０１から成膜室３０２Ａ乃至３０６Ｃを介して巻き取り室３０７に一定速度で連続的に移動させる。帯状基体３０９を移動させながら、各成膜室３０２Ａ〜３０６Ｃのランプヒーター、基体温度制御装置、成膜室温度制御装置、ブロックヒーターによって、各成膜室の堆積膜形成空間における帯状基体の温度と各成膜室内壁面の温度を所定の温度に制御する。その際成膜室３０６Ａ、３０６Ｂ、および３０６Ｃの各成膜室の壁外側の配管には常温の空気に変えて常温または加熱または冷却した水、オイルなどを流して成膜室３０６Ａ、３０６Ｂ、および３０６Ｃの各成膜室の壁を冷却する。さらに帯状基体の温度が安定したところで各成膜室へのＨ2，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅなどのガスの導入を止め、成膜室３０２Ａ乃至３０６Ｃを、各成膜室に接続された真空ポンプによって排気し、原料ガス分離用のＨ2，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅなどのガスを、ガスボンベからマスフローコントローラーを介して各ガスゲート３０８に導入する。ガスの流量が安定したら、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室３０４Ａ、３０４Ｂの排気をロータリーポンプ、メカニカルブースターポンプなどの低真空ポンプから、ターボ分子ポンプ、油拡散ポンプなどの高真空ポンプに切り替える。
つぎに、成膜室３０２Ａ乃至３０６Ｃの各成膜室に、半導体形成用の原料ガスをガスボンベからマスフローコントローラーを介して所定の流量で導入する。各成膜室の原料ガスの流量が安定したら、各成膜室の排気度合を排気管に設けた排気量調整バルブなどによって調整し、各成膜室を所定の圧力に設定する。原料ガスを導入した場合の各室の好ましい内圧は、マイクロ波プラズマＣＶＤ法による成膜室３０３Ａおよび３０３Ｂでは０．１〜１０Ｐａ、その他の成膜室では、１０〜１０００Ｐａである。各成膜室の圧力が安定したら、成膜室３０２Ａ乃至３０６Ｃの各成膜室内にそれぞれマイクロ波電力、高周波電力、直流電力などの放電電力を投入する。放電電力の投入によって各成膜室内の原料ガスは解離、分解され、プラズマを形成する。以上のように帯状基体を一定速度で移動させながら成膜室３０２Ａ乃至３０６Ｃの各成膜室内において同時にプラズマを形成することにより、連続的に移動する帯状基体上にはそれぞれの成膜室内で半導体層が形成され、ｎｉｐ／ｎｉｐ／ｎｉｐまたはｐｉｎ／ｐｉｎ／ｐｉｎ構造の半導体積層膜が連続的に形成される。この時、成膜室３０２Ａ乃至３０６Ｃにおける各半導体層の形成条件は以下に述べる通りである。
【００１１】
【成膜室３０２Ａ、３０２Ｂおよび３０２Ｃにおける成膜条件】
成膜室３０２Ａ、３０２Ｂおよび３０２Ｃにおいては、高周波プラズマＣＶＤ法によってｎ型（またはｐ型）のシリコン系非単結晶半導体層が形成される。これらの成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有するガス状のまたは容易にガス化し得る化合物を使用する。そうしたＳｉ原子を含有する化合物としてはＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，Ｓｉ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3などが挙げられる。
これらの原料ガス中には形成される非単結晶半導体層の伝導型をｎ型（またはｐ型）に価電子制御するために周期律表第Ｖ族（または第ＩＩＩ族）の原子を導入するための該Ｖ族原子（または該ＩＩＩ族原子）を含有するガス状のまたは容易にガス化し得る化合物を混合する。Ｖ族原子導入用に有効に使用される化合物としては、具体的には、Ｐ原子導入用には、ＰＨ3，Ｐ2Ｈ4などの水素化リン、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3などのハロゲン化リンを挙げることができる。このほかにＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3なども使用できる。これらの中、特にＰＨ3，ＰＦ3およびＡｓＨ3が適している。ＩＩＩ族原子導入用に有効に使用される化合物としては、具体的には、Ｂ原子導入には、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ6Ｈ11，Ｂ6Ｈ12，Ｂ6Ｈ14などの水素化ホウ素、ＢＦ3，ＢＣｌ3などのハロゲン化ホウ素を挙げることができる。このほかにＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3なども使用できる。これらの中、特にＢ2Ｈ6およびＢＦ3が適している。
成膜室３０２Ａ、３０２Ｂおよび３０２Ｃに投入される放電電力は高周波プラズマを形成するためのものであり、少なくとも高周波電力を含む。これらの成膜室に投入される高周波電力は、該成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．００１〜１Ｗ／ｃｍ3の範囲が好ましく、リップルなどの変動が少ない安定した連続発振波であることが望ましい。当該高周波電力の周波数としては、１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。該高周波電力とともに直流電力を投入してもよく、高周波放電電極や放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパークなどの異常放電の起こらない範囲内で投入することが好ましい。このような高周波電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを解離、分解して、帯状基体上にｎ型（またはｐ型）のシリコン系非単結晶半導体層の形成を行う。
【００１２】
【成膜室３０３Ａ、３０５Ａ、３０３Ｂ、３０５Ｂ、３０４Ｃおよび３０４Ｄにおける成膜条件】
成膜室３０３Ａ、３０５Ａ、３０３Ｂ、３０５Ｂ、３０４Ｃおよび３０４Ｄにおいては、高周波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体層が形成される。これらの成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有するガス状のまたは容易にガス化し得る化合物を使用する。そうしたＳｉ原子を含有する化合物としては、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3などが挙げられる。
成膜室３０３Ａ、３０５Ａ、３０３Ｂ、３０５Ｂ、３０４Ｃおよび３０４Ｄに投入される放電電力は前記原料ガスを解離、分解し高周波プラズマを形成するためのものであり、少なくとも高周波電力を含む。これらの成膜室に投入される高周波電力は、該成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．０１〜１Ｗ／ｃｍ3の範囲が好ましく、リップルなどの変動が少ない安定した連続発振波であることが望ましい。該高周波電力の周波数としては、１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。該高周波電力とともに直流電力を投入してもよく、高周波放電電極や放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパークなどの異常放電の起こらない範囲内で投入することが好ましい。このような高周波電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを解離、分解して、帯状基体上にｉ型のシリコン系非単結晶半導体層の形成を行う。
【００１３】
【成膜室３０４Ａおよび３０４Ｂにおける成膜条件】
成膜室３０４Ａおよび３０４Ｂにおいてはマイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体層が形成される。これらの成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有するガス状のまたは容易にガス化し得る化合物を使用する。そうしたＳｉ原子を含有する化合物としては、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3などが挙げられる。また、これらの原料ガスには光学的バンドギャップを狭める目的でＧｅ原子を含有するガス状のまたは容易にガス化し得る化合物を含んでいてもよい。そうしたＧｅ原子を含有する化合物としては、ＧｅＨ4，ＧｅＤ4，ＧｅＦ4，ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ3，ＧｅＨＤ3，ＧｅＨ2Ｄ2，ＧｅＨ3Ｄなどが挙げられる。
成膜室３０４Ａおよび３０４Ｂに投入される放電電力は、前記原料ガスを解離、分解しマイクロ波プラズマを形成するためのものであり、少なくともマイクロ波電力を含む。これらの成膜室に投入されるマイクロ波電力は、該成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．０１〜１Ｗ／ｃｍ3の範囲が好ましく、リップルなどの変動が少ない安定した連続発振波であることが望ましい。該マイクロ波電力の周波数としては、５００Ｍ〜１０ＧＨｚの範囲が好ましく、２．４５ＧＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。さらに、マイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜室３０４Ａおよび３０４Ｂには、該マイクロ波電力とともに高周波電力あるいは直流電力を、マイクロ波プラズマ形成空間内にバイアス電極を設けて投入することが望ましい。高周波電力を投入する場合、その電力は０．０２〜２Ｗ／ｃｍ3の範囲が好ましく、周波数としては、１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられる。また、直流電力を投入する場合、バイアス電極側が正になる向きに１０〜３００Ｖの電圧をスパークなどの異常放電の起こらない範囲内で投入することが好ましい。このようなマイクロ波電力を成膜室に投入し、望ましくは同時に高周波あるいは直流電力を投入し、成膜室内において原料ガスを解離、分解して、帯状基体上にｉ型のシリコン系非単結晶半導体層の形成を行う。
【００１４】
【成膜室３０６Ａ、３０６Ｂおよび３０６Ｃにおける成膜条件】
成膜室３０６Ａ、３０６Ｂおよび３０６Ｃにおいては高周波プラズマＣＶＤ法によってｐ型（またはｎ型）のシリコン系非単結晶半導体層が形成される。これらの成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有するガス状のまたは容易にガス化し得る化合物を使用する。そうしたＳｉ原子を含有する化合物としては、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，Ｓｉ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3などが挙げられる。これらの原料ガス中には、形成される非単結晶半導体層の伝導型をｐ型（またはｎ型）に価電子制御するために周期律表第ＩＩＩ族（または第Ｖ族）の原子を導入するための該ＩＩＩ族原子（または該Ｖ族原子）を含有するガス状のまたは容易にガス化し得る化合物を混合する。ＩＩＩ族原子導入用に有効に使用される化合物としては、具体的には、Ｂ原子導入用には、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ6Ｈ11，Ｂ6Ｈ12，Ｂ6Ｈ14などの水素化ホウ素、ＢＦ3，ＢＣｌ3などのハロゲン化ホウ素を挙げることができる。このほかに、ＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3なども使用できる。これらの中、特にＢ2Ｈ6およびＢＦ3が適している。Ｖ族原子導入用に有効に使用される化合物としては、具体的には、Ｐ原子導入用には、ＰＨ3，Ｐ2Ｈ4などの水素化リン、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3などのハロゲン化リンを挙げることができる。このほかに、ＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3なども使用できる。これらの中、特にＰＨ3，ＰＦ3およびＡｓＨ3が適している。
成膜室３０６Ａ、３０６Ｂおよび３０６Ｃに投入される放電電力は、前記原料ガスを解離、分解してグロー放電プラズマを形成するためのものであり、好ましくは５Ｋ〜５００ＫＨｚの低周波電力である。投入電力はプラズマ形成空間の体積に対して０．０１〜１Ｗ／ｃｍ3の範囲が好ましく、リップルなどの変動が少ない安定した連続発振波であることが望ましい。放電電力とともに直流電力を投入してもよく、放電電極や放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパークなどの異常放電の起こらない範囲内で投入することが好ましい。このような放電電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを解離、分解して、帯状基体上にｐ型（またはｎ型）のシリコン系非単結晶半導体層の形成を行う。
帯状基体を連続的に移動させながら、成膜室３０２Ａ乃至３０６Ｃの各成膜室内において同時に上述のような半導体層の形成を一定時間続け、帯状基体の所定の長さの表面に半導体積層膜を形成積層されている帯状基体を巻き取り室３０７内の巻き取りボビン３１１上に連続的に巻き取る。
【００１５】
【帯状基体の取り出し工程】
帯状基体３０９の所定の長さの表面に半導体積層膜が形成積層されている帯状基体が巻き取り室３０７のボビン３１１に巻き取られたら、成膜室３０２Ａ〜３０６Ｃへの放電電力の投入、原料ガスの供給および帯状基体の移動、加熱を停止し、各ガスゲートへのゲートガスの供給も停止する。成膜室３０６Ａ、３０６Ｂ、３０６Ｃの成膜室の壁外側の配管には常温の水、オイルなどに変えて常温の空気を流して成膜室の壁の冷却を続ける。室３０１乃至３０７内を一度各室に接続された真空ポンプによって排気し、成膜室３０４Ａおよび３０４Ｂの排気を高真空ポンプから低真空ポンプに切り替える。次に成膜室３０２Ａ〜３０６Ｃ内および各成膜室に原料ガスを供給した原料ガス供給系をＨｅ，Ａｒなどの不活性ガスによって十分にパージする。各成膜室および各成膜室に原料ガスを供給した原料ガス供給系のパージが終了したら、室３０１乃至３０７の排気を停止し、室３０１乃至３０７内にＨｅ，Ａｒなどの不活性ガスを大気圧よりやや低い圧力に充填して、各室内および帯状基体を冷却する。各室内および帯状基体が室温近くまで冷却されたら、装置内部に乾燥Ｎ2，Ａｒ，Ｈｅなどのガスを導入して装置を大気圧にし、ボビン３１０および３１１にかかっている駆動力、トルクを落とし、帯状基体の送り出し室３０１から巻き取り室３０７までの部分を残して巻き取り室３０７内で切り、帯状基体の巻き取り室３０７から帯状基体が巻かれたボビン３１１を取り出す。以上の一連の工程によって、本発明の成膜装置によって帯状基体上に連続的に半導体積層膜を形成することができる。
【００１６】
【実施例】
以下に、本発明の実施例を示すが、本発明はこれらの実施例によって何ら限定されるものではない。
【００１７】
【実施例１】
上述した、図３に示した成膜装置を用いての連続成膜手法により、光起電力素子を連続的に作製した。
その際、成膜室を内部に有する各真空容器を上述したようにして１０時間以上の予熱・ベーキングを行ってから成膜を行った。図２に示すｐ型層形成用真空容器内の成膜室の壁外側に流路を設け、熱の媒体を通過させることが可能な構造とした。ｐ型層形成用真空容器内の成膜室３０６Ａ、３０６Ｂおよび３０６Ｃのベーキング時の設定温度は１５０℃とし、常温の空気を成膜室の壁外側の流路に流して温度制御をして真空容器内の脱ガスを行った。成膜開始前に１時間程度の事前放電を行い、その後、所望の条件に設定して半導体各層の成膜を行った。この時ｐ型層形成用真空容器における基体温度が２５０℃に維持されるように、成膜室の壁外側の流路に常温の空気に替えて常温の水を５リットル／分の流量で流して温度制御を行った。高周波プラズマにより成膜室の壁は温められるが壁温度は４５℃で温度制御を行った。その他の導電型層形成用真空容器では成膜室の壁の熱の媒体による温度制御は行わなかった。この手法でｐｉｎ接合を積層した非単結晶半導体の光起電力素子を作製した。成膜終了後、大気開放前にｐ型層の成膜室の壁内部の流路の常温の水を常温の空気に変えてから真空容器を窒素リークし大気開放したので成膜室の壁に結露は確認されなかった。
【００１８】
【比較例】
成膜時の基体温度を２５０℃にし、各ｐ型層形成用真空容器内の成膜室の壁外側の流路に常温の空気を流すだけにとどめた以外は、実施例１と同様にしてｐｉｎ接合を積層した非単結晶半導体の光起電力素子を作製した。この時、成膜室の壁温度は成膜時間に比例して上昇した。その結果、常温の空気を流したのみで成膜室の壁温度の制御を行って作製した光起電力素子の光電変換効率の平均値のバラツキは±６％だった。これとは別に、常温の水による成膜室の壁温度の制御により作製した光起電力素子の光電変換効率のバラツキは±３％であった。
【００１９】
【発明の効果】
本発明によれば、ロール・ツー・ロール方式で、真空装置への負担も少なく光起電力素子用の半導体積層膜を大面積に特性のバラツキなく、高速かつ連続的に形成することができる。
【図面の簡単な説明】
【図１】本発明の成膜装置における成膜室の壁外側に流路を設け、熱の媒体を通過させる構造の一例を示す模式図である。
【図２】本発明の成膜装置における高周波プラズマＣＶＤ法による成膜室の一例を示す模式的断面図である。
【図３】本発明のプラズマＣＶＤ法によるロール・ツー・ロール方式の連続成膜装置の一例を示す模式的断面図である。
【符号の説明】
１０１，２０２ 成膜室
１０２ 熱の媒体の導入管
１０３，２０１ 真空容器
１０４，２１５，２１７ プラズマ漏れガード
１０５，２１５、２１７ 開口調整板
１０６Ａ，１０６Ｂ，１０７Ａ，１０７Ｂ 熱の媒体の切り替えバルブ
２０３，３０９ 帯状基体
２０４ 放電電極
２０５ 原料ガス導入管
２０６ 排気管
２０７ 蓋
２０８，２０９ ランプヒーター
２１０，２１１ 熱電対
２１２，２２０，３０８ ガスゲート
２１３ ブロックヒーター
２１４，２２２ 支持ローラー
２１６ 放電室外部排気口
２１９ 分離通路
２１８，２２１ ゲートガス導入管
２２３ リフレクター
３０１ 帯状基体の送り出し室
３０２Ａ，３０２Ｂ，３０２Ｃ 高周波プラズマＣＶＤ法によるｎ型（またはｐ型）の半導体層の成膜室
３０４Ａ，３０４Ｂ マイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜室
３０３Ａ，３０５Ａ，３０３Ｂ，３０５Ｂ，３０４Ｃ，３０４Ｄ 高周波プラズマＣＶＤ法によるｉ型半導体層の成膜室
３０６Ａ，３０６Ｂ，３０６Ｃ 高周波プラズマＣＶＤ法によるｐ型（またはｎ型）の半導体層の成膜室
３０７ 帯状基体の巻き取り室
３１０ 帯状基体の送り出しボビン
３１１ 帯状基体の巻き取りボビン
【産業上の利用分野】
本発明はプラズマＣＶＤ法による太陽電池などの光起電力素子を連続的に製造する方法および装置に関する。特にロール・ツー・ロール（Ｒｏｌｌ−ｔｏ−Ｒｏｌｌ）方式のプラズマＣＶＤ法による太陽電池などの光起電力素子を大量生産する方法および装置に関する。
【０００２】
【従来の技術】
例えば、アモルファスシリコン（ａ−Ｓｉ）膜などを用いた光起電力素子の作製には、一般的には、プラズマＣＶＤ法が広く用いられている。しかしながら、光起電力素子を電力需要を賄うものとして確立させるためには、使用する光起電力素子が、光電変換効率が十分に高く、特性安定性に優れたものであり、かつ大量生産し得るものであることが基本的に要求される。そのためには、ａ−Ｓｉ膜などを用いた光起電力素子の作製においては、電気的、光学的、光導電的あるいは機械的特性および繰り返し使用での疲労特性あるいは使用環境特性の向上を図るとともに、大面積化、膜厚および膜質の均一化を図りながら、しかも高速成膜によって再現性のある量産化を図るようにする必要がある。
これまでに、マイクロ波プラズマＣＶＤ法による堆積膜形成方法について多くの報告がなされている。例えば、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．２６，Ｎｏ．４，Ａｐｒｉｌ，１９８７，ｐｐ．Ｌ２８８−Ｌ２９０およびＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．２６，Ｎｏ．８，Ａｕｇｕｓｔ，１９８７，ｐｐ．１２１５−１２１８には、ＥＣＲを使用したマイクロ波プラズマＣＶＤ法が記述されている。また、特開昭５９−５６７２４号公報には、マイクロ波プラズマＣＶＤ法で半導体膜を堆積する方法が記載されている。
ところで、光起電力素子の重要な構成要素たる半導体層は、いわゆるｐｎ接合、ｐｉｎ接合などの半導体接合がなされている。ａ−Ｓｉなどの薄膜半導体を用いる場合、ホスフィン（ＰＨ3）、ジボラン（Ｂ2Ｈ6）などのドーパントとなる元素を含む原料ガスを主原料ガスであるシランなどに混合してグロー放電分解することにより所望の導電型を有する半導体膜が得られ、所望の基板上にこれらの半導体膜を順次積層作製することによって容易に前述の半導体接合が達成できることが知られている。そして、ａ−Ｓｉ系の光起電力素子を作製するについて、その各々の半導体層作製用の独立した成膜室を設け、該成膜室にて各々の半導体層の形成を行う方法が知られている。
例えば、米国特許第４，４００，４０９号明細書には、ロール・ツー・ロール（Ｒｏｌｌ−ｔｏ−Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。この装置によれば、複数のグロー放電領域を設け、所望の幅の十分に長い可撓性の基板を、該基板が前記各グロー放電領域を順次貫通する経路に沿って配置し、前記各グロー放電領域において必要とされる導電型の半導体層を形成しつつ、前記基板をその長手方向に連続的に搬送せしめることによって、半導体接合を有する素子を連続的に作製することができるとされている。
光起電力素子を一般に普及させるためには、更なる光電変換効率、特性安定性や特性均一性の向上、製造コストの低減が望まれている。そのために特性決定要素である半導体層そのものの特性均一性を確保することが望まれている。したがって、連続して移動する帯状部材上への半導体層の堆積において、特性の均一性を確保し、欠陥を減らすための成膜方法の早期提供が望まれている。
【０００３】
【発明が解決しようとする課題】
上述した従来のロール・ツー・ロール方式のプラズマＣＶＤ法による帯状部材上への堆積膜の連続形成方法においては、例えば、アモルファスシリコン（ａ−Ｓｉ：Ｈ）などの非単結晶半導体膜を１ロール堆積し終え、大気開放し再度ロールをセットする。そして成膜室を真空引きした後、該成膜室をヒーターなどにより加熱し該成膜室内の残留不純物を除去する工程（ベーキング）が行われる。これは、装置内壁に吸着した水の分子や油などの有機物汚染分子は室温に保ったまま排気することが難しく、十分な加熱脱ガス処理を行わなければならないことによる。前記ベーキングは、材料表面に吸着したり内部に吸蔵されているガス分子を、熱的に励起し気相中に放出される確率を増加させることにより、これらの分子の排気を容易にするための方法である。
前記帯状部材や成膜室を成す壁の温度制御のためにヒーターによる加熱に加え、該壁の空気や水による冷却をおこないより均一な温度制御を行なうことがある。例えば、プラズマＣＶＤ法によるｐ型の導電層としての堆積膜の連続形成の際、成膜室を成す壁の内部に設けられた流路に水を導入して該壁を冷却する場合、成膜後に真空装置を大気圧開放したときに該成膜室の壁面、配管に結露が発生しドーパントガスとして使用されるハロゲン化ホウ素（例えば、ＢＦ3，ＢＣｌ3，ＢＢｒ3など）と水が反応してＨＦ，ＨＣｌ，ＨＢｒなどの酸となり、真空装置の材料であるステンレスやアルミを侵すことがある。また、堆積膜の連続形成の際に帯状部材の温度は高く保つが、前記プラズマと成膜室の壁面温度は低くしたい時に、成膜室を成す壁の空気による冷却では十分な冷却効果が上がらず該壁の温度が制御できないといった問題がある。
【０００４】
【課題を解決するための手段】
本発明は、従来のプラズマＣＶＤ法による帯状部材（帯状基体）上への連続成膜方法における上述した課題を解決すべく鋭意研究した結果完成に至ったものである。
本発明は、プラズマＣＶＤ法による連続成膜において使用するそれぞれの真空装置への負荷を減らし、かつその正確な温度制御を行って光起電力素子を安定して大量生産することを可能ならしめることを目的とする。
該目的は、使用するそれぞれの真空容器内部の堆積膜を積層するための成膜室の壁内部または外側に熱の媒体を導入する経路を設け、熱の媒体を変えて導入することにより当該成膜室の壁の温度をより正確に制御することにより達成できる。
即ち、本発明は、以下に述べる光起電力素子の製造方法および製造装置を包含する。
本発明の光起電力素子の製造方法は、プラズマＣＶＤ法による成膜室をそれぞれ内部に有する複数の真空容器が連結されているそれぞれの真空容器内を帯状部材を連続的に通過させながら、それぞれの真空容器の前記成膜室内で異なる堆積膜を前記帯状部材の表面に形成することにより複数の異なる堆積膜を積層して光起電力素子を製造する方法であって、前記複数の真空容器内の前記成膜室の少なくとも１つの成膜室の壁の温度制御を、ヒーターによる加熱と気体又は液体による冷却により行い、該冷却は、該真空容器のベーキングおよび大気開放時には気体により行い、成膜時には液体により行うことを特徴とする。
【０００５】
【実施態様例】
本発明を以下の実施態様例により説明するが、本発明はこれに限定されるものではない。
図１は、本発明の光起電力素子製造装置におけるｐ型層形成用容器の一例の模式的説明図である。図１において、成膜室１０１を成す壁の外側には熱の媒体の導入管１０２を配管し該成膜室の壁の外側に溶接することで密着性を上げて熱交換の効率を上げるようにしてある。熱の媒体の導入管１０２は不図示の熱の媒体の供給系に接続されバルブ１０６Ａ，１０６Ｂ，１０７Ａ，１０７Ｂを介して熱の媒体の切り替えが行える。
図２は、本発明の光起電力素子製造装置におけるｐ型層形成用容器の一例の模式的説明図である。図２において、真空容器２０１の内部には成膜室２０２が設けられ、電気的に接地された帯状基体２０３と放電電極２０４との間に不図示の高周波電源から所定の周波数（例えば、１３．５６ＭＨｚ）の高周波電力を投入することにより、成膜室２０２内にプラズマを形成し、帯状基体２０３の下面（表面）に例えば、シリコン系非単結晶半導体膜を形成する。成膜室２０２には不図示の原料ガス供給系に接続された原料ガス導入管２０５および不図示の排気装置に接続された排気管２０６が設けられ、帯状基体２０３の移動方向と平行なガスの流れを形成する。真空容器２０１内の帯状基体２０３の上面（裏面）側には、真空容器２０１の開閉可能な蓋２０７に固定されてランプヒーター２０８，２０９が配設され、帯状基体２０３の裏面に面接触した熱電対２１０，２１１により温度をモニターしながら帯状基体２０３を裏面から所定の温度に加熱する。帯状基体２０３の温度はガスゲート２１２を通過する際に低下しているが、成膜室２０２の前に設けたランプヒーター２０８により放電室２０２に帯状基体が達するまでに成膜に適した所定の温度にまで加熱され、成膜室２０２の上に設けたランプヒーター２０９により堆積膜形成中に一定温度になるように温度維持がなされる。原料ガスの流入経路にはブロックヒーター２１３が設けられ、プラズマ分解前の原料ガスの予熱と成膜室の壁の加熱を行い、ガス吹き出し部付近での原料ガスの分解促進と成膜室２０２の内壁へのポリシラン粉の付着量の低減を図る。図３は、本発明の、光起電力素子を連続的に製造する方法を実施するに適した連続成膜装置の典型的一例の模式的説明図である。図３に示す本発明の連続成膜装置は、基本的には、帯状基体３０９の送り出し室３０１、高周波プラズマＣＶＤ法によるｎ型（またはｐ型）の半導体層成膜室３０２Ａ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室３０３Ａ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室３０４Ａ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室３０５Ａ、高周波プラズマＣＶＤ法によるｐ型（またはｎ型）の半導体層成膜室３０６Ａ、高周波プラズマＣＶＤ法によるｎ型（またはｐ型）の半導体層成膜室３０２Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室３０３Ｂ、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室３０４Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室３０５Ｂ、高周波プラズマＣＶＤ法によるｐ型（またはｎ型）の半導体層成膜室３０６Ｂ、高周波プラズマＣＶＤ法によるｎ型（またはｐ型）の半導体層成膜室３０２Ｃ、高周波プラズマＣＶＤ法による２つのｉ型半導体層成膜室３０４Ｃおよび３０４Ｄ、高周波プラズマＣＶＤ法によるｐ型（またはｎ型）の半導体層成膜室３０６Ｃ、帯状基体３０９の巻き取り室３０７から構成されている。各室間はそれぞれガスゲート３０８によって接続されている。該連続成膜装置においては、帯状基体３０９は、帯状基体の送り出し室３０１内のボビン３１０から送り出され、帯状基体の巻き取り室３０７内のボビン３１１に巻き取られるまでにガスゲートで接続された１４個の成膜室を通過しながら移動させられ、その間に該帯状基体の表面にｎｉｐ／ｎｉｐ／ｎｉｐまたはｐｉｎ／ｐｉｎ／ｐｉｎ構造の非単結晶半導体の積層膜が形成される。
【０００６】
本発明の光起電力素子を連続的に製造する方法は、帯状部材（帯状基体）を、プラズマＣＶＤ法による成膜室をそれぞれ内部に有する複数の真空容器内を連続的に通過させ、それぞれの真空容器内の前記成膜室でプラズマを生起させて原料ガスを分解し前記帯状部材上に堆積膜を形成することにより複数の異なる堆積膜を該帯状部材上に連続的に形成して積層する方法において、前記真空容器内部の前記成膜室の壁内部または外側に熱の媒体を導入する経路を設け、該成膜室の壁面温度を、制御する範囲に応じて、熱の媒体を変えたり熱の媒体の温度を調整することにより制御することを特徴とする。
本発明によれば、成膜工程の温度を容易に制御することができ、成膜中は成膜室の壁面温度を低く保つことで成膜室の壁からの不純物ガスの放出を押さえ、プラズマは低温に保持し、帯状部材は高温保持という状況を同時に満たすことができる。
本発明においては、熱の媒体の流路は別々でも同一としても構わない。流路の途中に流量計を設置して熱の媒体の違いによってその流量を管理してもよい。流路の設定は、成膜室の壁の外側に配管して溶接して密着させても構わないし、壁内部に流路を設けても構わない。また、熱の媒体としては水、オイル、空気などの液体であっても、或いは気体であってもよい。媒体は、常温での導入でも、低温化してからの導入でも、或いは高温化してからの導入でも構わない。
【０００７】
以下、本発明における、光起電力素子を連続的に製造するに際して、該光起電力素子を構成する半導体膜を連続的に形成積層する方法の一例を図３に示した連続成膜装置を用いて説明する。
【０００８】
【帯状基体（帯状部材）投入工程】
帯状基体（帯状部材）を装置内に投入して所定の位置にセットする。即ち、帯状基体３０９の巻かれたボビン３１０を基体送り出し室３０１内の所定の位置にセットし、該帯状基体を送り出し、成膜室３０２Ａ乃至３０６Ｃを通過させ、該帯状基体の先端を巻き取り室３０７内のボビン３１１に固定する。その後、巻き取り用のボビン３１１の軸を固定して停止しておき、送り出し用のボビン３１０に張力発生用のトルクを与え弛まずに張る。
【０００９】
【予熱、ベーキング工程】
各成膜室の蓋を閉じ、装置内部をロータリーポンプ、メカニカルブースターポンプなどの真空ポンプにより排気する。各成膜室の内圧が１Ｐａ以下になったら、Ｈ２，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅなどのガスを各成膜室へ導入し、成膜室から帯状基体３０９の送り出し室３０１および巻き取り室３０７へのガスの流れを形成し、各室３０１乃至３０７内を数Ｐａから数十Ｐａ程度の圧力にする。各成膜室の圧力が安定したら、各成膜室を各成膜室内のランプヒーター、基体温度制御装置、成膜室温度制御装置、ブロックヒーターによって加熱し、各成膜室の内壁および帯状基体を１００〜５００℃に予熱、ベーキングする。その際各成膜室３０６Ａ、３０６Ｂ、３０６Ｃの成膜室の壁外側の配管には常温の空気を流して該成膜室の壁、および帯状基体を１００〜３００℃に予熱、ベーキングする。
【００１０】
【半導体層の形成工程】
各成膜室の予熱、ベーキングの後、帯状基体３０９を送り出し室３０１から成膜室３０２Ａ乃至３０６Ｃを介して巻き取り室３０７に一定速度で連続的に移動させる。帯状基体３０９を移動させながら、各成膜室３０２Ａ〜３０６Ｃのランプヒーター、基体温度制御装置、成膜室温度制御装置、ブロックヒーターによって、各成膜室の堆積膜形成空間における帯状基体の温度と各成膜室内壁面の温度を所定の温度に制御する。その際成膜室３０６Ａ、３０６Ｂ、および３０６Ｃの各成膜室の壁外側の配管には常温の空気に変えて常温または加熱または冷却した水、オイルなどを流して成膜室３０６Ａ、３０６Ｂ、および３０６Ｃの各成膜室の壁を冷却する。さらに帯状基体の温度が安定したところで各成膜室へのＨ2，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅなどのガスの導入を止め、成膜室３０２Ａ乃至３０６Ｃを、各成膜室に接続された真空ポンプによって排気し、原料ガス分離用のＨ2，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅなどのガスを、ガスボンベからマスフローコントローラーを介して各ガスゲート３０８に導入する。ガスの流量が安定したら、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成膜室３０４Ａ、３０４Ｂの排気をロータリーポンプ、メカニカルブースターポンプなどの低真空ポンプから、ターボ分子ポンプ、油拡散ポンプなどの高真空ポンプに切り替える。
つぎに、成膜室３０２Ａ乃至３０６Ｃの各成膜室に、半導体形成用の原料ガスをガスボンベからマスフローコントローラーを介して所定の流量で導入する。各成膜室の原料ガスの流量が安定したら、各成膜室の排気度合を排気管に設けた排気量調整バルブなどによって調整し、各成膜室を所定の圧力に設定する。原料ガスを導入した場合の各室の好ましい内圧は、マイクロ波プラズマＣＶＤ法による成膜室３０３Ａおよび３０３Ｂでは０．１〜１０Ｐａ、その他の成膜室では、１０〜１０００Ｐａである。各成膜室の圧力が安定したら、成膜室３０２Ａ乃至３０６Ｃの各成膜室内にそれぞれマイクロ波電力、高周波電力、直流電力などの放電電力を投入する。放電電力の投入によって各成膜室内の原料ガスは解離、分解され、プラズマを形成する。以上のように帯状基体を一定速度で移動させながら成膜室３０２Ａ乃至３０６Ｃの各成膜室内において同時にプラズマを形成することにより、連続的に移動する帯状基体上にはそれぞれの成膜室内で半導体層が形成され、ｎｉｐ／ｎｉｐ／ｎｉｐまたはｐｉｎ／ｐｉｎ／ｐｉｎ構造の半導体積層膜が連続的に形成される。この時、成膜室３０２Ａ乃至３０６Ｃにおける各半導体層の形成条件は以下に述べる通りである。
【００１１】
【成膜室３０２Ａ、３０２Ｂおよび３０２Ｃにおける成膜条件】
成膜室３０２Ａ、３０２Ｂおよび３０２Ｃにおいては、高周波プラズマＣＶＤ法によってｎ型（またはｐ型）のシリコン系非単結晶半導体層が形成される。これらの成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有するガス状のまたは容易にガス化し得る化合物を使用する。そうしたＳｉ原子を含有する化合物としてはＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，Ｓｉ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3などが挙げられる。
これらの原料ガス中には形成される非単結晶半導体層の伝導型をｎ型（またはｐ型）に価電子制御するために周期律表第Ｖ族（または第ＩＩＩ族）の原子を導入するための該Ｖ族原子（または該ＩＩＩ族原子）を含有するガス状のまたは容易にガス化し得る化合物を混合する。Ｖ族原子導入用に有効に使用される化合物としては、具体的には、Ｐ原子導入用には、ＰＨ3，Ｐ2Ｈ4などの水素化リン、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3などのハロゲン化リンを挙げることができる。このほかにＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3なども使用できる。これらの中、特にＰＨ3，ＰＦ3およびＡｓＨ3が適している。ＩＩＩ族原子導入用に有効に使用される化合物としては、具体的には、Ｂ原子導入には、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ6Ｈ11，Ｂ6Ｈ12，Ｂ6Ｈ14などの水素化ホウ素、ＢＦ3，ＢＣｌ3などのハロゲン化ホウ素を挙げることができる。このほかにＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3なども使用できる。これらの中、特にＢ2Ｈ6およびＢＦ3が適している。
成膜室３０２Ａ、３０２Ｂおよび３０２Ｃに投入される放電電力は高周波プラズマを形成するためのものであり、少なくとも高周波電力を含む。これらの成膜室に投入される高周波電力は、該成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．００１〜１Ｗ／ｃｍ3の範囲が好ましく、リップルなどの変動が少ない安定した連続発振波であることが望ましい。当該高周波電力の周波数としては、１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。該高周波電力とともに直流電力を投入してもよく、高周波放電電極や放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパークなどの異常放電の起こらない範囲内で投入することが好ましい。このような高周波電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを解離、分解して、帯状基体上にｎ型（またはｐ型）のシリコン系非単結晶半導体層の形成を行う。
【００１２】
【成膜室３０３Ａ、３０５Ａ、３０３Ｂ、３０５Ｂ、３０４Ｃおよび３０４Ｄにおける成膜条件】
成膜室３０３Ａ、３０５Ａ、３０３Ｂ、３０５Ｂ、３０４Ｃおよび３０４Ｄにおいては、高周波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体層が形成される。これらの成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有するガス状のまたは容易にガス化し得る化合物を使用する。そうしたＳｉ原子を含有する化合物としては、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3などが挙げられる。
成膜室３０３Ａ、３０５Ａ、３０３Ｂ、３０５Ｂ、３０４Ｃおよび３０４Ｄに投入される放電電力は前記原料ガスを解離、分解し高周波プラズマを形成するためのものであり、少なくとも高周波電力を含む。これらの成膜室に投入される高周波電力は、該成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．０１〜１Ｗ／ｃｍ3の範囲が好ましく、リップルなどの変動が少ない安定した連続発振波であることが望ましい。該高周波電力の周波数としては、１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。該高周波電力とともに直流電力を投入してもよく、高周波放電電極や放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパークなどの異常放電の起こらない範囲内で投入することが好ましい。このような高周波電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを解離、分解して、帯状基体上にｉ型のシリコン系非単結晶半導体層の形成を行う。
【００１３】
【成膜室３０４Ａおよび３０４Ｂにおける成膜条件】
成膜室３０４Ａおよび３０４Ｂにおいてはマイクロ波プラズマＣＶＤ法によってｉ型のシリコン系非単結晶半導体層が形成される。これらの成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有するガス状のまたは容易にガス化し得る化合物を使用する。そうしたＳｉ原子を含有する化合物としては、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3などが挙げられる。また、これらの原料ガスには光学的バンドギャップを狭める目的でＧｅ原子を含有するガス状のまたは容易にガス化し得る化合物を含んでいてもよい。そうしたＧｅ原子を含有する化合物としては、ＧｅＨ4，ＧｅＤ4，ＧｅＦ4，ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ3，ＧｅＨＤ3，ＧｅＨ2Ｄ2，ＧｅＨ3Ｄなどが挙げられる。
成膜室３０４Ａおよび３０４Ｂに投入される放電電力は、前記原料ガスを解離、分解しマイクロ波プラズマを形成するためのものであり、少なくともマイクロ波電力を含む。これらの成膜室に投入されるマイクロ波電力は、該成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間に対して０．０１〜１Ｗ／ｃｍ3の範囲が好ましく、リップルなどの変動が少ない安定した連続発振波であることが望ましい。該マイクロ波電力の周波数としては、５００Ｍ〜１０ＧＨｚの範囲が好ましく、２．４５ＧＨｚの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。さらに、マイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜室３０４Ａおよび３０４Ｂには、該マイクロ波電力とともに高周波電力あるいは直流電力を、マイクロ波プラズマ形成空間内にバイアス電極を設けて投入することが望ましい。高周波電力を投入する場合、その電力は０．０２〜２Ｗ／ｃｍ3の範囲が好ましく、周波数としては、１Ｍ〜５００ＭＨｚの範囲が好ましく、１３．５６ＭＨｚの工業用周波数が好適に用いられる。また、直流電力を投入する場合、バイアス電極側が正になる向きに１０〜３００Ｖの電圧をスパークなどの異常放電の起こらない範囲内で投入することが好ましい。このようなマイクロ波電力を成膜室に投入し、望ましくは同時に高周波あるいは直流電力を投入し、成膜室内において原料ガスを解離、分解して、帯状基体上にｉ型のシリコン系非単結晶半導体層の形成を行う。
【００１４】
【成膜室３０６Ａ、３０６Ｂおよび３０６Ｃにおける成膜条件】
成膜室３０６Ａ、３０６Ｂおよび３０６Ｃにおいては高周波プラズマＣＶＤ法によってｐ型（またはｎ型）のシリコン系非単結晶半導体層が形成される。これらの成膜室に導入される原料ガスとしては、少なくともＳｉ原子を含有するガス状のまたは容易にガス化し得る化合物を使用する。そうしたＳｉ原子を含有する化合物としては、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，Ｓｉ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3などが挙げられる。これらの原料ガス中には、形成される非単結晶半導体層の伝導型をｐ型（またはｎ型）に価電子制御するために周期律表第ＩＩＩ族（または第Ｖ族）の原子を導入するための該ＩＩＩ族原子（または該Ｖ族原子）を含有するガス状のまたは容易にガス化し得る化合物を混合する。ＩＩＩ族原子導入用に有効に使用される化合物としては、具体的には、Ｂ原子導入用には、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ6Ｈ11，Ｂ6Ｈ12，Ｂ6Ｈ14などの水素化ホウ素、ＢＦ3，ＢＣｌ3などのハロゲン化ホウ素を挙げることができる。このほかに、ＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3なども使用できる。これらの中、特にＢ2Ｈ6およびＢＦ3が適している。Ｖ族原子導入用に有効に使用される化合物としては、具体的には、Ｐ原子導入用には、ＰＨ3，Ｐ2Ｈ4などの水素化リン、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3などのハロゲン化リンを挙げることができる。このほかに、ＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3なども使用できる。これらの中、特にＰＨ3，ＰＦ3およびＡｓＨ3が適している。
成膜室３０６Ａ、３０６Ｂおよび３０６Ｃに投入される放電電力は、前記原料ガスを解離、分解してグロー放電プラズマを形成するためのものであり、好ましくは５Ｋ〜５００ＫＨｚの低周波電力である。投入電力はプラズマ形成空間の体積に対して０．０１〜１Ｗ／ｃｍ3の範囲が好ましく、リップルなどの変動が少ない安定した連続発振波であることが望ましい。放電電力とともに直流電力を投入してもよく、放電電極や放電電極とは別に設けた電極に、電極側が正になる向きに１０〜２００Ｖの電圧をスパークなどの異常放電の起こらない範囲内で投入することが好ましい。このような放電電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを解離、分解して、帯状基体上にｐ型（またはｎ型）のシリコン系非単結晶半導体層の形成を行う。
帯状基体を連続的に移動させながら、成膜室３０２Ａ乃至３０６Ｃの各成膜室内において同時に上述のような半導体層の形成を一定時間続け、帯状基体の所定の長さの表面に半導体積層膜を形成積層されている帯状基体を巻き取り室３０７内の巻き取りボビン３１１上に連続的に巻き取る。
【００１５】
【帯状基体の取り出し工程】
帯状基体３０９の所定の長さの表面に半導体積層膜が形成積層されている帯状基体が巻き取り室３０７のボビン３１１に巻き取られたら、成膜室３０２Ａ〜３０６Ｃへの放電電力の投入、原料ガスの供給および帯状基体の移動、加熱を停止し、各ガスゲートへのゲートガスの供給も停止する。成膜室３０６Ａ、３０６Ｂ、３０６Ｃの成膜室の壁外側の配管には常温の水、オイルなどに変えて常温の空気を流して成膜室の壁の冷却を続ける。室３０１乃至３０７内を一度各室に接続された真空ポンプによって排気し、成膜室３０４Ａおよび３０４Ｂの排気を高真空ポンプから低真空ポンプに切り替える。次に成膜室３０２Ａ〜３０６Ｃ内および各成膜室に原料ガスを供給した原料ガス供給系をＨｅ，Ａｒなどの不活性ガスによって十分にパージする。各成膜室および各成膜室に原料ガスを供給した原料ガス供給系のパージが終了したら、室３０１乃至３０７の排気を停止し、室３０１乃至３０７内にＨｅ，Ａｒなどの不活性ガスを大気圧よりやや低い圧力に充填して、各室内および帯状基体を冷却する。各室内および帯状基体が室温近くまで冷却されたら、装置内部に乾燥Ｎ2，Ａｒ，Ｈｅなどのガスを導入して装置を大気圧にし、ボビン３１０および３１１にかかっている駆動力、トルクを落とし、帯状基体の送り出し室３０１から巻き取り室３０７までの部分を残して巻き取り室３０７内で切り、帯状基体の巻き取り室３０７から帯状基体が巻かれたボビン３１１を取り出す。以上の一連の工程によって、本発明の成膜装置によって帯状基体上に連続的に半導体積層膜を形成することができる。
【００１６】
【実施例】
以下に、本発明の実施例を示すが、本発明はこれらの実施例によって何ら限定されるものではない。
【００１７】
【実施例１】
上述した、図３に示した成膜装置を用いての連続成膜手法により、光起電力素子を連続的に作製した。
その際、成膜室を内部に有する各真空容器を上述したようにして１０時間以上の予熱・ベーキングを行ってから成膜を行った。図２に示すｐ型層形成用真空容器内の成膜室の壁外側に流路を設け、熱の媒体を通過させることが可能な構造とした。ｐ型層形成用真空容器内の成膜室３０６Ａ、３０６Ｂおよび３０６Ｃのベーキング時の設定温度は１５０℃とし、常温の空気を成膜室の壁外側の流路に流して温度制御をして真空容器内の脱ガスを行った。成膜開始前に１時間程度の事前放電を行い、その後、所望の条件に設定して半導体各層の成膜を行った。この時ｐ型層形成用真空容器における基体温度が２５０℃に維持されるように、成膜室の壁外側の流路に常温の空気に替えて常温の水を５リットル／分の流量で流して温度制御を行った。高周波プラズマにより成膜室の壁は温められるが壁温度は４５℃で温度制御を行った。その他の導電型層形成用真空容器では成膜室の壁の熱の媒体による温度制御は行わなかった。この手法でｐｉｎ接合を積層した非単結晶半導体の光起電力素子を作製した。成膜終了後、大気開放前にｐ型層の成膜室の壁内部の流路の常温の水を常温の空気に変えてから真空容器を窒素リークし大気開放したので成膜室の壁に結露は確認されなかった。
【００１８】
【比較例】
成膜時の基体温度を２５０℃にし、各ｐ型層形成用真空容器内の成膜室の壁外側の流路に常温の空気を流すだけにとどめた以外は、実施例１と同様にしてｐｉｎ接合を積層した非単結晶半導体の光起電力素子を作製した。この時、成膜室の壁温度は成膜時間に比例して上昇した。その結果、常温の空気を流したのみで成膜室の壁温度の制御を行って作製した光起電力素子の光電変換効率の平均値のバラツキは±６％だった。これとは別に、常温の水による成膜室の壁温度の制御により作製した光起電力素子の光電変換効率のバラツキは±３％であった。
【００１９】
【発明の効果】
本発明によれば、ロール・ツー・ロール方式で、真空装置への負担も少なく光起電力素子用の半導体積層膜を大面積に特性のバラツキなく、高速かつ連続的に形成することができる。
【図面の簡単な説明】
【図１】本発明の成膜装置における成膜室の壁外側に流路を設け、熱の媒体を通過させる構造の一例を示す模式図である。
【図２】本発明の成膜装置における高周波プラズマＣＶＤ法による成膜室の一例を示す模式的断面図である。
【図３】本発明のプラズマＣＶＤ法によるロール・ツー・ロール方式の連続成膜装置の一例を示す模式的断面図である。
【符号の説明】
１０１，２０２ 成膜室
１０２ 熱の媒体の導入管
１０３，２０１ 真空容器
１０４，２１５，２１７ プラズマ漏れガード
１０５，２１５、２１７ 開口調整板
１０６Ａ，１０６Ｂ，１０７Ａ，１０７Ｂ 熱の媒体の切り替えバルブ
２０３，３０９ 帯状基体
２０４ 放電電極
２０５ 原料ガス導入管
２０６ 排気管
２０７ 蓋
２０８，２０９ ランプヒーター
２１０，２１１ 熱電対
２１２，２２０，３０８ ガスゲート
２１３ ブロックヒーター
２１４，２２２ 支持ローラー
２１６ 放電室外部排気口
２１９ 分離通路
２１８，２２１ ゲートガス導入管
２２３ リフレクター
３０１ 帯状基体の送り出し室
３０２Ａ，３０２Ｂ，３０２Ｃ 高周波プラズマＣＶＤ法によるｎ型（またはｐ型）の半導体層の成膜室
３０４Ａ，３０４Ｂ マイクロ波プラズマＣＶＤ法によるｉ型半導体層の成膜室
３０３Ａ，３０５Ａ，３０３Ｂ，３０５Ｂ，３０４Ｃ，３０４Ｄ 高周波プラズマＣＶＤ法によるｉ型半導体層の成膜室
３０６Ａ，３０６Ｂ，３０６Ｃ 高周波プラズマＣＶＤ法によるｐ型（またはｎ型）の半導体層の成膜室
３０７ 帯状基体の巻き取り室
３１０ 帯状基体の送り出しボビン
３１１ 帯状基体の巻き取りボビン
Claims (1)
- プラズマＣＶＤ法による成膜室をそれぞれ内部に有する複数の真空容器が連結されているそれぞれの真空容器内を帯状部材を連続的に通過させながら、それぞれの真空容器の前記成膜室内で異なる堆積膜を前記帯状部材の表面に形成することにより複数の異なる堆積膜を積層して光起電力素子を製造する方法において、前記複数の真空容器内の前記成膜室の少なくとも１つの成膜室の壁の温度制御を、ヒーターによる加熱と気体又は液体による冷却により行い、該冷却は、該真空容器のベーキングおよび大気開放時には気体により行い、成膜時には液体により行うことを特徴とする光起電力素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33375697A JP3679580B2 (ja) | 1997-11-19 | 1997-11-19 | 光起電力素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33375697A JP3679580B2 (ja) | 1997-11-19 | 1997-11-19 | 光起電力素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150280A JPH11150280A (ja) | 1999-06-02 |
| JP3679580B2 true JP3679580B2 (ja) | 2005-08-03 |
Family
ID=18269617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33375697A Expired - Fee Related JP3679580B2 (ja) | 1997-11-19 | 1997-11-19 | 光起電力素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3679580B2 (ja) |
-
1997
- 1997-11-19 JP JP33375697A patent/JP3679580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150280A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332700B2 (ja) | 堆積膜形成方法及び堆積膜形成装置 | |
| US4505950A (en) | Method of manufacturing a multiple-layer, non-single-crystalline semiconductor on a substrate | |
| JP2566914B2 (ja) | 薄膜半導体素子及びその形成法 | |
| JP3591977B2 (ja) | マイクロ波プラズマｃｖｄ法を用いた膜堆積方法および膜堆積装置 | |
| US6470823B2 (en) | Apparatus and method for forming a deposited film by a means of plasma CVD | |
| JP3659512B2 (ja) | 光起電力素子及びその形成方法及びその形成装置 | |
| US4834023A (en) | Apparatus for forming deposited film | |
| JPH084070B2 (ja) | 薄膜半導体素子及びその形成法 | |
| JP3679580B2 (ja) | 光起電力素子の製造方法 | |
| JPS62151572A (ja) | 堆積膜形成法 | |
| JP3093504B2 (ja) | 光起電力素子及びその形成方法及びその形成装置 | |
| JP3651977B2 (ja) | ロール・ツー・ロール成膜装置及びその成膜方法 | |
| JPS6239534B2 (ja) | ||
| JP3658165B2 (ja) | 光電変換素子の連続製造装置 | |
| JPH0651908B2 (ja) | 薄膜多層構造の形成方法 | |
| JP3658249B2 (ja) | 半導体層の製造方法、光起電力素子の製造方法及び半導体層の製造装置 | |
| JP2849206B2 (ja) | 機能性堆積膜製造装置 | |
| JPS62163314A (ja) | 薄膜多層構造およびその形成方法 | |
| JP3093502B2 (ja) | 光起電力素子及びその形成方法及びその形成装置 | |
| JPS62163313A (ja) | 薄膜多層構造およびその形成方法 | |
| JPH0645895B2 (ja) | 堆積膜形成装置 | |
| JP3093503B2 (ja) | 光起電力素子及びその形成方法及びその形成装置 | |
| JP3631021B2 (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JP3984761B2 (ja) | 光起電力素子、その製造方法、およびその製造装置 | |
| JPH06232434A (ja) | 光起電力素子及びその形成方法及びその形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050513 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |