JP3676947B2 - Semiconductor device manufacturing equipment, semiconductor device pattern forming method using the same, and semiconductor device manufacturing photoresist using the same - Google Patents
Semiconductor device manufacturing equipment, semiconductor device pattern forming method using the same, and semiconductor device manufacturing photoresist using the same Download PDFInfo
- Publication number
- JP3676947B2 JP3676947B2 JP17090499A JP17090499A JP3676947B2 JP 3676947 B2 JP3676947 B2 JP 3676947B2 JP 17090499 A JP17090499 A JP 17090499A JP 17090499 A JP17090499 A JP 17090499A JP 3676947 B2 JP3676947 B2 JP 3676947B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- wafer
- pattern
- semiconductor device
- baking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Description
【0001】
【発明の属する技術分野】
本発明は半導体素子の製造に関するもので、より詳しくは写真工程で現像後、フォトレジストパターン上にUV(Ultra Violet)光を照射した後、フロー工程を遂行することで好ましい大きさのパターンを形成する半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジストに関するものである。
【0002】
【従来の技術】
通常、半導体素子は蒸着工程、写真工程、エッチング工程及びイオン注入工程等の一連の工程を遂行してなる。
【0003】
即ち、半導体素子はウェーハ上に多結晶膜、酸化膜、窒化膜及び金属膜等のようないくつかの層の薄膜を蒸着した後、写真工程、エッチング工程及びイオン注入工程等を通じてパターン(Pattern)を形成させて完成する。前記写真工程はフォトマスク(Photo Mask)を使用して好ましい半導体集積回路のパターンを前記ウェーハ上に形成させる半導体素子製造工程の核心技術である。前記写真工程は露光時、使用する光源によって16M DRAM、64M DRAM進んでは256M及び1G DRAM以上の半導体素子製造工程に利用されている。現在前記写真工程の光源としてはそれぞれg−line(436nm)、i−line(365nm)、DUV(248nm)及びKrFレーザー(193nm)等が使用されている。
【0004】
前記写真工程に使用されるフォトレジスト(Photoresist)は、光によって化学反応が起こり一般的に溶解度等が変換される感光性高分子材質で作られる。即ち、微細回路が既形成されたフォトマスクを通じて光が照射されることにより光が照射されたフォトレジスト部分には化学反応が起き、光が照射されない部分に比べ、さらに可溶性材質で変形されるか不可溶性材質に変形されることによって適当な現像液で現像すると、それぞれのポジティブ(Positive)またはネガティブ(Negative)型フォトレジストパターンが形成される。前記フォトレジストパターンは前記写真工程以後の工程即ち、エッチング及びイオン注入工程等でマスクの役割をする。
【0005】
前記フォトレジストは露光波長によってg−line,i−line,DUV用フォトレジストで区分され、通常前記フォトレジストは光源の露光波長より小さな大きさのパターンは具現し難いという問題点があった。
【0006】
現在、写真工程でコンタクトホール(Contact Hole)パターンはラインアンドスペース(Line & Space)パターンに比べ解像度が低く、ウェーハ全面のパターン均一度もよくない。
【0007】
従って、前記フォトレジストの限界解像度を克服し、64M DRAM以上の高集積半導体素子が要求する0.02μm以下の大きさを有するコンタクトホールパターンの形成のためには新しい技術が適用されなければならない。
【0008】
現在、露光波長より小さな大きさを有するコンタクトホールを具現するために次のような方法が利用されている。
【0009】
(1) フォトレジストパターンのフロー(Flow)方法として、好ましい大きさ以上のコンタクトホールのフォトレジストパターンを一般的なクロム(Cr)マスクを使用して形成した後、前記フォトレジストパターンに前記フォトレジストの軟化点以上の熱を加え、前記フォトレジスト高分子の軟化及び粘度が減少されてフローされるようにして前記フォトレジストパターンの大きさを小さくする。
【0010】
(2) 変形露光方法として、変形照明と位相反転マスク(PSM:Phase Shift Mask)を使用して露光することで、前記フォトレジストの露光と非露光の部位がもう少し明確に区分され、通常の照明とフォトマスクを使用して露光する時より小さなコンタクトホールを有するフォトレジストパターンを具現する。
【0011】
ノボラックレジン(Novolak Resin)、PAC(Photo Active Compound)、ソルベント(Solvent)及び添加剤(Additives)等を含めてなるi−line用フォトレジストのフロー方法は、熱によってPACが熱分解されてレジン(Resin)と架橋(CrossLinking)反応して熱特性が増加する現象と熱による粘度の減少によるフォトレジストパターンフロー現象の間の速度の差を利用する。前記i−line用フォトレジストは架橋反応が起きながら連続的に前記フローが進行されるので、前記架橋反応によって前記フロー現象が適切に制御される。即ち、前記i−link用フォトレジストのフロー現象は、温度変化によって円満に進行されて工程及び設備による温度変化に大きく影響を与えない。前記i−line用フォトレジストの場合、フロー方法としては0.25μmの大きさのパターンを具現することができた。
また、前記i−line用フォトレジストに変形照明と位相反転マスクを適用することで、0.28μm大きさのパターンを具現することができた。
【0012】
図1は、従来の半導体素子のパターン形成方法に関するもので、具体的には、i−line用フォトレジストを使用してコンタクトホールパターン形成方法を説明するための工程順序図である。
【0013】
図1でみるように、まずウェーハ上にフォトレジストを塗布するS2段階で、i−line用フォトレジストをHMDS(Hexamethyldisilazane)が塗布された前記ウェーハ上に所定の厚さ塗布する。継続して前記塗布されたフォトレジストをソフトベーク(Soft Bake)させるS4段階で、前記フォトレジストが含んでいるソルベントを除去することで前記フォトレジストの接着力を増加させ、また、前記フォトレジストが前記ウェーハ上に一定な厚さに塗布された状態を維持するようにする。継続して前記ソフトベークが終った前記フォトレジスト上にフォトマスクを整列させて露光するS6段階で、前記i−line用フォトレジストが塗布された前記ウェーハをi−line用ステッパーに移動させて前記ウェーハ上に微細ホールパターンが形成された位相反転マスクを整列させた後、i−lineを前記位相反転マスクを通過して前記フォトレジストが塗布された前記ウェーハに照射させて露光する。継続して前記露光されたウェーハをPEB(Post Exposure Bake)させるS8段階で、前記露光が完了されたウェーハを所定の温度にベークしてフォトレジストパターン上に前記露光光源の入射光と、反射光の干渉によって補強及び相殺現象が起きながら生じるスタンディングウェーブ(Standing Wave)効果によって発生する波模様を除去して前記フォトレジストパターンのプロファイルを向上させ、前記フォトレジストパターンの解像度を向上させる。継続して前記PEBが完了された前記ウェーハを現像及び洗浄して前記フォトレジストパターンを形成させるS10段階で、前記PEBが完了された前記ウェーハを現像装置に移動させて前記フォトレジスト上に現像液を供給してパターンを形成した後、洗浄液で現像不純物を除去する。
【0014】
継続して前記現像されたウェーハをハードベーク(Hard Bake)させるS12段階で、現像が完了された前記フォトレジストパターンを乾燥させ、硬化させて前記フォトレジストパターンを堅固にする。
【0015】
継続して前記ハードベークの後、フローベークをするS14段階として、前記フォトレジストの軟化点以上の熱を前記フォトレジストパターンに加えて前記フォトレジスト高分子を軟化及び粘度が減少するようにして、前記フォトレジストパターンをフローさせてパターンの大きさを小さくする。
【0016】
【発明が解決しようとする課題】
しかし、前記のようにi−line用フォトレジストと、前記変形照明を使用する位相反転マスクを使用してフロー方法を遂行する場合0.18μm解像度を有する前記フォトレジストパターンを形成することができるが、非露光部位も一部不均一に露光されて高分子であるフォトレジストパターンの熱的特性が不均一になる。即ち、フローのためのベーク時、パターンの密度が高いセル(Cell)地域とパターン密度が低いペリ(Peri)地域の非露光部位に加えられた露光量が不均一である。従って、前記露光量の不均一は熱による効果によるフローの速度の差が発生して前記セル地域とペリ地域の境界地域でコンタクトホールパターンがつぶれるバルク効果(Bulk effect)が発生するという問題点があった。
【0017】
また、DUV用フォトレジストのフロー方法の適用は、前記DUV用フォトレジストは前記i−line用フォトレジストより熱的にとても脆弱でフロー時、使用されるベークオーブン(Bake Oven)の温度均一度に相当に敏感で、急激にフローされ、ウェーハ全面に均一な大きさを有するコンタクトホールパターン分布を得ることが難しいという問題点があった。前記問題点はフロー時、前記DUV用フォトレジストのフロー過程が前記i−line用フォトレジストのフロー過程と異なるからである。そこで、前記DUV用フォトレジストの場合フローが起きる温度またはフロー発生温度より低い温度で架橋反応が発生するメカニズムが欠けているので、i−line用フォトレジストのような効果を期待することができないという問題点があった。
【0018】
図2乃至図5は、図1の工程順序図によるi−line用フォトレジスト及び位相反転マスクを使用したフロー方法でコンタクトホールパターン形成を示す工程断面図である。
【0019】
図2に示すように、上部に非パターン形成膜4が形成されているウェーハ2にi−line用フォトレジスト6を塗布した後、ソフトベークする。継続して図3に示すように、前記ウェーハ2をi−line用ステッパに移動させて前記i−line用フォトレジスト6が塗布された前記ウェーハ2の上に微細ホールパターンが形成されている位相反転マスク7を整列させてi−lineを利用して露光を実施する。継続して図4に示すように前記露光された前記ウェーハ2をPEBを実施した後、現像及び洗浄をして第1コンタクトホールパターン8を形成する。この際、前記第1コンタクトホールパターン8の大きさは0.25μm程度である。継続して図5のように前記第1コンタクトホールパターン8をフローベークさせて、第2コンタクトホール10を形成する。
しかし、前記変形照明を使用する位相反転マスクを使用してフローを遂行する場合、非露光部位も一部不均一に露光されて高分子であるフォトレジストパターンの熱的特性が不均一になり、熱による硬化によるフロー速度の差が発生して図5に示すように、フローベーク時、前記第2コンタクトホール9がつぶれるバルク効果(Bulk effect)が発生する問題点があった。
【0020】
本発明の目的は、i−lineフォトレジストと位相反転マスクが同時に適用される工程でフロー方法が可能であるように均一で好ましい大きさを有するコンタクトホールパターンを形成させる半導体素子のパターン形成方法を提供することにある。
【0021】
本発明の他の目的は、DUV用フォトレジストにフロー方法が適用されるようにして均一で好ましい大きさを有するコンタクトホールパターンを形成させる半導体素子のパターン形成方法を提供することにある。
【0022】
本発明のまた他の目的は、前記半導体素子のパターン形成方法のための半導体素子の製造装備を提供することにある。
本発明のまた他の目的は、前記半導体素子のパターン形成方法に適用される半導体素子製造用フォトレジストを提供することにある。
【0023】
【課題を解決するための手段】
前記の目的を達成するための本発明による半導体素子の製造装備は、ウェーハ上に特定のフォトレジストを塗布するフォトレジスト塗布部と、前記フォトレジストが塗布された後、露光された前記ウェーハ上にフォトレジストパターンを形成させる現像部及び前記フォトレジストパターンのフロー工程時安定されたフローを提供するために前記フォトレジストパターンを架橋反応させるための架橋反応部とを備えてなる。
前記半導体素子の製造装備はスピナー(Spinner)とトラック(Track)装備の中の一つである。
【0024】
前記半導体素子の製造装備には、フォトレジスト塗布部にウェーハを伝達する前にウェーハローディング部から移送されたウェーハ表面にフォトレジストとの接着力を増大させるためのHMDS塗布部と、前記フォトレジストが塗布されたウェーハ、露光されたウェーハ及び現像されたウェーハをベークすることができるベーク部と、ウェーハ縁部分の所定の幅を露光するウェーハエッジ露光(WEE:Wafer Edge Exposure)部とがさらに設置されることが好ましい。
【0025】
前記ウェーハローディング部、前記HMDS塗布部と、前記フォトレジスト塗布部、前記現像部、前記ベーク部、前記ウェーハエッジ露光及び前記架橋反応部は一つ以上の複数個が設置されることが好ましい。
【0026】
前記ベーク部は、前記ウェーハに塗布されたフォトレジストに含まれた溶剤を除去するためのソフトベーク(Soft Bake)部と、フォトレジストパターンに表れる微細な構造のスタンディングウェーブなどを除去するためのPEB(Post Expourse Bake)部と、前記フォトレジストパターンを硬化させるためのハードベーク(Hard Bake)部と区分される。
【0027】
前記架橋反応部は、現像されたウェーハにUV光を照射させるためのUVベーク部である。
前記UVベーク部は、上部にUVを発生させられるUVランプ(Lamp)と、下部に前記UVランプと所定の間隔離隔されてウェーハが安着され、前記ウェーハを加熱させることができるホットプレート(Hot Plate)とを備えてなる。
【0028】
前記UVランプは極超短波励起ランプ(Microwave−ExcitedLamp)またはマーキュリゼノンアルクランプ(Mercury−Xenon Arch Lamp)である。
【0029】
前記半導体素子の製造装備には前記フォトレジストパターンをエッチングマスクとして使用する下部膜質のエッチング工程が遂行される工程チャンバーが前記工程チャンバーと前記架橋反応部の間でウェーハの移送が容易な位置にさらに備えられることができる。
【0030】
前記半導体素子の製造装備には、前記架橋反応部と前記工程チャンバーを連結するロードロックチャンバーがさらに備えられる。
前記架橋反応部は現像されたウェーハにUV光を照射させるためのUVベーク部であり得る。
【0031】
本発明による半導体素子のパターン形成方法は、ウェーハ上にフォトレジストを塗布する段階と、前記フォトレジスト上にフォトマスクを整列させて露光する段階と、前記ウェーハ上にフォトレジストパターンを形成させる段階と、前記フォトレジストパターンを架橋反応(Cross linking)させる段階と、前記架橋反応後、前記フォトレジストパターンをフローベーク(Flow Bake)させる段階とを含めてなる。
【0032】
前記フォトレジストはi−line用またはディップUV(DUV:DeepUltraviolet)用が好ましく、前記i−line用フォトレジスト使用時、前記フォトマスクは位相反転マスク(PSM:Phase Shift Mask)になり得る。
【0033】
前記i−line用フォトレジストはベース樹脂、光活性剤及び溶剤等で構成されるポジティブフォトレジストで、フォトレジストパターンの架橋反応を活性化するための添加剤として2、4、6−トリアミノ−1、3、5−トリアジンを含めてなるものが使用できる。
【0034】
前記フォトレジストパターンはコンタクトホールパターン(Contact Hole Pattern)であり得るし、前記架橋反応は前記フォトレジストパターンをUVベーク(UV Bake)させることである。
【0035】
前記UVベークは前記フォトレジストパターンにUV光を照射しながらフローベークより低い温度の熱によるベーク工程を同時に遂行することが好ましい。
前記UVベークさせる段階前にハードベークさせる段階をさらに添加することができる。
【0036】
前記UV光照射時、工程時間は10乃至80秒が好ましく、前記UVベーク時、前記熱によるベーク工程の工程温度は50乃至140℃で、前記フローベークの工程温度は140乃至200℃で、前記フローベーク時、工程時間は80乃至120秒が好ましい。
前記フローベークを1回以上反復することができる。
【0037】
本発明による他の架橋反応は、前記フォトレジストパターンをハードベーク(Hard Bake)させる段階と、前記ハードベークが終った前記フォトレジストパターンを現像液処理する段階とを含む。
前記ハードベークが終った後、前記フォトレジストパターンの現像処理を2回以上反復遂行することができる。
【0038】
また、本発明のまた他の目的を達成するための本発明によるフォトレジストは、ベース樹脂、光活性剤及び溶剤等で構成されるi−line用フォトレジストであって、フォトレジストパターンの架橋反応を活性化するための添加剤として2、4、6−トリアミノ−1、3、5−トリアジンを含めてなる。
【0039】
この際、前記2、4、6−トリアミノ−1、3、5−トリアジンがベース樹脂と光活性剤及び溶剤の総量に対して0.001乃至5重量%で含まれることが好ましい。
【0040】
【発明の実施の形態】
本発明は、半導体素子の高集積化によって線幅をより小さくするために写真工程で現像した後、フォトレジストパターン上にUV光を照射して前記フォトレジストパターンのフロー工程時、パターンがつぶれる現象を防止して効果的に好ましいパターンの大きさを形成することができるようにする半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジストに関するものである。
【0041】
以下、本発明の具体的な一実施例を添付した図面を参照して詳しく説明する。図6は本発明による半導体素子の製造装備の一実施例を説明するための構成図で、図7は図6の極超短波励起ランプが付着されたUVベーク部を説明するための断面図である。
【0042】
図6は、本実施例による半導体素子の製造装備30と露光装備90がインターペース80を通じてインライン(In Line)で連結された状態を示している。
【0043】
半導体素子の製造装備30はウェーハが内在されたウェーハカセットが積載されるウェーハローディング部32、前記ウェーハローディング部32から移送されたウェーハの表面にフォトレジストとの接着力を増大させるためのHMDS塗布部34、前記HMDS塗布部34でHMDSが塗布されたウェーハ上にフォトレジストを塗布するフォトレジスト塗布部36、前記フォトレジスト塗布部36で前記フォトレジストが塗布された後、露光されたウェーハを現像してフォトレジストパターンを形成させる現像部44、前記フォトレジストが塗布されたウェーハに含まれた溶剤を除去するためのソフトベーク(Soft Bake)部38、前記フォトレジストが塗布されたウェーハの露光後、フォトレジストパターンに表れる微細な構造のスタンディングウェーブ(Standing wave)などを除去するためのPEB部42、前記フォトレジストパターンを硬化させるためのハードベーク部40を含むベーク部37、及び前記現像によってフォトレジストパターンが形成されたウェーハ上にUV光を照射させて前記フォトレジストパターンを架橋反応させて前記フォトレジストパターンのフロー工程時、安定されたフローを提供する架橋反応部としてUVベーク部48を含めてなる。
【0044】
半導体素子の製造装備30は、スピナーとトラック装備の中の一つであり得るし、半導体素子の製造装備30にはウェーハの縁部分を所定幅露光するウェーハエッジ露光部46がさらに設置されることが好ましい。
【0045】
半導体素子の製造装備30は、半導体素子製造工程の効率的なマルチ工程(Multi Process)のためにウェーハローディング部32、HMDS塗布部34、フォトレジスト塗布部36、現像部44、ソフトベーク(Soft Bake)部38、PEB部42、ハードベーク部40、ウェーハエッジ露光部46及びUVベーク部48は一つ以上の複数個が設置されることが好ましい。
【0046】
UVベーク部48はチャンバー上部にUVを発生させることができるUVランプ及びチャンバー下部に前記UVランプと所定間隔離隔されてウェーハが安着され、前記ウェーハを加熱させることができるホットプレートを備えてなる。
【0047】
前記UVランプは極超短波励起ランプまたは、マーキュリゼノンランプが好ましい。前記極超短波励起ランプ60が装着されたUVベーク部48を実例で調べてみると、極超短波ガイド61が付着された水銀電球62、前記水銀電球62を包み、前記極超短波ガイド61により与えられた極超短波によって前記水銀電球62から発散するUVをウェーハに集中させる下面に石英板64が付着された反射鏡63を含めてなる極超短波励起ランプ60、及び極超短波励起ランプ60と所定間隔離隔されてウェーハ68が安着され、前記ウェーハ68を加熱させることが可能なホットプレート70を備えてなる。
【0048】
前記ホットプレート70にウェーハ68が装着されると、極超短波ガイド61がエネルギーを水銀が内在された水銀電球62に加え、前記水銀をプラズマ状態にしてUVを発生させる。
いくつかの方向に発散されて発生したUVは反射鏡63によって反射されてウェーハ68に効率的に到達する。
【0049】
本実施例による半導体素子の製造設備30の動作順序を調べてみると、最初ウェーハローディング部32にウェーハが内在されたウェーハカセットがローディングされると第1移送アーム50によって前記ウェーハはHMDS塗布部34に移送される。前記HMDS塗布部34は前記ウェーハにフォトレジストが効果的に塗布されるように所定の厚さのHMDSを塗布する。
【0050】
継続して、前記HMDSが塗布されたウェーハはフォトレジスト塗布部36に第2移送アーム52によって移送されて特定工程の特定のフォトレジストが前記ウェーハ表面に塗布される。前記移送アーム50、52は単に一実施例を説明するために添付したものであり、特定位置に限定されることではないことは当業者には公知の事実である。
【0051】
継続して、前記フォトレジストが塗布されたウェーハはソフトベーク部38に移送されて所定の温度でベークされ、前記フォトレジストに含まれた溶剤を除去して塗布されたフォトレジストが一定の厚さに塗布された状態を維持するようにする。
【0052】
継続して、前記ソフトベークを遂行したウェーハはインターペース80を通じて露光装備90に移送されて露光が遂行される。前記露光が遂行されたウェーハはウェーハエッジ露光部46を通過した後、PEB部42に移送されて所定の温度でベークされて現像後フォトレジストパターンに露光光源の入射光と反射光の干渉によって補強及び相殺現象が起きながら生じるスタンディングウェーブ効果によって発生する波模様が除去され、パターンのプロファイルが向上される。
【0053】
継続して、前記PEBが完了されたウェーハは前記現像部44に移送されて、前記ウェーハ表面に現像液が噴射されて露光による陽性フォトレジストパターンまたは陰性フォトレジストパターンが形成される。この際、前記フォトレジストパターンの線幅は好ましい線幅より大きい。
【0054】
続いて、前記ウェーハはUVベーク部48に移送されて前記フォトレジストパターン上にUV照射とホットプレートによるベーク工程を遂行して前記フォトレジスト内に架橋反応(Cross Linking)が起きるようにした後、前記フォトレジストパターンをフローベークさせて現像後の最初の前記フォトレジストパターンより小さくなったフォトレジストパターンを得る。
【0055】
半導体素子の製造装備30のそれぞれの単位工程部は便宜によって配列順序を変更することができ、製造装備30のファブライン(Fab Line)内の占有面積の効率性を高くするために前記単位工程部を垂直形態に配置することができることは当業者には当然である。
【0056】
本実施例による半導体素子の製造装備30の重要なポイントは、従来のスピナーまたはトラック装備にUVベーク部48を添付することで、UVベーク部48の特別な位置地点を限定はしない。UVベーク部48の位置はUVベークが工程順序上現像工程の次に遂行されるもので現像部44に近接して配置することが好ましい。
【0057】
従って、UVベーク部48が付加された半導体素子の製造設備30を通過してフォトレジストパターンが形成されたウェーハを後続工程のエッチング装備に移動させて前記フォトレジストパターンをエッチングマスクとして下部膜質をエッチングして素子パターンを形成する。
【0058】
前述したように、本実施例の素子パターン形成方法は現像工程によって形成されたフォトレジストパターンをUVベークとフローベークを遂行した後、エッチング工程を遂行するもので、前記UVベーク部が付加されたエッチング装備を使用して素子パターンを形成することができる。
【0059】
従って、前記エッチング装備は現像工程が遂行されて形成されたウェーハ上のフォトレジストパターンにUV光を照射させて前記ウェーハ上のフォトレジストパターンのフロー工程時、安定されたフローを提供するためのUVベーク部及び前記UVベーク部と隣接して前記フォトレジストパターンをエッチングマスクとする下部膜質のエッチング工程が遂行される工程チャンバーを含めてなる。
【0060】
前記UVベーク部と前記工程チャンバーは工程の効率上ロードロックチャンバーに連結されることが好ましい。
図8は、本発明の一実施例による半導体素子のパターンの形成方法を示す工程順序図である。
【0061】
図8に示すように、半導体素子のパターンの形成方法は、現像及び洗浄段階の後、3つの順序中で一つを選択して遂行することができる。前記3つの工程順序は、A、B及びCであり、まずA順序に対して記述した後、B及びCの順序の記述において、A順序と重複される段階は説明を省略した。
まず、A工程順序を調べて見ると最初ウェーハ上に前記フォトレジストを塗布するS20段階で、前記ウェーハ上にi−line用フォトレジストを塗布する。
【0062】
継続して前記塗布された前記i−line用フォトレジストをソフトベークさせるS22段階として、前記フォトレジストが含めているソルベントを除去することで前記i−line用フォトレジストの接着力を増加させるためにソフトベークを遂行する。
【0063】
この際、前記i−line用フォトレジストはベース樹脂、光活性剤及び溶剤などで構成されるポジティブフォトレジストとしてフォトレジストパターンの架橋反応を活性するための添加剤として2、4、6―トリアミノ−1、3、5―トリアジンがベース樹脂と光活性剤及び溶剤の総量に対して0.001乃至5重量%で含まれたことを使用することができる。 前記2、4、6−トリアミノ−1、3、5−トリアジンはいわゆるメラミン(melamine)とするもので、化学式がC3H6N6で、フォルムアルデヒドと付加縮合反応によってメラミンフォルムアルデヒド樹脂を形成する。
【0064】
続いて、前記ソフトベークが終ったフォトレジスト上にフォトマスクを整列させて前記フォトレジストを露光するS24段階として、i−line用フォトレジストが塗布されたウェーハをi−lineステッパに移動させて前記ウェーハ上に微細ホールパターンが形成された位相反転マスクを整列させてi−lineを位相反転マスクを通じてi−lineを入射させて前記ウェーハを露光する。
【0065】
継続して、前記露光されたウェーハをPEBさせるS26段階として、前記PEBは前記フォトレジストパターンの前記露光光源の入射光と反射光の干渉によって補強及び相殺現象が起こりながら生じるスタンディングウェーブ効果によって発生する波模様を除去して前記パターンのプロファイルを向上させて前記フォトレジストパターンの解像度を向上させる。
【0066】
継続して、前記PEBが完了された前記ウェーハを現像及び洗浄して前記フォトレジストパターンを形成させるS28段階として、PEBが完了された前記ウェーハを現像装置に移動させて前記フォトレジスト上に現像液を供給してパターンを形成した後、洗浄液に現像不純物を除去する。
【0067】
継続して、前記フォトレジストパターンをUVベークさせるS32段階として、前記フォトレジストパターンにUV光を照射しながら熱を加えフォトレジスト内に架橋反応(Cross Linking)が起こるようにして前記フォトレジストパターンの熱的安全性が確保されて温度上昇によるフロー時、熱に鈍感であるようにする。前記UVベークは前記フォトレジストパターンにUV光を照射しながら熱によるベーク工程を同時に遂行することができ、前記熱によるベーク工程はUV光を照射した後、独立的に遂行することができる。
【0068】
継続して、前記UVベークの後、前記フォトレジストパターンをフローベークするS36段階として、前記フォトレジストの軟化点以上の熱を前記フォトレジストパターンに加えて前記フォトレジスト高分子を軟化及び粘度が減少するようにして前記フォトレジストパターンをフローさせてパターンの大きさを小さくする。また、パターンの密度が高いセル地域とパターンの密度が低いペリ地域の前記フォトレジストパターンのフロー程度の差が大きくなく前記フォトレジストパターンが前記ウェーハの全面に均一に形成される。
【0069】
続いて、B工程順序は、前記A工程順序で前記フォトレジストパターンにUVベークさせるS32段階の前にフロー工程をもう少し安定に遂行するためにハードベークさせるS30段階がさらに添加される。
【0070】
最後にC工程順序は前記A工程順序で遂行されたフォトレジスト内に架橋反応が起こるようにして、前記フォトレジストパターンの熱的安定性が確保されて温度上昇によるフロー時、熱に鈍感であるようにUVベークさせるS32段階の代わりにハードベークさせるS33段階と前記S28の現像段階で使用する同一な現像液と同一な方法で、前記ハードベークが遂行されたウェーハを現像液処理させるS34段階を次々に遂行する。即ち、C工程順序では前記現像工程によって形成された前記フォトレジストパターンを現像液処理することでフォトレジストの特性を変化させて前記UVベークと同一な特性を得る。
【0071】
図9乃至図12は、図8の工程順序図によるi−line用フォトレジスト及び位相反転マスクを使用してフロー方法でコンタクトホールパターン形成を表す工程断面図でA工程順序を説明する。
【0072】
図9に示すように、上部に非パターン形成膜14が形成されているウェーハ12にi−line用フォトレジスト16を塗布した後、80乃至120℃で50乃至100秒の間ソフトベークする。前記ソフトベークは、前記i−line用フォトレジスト16に含まれた溶剤を除去して塗布された前記i−line用フォトレジスト16が一定の厚さで塗布された状態を維持するようにする。前記ソフトベークの好ましい工程温度は90乃至110℃である。
【0073】
この際、前記i−line用フォトレジストはベース樹脂、光活性剤、溶剤及び添加剤として2、4、6−トリアミノ−1、3、5−トリアジンがベース樹脂と光活性剤及び溶剤の総量に対して0.001乃至5重量%で含まれたポジティブフォトレジストを使用することができる。
【0074】
継続して、図10に示すように前記ウェーハ12をi−line用ステッパに移動させてi−line用フォトレジスト16の上に微細ホールパターンが形成されている移送反転マスク17を整列させてi−lineを利用して露光を実施する。
【0075】
継続して、図11に示すように露光されたウェーハ12を100乃至140℃で50乃至100秒の間PEBを実施した後、現像及び洗浄をして第1コンタクトホールパターン18を形成する。前記PEBはフォトレジストからなるパターンに表れる微細な構造のスタンディングウェーブなどを除去してパターンのプロファイルを向上させて、解像度を高くするための目的で遂行される。この際、前記第1コンタクトホールパターン18の大きさは0.28μm程度で、前記ウェーハ12の全面の前記第1コンタクトホールパターン18の均一度は良くない。
【0076】
継続して、図12のように前記第1コンタクトホールパターン18にUVベーク及びフローベークを連続遂行して前記第1コンタクトホールパターン18より大きさが小さい0.20μm以下の第2コンタクトホール20を形成する。前記UVベークは、前記第1コンタクトホールパターン18にUV光を照射させながら熱を加えて同時にベークする。前記UV光の照射時間は、10乃至80秒であり、好ましくは10乃至50秒である。前記熱によるベークの温度は50乃至140℃で、好ましくは110℃である。即ち、前記第1コンタクトホールパターン18が前記UV光の照射とベークによって熱的に安定化されながら前記第1コンタクトホールパターン18に架橋反応が起きるようにする。
【0077】
継続して、前記UVベークを遂行した後、UV光照射を停止して、同一チャンバーまたは独立のベークチャンバーにウェーハを移動させて140乃至200℃で80乃至120秒の間フローベークを実施して、第2コンタクトホール20を形成する。前記フローベークの工程温度は好ましくは170乃至190℃である。従って、フローベーク時、パターンが反復して存在する粗密な部分とパターンがない部分との高分子のフロー程度の差が大きく、発生するパターンがつぶれるバルク効果(Bulk effect)が発生せず、露光光源より小さな0.20μm以下の第2コンタクトホール20がウェーハ12の全面に均一に形成される。前記フローベークはフォトレジストの種類及びフロー量によって1回以上反復することができる。
【0078】
従って、前述した構成からなる本実施例の製造装備の特徴を調べてみると、従来のスピナーまたはトラック装備に架橋反応部としてUVベーク48をさらに設置することで、また通常のエッチング装備でエッチング工程チャンバーに隣接してUVベーク48を設置することで、装備の効率性を高くして円滑なフローベーク工程を遂行することができる。
そして、本実施例のパターン形成方法にはi−line用フォトレジストとDUV用フォトレジスト全てが適用される。
【0079】
前記フォトレジストは二つの場合がある。即ち、光に露光されると現像液に不可溶性であるネガティブフォトレジストと光に露光されると現像液に可溶性になるポジティブフォトレジストがある。本実施例の場合には、前記i−line用ポジティブフォトレジストはベース樹脂(Resin)としてノボラックレジン、光活性剤としてディアゾナプトキノン(Diazonaptoquinone)ベースにブラスト系(Balast Group)としてポリハイドロッキシベンゾピノン(Polyhydroxy Benzophenone)などが結合された構造物及び溶剤として2−ヘプタノン(Heptanone)などからなり、添加剤としていわゆるメラミンと称する2、4、6−トリアミノ−1、3、5−トリアジンを添加することでフォトレジストパターンのフロー効果をさらに向上させることができる。
通常、ポジティブフォトレジストにUV照射またはベークを遂行すると、酸(Acid)が発生して前記ポジティブフォトレジストを可溶性とする。
【0080】
従って、前記ポジティブフォトレジストに添加剤の添加は前記ポジティブフォトレジスト上部での架橋反応を手伝い、その結果、本発明のフロー工程は相当に向上される。即ち、前記i−line用ポジティブフォトレジストに、2、4、6−トリアミノ−1、3、5−トリアジンを添加することで酸触媒下で樹脂間の架橋反応がさらに活性化されてフォトレジストの熱特性が向上される。
【0081】
【発明の効果】
従って、本発明によると、前述したようにフォトレジストパターン形成後、UV光を前記フォトレジストパターンに照射して前記フォトレジストパターンの高分子に架橋反応を誘発させて前記フォトレジストを熱的に安定化させた後、フローを進行することでパターンが反復して存在する粗密な部分とパターンがない部分の高分子のフロー程度の差が大きく、発生するパターンがつぶれるバルク効果を発生させなく均一な前記フォトレジストパターンの大きさを露光光源の波長より小さく形成することができる効果がある。
【0082】
以上、本発明は記載された具体例に対してのみ詳しく説明されたが、本発明の技術思想範囲内で多様な変形及び修正が可能であることは当業者にとって明白なことであり、このような変形及び修正が添付された特許請求の範囲に属することは当然なことである。
【図面の簡単な説明】
【図1】従来の半導体素子のパターン形成方法を示す工程順序図である。
【図2】図1の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図3】図1の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図4】図1の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図5】図1の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図6】本発明による半導体素子の製造装備の一実施例を説明するための構成図である。
【図7】図6の半導体素子の製造装備のUVベーク部を説明するための断面図である。
【図8】本発明の一実施例による半導体素子のパターン形成方法を示す工程順序図である。
【図9】図8の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図10】図8の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図11】図8の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【図12】図8の工程順序図による半導体素子のパターン形成方法を示す工程断面図である。
【符号の説明】
2、12 ウェーハ
4、14 非パターン形成膜
6、16 フォトレジスト
7、17 位相反転マスク
8、18 第1コンタクトホールパターン
9、20 第2コンタクトホールパターン
30 半導体素子製造装備
32 ローディング部
34 HMDS塗布部
36 フォトレジスト塗布部
37 ベーク部
38 ソフトベーク部
40 ハードベーク部
42 PEB部
44 現像部
46 ウェーハエッジ露光部
48 UVベーク部
50 第1移送アーム
52 第2移送アーム
60 UVランプ
61 極超短波ガイド
62 水銀電球
63 反射鏡
64 石英板
70 ホットプレート
80 インターペース
90 露光装備[0001]
BACKGROUND OF THE INVENTION
The present invention relates to the manufacture of a semiconductor device. More specifically, a pattern having a preferable size is formed by performing a flow process after irradiating a photoresist pattern with UV (Ultra Violet) light after development in a photographic process. The present invention relates to a semiconductor device manufacturing equipment, a semiconductor device pattern forming method using the same, and a semiconductor device manufacturing photoresist using the same.
[0002]
[Prior art]
Usually, a semiconductor device is formed by performing a series of processes such as a vapor deposition process, a photographic process, an etching process, and an ion implantation process.
[0003]
That is, a semiconductor device is formed by patterning a thin film of several layers such as a polycrystalline film, an oxide film, a nitride film, and a metal film on a wafer and then patterning through a photo process, an etching process, an ion implantation process, and the like. To complete. The photographic process is a core technology of a semiconductor device manufacturing process in which a preferable semiconductor integrated circuit pattern is formed on the wafer by using a photo mask. The photographic process is used for manufacturing a semiconductor element of 16M DRAM, 64M DRAM, 256M and 1G DRAM or more at the time of exposure depending on the light source used. Currently, g-line (436 nm), i-line (365 nm), DUV (248 nm), KrF laser (193 nm) and the like are used as light sources for the photographic process.
[0004]
The photoresist used in the photographic process is made of a photosensitive polymer material that undergoes a chemical reaction by light and generally has a solubility or the like converted. That is, when a light is irradiated through a photomask in which a microcircuit is already formed, a chemical reaction occurs in the portion of the photoresist that is irradiated with light. When developed with an appropriate developer by being transformed into an insoluble material, respective positive or negative photoresist patterns are formed. The photoresist pattern serves as a mask in the processes after the photographic process, that is, in the etching and ion implantation processes.
[0005]
The photoresist is classified into g-line, i-line, and DUV photoresists according to the exposure wavelength, and the photoresist has a problem that it is difficult to implement a pattern having a size smaller than the exposure wavelength of the light source.
[0006]
Currently, the contact hole pattern in the photographic process has a lower resolution than the line & space pattern, and the pattern uniformity on the entire wafer surface is not good.
[0007]
Therefore, a new technique must be applied to overcome the limit resolution of the photoresist and form a contact hole pattern having a size of 0.02 μm or less required by highly integrated semiconductor devices of 64M DRAM or higher.
[0008]
Currently, the following method is used to implement a contact hole having a size smaller than the exposure wavelength.
[0009]
(1) As a flow method of a photoresist pattern, after forming a photoresist pattern of a contact hole having a preferable size or more using a general chromium (Cr) mask, the photoresist pattern is formed on the photoresist pattern. The photoresist pattern is reduced in size by applying heat at or above the softening point to reduce the softening and viscosity of the photoresist polymer to flow.
[0010]
(2) As a modified exposure method, exposure using a modified illumination and a phase shift mask (PSM: Phase Shift Mask) allows the exposure and non-exposure parts of the photoresist to be more clearly separated, and normal illumination is performed. And a photoresist pattern having a smaller contact hole than when exposed using a photomask.
[0011]
The flow method of the photoresist for i-line including Novolak Resin, PAC (Photo Active Compound), Solvent, Additives, and the like is a method in which the PAC is thermally decomposed by heat and the PAC is thermally decomposed. The difference in speed between the phenomenon in which the thermal characteristics increase due to the reaction of Resin and CrossLinking and the photoresist pattern flow phenomenon due to the decrease in viscosity due to heat is utilized. In the i-line photoresist, the flow proceeds continuously while a cross-linking reaction occurs. Therefore, the flow phenomenon is appropriately controlled by the cross-linking reaction. In other words, the flow phenomenon of the i-link photoresist proceeds fully due to the temperature change and does not greatly affect the temperature change due to the process and equipment. In the case of the i-line photoresist, a pattern having a size of 0.25 μm can be realized as a flow method.
In addition, by applying modified illumination and a phase inversion mask to the i-line photoresist, a pattern having a size of 0.28 μm could be realized.
[0012]
FIG. 1 relates to a conventional method for forming a pattern of a semiconductor device. Specifically, FIG. 1 is a process flow chart for explaining a method for forming a contact hole pattern using an i-line photoresist.
[0013]
As shown in FIG. 1, first, in step S2 of applying a photoresist on a wafer, an i-line photoresist is applied to the wafer coated with HMDS (Hexamethyldisilazane) to a predetermined thickness. In step S4 of soft baking the coated photoresist, the solvent contained in the photoresist is removed to increase the adhesive strength of the photoresist. A state in which the wafer is applied to a certain thickness on the wafer is maintained. In step S6, in which a photomask is continuously aligned and exposed on the photoresist after the soft baking, the wafer coated with the i-line photoresist is moved to an i-line stepper to move the wafer. After aligning a phase inversion mask on which a fine hole pattern is formed on the wafer, i-line passes through the phase inversion mask to irradiate the wafer coated with the photoresist for exposure. In step S8 of continuously exposing the exposed wafer to PEB (Post Exposure Bake), the exposed wafer is baked to a predetermined temperature and incident light of the exposure light source and reflected light on a photoresist pattern. The wave pattern generated by the standing wave effect generated while the reinforcement and cancellation phenomenon occur due to the interference is removed to improve the profile of the photoresist pattern and improve the resolution of the photoresist pattern. In step S10, the wafer on which the PEB has been completed is developed and washed to form the photoresist pattern. In step S10, the wafer on which the PEB has been completed is moved to a developing device, and a developer is applied onto the photoresist. To form a pattern, and then developing impurities are removed with a cleaning solution.
[0014]
In step S12, where the developed wafer is continuously hard baked, the developed photoresist pattern is dried and cured to harden the photoresist pattern.
[0015]
After the hard baking, the baking is performed in step S14, so that the photoresist polymer is softened and the viscosity is decreased by applying heat above the photoresist softening point to the photoresist pattern. The photoresist pattern is flowed to reduce the pattern size.
[0016]
[Problems to be solved by the invention]
However, when the flow method is performed using the i-line photoresist and the phase-inversion mask using the modified illumination as described above, the photoresist pattern having a resolution of 0.18 μm can be formed. The non-exposed portion is also partially exposed unevenly, resulting in non-uniform thermal characteristics of the polymer photoresist pattern. That is, at the time of baking for the flow, the amount of exposure applied to the non-exposed portion of the cell area where the pattern density is high and the peri area where the pattern density is low is non-uniform. Accordingly, the non-uniform exposure amount causes a difference in flow speed due to the effect of heat, resulting in a bulk effect in which the contact hole pattern is crushed in the boundary region between the cell region and the peri region. there were.
[0017]
Also, the DUV photoresist flow method is applied so that the DUV photoresist is thermally more fragile than the i-line photoresist, and the temperature uniformity of the baking oven used when flowing is high. There is a problem that it is difficult to obtain a contact hole pattern distribution that is considerably sensitive, flows rapidly, and has a uniform size over the entire surface of the wafer. The problem is that the flow process of the DUV photoresist differs from the flow process of the i-line photoresist during the flow. Therefore, in the case of the photoresist for DUV, since a mechanism for causing a crosslinking reaction at a temperature at which flow occurs or at a temperature lower than the flow generation temperature is lacking, it is impossible to expect an effect like that of an i-line photoresist. There was a problem.
[0018]
2 to 5 are process cross-sectional views showing contact hole pattern formation by a flow method using an i-line photoresist and a phase inversion mask according to the process sequence diagram of FIG.
[0019]
As shown in FIG. 2, an i-
However, when the flow is performed using the phase inversion mask using the modified illumination, the non-exposed portion is also partially exposed unevenly, and the thermal characteristics of the photoresist pattern which is a polymer becomes non-uniform, As shown in FIG. 5, there is a problem that a bulk effect (bulk effect) is generated in which the second contact hole 9 is crushed during flow baking as shown in FIG.
[0020]
An object of the present invention is to provide a pattern formation method for a semiconductor device, in which a contact hole pattern having a uniform and preferable size is formed so that a flow method is possible in a process in which an i-line photoresist and a phase inversion mask are simultaneously applied. It is to provide.
[0021]
Another object of the present invention is to provide a pattern forming method for a semiconductor device, in which a flow method is applied to a photoresist for DUV to form a contact hole pattern having a uniform and preferable size.
[0022]
It is another object of the present invention to provide a semiconductor device manufacturing equipment for the semiconductor device pattern forming method.
Still another object of the present invention is to provide a photoresist for manufacturing a semiconductor device which is applied to the pattern forming method of the semiconductor device.
[0023]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device manufacturing apparatus according to the present invention includes a photoresist coating unit that coats a specific photoresist on a wafer, and a wafer that is exposed after the photoresist is coated. A developing unit for forming a photoresist pattern and a crosslinking reaction unit for crosslinking the photoresist pattern to provide a stable flow during the photoresist pattern flow process.
The semiconductor device manufacturing equipment is one of a spinner and a track equipment.
[0024]
The semiconductor device manufacturing equipment includes an HMDS coating unit for increasing the adhesion force of the photoresist to the wafer surface transferred from the wafer loading unit before transferring the wafer to the photoresist coating unit, and the photoresist. A bake unit that can bake the coated wafer, the exposed wafer, and the developed wafer, and a wafer edge exposure (WEE) unit that exposes a predetermined width of the wafer edge portion are further installed. It is preferable.
[0025]
It is preferable that one or more of the wafer loading unit, the HMDS coating unit, the photoresist coating unit, the developing unit, the baking unit, the wafer edge exposure unit, and the crosslinking reaction unit are installed.
[0026]
The baking part includes a soft baking part for removing a solvent contained in the photoresist applied to the wafer, and a PEB for removing a standing wave having a fine structure appearing in the photoresist pattern. A (Post Exposure Bake) part and a hard bake part for curing the photoresist pattern are divided.
[0027]
The crosslinking reaction part is a UV baking part for irradiating the developed wafer with UV light.
The UV bake unit includes a UV lamp (Lamp) that generates UV at an upper portion thereof, and a hot plate (Hot) that can heat the wafer while a wafer is seated at a predetermined interval from the UV lamp at a lower portion. Plate).
[0028]
The UV lamp is an ultra-high frequency excitation lamp (Microwave-ExcitedLamp) or a Mercury-Xenon Arc Lamp.
[0029]
In the semiconductor device manufacturing equipment, a process chamber in which an etching process of a lower film quality using the photoresist pattern as an etching mask is performed is further positioned at a position where the wafer can be easily transferred between the process chamber and the crosslinking reaction part. Can be equipped.
[0030]
The semiconductor device manufacturing equipment further includes a load lock chamber connecting the cross-linking reaction part and the process chamber.
The crosslinking reaction part may be a UV bake part for irradiating the developed wafer with UV light.
[0031]
A method of forming a pattern of a semiconductor device according to the present invention includes: applying a photoresist on a wafer; aligning and exposing a photomask on the photoresist; and forming a photoresist pattern on the wafer; The method includes a step of cross-linking the photoresist pattern and a step of flow baking the photoresist pattern after the cross-linking reaction.
[0032]
The photoresist is preferably for i-line or dip UV (DUV: Deep Ultraviolet), and when the i-line photoresist is used, the photomask can be a phase shift mask (PSM).
[0033]
The i-line photoresist is a positive photoresist composed of a base resin, a photoactivator, a solvent and the like, and 2, 4, 6-triamino-1 is used as an additive for activating the crosslinking reaction of the photoresist pattern. Those containing 3,5-triazine can be used.
[0034]
The photoresist pattern may be a contact hole pattern, and the crosslinking reaction may be UV baking the photoresist pattern.
[0035]
In the UV baking, it is preferable to simultaneously perform a baking process using heat at a temperature lower than that of the flow baking while irradiating the photoresist pattern with UV light.
A hard baking step may be further added before the UV baking step.
[0036]
At the time of the UV light irradiation, the process time is preferably 10 to 80 seconds. At the time of the UV baking, the process temperature of the heat baking process is 50 to 140 ° C., the process temperature of the flow baking is 140 to 200 ° C., During flow baking, the process time is preferably 80 to 120 seconds.
The flow bake can be repeated one or more times.
[0037]
Another cross-linking reaction according to the present invention includes a step of hard baking the photoresist pattern and a step of developing the photoresist pattern after the hard baking.
After the hard baking, the development process of the photoresist pattern can be repeated twice or more.
[0038]
In order to achieve another object of the present invention, a photoresist according to the present invention is an i-line photoresist composed of a base resin, a photoactivator, a solvent, and the like, and is a crosslinking reaction of a photoresist pattern. 2,4,6-triamino-1,3,5-triazine is included as an additive for activating.
[0039]
At this time, the 2,4,6-triamino-1,3,5-triazine is preferably contained in an amount of 0.001 to 5% by weight based on the total amount of the base resin, the photoactivator and the solvent.
[0040]
DETAILED DESCRIPTION OF THE INVENTION
The present invention is a phenomenon in which a pattern is crushed during a flow process of the photoresist pattern by irradiating the photoresist pattern with UV light after developing in a photographic process in order to reduce the line width due to higher integration of semiconductor elements. For manufacturing semiconductor device capable of effectively forming a preferable pattern size by preventing the above, a pattern forming method of semiconductor device using the same, and a photoresist for manufacturing semiconductor device using the same It is.
[0041]
Hereinafter, a specific embodiment of the present invention will be described in detail with reference to the accompanying drawings. FIG. 6 is a block diagram for explaining an embodiment of the semiconductor device manufacturing equipment according to the present invention, and FIG. 7 is a cross-sectional view for explaining the UV bake portion to which the ultra high frequency excitation lamp of FIG. 6 is attached. .
[0042]
FIG. 6 shows a state in which the semiconductor
[0043]
The semiconductor
[0044]
The semiconductor
[0045]
The semiconductor
[0046]
The
[0047]
The UV lamp is preferably a very high frequency excitation lamp or a mercurizenone lamp. When the
[0048]
When the
UV generated by diverging in several directions is reflected by the reflecting
[0049]
When the operation sequence of the semiconductor
[0050]
Subsequently, the wafer coated with the HMDS is transferred to the
[0051]
Continuously, the wafer coated with the photoresist is transferred to the
[0052]
Subsequently, the wafer subjected to the soft bake is transferred to the
[0053]
Subsequently, the wafer on which PEB has been completed is transferred to the developing
[0054]
Subsequently, the wafer is transferred to a
[0055]
The unit process parts of the
[0056]
An important point of the semiconductor
[0057]
Accordingly, the wafer on which the photoresist pattern is formed after passing through the semiconductor
[0058]
As described above, the device pattern forming method of the present embodiment performs the etching process after performing the UV baking and the flow baking on the photoresist pattern formed by the developing process, and the UV baking part is added. An etching pattern can be used to form an element pattern.
[0059]
Accordingly, the etching apparatus irradiates the photoresist pattern on the wafer formed by the development process with UV light to provide a stable flow during the flow process of the photoresist pattern on the wafer. A process chamber in which an etching process of a lower film quality using the photoresist pattern as an etching mask is performed adjacent to the bake part and the UV bake part is included.
[0060]
The UV bake unit and the process chamber are preferably connected to a load lock chamber in terms of process efficiency.
FIG. 8 is a process sequence diagram illustrating a method for forming a pattern of a semiconductor device according to an embodiment of the present invention.
[0061]
As shown in FIG. 8, the method of forming the pattern of the semiconductor device can be performed by selecting one of the three steps after the development and cleaning steps. The three process orders are A, B, and C. First, the description was made with respect to the A order, and in the description of the order of B and C, the description overlapping with the A order was omitted.
First, when the order of process A is examined, i-line photoresist is coated on the wafer in step S20, where the photoresist is first coated on the wafer.
[0062]
In order to increase the adhesive force of the i-line photoresist by removing the solvent included in the photoresist as a step S22 in which the applied i-line photoresist is continuously soft-baked. Perform soft bake.
[0063]
At this time, the i-line photoresist is a positive photoresist composed of a base resin, a photoactivator, a solvent, and the like, and 2, 4, 6-triamino- as an additive for activating the crosslinking reaction of the photoresist pattern. It can be used that 1,3,5-triazine is contained in an amount of 0.001 to 5% by weight based on the total amount of the base resin, photoactivator and solvent. The 2,4,6-triamino-1,3,5-triazine is a so-called melamine, and its chemical formula is C. Three H 6 N 6 Thus, melamine formaldehyde resin is formed by addition condensation reaction with formaldehyde.
[0064]
Subsequently, in step S24 of aligning a photomask on the photoresist after the soft bake and exposing the photoresist, the wafer coated with the i-line photoresist is moved to the i-line stepper to move the wafer. A phase inversion mask having a fine hole pattern formed on the wafer is aligned, and i-line is incident on the wafer through the phase inversion mask to expose the wafer.
[0065]
Continuously, as step S26 of PEBing the exposed wafer, the PEB is generated due to a standing wave effect that occurs while reinforcement and cancellation phenomenon occur due to interference between incident light and reflected light of the exposure light source of the photoresist pattern. The wave pattern is removed to improve the pattern profile and improve the resolution of the photoresist pattern.
[0066]
Subsequently, in step S28, the photoresist pattern is formed by developing and cleaning the wafer on which the PEB has been completed. In step S28, the wafer on which the PEB has been completed is moved to a developing device, and a developer is applied onto the photoresist. Then, after forming a pattern, the developing impurities are removed in the cleaning solution.
[0067]
Subsequently, in step S32 of UV-baking the photoresist pattern, heat is applied to the photoresist pattern while irradiating UV light so that a cross-linking reaction occurs in the photoresist. Ensure thermal safety and be insensitive to heat during flow due to temperature rise. The UV bake may be performed simultaneously with a heat baking process while irradiating the photoresist pattern with UV light, and the heat baking process may be performed independently after the UV light is irradiated.
[0068]
Subsequently, after the UV baking, the photoresist pattern is flow-baked in step S36, and heat above the softening point of the photoresist is applied to the photoresist pattern to soften the photoresist polymer and reduce its viscosity. Thus, the photoresist pattern is flowed to reduce the size of the pattern. In addition, the difference in the flow rate of the photoresist pattern between the cell area where the pattern density is high and the peri area where the pattern density is low is not large, and the photoresist pattern is uniformly formed on the entire surface of the wafer.
[0069]
Subsequently, step B30 is further added to the step B30 in order to perform the flow process a little more stably before the step S32 in which the photoresist pattern is UV-baked in the step A.
[0070]
Finally, the C process sequence is such that a crosslinking reaction occurs in the photoresist performed in the A process sequence, so that the thermal stability of the photoresist pattern is ensured and the heat is insensitive to the flow due to the temperature rise. Instead of the UV baking step S32, the hard baking step S33 and the same developing solution used in the developing step S28 are performed in the same manner as in the developing step S34. Carry out one after another. That is, in the C process sequence, the photoresist pattern formed in the developing process is treated with a developer to change the characteristics of the photoresist, and the same characteristics as the UV baking are obtained.
[0071]
9 to 12 illustrate a process sequence A in process cross-sectional views showing contact hole pattern formation by a flow method using the i-line photoresist and the phase inversion mask according to the process sequence diagram of FIG.
[0072]
As shown in FIG. 9, after the i-
[0073]
In this case, the i-line photoresist is composed of 2,4,6-triamino-1,3,5-triazine as the base resin, photoactivator, solvent and additive in the total amount of base resin, photoactivator and solvent. On the other hand, a positive photoresist contained in an amount of 0.001 to 5% by weight can be used.
[0074]
Subsequently, as shown in FIG. 10, the
[0075]
Subsequently, as shown in FIG. 11, the exposed
[0076]
Subsequently, as shown in FIG. 12, the first
[0077]
After performing the UV baking continuously, the UV light irradiation is stopped, the wafer is moved to the same chamber or an independent baking chamber, and the flow baking is performed at 140 to 200 ° C. for 80 to 120 seconds. Then, the
[0078]
Accordingly, when the characteristics of the manufacturing equipment of the present embodiment having the above-described configuration are examined, an etching process can be performed by adding a
All of the i-line photoresist and the DUV photoresist are applied to the pattern forming method of this embodiment.
[0079]
There are two cases of the photoresist. That is, there are negative photoresists that are insoluble in developer when exposed to light and positive photoresists that are soluble in developer when exposed to light. In this example, the positive photoresist for i-line is a novolak resin as a base resin (Resin), a diazonaphthoquinone base as a photoactivator, and a polyhydroxy resin as a blast system (Ballast Group). Consists of a structure to which benzopinone (Polyhydroxy Benzophenone) is bonded and 2-heptanone as a solvent, and 2,4,6-triamino-1,3,5-triazine called so-called melamine is added as an additive By doing so, the flow effect of the photoresist pattern can be further improved.
In general, when UV irradiation or baking is performed on a positive photoresist, an acid is generated to make the positive photoresist soluble.
[0080]
Therefore, the addition of additives to the positive photoresist helps the crosslinking reaction on the positive photoresist, and as a result, the flow process of the present invention is considerably improved. That is, by adding 2,4,6-triamino-1,3,5-triazine to the i-line positive photoresist, the crosslinking reaction between the resins is further activated under an acid catalyst, and the photoresist Thermal properties are improved.
[0081]
【The invention's effect】
Therefore, according to the present invention, as described above, after forming the photoresist pattern, the photoresist pattern is irradiated with UV light to induce a crosslinking reaction in the polymer of the photoresist pattern, thereby thermally stabilizing the photoresist. As the flow progresses, there is a large difference in the flow rate of the polymer between the dense part where the pattern repeats and the part where there is no pattern, and the generated pattern is flat and uniform without causing the bulk effect. There is an effect that the size of the photoresist pattern can be formed smaller than the wavelength of the exposure light source.
[0082]
Although the present invention has been described in detail only for the specific examples described above, it is obvious to those skilled in the art that various changes and modifications can be made within the scope of the technical idea of the present invention. Naturally, various changes and modifications should be within the scope of the appended claims.
[Brief description of the drawings]
FIG. 1 is a process sequence diagram illustrating a conventional method for forming a pattern of a semiconductor device.
FIG. 2 is a process cross-sectional view illustrating a method for forming a pattern of a semiconductor device according to the process sequence diagram of FIG. 1;
3 is a process cross-sectional view illustrating a method for forming a pattern of a semiconductor device according to the process sequence diagram of FIG. 1;
4 is a process cross-sectional view illustrating a semiconductor element pattern forming method according to the process sequence diagram of FIG. 1; FIG.
5 is a process cross-sectional view illustrating a method of forming a semiconductor element pattern according to the process sequence diagram of FIG. 1; FIG.
FIG. 6 is a block diagram for explaining an embodiment of a semiconductor device manufacturing equipment according to the present invention.
7 is a cross-sectional view for explaining a UV bake part of the semiconductor device manufacturing equipment of FIG. 6;
FIG. 8 is a process sequence diagram illustrating a method of forming a pattern of a semiconductor device according to an embodiment of the present invention.
FIG. 9 is a process cross-sectional view illustrating a method for forming a pattern of a semiconductor device according to the process sequence diagram of FIG. 8;
10 is a process cross-sectional view illustrating a semiconductor element pattern forming method according to the process sequence diagram of FIG. 8; FIG.
11 is a process cross-sectional view illustrating a semiconductor element pattern formation method according to the process sequence diagram of FIG. 8; FIG.
12 is a process cross-sectional view illustrating a semiconductor element pattern forming method according to the process sequence diagram of FIG. 8; FIG.
[Explanation of symbols]
2, 12 wafers
4, 14 Non-patterned film
6,16 Photoresist
7, 17 Phase reversal mask
8, 18 First contact hole pattern
9, 20 Second contact hole pattern
30 Semiconductor device manufacturing equipment
32 Loading section
34 HMDS application part
36 Photoresist application part
37 Bake Club
38 Soft baking
40 Hard bake
42 PEB Department
44 Developer
46 Wafer edge exposure part
48 UV baking section
50 First transfer arm
52 Second transfer arm
60 UV lamp
61 Ultra High Frequency Guide
62 Mercury bulb
63 Reflector
64 Quartz plate
70 hot plate
80 Interpace
90 Exposure equipment
Claims (24)
前記フォトレジストが塗布された後、露光された前記ウェーハ上にフォトレジストパターンを形成させる現像部と、
前記フォトレジストパターンのフロー工程時安定されたフローを提供するために前記フォトレジストパターンを架橋反応させるための架橋反応部と、
を備えることを特徴とする半導体素子の製造装備。A photoresist coating section for coating a specific photoresist on the wafer;
A developing unit for forming a photoresist pattern on the exposed wafer after the photoresist is applied;
A crosslinking reaction part for crosslinking the photoresist pattern to provide a stable flow during the flow process of the photoresist pattern;
A device for manufacturing a semiconductor device, comprising:
前記フォトレジストが塗布されたウェーハ、露光されたウェーハ及び現像されたウェーハをベークすることが可能なベーク部と、
ウェーハの縁部分の所定の幅を露光するウェーハエッジ露光部と、
をさらに備えることを特徴とする請求項1に記載の半導体素子の製造装備。An HMDS coating unit for increasing the adhesion force with the photoresist on the wafer surface transferred from the wafer loading unit before transferring the wafer to the photoresist coating unit;
A baking part capable of baking the wafer coated with the photoresist, the exposed wafer and the developed wafer;
A wafer edge exposure unit that exposes a predetermined width of the edge portion of the wafer;
The apparatus for manufacturing a semiconductor device according to claim 1, further comprising:
上部にUVを発生するUVランプと、
下部に前記UVランプと所定の間隔離隔されてウェーハが安着され、前記ウェーハを加熱させることが可能なホットプレートと、
を備えることを特徴とする請求項5に記載の半導体素子の製造装備。The UV bake part is
A UV lamp that generates UV at the top;
A hot plate capable of heating the wafer, the wafer being seated at a lower portion and spaced apart from the UV lamp by a predetermined distance;
The semiconductor device manufacturing equipment according to claim 5, comprising:
前記フォトレジスト上にフォトマスクを整列させて露光する段階と、
前記ウェーハ上にフォトレジストパターンを形成させる段階と、
前記フォトレジストパターンを架橋反応させる段階と、
前記架橋反応後、前記フォトレジストパターンをフローベークさせる段階と、
を含むことを特徴とする半導体素子のパターン形成方法。Applying photoresist on the wafer;
Aligning and exposing a photomask on the photoresist; and
Forming a photoresist pattern on the wafer;
Crosslinking the photoresist pattern;
After the cross-linking reaction, flow baking the photoresist pattern;
A method of forming a pattern of a semiconductor element, comprising:
前記フォトレジストパターンをハードベークさせる段階と、
前記ハードベークが終った前記フォトレジストパターンを、前記フォトレジストパターン形成のために現像液処理する段階と、
を含むことを特徴とする請求項10に記載の半導体素子のパターン形成方法。The crosslinking reaction is
Hard baking the photoresist pattern;
Treating the photoresist pattern after the hard baking with a developer for forming the photoresist pattern;
The pattern formation method of the semiconductor element of Claim 10 characterized by the above-mentioned.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19980026680 | 1998-07-02 | ||
KR1998P31545 | 1998-08-03 | ||
KR1998P26680 | 1998-08-03 | ||
KR1019980031545A KR100291331B1 (en) | 1998-02-05 | 1998-08-03 | Apparatus for fabricating semiconductor device and method for forming pattern of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000031001A JP2000031001A (en) | 2000-01-28 |
JP3676947B2 true JP3676947B2 (en) | 2005-07-27 |
Family
ID=26633867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17090499A Expired - Fee Related JP3676947B2 (en) | 1998-07-02 | 1999-06-17 | Semiconductor device manufacturing equipment, semiconductor device pattern forming method using the same, and semiconductor device manufacturing photoresist using the same |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3676947B2 (en) |
DE (1) | DE19925416A1 (en) |
GB (1) | GB2339479B (en) |
TW (1) | TW426904B (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6582891B1 (en) * | 1999-12-02 | 2003-06-24 | Axcelis Technologies, Inc. | Process for reducing edge roughness in patterned photoresist |
US6479411B1 (en) * | 2000-03-21 | 2002-11-12 | Angela T. Hui | Method for forming high quality multiple thickness oxide using high temperature descum |
DE10138103B4 (en) | 2001-08-03 | 2007-07-26 | Infineon Technologies Ag | A method of patterning a photoresist layer on a semiconductor substrate |
JP4730533B2 (en) * | 2005-09-21 | 2011-07-20 | セイコーエプソン株式会社 | Substrate treatment method |
US8175732B2 (en) | 2006-12-22 | 2012-05-08 | Harris Stratex Networks Operating Corporation | Manufacturing system and method |
CN111755326A (en) * | 2020-06-29 | 2020-10-09 | 西安微电子技术研究所 | Method for solving peeling defect of silicon substrate in 7-degree angle injection process |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4548688A (en) * | 1983-05-23 | 1985-10-22 | Fusion Semiconductor Systems | Hardening of photoresist |
JPH02980A (en) * | 1988-03-14 | 1990-01-05 | Mitsubishi Electric Corp | Production of semiconductor device having resist patterning stage and light irradiation device used in the production process |
JPH0427113A (en) * | 1990-04-23 | 1992-01-30 | Tadahiro Omi | Resist treatment device, resist treatment method, and resist pattern |
US5300403A (en) * | 1992-06-18 | 1994-04-05 | International Business Machines Corporation | Line width control in a radiation sensitive polyimide |
EP0825492A1 (en) * | 1996-08-23 | 1998-02-25 | Samsung Electronics Co., Ltd. | Method of treating a resist pattern on a semiconductor wafer |
-
1999
- 1999-05-28 GB GB9912579A patent/GB2339479B/en not_active Expired - Fee Related
- 1999-06-02 DE DE19925416A patent/DE19925416A1/en not_active Ceased
- 1999-06-17 JP JP17090499A patent/JP3676947B2/en not_active Expired - Fee Related
- 1999-06-29 TW TW87112710A01 patent/TW426904B/en active
Also Published As
Publication number | Publication date |
---|---|
JP2000031001A (en) | 2000-01-28 |
GB2339479B (en) | 2003-02-26 |
TW426904B (en) | 2001-03-21 |
GB9912579D0 (en) | 1999-07-28 |
GB2339479A (en) | 2000-01-26 |
DE19925416A1 (en) | 2000-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6398430B1 (en) | Semiconductor device fabrication system | |
JP3676947B2 (en) | Semiconductor device manufacturing equipment, semiconductor device pattern forming method using the same, and semiconductor device manufacturing photoresist using the same | |
Stevenson et al. | The application of photolithography to the fabrication of microcircuits | |
KR100291331B1 (en) | Apparatus for fabricating semiconductor device and method for forming pattern of semiconductor device | |
US20060134559A1 (en) | Method for forming patterns on a semiconductor device | |
KR20050032869A (en) | Apparatus for forming fine patterns of semiconductor wafer by electric field and the method of the same | |
JP2000100690A (en) | Photolithography equipment using gas-phase pretreatment | |
JP2001326153A (en) | Method of forming resist pattern | |
KR19990003857A (en) | Photosensitive film formation method | |
CN114911141B (en) | EUV lithography method and EUV lithography apparatus | |
JP2555675B2 (en) | Pattern formation method | |
KR940011204B1 (en) | Process for producing fine pattern | |
KR20010037049A (en) | Lithography method using silylation | |
JP3271093B2 (en) | Pattern forming method and pattern forming apparatus | |
JP2000100689A (en) | Photolithography method using vapor-phase pretreatment | |
US6858376B2 (en) | Process for structuring a photoresist layer on a semiconductor substrate | |
JPS61116838A (en) | Formation of resist pattern | |
Brunsvold et al. | Resist technology for submicrometer optical lithography | |
KR20020028114A (en) | Method of forming photoresist pattern for critical dimension reduction | |
KR20040005483A (en) | Method of forming a photoresist pattern | |
KR20010015501A (en) | photoresist for fabricating in a semiconductor device | |
JPH0562894A (en) | Forming method for fine pattern | |
JPH0425114A (en) | Resist pattern forming method | |
CN115047729A (en) | EUV lithography apparatus and EUV lithography method | |
KR100546186B1 (en) | Amine concentration control device and fine pattern formation method using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |