JP3676920B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3676920B2
JP3676920B2 JP31217197A JP31217197A JP3676920B2 JP 3676920 B2 JP3676920 B2 JP 3676920B2 JP 31217197 A JP31217197 A JP 31217197A JP 31217197 A JP31217197 A JP 31217197A JP 3676920 B2 JP3676920 B2 JP 3676920B2
Authority
JP
Japan
Prior art keywords
oxide film
diffusion layer
silicide
film
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31217197A
Other languages
English (en)
Other versions
JPH11145080A (ja
Inventor
良将 塩川
Original Assignee
旭化成マイクロシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成マイクロシステム株式会社 filed Critical 旭化成マイクロシステム株式会社
Priority to JP31217197A priority Critical patent/JP3676920B2/ja
Priority to TW88107711A priority patent/TW409317B/zh
Priority to PCT/JP1999/002441 priority patent/WO2000070663A1/ja
Publication of JPH11145080A publication Critical patent/JPH11145080A/ja
Application granted granted Critical
Publication of JP3676920B2 publication Critical patent/JP3676920B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、シリサイド拡散層及び非シリサイド拡散層を有する半導体装置の製造方法に関し、特に、その処理工程を短縮することの可能な半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来、シリコン基板上に、シリサイド拡散層と非シリサイド拡散層とを形成する場合には、例えば、次のような工程で形成している。すなわち、シリコン基板上にLOCOS領域を形成し、ゲートを形成した後、ソース及びドレイン形式のイオン注入のための保護酸化膜を形成する。そして、Nイオン又はPイオンを不純物としてイオン注入してソース/ドレインとなる高濃度不純物拡散層を形成した後、アニール処理を行う。次に、保護酸化膜を一旦除去した後、再度新たに非シリサイド拡散層形成用の酸化膜を形成し、例えば何れか一方のイオンの拡散層に相当する部分等、非シリサイド拡散層を形成する部分にホトレジストを形成してエッチングを行い、シリサイド化ブロック用酸化膜を形成する。そして、金属膜の形成に先立ってシリコン基板を洗浄した後、例えばチタンTiをスパッタ法により堆積してTi膜を形成し、シリサイド化アニールを行った後、選択エッチにより未反応のTi膜を除去し低抵抗化アニールを行う。以上の工程により、一方の拡散層の表面のみにシリサイド拡散層が形成され、これによりシリサイド拡散層と非シリサイド拡散層とが形成されるようになっている。
【0003】
【発明が解決しようとする課題】
上記従来のシリサイド拡散層及び非シリサイド拡散層の製造方法では、イオン注入のための保護酸化膜を一旦除去した後、シリサイド拡散層形成用の酸化膜を新たに形成し、これをエッチングしてシリサイド化ブロック用酸化膜を形成するようにしている。これは、イオン注入のための保護酸化膜はイオンを透過させるためにもともと薄く形成しているうえ、イオン注入によってダメージを受けた保護酸化膜は、欠陥等が多く存在して膜質が悪いため、次工程でのスパッタ法によるTiの堆積に対するブロック性能が劣り、不適当なためである。
【0004】
しかしながら、すでに形成されている酸化膜(保護酸化膜)を一旦除去した後、再度新たにシリサイド拡散層形成用の酸化膜を形成することは効率が悪く、よりよい製造方法が望まれている。
【0005】
この製造方法としては、例えば図3及び図4に示すような工程で形成する方法が考えられる。
つまり、まず、シリコン基板1上に、素子間分離のためのLOCOS領域2を形成し、ゲート形成工程を経て、ソース及びドレイン形式のイオン注入のための膜厚150Åの保護酸化膜3を形成した後、Nイオン又はPイオンを不純物としてイオン注入し、ソース/ドレインとなる高濃度不純物拡散層4,5を形成し、アニール処理を行う(図3(a))。
【0006】
次に、保護酸化膜3の上に、CVD法により、非シリサイド拡散層形成用の厚い酸化膜3aを形成する(図3(b))。
そして、シリサイド化を行わない拡散層4に相当する部分にホトレジスト7を形成した後(図3(c))、ホトレジスト7をマスクとして酸化膜3a及び保護酸化膜3をエッチングにより除去し、ホトレジスト7を除去してシリサイド化ブロック用酸化膜8を形成する(図3(d))。
【0007】
そして、金属膜の形成に先立ってシリコン基板1を洗浄した後、例えばスパッタ法によってチタンTiを成膜させてTi膜9を成膜し(図4(a))、シリサイド化アニールを行って、拡散層5にシリサイド拡散層10を生成する(図4(b))。その後、選択性エッチによって未反応のTi膜9を除去し、低抵抗化アニール処理を行う(図4(c))。以上の工程によって、拡散層5の表面にのみシリサイド拡散層10を形成するようになっている。
【0008】
しかしながら、このようなシリサイド拡散層及び非シリサイド拡散層の製造方法では、イオン注入のための保護酸化膜3を生成してイオン注入を行った後、後のシリサイド化ブロック用酸化膜8となる酸化膜3aを新たに形成するようにしているため、すでに形成されている酸化膜の上に、新たに酸化膜を生成することになり、製造工程の効率の向上の点ではまだ不十分である。
【0009】
そこで、この発明は、上記従来の問題に着目してなされたものであり、シリサイド拡散層及び非シリサイド拡散層を有する半導体装置の製造工程の短縮化を図ることの可能な半導体装置の製造方法を提供することを目的としている。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1に係る半導体装置の製造方法は、シリコン基板にイオン注入のための保護酸化膜を形成する工程と、前記保護酸化膜を介して前記シリコン基板にイオン注入を行う工程と、前記イオン注入を行った後、950°Cの温度条件下での急速熱酸化処理により、酸素雰囲気中で前記シリコン基板と前記保護酸化膜との界面に、2分間で膜厚が100Åとなるように熱酸化膜を形成すると共に、前記注入されたイオンを活性化するための熱処理を行い、前記熱酸化膜と前記保護酸化膜とをシリサイド化ブロック用酸化膜とする工程と、前記シリサイド化ブロック用酸化膜を利用してシリサイド拡散層及び非シリサイド拡散層を形成する工程と、を備えたことを特徴としている。
【0011】
この請求項1の発明によれば、シリコン基板にイオン注入のための保護酸化膜を形成する工程で保護酸化膜を形成した後に、この保護酸化膜を介して前記シリコン基板にイオン注入を行う工程を行う。このイオン注入を行った後に、950°Cの温度条件下で急速熱酸化処理を行って、酸素雰囲気中で前記シリコン基板と前記保護酸化膜との界面に、2分間で100Åとなるように熱酸化膜を形成すると共に、注入されたイオンの活性化を行うための熱処理工程を行い、前記熱酸化膜と前記保護酸化膜とをシリサイド化ブロック用酸化膜とする。そして、このシリサイド化ブロック用酸化膜を利用してシリサイド拡散層及び非シリサイド拡散層を形成する工程を行う。
ここで、熱処理工程では、急速熱酸化処理によってシリサイド化ブロック用酸化膜が形成されると共にイオンの活性化が行われる。したがって、新たにシリサイド化ブロック用酸化膜を生成する工程が必要ないから、その分だけ、製造工程が短縮されることになる。
【0012】
また、このとき、熱酸化膜は、950°Cの温度条件下で急速熱酸化処理により形成され、2分間で少なくとも膜厚が100Å以上の熱酸化膜が形成されるから、熱酸化膜が短時間で生成されるため、熱拡散による不純物拡散層における熱拡散を抑制することが可能となって浅い接合を形成することが可能となる。
【0014】
また、熱酸化膜は、950℃の条件下で2分間、急速熱酸化処理を行うことによって形成され、その膜厚が100Å以上となるように形成される。このとき、急速熱酸化処理によって高品質な膜質の酸化膜が得られるから、従来のシリサイド化ブロック用酸化膜に比較してより薄い膜厚で十分適用することが可能となり、少なくとも100Åの熱酸化膜を生成することにより、信頼性を十分確保する事の可能なシリサイド化ブロック用酸化膜を得ることが可能となる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
まず、図1(a)に示すように、シリコン基板1上に、素子間分離用のLOCOS領域2を形成し、その上に150Åの保護酸化膜3を形成する。次に、イオン注入法によって、nMOSにはN+ イオンとして砒素イオンAs+ を80keV,ドーズ量5×E15の条件下でイオン注入し、また、pMOSにはP+ イオンとしてフッ化ホウ素イオンBF2 + を60keV,ドーズ量2.5×E15の条件下でイオン注入し、高濃度のソース/ドレイン不純物拡散層4,5を生成する。
【0016】
次に、酸化膜の形成に先立ち、容積比で、NH4 OH:H2 2 :H2 O=0.2:1:10の過酸化水素を用いた混合液によって、このサンプルを50℃の条件下で15分間洗浄する。
【0017】
次に、酸素雰囲気中で、950℃の温度条件下で、2分間、熱酸化処理を行って、イオン注入されたイオンの活性化を図ると共に、シリコン基板1と保護酸化膜3との界面に新たに膜厚100Åの熱酸化膜を形成し、この熱酸化膜と保護酸化膜3とからなるトータルの膜厚が190Å以上の熱酸化膜6を生成する(図1(b))。さらに、このサンプルの表面に膜厚13000±1000Åのホトレジスト膜を形成し、これを露光した後現像して非シリサイド拡散層形成用のホトレジスト7を形成する。
【0018】
次に、図1(c)に示すように、このサンプルを容積比1:20のNH4 F:HF溶液により45秒間エッチングし、ホトレジスト7部分の熱酸化膜を除く領域の熱酸化膜6を除去してシリコン基板1表面を露出させた後、ホトレジスト7を除去する。これによって、ホトレジスト7に相当する部分に、シリサイド化ブロック用酸化膜8が形成される。
【0019】
次に、金属膜の形成に先立ち、このサンプルを1:99に希釈したフッ化水素HF液により30秒間洗浄した後、スパッタ法によって膜厚500ÅのTi膜9を堆積させる(図2(a))。
【0020】
そして、このサンプルを、650℃の温度条件下で、窒素N2 ガス雰囲気中で1分間アニール処理を行い、シリサイド化を行う。これにより、図2(b)に示すように、拡散層5がシリサイド化されて、拡散層5の表面にシリサイド拡散層10が生成される。
【0021】
次いで、容積比で、NH4 OH:H2 2 :H2 O=1:1:5の過酸化水素を用いた混合液によって、このサンプルを室温下で20分間エッチングし、図2(c)に示すように、未反応のTi膜9を除去する。そして、850℃の温度条件下で、窒素N2 雰囲気ガス中で1分間アニール処理を行い、サンプルの低抵抗化を行う。
【0022】
これによって、拡散層5表面にシリサイド拡散層10が形成され、また、拡散層4にTiがスパッタリングされることはなく、高品質な非シリサイド拡散層である拡散層4を得ることができる。
【0023】
このとき、イオン活性化のためのアニール処理のための熱処理工程において、アニール処理と共に、保護酸化膜3とシリコン基板1との間に新たに熱酸化膜を形成し、保護酸化膜3を含む熱酸化膜をシリサイド化ブロック用の熱酸化膜6として用いるようにしたから、従来のように、アニール処理工程後にシリサイド化ブロック用の熱酸化膜を新たに形成する工程を設ける必要はなく、半導体装置全体の製造工程を短縮することができる。また、これに伴ってコスト削減を図ることができる。
【0024】
また、急速熱酸化処理によってシリサイド化ブロック用酸化膜8となる熱酸化膜6を形成するようにしているから、熱拡散によるシリコン基板内の不純物拡散を抑制でき、微細化を進めるうえでの浅い接合を形成することができる。また、熱酸化膜6を形成する熱処理工程においては、急速熱酸化処理によって熱酸化膜6を形成するようにしているから、従来の例えばCVD法等によってシリサイド化ブロック用酸化膜を形成する場合に比較して、よりきめの細かい高品質な熱酸化膜を得ることができる。よって、高品質な熱酸化膜を得ることができることから、膜厚のより薄い熱酸化膜6でも、十分シリサイド化ブロック用の熱酸化膜として適用することができる。
【0025】
急速熱酸化処理によって形成した熱酸化膜6について、測定したところ、少なくとも100Å以上の膜厚であれば、シリサイド化ブロック用の熱酸化膜としての信頼性を十分得ることができることが確認でき、950℃の条件下で2分間以上急速熱酸化処理を行うことにより、シリサイド化ブロック用の熱酸化膜としての信頼性を十分得ることの可能な酸化膜を得られることが確認できた。
【0026】
【発明の効果】
以上説明したように、本発明の請求項1に係る半導体装置の製造方法によれば、イオン注入のための保護酸化膜を介してソース及びドレイン用のイオン注入を行った後のイオンの活性化のための熱処理工程において、これと同時に、酸素雰囲気中で前記シリコン基板と前記保護酸化膜との界面に熱酸化膜を形成し、前記熱酸化膜と前記保護酸化膜とからなるシリサイド化ブロック用の酸化膜を形成するようにしたから、イオンの活性化のための熱処理工程後に、新たにシリサイド化ブロック用の酸化膜を形成する工程が必要なく、その分、半導体装置全体の製造工程を短縮することができる。
【0027】
また、急速熱酸化処理によってシリサイド化ブロック用の熱酸化膜を形成するようにしたため、熱拡散による不純物拡散を抑制することができ、浅い接合を形成することができる。
【0028】
このとき、950℃の条件下で2分間、急速熱酸化処理により膜厚が100Å以上の酸化膜を形成するようにしたから、高品質な酸化膜を得ることができ、従来に比較して膜厚の薄い酸化膜である場合でも、シリサイド化ブロック用の酸化膜としての信頼性を十分得ることができる。
【図面の簡単な説明】
【図1】本発明によるシリサイド拡散層及び非シリサイド拡散層を備えた半導体装置の製造工程の一部を示す断面図である。
【図2】本発明によるシリサイド拡散層及び非シリサイド拡散層を備えた半導体装置の製造工程の一部を示す断面図である。
【図3】従来のシリサイド拡散層及び非シリサイド拡散層を備えた半導体装置の製造工程の一部を示す断面図である。
【図4】従来のシリサイド拡散層及び非シリサイド拡散層を備えた半導体装置の製造工程の一部を示す断面図である。
【符号の説明】
1 シリコン基板
3 保護酸化膜
4 拡散層(後の非シリサイド拡散層)
5 拡散層(後のシリサイド拡散層を有する拡散層)
6 熱酸化膜
8 シリサイド化ブロック用酸化膜
9 Ti膜
10 シリサイド拡散層

Claims (1)

  1. シリコン基板にイオン注入のための保護酸化膜を形成する工程と、
    前記保護酸化膜を介して前記シリコン基板にイオン注入を行う工程と、
    前記イオン注入を行った後、950°Cの温度条件下での急速熱酸化処理により、酸素雰囲気中で前記シリコン基板と前記保護酸化膜との界面に、2分間で膜厚が100Åとなるように熱酸化膜を形成すると共に、前記注入されたイオンを活性化するための熱処理を行い、前記熱酸化膜と前記保護酸化膜とをシリサイド化ブロック用酸化膜とする工程と、
    前記シリサイド化ブロック用酸化膜を利用してシリサイド拡散層及び非シリサイド拡散層を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
JP31217197A 1997-11-13 1997-11-13 半導体装置の製造方法 Expired - Fee Related JP3676920B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31217197A JP3676920B2 (ja) 1997-11-13 1997-11-13 半導体装置の製造方法
TW88107711A TW409317B (en) 1997-11-13 1999-05-12 Manufacture of semiconductor device and semiconductor device
PCT/JP1999/002441 WO2000070663A1 (fr) 1997-11-13 1999-05-12 Procede de fabrication d'un dispositif semiconducteur

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31217197A JP3676920B2 (ja) 1997-11-13 1997-11-13 半導体装置の製造方法
PCT/JP1999/002441 WO2000070663A1 (fr) 1997-11-13 1999-05-12 Procede de fabrication d'un dispositif semiconducteur

Publications (2)

Publication Number Publication Date
JPH11145080A JPH11145080A (ja) 1999-05-28
JP3676920B2 true JP3676920B2 (ja) 2005-07-27

Family

ID=26440127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31217197A Expired - Fee Related JP3676920B2 (ja) 1997-11-13 1997-11-13 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP3676920B2 (ja)
WO (1) WO2000070663A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472311B1 (en) 1999-05-12 2002-10-29 Asahi Kasei Microsystems Co., Ltd. Method for manufacturing semiconductor device
JP5524662B2 (ja) * 2010-03-17 2014-06-18 旭化成エレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861604B2 (ja) * 1992-03-11 1999-02-24 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH11145080A (ja) 1999-05-28
WO2000070663A1 (fr) 2000-11-23

Similar Documents

Publication Publication Date Title
JPH0581664B2 (ja)
US6429124B1 (en) Local interconnect structures for integrated circuits and methods for making the same
JPH07142726A (ja) 電界効果型トランジスタの製造方法
JP3395263B2 (ja) 半導体装置およびその製造方法
JP3975297B2 (ja) デュアルゲート酸化膜の形成方法及びそれを利用した半導体素子の製造方法
EP0935282A2 (en) Semiconductor device with a Silicon-rich silicide contact layer and method for manufacturing the same
JP2001291865A (ja) 絶縁ゲート型トランジスタ及びその製造方法
JP3093620B2 (ja) 半導体装置の製造方法
JP2002016246A (ja) Mos型半導体トランジスタの製造方法
JP3676920B2 (ja) 半導体装置の製造方法
JP3376158B2 (ja) 半導体装置の製造方法
KR100370907B1 (ko) 반도체 장치의 제조 방법
JP3161413B2 (ja) 半導体装置の製造方法
JP3639009B2 (ja) Tiシリサイド層を有する半導体装置の製造方法
JP2950244B2 (ja) 半導体装置の製造方法
JP3033525B2 (ja) 半導体装置の製造方法
JPH05102074A (ja) Mosトランジスタ
JP2746100B2 (ja) 半導体装置の製造方法
JP2001015754A (ja) 半導体素子の電導性ライン形成方法
JPH06177067A (ja) 半導体集積回路装置の製造方法
KR100702118B1 (ko) 반도체 소자의 제조방법
JP3640079B2 (ja) Cmosトランジスタの製造方法
JP3893997B2 (ja) 半導体装置の製造方法
TW409317B (en) Manufacture of semiconductor device and semiconductor device
JPH08195489A (ja) Mos型半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees