JP3673515B2 - ジッタ発生器 - Google Patents
ジッタ発生器 Download PDFInfo
- Publication number
- JP3673515B2 JP3673515B2 JP2002374647A JP2002374647A JP3673515B2 JP 3673515 B2 JP3673515 B2 JP 3673515B2 JP 2002374647 A JP2002374647 A JP 2002374647A JP 2002374647 A JP2002374647 A JP 2002374647A JP 3673515 B2 JP3673515 B2 JP 3673515B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- modulation signal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
本発明は、電圧制御発振器(以下、VCOと記す)の制御端子に印加する電圧を周期変化させてジッタ(位相変動または周波数変動)のある信号を発生させるジッタ発生器において、高速なジッタを与えるための技術に関する。
【0002】
【従来の技術】
ディジタル信号を伝送するシステムでは、ディジタル信号のジッタが大きくなると、データを正常に伝送できなくなる。
【0003】
このため、これらの伝送システムがどのくらいのジッタに耐えられるかを予め測定する必要がある。
【0004】
このような測定の際には、ジッタ発生器から位相が周期的に変調されたクロック信号を発生し、そのクロック信号あるいはそのクロック信号に同期して発生させた特定パターンのデータ信号を測定対象に与えている。
【0005】
図10は、このような目的で用いられている従来のジッタ発生器10の構成を示している。
【0006】
このジッタ発生器10は、VCO11、中心周波数設定部12、変調信号発生部13および加算器14によって構成されている。
【0007】
VCO11は、制御端子11aに入力される信号の電圧に応じた周波数の信号を発振出力する。
【0008】
中心周波数設定部12は、VCO11の出力信号Jの中心周波数を設定するための直流の周波数設定信号Vdを出力する。
【0009】
なお、この中心周波数設定部12は、VCO11の出力信号Jの中心周波数を安定化するために、PLL構成、即ち、VCO11の出力信号を分周器等で低い周波数に変換し、その変換出力と基準信号との位相差を位相比較器で検出し、その位相差信号からLPF(低域通過フィルタ)によって抽出した直流信号成分を、VCO11の出力信号の中心周波数を所定値にロックさせるための周波数設定信号Vdとして出力する構成が多く用いられている。
【0010】
また、変調信号発生部13は、VCO11の出力信号の周波数を変調するための交流の変調信号Vmを出力する。
【0011】
加算器14は、演算増幅器によって構成され、中心周波数設定部12から出力される周波数設定信号Vdと変調信号発生部13から出力される変調信号Vmとをアナログ加算し、その加算信号をVCO11の制御端子11aに入力して、周波数設定信号Vdの電圧に対応した周波数を中心周波数とし、変調信号Vmに応じて位相(周波数)が周期的に変化する信号(ジッタ信号)Jを、VCO11から出力させる。
【0012】
なお、上記したようにPLL構成の中心周波数設定部12を用いた従来のジッタ発生器は、特許文献1に記載されている。
【0013】
【特許文献1】
特開2000−230953 段落番号0024〜0026、図2
【0014】
【発明が解決しようとする課題】
ところが、ジッタ発生器に要求にされる出力信号の周波数は、データ伝送システムの伝送速度の高速化にともなって年々高くなっており、上記構成の従来のジッタ発生器10ではその高速化に対応できなくなっている。
【0015】
即ち、従来では約10Gbpsのビットレートで約80MHzの変調信号によって位相変調していたが、近年では、その4倍の約40Gbpsのビットレートで320MHzの変調信号による変調が要求されている。
【0016】
ここで、VCO11の発振周波数は40GHzにも対応でき、また逓倍技術を用いればさらに高い周波数にも対応することが可能である。
【0017】
ところが、前記したように、演算増幅器を用いた加算器14で320MHzに対応できるものは少なくまた高価であり、今後さらに高速化された場合に対応できなくなる恐れがある。
【0018】
本発明は、この問題を解決して、高速なジッタを与えることができるジッタ発生器を提供することを目的としている。
【0019】
【課題を解決するための手段】
前記目的を達成するために、本発明の請求項1のジッタ発生器は、
制御端子(21a)に入力される信号の電圧に応じた周波数の信号を出力する電圧制御発振器(21)と、
前記電圧制御発振器の出力信号の中心周波数を設定するための直流の周波数設定信号を出力する中心周波数設定部(22)と、
前記電圧制御発振器の出力信号の周波数を変調するための交流の変調信号を出力する変調信号発生部(23)とを有し、
前記中心周波数設定部から出力される周波数設定信号と前記変調信号発生部から出力される変調信号とを加算した信号を前記電圧制御発振器の制御端子に入力して、該電圧制御発振器から前記変調信号に応じて位相または周波数が周期変動する信号を出力するジッタ発生器において、
前記中心周波数設定部をその出力端から見たインピーダンスが、前記変調信号の周波数を含む周波数の交流信号に対して特定値となるように設定し、
前記変調信号発生部をその出力端からみたインピーダンスが、前記変調信号の周波数を含む周波数の交流信号に対して前記特定値となり、且つ直流を阻止するように設定し、
前記電圧制御発振器の制御端子の前記変調信号の周波数を含む周波数の交流信号および直流信号に対する入力インピーダンスが、前記特定値に対して十分大きくなるように設定するとともに、
前記中心周波数設定部の出力端と前記変調信号発生部の出力端とを前記電圧制御発振器の制御端子に直結し、
さらに、前記中心周波数設定部の出力端から前記電圧制御発振器の制御端子までの間、または前記変調信号発生部の出力端から前記電圧制御発振器の制御端子までの間の少なくとも一方を、前記特定値に等しい特性インピーダンスの伝送線路(25a、25b)を介して接続したことを特徴としている。
【0020】
また、本発明の請求項2のジッタ発生器は、請求項1のジッタ発生器において、
前記中心周波数設定部は、前記特定値と等しい抵抗値の抵抗(22d)を介して前記周波数設定信号を出力するように構成され、
前記変調信号発生部は、前記変調信号を通過させ直流を阻止するコンデンサ(23c)と、該コンデンサに直列接続され前記特定値と等しい抵抗値の抵抗(23d)とを介して前記変調信号を出力するように構成されていることを特徴としている。
【0021】
また、本発明の請求項3のジッタ発生器は、請求項1または請求項2のジッタ発生器において、
前記中心周波数設定部は、
前記電圧制御発振器の出力信号を受けて、その信号の周波数を低い周波数に変換する周波数変換器(22a、22f、22g)と、
前記周波数変換器の出力信号と、所定の基準信号の位相を比較する位相比較器(22b)と、
前記位相比較器の出力信号を受けてその直流成分を抽出するフィルタ部(22c)とを有し、
前記フィルタ部で抽出された直流成分を前記周波数設定信号として前記電圧制御発振器の制御端子に与えて、前記電圧制御発振器の出力信号の中心周波数を一定値に保持するように制御することを特徴としている。
【0023】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
図1は、本発明を適用したジッタ発生器20の構成を示している。
【0024】
図1に示しているように、このジッタ発生器20は、VCO21、PLL構成の中心周波数設定部22、変調信号発生部23を有している。
【0025】
VCO21は、所定の周波数帯(例えば40GHz帯)で制御端子21aに入力される信号の電圧に応じて周波数が変化する信号(ジッタ信号)Jを発振出力するものである。なお、信号の周波数の変化は、基準位相に対する位相変化を伴うものであるから、周波数が変化するということは位相が変化することを含んでいる。
【0026】
このVCO21は、図2に示すように、内部の発振回路の一部を構成する可変容量ダイオード21bとコンデンサ21cとの接続点に制御端子21aから入力される電圧を抵抗値が大きい抵抗21d(あるいはインピーダンスが高いチョークコイル)を介して逆バイアスに印加して発振周波数を可変する構造であるため、後述する変調信号Vmの周波数を含む周波数の交流信号および直流信号に対する制御端子21aの入力インピーダンスは、後述する特定値Zrに比べて十分に高く(理論上はともに無限大)なっている。
【0027】
なお、このVCO21は、独立したシールドケース内に形成され、その外表部に同軸コネクタ型の複数の端子(制御端子21aを含む)が設けられたユニット構造のものでもよいし、他の回路が実装されているプリント基板上に回路素子を実装して形成されたものであってもよい。
【0028】
中心周波数設定部22は、VCO21の出力信号Jの中心周波数を設定するための直流の周波数設定信号Vdを出力するものであり、図1にその構成例を示しているように、分周器22a、位相比較器22b、フィルタ部22c、整合用の抵抗22dによって構成されている。
【0029】
分周器22aは、VCO21の出力信号Jを低い周波数に変換するための周波数変換器であり、VCO21の出力信号JをN(整数)分周して位相比較器22bに出力する。
【0030】
位相比較器22bは位相周波数比較型のものであり、分周器22aの出力信号と所定周波数の基準信号Rとの位相比較を行ない、その位相差に対応してその平均電圧が変化する信号をフィルタ部22cに出力する。
【0031】
フィルタ部22cは、位相比較器22bの出力信号から基準信号Rの周波数成分を除去するキャリアフィルタと演算増幅器を用いたアクティブ型のLPF(ラグリード型)とで構成され、分周器22aの出力信号の中心周波数と基準信号Rの周波数と差により生じる直流成分信号を抽出し、これを周波数設定信号Vdとして抵抗22dを介して出力する。
【0032】
この周波数設定信号VdをVCO21の制御端子21aに与えることにより、VCO21の出力信号Jの中心周波数が基準信号Rの周波数のN倍に保持される。
【0033】
なお、抵抗22dは、中心周波数設定部22をその出力端からみたインピーダンスが、直流および変調信号Vmの周波数を含む周波数の交流信号に対して特定値Zr(例えば50Ω)となるように設定するためのものであり、前記したように、フィルタ部22cとして演算増幅器によるアクティブ型LPFを用いた場合、フィルタ部22cの出力インピーダンスは直流および交流に対して非常に低い。したがって、抵抗22dの抵抗値は特定値Zrと等しい。
【0034】
この構成の中心周波数設定部22の場合、VCO21の出力信号Jの中心周波数は、基準信号Rの周波数を分周器22aの分周比N倍した値となり、基準信号Rの周波数や分周器22aの分周比Nを選択することで、VCO21の出力信号Jの中心周波数を、VCO21の周波数可変帯域内で任意に設定することができ、これを安定に保持することができる。
【0035】
また、変調信号発生部23は、VCO21の出力信号Jの周波数を周期的に変調するための交流(例えば320MHz)の変調信号Vmを出力する。
【0036】
この変調信号発生部23は、例えば図1に示しているように、所定周波数(例えば320MHz)で所定振幅の正弦波信号を発振出力する発振器23a、発振器23aの出力信号を増幅する増幅器23b、増幅器23bの出力に直列に接続され、直流分を阻止し変調信号Vmを損失なく通過させるコンデンサ23c、コンデンサ23cに直列に接続され、変調信号発生部23をその出力端からみたインピーダンスが、変調信号Vmの周波数を含む周波数の交流信号に対して前記特定値Zrとなるように設定するための整合用の抵抗23dとによって構成されている。
【0037】
なお、増幅器23b自体の出力インピーダンスが特定値Zrに等しい場合には、この抵抗23dを省略することができる。
【0038】
中心周波数設定部22の出力端とVCO21の制御端子21aとの間および変調信号発生部23の出力端とVCO21の制御端子21aとの間は、特定値Zrと等しい特性インピーダンスの伝送線路25a、25bを介して直結されている。この伝送線路25a、25bは、VCO21の制御端子21aの構造に応じたものを用いる。
【0039】
例えば、VCO21が前記したように独立したシールドケースを有し、制御端子21aが同軸コネクタで構成されている場合には、その制御端子21aに2分岐コネクタを接続し、その2分岐コネクタの2つの分岐端子部と中心周波数設定部22の出力端および変調信号発生部23の出力端との間を接続する伝送線路25a、25bとして特性インピーダンスZrの同軸ケーブルを用いる。
【0040】
また、VCO21が他の回路と共通のプリント基板上に実装されていて、制御端子21aが前記した抵抗21d(あるいはチョークコイル)の一端部である場合には、その一端部と中心周波数設定部22の出力端および変調信号発生部23の出力端の間を接続する伝送線路25a、25bとして、基板上にパターン形成した特性インピーダンスZrのストリップ線路(例えばマイクロストリップ線路)を用いる。
【0041】
このように、この実施形態のジッタ発生器20では、中心周波数設定部22をその出力端から見たインピーダンスが、変調信号Vmの周波数を含む周波数の交流信号に対して特定値Zrとなるように設定し、変調信号発生部23をその出力端からみたインピーダンスが、変調信号Vmの周波数を含む周波数の交流信号に対して特定値Zrとなり、且つ直流を阻止するように設定し、VCO21の制御端子21aの変調信号Vmの周波数を含む周波数の交流信号および直流信号に対する入力インピーダンスが、特定値Zrに対して十分大きくなるように設定するとともに、中心周波数設定部22の出力端と変調信号発生部23の出力端とをVCO21の制御端子21aに直結しているので、従来のような演算増幅器による加算器を用いることなく、中心周波数設定部22から出力される周波数設定信号Vdと変調信号発生部23から出力される変調信号Vmとの加算信号を、VCO21の制御端子21aに与えることができ、高速なジッタを実現できる。
【0042】
即ち、中心周波数設定部22の出力端は、伝送線路25aを介してVCO21の制御端子21aに接続され、さらに伝送線路25bを介して変調信号発生部23の出力端に接続されているが、前記したように、VCO21の制御端子21aの直流に対する入力インピーダンスはほぼ無限大で、しかも、変調信号発生部23の出力端から内部への直流の流入はコンデンサ23cによって規制されているので、中心周波数設定部22から出力される直流の周波数設定信号Vdは電圧降下を受けることなく、VCO21の制御端子21aおよび変調信号発生部23の出力端に印加される。
【0043】
一方、変調信号発生部23から出力される交流の変調信号Vmは、特性インピーダンスZrの伝送線路25b、25aを経由して中心周波数設定部22の出力端で特定値Zrの抵抗22dによって整合した状態で終端され、その間のラインには、前記したように周波数設定信号Vdが印加されているから、制御端子21aには、図3に示すように、直流の周波数設定信号Vdと、0ボルトを中心として正弦的に変化する変調信号Vmとが加算された信号Vd+Vmが入力されることになる。しかも、上記したように変調信号Vmは整合状態にあるので、反射等による電圧の乱れは生じず、制御端子21aに正確に印加される。
【0044】
したがって、VCO21は、この制御端子21aに印加されている信号のうちの周波数設定信号Vdに対応した中心周波数で、変調信号Vmに対応して位相がまたは周波数が周期変化する信号Jを出力する。
【0045】
また、このように変調信号発生部23の出力端を伝送線路25bを介してVCO21の制御端子21aに直結しているので、変調信号Vmの周波数に制限がなくなり、VCO21の可変周波数帯域の上限まで変調信号の周波数を高くすることができる。
【0046】
また、中心周波数設定部22の出力端からVCO21の制御端子21aまでの間および変調信号発生部23の出力端からVCO21の制御端子21aまでの間を、特定値Zrに等しい特性インピーダンスの伝送線路25a、25bを介して接続したものでは、VCO21に対して、中心周波数設定部22および変調信号発生部23を離れた位置に配置することができ、ジッタ発生器としての各回路の配置の自由度が大きくなり、設計が容易となる。
【0047】
なお、この実施形態のジッタ発生器20では、PLL構成の中心周波数設定部22によってVCO21の出力信号Jの中心周波数を設定するとともにその周波数を安定化しているが、VCO21自体の中心周波数の安定度が高い場合には、上記のPLL構成ではなく、図4に示すように、単に電圧可変型の直流電源22eの出力端子に抵抗22dを接続したものを中心周波数設定部22として用いることもできる。
【0048】
また、前記した中心周波数設定部22では、VCO21の出力信号Jの周波数を低い周波数に変換するための周波数変換器として分周器22aを用いていたが、周波数変換器として、図5に示しているように、VCO21の出力信号Jと所定周波数の局発信号Lとをミキサ22fに入力して、そのミキサ22fの出力に現れる両信号の和の周波数成分と差の周波数成分のうち、差の周波数成分をフィルタ22gで抽出する構成を用いてもよく、これを複数段用いてもよい。
【0049】
また、分周と信号ミキシングとを併用して、例えば図6に示すように、フィルタ22gの出力信号を分周器22aで分周したり、図示しないが、逆に分周器22aの出力をミキサ22fとフィルタ22gとによってさらに低い周波数に変換してもよい。
【0050】
また、上記実施形態では、中心周波数設定部22の出力端とVCO21の制御端子21aの間および変調信号発生部23の出力端とVCO21の制御端子21aの間を、特定値Zrに等しい特性インピーダンスの伝送線路25a、25bを介して直結していたが、伝送線路25a、25bを介さずに図7に示すように、、中心周波数設定部22の出力端とVCO21の制御端子21aの間および変調信号発生部23の出力端とVCO21の制御端子21aの間を最短距離で直結してもよい。
【0051】
また、図8のように、中心周波数設定部22の出力端とVCO21の制御端子21aの間を伝送線路25aを介して接続し、変調信号発生部23の出力端とVCO21の制御端子21aの間を伝送線路を介さずに最短距離で直結してもよく、反対に、図9のように、中心周波数設定部22の出力端とVCO21の制御端子21aの間を伝送線路を介さずに最短距離で直結し、変調信号発生部23の出力端とVCO21の制御端子21aの間を伝送線路25bを介して接続してもよい。
【0052】
このように、中心周波数設定部22の出力端からVCO21の制御端子21aまでの間または変調信号発生部23の出力端からVCO21の制御端子21aまでの間のいずれか一方を、特定値Zrに等しい特性インピーダンスの伝送線路を介して接続した場合でも、VCO21に対して、中心周波数設定部22または変調信号発生部23の一方を離れた位置に配置することができ、ジッタ発生器としての各回路の配置の自由度が大きくなり、設計が容易となる。
【0053】
【発明の効果】
以上説明したように、本発明のジッタ発生器は、中心周波数設定部をその出力端から見たインピーダンスが、変調信号の周波数を含む周波数の交流信号に対して特定値となるように設定し、変調信号発生部をその出力端からみたインピーダンスが、変調信号の周波数を含む周波数の交流信号に対して特定値となり、且つ直流を阻止するように設定し、電圧制御発振器の制御端子の変調信号の周波数を含む周波数の交流信号および直流信号に対する入力インピーダンスが、特定値に対して十分大きくなるように設定するとともに、中心周波数設定部の出力端と変調信号発生部の出力端とを電圧制御発振器の制御端子に直結している。
【0054】
このため、従来のような演算増幅器による加算器を用いることなく、中心周波数設定部から出力される周波数設定信号と変調信号発生部から出力される変調信号との加算信号を、電圧制御発振器の制御端子に与えることができ、高速なジッタを実現できる。
【0055】
また、中心周波数設定部の出力端から電圧制御発振器の制御端子までの間、または変調信号発生部の出力端から電圧制御発振器の制御端子までの間の少なくとも一方を、特定値に等しい特性インピーダンスの伝送線路を介して接続したものでは、電圧制御発振器に対して、中心周波数設定部または変調信号発生部の少なくとも一方を離れた位置に配置することができ、ジッタ発生器としての各回路の配置の自由度が大きくなり、設計が容易となる。
【図面の簡単な説明】
【図1】本発明の実施形態のジッタ発生器の構成を示す図
【図2】実施形態の要部の回路を示す図
【図3】VCO21の制御端子21aに印加される電圧を示す図
【図4】要部の変形例を示す図
【図5】要部の変形例を示す図
【図6】要部の変形例を示す図
【図7】要部の変形例を示す図
【図8】要部の変形例を示す図
【図9】要部の変形例を示す図
【図10】従来のジッタ発生器の構成を示す図
【符号の説明】
20……ジッタ発生器、21……VCO(電圧制御発振器)、21a……制御端子、22……中心周波数設定部、22a……分周器、22b……位相比較器、22c……フィルタ部、22d……抵抗、22e……直流電源、22f……ミキサ、22g……フィルタ、23……変調信号発生部、23a……発振器、23b……増幅器、23c……コンデンサ、23d……抵抗、25a、25b……伝送線路
Claims (3)
- 制御端子(21a)に入力される信号の電圧に応じた周波数の信号を出力する電圧制御発振器(21)と、
前記電圧制御発振器の出力信号の中心周波数を設定するための直流の周波数設定信号を出力する中心周波数設定部(22)と、
前記電圧制御発振器の出力信号の周波数を変調するための交流の変調信号を出力する変調信号発生部(23)とを有し、
前記中心周波数設定部から出力される周波数設定信号と前記変調信号発生部から出力される変調信号とを加算した信号を前記電圧制御発振器の制御端子に入力して、該電圧制御発振器から前記変調信号に応じて位相または周波数が周期変動する信号を出力するジッタ発生器において、
前記中心周波数設定部をその出力端から見たインピーダンスが、前記変調信号の周波数を含む周波数の交流信号に対して特定値となるように設定し、
前記変調信号発生部をその出力端からみたインピーダンスが、前記変調信号の周波数を含む周波数の交流信号に対して前記特定値となり、且つ直流を阻止するように設定し、
前記電圧制御発振器の制御端子の前記変調信号の周波数を含む周波数の交流信号および直流信号に対する入力インピーダンスが、前記特定値に対して十分大きくなるように設定するとともに、
前記中心周波数設定部の出力端と前記変調信号発生部の出力端とを前記電圧制御発振器の制御端子に直結し、
さらに、前記中心周波数設定部の出力端から前記電圧制御発振器の制御端子までの間、または前記変調信号発生部の出力端から前記電圧制御発振器の制御端子までの間の少なくとも一方を、前記特定値に等しい特性インピーダンスの伝送線路(25a、25b)を介して接続したことを特徴とするジッタ発生器。 - 前記中心周波数設定部は、前記特定値と等しい抵抗値の抵抗(22d)を介して前記周波数設定信号を出力するように構成され、
前記変調信号発生部は、前記変調信号を通過させ直流を阻止するコンデンサ(23c)と、該コンデンサに直列接続され前記特定値と等しい抵抗値の抵抗(23d)とを介して前記変調信号を出力するように構成されていることを特徴とする請求項1記載のジッタ発生器。 - 前記中心周波数設定部は、
前記電圧制御発振器の出力信号を受けて、その信号の周波数を低い周波数に変換する周波数変換器(22a、22f、22g)と、
前記周波数変換器の出力信号と、所定の基準信号の位相を比較する位相比較器(22b)と、
前記位相比較器の出力信号を受けてその直流成分を抽出するフィルタ部(22c)とを有し、
前記フィルタ部で抽出された直流成分を前記周波数設定信号として前記電圧制御発振器の制御端子に与えて、前記電圧制御発振器の出力信号の中心周波数を一定値に保持するように制御することを特徴とする請求項1または請求項2記載のジッタ発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002374647A JP3673515B2 (ja) | 2002-12-25 | 2002-12-25 | ジッタ発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002374647A JP3673515B2 (ja) | 2002-12-25 | 2002-12-25 | ジッタ発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004208020A JP2004208020A (ja) | 2004-07-22 |
JP3673515B2 true JP3673515B2 (ja) | 2005-07-20 |
Family
ID=32812608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002374647A Expired - Fee Related JP3673515B2 (ja) | 2002-12-25 | 2002-12-25 | ジッタ発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3673515B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100960118B1 (ko) * | 2007-12-17 | 2010-05-27 | 한국전자통신연구원 | 클럭 지터 발생 장치 및 이를 포함하는 시험 장치 |
-
2002
- 2002-12-25 JP JP2002374647A patent/JP3673515B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004208020A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100884170B1 (ko) | 위상동기루프용 디지털 위상 검출기 | |
TW480825B (en) | Low jitter phase-locked loop with duty-cycle control | |
Razavi | Design of monolithic phase-locked loops and clock recovery circuits-A tutorial | |
US7236024B2 (en) | Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions | |
CN108768539B (zh) | 光子型微波二分频方法及光子型微波二分频器 | |
US20070297553A1 (en) | Clock offset compensator | |
JP4312844B2 (ja) | 刻時、メッセージ配送等のためのシステム、方法及びその装置 | |
CN103944561A (zh) | 基于声光移频器的光锁相环实现系统及实现方法 | |
JP4138424B2 (ja) | クロック変換器およびそのクロック変換器を備えた電子機器 | |
US5598130A (en) | Phase modulator capable of individually defining modulation degree and modulation frequency | |
JP2005072875A (ja) | 広帯域変調pllおよびその変調度調整方法 | |
JP3673515B2 (ja) | ジッタ発生器 | |
US7839965B2 (en) | High-speed serial data link with single precision clock source | |
US20070237333A1 (en) | FM transmitter using switched capacitor filter | |
JP3898839B2 (ja) | 送信機 | |
US6809585B2 (en) | Frequency modulation system and method | |
US6163232A (en) | Frequency/phase modulator using a digital synthesis circuit in a phase locked loop | |
JPH1041816A (ja) | 信号発生器 | |
JP2002314517A (ja) | クロック信号伝送方法とクロック信号送信及び受信装置、画像表示応用機器及び情報携帯端末機器 | |
CN210899137U (zh) | 一种高过载近距测距射频电路 | |
JP2006254060A (ja) | 多周波出力位相同期発振器 | |
JP2003084857A (ja) | クロック信号伝送方法、クロック信号送信受信装置、画像表示応用機器 | |
JP3291896B2 (ja) | 直交変復調回路 | |
JP3399059B2 (ja) | 切換え型復調回路 | |
KR100285961B1 (ko) | 광송신기의디더제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050422 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |