JP3669900B2 - アクティブマトリクス液晶パネルの欠陥検出方法 - Google Patents
アクティブマトリクス液晶パネルの欠陥検出方法 Download PDFInfo
- Publication number
- JP3669900B2 JP3669900B2 JP2000207856A JP2000207856A JP3669900B2 JP 3669900 B2 JP3669900 B2 JP 3669900B2 JP 2000207856 A JP2000207856 A JP 2000207856A JP 2000207856 A JP2000207856 A JP 2000207856A JP 3669900 B2 JP3669900 B2 JP 3669900B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- active matrix
- crystal panel
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス液晶パネルの欠陥検出方法に関する。
【０００２】
【従来の技術】
近年、コンピュータやワードプロセッサなどに付設される表示装置として、液晶等を表示媒体とするフラット型の表示パネルが普及している。特に、Ｓ−ＶＧＡ（８００×６００絵素）、ＸＧＡ（１０２４×７６８絵素）、Ｓ−ＸＧＡ（１２８０×１０２４絵素）、Ｕ−ＸＧＡ（１６００×１２００絵素）等の高解像度が要求される表示装置には、アクティブマトリクス液晶パネルを備えた液晶表示装置がよく用いられている。
【０００３】
このアクティブマトリクス液晶パネルは、対向電極を有する対向基板がアクティブマトリクス基板に所定の間隙をもって対向して配設され、その間隙に液晶層を形成している。
【０００４】
アクティブマトリクス基板は、絶縁基板上に複数の絵素電極とその絵素電極に接続されたスイッチング素子とをマトリクス状に設け、そのスイッチング素子に接続される走査線と信号線とを相互に交差するように配設した構成になっている。スイッチング素子としては、薄膜トランジスタのような三端子素子のほかに、ＭＩＭ（金属−絶縁層−金属）やダイオードなどの二端子素子も用いられる。
【０００５】
図１は、アクティブマトリクス液晶パネルの一例を示す等価回路図である。アクティブマトリクス基板は、例えばガラス等の絶縁基板上に走査線１、走査線端子１ａ、信号線２、信号線端子２ａ、共通線３、共通線端子３ａと、薄膜トランジスタ４及び絵素電極５が形成されているものである。
【０００６】
走査線１、走査線端子１ａ、信号線２、信号線端子２ａ、共通線３、共通線端子３ａは金属膜から成り、薄膜トランジスタ４は金属膜、半導体膜、酸化膜の積層構造から成り、絵素電極５は透明電導膜であるＩＴＯ膜から成る。これらは、スパッタ蒸着やＣＶＤによる膜形成工程、フォトリソグラフィ工程、エッチング工程などによって形成される。
【０００７】
走査線１と信号線２とは絶縁膜（図示せず）を間に介し、且つ、交差するように配置され、その交差部にスイッチング素子として薄膜トランジスタ４が配されている。薄膜トランジスタ４のゲート電極６に走査線１が、ソース電極７に信号線２が、ドレイン電極８に絵素電極５が各々接続されている。
【０００８】
共通線３は、各走査線１に平行に、且つ、信号線２とは間に絶縁膜（図示せず）を介して形成されている。共通線３は全て共通線端子３ａを介して短絡されている。
【０００９】
また、走査線１と平行に冗長配線９が設けられ、各冗長配線９の両端には冗長配線端子９ａが設けられている。この冗長配線９は、高精細アクティブマトリクス液晶パネルにおいて信号線２や走査線１が極めて細く形成されるために発生する断線を救済することを目的として、各信号線２に対して絶縁膜（図示せず）を介して交差するように配設されている。
【００１０】
１０は、液晶を間に挟んでアクティブマトリクス基板と対向する対向基板（図１において図示せず）に設けられたＩＴＯ膜からなる対向電極１１と、アクティブマトリクス基板上の絵素電極５との間の絵素容量である。１２は、絵素電極５と共通線３との間の補助容量である。
【００１１】
ノーマリホワイト型アクティブマトリクス液晶パネルの場合、図２に示すように液晶１４を間に挟んで対向する対向基板１５とアクティブマトリクス基板１６は、偏光板１７ａ及び１７ｂとポリイミド系の配向膜１８ａ及び１８ｂを備えている。
【００１２】
対向基板１５の対向面とは反対の面１５Ａ上には、偏光板１７ａが配設されている。一方、アクティブマトリクス基板１６の対向面とは反対の面１６Ｂ上にも、偏光板１７ｂが配設されている。偏光板１７ａと偏光板１７ｂは、互いに軸方向が直角になっている。
【００１３】
対向基板１５の対向面１５Ｂ上には、カラーフィルタ１９及び配向膜１８ａが配設されている。一方、アクティブマトリクス基板１６の対向面１６Ａ上にも、配向膜１８ｂが配設されている。配向膜１８ａの溝方向と偏光板１７ａの軸方向は一致している。同様に、配向膜１８ｂの溝方向と偏光板１７ｂの軸方向も一致している。
【００１４】
絵素容量１０に電圧が印加されない場合、液晶分子は配向膜の溝に沿って配列するので、バックライト（図示せず）から照射される光は液晶パネルを通過する。一方、絵素容量１０に電圧が印加された場合、液晶分子は電界に沿って配列するので、照射する光は液晶パネルを通過できない。従って、絵素容量１０に印加する電圧の有無で、画像の”白””黒”が決定される。また、絵素容量１０に印加する電圧を中間電位に設定すると中間色を得ることができる。絵素容量１０への電圧印加は信号線２から薄膜トランジスタ４を介して行われ、走査線１から入力される信号に基づき薄膜トランジスタ４のゲート電極６が駆動されることによって、信号線２に接続されたソース電極７と、絵素容量１０の一方の電極である絵素電極５に接続されたドレイン電極８との電気的接続が制御される。
【００１５】
カラーフィルタ１９には、マトリクス状に配置された絵素容量１０に対応して赤、緑、青に着色された着色層が設けられており、液晶１４を透過した光を着色光（赤、緑、青）にする。絵素容量１０への電圧印加を制御することで赤、緑、青の３色の光量をバランス調整して所望の色を得ることができる。
【００１６】
なお、アクティブマトリクス液晶パネルには、上述した構造以外に、走査線、信号線及びスイッチング素子を覆うように設けられた絶縁膜の上に絵素電極が設けられた構造や二つの偏光板の軸方向を同一にしたノーマリブラック型構造など様々な構造のものがある。
【００１７】
【発明が解決しようとする課題】
アクティブマトリクス液晶パネルにおいて、高解像度、高開口率が要求されている現在、信号線や走査線は勿論のこと、それらに隣接する絵素電極や接続された各端子のピッチは極めて小さくなっており、欠陥の発生が増加している。
【００１８】
そこで、これらの欠陥を早期発見するために、液晶表示装置を駆動させるドライバを実装する前のアクティブ液晶パネルの段階において点灯検査による欠陥検出を行い、後工程への不良品の流出を防止したり、あるいは、欠陥位置を特定しその欠陥を修正したりすることで、液晶表示装置のコスト削減を図るようにしている。
【００１９】
従来のアクティブマトリクス液晶パネルの欠陥検出方法としては、信号線を全て短絡させる配線を設けて欠陥検出を行なう方法や、信号線と同数のピンを用いて欠陥検出を行なう方法がある。
【００２０】
これらの欠陥検出方法は、電圧無印加時に照射光を透過させるノーマリホワイト型アクティブマトリクス液晶パネルの場合には、全ての信号線に０（V）ではない同一のデータ信号を与え、かつ、全ての走査線に同一の走査信号を与えて全ての薄膜トランジスタをオンにする。これにより、全ての絵素容量に電圧が印加されるので欠陥がなければ表示画面全体が黒色になるが、欠陥がある場合その部位では白や赤や緑や青になる。これにより、欠陥の検出が可能になる。
【００２１】
しかし、全ての信号線に同一のデータ信号を入力した場合、絵素電極を挟んで両側に設けられた２つの信号線のうち薄膜トランジスタを介して絵素電極と接続された信号線（以下、自己の信号線という）と絵素電極との間で短絡した点欠陥が存在する場合と、もう一つの信号線（以下、隣の信号線という）と絵素電極との間で短絡した点欠陥が存在する場合との識別ができなかった。
【００２２】
そのため、カラーフィルタが図３（ａ）に示すストライプ型カラーフィルタ１９ａであるカラー表示用ノーマリホワイト型アクティブマトリクス液晶パネルの欠陥検出方法として、信号線を２本おきに選択した第１の信号線群（赤表示用）、第１の信号線群の左隣にある第２の信号線群（緑表示用）、第２の信号線群の左隣にある第３の信号線群（青表示用）の３つに分類し、そのうち２つの信号線群に所定の交流電圧信号を入力し、残り１つの信号線群に０（V）の電圧信号を入力する方法が特開平７−５４８１号公報で提案されている。尚、図３中のＲは赤色の着色層が設けられた部位を示し、Ｇは緑色の着色層が設けられた部位を示し、Ｂは青色の着色層が設けられた部位を示している。
【００２３】
この欠陥検出方法では、赤表示を行う第１の信号線群に０（V）の電圧信号を与え、残りの２つの信号線群に所定の交流電圧信号を与えて、表示画面を赤表示させる。次に、緑表示を行う第２の信号線群に０（V）の電圧信号を与え、残りの２つの信号線群に所定の交流電圧信号を与えて、表示画面を緑表示させる。続いて青表示を行う第３の信号線群に０（V）の電圧信号を与え、残りの２つの信号線群に所定の交流電圧信号を与えて、表示画面を青表示させる。
【００２４】
このような表示を行っているときに、本来の表示部分とは異なる余分な箇所に表示がなされたり、または本来の表示部分のうちで他の絵素とは異なる色具合になった場合は、その部位に欠陥が存在することを示している。このように欠陥の存在が目視による観察にて検出される。
【００２５】
しかし、この検出方法では表示画面に各色を順に表示させるので、短絡した信号線が自己の信号線であるか隣の信号線であるのかの識別は可能になるが、検査時の画面が赤や緑や青の色画面であるため見づらく、欠陥部位を見落とす場合があった。
【００２６】
また、カラーフィルタが図３（ｂ）に示すモザイク型カラーフィルタ１９ｂであったり、図３（ｃ）に示すデルタ型カラーフィルタ１９ｃであった場合、検査時の画面が単色の色画面にならないため、欠陥部位の検出は困難であった。
【００２７】
本発明は、上記の問題点に鑑み、短絡した信号線の検出が可能なアクティブマトリクス液晶パネルの欠陥検出方法を提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るアクティブマトリクス液晶パネルの欠陥検出方法においては、アクティブマトリクス液晶パネルの走査線にパルス電圧である走査信号を入力するとともに、前記走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、前記走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ前記走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、前記走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、のうち第１のデータ信号と残りのデータ信号の一方を選択し、その選択された２つのデータ信号を前記液晶パネルの信号線の位置に応じて、前記液晶パネルの各信号線に割り当てて入力する構成としている。
【００２９】
また、本発明に係るアクティブマトリクス液晶パネルの欠陥検出方法においては、アクティブマトリクス液晶パネルの走査線のうち１本おきに選択した走査線にパルス電圧である第１の走査信号を入力し、前記選択された走査線以外の走査線に第１の走査信号の立ち下がりエッジ近傍で立ち上がるパルス電圧である第２の走査信号を入力するとともに、第１の走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、第１の走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ第２の走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、第２の走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、のうち２つのデータ信号を選択し、選択された前記２つのデータ信号を前記アクティブマトリクス液晶パネルの信号線の位置に応じて、前記アクティブマトリクス液晶パネルの各信号線に割り当てて入力する構成としている。
【００３０】
また、前記液晶パネルの信号線のうち２本おきに選択した信号線には、他の信号線に入力したデータ信号と異なるデータ信号を入力する構成にしてもよい。さらに、前記２つのデータ信号の選択を複数組み合わせる構成にしてもよい。
【００３１】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。まず、本発明を適用するカラー表示用アクティブマトリクス液晶パネルについて説明する。本発明を適用するカラー表示用アクティブマトリクス液晶パネルは図３（ａ）に示すようなストライプ型カラーフィルタを備えており、偏光板の軸方向は図２に示すようなノーマリホワイト型になっている。なお、額縁部以外は図１に示す等価回路構成と同じであるため、説明を省略する。
【００３２】
図４は、本発明に係る欠陥検出方法を適用するカラー表示用アクティブマトリクス液晶パネルの外部接続用端子が形成される額縁部２０である。信号線２は、信号線端子２ａの外側に信号線延長部２ｂを設けている。信号線延長部２ｂの上には、絶縁膜１３が形成され、更に絶縁膜１３の上には信号線２に対して交差（例えば直交）するように、３本の検査用配線２１ａ、２１ｂ、２１ｃが配設されている。
【００３３】
各検査用配線２１ａ〜２１ｃと信号線延長部２ｂと交差する部分の一部には、貫通孔２２が設けられている。貫通孔２２は、検査用配線２１ａにおいて、信号線２のうち２本おきに配設されている赤表示用信号線２R上に設けられている。また、貫通孔２２は、検査用配線２１ｂにおいて、赤表示用信号線２Rの右隣に配設されている緑表示用信号線２G上に設けられている。また、貫通孔２２は、検査用配線２１ｃにおいて、緑表示用信号線２Gの右隣に配設されている青表示用信号線２B上に設けられている。
【００３４】
次に、このように構成されたアクティブマトリクス液晶パネルに対して、図５に示す走査信号Ｇ１を走査線１に、データ信号Ｓ１〜Ｓ３を信号線２に入力する。
【００３５】
図５は、区間Ｔ１〜Ｔ３における走査信号Ｇ１及びデータ信号Ｓ１〜Ｓ３を示している。区間Ｔ２a及びＴ２bではデータ信号Ｓ１〜Ｓ３の極性が区間Ｔ１a及びＴ１bと逆の信号波形になり、区間Ｔ３a及びＴ３bでは再び区間Ｔ１a及びＴ１bと同じ信号波形になる。このように、偶数区間（Ｔ１、Ｔ３、・・・）と奇数区間（Ｔ２、・・・）とで極性を替えることで、液晶が劣化することを防止している。
【００３６】
区間Ｔ２a及びＴ２b、区間Ｔ３a及びＴ３bともに、画面表示は区間Ｔ１a及びＴ１bと同じになるため、区間Ｔ２a及びＴ２bと区間Ｔ３a及びＴ３bについては説明を省略し、区間Ｔ１a及びＴ１bについてのみ説明する。
【００３７】
走査信号Ｇ１は、区間Ｔ１aではハイレベルになり、区間Ｔ１bではローレベルになるパルス電圧信号である。走査線１を介して、走査信号Ｇ１がゲート電極６に供給された薄膜トランジスタ４は、区間Ｔ１aではオン状態になり、区間Ｔ１bではオフ状態になる。
【００３８】
データ信号Ｓ１は、走査信号Ｇ１の立ち上がりパルスエッジと同期して極性が反転する電圧信号である。区間Ｔ１aでは極性が負から正に反転しているので、データ信号Ｓ１は区間Ｔ１a及びＴ１bともに正の電圧信号となる。
【００３９】
また、データ信号Ｓ２は、走査信号Ｇ１の立ち上がりパルスエッジと同期してその同期毎に極性が反転し、かつ、走査信号Ｇ１の立ち下がりパルスエッジと同期して０（V）となる電圧信号である。区間Ｔ１aでは極性が正に反転しているので、データ信号Ｓ２は区間Ｔ１aでは正で、区間Ｔ１bでは０（V）の電圧信号となる。
【００４０】
また、データ信号Ｓ３は、走査信号Ｇ１の立ち下がりパルスエッジと同期して極性が反転する電圧信号である。区間Ｔ１aでは正の電位であるので、データ信号Ｓ３は、区間Ｔ１aでは正で、区間Ｔ１bでは負の電圧信号となる。
【００４１】
ここで、走査信号Ｇ１及びデータ信号Ｓ１〜Ｓ３の入力パターンについて説明する。全ての走査線１に走査信号Ｇ１を入力する。また、検査用配線２１ｃにデータ信号Ｓ２を入力する。これにより、青表示用信号線２Bにはデータ信号Ｓ２が入力される。また、検査用配線２１ａ及び２１ｂにデータ信号Ｓ１を入力する。これにより、赤表示用信号線２R及び緑表示用信号線２Gにはデータ信号Ｓ１が入力される。この入力パターンを入力パターンIとする。
【００４２】
次に、他の入力パターンについて説明する。全ての走査線１に走査信号Ｇ１を入力する。また、検査用配線２１ｂにデータ信号Ｓ２を入力する。これにより、緑表示用信号２Gにはデータ信号Ｓ２が入力される。また、検査用配線２１ａ、２１ｃにはデータ信号Ｓ１を入力する。これにより、赤表示用信号線２R及び青表示用信号線２Bにはデータ信号Ｓ１が入力される。この入力パターンを入力パターンIIとする。
【００４３】
更に他の入力パターンについて説明する。全ての走査線１に走査信号Ｇ１を入力する。また、検査用配線２１ａにデータ信号Ｓ２を入力する。これにより、赤表示用信号線２Rにはデータ信号Ｓ２が入力される。また、検査用配線２１ｂ、２１ｃにはデータ信号Ｓ１を入力する。これにより、緑表示用信号線２G及び青表示用信号線２Bにはデータ信号Ｓ１が入力される。この入力パターンを入力パターンIIIとする。図６（ａ）は、それぞれのパターンのデータ信号を検査用配線２１ａ〜２１ｃに入力した場合に、信号線２に入力される信号を示したものである。
【００４４】
区間Ｔ１aでは、入力パターンI〜IIIのいずれの入力パターンについても、走査信号Ｇ１はハイレベルのため全ての薄膜トランジスタ４がオン状態であり、また、データ信号（Ｓ１又はＳ２）は正の値である。このため、全ての絵素電極５に正の電圧が印加され、絵素容量１０と補助容量１２は充電されることになる。本実施形態ではノーマリホワイト型アクティブマトリクス液晶パネルを用いているので、アクティブマトリクス液晶パネルに欠陥がない場合は、区間Ｔ１aではすべての画素が黒色表示となり、その結果黒色画面となる。
【００４５】
区間Ｔ１bでは、入力パターンI〜IIIのいずれの入力パターンについても、走査信号Ｇ１はローレベルのため全ての薄膜トランジスタ４がオフ状態になり、全ての絵素電極５が信号線２と接続されていない状態となる。このため、絵素容量１０と補助容量１２は区間Ｔ１aで充電した電荷を保持することになり、アクティブマトリクス液晶パネルに欠陥がない場合は、区間Ｔ１bにおいてもすべての画素が黒色表示となり、その結果黒色画面となる。これにより、画素表示は図６（ｂ）のようになる。
【００４６】
図６（ａ）のようなデータ信号を入力することで、絵素電極５と信号線２との短絡の検出が可能となる。図７（ａ）は、絵素電極と自己の信号線とが短絡している場合のアクティブマトリクス基板の等価回路を示している。尚、図１及び図４と同一の部分については同一の符号を付し、説明を省略する。
【００４７】
絵素電極５Rは短絡経路である抵抗Ｒ１を介して信号線２Rに短絡している。絵素電極５Rは抵抗Ｒ１を介して信号線２Rと短絡しているため、区間Ｔ１bにおいて薄膜トランジスタ４がオフになっても、絵素電極５Rと信号線２Rは電気的接続を保ったままになっている。従って、絵素電極５Rは区間Ｔ１bにおいて区間Ｔ１aで蓄えた電荷を保持することができなくなる。
【００４８】
入力パターンIとIIでは、区間Ｔ１bにおいても信号線２Rから正の電圧が絵素電極２Rに印加され続けるので、区間Ｔ１aで蓄えた電荷を保持できなくても画素２３Rは短絡がない場合と同様黒表示となる。一方、入力パターンIIIでは区間Ｔ１bにおいて信号線２Rから電圧が絵素電極２Rに印加されないため、絵素電極５Rは電圧が印加されていない状態になるので、画素２３Rは赤表示になる。また、絵素電極５Gと絵素電極５Bは信号線と短絡していないので、それぞれに対応する画素２３G及び２３Bは入力パターンI〜IIIの全てにおいて黒表示になる。これにより、図７（ａ）に示すように絵素電極５Rと自己の信号線２Rとが短絡している場合の画素表示は、図６（ｃ）のようになる。
【００４９】
次に、図７（ｂ）に示すような絵素電極と隣の信号線とが短絡している場合について説明する。尚、図１及び図４と同一の部分については同一の符号を付し、説明を省略する。
【００５０】
絵素電極５Rは短絡経路である抵抗Ｒ２を介して隣の信号線２Gに短絡している。入力パターンIとIIIでは、絵素電極５Rは、区間Ｔ１bにおいて信号線２Gから電圧が絵素電極５Rに印加され続けるので、区間Ｔ１aで蓄えた電荷を保持できなくても画素２３Rは短絡がない場合と同様黒表示となる。一方、入力パターンIIでは区間Ｔ１bにおいて信号線２Gから電圧が絵素電極５Rに印加されないため、絵素電極５Rは電圧が印加されていない状態になるので、画素２３Rは赤表示になる。また、絵素電極５Gと絵素電極５Bは信号線と短絡していないので、それぞれに対応する画素２３G及び２３Bは入力パターンI〜IIIのすべてにおいて黒表示になる。これにより、図７（ｂ）に示すように絵素電極５Rと隣の信号線２Gとが短絡している場合の画素表示は、図６（ｄ）のようになる。
【００５１】
以上のように、絵素電極と短絡している信号線が自己の信号線と隣の信号線によって画面表示が異なるため、絵素電極と短絡している信号線を識別することができる。
【００５２】
上述した実施形態では短絡の度合いが小さく絵素電極で保持された電荷のリーク量が少ない場合（図７の抵抗Ｒ１やＲ２の抵抗値が大きい場合）は、短絡により赤表示になるべき画素が黒表示になり短絡箇所が検出できない。そこで、上述した実施形態で信号線２に入力したデータ信号のＳ２をＳ３に変更した検査も実施する。この場合の信号入力パターンは図６（ｅ）に示すようになる。この場合も画面表示は上述した実施形態と同様に図６（ｂ）〜（ｄ）のようになる。本実施形態では、電荷のリークにより赤表示になる場合上述した実施形態の２倍の電位差が抵抗Ｒ１や抵抗Ｒ２にかかることになるので、短絡の度合いが小さい場合でも絵素電極と短絡している信号線を検出することができる。短絡の度合いが中間程度の場合は、図６（ａ）と（ｅ）のどちらの入力パターンにおいても絵素電極と短絡している信号線を検出することができる。
【００５３】
尚、本実施形態においては、図５に示すように走査信号Ｇ１のパルスエッジに同期してデータ信号Ｓ１〜Ｓ３の極性が反転しているが、本発明はこの実施形態に限定されることはなく、走査信号Ｇ１のパルスエッジ近傍でデータ信号Ｓ１〜Ｓ３の極性が反転するものであればよい。また、走査信号Ｇ１の立ち下がりパルスエッジ近傍でのデータ信号Ｓ２、Ｓ３の極性反転タイミングは、走査信号Ｇ１の立ち下がりパルスエッジが発生してから走査線１を伝送してゲート電極６に達するまでの時間に相当する時間だけ、走査信号Ｇ１の立ち下がりパルスエッジ発生タイミングに対して遅延させることが望ましい。また、走査信号Ｇ１の周期とパルス幅は検出する欠陥の種類や液晶パネルの構造等によって異なり、例えば周期は１６．７〜５０[ms]、パルス幅は２０〜１０００[μs]の範囲に設定することができるが、これに限定されるものではない。
【００５４】
上記実施形態の欠陥検出方法を用いた検査においては、検査員が各々の信号線２に入力されているデータ信号の種類を認識しておく必要がある。このため、信号線２に入力されているデータ信号の種類が確認できるような構成の検査装置にするとよい。あるいは、入力するデータ信号を図６（ａ）や（ｅ）のようなモードに分類し、どのモードのどの入力パターンの検査を実施しているか検査員に分かるような構成の検査装置にしてもよい。
【００５５】
上記実施形態の欠陥検出方法を用いた検査において発見された欠陥の存在する箇所に検査員が印を付けることにより、その後に顕微鏡等で精密検査を行う際に欠陥位置を把握することが可能になったり、欠陥修正の際も短絡箇所の確認が容易になる。これにより、作業性が向上する。また、絵素電極が透明であったりして短絡箇所が確認できない場合においても、絵素電極と短絡している信号線が識別できれば、欠陥の修正が可能になる場合もあり、修正率の向上が図れる。
【００５６】
上記実施形態では本発明の欠陥検出方法が絵素電極と短絡した信号線の識別が可能なことを説明したが、本発明において検出できる欠陥はこれに限らない。リークにより輝度の変化する他の原因による点欠陥、例えば薄膜トランジスタ４の不良などで発生した点欠陥などについても欠陥検出が可能である。また、信号線２などの断線についても、断線している部分では黒表示が行われないことにより欠陥検出が可能である。
【００５７】
また、上記実施形態では３本の検査用配線２１を設けたアクティブマトリクス液晶パネルに本発明を適用したが、検査用配線２１を３の倍数本設けた構成とし、上記実施形態と同じデータ信号を送るようにしても同様な欠陥検出が可能である。
【００５８】
また、アクティブマトリクス液晶パネルに検査用配線２１を設けずに、信号線端子２ａの各々にピンを接触させ、ピンを介してデータ信号を送るようにしてもよい。
【００５９】
上記実施形態では、補助容量を形成する共通線３を設けた構造（CS on Common構造）の液晶パネルに本発明に係る欠陥検査方法を適用した場合について説明したが、本発明に係る欠陥検出方法はこれに限定されるものではなく、例えば図８の等価回路で示されるように補助容量１２を、絵素電極５と絵素電極５に接続された薄膜トランジスタ４のゲート電極６が接続された走査線１の一行前または一行後に配置された走査線１とにより形成する構造（Cs on Gate構造）の液晶パネルについても適用できる。
【００６０】
この場合の走査信号とデータ信号は、図９のようになる。走査信号Ｇ１１及びＧ１２は図５に示した走査信号Ｇ１に対応するものであり、データ信号Ｓ１１、Ｓ１２、Ｓ１３はそれぞれ図５に示したデータ信号Ｓ１、Ｓ２、Ｓ３に対応するものである。また、区間Ｔ１１ａ、Ｔ１２ａ、Ｔ１３ａはそれぞれ図５の区間Ｔ１ａ、Ｔ２ａ、Ｔ３ａに対応しており、区間Ｔ１１ｂ、Ｔ１２ｂ、Ｔ１３ｂはぞれぞれ図５の区間Ｔ１ｂ、Ｔ２ｂ、Ｔ３ｂに対応している。
【００６１】
図１０に示すような検査用配線２４ｂ、２４ｃを設けることで、走査信号Ｇ１１は奇数番目の走査線１ｂに入力され、走査信号Ｇ１２は偶数番目の走査線１ｃに入力される。また、データ信号Ｓ１２のパルスの立ち下げ及びデータ信号Ｓ１３の極性が反転される時点を、走査信号Ｇ１１、Ｇ１２のうちパルスの立ち下げが遅い方の走査信号における立ち下がりパルスエッジ近傍にする。
【００６２】
これにより、Cs on Gate構造の液晶パネルについても前記実施形態と同様の検査結果を得ることができ、欠陥検出を行うことができる。
【００６３】
上記実施形態では、スイッチング素子として三端子素子の薄膜トランジスタを使用した場合について説明したが、本発明に係る欠陥検出方法は、これに限定されるものではなく、例えばＭＩＭ（Metal-Insulator-Metal、金属−絶縁層−金属）などの２端子素子を用いた場合にも適用できる
【００６４】
図１１にＭＩＭ素子を用いたアクティブマトリクス液晶パネルの等価回路図を示す。このアクティブマトリクス液晶パネルの場合、カラーフィルタを有する対向基板上に複数形成された対向電極１１に走査線１を介して走査信号を入力する。また、アクティブマトリクス基板には絵素電極５と絵素電極５に接合されたＭＩＭ素子４０とがマトリクス状に形成され、複数のＭＩＭ素子４０が共通に接続された複数の信号線２にデータ信号を入力する。図１１のＣLC、ＲLCはそれぞれ液晶層の容量と抵抗である。なお、前記複数の対向電極は、ストライプ状の形状のものでもよく、また、複数のストライプ状の形状の対向電極に、直接走査信号を入力する構成でもよい。
【００６５】
図１２に走査信号Ｇ１およびデータ信号Ｓ１、Ｓ２、Ｓ３の波形を示す。走査信号Ｇ１の極性は、周期毎に反転される。データ信号Ｓ１、Ｓ２、Ｓ３の極性は走査信号Ｇ１の極性とは逆の極性で、周期毎に反転される。
【００６６】
図１３に示すように、走査信号Ｇ１を走査線１に入力し、データ信号Ｓ１、Ｓ２、Ｓ３を前記実施の形態と同様に図６（ａ）または図６（ｅ）に示すように信号線２に入力することにより、前記実施形態と同様に検査することができる。
【００６７】
また、本発明に係る欠陥検出方法は、ストライプ型カラーフィルタを備えたアクティブマトリクス液晶パネルに限らず、モザイク型やデルタ型のカラーフィルタを備えたアクティブマトリクス液晶パネルにも適用することができる。
【００６８】
また、本発明に係る欠陥検出方法は、ノーマリホワイト型アクティブマトリクス液晶パネルに限らず、ノーマリブラック型アクティブマトリクス液晶パネルにも適用できる。この場合、欠陥がない部位は白表示となる。
【００６９】
また、本発明に係る欠陥検出方法は、カラー表示用アクティブマトリクス液晶パネルに限らず、白黒用アクティブマトリクス液晶パネルにも適用できる。
【００７０】
また、本発明に係る欠陥検出方法は絵素電極が透明な透過型アクティブマトリクス液晶パネルに限られるものではなく、例えば、絵素電極が光反射性を有する反射型アクティブマトリクス液晶パネル、絵素電極が光透過性と光反射性とを有する半透過型アクティブマトリクス液晶パネルなど、他の型のアクティブマトリクスにも適用できる。
【００７１】
【発明の効果】
本発明によると、走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ前記走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、のうち第１のデータ信号と残りのデータ信号の一方を選択し、その選択された２つのデータ信号を前記液晶パネルの信号線の位置に応じて、前記液晶パネルの各信号線に割り当てて入力するので、ノーマリホワイト型アクティブマトリクス液晶パネルに適用すると欠陥がない場合は黒色表示になり、ノーマリブラック型アクティブマトリクス液晶パネルに適用すると欠陥がない場合は白色表示になる。これにより、欠陥がない場合に色画面になる検査方法に比べ見やすくなるため、欠陥部位の見落としがなくなり、検査の信頼性が向上する。
【００７２】
また、本発明によると、アクティブマトリクス液晶パネルの走査線のうち１本おきに選択した走査線にパルス電圧である第１の走査信号を入力し、前記選択された走査線以外の走査線に第１の走査信号の立ち下がりエッジ近傍で立ち上がるパルス電圧である第２の走査信号を入力するとともに、第１の走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、第１の走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ第２の走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、第２の走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、のうち２つのデータ信号を選択し、選択された前記２つのデータ信号を前記アクティブマトリクス液晶パネルの信号線の位置に応じて、前記アクティブマトリクス液晶パネルの各信号線に割り当てて入力するので、Cs on Gate構造のアクティブマトリクス液晶パネルについても上述した効果と同様の効果が得られる。
【００７３】
また、本発明によると、アクティブマトリクス液晶パネルの信号線のうち２本おきに選択した信号線には他の信号線に入力したデータ信号と異なるデータ信号を入力するので、２本おきに選択した信号線にスイッチング素子を介して接続されている絵素電極と短絡している信号線を識別することができる。これにより、欠陥個所の特定が容易になり、後工程において顕微鏡等で精密検査を行う際や欠陥修正の際の作業性が向上する。また、絵素電極が透明であったりして欠陥箇所が確認できない場合においても、絵素電極と短絡している信号線を識別することができることにより欠陥の修正が可能になる場合があるので、修正率の向上が図れる。
【００７４】
また、本発明によると、前記２つのデータ信号の選択を複数組み合わせるので、短絡経路の両端の電位差を可変することができ、短絡の度合いが小さく短絡経路の抵抗が大きい場合でも絵素電極と短絡している信号線の検出が可能になる。また、短絡の度合いのレベル分けも可能になる。これにより、短絡の度合いが小さい欠陥も検出することができ、不良になる可能性のあるアクティブマトリクス液晶パネルを発見し、後工程に流出することを防止できる。
【図面の簡単な説明】
【図１】 アクティブマトリクス基板の等価回路図である。
【図２】 ノーマリホワイト型アクティブマトリクス液晶パネルの構成図である。
【図３】 カラーフィルタの配置を示す図である。
【図４】 本発明に係る欠陥検出方法の一実施形態を適用するアクティブマトリクス液晶パネルの額縁の構成を示す図である。
【図５】 本発明に係る欠陥検出方法の一実施形態において、アクティブマトリクス液晶パネルに入力される走査信号及びデータ信号を示す図である。
【図６】 データ信号の入力パターン及び各入力パターンにおける画素表示を示す図である。
【図７】 絵素電極と信号線とが短絡している場合のアクティブマトリクス基板の等価回路図である。
【図８】 Cs on Gate構造のアクティブマトリクス液晶パネルにおけるアクティブマトリクス基板の等価回路図である。
【図９】 Cs on Gate構造のアクティブマトリクス液晶パネルに入力される走査信号及びデータ信号を示す図である。
【図１０】 Cs on Gate構造のアクティブマトリクス液晶パネルに検査用配線を設けた場合のアクティブマトリクス基板の等価回路図である。
【図１１】 ＭＩＭ素子を用いたアクティブマトリクス液晶パネルの等価回路図である。
【図１２】 ＭＩＭ素子を用いたアクティブマトリクス液晶パネルに入力される走査信号及びデータ信号を示す図である。
【図１３】 ＭＩＭ素子を用いたアクティブマトリクス液晶パネルに検査用配線を設けた場合のアクティブマトリクス液晶パネルの等価回路図である。
【符号の説明】
１ 走査線
１ａ 走査線端子
１ｂ 奇数番目の走査線
１ｃ 偶数番目の走査線
２ 信号線
２ａ 信号線端子
２ｂ 信号線延長部
３ 共通線
３ａ 共通線端子
４ 薄膜トランジスタ
５ 絵素電極
６ ゲート電極
７ ソース電極
８ ドレイン電極
９ 冗長配線
９ａ 冗長配線端子
１０ 絵素容量
１１ 対向電極
１２ 補助容量
１３ 絶縁膜
１４ 液晶
１５ 対向基板
１５Ａ 対向基板の対向面とは反対の面
１５Ｂ 対向基板の対向面
１６ アクティブマトリクス基板
１６Ａ アクティブマトリクス基板の対向面とは反対の面
１６Ｂ アクティブマトリクス基板の対向面
１７ａ、１７ｂ 偏光板
１８ａ、１８ｂ 配向膜
１９ カラーフィルタ
１９ａ ストライプ型カラーフィルタ
１９ｂ モザイク型カラーフィルタ
１９ｃ デルタ型カラーフィルタ
２０ 額縁部
２１ａ〜２１ｃ 検査用配線
２２ 貫通孔
２３ 画素
２４ｂ、２４ｃ 検査用配線
４０ ＭＩＭ（金属−絶縁層−金属）素子
ＣLC 液晶層の容量
ＲLC 液晶層の抵抗
Ｒ１、Ｒ２ 抵抗
Ｇ１、Ｇ１１ 走査信号
Ｓ１〜Ｓ３、Ｓ１１〜Ｓ１３ データ信号
Ｔ１〜Ｔ３、Ｔ１１〜Ｔ１３ 区間
【発明の属する技術分野】
本発明は、アクティブマトリクス液晶パネルの欠陥検出方法に関する。
【０００２】
【従来の技術】
近年、コンピュータやワードプロセッサなどに付設される表示装置として、液晶等を表示媒体とするフラット型の表示パネルが普及している。特に、Ｓ−ＶＧＡ（８００×６００絵素）、ＸＧＡ（１０２４×７６８絵素）、Ｓ−ＸＧＡ（１２８０×１０２４絵素）、Ｕ−ＸＧＡ（１６００×１２００絵素）等の高解像度が要求される表示装置には、アクティブマトリクス液晶パネルを備えた液晶表示装置がよく用いられている。
【０００３】
このアクティブマトリクス液晶パネルは、対向電極を有する対向基板がアクティブマトリクス基板に所定の間隙をもって対向して配設され、その間隙に液晶層を形成している。
【０００４】
アクティブマトリクス基板は、絶縁基板上に複数の絵素電極とその絵素電極に接続されたスイッチング素子とをマトリクス状に設け、そのスイッチング素子に接続される走査線と信号線とを相互に交差するように配設した構成になっている。スイッチング素子としては、薄膜トランジスタのような三端子素子のほかに、ＭＩＭ（金属−絶縁層−金属）やダイオードなどの二端子素子も用いられる。
【０００５】
図１は、アクティブマトリクス液晶パネルの一例を示す等価回路図である。アクティブマトリクス基板は、例えばガラス等の絶縁基板上に走査線１、走査線端子１ａ、信号線２、信号線端子２ａ、共通線３、共通線端子３ａと、薄膜トランジスタ４及び絵素電極５が形成されているものである。
【０００６】
走査線１、走査線端子１ａ、信号線２、信号線端子２ａ、共通線３、共通線端子３ａは金属膜から成り、薄膜トランジスタ４は金属膜、半導体膜、酸化膜の積層構造から成り、絵素電極５は透明電導膜であるＩＴＯ膜から成る。これらは、スパッタ蒸着やＣＶＤによる膜形成工程、フォトリソグラフィ工程、エッチング工程などによって形成される。
【０００７】
走査線１と信号線２とは絶縁膜（図示せず）を間に介し、且つ、交差するように配置され、その交差部にスイッチング素子として薄膜トランジスタ４が配されている。薄膜トランジスタ４のゲート電極６に走査線１が、ソース電極７に信号線２が、ドレイン電極８に絵素電極５が各々接続されている。
【０００８】
共通線３は、各走査線１に平行に、且つ、信号線２とは間に絶縁膜（図示せず）を介して形成されている。共通線３は全て共通線端子３ａを介して短絡されている。
【０００９】
また、走査線１と平行に冗長配線９が設けられ、各冗長配線９の両端には冗長配線端子９ａが設けられている。この冗長配線９は、高精細アクティブマトリクス液晶パネルにおいて信号線２や走査線１が極めて細く形成されるために発生する断線を救済することを目的として、各信号線２に対して絶縁膜（図示せず）を介して交差するように配設されている。
【００１０】
１０は、液晶を間に挟んでアクティブマトリクス基板と対向する対向基板（図１において図示せず）に設けられたＩＴＯ膜からなる対向電極１１と、アクティブマトリクス基板上の絵素電極５との間の絵素容量である。１２は、絵素電極５と共通線３との間の補助容量である。
【００１１】
ノーマリホワイト型アクティブマトリクス液晶パネルの場合、図２に示すように液晶１４を間に挟んで対向する対向基板１５とアクティブマトリクス基板１６は、偏光板１７ａ及び１７ｂとポリイミド系の配向膜１８ａ及び１８ｂを備えている。
【００１２】
対向基板１５の対向面とは反対の面１５Ａ上には、偏光板１７ａが配設されている。一方、アクティブマトリクス基板１６の対向面とは反対の面１６Ｂ上にも、偏光板１７ｂが配設されている。偏光板１７ａと偏光板１７ｂは、互いに軸方向が直角になっている。
【００１３】
対向基板１５の対向面１５Ｂ上には、カラーフィルタ１９及び配向膜１８ａが配設されている。一方、アクティブマトリクス基板１６の対向面１６Ａ上にも、配向膜１８ｂが配設されている。配向膜１８ａの溝方向と偏光板１７ａの軸方向は一致している。同様に、配向膜１８ｂの溝方向と偏光板１７ｂの軸方向も一致している。
【００１４】
絵素容量１０に電圧が印加されない場合、液晶分子は配向膜の溝に沿って配列するので、バックライト（図示せず）から照射される光は液晶パネルを通過する。一方、絵素容量１０に電圧が印加された場合、液晶分子は電界に沿って配列するので、照射する光は液晶パネルを通過できない。従って、絵素容量１０に印加する電圧の有無で、画像の”白””黒”が決定される。また、絵素容量１０に印加する電圧を中間電位に設定すると中間色を得ることができる。絵素容量１０への電圧印加は信号線２から薄膜トランジスタ４を介して行われ、走査線１から入力される信号に基づき薄膜トランジスタ４のゲート電極６が駆動されることによって、信号線２に接続されたソース電極７と、絵素容量１０の一方の電極である絵素電極５に接続されたドレイン電極８との電気的接続が制御される。
【００１５】
カラーフィルタ１９には、マトリクス状に配置された絵素容量１０に対応して赤、緑、青に着色された着色層が設けられており、液晶１４を透過した光を着色光（赤、緑、青）にする。絵素容量１０への電圧印加を制御することで赤、緑、青の３色の光量をバランス調整して所望の色を得ることができる。
【００１６】
なお、アクティブマトリクス液晶パネルには、上述した構造以外に、走査線、信号線及びスイッチング素子を覆うように設けられた絶縁膜の上に絵素電極が設けられた構造や二つの偏光板の軸方向を同一にしたノーマリブラック型構造など様々な構造のものがある。
【００１７】
【発明が解決しようとする課題】
アクティブマトリクス液晶パネルにおいて、高解像度、高開口率が要求されている現在、信号線や走査線は勿論のこと、それらに隣接する絵素電極や接続された各端子のピッチは極めて小さくなっており、欠陥の発生が増加している。
【００１８】
そこで、これらの欠陥を早期発見するために、液晶表示装置を駆動させるドライバを実装する前のアクティブ液晶パネルの段階において点灯検査による欠陥検出を行い、後工程への不良品の流出を防止したり、あるいは、欠陥位置を特定しその欠陥を修正したりすることで、液晶表示装置のコスト削減を図るようにしている。
【００１９】
従来のアクティブマトリクス液晶パネルの欠陥検出方法としては、信号線を全て短絡させる配線を設けて欠陥検出を行なう方法や、信号線と同数のピンを用いて欠陥検出を行なう方法がある。
【００２０】
これらの欠陥検出方法は、電圧無印加時に照射光を透過させるノーマリホワイト型アクティブマトリクス液晶パネルの場合には、全ての信号線に０（V）ではない同一のデータ信号を与え、かつ、全ての走査線に同一の走査信号を与えて全ての薄膜トランジスタをオンにする。これにより、全ての絵素容量に電圧が印加されるので欠陥がなければ表示画面全体が黒色になるが、欠陥がある場合その部位では白や赤や緑や青になる。これにより、欠陥の検出が可能になる。
【００２１】
しかし、全ての信号線に同一のデータ信号を入力した場合、絵素電極を挟んで両側に設けられた２つの信号線のうち薄膜トランジスタを介して絵素電極と接続された信号線（以下、自己の信号線という）と絵素電極との間で短絡した点欠陥が存在する場合と、もう一つの信号線（以下、隣の信号線という）と絵素電極との間で短絡した点欠陥が存在する場合との識別ができなかった。
【００２２】
そのため、カラーフィルタが図３（ａ）に示すストライプ型カラーフィルタ１９ａであるカラー表示用ノーマリホワイト型アクティブマトリクス液晶パネルの欠陥検出方法として、信号線を２本おきに選択した第１の信号線群（赤表示用）、第１の信号線群の左隣にある第２の信号線群（緑表示用）、第２の信号線群の左隣にある第３の信号線群（青表示用）の３つに分類し、そのうち２つの信号線群に所定の交流電圧信号を入力し、残り１つの信号線群に０（V）の電圧信号を入力する方法が特開平７−５４８１号公報で提案されている。尚、図３中のＲは赤色の着色層が設けられた部位を示し、Ｇは緑色の着色層が設けられた部位を示し、Ｂは青色の着色層が設けられた部位を示している。
【００２３】
この欠陥検出方法では、赤表示を行う第１の信号線群に０（V）の電圧信号を与え、残りの２つの信号線群に所定の交流電圧信号を与えて、表示画面を赤表示させる。次に、緑表示を行う第２の信号線群に０（V）の電圧信号を与え、残りの２つの信号線群に所定の交流電圧信号を与えて、表示画面を緑表示させる。続いて青表示を行う第３の信号線群に０（V）の電圧信号を与え、残りの２つの信号線群に所定の交流電圧信号を与えて、表示画面を青表示させる。
【００２４】
このような表示を行っているときに、本来の表示部分とは異なる余分な箇所に表示がなされたり、または本来の表示部分のうちで他の絵素とは異なる色具合になった場合は、その部位に欠陥が存在することを示している。このように欠陥の存在が目視による観察にて検出される。
【００２５】
しかし、この検出方法では表示画面に各色を順に表示させるので、短絡した信号線が自己の信号線であるか隣の信号線であるのかの識別は可能になるが、検査時の画面が赤や緑や青の色画面であるため見づらく、欠陥部位を見落とす場合があった。
【００２６】
また、カラーフィルタが図３（ｂ）に示すモザイク型カラーフィルタ１９ｂであったり、図３（ｃ）に示すデルタ型カラーフィルタ１９ｃであった場合、検査時の画面が単色の色画面にならないため、欠陥部位の検出は困難であった。
【００２７】
本発明は、上記の問題点に鑑み、短絡した信号線の検出が可能なアクティブマトリクス液晶パネルの欠陥検出方法を提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るアクティブマトリクス液晶パネルの欠陥検出方法においては、アクティブマトリクス液晶パネルの走査線にパルス電圧である走査信号を入力するとともに、前記走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、前記走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ前記走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、前記走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、のうち第１のデータ信号と残りのデータ信号の一方を選択し、その選択された２つのデータ信号を前記液晶パネルの信号線の位置に応じて、前記液晶パネルの各信号線に割り当てて入力する構成としている。
【００２９】
また、本発明に係るアクティブマトリクス液晶パネルの欠陥検出方法においては、アクティブマトリクス液晶パネルの走査線のうち１本おきに選択した走査線にパルス電圧である第１の走査信号を入力し、前記選択された走査線以外の走査線に第１の走査信号の立ち下がりエッジ近傍で立ち上がるパルス電圧である第２の走査信号を入力するとともに、第１の走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、第１の走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ第２の走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、第２の走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、のうち２つのデータ信号を選択し、選択された前記２つのデータ信号を前記アクティブマトリクス液晶パネルの信号線の位置に応じて、前記アクティブマトリクス液晶パネルの各信号線に割り当てて入力する構成としている。
【００３０】
また、前記液晶パネルの信号線のうち２本おきに選択した信号線には、他の信号線に入力したデータ信号と異なるデータ信号を入力する構成にしてもよい。さらに、前記２つのデータ信号の選択を複数組み合わせる構成にしてもよい。
【００３１】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。まず、本発明を適用するカラー表示用アクティブマトリクス液晶パネルについて説明する。本発明を適用するカラー表示用アクティブマトリクス液晶パネルは図３（ａ）に示すようなストライプ型カラーフィルタを備えており、偏光板の軸方向は図２に示すようなノーマリホワイト型になっている。なお、額縁部以外は図１に示す等価回路構成と同じであるため、説明を省略する。
【００３２】
図４は、本発明に係る欠陥検出方法を適用するカラー表示用アクティブマトリクス液晶パネルの外部接続用端子が形成される額縁部２０である。信号線２は、信号線端子２ａの外側に信号線延長部２ｂを設けている。信号線延長部２ｂの上には、絶縁膜１３が形成され、更に絶縁膜１３の上には信号線２に対して交差（例えば直交）するように、３本の検査用配線２１ａ、２１ｂ、２１ｃが配設されている。
【００３３】
各検査用配線２１ａ〜２１ｃと信号線延長部２ｂと交差する部分の一部には、貫通孔２２が設けられている。貫通孔２２は、検査用配線２１ａにおいて、信号線２のうち２本おきに配設されている赤表示用信号線２R上に設けられている。また、貫通孔２２は、検査用配線２１ｂにおいて、赤表示用信号線２Rの右隣に配設されている緑表示用信号線２G上に設けられている。また、貫通孔２２は、検査用配線２１ｃにおいて、緑表示用信号線２Gの右隣に配設されている青表示用信号線２B上に設けられている。
【００３４】
次に、このように構成されたアクティブマトリクス液晶パネルに対して、図５に示す走査信号Ｇ１を走査線１に、データ信号Ｓ１〜Ｓ３を信号線２に入力する。
【００３５】
図５は、区間Ｔ１〜Ｔ３における走査信号Ｇ１及びデータ信号Ｓ１〜Ｓ３を示している。区間Ｔ２a及びＴ２bではデータ信号Ｓ１〜Ｓ３の極性が区間Ｔ１a及びＴ１bと逆の信号波形になり、区間Ｔ３a及びＴ３bでは再び区間Ｔ１a及びＴ１bと同じ信号波形になる。このように、偶数区間（Ｔ１、Ｔ３、・・・）と奇数区間（Ｔ２、・・・）とで極性を替えることで、液晶が劣化することを防止している。
【００３６】
区間Ｔ２a及びＴ２b、区間Ｔ３a及びＴ３bともに、画面表示は区間Ｔ１a及びＴ１bと同じになるため、区間Ｔ２a及びＴ２bと区間Ｔ３a及びＴ３bについては説明を省略し、区間Ｔ１a及びＴ１bについてのみ説明する。
【００３７】
走査信号Ｇ１は、区間Ｔ１aではハイレベルになり、区間Ｔ１bではローレベルになるパルス電圧信号である。走査線１を介して、走査信号Ｇ１がゲート電極６に供給された薄膜トランジスタ４は、区間Ｔ１aではオン状態になり、区間Ｔ１bではオフ状態になる。
【００３８】
データ信号Ｓ１は、走査信号Ｇ１の立ち上がりパルスエッジと同期して極性が反転する電圧信号である。区間Ｔ１aでは極性が負から正に反転しているので、データ信号Ｓ１は区間Ｔ１a及びＴ１bともに正の電圧信号となる。
【００３９】
また、データ信号Ｓ２は、走査信号Ｇ１の立ち上がりパルスエッジと同期してその同期毎に極性が反転し、かつ、走査信号Ｇ１の立ち下がりパルスエッジと同期して０（V）となる電圧信号である。区間Ｔ１aでは極性が正に反転しているので、データ信号Ｓ２は区間Ｔ１aでは正で、区間Ｔ１bでは０（V）の電圧信号となる。
【００４０】
また、データ信号Ｓ３は、走査信号Ｇ１の立ち下がりパルスエッジと同期して極性が反転する電圧信号である。区間Ｔ１aでは正の電位であるので、データ信号Ｓ３は、区間Ｔ１aでは正で、区間Ｔ１bでは負の電圧信号となる。
【００４１】
ここで、走査信号Ｇ１及びデータ信号Ｓ１〜Ｓ３の入力パターンについて説明する。全ての走査線１に走査信号Ｇ１を入力する。また、検査用配線２１ｃにデータ信号Ｓ２を入力する。これにより、青表示用信号線２Bにはデータ信号Ｓ２が入力される。また、検査用配線２１ａ及び２１ｂにデータ信号Ｓ１を入力する。これにより、赤表示用信号線２R及び緑表示用信号線２Gにはデータ信号Ｓ１が入力される。この入力パターンを入力パターンIとする。
【００４２】
次に、他の入力パターンについて説明する。全ての走査線１に走査信号Ｇ１を入力する。また、検査用配線２１ｂにデータ信号Ｓ２を入力する。これにより、緑表示用信号２Gにはデータ信号Ｓ２が入力される。また、検査用配線２１ａ、２１ｃにはデータ信号Ｓ１を入力する。これにより、赤表示用信号線２R及び青表示用信号線２Bにはデータ信号Ｓ１が入力される。この入力パターンを入力パターンIIとする。
【００４３】
更に他の入力パターンについて説明する。全ての走査線１に走査信号Ｇ１を入力する。また、検査用配線２１ａにデータ信号Ｓ２を入力する。これにより、赤表示用信号線２Rにはデータ信号Ｓ２が入力される。また、検査用配線２１ｂ、２１ｃにはデータ信号Ｓ１を入力する。これにより、緑表示用信号線２G及び青表示用信号線２Bにはデータ信号Ｓ１が入力される。この入力パターンを入力パターンIIIとする。図６（ａ）は、それぞれのパターンのデータ信号を検査用配線２１ａ〜２１ｃに入力した場合に、信号線２に入力される信号を示したものである。
【００４４】
区間Ｔ１aでは、入力パターンI〜IIIのいずれの入力パターンについても、走査信号Ｇ１はハイレベルのため全ての薄膜トランジスタ４がオン状態であり、また、データ信号（Ｓ１又はＳ２）は正の値である。このため、全ての絵素電極５に正の電圧が印加され、絵素容量１０と補助容量１２は充電されることになる。本実施形態ではノーマリホワイト型アクティブマトリクス液晶パネルを用いているので、アクティブマトリクス液晶パネルに欠陥がない場合は、区間Ｔ１aではすべての画素が黒色表示となり、その結果黒色画面となる。
【００４５】
区間Ｔ１bでは、入力パターンI〜IIIのいずれの入力パターンについても、走査信号Ｇ１はローレベルのため全ての薄膜トランジスタ４がオフ状態になり、全ての絵素電極５が信号線２と接続されていない状態となる。このため、絵素容量１０と補助容量１２は区間Ｔ１aで充電した電荷を保持することになり、アクティブマトリクス液晶パネルに欠陥がない場合は、区間Ｔ１bにおいてもすべての画素が黒色表示となり、その結果黒色画面となる。これにより、画素表示は図６（ｂ）のようになる。
【００４６】
図６（ａ）のようなデータ信号を入力することで、絵素電極５と信号線２との短絡の検出が可能となる。図７（ａ）は、絵素電極と自己の信号線とが短絡している場合のアクティブマトリクス基板の等価回路を示している。尚、図１及び図４と同一の部分については同一の符号を付し、説明を省略する。
【００４７】
絵素電極５Rは短絡経路である抵抗Ｒ１を介して信号線２Rに短絡している。絵素電極５Rは抵抗Ｒ１を介して信号線２Rと短絡しているため、区間Ｔ１bにおいて薄膜トランジスタ４がオフになっても、絵素電極５Rと信号線２Rは電気的接続を保ったままになっている。従って、絵素電極５Rは区間Ｔ１bにおいて区間Ｔ１aで蓄えた電荷を保持することができなくなる。
【００４８】
入力パターンIとIIでは、区間Ｔ１bにおいても信号線２Rから正の電圧が絵素電極２Rに印加され続けるので、区間Ｔ１aで蓄えた電荷を保持できなくても画素２３Rは短絡がない場合と同様黒表示となる。一方、入力パターンIIIでは区間Ｔ１bにおいて信号線２Rから電圧が絵素電極２Rに印加されないため、絵素電極５Rは電圧が印加されていない状態になるので、画素２３Rは赤表示になる。また、絵素電極５Gと絵素電極５Bは信号線と短絡していないので、それぞれに対応する画素２３G及び２３Bは入力パターンI〜IIIの全てにおいて黒表示になる。これにより、図７（ａ）に示すように絵素電極５Rと自己の信号線２Rとが短絡している場合の画素表示は、図６（ｃ）のようになる。
【００４９】
次に、図７（ｂ）に示すような絵素電極と隣の信号線とが短絡している場合について説明する。尚、図１及び図４と同一の部分については同一の符号を付し、説明を省略する。
【００５０】
絵素電極５Rは短絡経路である抵抗Ｒ２を介して隣の信号線２Gに短絡している。入力パターンIとIIIでは、絵素電極５Rは、区間Ｔ１bにおいて信号線２Gから電圧が絵素電極５Rに印加され続けるので、区間Ｔ１aで蓄えた電荷を保持できなくても画素２３Rは短絡がない場合と同様黒表示となる。一方、入力パターンIIでは区間Ｔ１bにおいて信号線２Gから電圧が絵素電極５Rに印加されないため、絵素電極５Rは電圧が印加されていない状態になるので、画素２３Rは赤表示になる。また、絵素電極５Gと絵素電極５Bは信号線と短絡していないので、それぞれに対応する画素２３G及び２３Bは入力パターンI〜IIIのすべてにおいて黒表示になる。これにより、図７（ｂ）に示すように絵素電極５Rと隣の信号線２Gとが短絡している場合の画素表示は、図６（ｄ）のようになる。
【００５１】
以上のように、絵素電極と短絡している信号線が自己の信号線と隣の信号線によって画面表示が異なるため、絵素電極と短絡している信号線を識別することができる。
【００５２】
上述した実施形態では短絡の度合いが小さく絵素電極で保持された電荷のリーク量が少ない場合（図７の抵抗Ｒ１やＲ２の抵抗値が大きい場合）は、短絡により赤表示になるべき画素が黒表示になり短絡箇所が検出できない。そこで、上述した実施形態で信号線２に入力したデータ信号のＳ２をＳ３に変更した検査も実施する。この場合の信号入力パターンは図６（ｅ）に示すようになる。この場合も画面表示は上述した実施形態と同様に図６（ｂ）〜（ｄ）のようになる。本実施形態では、電荷のリークにより赤表示になる場合上述した実施形態の２倍の電位差が抵抗Ｒ１や抵抗Ｒ２にかかることになるので、短絡の度合いが小さい場合でも絵素電極と短絡している信号線を検出することができる。短絡の度合いが中間程度の場合は、図６（ａ）と（ｅ）のどちらの入力パターンにおいても絵素電極と短絡している信号線を検出することができる。
【００５３】
尚、本実施形態においては、図５に示すように走査信号Ｇ１のパルスエッジに同期してデータ信号Ｓ１〜Ｓ３の極性が反転しているが、本発明はこの実施形態に限定されることはなく、走査信号Ｇ１のパルスエッジ近傍でデータ信号Ｓ１〜Ｓ３の極性が反転するものであればよい。また、走査信号Ｇ１の立ち下がりパルスエッジ近傍でのデータ信号Ｓ２、Ｓ３の極性反転タイミングは、走査信号Ｇ１の立ち下がりパルスエッジが発生してから走査線１を伝送してゲート電極６に達するまでの時間に相当する時間だけ、走査信号Ｇ１の立ち下がりパルスエッジ発生タイミングに対して遅延させることが望ましい。また、走査信号Ｇ１の周期とパルス幅は検出する欠陥の種類や液晶パネルの構造等によって異なり、例えば周期は１６．７〜５０[ms]、パルス幅は２０〜１０００[μs]の範囲に設定することができるが、これに限定されるものではない。
【００５４】
上記実施形態の欠陥検出方法を用いた検査においては、検査員が各々の信号線２に入力されているデータ信号の種類を認識しておく必要がある。このため、信号線２に入力されているデータ信号の種類が確認できるような構成の検査装置にするとよい。あるいは、入力するデータ信号を図６（ａ）や（ｅ）のようなモードに分類し、どのモードのどの入力パターンの検査を実施しているか検査員に分かるような構成の検査装置にしてもよい。
【００５５】
上記実施形態の欠陥検出方法を用いた検査において発見された欠陥の存在する箇所に検査員が印を付けることにより、その後に顕微鏡等で精密検査を行う際に欠陥位置を把握することが可能になったり、欠陥修正の際も短絡箇所の確認が容易になる。これにより、作業性が向上する。また、絵素電極が透明であったりして短絡箇所が確認できない場合においても、絵素電極と短絡している信号線が識別できれば、欠陥の修正が可能になる場合もあり、修正率の向上が図れる。
【００５６】
上記実施形態では本発明の欠陥検出方法が絵素電極と短絡した信号線の識別が可能なことを説明したが、本発明において検出できる欠陥はこれに限らない。リークにより輝度の変化する他の原因による点欠陥、例えば薄膜トランジスタ４の不良などで発生した点欠陥などについても欠陥検出が可能である。また、信号線２などの断線についても、断線している部分では黒表示が行われないことにより欠陥検出が可能である。
【００５７】
また、上記実施形態では３本の検査用配線２１を設けたアクティブマトリクス液晶パネルに本発明を適用したが、検査用配線２１を３の倍数本設けた構成とし、上記実施形態と同じデータ信号を送るようにしても同様な欠陥検出が可能である。
【００５８】
また、アクティブマトリクス液晶パネルに検査用配線２１を設けずに、信号線端子２ａの各々にピンを接触させ、ピンを介してデータ信号を送るようにしてもよい。
【００５９】
上記実施形態では、補助容量を形成する共通線３を設けた構造（CS on Common構造）の液晶パネルに本発明に係る欠陥検査方法を適用した場合について説明したが、本発明に係る欠陥検出方法はこれに限定されるものではなく、例えば図８の等価回路で示されるように補助容量１２を、絵素電極５と絵素電極５に接続された薄膜トランジスタ４のゲート電極６が接続された走査線１の一行前または一行後に配置された走査線１とにより形成する構造（Cs on Gate構造）の液晶パネルについても適用できる。
【００６０】
この場合の走査信号とデータ信号は、図９のようになる。走査信号Ｇ１１及びＧ１２は図５に示した走査信号Ｇ１に対応するものであり、データ信号Ｓ１１、Ｓ１２、Ｓ１３はそれぞれ図５に示したデータ信号Ｓ１、Ｓ２、Ｓ３に対応するものである。また、区間Ｔ１１ａ、Ｔ１２ａ、Ｔ１３ａはそれぞれ図５の区間Ｔ１ａ、Ｔ２ａ、Ｔ３ａに対応しており、区間Ｔ１１ｂ、Ｔ１２ｂ、Ｔ１３ｂはぞれぞれ図５の区間Ｔ１ｂ、Ｔ２ｂ、Ｔ３ｂに対応している。
【００６１】
図１０に示すような検査用配線２４ｂ、２４ｃを設けることで、走査信号Ｇ１１は奇数番目の走査線１ｂに入力され、走査信号Ｇ１２は偶数番目の走査線１ｃに入力される。また、データ信号Ｓ１２のパルスの立ち下げ及びデータ信号Ｓ１３の極性が反転される時点を、走査信号Ｇ１１、Ｇ１２のうちパルスの立ち下げが遅い方の走査信号における立ち下がりパルスエッジ近傍にする。
【００６２】
これにより、Cs on Gate構造の液晶パネルについても前記実施形態と同様の検査結果を得ることができ、欠陥検出を行うことができる。
【００６３】
上記実施形態では、スイッチング素子として三端子素子の薄膜トランジスタを使用した場合について説明したが、本発明に係る欠陥検出方法は、これに限定されるものではなく、例えばＭＩＭ（Metal-Insulator-Metal、金属−絶縁層−金属）などの２端子素子を用いた場合にも適用できる
【００６４】
図１１にＭＩＭ素子を用いたアクティブマトリクス液晶パネルの等価回路図を示す。このアクティブマトリクス液晶パネルの場合、カラーフィルタを有する対向基板上に複数形成された対向電極１１に走査線１を介して走査信号を入力する。また、アクティブマトリクス基板には絵素電極５と絵素電極５に接合されたＭＩＭ素子４０とがマトリクス状に形成され、複数のＭＩＭ素子４０が共通に接続された複数の信号線２にデータ信号を入力する。図１１のＣLC、ＲLCはそれぞれ液晶層の容量と抵抗である。なお、前記複数の対向電極は、ストライプ状の形状のものでもよく、また、複数のストライプ状の形状の対向電極に、直接走査信号を入力する構成でもよい。
【００６５】
図１２に走査信号Ｇ１およびデータ信号Ｓ１、Ｓ２、Ｓ３の波形を示す。走査信号Ｇ１の極性は、周期毎に反転される。データ信号Ｓ１、Ｓ２、Ｓ３の極性は走査信号Ｇ１の極性とは逆の極性で、周期毎に反転される。
【００６６】
図１３に示すように、走査信号Ｇ１を走査線１に入力し、データ信号Ｓ１、Ｓ２、Ｓ３を前記実施の形態と同様に図６（ａ）または図６（ｅ）に示すように信号線２に入力することにより、前記実施形態と同様に検査することができる。
【００６７】
また、本発明に係る欠陥検出方法は、ストライプ型カラーフィルタを備えたアクティブマトリクス液晶パネルに限らず、モザイク型やデルタ型のカラーフィルタを備えたアクティブマトリクス液晶パネルにも適用することができる。
【００６８】
また、本発明に係る欠陥検出方法は、ノーマリホワイト型アクティブマトリクス液晶パネルに限らず、ノーマリブラック型アクティブマトリクス液晶パネルにも適用できる。この場合、欠陥がない部位は白表示となる。
【００６９】
また、本発明に係る欠陥検出方法は、カラー表示用アクティブマトリクス液晶パネルに限らず、白黒用アクティブマトリクス液晶パネルにも適用できる。
【００７０】
また、本発明に係る欠陥検出方法は絵素電極が透明な透過型アクティブマトリクス液晶パネルに限られるものではなく、例えば、絵素電極が光反射性を有する反射型アクティブマトリクス液晶パネル、絵素電極が光透過性と光反射性とを有する半透過型アクティブマトリクス液晶パネルなど、他の型のアクティブマトリクスにも適用できる。
【００７１】
【発明の効果】
本発明によると、走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ前記走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、のうち第１のデータ信号と残りのデータ信号の一方を選択し、その選択された２つのデータ信号を前記液晶パネルの信号線の位置に応じて、前記液晶パネルの各信号線に割り当てて入力するので、ノーマリホワイト型アクティブマトリクス液晶パネルに適用すると欠陥がない場合は黒色表示になり、ノーマリブラック型アクティブマトリクス液晶パネルに適用すると欠陥がない場合は白色表示になる。これにより、欠陥がない場合に色画面になる検査方法に比べ見やすくなるため、欠陥部位の見落としがなくなり、検査の信頼性が向上する。
【００７２】
また、本発明によると、アクティブマトリクス液晶パネルの走査線のうち１本おきに選択した走査線にパルス電圧である第１の走査信号を入力し、前記選択された走査線以外の走査線に第１の走査信号の立ち下がりエッジ近傍で立ち上がるパルス電圧である第２の走査信号を入力するとともに、第１の走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、第１の走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ第２の走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、第２の走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、のうち２つのデータ信号を選択し、選択された前記２つのデータ信号を前記アクティブマトリクス液晶パネルの信号線の位置に応じて、前記アクティブマトリクス液晶パネルの各信号線に割り当てて入力するので、Cs on Gate構造のアクティブマトリクス液晶パネルについても上述した効果と同様の効果が得られる。
【００７３】
また、本発明によると、アクティブマトリクス液晶パネルの信号線のうち２本おきに選択した信号線には他の信号線に入力したデータ信号と異なるデータ信号を入力するので、２本おきに選択した信号線にスイッチング素子を介して接続されている絵素電極と短絡している信号線を識別することができる。これにより、欠陥個所の特定が容易になり、後工程において顕微鏡等で精密検査を行う際や欠陥修正の際の作業性が向上する。また、絵素電極が透明であったりして欠陥箇所が確認できない場合においても、絵素電極と短絡している信号線を識別することができることにより欠陥の修正が可能になる場合があるので、修正率の向上が図れる。
【００７４】
また、本発明によると、前記２つのデータ信号の選択を複数組み合わせるので、短絡経路の両端の電位差を可変することができ、短絡の度合いが小さく短絡経路の抵抗が大きい場合でも絵素電極と短絡している信号線の検出が可能になる。また、短絡の度合いのレベル分けも可能になる。これにより、短絡の度合いが小さい欠陥も検出することができ、不良になる可能性のあるアクティブマトリクス液晶パネルを発見し、後工程に流出することを防止できる。
【図面の簡単な説明】
【図１】 アクティブマトリクス基板の等価回路図である。
【図２】 ノーマリホワイト型アクティブマトリクス液晶パネルの構成図である。
【図３】 カラーフィルタの配置を示す図である。
【図４】 本発明に係る欠陥検出方法の一実施形態を適用するアクティブマトリクス液晶パネルの額縁の構成を示す図である。
【図５】 本発明に係る欠陥検出方法の一実施形態において、アクティブマトリクス液晶パネルに入力される走査信号及びデータ信号を示す図である。
【図６】 データ信号の入力パターン及び各入力パターンにおける画素表示を示す図である。
【図７】 絵素電極と信号線とが短絡している場合のアクティブマトリクス基板の等価回路図である。
【図８】 Cs on Gate構造のアクティブマトリクス液晶パネルにおけるアクティブマトリクス基板の等価回路図である。
【図９】 Cs on Gate構造のアクティブマトリクス液晶パネルに入力される走査信号及びデータ信号を示す図である。
【図１０】 Cs on Gate構造のアクティブマトリクス液晶パネルに検査用配線を設けた場合のアクティブマトリクス基板の等価回路図である。
【図１１】 ＭＩＭ素子を用いたアクティブマトリクス液晶パネルの等価回路図である。
【図１２】 ＭＩＭ素子を用いたアクティブマトリクス液晶パネルに入力される走査信号及びデータ信号を示す図である。
【図１３】 ＭＩＭ素子を用いたアクティブマトリクス液晶パネルに検査用配線を設けた場合のアクティブマトリクス液晶パネルの等価回路図である。
【符号の説明】
１ 走査線
１ａ 走査線端子
１ｂ 奇数番目の走査線
１ｃ 偶数番目の走査線
２ 信号線
２ａ 信号線端子
２ｂ 信号線延長部
３ 共通線
３ａ 共通線端子
４ 薄膜トランジスタ
５ 絵素電極
６ ゲート電極
７ ソース電極
８ ドレイン電極
９ 冗長配線
９ａ 冗長配線端子
１０ 絵素容量
１１ 対向電極
１２ 補助容量
１３ 絶縁膜
１４ 液晶
１５ 対向基板
１５Ａ 対向基板の対向面とは反対の面
１５Ｂ 対向基板の対向面
１６ アクティブマトリクス基板
１６Ａ アクティブマトリクス基板の対向面とは反対の面
１６Ｂ アクティブマトリクス基板の対向面
１７ａ、１７ｂ 偏光板
１８ａ、１８ｂ 配向膜
１９ カラーフィルタ
１９ａ ストライプ型カラーフィルタ
１９ｂ モザイク型カラーフィルタ
１９ｃ デルタ型カラーフィルタ
２０ 額縁部
２１ａ〜２１ｃ 検査用配線
２２ 貫通孔
２３ 画素
２４ｂ、２４ｃ 検査用配線
４０ ＭＩＭ（金属−絶縁層−金属）素子
ＣLC 液晶層の容量
ＲLC 液晶層の抵抗
Ｒ１、Ｒ２ 抵抗
Ｇ１、Ｇ１１ 走査信号
Ｓ１〜Ｓ３、Ｓ１１〜Ｓ１３ データ信号
Ｔ１〜Ｔ３、Ｔ１１〜Ｔ１３ 区間
Claims (6)
- アクティブマトリクス液晶パネルの走査線にパルス電圧である走査信号を入力するとともに、
前記走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、
前記走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ前記走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、
前記走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、
のうち２つのデータ信号を選択し、
選択された前記２つのデータ信号を前記アクティブマトリクス液晶パネルの信号線の位置に応じて、前記アクティブマトリクス液晶パネルの各信号線に割り当てて入力するアクティブマトリクス液晶パネルの欠陥検出方法。 - アクティブマトリクス液晶パネルの走査線のうち１本おきに選択した走査線にパルス電圧である第１の走査信号を入力し、前記選択された走査線以外の走査線に第１の走査信号の立ち下がりエッジ近傍で立ち上がるパルス電圧である第２の走査信号を入力するとともに、
第１の走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号と、
第１の走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ第２の走査信号の立ち下がりエッジ近傍で０（V）となる第２のデータ信号と、
第２の走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号と、
のうち２つのデータ信号を選択し、
選択された前記２つのデータ信号を前記アクティブマトリクス液晶パネルの信号線の位置に応じて、前記アクティブマトリクス液晶パネルの各信号線に割り当てて入力するアクティブマトリクス液晶パネルの欠陥検出方法。 - 前記アクティブマトリクス液晶パネルの信号線のうち２本おきに選択した信号線には、他の信号線に入力したデータ信号と異なるデータ信号を入力することを特徴とする請求項１または請求項２に記載のアクティブマトリクス液晶パネルの欠陥検出方法。
- 前記２つのデータ信号の選択を複数組み合わせることを特徴とする請求項１から請求項３のいずれかに記載のアクティブマトリクス液晶パネルの欠陥検出方法。
- アクティブマトリクス液晶パネルの走査線にパルス電圧である走査信号を入力するとともに、
２種類のデータ信号を前記アクティブマトリクス液晶パネルの信号線の位置に応じて、前記アクティブマトリクス液晶パネルの各信号線に割り当てて入力するアクティブマトリクス液晶パネルの欠陥検出方法であって、
前記２種類のデータ信号の一方が、前記走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号であり、
前記２種類のデータ信号の他方が、前記走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ前記走査信号の立ち下がりエッジ近傍で０（ V ）となる第２のデータ信号又は前記走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号であるアクティブマトリクス液晶パネルの欠陥検出方法。 - アクティブマトリクス液晶パネルの走査線のうち１本おきに選択した走査線にパルス電圧である第１の走査信号を入力し、前記選択された走査線以外の走査線に第１の走査信号の立ち下がりエッジ近傍で立ち上がるパルス電圧である第２の走査信号を入力するとともに、
２種類のデータ信号を前記アクティブマトリクス液晶パネルの信号線の位置に応じて、前記アクティブマトリクス液晶パネルの各信号線に割り当てて入力するアクティブマトリクス液晶パネルの欠陥検出方法であって、
前記２種類のデータ信号の一方が、第１の走査信号の立ち上がりパルスエッジ近傍で極性が反転する第１のデータ信号であり、
前記２種類のデータ信号の他方が、第１の走査信号の立ち上がりパルスエッジ近傍で該立ち上がりパルスエッジ毎に極性が反転し且つ第２の走査信号の立ち下がりエッジ近傍で０（ V ）となる第２のデータ信号又は第２の走査信号の立ち下がりエッジ近傍で極性が反転する第３のデータ信号であるアクティブマトリクス液晶パネルの欠陥検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207856A JP3669900B2 (ja) | 2000-07-10 | 2000-07-10 | アクティブマトリクス液晶パネルの欠陥検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207856A JP3669900B2 (ja) | 2000-07-10 | 2000-07-10 | アクティブマトリクス液晶パネルの欠陥検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002023194A JP2002023194A (ja) | 2002-01-23 |
| JP3669900B2 true JP3669900B2 (ja) | 2005-07-13 |
Family
ID=18704550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207856A Expired - Fee Related JP3669900B2 (ja) | 2000-07-10 | 2000-07-10 | アクティブマトリクス液晶パネルの欠陥検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3669900B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006214737A (ja) * | 2005-02-01 | 2006-08-17 | Sanyo Epson Imaging Devices Corp | プローブ、検査装置および電気光学装置の製造方法 |
| JP4853705B2 (ja) * | 2006-02-24 | 2012-01-11 | 株式会社島津製作所 | Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置 |
-
2000
- 2000-07-10 JP JP2000207856A patent/JP3669900B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002023194A (ja) | 2002-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626414B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| US8421724B2 (en) | Liquid crystal display device | |
| US5289174A (en) | Liquid crystal display device | |
| US8023058B2 (en) | Panel assembly for display device, display device including the same, and repairing method for display device | |
| KR100225569B1 (ko) | 액티브 매트릭스 액정 패널의 결함을 검출하는 방법 | |
| CN112732109B (zh) | 显示装置 | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| US5745201A (en) | Matrix type display device | |
| JP3669900B2 (ja) | アクティブマトリクス液晶パネルの欠陥検出方法 | |
| JP2002098999A (ja) | 液晶表示装置 | |
| JP4795548B2 (ja) | 液晶表示基板検査方法 | |
| JPH0772513A (ja) | アクティブマトリックス表示装置 | |
| JP2776349B2 (ja) | 液晶表示装置の検査方法 | |
| US8310262B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| JP3670517B2 (ja) | 液晶表示装置 | |
| JP2001183614A (ja) | 表示素子およびその検査方法 | |
| JP2710582B2 (ja) | カラー液晶表示装置 | |
| JP2003098540A (ja) | 表示装置 | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
| JPH11149092A (ja) | 液晶表示装置及びその検査方法 | |
| JP2017138393A (ja) | 液晶表示装置及びその検査方法 | |
| WO2012115005A1 (ja) | 液晶パネルの検査方法および液晶パネル | |
| JPH05313196A (ja) | アクティブマトリクス型表示装置 | |
| KR20080001102A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050412 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |