JP3665490B2

JP3665490B2 - Wiring structure of semiconductor device and method of forming the same

Info

Publication number: JP3665490B2
Application number: JP28233498A
Authority: JP
Inventors: 啓貴田中
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-10-05
Filing date: 1998-10-05
Publication date: 2005-06-29
Anticipated expiration: 2018-10-05
Also published as: JP2000114271A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の配線構造に関し、特に、並列に２個以上集積化されたヘテロ接合型バイポーラトランジスタ(以下、ＨＢＴと略称する)間の配線に関する。
【０００２】
【従来の技術】
従来より、ＨＢＴを多数個並列に接続した配線パターンとして、特開平６−３４９８４５号公報のようなものがある。この配線パターンは、図８及び図９に示すような構造を有している。但し、図８は平面図であり、図９(a)は図８におけるＡ−Ａ矢視断面図であり、図９(b)は図８におけるＢ−Ｂ矢視断面図であり、図９(c)は図８におけるＣ−Ｃ矢視断面図である。ここで、各ＨＢＴ素子(図８においては２つの素子が現れている)のエミッタ電極１間、ベース電極２間、コレクタ電極３間は、以下に述べるようにして電気的に接続されている。
【０００３】
すなわち、図８および図９に示すように、ＨＢＴ素子において、化合物半導体基板１４上に、コレクタ層９,ベース層８およびエミッタ層７がこの順に選択的に積層されている。さらに、エミッタ電極１にはエミッタ引出しエアブリッジ配線４が接続されており、コレクタ電極３にはコレクタ引出しエアブリッジ配線６が接続されている。そして、各ＨＢＴ素子のエミッタ引出しエアブリッジ配線４,４は共通のエミッタ引き出し配線１１に接続され、コレクタ引出しエアブリッジ配線６,６は共通のコレクタ引き出し配線１３に接続され、ベース電極２,２は共通のベース引出し配線１２に接続されている。
【０００４】
ここで、上記エミッタ引出しエアブリッジ配線４やコレクタ引出しエアブリッジ配線６のようなエアブリッジ配線を用いるのは、配線間の寄生容量を低減し、ＨＢＴ素子の遮断周波数ｆ_tを改善するためである。但し、ベース電極２は、ベース引き出し配線１２に接続される際に、絶縁膜を介してベース層８に接触している。尚、１５,１６は、夫々絶縁膜である。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記並列に複数個配列されて集積化されたＨＢＴ間の配線パターンには、以下のような問題がある。
【０００６】
すなわち、上記ベース引き出し配線１２をエアブリッジ配線構造とすれば、基板１４を通して隣接する配線やグランドとの間に流れるリーク電流による損失を低減できる。ところが、従来の配線パターンにおいては、上述したように、ベース引き出し配線１２をベース電極２に接続する場合に、ベース引き出し配線１２を絶縁膜１５を介してベース層８に接触するように形成している。
【０００７】
これは、図８および図９に示すごとく集積化されたＨＢＴにおいて、エミッタ引出しエアブリッジ配線４やコレクタ引出しエアブリッジ配線６がベース電極２の極近傍に位置しているので、総ての配線をエアブリッジ配線にするのが困難なためである。図８および図９に示す配線構造では、ベース引き出し配線１２をエアブリッジ配線にするには、そのエアブリッジ配線はベース電極２の表面よりも高い位置に形成されることになる。
【０００８】
その場合には、図１０に示すように、上記ベース引出しエアブリッジ配線１７とエミッタ引出しエアブリッジ配線４との間隔が狭くなるためにプロセス的に実現できないのである。このように、従来の配線構造によるＨＢＴでは、本来、総ての引き出し配線をエアブリッジ配線にする方が寄生容量等を低減し、最大発振周波数ｆ_maxや遮断周波数ｆ_t等の高周波特性の向上に効果があるが、ＨＢＴ素子の集積化においては、総ての配線をエアブリッジ配線化することはプロセス上困難であるという問題がある。
【０００９】
そこで、この発明の目的は、化合物半導体基板上に複数のＨＢＴを並列にエアブリッジ配線によって接続できる半導体装置の配線構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、半絶縁性基板上に複数形成された半導体素子を並列接続する半導体装置の配線構造であって、上記半導体素子は上記半絶縁性基板上にコレクタ層 , ベース層およびエミッタ層が順次積層されて成るバイポーラトランジスタであり、上記各バイポーラトランジスタ間の領域には上記半絶縁性基板に達する素子間分離溝が形成されて,各バイポーラトランジスタは空間的に且つ電気的に分離されており、隣接する上記バイポーラトランジスタにおける上記コレクタ層の表面に形成されたコレクタ電極と上記ベース層の表面に形成されたベース電極と上記エミッタ層の表面に形成されたエミッタ電極とは , 上記素子間分離溝を挟んで互いに対向する位置に形成されており、上記隣接するバイポーラトランジスタにおける上記コレクタ電極同士 , 上記ベース電極同士および上記エミッタ電極同士は,上記素子間分離溝を跨いで配設されたエアブリッジ配線によって接続されており、上記各エアブリッジ配線は , 上記半絶縁性基板の表面と略平行に配設されると共に , 互いに間隔をあけて積層されて互いに交差しないように配置されていることを特徴としている。
【００１１】
上記構成によれば、各バイポーラトランジスタ間を空間的・電気的に分離している素子間分離溝は半絶縁性基板まで達しており、各バイポーラトランジスタの互いに接続されるべきコレクタ電極 , ベース電極およびエミッタ電極同士は上記素子間分離溝を挟んで大略同一レベルの位置に在る。したがって、上記素子間分離溝を跨いで互いに接続されるべき上記電極を接続しているエアブリッジ配線は、他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に配列されている。しかも、最下層に位置しているエアブリッジ配線の下には空間が存在する。このような電極間の接続構造は従来のプロセスによって容易に構成できる。さらに、総ての電極がエアブリッジ配線されて空気絶縁されているために、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークが低減されると共に、配線容量が低減されて、最大発振周波数ｆ_max等の高周波特性が向上される。
【００１２】
また、請求項２に係る発明は、請求項１に係る発明の半導体装置の配線構造において、上記素子間分離溝の側壁は上記基板の面に略垂直であることを特長としている。
【００１３】
上記構成によれば、上記素子間分離溝の側壁は基板面に略垂直になっているため、基板面に対して傾斜している場合よりも上記素子間分離溝の幅を狭くでき、高集積化が可能となる。
【００１４】
また、請求項３に係る発明は、請求項１に係る発明の半導体装置の配線構造において、上記バイポーラトランジスタはＨＢＴであることを特長としている。
【００１５】
上記構成によれば、半絶縁性基板上に複数形成されたＨＢＴ素子間のエミッタ電極同士,ベース電極同士およびコレクタ電極同士の夫々が、エアブリッジ配線によって、各ＨＢＴ素子間の素子間分離溝を跨いで他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に配列される。然も、最下層に位置しているコレクタエアブリッジ配線の下には空間が形成される。こうして、総ての電極が上記エアブリッジ配線によって空気絶縁され、各電極間のリーク電流や各ＨＢＴ素子間のクロストークが低減されると共に、配線容量が低減されて、最大発振周波数ｆ_max等の高周波特性が向上される。
【００１６】
また、請求項４に係る発明は、半導体装置の配線構造の形成方法であって、半絶縁性基板上にコレクタ層 , ベース層およびエミッタ層が順次積層されて成るバイポーラトランジスタを複数形成する工程と、上記複数形成されたバイポーラトランジスタの夫々の間に、ドライエッチングによって、上記半絶縁性基板に達すると共に、上記基板の面に略垂直な側壁を有する素子間分離溝を形成する工程と、上記各バイポーラトランジスタにおける上記コレクタ層の表面にコレクタ電極を形成し、上記ベース層の表面にベース電極を形成し、上記エミッタ層の表面にエミッタ電極を形成する工程と、上記隣接するバイポーラトランジスタにおける上記コレクタ電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第１のエアブリッジ配線によって接続する工程と、上記隣接するバイポーラトランジスタにおける上記ベース電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第２のエアブリッジ配線によって、上記第１のエアブリッジ配線と交差しないように接続する工程と、上記隣接するバイポーラトランジスタにおける上記エミッタ電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第３のエアブリッジ配線によって、上記第１のエアブリッジ配線および上記第２のエアブリッジ配線と交差しないように接続する工程とを含むことを特長としている。
【００１７】
上記構成によれば、上記各バイポーラトランジスタ間に形成される素子間分離溝はドライエッチングによって形成される。そのため、側壁が基板の面に対して略垂直になっている素子間分離溝が容易に形成され、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークや配線容量が低減されて高周波特性が向上されたバイポーラトランジスタの高集積化を、容易に図ることができる。
【００１８】
また、請求項５に係る発明は、請求項４に係る発明の配線構造の形成方法において、上記ドライエッチングは、誘導結合プラズマエッチング装置で行うことを特長としている。
【００１９】
上記構成によれば、上記素子間分離溝の形成に、高密度プラズマを生成しながら独立してイオンバイアス電圧を選択することができる誘導結合プラズマエッチング装置が用いられ、イオンバイアス電圧を抑えて処理を行うことによって、バイポーラトランジスタへのプラズマ等によるダメージが低減される。
【００２０】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
図１は、本実施の形態における半導体装置の配線構造を、複数のＨＢＴが並列して集積化された集積回路に適用した場合の平面図である。また、図２は、図１におけるＤ−Ｄ矢視断面図である。本実施の形態においては、上記並列に配列された複数のＨＢＴをエアブリッジ配線を用いて接続するものである。
【００２１】
先ず、本実施の形態におけるＨＢＴ素子および各ＨＢＴ素子間のエアブリッジ配線構造について説明する。各ＨＢＴ素子２５,２６は、半絶縁性化合物半導体基板２１上に、ｎ-ＧaＡsから成るコレクタ層２４、ｐ-ＧaＡsから成るベース層２３、および、ｎ-ＩnＧaＰから成るエミッタ層２２が、この順に積層されている。そして、各ＨＢＴ素子２５,２６間におけるコレクタ層２４にはエッチングによって幅１μm深さ１.５μmの基板２１に達する素子間分離溝３０が形成されて、各ＨＢＴ素子２５,２６が空間的・電気的に分離されている。ここで、コレクタ層２４は所定の寸法の矩形を成し、ベース層２３はコレクタ層２４より小寸法の矩形を成し、エミッタ層２２はベース層２３より小寸法の矩形を成して形成されており、各ＨＢＴ素子２５,２６はピラミッド状を成している。そして、エミッタ層２２の上面には、ＷＮ/Ｔi/Ｐt/Ａuから成る厚さ２５０nm幅５μmのエミッタ電極２７が形成されている。また、エミッタ層２２の周囲におけるベース層２３の上面には、Ｐt/Ｔi/Ｐt/Ａuから成る厚さ２００nm幅２μmのベース電極２８が形成されている。さらに、ベース層２３の周囲におけるコレクタ層２４の上面には、ＡuＧe/Ｎi/Ａuから成る厚さ２００nm幅２μmのコレクタ電極２９が形成されている。
【００２２】
上記構成においては、各ＨＢＴ素子２５,２６は、コレクタ層２４,ベース層２３およびエミッタ層２２がピラミッド状に積層されている。したがって、各ＨＢＴ素子２５,２６におけるエミッタ電極２７,２７'同士、ベース電極２８,２８'同士、コレクタ電極２９,２９'同士は互いに同一レベルに在り、然も異なる種類の電極とは異なるレベル上に在る。
【００２３】
そこで、本実施の形態においては、図２に示すように、上記素子間分離溝３０を跨いで、各ＨＢＴ素子２５,２６におけるエミッタ電極２７,２７'間を、厚み１μmの平面状のエミッタエアブリッジ配線３１で接続する。同様に、ベース電極２８,２８'間を厚み１μmの平面状のベースエアブリッジ配線３２で接続し、コレクタ電極２９,２９'間を厚み１μmの平面状のコレクタエアブリッジ配線３３で接続するのである。こうすることによって、各エアブリッジ配線３１,３２,３３は互いに所定の間隔を有して平行に配列されており、特定の配線との間が狭くなることは無く、プロセスによって容易に形成することができるのである。その場合、素子間分離溝３０は各ＨＢＴ素子２５,２６を電気的に分離するばかりではなく、最下層のコレクタエアブリッジ配線３３をコレクタ層２４から離してコレクタ層２４との間に空間を形成する機能を有する。したがって、コレクタ層２４や基板２１を通して電流がリークするのを防止できる。尚、３４,３５,３６は絶縁層である。
【００２４】
以下、上記構成を有するエアブリッジ配線の形成方法について、詳細に説明する。図３は、エアブリッジ配線の形成手順を示す図である。半絶縁性化合物半導体基板２１上に、ｎ-ＧaＡs膜,ｐ-ＧaＡs膜およびｎ-ＩnＧaＰ膜を順次積層し、ＩＣＰ(誘導結合プラズマ)を用いたドライエッチング装置を用いて各層をエッチングする。そして、コレクタ層２４に、半絶縁性化合物半導体基板２１に達する幅１μm深さ１.５μmの側壁が基板面に対して垂直な素子間分離溝３０を形成して、ピラミッド構造のコレクタ層２４,ベース層２３およびエミッタ層２２を得る。
【００２５】
さらに、上記エミッタ電極２７,ベース電極２８およびコレクタ電極２９を形成した後、全体に絶縁膜３７を堆積し、エミッタ電極２７,ベース電極２８およびコレクタ電極２９の夫々に達するコンタクトホール３８を開口して、図３(a)の状態に至る。ここで、上記ＩＣＰエッチング装置は、高密度プラズマを生成しながら独立してイオンバイアス電圧を選択することができる。そこで、素子間分離溝３０の形成にＩＣＰエッチング装置を用い、イオンバイアス電圧を抑えて処理を行うことによって、通常のＲＩＥ(リアクティブ・イオン・エッチング)法等で見られるＨＢＴ素子へのプラズマ等によるダメージを低くすることができる。
【００２６】
次に、図３(b)に示すように、フォトレジストのパターニング工程でも溶けないような有機材料(例えば、ポリイミド樹脂)を全面に塗布して有機層３９を形成する。その場合、ＨＢＴ素子間にもポリイミド樹脂が流れ込むので、有機層３９の表面は平坦になる。次に、図３(c)に示すように、ＲＩＥ法等によって有機層３９をエッチバックして、コレクタ電極２９の上面を露出させる。その場合に、有機層３９と絶縁膜３７とのエッチング選択比が十分に得られるような条件を用いることによって、有機層３９の上面は上記エッチバックによってさらに平坦化される。
【００２７】
次に、上記平坦化された有機層３９上に、フォトリソグラフィ技術を用いてコレクタエアブリッジ配線３３のパターンを形成する。そうした後、図４(d)に示すように、例えばリフトオフ法等によって、所定の厚みを有する平面状のコレクタエアブリッジ配線３３を形成する。次に、図３(b)と同様にして、全面に有機層４０を形成する。そして、ＲＩＥ法等によって有機層４０をエッチバックしてベース電極２８の上面を露出させると共に、有機層４０の上面を平坦化する。その後、例えばリフトオフ法等によって、所定の厚みを有する平面状のベースエアブリッジ配線３２を形成する。その結果、図４(e)の状態になる。さらに、全面に有機層４１を形成する。そして、ＲＩＥ法等によって有機層４１をエッチバックしてエミッタ電極２７の上面を露出させ、有機層４１の上面を平坦化した後、例えばリフトオフ法等によって所定の厚みを有する平面状のエミッタエアブリッジ配線３１を形成する。その結果、図４(f)の状態になる。
【００２８】
次に、上記コレクタエアブリッジ配線３３,ベースエアブリッジ配線３２及びエミッタエアブリッジ配線３１の直下に存在している有機層３９,４０,４１を、例えば有機溶剤に溶かして除去する。次に、ＲＩＥ法等の処理によって発生した欠陥を除去するため、窒素雰囲気中において４００℃で１分間の熱処理を行う。尚、この熱処理の温度は２００℃〜５００℃であればよく、時間は２０秒〜５分であればよい。以上の工程によって、図４(g)に示すように、ＨＢＴ２５,２６の間が素子間分離溝３０によって空間的且つ電気的に分離され、コレクタ電極２９,２９'間がコレクタエアブリッジ配線３３で接続され、ベース電極２８,２８'間がベースエアブリッジ配線３２で接続され、エミッタ電極２７,２７'間がエミッタエアブリッジ配線３１で接続された配線構造が得られるのである。
【００２９】
上述のように、本実施の形態における各ＨＢＴ素子２５,２６は、半絶縁性化合物半導体基板２１上に、コレクタ層２４,ベース層２３及びエミッタ層２２がこの順に積層されると共に、各ＨＢＴ素子２５,２６間におけるコレクタ層２４に側壁が基板面に対して垂直な素子間分離溝３０が形成されて互いに空間的・電気的に分離され、ピラミッド状を成している。そして、エミッタ層２２の上面にエミッタ電極２７を形成し、エミッタ層２２の周囲におけるベース層２３上面にベース電極２８を形成し、ベース層２３の周囲におけるコレクタ層２４上面にコレクタ電極２９を形成している。したがって、各ＨＢＴ素子２５,２６におけるエミッタ電極２７同士、ベース電極２８同士、コレクタ電極２９同士は互いに同一レベル上に在り、異なる種類の電極とは異なるレベル上に在ることになる。
【００３０】
そこで、上記構成の各ＨＢＴ素子２５,２６に配線する場合は、以下のごとく簡単な方法によってエアブリッジ配線を行うことができるのである。すなわち、先ず、全面に有機層３９を形成し、有機層３９をエッチバックして最下層電極であるコレクタ電極２９の上面を露出させ、リフトオフ法等によってコレクタエアブリッジ配線３３を形成する。以下、上記工程を繰り返してベースエアブリッジ配線３２およびエミッタエアブリッジ配線３１を順次間隔を空けて積層する。そして最後に、各エアブリッジ配線３３,３２,３１間の有機層３９,４０,４１を除去するのである。
【００３１】
その結果、図４(g)に示すように、各平面状のエアブリッジ配線３１,３２,３３が互いに所定の間隔を有して接続されると共に、最下層のコレクタエアブリッジ配線３３とコレクタ層２４との間に空間が形成された配線構造が得られのである。このような配線構造は、各エアブリッジ配線３１,３２,３３が空気絶縁されているために、各ＨＢＴ素子２５,２６間のクロストークが低減されると共に、配線容量を低減することができ、各ＨＢＴ素子２５,２６の最大発振周波数ｆ_maxを向上できるのである。すなわち、本実施の形態による半導体装置の配線構造によれば、各エアブリッジ配線３１,３２,３３と特定の配線との間が狭くなることは無く、上述のようなプロセスによって容易に形成することができるのである。
【００３２】
尚、図１および図２における各ＨＢＴ素子２５,２６間の素子間分離溝３０の形状を、幅０.１μm〜５μm、深さ０.１μm〜５μmの範囲で変化させて、最大発振周波数ｆ_maxを評価したところ、素子間分離溝３０の深さが１μm以下では８０ＧＨzであったものが、深さを１μmにすることによって９０ＧＨzとなり、最大発振周波数ｆ_maxが向上した。したがって、ミリ波帯(２０ＧＨz〜３００ＧＨz)での効果が実証された。
【００３３】
本実施の形態においては、上記素子間分離溝３０を幅１μm深さ１.５μmに形成しているが、半絶縁性化合物半導体基板２１に達していれば、その幅は０.１μm〜５μm、深さは０.１μm〜５μmにあればよい。その場合、素子間分離溝３０の幅が０.１μm以下である場合には、素子間分離溝３０用のレジストパターン形成、および、各エアブリッジ配線３１,３２,３３形成後における素子間分離溝３０の有機層３９除去が、非常に困難なものとなる。また、５μm以上である場合には、各ＨＢＴ素子２５,２６の最大発振周波数ｆ_maxのそれ以上の向上はみられない。本実施の形態においては各エアブリッジ配線３１,３２,３３の厚みを１μmとしているが、０.５μm〜２０μmであればよい。また、エミッタ電極２７,ベース電極２８およびコレクタ電極２９の厚みと寸法は上記の厚みと寸法に限定されるものではない。また、エミッタ層２２の材料として、ＡlＧaＡsを用いても差し支えない。
【００３４】
尚、本実施の形態においては、並列に配列されたＨＢＴ素子２５,２６間の接続を例にこの発明を説明しているが、上記エミッタをソース、上記ベースをゲート、上記コレクタをドレインと見なせば、ＦＥＴ(電界効果トランジスタ)にも適用可能である。すなわち、ＦＥＴの周囲に素子間分離溝を形成し、エアブリッジ配線を用いて並列に接続することによって、配線容量が低減し、素子の最大発振周波数ｆ_max等の高周波特性を向上できるのである。
【００３５】
ところで、本実施の形態においては、素子間分離溝３０の形成にＩＣＰエッチング装置を用いているが、ウエットエッチング装置を用いても差し支えない。上記ＲＩＥ法等のドライエッチングを用いた場合には、プラズマ等によるダメージを回避するための熱処理が必要になる。ところが、上記ウエットエッチングを用いた場合には上記熱処理工程が不要となる。図５は、上記ウエットエッチングによって形成した素子間分離溝４５の断面形状を示す。図５に見られるように、上記ウエットエッチングによって形成された素子間分離溝４５はテーパ状になる。しかしながら、素子間分離溝４５の深さを１μm以上にすれば、ドライエッチングによって素子間分離溝を形成した場合と同様に、最大発振周波数ｆ_maxを向上できる。
【００３６】
但し、図２のごとく、ドライエッチングによって素子間分離溝３０の側壁を基板面に対して略垂直に形成した方が、高周波特性の向上等の上記種々の効果を保持しつつテーパ状に形成した場合よりも素子間分離溝３０の幅を狭くでき、ＨＴＢ素子の集積化には有利である。
【００３７】
＜第２実施の形態＞
本実施の形態は、第１実施の形態のごとく形成された各エアブリッジ配線を夫々の引き出し配線に接続する際の配線構造に関する。図６は、本実施の形態における半導体装置の配線構造を示す平面図である。また、図７(a)は図６におけるＥ−Ｅ矢視(コレクタ電極)断面図であり、図７(b)はＦ−Ｆ矢視(ベース電極)断面図であり、図７(c)はＧ−Ｇ矢視(エミッタ電極)断面図である。
【００３８】
本実施の形態における各ＨＢＴ素子５５,５６は、第１実施の形態における各ＨＢＴ素子２５,２６と同様に、半絶縁性化合物半導体基板５１上に、コレクタ層５４,ベース層５３およびエミッタ層５２がこの順に積層されると共に、各ＨＢＴ素子５５,５６間におけるコレクタ層５４には基板５１に達する素子間分離溝６０が形成されて各ＨＢＴ素子５５,５６が空間的・電気的に分離されてピラミッド状に形成されている。そして、エミッタ層５２の上面にはエミッタ電極５７が形成され、エミッタ層５２の周囲におけるベース層５３の上面にはベース電極５８が形成され、ベース層５３の周囲におけるコレクタ層５４の上面にはコレクタ電極５９が形成されている。
【００３９】
そして、図７(a)に示すように、各ＨＢＴ素子５５,５６のコレクタ電極５９,５９'間を、平面状のコレクタエアブリッジ配線６３で接続している。また、図７(b)に示すように、ベース電極５８,５８'間を平面状のベースエアブリッジ配線６２で接続している。また、図７(c)に示すように、エミッタ電極５７,５７'間を、エミッタエアブリッジ配線６１で接続している。
【００４０】
ここで、上記各エアブリッジ配線６３,６２,６１の引き出し配線は、図６および図７に示すように、下層に配列されているエアブリッジ配線用の引き出し線は内側(ＨＢＴ素子列に近い側)に配列されている。すなわち、エミッタエアブリッジ配線６１よりもコレクタエアブリッジ配線６３が下層に位置しているために、エミッタ引き出し配線６５よりもコレクタ引き出し配線６７が内側に配列されている。また、エミッタエアブリッジ配線６１よりもベースエアブリッジ配線６２が下層に位置しているために、エミッタ引き出し配線６５よりもベース引き出し配線６６が内側に配列されている。
【００４１】
したがって、上記エミッタエアブリッジ配線６１をエミッタ引き出し配線６５に接続する一方、コレクタエアブリッジ配線６３をコレクタ引き出し配線６７に接続する際に、図７(a)に示すように、エミッタエアブリッジ配線６１とコレクタエアブリッジ配線６３とが交差することはない。同様に、上記エミッタエアブリッジ配線６１をエミッタ引き出し配線６５に接続する一方、ベースエアブリッジ配線６２をベース引き出し配線６６に接続する際に、図７(b)に示すように、エミッタエアブリッジ配線６１とベースエアブリッジ配線６２とが交差することはないのである。尚、上記コレクタエアブリッジ配線６３とベースエアブリッジ配線６２とに関しては、図２と同様に所定の間隔を有しており、然もコレクタ引き出し配線６７とベース引き出し配線６６とはＨＢＴ素子５５,５６を挟んで反対側に配置されているために同様に重なることはない。
【００４２】
ここで、総ての引き出し線がＨＢＴ素子５５,５６に対して同じ側に位置している場合であっても、下層に配列されているエアブリッジ配線の引き出し線を内側に配列(すなわち、ＨＢＴ素子５５,５６側から順に、コレクタ引き出し配線６７,ベース引き出し配線６６およびエミッタ引き出し配線６５と配列)することによって、総てのエアブリッジ配線６１,６２,６３が交差しないようにできる。
【００４３】
こうして、各ＨＢＴ素子５５,５６の配線か交差しないようにすることによって、エアブリッジ配線間のクロストークがより低減されるのである。
【００４４】
【発明の効果】
以上より明らかなように、請求項１に係る発明の半導体装置の配線構造は、各バイポーラトランジスタ間は素子間分離溝によって空間的に且つ電気的に分離され、隣接する上記バイポーラトランジスタにおける互いに接続されるべきコレクタ電極 , ベース電極およびエミッタ電極は互いに対向する位置に形成され、この互いに接続されるべき電極同士は上記素子間分離溝を跨ぐエアブリッジ配線によって他のエアブリッジ配線と交差することなく接続されているので、上記素子間分離溝を挟んで大略同一レベルの位置に在る電極同士はエアブリッジ配線されて、他の電極と空気絶縁されている。したがって、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークを低減できると共に、配線容量を低減して、最大発振周波数ｆ_max等の高周波特性を向上できる。
【００４５】
また、請求項２に係る発明の半導体装置の配線構造における上記素子間分離溝の側壁は上記基板の面に略垂直であるので、上記側壁が基板面に対して傾斜している場合よりも上記素子間分離溝の幅を狭くできる。したがって、上記バイポーラトランジスタの高集積化を図ることができる。
【００４６】
また、請求項３に係る発明の半導体装置の配線構造における上記バイポーラトランジスタはＨＢＴであるので、半絶縁性基板上に複数形成されたＨＢＴ素子間のエミッタ電極同士,ベース電極同士およびコレクタ電極同士の夫々を、エアブリッジ配線によって、各ＨＢＴ素子間の素子間分離溝を跨いで他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に接続できる。したがって、総ての電極を上記エアブリッジ配線によって空気絶縁でき、各電極間のリーク電流や各ＨＢＴ素子間のクロストークを低減できると共に、配線容量を低減できる。すなわち、この発明によれば、最大発振周波数ｆ_max等の高周波特性を向上できる。
【００４７】
また、請求項４に係る発明の配線構造の形成方法は、半絶縁性基板上に複数形成されたバイポーラトランジスタの夫々の間に、ドライエッチングによって、上記半絶縁性基板に達すると共に、上記基板の面に略垂直な側壁を有する素子間分離溝を形成する工程を含むので、側壁が略垂直の素子間分離溝を容易に形成でき、請求項１に係る発明の効果を奏するバイポーラトランジスタの高集積化を容易に図ることができる。
【００４８】
また、請求項５に係る発明の配線構造の形成方法における上記ドライエッチングは、ＩＣＰエッチング装置で行うので、上記素子間分離溝の形成に際して、イオンバイアス電圧を抑えて処理を行うことによって上記バイポーラトランジスタへのプラズマ等によるダメージを低減できる。
【図面の簡単な説明】
【図１】この発明の半導体装置の配線構造を並列に集積化されたＨＢＴの接続に適用した配線構造の平面図である。
【図２】図１におけるＤ−Ｄ矢視断面図である。
【図３】図２におけるエアブリッジ配線の形成手順を示す図である。
【図４】図３に続くエアブリッジ配線の形成手順を示す図である。
【図５】ウエットエッチングによって形成した素子間分離溝の断面形状を示す図である。
【図６】図２における各エアブリッジ配線を引き出し配線に接続する際の配線構造の平面図である。
【図７】図６におけるＥ−Ｅ,Ｆ−Ｆ,Ｇ−Ｇ夫々の矢視断面図である。
【図８】ＨＢＴを多数個並列に接続した従来の配線パターンの平面図である。
【図９】図８におけるＡ−Ａ,Ｂ−Ｂ,Ｃ−Ｃ夫々の矢視断面図である。
【図１０】図９におけるベース引出し配線をエアブリッジ配線にした場合の断面図である。
【符号の説明】
２１,５１…半絶縁性化合物半導体基板、
２２,５２…エミッタ層、２３,５３…ベース層、
２４,５４…コレクタ層、２５,２６,５５,５６…ＨＢＴ素子、
２７,５７…エミッタ電極、２８,５８…ベース電極、
２９,５９…コレクタ電極、３０,４５,６０…素子間分離溝、
３１,６１…エミッタエアブリッジ配線、
３２,６２…ベースエアブリッジ配線、
３３,６３…コレクタエアブリッジ配線、
３４,３５,３６,３７…絶縁膜、３９,４０,４１…有機層、
６５…エミッタ引き出し配線、６６…ベース引き出し配線、
６７…コレクタ引き出し配線。[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a wiring structure of a semiconductor device, and more particularly to a wiring between two or more heterojunction bipolar transistors (hereinafter abbreviated as HBT) integrated in parallel.
[0002]
[Prior art]
  Conventionally, as a wiring pattern in which a large number of HBTs are connected in parallel, there is one as disclosed in JP-A-6-349845. This wiring pattern has a structure as shown in FIGS. 8 is a plan view, FIG. 9 (a) is a cross-sectional view taken along the line AA in FIG. 8, FIG. 9 (b) is a cross-sectional view taken along the line BB in FIG. (c) is CC sectional view taken on the line in FIG. Here, the emitter electrodes 1, the base electrodes 2, and the collector electrodes 3 of each HBT element (two elements appear in FIG. 8) are electrically connected as described below.
[0003]
  That is, as shown in FIGS. 8 and 9, in the HBT element, the collector layer 9, the base layer 8, and the emitter layer 7 are selectively stacked in this order on the compound semiconductor substrate. Further, an emitter extraction air bridge wiring 4 is connected to the emitter electrode 1, and a collector extraction air bridge wiring 6 is connected to the collector electrode 3. The emitter lead-out air bridge lines 4 and 4 of each HBT element are connected to a common emitter lead-out line 11, the collector lead-out air bridge lines 6 and 6 are connected to a common collector lead-out line 13, and the base electrodes 2 and 2 are connected to each other. It is connected to a common base lead wiring 12.
[0004]
  Here, the use of an air bridge wiring such as the emitter extraction air bridge wiring 4 or the collector extraction air bridge wiring 6 reduces the parasitic capacitance between the wirings and reduces the cutoff frequency f of the HBT element._tIt is for improving. However, the base electrode 2 is in contact with the base layer 8 through an insulating film when connected to the base lead-out wiring 12. Reference numerals 15 and 16 denote insulating films.
[0005]
[Problems to be solved by the invention]
  However, the wiring pattern between the HBTs arranged and integrated in parallel has the following problems.
[0006]
  That is, if the base lead-out wiring 12 has an air bridge wiring structure, it is possible to reduce a loss due to a leak current flowing between the wiring 14 adjacent to the substrate 14 and the ground. However, in the conventional wiring pattern, as described above, when the base lead-out wiring 12 is connected to the base electrode 2, the base lead-out wiring 12 is formed in contact with the base layer 8 through the insulating film 15. Yes.
[0007]
  This is because, in the HBT integrated as shown in FIG. 8 and FIG. 9, the emitter extraction air bridge wiring 4 and the collector extraction air bridge wiring 6 are located in the immediate vicinity of the base electrode 2. This is because it is difficult to use air bridge wiring. In the wiring structure shown in FIGS. 8 and 9, in order to make the base lead-out wiring 12 an air bridge wiring, the air bridge wiring is formed at a position higher than the surface of the base electrode 2.
[0008]
  In that case, as shown in FIG. 10, the distance between the base lead-out air bridge wiring 17 and the emitter lead-out air bridge wiring 4 becomes narrow, so that it cannot be realized in a process. As described above, in the HBT having the conventional wiring structure, the parasitic capacitance and the like are originally reduced by using all the lead-out wirings as air bridge wirings, and the maximum oscillation frequency f._maxAnd cutoff frequency f_tHowever, in the integration of HBT elements, there is a problem in that it is difficult in the process to make all wirings into air bridge wirings.
[0009]
  SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring structure of a semiconductor device in which a plurality of HBTs can be connected in parallel by air bridge wiring on a compound semiconductor substrate.
[0010]
[Means for Solving the Problems]
  To achieve the above object, the invention according to claim 1 is a wiring structure of a semiconductor device in which a plurality of semiconductor elements formed on a semi-insulating substrate are connected in parallel,The semiconductor element has a collector layer on the semi-insulating substrate. , A bipolar transistor in which a base layer and an emitter layer are sequentially stacked,Each of the aboveBipolar transistorAn inter-element isolation groove reaching the semi-insulating substrate is formed in the region betweenBipolar transistorAre spatially and electrically separated and adjacent to each otherBipolar transistorInThe collector electrode formed on the surface of the collector layer, the base electrode formed on the surface of the base layer, and the emitter electrode formed on the surface of the emitter layer , Across the element isolation grooveIt is formed at a position facing each other and is adjacent to the aboveBipolar transistorInThe collector electrodes , The base electrodes and the emitterThe electrodes are connected by an air bridge wiring arranged across the element isolation groove.ContactContinuedCage,Each air bridge wiring above , And disposed substantially parallel to the surface of the semi-insulating substrate. , Laminated at intervals and arranged so as not to cross each otherIt is characterized by being.
[0011]
  According to the above configuration, eachBipolar transistorThe element isolation grooves that separate the spaces spatially and electrically reach the semi-insulating substrate.Bipolar transistorTo be connected to each otherCollector electrode , Base electrode and emitterThe electrodes are located at substantially the same level with the inter-element separation groove interposed therebetween. Therefore, they should be connected to each other across the element isolation trenchthe aboveThe air bridge wiring connecting the electrodes is arranged in parallel with a predetermined interval without intersecting with other air bridge wiring. In addition, there is a space under the air bridge wiring located in the lowest layer. Such a connection structure between the electrodes can be easily configured by a conventional process. In addition, since all electrodes are air-bridged and air-insulated, leakage current between each electrode and eachBipolar transistorThe crosstalk between the two and the wiring capacitance is reduced, and the maximum oscillation frequency f_maxThe high frequency characteristics such as are improved.
[0012]
  According to a second aspect of the present invention, in the wiring structure of a semiconductor device according to the first aspect of the present invention, the sidewall of the inter-element isolation trench is substantially perpendicular to the surface of the substrate.
[0013]
  According to the above configuration, since the side wall of the element isolation groove is substantially perpendicular to the substrate surface, the width of the element isolation groove can be narrower than that when the element isolation groove is inclined with respect to the substrate surface. Can be realized.
[0014]
  According to a third aspect of the present invention, there is provided a wiring structure for a semiconductor device according to the first aspect of the present invention.Bipolar transistorIs characterized by being an HBT.
[0015]
  According to the above configuration, the emitter electrodes between the plurality of HBT elements formed on the semi-insulating substrate, the base electrodes, and the collector electrodes each have an element isolation groove between each HBT element by the air bridge wiring. They are arranged in parallel with predetermined intervals without crossing each other air bridge wiring. However, a space is formed under the collector air bridge wiring located in the lowermost layer. Thus, all the electrodes are air-insulated by the air bridge wiring, the leakage current between the electrodes and the crosstalk between the HBT elements are reduced, the wiring capacity is reduced, and the maximum oscillation frequency f_maxThe high frequency characteristics such as are improved.
[0016]
  The invention according to claim 4 is a method of forming a wiring structure of a semiconductor device,Collector layer on semi-insulating substrate , Bipolar transistor comprising a base layer and an emitter layer sequentially stacked Forming a plurality of stars, andMultiple formedBipolar transistorA step of forming an element isolation groove having a side wall substantially perpendicular to the surface of the substrate while reaching the semi-insulating substrate by dry etching.Forming a collector electrode on the surface of the collector layer in each bipolar transistor, forming a base electrode on the surface of the base layer, and forming an emitter electrode on the surface of the emitter layer; and the adjacent bipolar transistor Connecting the collector electrodes of each of the first and second collector electrodes by a first air bridge wiring disposed substantially parallel to the surface of the semi-insulating substrate across the element isolation trench, and the base of the adjacent bipolar transistor A step of connecting the electrodes so as not to intersect the first air bridge wiring by a second air bridge wiring disposed across the element isolation groove and substantially parallel to the surface of the semi-insulating substrate. And the emitter electrodes of the adjacent bipolar transistors across the element isolation trench Serial by the third air-bridge interconnection which is substantially parallel to the surface disposed in the semi-insulating substrate, a step of connecting so as not to intersect with the first air-bridge interconnection and the second air-bridge wiringsIt is characterized by including.
[0017]
  According to the above configuration, each of the aboveBipolar transistorThe inter-element isolation trench formed therebetween is formed by dry etching. Therefore, an element isolation groove whose side wall is substantially perpendicular to the surface of the substrate is easily formed.Bipolar transistorHigh-frequency characteristics are improved by reducing crosstalk and wiring capacitanceBipolar transistorHigh integration can be easily achieved.
[0018]
  The invention according to claim 5 is characterized in that, in the method for forming a wiring structure according to claim 4, the dry etching is performed by an inductively coupled plasma etching apparatus.
[0019]
  According to the above configuration, an inductively coupled plasma etching apparatus capable of independently selecting an ion bias voltage while generating a high-density plasma is used for forming the inter-element separation groove, and processing is performed while suppressing the ion bias voltage. By doingBipolar transistorDamage due to plasma or the like is reduced.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
<First embodiment>
  FIG. 1 is a plan view when the wiring structure of the semiconductor device according to the present embodiment is applied to an integrated circuit in which a plurality of HBTs are integrated in parallel. 2 is a cross-sectional view taken along the line DD in FIG. In the present embodiment, the plurality of HBTs arranged in parallel are connected using an air bridge wiring.
[0021]
  First, an HBT element and an air bridge wiring structure between the HBT elements in the present embodiment will be described. Each of the HBT elements 25 and 26 includes a collector layer 24 made of n-GaAs, a base layer 23 made of p-GaAs, and an emitter layer 22 made of n-InGaP in this order on the semi-insulating compound semiconductor substrate 21. Are stacked. The collector layer 24 between the HBT elements 25 and 26 is formed with an element isolation groove 30 reaching the substrate 21 having a width of 1 μm and a depth of 1.5 μm by etching, so that the HBT elements 25 and 26 are spatially and electrically connected. Separated. Here, the collector layer 24 has a rectangular shape with a predetermined size, the base layer 23 has a smaller size rectangle than the collector layer 24, and the emitter layer 22 has a smaller size rectangle than the base layer 23. Each HBT element 25, 26 has a pyramid shape. An emitter electrode 27 made of WN / Ti / Pt / Au and having a thickness of 250 nm and a width of 5 μm is formed on the upper surface of the emitter layer 22. A base electrode 28 made of Pt / Ti / Pt / Au and having a thickness of 200 nm and a width of 2 μm is formed on the upper surface of the base layer 23 around the emitter layer 22. Further, a collector electrode 29 made of AuGe / Ni / Au and having a thickness of 200 nm and a width of 2 μm is formed on the upper surface of the collector layer 24 around the base layer 23.
[0022]
  In the above configuration, each HBT element 25, 26 has a collector layer 24, a base layer 23, and an emitter layer 22 stacked in a pyramid shape. Therefore, the emitter electrodes 27 and 27 ', the base electrodes 28 and 28', and the collector electrodes 29 and 29 'in each HBT element 25 and 26 are at the same level, and are on different levels from different types of electrodes. It is in.
[0023]
  Therefore, in the present embodiment, as shown in FIG. 2, a planar emitter air having a thickness of 1 μm is formed between the emitter electrodes 27 and 27 ′ of the HBT elements 25 and 26 across the inter-element separation groove 30. Connect with the bridge wiring 31. Similarly, the base electrodes 28 and 28 ′ are connected by a planar base air bridge wiring 32 having a thickness of 1 μm, and the collector electrodes 29 and 29 ′ are connected by a planar collector air bridge wiring 33 having a thickness of 1 μm. . By doing so, the air bridge wirings 31, 32, 33 are arranged in parallel with a predetermined distance from each other, and the gap between the specific wirings is not narrowed and can be easily formed by a process. Can do it. In that case, the element isolation groove 30 not only electrically isolates the HBT elements 25 and 26, but also forms a space between the collector layer 24 by separating the lowermost collector air bridge wiring 33 from the collector layer 24. It has the function to do. Therefore, current leakage through the collector layer 24 and the substrate 21 can be prevented. Reference numerals 34, 35, and 36 are insulating layers.
[0024]
  Hereinafter, a method of forming the air bridge wiring having the above configuration will be described in detail. FIG. 3 is a diagram showing a procedure for forming the air bridge wiring. An n-GaAs film, a p-GaAs film, and an n-InGaP film are sequentially stacked on the semi-insulating compound semiconductor substrate 21, and each layer is etched using a dry etching apparatus using ICP (inductively coupled plasma). Then, an isolation groove 30 is formed in the collector layer 24 so that the side wall having a width of 1 μm and a depth of 1.5 μm reaching the semi-insulating compound semiconductor substrate 21 is perpendicular to the substrate surface. A base layer 23 and an emitter layer 22 are obtained.
[0025]
  Further, after forming the emitter electrode 27, the base electrode 28, and the collector electrode 29, an insulating film 37 is deposited on the entire surface, and contact holes 38 reaching the emitter electrode 27, the base electrode 28, and the collector electrode 29 are opened. This leads to the state of FIG. Here, the ICP etching apparatus can independently select the ion bias voltage while generating high-density plasma. Therefore, an ICP etching apparatus is used to form the inter-element separation groove 30 and the process is performed while suppressing the ion bias voltage, so that plasma or the like for the HBT element as seen in a normal RIE (reactive ion etching) method, etc. Damage caused by can be reduced.
[0026]
  Next, as shown in FIG. 3B, an organic layer 39 is formed by applying an organic material (for example, polyimide resin) that does not melt even in the photoresist patterning step. In this case, since the polyimide resin flows between the HBT elements, the surface of the organic layer 39 becomes flat. Next, as shown in FIG. 3C, the organic layer 39 is etched back by RIE or the like to expose the upper surface of the collector electrode 29. In that case, the upper surface of the organic layer 39 is further flattened by the etch back by using a condition that a sufficient etching selectivity between the organic layer 39 and the insulating film 37 is obtained.
[0027]
  Next, a pattern of the collector air bridge wiring 33 is formed on the planarized organic layer 39 by using a photolithography technique. After that, as shown in FIG. 4D, a planar collector air bridge wiring 33 having a predetermined thickness is formed by, for example, a lift-off method. Next, the organic layer 40 is formed on the entire surface in the same manner as in FIG. Then, the organic layer 40 is etched back by the RIE method or the like to expose the upper surface of the base electrode 28, and the upper surface of the organic layer 40 is flattened. Thereafter, a planar base air bridge wiring 32 having a predetermined thickness is formed by, for example, a lift-off method. As a result, the state shown in FIG. Further, the organic layer 41 is formed on the entire surface. Then, the organic layer 41 is etched back by the RIE method or the like to expose the upper surface of the emitter electrode 27, and the upper surface of the organic layer 41 is flattened. Then, a planar emitter air bridge having a predetermined thickness is formed by the lift-off method or the like, for example. A wiring 31 is formed. As a result, the state shown in FIG.
[0028]
  Next, the organic layers 39, 40, 41 existing immediately below the collector air bridge wiring 33, the base air bridge wiring 32, and the emitter air bridge wiring 31 are removed by dissolving them in an organic solvent, for example. Next, heat treatment is performed at 400 ° C. for 1 minute in a nitrogen atmosphere in order to remove defects generated by processing such as RIE. In addition, the temperature of this heat processing should just be 200 to 500 degreeC, and time should just be 20 second-5 minutes. 4G, the HBTs 25 and 26 are spatially and electrically separated by the element isolation grooves 30, and the collector electrodes 29 and 29 ′ are connected by the collector air bridge wiring 33 as shown in FIG. Thus, a wiring structure in which the base electrodes 28 and 28 ′ are connected by the base air bridge wiring 32 and the emitter electrodes 27 and 27 ′ are connected by the emitter air bridge wiring 31 is obtained.
[0029]
  As described above, each of the HBT elements 25 and 26 in the present embodiment includes the collector layer 24, the base layer 23, and the emitter layer 22 stacked in this order on the semi-insulating compound semiconductor substrate 21, and each HBT element. Inter-element isolation trenches 30 whose side walls are perpendicular to the substrate surface are formed in the collector layer 24 between 25 and 26 and are spatially and electrically separated from each other to form a pyramid shape. An emitter electrode 27 is formed on the upper surface of the emitter layer 22, a base electrode 28 is formed on the upper surface of the base layer 23 around the emitter layer 22, and a collector electrode 29 is formed on the upper surface of the collector layer 24 around the base layer 23. ing. Therefore, the emitter electrodes 27, the base electrodes 28, and the collector electrodes 29 in the respective HBT elements 25 and 26 are on the same level, and are on different levels from different types of electrodes.
[0030]
  Therefore, when wiring to each of the HBT elements 25 and 26 having the above configuration, air bridge wiring can be performed by a simple method as follows. That is, first, the organic layer 39 is formed on the entire surface, the organic layer 39 is etched back to expose the upper surface of the collector electrode 29 which is the lowermost layer electrode, and the collector air bridge wiring 33 is formed by a lift-off method or the like. Thereafter, the above steps are repeated to sequentially stack the base air bridge wiring 32 and the emitter air bridge wiring 31 at intervals. Finally, the organic layers 39, 40, 41 between the air bridge wirings 33, 32, 31 are removed.
[0031]
  As a result, as shown in FIG. 4 (g), the planar air bridge wirings 31, 32, 33 are connected to each other at a predetermined interval, and the lowermost collector air bridge wiring 33 and the collector layer are connected. Thus, a wiring structure in which a space is formed between the wirings 24 and 24 is obtained. In such a wiring structure, since the air bridge wirings 31, 32, and 33 are air-insulated, the crosstalk between the HBT elements 25 and 26 is reduced, and the wiring capacity can be reduced. Maximum oscillation frequency f of each HBT element 25, 26_maxCan be improved. That is, according to the wiring structure of the semiconductor device according to the present embodiment, the space between each air bridge wiring 31, 32, 33 and the specific wiring is not narrowed, and can be easily formed by the process as described above. Can do it.
[0032]
  The shape of the inter-element isolation groove 30 between the HBT elements 25 and 26 in FIGS. 1 and 2 is changed in the range of 0.1 μm to 5 μm in width and 0.1 μm to 5 μm in depth, so that the maximum oscillation frequency f_maxWhen the depth of the element isolation groove 30 was 1 μm or less, it was 80 GHz when the depth was reduced to 1 μm, and the maximum oscillation frequency f was_maxImproved. Therefore, the effect in the millimeter wave band (20 GHz to 300 GHz) was demonstrated.
[0033]
  In the present embodiment, the element isolation trench 30 is formed with a width of 1 μm and a depth of 1.5 μm. However, if the inter-element isolation groove 30 reaches the semi-insulating compound semiconductor substrate 21, the width is 0.1 μm to 5 μm, The depth may be 0.1 μm to 5 μm. In that case, when the width of the element isolation groove 30 is 0.1 μm or less, the resist pattern for the element isolation groove 30 is formed, and the element isolation grooves after the air bridge wirings 31, 32, 33 are formed. The removal of 30 organic layers 39 becomes very difficult. Further, when it is 5 μm or more, the maximum oscillation frequency f of each of the HBT elements 25 and 26 is_maxThere is no further improvement. In the present embodiment, the thickness of each air bridge wiring 31, 32, 33 is 1 μm, but it may be 0.5 μm to 20 μm. The thicknesses and dimensions of the emitter electrode 27, the base electrode 28, and the collector electrode 29 are not limited to the above thicknesses and dimensions. Also, AlGaAs may be used as the material of the emitter layer 22.
[0034]
  In the present embodiment, the present invention is described by taking the connection between the HBT elements 25 and 26 arranged in parallel as an example. However, the emitter is regarded as a source, the base is regarded as a gate, and the collector is regarded as a drain. Otherwise, it can be applied to FET (field effect transistor). That is, by forming an inter-element separation groove around the FET and connecting them in parallel using an air bridge wiring, the wiring capacitance is reduced, and the maximum oscillation frequency f of the element is reduced._maxThe high frequency characteristics such as can be improved.
[0035]
  By the way, in the present embodiment, an ICP etching apparatus is used to form the inter-element separation groove 30, but a wet etching apparatus may be used. When dry etching such as the RIE method is used, heat treatment is required to avoid damage due to plasma or the like. However, when the wet etching is used, the heat treatment step is not necessary. FIG. 5 shows a cross-sectional shape of the inter-element separation groove 45 formed by the wet etching. As shown in FIG. 5, the element isolation groove 45 formed by the wet etching is tapered. However, if the depth of the element isolation groove 45 is 1 μm or more, the maximum oscillation frequency f is the same as when the element isolation groove is formed by dry etching._maxCan be improved.
[0036]
  However, as shown in FIG. 2, when the side walls of the inter-element isolation trenches 30 are formed substantially perpendicularly to the substrate surface by dry etching, they are formed in a tapered shape while maintaining the above various effects such as improvement of high frequency characteristics. The width of the inter-element separation groove 30 can be made narrower than that, which is advantageous for integration of HTB elements.
[0037]
  <Second Embodiment>
  The present embodiment relates to a wiring structure when each air bridge wiring formed as in the first embodiment is connected to each lead-out wiring. FIG. 6 is a plan view showing a wiring structure of the semiconductor device according to the present embodiment. 7A is a cross-sectional view taken along the line EE (collector electrode) in FIG. 6, FIG. 7B is a cross-sectional view taken along the line FF (base electrode), and FIG. FIG. 4 is a cross-sectional view taken along line GG (emitter electrode).
[0038]
  The HBT elements 55 and 56 in the present embodiment are arranged on the semi-insulating compound semiconductor substrate 51 on the semi-insulating compound semiconductor substrate 51 in the same manner as the HBT elements 25 and 26 in the first embodiment. Are stacked in this order, and an inter-element isolation groove 60 reaching the substrate 51 is formed in the collector layer 54 between the HBT elements 55 and 56, so that the HBT elements 55 and 56 are spatially and electrically separated. It is formed in a pyramid shape. An emitter electrode 57 is formed on the upper surface of the emitter layer 52, a base electrode 58 is formed on the upper surface of the base layer 53 around the emitter layer 52, and a collector is formed on the upper surface of the collector layer 54 around the base layer 53. An electrode 59 is formed.
[0039]
  As shown in FIG. 7A, the collector electrodes 59 and 59 ′ of the HBT elements 55 and 56 are connected to each other by a planar collector air bridge wiring 63. Further, as shown in FIG. 7B, the base electrodes 58 and 58 ′ are connected by a planar base air bridge wiring 62. Further, as shown in FIG. 7 (c), the emitter electrodes 57 and 57 ′ are connected by an emitter air bridge wiring 61.
[0040]
  Here, as shown in FIGS. 6 and 7, the lead wires for the air bridge wires 63, 62 and 61 are arranged on the inner side (the side closer to the HBT element row). ). That is, since the collector air bridge wiring 63 is positioned below the emitter air bridge wiring 61, the collector lead wiring 67 is arranged inside the emitter lead wiring 65. Further, since the base air bridge wiring 62 is positioned below the emitter air bridge wiring 61, the base lead wiring 66 is arranged inside the emitter lead wiring 65.
[0041]
  Therefore, when the emitter air bridge wiring 61 is connected to the emitter lead wiring 65 and the collector air bridge wiring 63 is connected to the collector lead wiring 67, as shown in FIG. The collector air bridge wiring 63 does not intersect. Similarly, when the emitter air bridge wiring 61 is connected to the emitter lead wiring 65 and the base air bridge wiring 62 is connected to the base lead wiring 66, as shown in FIG. And the base air bridge wiring 62 do not cross each other. The collector air bridge wiring 63 and the base air bridge wiring 62 have a predetermined interval as in FIG. 2, and the collector lead wiring 67 and the base lead wiring 66 are not limited to the HBT elements 55 and 56. Since they are arranged on the opposite side with respect to each other, they do not overlap in the same manner.
[0042]
  Here, even when all the lead lines are located on the same side with respect to the HBT elements 55 and 56, the lead lines of the air bridge wiring arranged in the lower layer are arranged inside (that is, the HBT By arranging the collector lead-out wiring 67, the base lead-out wiring 66, and the emitter lead-out wiring 65 in this order from the element 55, 56 side, all the air bridge wirings 61, 62, 63 can be prevented from crossing.
[0043]
  Thus, crosstalk between the air bridge wires is further reduced by preventing the wires of the HBT elements 55 and 56 from crossing each other.
[0044]
【The invention's effect】
  As is clear from the above, the wiring structure of the semiconductor device of the invention according to claim 1 includesBipolar transistorThe space is electrically and spatially separated by an element isolation groove, and the adjacentBipolar transistorShould be connected to each other inCollector electrode , Base electrode and emitterThe electrodes are formed at positions facing each other,thisThe electrodes to be connected to each other are connected to each other without crossing the other air bridge wiring by the air bridge wiring straddling the element separating groove, so that the electrodes are located at substantially the same level across the element separating groove. The electrodes to be connected are air-bridged so as to be insulated from other electrodes. Therefore, the leakage current between each electrode and eachBipolar transistorThe crosstalk between the maximum oscillation frequency f_maxThe high frequency characteristics such as can be improved.
[0045]
  In the wiring structure of a semiconductor device according to a second aspect of the present invention, since the side wall of the inter-element isolation groove is substantially perpendicular to the surface of the substrate, the side wall is more inclined than the case where the side wall is inclined with respect to the substrate surface. The width of the isolation trench can be reduced. Therefore, aboveBipolar transistorHigh integration can be achieved.
[0046]
  Further, in the wiring structure of the semiconductor device of the invention according to claim 3,Bipolar transistorSince the HBT is an HBT, an inter-element separation groove between the HBT elements is formed by air bridge wiring between the emitter electrodes, the base electrodes, and the collector electrodes between the plurality of HBT elements formed on the semi-insulating substrate. It can be connected in parallel with a predetermined interval without crossing each other with the other air bridge wiring. Therefore, all the electrodes can be air-insulated by the air bridge wiring, leakage current between the electrodes and crosstalk between the HBT elements can be reduced, and wiring capacitance can be reduced. That is, according to the present invention, the maximum oscillation frequency f_maxThe high frequency characteristics such as can be improved.
[0047]
  According to a fourth aspect of the present invention, a plurality of wiring structure forming methods are formed on a semi-insulating substrate.Bipolar transistorIn this case, the method includes a step of forming an element isolation groove having a side wall substantially perpendicular to the surface of the substrate while reaching the semi-insulating substrate by dry etching. The groove can be easily formed, and the effect of the invention according to claim 1 is achieved.Bipolar transistorHigh integration can be easily achieved.
[0048]
  Further, since the dry etching in the method for forming a wiring structure of the invention according to claim 5 is performed by an ICP etching apparatus, the process is performed by suppressing the ion bias voltage when forming the inter-element separation groove.Bipolar transistorDamage due to plasma or the like can be reduced.
[Brief description of the drawings]
FIG. 1 is a plan view of a wiring structure in which a wiring structure of a semiconductor device according to the present invention is applied to connection of HBTs integrated in parallel.
FIG. 2 is a cross-sectional view taken along line DD in FIG.
FIG. 3 is a diagram showing a procedure for forming an air bridge wiring in FIG. 2;
FIG. 4 is a diagram showing a procedure for forming an air bridge wiring following FIG. 3;
FIG. 5 is a view showing a cross-sectional shape of an element isolation groove formed by wet etching.
6 is a plan view of a wiring structure when each air bridge wiring in FIG. 2 is connected to a lead-out wiring.
7 is a cross-sectional view taken along arrows EE, FF, and GG in FIG. 6;
FIG. 8 is a plan view of a conventional wiring pattern in which a large number of HBTs are connected in parallel.
9 is a cross-sectional view taken along arrows AA, BB, and CC in FIG.
10 is a cross-sectional view when the base lead-out wiring in FIG. 9 is an air bridge wiring.
[Explanation of symbols]
21, 51 ... Semi-insulating compound semiconductor substrate,
22, 52 ... Emitter layer, 23, 53 ... Base layer,
24, 54 ... collector layer, 25, 26, 55, 56 ... HBT element,
27,57 ... emitter electrode, 28,58 ... base electrode,
29, 59 ... collector electrode, 30, 45, 60 ... element isolation groove,
31, 61 ... Emitter air bridge wiring,
32, 62 ... Base air bridge wiring,
33, 63 ... Collector air bridge wiring,
34, 35, 36, 37 ... insulating film, 39, 40, 41 ... organic layer,
65 ... Emitter lead wiring, 66 ... Base lead wiring,
67: Collector lead wiring.

Claims

A wiring structure of a semiconductor device for connecting in parallel a plurality of semiconductor elements formed on a semi-insulating substrate,
The semiconductor element is a bipolar transistor in which a collector layer , a base layer, and an emitter layer are sequentially stacked on the semi-insulating substrate ,
The area between the respective bipolar transistor element isolation trench reaching the semi-insulating substrate is formed, each of the bipolar transistors are spatially and electrically separated,
The collector electrode formed on the surface of the collector layer in the adjacent bipolar transistor, the base electrode formed on the surface of the base layer, and the emitter electrode formed on the surface of the emitter layer include the element isolation groove. It is formed at a position facing each other across ,
Said adjacent said collector electrodes of the bipolar transistor, the base electrode and between the emitter electrodes each other, are connected by the air-bridge wiring disposed across the element isolation trench,
Each of the air bridge wirings is disposed substantially parallel to the surface of the semi-insulating substrate, is laminated with a space between each other, and is disposed so as not to cross each other . Wiring structure.

The wiring structure of the semiconductor device according to claim 1,
A wiring structure of a semiconductor device, wherein a side wall of the inter-element separation groove is substantially perpendicular to the surface of the substrate.

The wiring structure of the semiconductor device according to claim 1,
A wiring structure of a semiconductor device, wherein the bipolar transistor is a heterojunction bipolar transistor.

A method for forming a wiring structure of a semiconductor device, comprising:
Forming a plurality of bipolar transistors in which a collector layer , a base layer and an emitter layer are sequentially laminated on a semi-insulating substrate;
Between the plurality of formed bipolar transistors , by dry etching, reaching the semi-insulating substrate and forming an element isolation groove having a side wall substantially perpendicular to the surface of the substrate ;
Forming a collector electrode on the surface of the collector layer in each bipolar transistor, forming a base electrode on the surface of the base layer, and forming an emitter electrode on the surface of the emitter layer;
Connecting the collector electrodes in the adjacent bipolar transistors by a first air bridge wiring disposed substantially parallel to the surface of the semi-insulating substrate across the isolation trench;
The first air bridge wiring is formed by a second air bridge wiring disposed between the base electrodes of the adjacent bipolar transistors and substantially parallel to the surface of the semi-insulating substrate across the element isolation groove. Connecting so as not to intersect with,
The first air bridge wiring is formed by a third air bridge wiring disposed between the emitter electrodes in the adjacent bipolar transistors and substantially parallel to the surface of the semi-insulating substrate across the element isolation groove. And a method of forming a wiring structure of a semiconductor device, comprising: a step of connecting the second air bridge wiring so as not to intersect with the second air bridge wiring .

In the formation method of the wiring structure according to claim 4,
A method of forming a wiring structure, wherein the dry etching is performed by an inductively coupled plasma etching apparatus.