JP3654392B2 - データ受信装置および方法 - Google Patents
データ受信装置および方法 Download PDFInfo
- Publication number
- JP3654392B2 JP3654392B2 JP23174696A JP23174696A JP3654392B2 JP 3654392 B2 JP3654392 B2 JP 3654392B2 JP 23174696 A JP23174696 A JP 23174696A JP 23174696 A JP23174696 A JP 23174696A JP 3654392 B2 JP3654392 B2 JP 3654392B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- metric
- bit
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
- H04L1/0069—Puncturing patterns
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Transmission System (AREA)
Description
【発明の属する技術分野】
本発明は、データ受信装置および方法に関し、特に、I成分またはQ成分の値が第1の範囲にある場合、データにおける所定のビットに対するメトリックの値を所定の最大値に設定し、その成分の値が第2の範囲にある場合、メトリックの値を所定の最小値に設定し、その成分の値が第3の範囲にある場合、メトリックの値を補間して計算するデータ受信装置および方法に関する。
【0002】
【従来の技術】
米国においては、デジタル放送が既に開始されている。ヨーロッパでも、デジタルテレビ放送を導入するために、標準化組織Digital Video Broadcasting(DVB)が結成され、その標準方式がまとめられようとしている。このデジタル放送については、例えば、日経エレクトロニクス1996.1.15(no.653)の第139頁乃至第151頁に、「ディジタル放送,米国についで欧州も実用へ」として紹介されている。
【0003】
デジタル放送を行う場合、その消費電力ができるだけ少なくなるようにすることが望まれる。このような電力制限の厳しいこのような通信路においては、一般的に、誤り訂正符号を用いて符号化利得を得て電力の低減が図られている。この様なシステムにおいては、送信側で誤り訂正符号化を行い、受信側で誤り訂正復号を行うのが一般的である。特に信号電力対雑音電力比(C/N比)の小さい通信路においては、畳み込み符号が有利であり、この符号はビタビ復号法を用いることにより、容易に軟判定復号を行うことができ、高利得を得ることができる。
【0004】
さらに、畳み込み符号化器の符号出力の系列を、ある一定の規則に従って、間引くことにより、同一の復号器を用いて、複数の符号化率を容易に実現できるパンクチャド符号が知られている。また、パンクチャド符号化器の符号出力の系列をある一定の規則に従って、ビット毎に拡散することによって、伝送路上で重畳される雑音に対する耐性を向上させることができる。
【0005】
図9は、DVBの地上波テレビジョン放送のための規格DVB−Tにおいて提案されている送信装置の構成例を表している。この装置では、パンクチャド畳み込み符号、ビット拡散、QPSK変調方式が用いられている。
【0006】
即ち、図9の例においては、情報源1より出力された1ビットシリアルデータは、畳み込み符号化器2に入力され、パンクチャド符号の母符号系列X,Yが生成される。この例では、符号化率が1/2とされている。X,Yは、それぞれ1ビットの符号系列を表している。
【0007】
この符号系列X,Yは、ビット消去回路3に入力され、所定の規則に従って、ビット消去処理が行われるようになされている。ビット消去回路3より出力されたシリアル化されたパンクチャド符号系列は、直並列変換器4に入力され、1系列のデータから2系列のデータに変換されるようになされている。
【0008】
直並列変換器4より出力された2系列のデータx,yは、ビット拡散回路5−1,5−2にそれぞれ入力され、ビットの順番が拡散(交錯)されるビット拡散処理が行われるようになされている。ビット拡散回路5−1,5−2より出力されたビット拡散後のデータx’,y’は、信号点割当回路6に入力され、伝送路上のシンボルへ割り当てられる。信号点割当回路6は、相互に直交する同相成分(I成分)と直交成分(Q成分)で表される信号点の座標データI’,Q’を出力する。
【0009】
シンボル拡散回路7は、信号点割当回路6より出力された座標データI’,Q’により規定されるシンボルの順番を拡散するシンボル拡散処理を実行し、拡散後のシンボルのI成分とQ成分を出力する。変調器8は、例えば、OFDM(Orthogonal Frequency Division Multiplex)方式で、I成分とQ成分をデジタル変調し、アンテナ9を介して電波で出力するようになされている。
【0010】
図10は、畳み込み符号化器2の構成例を表している。但し、この構成例は、DVB−Tで規定されているものではなく、畳み込み処理の説明のための原理的構成を示すものである。この例においては、情報源1より出力された1ビットのシリアルデータが端子21から入力され、遅延回路22,23により、それぞれ1クロック分ずつ順次遅延された後、加算回路24と25に出力されている。加算回路24にはまた、端子21の出力と遅延回路22の出力とが供給されており、加算回路24は、これらのデータを加算(排他的論理和演算)した後、端子26からデータXとして出力するようになされている。また、加算回路25は、端子21の出力と遅延回路23の出力を加算(排他的論理和演算)して、端子27からデータYとして出力するようになされている。
【0011】
即ち、この実施例においては、1ビットの入力に対して、遅延回路22と23の内部状態から定まる2ビットの母符号が出力されることになる。この例の場合、拘束長が3、内部遅延素子が2、状態数が4、符号化率が1/2となる。
【0012】
図11は、この畳み込み符号化器2の状態遷移図を表している。この畳み込み符号化器2の状態遷移は、次のようになる。
【0013】
即ち、例えば、状態00(遅延素子22の出力と遅延素子23の出力が共に0の状態)において、端子21から0が入力されると、端子26,27から、(XY)=(00)が出力され、状態00に遷移する。状態00から1が入力されると、(XY)=(11)が出力され、状態は10に遷移する。状態01から0が入力されると、(XY)=(11)が出力され、状態00に遷移する。状態01から1が入力されると、(XY)=(00)が出力され、状態10に遷移する。
【0014】
他の状態においても、図11に示すように、0または1の入力に対して、図示した出力が出され、図示した状態に遷移する。
【0015】
ビット消去回路3では、ある規則に従って、母符号系列(XY)から適当な位置のデータを消去することによって、結果として符号化率を変えることができる。以下に、例えば、
X:10
Y:11
のような消去マップに従ってビットが消去される場合について説明する。
【0016】
消去マップの1に対応するビットは伝送され、0に対応するビットは伝送されない(消去される)。消去マップによれば、ある時点での畳み込み符号化器2の出力X(=X1)とY(=Y1)は、X1Y1の順で伝送され、次の時点では、畳み込み符号化器2の出力X(=X2)は消去されて伝送されず、Y(=Y2)のみ伝送されることになる。即ち、この2つの時点で伝送されるビットは、X1Y1Y2となる。この操作で畳み込み符号化器2に入力されるビット数は2ビット、ビット消去回路3から出力されるビット数は3ビットとなるので、符号化率Rは2/3となる。この操作は2単位時間ごとに繰り返される。
【0017】
直並列変換器4では、入力される1系列のデータX1,Y1,Y2,・・・が2系列のデータ(x,y)に変換される。
【0018】
ビット拡散回路5−1,5−2は、入力データ系列x,yの順番を所定の規則に従って入れ替えることによって、ビットを拡散する。このとき、一般にビット拡散回路5−1と5−2の拡散方法は異なるものとされる。
【0019】
以下にビット拡散の例を示す。Mビットの入力データを1ブロックとし、適当な数値sを定める。ビット拡散は、Mビットの入力系列からなるベクトル
(B0,B1,・・・,Bk,・・・,BM−1)から、
拡散後のMビットの出力系列からなるベクトル
(B’0,B’1,・・・,B’n,・・・,B’M−1)への置換を意味する。このとき、B’n=Bk(n=k+s mod M)である。
【0020】
ビット拡散回路5−1,5−2で異なるsを用いることによって、同じアルゴリズムで異なるビット拡散回路を構成することができる。
【0021】
信号点割当回路6では、入力されたデータ(x’,y’)を伝送路上のシンボルへ割り当てる。割り当ては、例えば図12に示すように、QPSK方式に従って行われる。即ち、
(x’,y’)=(0,0)のとき、(I’,Q’)=(1/√2,1/√2)、
(x’,y’)=(0,1)のとき、(I’,Q’)=(1/√2,−1/√2)、
(x’,y’)=(1,0)のとき、(I’,Q’)=(−1/√2,1/√2)、
(x’,y’)=(1,1)のとき、(I’,Q’)=(−1/√2,−1/√2)
として割り当てが行われる。
【0022】
シンボル拡散回路7は、(I’,Q’)で表されるシンボルS’の順番を所定の規則に従って入れ替えることによって、シンボルの拡散を行い、シンボルS(I,Q)を得るものであり、これによって、伝送路上で受けたバースト的な誤りを拡散することができる。
【0023】
具体的な例を示すと、N−1個のシンボルを拡散の単位ブロックとして、N未満の、Nと互いに素な数Gを定めたとき、拡散は、拡散前のシンボルを要素とするベクトル
(S’1,S’2,・・・,S’k,・・・,S’N−1)から
拡散後のシンボルを要素とするベクトル
(S1,S2,・・・,Sn,・・・,SN−1)への置換として実行される。このとき、Sn=S’k(n=G^k mod N)である。
【0024】
変調器8では、入力されるシンボルSのI成分とQ成分に従って、搬送波を変調し、アンテナ9を介して送信する。
【0025】
図13は、図9の送信装置より送信されたデータを受信する受信装置の構成例を表している。復調器32は、アンテナ31を介して受信した電波を復調し、I成分信号とQ成分信号を出力する。シンボル逆拡散回路33は、図9のシンボル拡散回路7におけるシンボル拡散処理と逆の処理、即ち、シンボル拡散回路7において入れ替えたシンボルの順番を元の順番に戻す処理を行い、I信号成分I’とQ信号成分Q’を出力する。
【0026】
ビット逆拡散回路34−1,34−2は、シンボル逆拡散回路33より出力されたI’信号とQ’信号に対して、図9のビット拡散回路5−1,5−2において変更したビットの順番を、元の順番に戻す処理を実行する。
【0027】
ビット逆拡散回路34−1,34−2より出力されたI’信号成分に対応するデータxと、Q’信号成分に対応するデータyは、並直列変換器35に入力され、2系列のデータ(x,y)から1系列のデータに変換され、ビット挿入回路36に供給される。
【0028】
ビット挿入回路36においては、図9のビット消去回路3におけるビット消去処理と反対に、ビット挿入処理が行われる。ビット挿入回路36により、ビットが挿入されたI信号成分のデータxとQ信号成分のデータyは、ビタビ復号器37に入力され、ビタビ復号され、再生情報38として出力されるようになされている。
【0029】
次に、その動作について説明する。
【0030】
アンテナ31で受けた受信信号は、復調器32で復調されて、各シンボルのI成分とQ成分のデータが得られる。このI成分とQ成分のデータは、シンボル逆拡散回路33に入力され、そこで、シンボル拡散回路7における場合と逆の操作が行なわれ、逆拡散されたデータI’とQ’が得られる。
【0031】
即ち、この逆拡散の操作は、シンボル拡散回路7で用いた場合と同じ値N,Gを用いて表すと、逆拡散前のシンボルを要素とするベクトル
(S1,S2,・・・,Sn,・・・,SN−1)を、
逆拡散後のシンボルを要素とするベクトル
(S’1,S’2,・・・,S’k,・・・,S’N−1)へ置換する処理となる。このとき、Sn=S’k(n=G^k mod N)である。
【0032】
シンボル逆拡散回路33から供給されたI成分データI’と、Q成分データQ’は、それぞれビット逆拡散回路34−1,34−2に供給される。
【0033】
ビット逆拡散回路34−1,34−2は、それぞれ、ビット拡散回路5−1,5−2に対応し、それぞれ、ビット拡散回路5−1,5−2と逆の操作を行う。
【0034】
即ち、M個の入力データを1ブロックとし、適当な数値sを定め、M個の入力系列からなるベクトル
(B’0,B’1,・・・,B’n,・・・,B’M−1)から、
逆拡散後のM個の出力系列からなるベクトル
(B0,B1,・・・,Bk,・・・,BM−1)が求められる。このとき、B’n=Bk(n=k+s mod M)である。
【0035】
ここで、ビット逆拡散回路34−1,34−2のビット逆拡散で用いる数値sは、それぞれ、ビット拡散回路5−1,5−2で用いる数値sと同じ値を用いる。
【0036】
こうしてビット逆拡散されたデータ系列(x,y)は、次段の並直列変換器35に供給され、そこで直並列変換器4と逆の操作が行なわれ、2系列のデータ(x,y)から1系列のデータに変換される。
【0037】
ビット挿入回路36では、ビット消去回路3と逆の操作が行われる。即ち、前述の例の消去マップ
X:10
Y:11
を用いたビット消去回路3の処理に対応して、ビット挿入回路36は、
X1,Y1,Y2(いまの場合、x1,y1,y2)
の順で入力されるデータに対して、消去されているデータX2(x2)に相当する位置で任意のダミーデータ(ここでは0とする)を挿入して、
Xデータとして、X1(x1),0を、
Yデータとして、Y1(y1),Y2(y2)を、
この順で出力する。また、ダミーデータを挿入した位置を示す挿入フラグをビタビ復号器37に供給する。
【0038】
ビタビ復号器37では、畳み込み符号化器2の状態遷移(図11)に従ってビタビ復号を行う。図14にビタビ復号器37の例を示す。入力端子62−1,62−2には、ビット挿入回路36より出力されたデータX,Yが、それぞれ入力される。これらのデータX,Yは、ブランチメトリック演算回路63−1乃至63−4に入力されている。ブランチメトリック演算回路63−1においては、入力データ(X,Y)と図12に示した座標点(1/√2,1/√2)との距離を、ブランチメトリックとして演算する。同様に、ブランチメトリック演算回路63−2乃至63−4においては、入力データ(X,Y)と座標点(1/√2,−1/√2),(−1/√2,1/√2)または(−1/√2,−1/√2)との距離が演算されるようになされている。
【0039】
ブランチメトリック演算回路63−1,63−4の出力(ブランチメトリック)BM00,BM11は、ACS(Add Compare Select)回路64−1,64−3に入力されている。同様に、ブランチメトリック演算回路63−2の出力(ブランチメトリック)BM01とブランチメトリック演算回路63−3の出力(ブランチメトリック)BM10が、ACS回路64−2,64−4に入力されている。
【0040】
ACS回路64−1,64−3にはまた、ステートメトリック記憶装置66−1の出力(ステートメトリック)SM00とステートメトリック記憶装置66−2の出力(ステートメトリック)SM01が入力されており、ACS回路64−2,64−4には、ステートメトリック記憶装置66−3の出力(ステートメトリック)SM10とステートメトリック記憶装置66−4の出力(ステートメトリック)SM11が入力されている。
【0041】
ACS回路64−1乃至64−4は、入力された一方のブランチメトリックBMとそれに対応するステートメトリックSMを加算するとともに、他方のブランチメトリックBMとそれに対応するステートメトリックSMを加算する。そして、ACS回路64−1乃至64−4は、2つの加算結果を比較し、その比較結果に対応して、小さい方の加算値をステートメトリック記憶装置66−1乃至66−4に、新たなステートメトリックSMとして出力するとともに、その選択結果を表す信号SEL00乃至SEL11をパスメモリ65に出力している。さらに、パスメモリ65には、ステートメトリック記憶装置66−1乃至66−4から、ステートメトリックSM00乃至SM11が入力されている。
【0042】
ステートメトリック記憶装置66−1乃至66−4は、端子61から入力される信号によりリセットされるようになされている。パスメモリ65は、端子67から復号結果を出力するようになされている。
【0043】
次に、その動作について説明する。
【0044】
ブランチメトリック演算回路63−1では、入力データ(X,Y)と座標点(1/√2,1/√2)との距離がブランチメトリックBM00として計算される。同様にブランチメトリック演算回路63−2では入力データ(X,Y)と座標点(1/√2,−1/√2)との距離、ブランチメトリック演算回路63−3では入力データ(X,Y)と座標点(−1/√2,1/√2)との距離、ブランチメトリック演算回路63−4では入力データ(X,Y)と座標点(−1/√2,−1/√2)との距離が、ブランチメトリックBM01,BM10,BM11としてそれぞれ計算される。なお、ここでは、前段のビット挿入回路36から供給される挿入フラグに従って、挿入されたダミーデータに関する距離計算は省略される。即ち、挿入されたビットと比較すべき座標との距離は、すべて同じ(例えば0)とされる。
【0045】
ACS回路64−1では畳み込み符号化器2の状態遷移に従って次の2つの式が計算され、尤度の大きい方、即ち、計算結果の小さい方が選択され、その選択情報SELは後段のパスメモリ65に、その計算結果SMはステートメトリック記憶装置66−1に、それぞれ供給される。
【0046】
SM00+BM00 (1)
SM01+BM11 (2)
【0047】
ここで、SM00は、1単位時間前のステートメトリック記憶装置66−1の値、SM01は、1単位時間前のステートメトリック記憶装置66−2の値、BM00は、ブランチメトリック演算回路63−1の演算結果、BM11は、ブランチメトリック演算回路63−4の演算結果を、それぞれ表している。
【0048】
式(1)の計算結果の方が小さければSEL00=0が、式(2)の計算結果の方が小さければSEL00=1が、後段のパスメモリ65に供給される。そして、前者の場合、SM00+BM00が、後者の場合、SM01+BM11が、それぞれステートメトリック記憶装置66−1に、新たなステートメトリックSM00として記憶される。
【0049】
この計算を図11の状態遷移図に沿って説明する。状態00に到達するパスは2本あり、1本目は状態00で0が入力され、00を出力するパスで、比較される計算式は式(1)のようになり、2本目は状態01で0が入力され、11を出力するパスで、比較される計算式は式(2)のようになる。計算結果のうち小さいほうが新たなステートメトリックSM00としてステートメトリック記憶装置66−1に供給される。
【0050】
同様の動作が、ACS回路64−2乃至64−4においても行われる。なお、ステートメトリック記憶装置66−1乃至66−4は、システムが動作する初期段階で0にリセットされる。この制御は図には示していない制御装置から端子61を介して行われる。
【0051】
パスメモリ65では、図11の状態遷移図に従って、ACS回路64−1乃至64−4からの選択情報SEL00乃至SEL11を用いて、入力データ、即ち復号データの選択、記憶、伝搬を行う。
【0052】
図15は、ブランチメトリック演算回路63−1の構成例を表している。端子62−1より入力されたデータXは、減算回路51に入力され、発生回路52からの1/√2で減算されるようになされている。減算回路51の出力は、乗算回路53に分岐して入力され、乗算される(即ち、自乗される)ようになされている。セレクタ203は、乗算回路53の出力と、発生回路202の出力の供給を受け、端子201を介してXに対する挿入フラグが、ビット挿入回路36より入力されたとき、発生回路202が発生する0を選択し、その他のとき、乗算回路53の出力を選択し、加算回路54に出力する。
【0053】
同様に、端子62−2より入力されたデータYが、減算回路55に入力され、発生回路56からの1/√2で減算されるようになされている。減算回路55の出力は、乗算回路57に分岐して入力され、乗算(自乗)されるようになされている。セレクタ206は、乗算回路57の出力と、発生回路205の出力の供給を受け、端子204を介してYに対する挿入フラグがビット挿入回路36より入力されたとき、発生回路205が発生する0を選択し、その他のとき、乗算回路57の出力を選択し、加算回路54に出力している。加算回路54は、セレクタ203の出力とセレクタ206の出力とを加算し、ブランチメトリックBM00として出力するようになされている。
【0054】
即ち、この例においては、挿入フラグが入力されないとき、減算回路51が、X−1/√2を出力し、これが乗算回路53において自乗され、乗算回路53から(X−1/√2)2が出力される。同様に、減算回路55が、Y−1/√2を出力し、この値が乗算回路57により自乗され、乗算回路57は(Y−1/√2)2を出力する。加算回路54は、乗算回路53の出力と乗算回路57の出力の加算値(X−1/√2)2+(Y−1/√2)2をブランチメトリックBM00として出力する。
【0055】
一方、Xに対する挿入フラグが入力されたとき、セレクタ203は、0を出力するので、加算回路54の出力は、(Y−1/√2)2となり、Yに対する挿入フラグが入力されたとき、セレクタ206は、0を出力するので、加算回路54の出力は、(X−1/√2)2となる。
【0056】
ブランチメトリック演算回路63−2乃至63−4においても、図15に示した場合と同様の構成の回路により、同様の演算が行われる。但し、ブランチメトリック演算回路63−2においては、発生回路52の出力は1/√2、発生回路56の出力は−1/√2とされる。また、ブランチメトリック演算回路63−3においては、発生回路52と56の出力は、それぞれ−1/√2と1/√2とされ、ブランチメトリック演算回路63−4においては、それぞれ−1/√2と−1/√2とされる。
【0057】
図16にパスメモリ65のブロック図を示す。端子71−1乃至71−4には、ACS回路64−1乃至64−4より出力された選択情報SEL00乃至SEL11が入力されている。これらの選択情報SEL00乃至SEL11は、それぞれ2入力1出力のセレクタ73−1乃至73−4に制御信号として入力されている。また、セレクタ73−1には、2つの入力として、端子72−1から固定データ0が入力されている。同様に、セレクタ73−2乃至73−4には、端子72−2乃至72−4から、それぞれ2入力として固定データ0,1または1が入力されている。
【0058】
セレクタ73−1乃至73−4は、選択情報SEL00乃至SEL11に対応して、2つの入力のうちの一方を選択し、後段のレジスタ81−1乃至81−4に出力する。但し、この第1列目のセレクタ73−1乃至73−4には、上述したように、端子72−1乃至72−4から2入力として同一のデータが入力されているため、レジスタ81−1乃至81−4には、それぞれ0,0,1または1が記憶されることになる。
【0059】
以下、同様に、n列(図16の例の場合、4列)のセレクタとレジスタからなる構成が設けられている。即ち、第2列目においては、セレクタ74−1乃至74−4とレジスタ82−1乃至82−4が設けられている。セレクタ74−1,74−3には、前列のレジスタ81−1の出力とレジスタ81−2の出力が供給されている。セレクタ74−2,74−4には、レジスタ81−3の出力とレジスタ81−4の出力が入力されている。そして、セレクタ74−1乃至74−4は、選択情報SEL00乃至SEL11の値に対応して、2入力のうちの一方を選択し、後段のレジスタ82−1乃至82−4に出力する処理を行う。例えば、レジスタ74−1は、選択情報SEL00が0であるとき、レジスタ81−1の出力を選択し、選択情報SEL00が1であるとき、レジスタ81−2の出力を選択し、出力するようになされている。
【0060】
最終列のレジスタ84−1乃至84−4の出力は、4入力1出力のセレクタ85に入力されている。
【0061】
最小値比較回路88には、端子87−1乃至87−4から、図14のステートメトリック記憶装置66−1乃至66−4より出力されたステートメトリックSM00乃至SM11が入力されている。最小値比較回路88は、4つのステートメトリックの大きさを比較し、最小のものを選択する。そして、ステートメトリックSM00が最小であったとき、データ00を出力し、ステートメトリックSM01が最小であったとき、データ01を出力し、ステートメトリックSM10が最小であったとき、データ10を出力し、ステートメトリックSM11が最小であったとき、データ11を出力する。セレクタ85は、最小値比較回路88からの入力が00であるとき、レジスタ84−1の出力を選択し、01であるとき、レジスタ84−2の出力を選択し、10であるとき、レジスタ84−3の出力を選択し、11であるとき、レジスタ84−4の出力を選択し、端子86から復号結果として出力するようになされている。端子72−1乃至72−4の固定値は、それぞれの状態に対応する復号情報を意味する。
【0062】
このような、パスメモリ65の結線は、図11の状態遷移図に基づいている。パスメモリ65の構成のうち、最上行は状態00に、第2行目は状態01に、第3行目は状態10に、最下行は状態11に、それぞれ対応する。また、第1列目は復号情報の取り込みを行う。図11によれば、状態00に到達するパスは、状態00と状態01からの2本存在する。それぞれのパスに対応する入力ビット即ち復号情報は、いずれの場合も0である。そこで、状態00(最上行)における第1列では、選択情報SEL00によってそれに対応する復号情報0が選択されるように、セレクタ73−1の入力端子が配線されている。
【0063】
第1列目においては、状態01、状態10、状態11に対しても同様にして結線されている。
【0064】
第2列目以降においては、復号系列の選択、伝搬および記憶が行われる。図11によれば、状態00に到達するパスは、状態00、状態01からの2本存在する。そこで、状態00における第2列では、選択情報SEL00によって、それに対応する状態からのデータが選択されるように、セレクタ74−1の入力端子が配線されている。
【0065】
第2列目以降においても、同様に結線されている。さらに、第2行乃至第3行の状態01、状態10、状態11においても同様にして結線されている。
【0066】
パスメモリ65の最終列では、記憶された4つの復号データから、最も尤度の大きいパスに対応するデータが最終的な復号データとして出力される。「最も尤度の大きいパス」とは、4つのステートメトリックSM00乃至SM11のうち、最小の値を持つものに対応するパスであり、セレクタ85で、その時点におけるステートメトリックの最小値に対応するパス、即ち、最も尤度の大きいパスが選択されることになる。
【0067】
【発明が解決しようとする課題】
ところで、近年、高速(高ビットレート)の伝送が叫ばれる中、前述のデジタルデータ伝送システムの変調方式を、QPSKから16QAM、64QAM、256QAM等に拡張することが考えられる。こうすると、伝送できるビット数は、QPSKの2ビットに対してそれぞれ、4ビット、6ビット、または8ビットとなり、QPSKに対して2倍、3倍、6倍に増加することになる。
【0068】
図17に16QAMによるデータ送信装置のブロック図を示す。図17において、図9における場合と対応する部分には、同一の符号を付してある。即ち、この例においては、直並列変換器4において、ビット消去回路3より出力されたシリアルデータが、4ビットを単位とするデータu,v,x,yに変換される。そして、各データ毎に、ビット拡散回路91−1乃至91−4において、ビット拡散処理が行われ、データu’,v’,x’,y’として、信号点割当回路6に供給されるようになされている。その他の構成は、図7における場合と同様である。
【0069】
即ち、この例においては、直並列変換器4において、1系列のデータが16QAMに対応する4系列のデータ(u,v,x,y)に変換され、それぞれがビット拡散回路91−1乃至91−4において、所定の規則に従って、ビットの順番を入れ替えることにより、ビット拡散処理が行われる。その処理は、図9におけるビット拡散回路5−1,5−2における処理と同様の処理であり、それぞれが異なる数値sを用いて、異なるビット拡散処理を実行する。
【0070】
信号点割当回路6では、入力された4ビットのデータ(u’,v’,x’,y’)を伝送路上のシンボルへ割り当てる。割り当ては、例えば図18に従って行われる。即ち、例えば、
(u’,v’,x’,y’)=(0,0,0,0)のとき、
(I’,Q’)=(3/√10,3/√10)、
(u’,v’,x’,y’)=(0,0,0,1)のとき、
(I’,Q’)=(3/√10,1/√10)
として割り当てが行われる。
【0071】
他の入力に関しても同様に割り当てが行われる。
【0072】
以下、図9における場合と同様の処理が行われ、データが送信される。
【0073】
図17に示す送信装置で、図18に示すような16QAM方式で信号点割り当てを行い、送信したデータを受信する場合、受信装置は、図13に対応して、図19に示すように構成することが考えられる。しかしながら、実際には、図19に示すように受信装置を構成することはできない。
【0074】
即ち、上述したように、シンボル逆拡散回路33に復調器32より入力されるデータ(I,Q)のそれぞれの成分I,Qは、QPSK方式の場合、それぞれが1ビットを表していたが、16QAM方式の場合、それぞれが2ビットを表すことになる。例えば、図18に示す信号点配置の場合、Iは、第1のビットと第3のビットのデータを表し、Qは、第2のビットと第4のビットのデータを表している。しかしながら、例えば、Iは、1/√10や3/√10といった1つの値であり、Qも同様に1つの値である。従って、これを、図19に示すように、u’,v’に分割したり、x’,y’に分割することはできない。その結果、16QAM方式の場合におけるデータ受信装置は、やはり図13に示すように構成されることになる。
【0075】
その結果、図13のビット挿入回路36において行われる処理は、次のようになると考えられる。
【0076】
例えば、図20(A)に示すように、ビット挿入回路36に、x1,y1,x2,y2,x3,y3,・・・のようにデータが入力されたとすると、同図(B)に示すように、x1,y1が、データX1,Y1として出力され、次にダミーデータdが、データX2として出力され、データx2が、データY2として出力される。また、同様に、データy2,x3が、データX3,Y3として出力された後、ダミーデータdが、データX4として出力され、次に、データy3が、データY4として出力される。
【0077】
しかしながら、この処理は、図17のビット消去回路3における処理と逆の処理を実行していることにはならない。即ち、ビット消去回路3において行っていたビット消去(ビット操作)処理は、1ビット単位で行っていたものである。これに対して、図20(B)に示すデータx1,y2などは、それぞれが2ビットのデータに対応しているものであり、その後に1ビットのダミーデータdを挿入し、さらにその次に2ビットのデータx2を出力すると、結局、元のデータ配列とは全く異なるデータ配列が出力されてしまうことになる。
【0078】
その結果、ビット挿入回路36の出力を、ビタビ復号器37でビタビ復号すると、復号結果は、成分が若干劣化するといった類のものではなく、全く異なるものになるため、復号は不可能となる。
【0079】
これに対して、例えば図19に示すデータ受信装置のシンボル逆拡散回路33において、硬判定を行うようにすれば、図19に示すように、(I,Q)から、u’,v’,x’,y’を生成することができると考えられる。即ち、この場合、(I,Q)の座標と図18に示す各信号点との距離が計算され、(I,Q)が最も距離の短い信号点に対応されるので、この信号点から、u’,v’,x’,y’を生成することが可能である。しかしながら、このような硬判定を行うと、正確なデータの復号が困難になる。
【0080】
本発明は、このような状況に鑑みてなされたものであり、16QAM、64QAM、256QAMなどの多値多位相変調方式で伝送されてきたデータを正確に復号化することができるようにするものである。
【0081】
【課題を解決するための手段】
請求項1に記載のデータ受信装置は、受信した信号からI成分およびQ成分を復調する復調手段と、I成分およびQ成分のうちの少なくとも一方に対して、その成分の値が第1の範囲にある場合、データにおける所定のビットに対するメトリックの値を所定の最大値にし、その成分の値が第2の範囲にある場合、メトリックの値を所定の最小値にし、その成分の値が第3の範囲にある場合、メトリックの値を補間して計算するメトリック計算手段と、メトリックを利用してデータの復号を行う復号手段とを備えることを特徴とする。
【0082】
請求項4に記載のデータ受信方法は、受信した信号からI成分およびQ成分を復調するステップと、I成分およびQ成分のうちの少なくとも一方に対して、その成分の値が第1の範囲にある場合、データにおける所定のビットに対するメトリックの値を所定の最大値にし、その成分の値が第2の範囲にある場合、メトリックの値を所定の最小値にし、その成分の値が第3の範囲にある場合、メトリックの値を補間して計算するステップと、メトリックを利用してデータの復号を行うステップとを備えることを特徴とする。
【0083】
請求項1に記載のデータ受信装置においては、復調手段は、受信した信号からI成分およびQ成分を復調し、メトリック計算手段は、I成分およびQ成分のうちの少なくとも一方に対して、その成分の値が第1の範囲にある場合、データにおける所定のビットに対するメトリックの値を所定の最大値にし、その成分の値が第2の範囲にある場合、メトリックの値を所定の最小値にし、その成分の値が第3の範囲にある場合、メトリックの値を補間して計算し、復号手段は、メトリックを利用してデータの復号を行う。
【0084】
請求項4に記載のデータ受信方法においては、受信した信号からI成分およびQ成分を復調し、I成分およびQ成分のうちの少なくとも一方に対して、その成分の値が第1の範囲にある場合、データにおける所定のビットに対するメトリックの値を所定の最大値にし、その成分の値が第2の範囲にある場合、メトリックの値を所定の最小値にし、その成分の値が第3の範囲にある場合、メトリックの値を補間して計算し、メトリックを利用してデータの復号を行う。
【0085】
【発明の実施の形態】
図1は、図17のデータ送信装置で送信されたデータを受信する、本発明のデータ受信装置の第1の実施例を表している。図1において、従来の図13に示す場合と対応する部分には、同一の符号を付してある。図1の実施例においては、シンボル逆拡散回路33は、図17のシンボル拡散回路7におけるシンボル拡散処理と逆の処理、即ち、シンボル拡散回路7において入れ替えたシンボルの順番を元の順番に戻す処理を行い、I信号成分I’とQ信号成分Q’をメトリック計算回路39−1,39−2(メトリック計算手段)にそれぞれ出力するようになされている。
【0086】
メトリック計算回路39−1は、受信信号のI成分I’により規定されるシンボルの第1のビットに対するメトリックu’および第3のビットに対するメトリックx’を計算し、第1のビットに対するメトリックu’をビット逆拡散回路101−1に出力するとともに、第3のビットに対するメトリックx’をビット逆拡散回路101−3に出力するようになされている。
【0087】
メトリック計算回路39−2は、受信信号のQ成分Q’により規定されるシンボルの第2のビットに対するメトリックv’および第4のビットに対するメトリックy’を計算し、第2のビットに対するメトリックv’をビット逆拡散回路101−2に出力するとともに、第4のビットに対するメトリックy’をビット逆拡散回路101−4に出力するようになされている。
【0088】
メトリック計算回路39−1は、図2に示すように構成されている。図2に示すように、図1のシンボル逆拡散回路33より出力されたI信号は、判定回路111−1乃至111−3および121−1乃至121−4に入力される。
【0089】
本実施例においては、図18に示すように16QAMで信号点割り当て処理が行われた信号を受信する。このうち、図18に示す、I成分の値が3/√10である、16QAMの信号点0000、0001、0101および0100に対応するシンボルが、図3に示すシンボルの集合SI00を構成し、I成分の値が1/√10である、16QAMの信号点0010、0011、0111および0110に対応するシンボルが、図3に示すシンボルの集合SI01を構成する。
【0090】
さらに、図18に示す、I成分の値が−1/√10である、16QAMの信号点1010、1011、1111および1110に対応するシンボルは、図3に示すシンボルの集合SI11を構成し、I成分の値が−3/√10である、16QAMの信号点1000、1001、1101および1100に対応するシンボルは、図3に示すシンボルの集合SI10を構成する。
【0091】
また、同様に、図18に示す、Q成分の値が3/√10である、16QAMの信号点0000、0010、1010および1000に対応するシンボルは、図3に示すシンボルの集合SQ00を構成し、Q成分の値が1/√10である、16QAMの信号点0001、0011、1011および1001に対応するシンボルは、図3に示すシンボルの集合SQ01を構成する。
【0092】
さらに、図18に示す、Q成分の値が−1/√10である、16QAMの信号点0101、0111、1111および1101に対応するシンボルは、図3に示すシンボルの集合SQ11を構成し、Q成分の値が−3/√10である、16QAMの信号点0100、0110、1110および1100に対応するシンボルは、図3に示すシンボルの集合SQ10を構成する。
【0093】
判定回路111−1は、供給されたI信号の値が、集合SI11に属するシンボルのI成分の値(−1/√10)以下であるか否か(即ち、I信号の値が図4の領域1または領域2に属するか否か)を判断し、I信号の値が領域1または領域2に属すると判断した場合、判定ビットd1の値として1をセレクタ112に出力し、I信号の値が領域1および領域2のいずれにも属さないと判断した場合、0をセレクタ112に出力するようになされている。
【0094】
判定回路111−2は、供給されたI信号の値が、集合SI01に属するシンボルのI成分の値(1/√10)以下であり、かつ、集合SI11に属するシンボルのI成分の値(−1/√10)より大きいか否か(即ち、I信号の値が図4の領域3に属するか否か)を判断し、I信号の値が領域3に属すると判断した場合、判定ビットd2の値として1をセレクタ112に出力し、I信号の値が領域3に属さないと判断した場合、0をセレクタ112に出力するようになされている。
【0095】
判定回路111−3は、供給されたI信号の値が、集合SI01に属するシンボルのI成分の値(1/√10)より大きいか否か(即ち、I信号の値が図4の領域4または領域5に属するか否か)を判断し、I信号の値が領域4または領域5に属すると判断した場合、判定ビットd3の値として1をセレクタ112に出力し、I信号の値が領域4および領域5のいずれにも属さないと判断した場合、0をセレクタ112に出力するようになされている。
【0096】
加算回路(減算回路)116は、定数発生回路115より供給された値(シンボルの集合SI01に属するシンボルのI成分の値si01、今の場合、si01=1/√10)と、シンボル逆拡散回路33より供給された受信信号のI成分の値RIの差(si01−RI)を計算し、その計算結果をセレクタ112に出力するようになされている。
【0097】
セレクタ112は、判定回路111−1乃至111−3より供給された判定ビットd1乃至d3の値が(d1,d2,d3)=(1,0,0)である場合、定数発生回路113より供給された値(メトリックの最大値、今の場合、2/√10)を、データの第1のビットに対するメトリックu’としてビット逆拡散回路101−1に出力し、判定ビットd1乃至d3の値が(d1,d2,d3)=(0,0,1)である場合、定数発生回路114より供給された値(メトリックの最小値、今の場合、0)を出力するようになされている。
【0098】
また、セレクタ112は、判定ビットd1乃至d3の値が(d1,d2,d3)=(0,1,0)である場合、定数発生回路115および加算回路(減算回路)116により計算された値(si01−RI)を、データの第1のビットに対するメトリックu’としてビット逆拡散回路101−1に出力するようになされている。
【0099】
判定回路121−1は、供給されたI信号の値が、集合SI11に属するシンボルのI成分の値(−3/√10)以下であるか、あるいは、集合SI00に属するシンボルのI成分の値(3/√10)より大きいか否か(即ち、I信号の値が図5の領域1または領域5に属するか否か)を判断し、I信号の値が領域1または領域5に属すると判断した場合、判定ビットd4の値として1をセレクタ122に出力し、I信号の値が領域1および領域5のいずれにも属さないと判断した場合、0をセレクタ122に出力するようになされている。
【0100】
判定回路121−2は、供給されたI信号の値が、集合SI11に属するシンボルのI成分の値(−1/√10)以下であり、かつ、集合SI10に属するシンボルのI成分の値(−3/√10)より大きいか否か(即ち、I信号の値が図5の領域2に属するか否か)を判断し、I信号の値が領域2に属すると判断した場合、判定ビットd5の値として1をセレクタ122に出力し、I信号の値が領域2に属さないと判断した場合、0をセレクタ122に出力するようになされている。
【0101】
判定回路121−3は、供給されたI信号の値が、集合SI01に属するシンボルのI成分の値(1/√10)以下であり、かつ、集合SI11に属するシンボルのI成分の値(−1/√10)より大きいか否か(即ち、I信号の値が図5の領域3に属するか否か)を判断し、I信号の値が領域3に属すると判断した場合、判定ビットd6の値として1をセレクタ122に出力し、I信号の値が領域3に属さないと判断した場合、0をセレクタ122に出力するようになされている。
【0102】
判定回路121−4は、供給されたI信号の値が、集合SI00に属するシンボルのI成分の値(3/√10)以下であり、かつ、集合SI01に属するシンボルのI成分の値(1/√10)より大きいか否か(即ち、I信号の値が図5の領域4に属するか否か)を判断し、I信号の値が領域4に属すると判断した場合、判定ビットd7の値として1をセレクタ122に出力し、I信号の値が領域4に属さないと判断した場合、0をセレクタ122に出力するようになされている。
【0103】
加算回路(減算回路)124は、定数発生回路123より供給された値(シンボルの集合SI00に属するシンボルのI成分の値si00、今の場合、si00=3/√10)と、シンボル逆拡散回路33より供給された受信信号のI成分の値RIの差(si00−RI)を計算し、その計算結果をセレクタ122に出力するようになされている。
【0104】
加算回路(減算回路)126は、定数発生回路125より供給された値(シンボルの集合SI10に属するシンボルのI成分の値si10、今の場合、si10=−3/√10)と、シンボル逆拡散回路33より供給された受信信号のI成分の値RIの差(RI−si10)を計算し、その計算結果をセレクタ122に出力するようになされている。
【0105】
セレクタ122は、判定回路121−1乃至121−4より供給された判定ビットd4乃至d7の値が(d4,d5,d6,d7)=(1,0,0,0)である場合、定数発生回路114より供給された値(メトリックの最小値、今の場合、0)を、データの第3のビットに対するメトリックx’としてビット逆拡散回路101−3に出力し、判定ビットd4乃至d7の値が(d4,d5,d6,d7)=(0,0,1,0)である場合、定数発生回路113より供給された値(メトリックの最大値、今の場合、2/√10)を出力するようになされている。
【0106】
また、セレクタ122は、判定ビットd4乃至d7の値が(d4,d5,d6,d7)=(0,1,0,0)である場合、定数発生回路125および加算回路(減算回路)126により計算された値(RI−si10)を、データの第3のビットに対するメトリックx’としてビット逆拡散回路101−3に出力し、判定ビットd4乃至d7の値が(d4,d5,d6,d7)=(0,0,0,1)である場合、定数発生回路123および加算回路(減算回路)124により計算された値(si00−RI)を出力するようになされている。
【0107】
なお、メトリック計算回路39−2は、メトリック計算回路39−1と同様に構成され、シンボル逆拡散回路33より供給された受信信号のQ成分の値に対応して、データの第2のビットに対するメトリックv’および第4のビットに対するメトリックy’を計算し、ビット逆拡散回路101−2,101−4にそれぞれ出力する。
【0108】
図1のビット逆拡散回路101−i(i=1,・・・,4)は、メトリック計算回路39−1,39−2より供給された第iのビットに対するメトリックに対して、図17のビット拡散回路91−iにおいて変更したビットの順番を元の順番に戻す処理を実行した後、各メトリックを並直列変換器35に出力するようになされている。
【0109】
並直列変換器35は、4系列のデータから1系列のデータに変換されるようになされている。
【0110】
図6は、図1のビタビ復号器37の構成例を表している。この実施例においては、入力端子62−1にビット挿入回路36の出力X(第1のビットに対するメトリックuまたは第3のビットに対するメトリックxに対応する値)が入力され、入力端子62−2にビット挿入回路36の出力Y(第2のビットに対するメトリックvまたは第4のビットに対するメトリックyに対応する値)が入力されるようになされている。
【0111】
そして、入力端子62−1より入力された値Xは、セレクタ134−1に入力されるとともに、減算回路131−1に入力される。減算回路131−1は、Xの最大値からXを減算した後、その値をセレクタ134−3に出力するようになされている。また、入力端子62−2より入力された値Yは、セレクタ134−2に入力されるとともに、減算回路131−2に入力される。減算回路131−2は、Yの最大値からYを減算した後、その値をセレクタ134−4に出力するようになされている。
【0112】
セレクタ134−1は、定数発生回路135−1の出力である値0と、入力端子62−1を介して値Xの供給を受け、ビット挿入回路36より、Xに対する挿入フラグが入力されたとき、定数発生回路135−1が発生した値0を選択し、その他のとき、値Xを選択し、選択した値を加算回路132−1,132−2に出力するようになされている。
【0113】
セレクタ134−2は、定数発生回路135−2の出力である値0と、入力端子62−2を介して値Yの供給を受け、ビット挿入回路36より、Yに対する挿入フラグが入力されたとき、定数発生回路135−2が発生した値0を選択し、その他のとき、値Yを選択し、選択した値を加算回路132−1,132−3に出力するようになされている。
【0114】
セレクタ134−3は、定数発生回路135−3の出力である値0と、減算回路131−1の出力である、Xの最大値から値Xを減算した値の供給を受け、ビット挿入回路36より、Xに対する挿入フラグが入力されたとき、定数発生回路135−3が発生した値0を選択し、その他のとき、Xの最大値から値Xを減算した値を選択し、選択した値を加算回路132−3,132−4に出力するようになされている。
【0115】
セレクタ134−4は、定数発生回路135−4の出力である値0と、減算回路131−2の出力である、Yの最大値から値Yを減算した値の供給を受け、ビット挿入回路36より、Yに対する挿入フラグが入力されたとき、定数発生回路135−4が発生した値0を選択し、その他のとき、Yの最大値から値Yを減算した値を選択し、選択した値を加算回路132−2,132−4に出力するようになされている。
【0116】
加算回路132−1は、セレクタ134−1より供給された値と、セレクタ134−2より供給された値を加算し、その結果をブランチメトリックBM00として出力するようになされている。加算回路132−2は、セレクタ134−1より供給された値と、セレクタ134−4より供給された値を加算し、その結果をブランチメトリックBM01として出力している。同様に、加算回路132−3は、セレクタ134−2より供給された値と、セレクタ134−3より供給された値を加算し、その結果をブランチメトリックBM10として出力し、加算回路132−4は、セレクタ134−3より供給された値と、セレクタ134−4より供給された値を加算し、その結果をブランチメトリックBM11として出力するようになされている。
【0117】
加算回路132−1の出力BM00と、加算回路132−4の出力BM11は、ACS回路133−1,133−3に入力されている。同様に、加算回路132−2の出力BM01と、加算回路132−3の出力BM10が、ACS回路133−2,133−4に入力されている。
【0118】
ACS回路133−1,133−3にはまた、ステートメトリック記憶装置66−1の出力SM00とステートメトリック記憶装置66−2の出力SM01が入力されており、ACS回路133−2,133−4には、ステートメトリック記憶装置66−3の出力SM10とステートメトリック記憶装置66−4の出力SM11が入力されている。
【0119】
ACS回路133−1乃至133−4は、入力されたブランチメトリックとステートメトリックを加算して、新たなステートメトリックを計算し、その計算結果をステートメトリック記憶装置66−1乃至66−4に出力するとともに、選択されたパスに対応する情報SEL00乃至SEL11をパスメモリ65に出力するようになされている。
【0120】
なお、本実施例のビタビ復号器37のその他の構成は、図14における場合と同様であるので、その説明を省略する。
【0121】
また、図1のデータ受信装置におけるその他の構成は、図13における場合と同様であるので、その説明を省略する。
【0122】
次に、図1のデータ受信装置の動作について説明する。
【0123】
復調器32(復調手段)は、アンテナ31で受けた受信信号を復調し、シンボルのI成分とQ成分のデータを、シンボル逆拡散回路33に出力する。シンボル逆拡散回路33は、そのI成分とQ成分のデータに対して、シンボル逆拡散の処理を行った後、I成分I’をメトリック計算回路39−1に出力し、Q成分Q’をメトリック計算回路39−2に出力する。
【0124】
メトリック計算回路39−1では、供給されたI成分I’から、16QAMのシンボルを構成する第1のビットに対するメトリックu’および第3のビットに対するメトリックx’を計算し(その計算方法の詳細は後述する)、第1のビットに対するメトリックu’をビット逆拡散回路101−1に出力し、第3のビットに対するメトリックx’をビット逆拡散回路101−3に出力する。
【0125】
同様に、メトリック計算回路39−2では、供給されたQ成分Q’から、16QAMのシンボルを構成する第2のビットに対するメトリックv’および第4のビットに対するメトリックy’を計算し、第2のビットに対するメトリックv’をビット逆拡散回路101−2に出力し、第4のビットに対するメトリックy’をビット逆拡散回路101−4に出力する。
【0126】
次に、メトリック計算回路39−1,39−2におけるメトリック計算について説明する。ここにおけるメトリックとは、例えば、次式によって規定される、所定の受信信号を受信したときに、その受信信号を構成するビットに対する条件付き事後確率を意味する。
P(bi=0|R)=P(bi=0∩R)/P(R) (3)
【0127】
ここで、P(bi=0|R)は、受信信号R(I,Q)を受信したとき、送信シンボルの第iのビットが0である条件付き事後確率を、P(R)は、受信信号R(I,Q)を受信する確率を、P(bi=0∩R)は、第iのビットが0であるシンボルが送信され、受信信号R(I,Q)が受信された確率を、それぞれ表している。
【0128】
同様に、次式(4)によって、受信信号R(I,Q)を受信したとき、送信シンボルの第iのビットが1である条件付き事後確率を求めることができる。
P(bi=1|R)=P(bi=1∩R)/P(R) (4)
【0129】
ここで、P(bi=1|R)は、受信信号R(I,Q)を受信したとき、送信シンボルの第iのビットが1である条件付き事後確率を、P(bi=1∩R)は、第iのビットが1であるシンボルが送信され、受信信号R(I,Q)が受信された確率を、それぞれ表している。
【0130】
また、次式(5)によっても、受信信号R(I,Q)を受信したとき、送信シンボルの第iのビットが1である条件付き事後確率を求めることができる。
P(bi=1|R)=1−P(bi=0|R) (5)
【0131】
本実施例においては、メトリック計算回路39−1が、受信信号のI成分から、シンボルの第1のビットに対するメトリックと第3のビットに対するメトリックを計算し、メトリック計算回路39−2が、Q成分から、シンボルの第2のビットに対するメトリックと第4のビットに対するメトリックを計算している。
【0132】
図4(破線)は、シンボルの第1のビットに対するメトリック(=P(b1=0|R))と同一である、受信信号RのI成分RIを表すビット列(例えば、集合SI00における00)の第1のビットb’1が0であるときの確率P(b’1=0|RI)を示している。
【0133】
本実施例においては、受信信号のI成分RIが領域1および領域2(確率P(b’1=0|RI)(即ち、確率P(b1=0|RI))が小さい領域)(第1の範囲)に属する場合、図4(実線)に示すように、データの第1のビットに対するメトリックを最大値に設定し、受信信号のI成分が領域4および領域5(確率P(b’1=0|RI)が大きい領域)(第2の範囲)に属する場合、データの第1のビットに対するメトリックを最小値に設定している。
【0134】
そして、受信信号のI成分が、確率P(b’1=0|RI)が大きく変化する領域3(第3の範囲)に属する場合、データの第1のビットに対するメトリックを、式
‖si01−RI‖ (6)
に従って線形補間して算出している。なお、‖a−b‖は、aとbの間のユークリッド距離を表している。今の場合、si01およびRIは、スカラであるので、‖si01−RI‖は、|si01−RI|(絶対値)と同一である。
【0135】
なお、領域3においては、次式のように、確率P(b’1=0|RI)は、指数関数で近似される。
P(b’1=0|RI)=A・exp(−B・‖RI−SI01‖) (7)
【0136】
また、第1のビットb’1が1であるときの確率P(b’1=1|RI)を、次式のように、指数関数で近似することもできる。
【0137】
なお、厳密には、式
P(b’1=0|RI)+P(b’1=1|RI)=1 (9)
が成り立つ必要があるが、受信信号のI成分が領域3に属する場合、適当な定数A,Bを選択して、近似を行っている。
【0138】
ビタビ復号器37はメトリックの大小関係に従って最尤パスを選択するので、式(8)および式(9)において、すべてのメトリックに対して同じ値である定数A,Bは、特に必要ない。同様の理由で、上記の確率P(b’1=0|RI)の対数に−1を乗じた値をメトリックとして取り扱うことができる。
【0139】
従って、本実施例は、領域3におけるb’1=0に対するメトリックとして、値‖RI−SI01‖を利用している。また、領域3におけるb’1=1に対するメトリックとして、値‖RI−SI11‖を利用することができる。
【0140】
図5(破線)は、シンボルの第3のビットに対するメトリック(=P(b3=0|R))と同一である、受信信号RのI成分RIを表すビット列の第2のビットb’2が0であるときの確率P(b’2=0|RI)を示している。
【0141】
本実施例においては、受信信号のI成分RIが領域3(確率P(b’2=0|RI)(即ち、確率P(b3=0|RI))が小さい領域)(第1の範囲)に属する場合、図5(実線)に示すように、データの第3のビットに対するメトリックを最大値に設定し、受信信号のI成分が領域1および領域5(確率P(b’2=0|RI)が大きい領域)(第2の範囲)に属する場合、データの第3のビットに対するメトリックを最小値に設定している。
【0142】
そして、受信信号のI成分が、確率P(b’2=0|RI)が大きく変化する領域2(第3の範囲)に属する場合、データの第1のビットに対するメトリックを、式
‖RI−SI10‖ (10)
に従って線形補間して算出している。
【0143】
なお、領域2においては、次式のように、確率P(b’2=0|RI)は、指数関数で近似される。
【0144】
なお、第2のビットb’2が1であるときの確率P(b’2=1|RI)を、次式のように、指数関数で近似することもできる。
【0145】
ビタビ復号器37はメトリックの大小関係に従って最尤パスを選択するので、式(11)および式(12)において、すべてのメトリックに対して同じ値である定数A2,B2は、特に必要ない。同様の理由で、上記の確率P(b’2=0|RI)の対数に−1を乗じた値をメトリックとして取り扱うことができる。
【0146】
従って、領域2においては、b’2=0に対するメトリックとして、値‖RI−SI10‖を利用している。また、b’2=1に対するメトリックとして、値‖RI−SI11‖を利用することができる。
【0147】
また、受信信号のI成分が、確率P(b’2=0|RI)が大きく変化する領域4(第3の範囲)に属する場合、データの第1のビットに対するメトリックを、式
‖SI00−RI‖ (13)
に従って線形補間して算出している。
【0148】
なお、領域4においては、次式のように、確率P(b’2=0|RI)は、指数関数で近似される。
【0149】
また、第2のビットb’2が1であるときの確率P(b’2=1|RI)を、次式のように、指数関数で近似することもできる。
【0150】
ビタビ復号器37はメトリックの大小関係に従って最尤パスを選択するので、式(14)および式(15)において、すべてのメトリックに対して同じ値である定数A3,B3は、特に必要ない。同様の理由で、上記の確率P(b’2=0|RI)の対数に−1を乗じた値をメトリックとして取り扱うことができる。
【0151】
従って、領域4においては、b’2=0に対するメトリックとして、値‖RI−SI00‖を利用している。また、b’2=1に対するメトリックとして、値‖RI−SI01‖を利用することができる。
【0152】
なお、メトリック計算回路39−1と同様に、メトリック計算回路39−2においては、データの第2のビットに対するメトリックおよび第4のビットに対するメトリックを計算している。
【0153】
このように、メトリックの値として、所定の最大値、所定の最小値、および、線形補間により算出された値のいずれかを利用するので、簡単な演算だけでメトリックを得ることができ、回路規模を小さくするとともに、処理を高速に行うことができる。
【0154】
以上のようにしてメトリック計算回路39−1,39−2により算出されたメトリックu’,v’,x’,y’は、ビット逆拡散回路101−1乃至101−4によりビット逆拡散の処理を施された後、後段の並直列変換器35で、図17の直並列変換器4と逆の操作を行い、4系統のデータから1系列のデータに変換される。
【0155】
ビット挿入回路36では、図17のビット消去回路3と逆の操作が行われる。即ち、前述の例の消去マップ
X:10
Y:11
を用いて、
u1,v1,x1,y1,u2,v2,x2,y2・・・
の順で入力されるデータに対して、3ビットを周期として、最後の3ビット目の直前に、任意のダミーデータ(ここでは0)を挿入して、
データXとして、u1,0,y1,0,x2,・・・
データYとして、v1,x1,u2,v2,y2,・・・
を、この順で出力するとともに、ダミーデータを挿入した位置を示す挿入フラグをビタビ復号器37(復号手段)に供給する。
【0156】
ビタビ復号器37では、畳み込み符号化器2の状態遷移に従ってビタビ復号を行い、再生情報38を得る。次に、ビタビ復号器37の動作について詳細に説明する。
【0157】
セレクタ134−1およびセレクタ134−3は、ビット挿入回路36においてXとしてダミーデータが挿入され、Xに対する挿入フラグが入力された場合、ダミーデータに対するメトリックの確率計算を無効にするため、値0を出力する。
【0158】
同様に、セレクタ134−2およびセレクタ134−4は、ビット挿入回路36においてYとしてダミーデータが挿入され、Yに対する挿入フラグが入力された場合、ダミーデータに対するメトリックの確率計算を無効にするため、値0を出力する。
【0159】
即ち、加算回路132−1乃至132−4によるブランチメトリックの算出およびACS回路122−1乃至122−4によりステートメトリックの算出は、すべて加算によって行われているので(後述)、ダミーデータに対応して値0を出力することにより、メトリックの計算結果に影響を与えないようにしている。
【0160】
一方、Xとしてダミーデータが挿入されていない場合においては、ビット挿入回路36より供給された値Xが、セレクタ134−1を介して加算回路132−1,132−2に供給され、Xの最大値から値Xを減算した値が、加算回路132−3,132−4に供給される。
【0161】
同様に、Yとしてダミーデータが挿入されていない場合においては、ビット挿入回路36より供給された値Yが、セレクタ134−2を介して加算回路132−1,132−3に供給され、Yの最大値から値Yを減算した値が、加算回路132−2,132−4に供給される。
【0162】
そして、加算回路132−1では、ビット挿入回路36の出力の第1のビットの値が0である確率または第3のビットの値が0である確率に対応するデータXと、第2のビットの値が0である確率または第4のビットの値が0である確率に対応するデータYの和を計算し、ブランチメトリックBM00として出力する。このブランチメトリックBM00は、畳み込み符号化器2の符号出力00に対応している。
【0163】
同様にして、加算回路132−2は、ビット挿入回路36の出力の第1ビットの値が0である確率または第3のビットの値が0である確率に対応する値Xと、第2のビットの値が1である確率または第4のビットの値が1である確率に対応する値(Yの最大値とYとの差)の和を計算し、ブランチメトリックBM01として出力する。このブランチメトリックBM01は、畳み込み符号化器2の符号出力01に対応している。
【0164】
加算回路132−3は、ビット挿入回路36の出力の第1のビットの値が1である確率または第3のビットの値が1である確率に対応する値(Xの最大値とXとの差)と、第2のビットの値が0である確率または第4のビットの値が0である確率に対応する値Yの和を計算し、ブランチメトリックBM10として出力する。このブランチメトリックBM10は、畳み込み符号化器2の符号出力10に対応している。
【0165】
加算回路132−4は、ビット挿入回路36の出力の第1のビットの値が1である確率または第3のビットの値が1である確率に対応する値(Xの最大値とXとの差)と、第2のビットの値が1である確率または第4のビットの値が1である確率に対応する値(Yの最大値とYとの差)の和を計算し、ブランチメトリックBM11として出力する。このブランチメトリックBM11は、畳み込み符号化器2の符号出力11に対応している。
【0166】
なお、XまたはYとしてダミーデータが挿入されている場合、セレクタ134−1乃至134−4は、そのダミーデータの代わりに、0を選択するので、加算回路132−1乃至132−4は、ダミーデータに対応しない入力の値を、そのまま(0を加算して)、ブランチメトリックとして出力する。
【0167】
ACS回路133−1乃至133−4は、図14のACS回路64−1乃至64−4と同様に動作し、ステートメトリックSM01乃至SM11の値を更新していく。
【0168】
ビタビ復号器37におけるその他の動作は、図13における場合と同様であるので、その説明は省略する。
【0169】
なお、第1の実施例におけるメトリック計算回路39−1,39−2は、図7に示すように、ROM42−1,42−2を利用して実現することもできる。
【0170】
図7に示すメトリック計算回路39−1においては、A/D変換器41は、シンボル逆拡散回路33より供給されたI成分の信号をデジタル値に変換し、そのデジタル値をROM42−1,42−2に出力する。
【0171】
そして、ROM42−1は、供給されたデジタル値が指すアドレスに予め記憶されている値(即ち、I成分の値に対応する、第1のビットに対するメトリックu’)を出力し、ROM42−2は、供給されたデジタル値が指すアドレスに予め記憶されている値(即ち、I成分の値に対応する、第2のビットに対するメトリックx’)を出力する。
【0172】
なお、図7のメトリック計算回路39−1と同様に、メトリック計算回路39−2を、ROMとA/D変換器で構成してもよい。また、これらのROMには、第1の実施例におけるメトリックを、対応するアドレスに予め記憶させておく。
【0173】
図8は、本発明のデータ受信装置の第2の実施例の構成を示している。第2の実施例においては、第1の実施例における2つのメトリック計算回路39−1,39−2の代わりに、並直列変換器51、メトリック計算回路39、および、直並列変換器52が使用されている。
【0174】
並直列変換器51は、復調器52より2系列で供給されたI成分の信号I’およびQ成分の信号Q’を、1系列でメトリック計算回路39に出力する。
【0175】
メトリック計算回路39は、上述のメトリック計算回路39−1,39−2と同様に構成されており、I成分の信号が供給されると、シンボルの第1のビットに対するメトリックu’と第3のビットに対するメトリックx’を計算し、その計算結果を直並列変換器52に出力し、Q成分の信号が供給されると、シンボルの第2のビットに対するメトリックv’と第4のビットに対するメトリックy’を計算し、その計算結果を直並列変換器52に出力する。
【0176】
そして、直並列変換器52は、メトリック計算回路39より供給されたメトリックu’,x’またはv’,y’を、第1のビットおよび第3のビットに対するメトリック、または、第2のビットおよび第4のビットに対するメトリックとしてビット逆拡散回路101−1,101−3または101−2,101−4にそれぞれ出力する。
【0177】
このようにして、第2の実施例においては、メトリック計算回路39を1個だけ使用して、第1のビット乃至第4のビットに対するメトリックを計算するので、回路規模を小さくすることができる。
【0178】
上記実施例においては、16QAM方式でデータを変調し、復調するようにしたが、このほか、64QAM、256QAMなどの、I成分とQ成分が、それぞれ2以上のビットに対応する多値多位相変調方式を採用する場合においても、本発明を適用することが可能である。
【0179】
【発明の効果】
以上のごとく、請求項1に記載のデータ受信装置および請求項4に記載のデータ受信方法によれば、受信信号のI成分およびQ成分のうちの少なくとも一方に対して、その成分の値が第1の範囲にある場合、データにおける所定のビットに対するメトリックの値を所定の最大値にし、その成分の値が第2の範囲にある場合、メトリックの値を所定の最小値にし、その成分の値が第3の範囲にある場合、メトリックの値を補間して計算するようにしたので、簡単な回路でメトリックを計算し、I成分とQ成分がそれぞれ2ビット以上に対応する多値多位相変調方式で伝送されてきたデータを正確に復号化することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構成例を示すブロック図である。
【図2】図1のメトリック計算回路39−1の構成例を示すブロック図である。
【図3】16QAMの信号点についてI成分またはQ成分の値が同一であるシンボルの集合を示す図である。
【図4】受信信号のI成分と、第1のビットに対するメトリックの値の対応関係の一例を示す図である。
【図5】受信信号のI成分と、第3のビットに対するメトリックの値の対応関係の一例を示す図である。
【図6】図1のビタビ復号器の構成例を示すブロック図である。
【図7】メトリック計算回路39−1の他の構成例を示すブロック図である。
【図8】本発明の第2の実施例の構成を示すブロック図である。
【図9】従来のデータ送信装置の構成例を示すブロック図である。
【図10】図9の畳み込み符号化器の構成例を示すブロック図である。
【図11】図10の畳み込み符号化器の状態遷移を説明する図である。
【図12】QPSKの信号点配置を説明する図である。
【図13】従来のデータ受信装置の構成例を示すブロック図である。
【図14】図13のビタビ復号器の構成例を示すブロック図である。
【図15】図14のブランチメトリック演算回路の構成例を示すブロック図である。
【図16】図14のパスメモリの構成例を示すブロック図である。
【図17】16QAMを用いた場合のデータ送信装置の構成例を示すブロック図である。
【図18】16QAMの信号点配置を説明する図である。
【図19】図17の装置で送信したデータを受信するデータ受信装置の構成例を示す図である。
【図20】図19の実施例の動作を説明する図である。
【符号の説明】
32 復調器, 33 シンボル逆拡散回路, 35 並直列変換器, 36ビット挿入回路, 37 ビタビ復号器, 38 再生情報, 39,39−1,39−2 メトリック計算回路, 41 A/D変換器, 42−1,42−2 ROM, 101−1乃至101−4 ビット逆拡散回路, 111−1乃至111−3 判定回路, 121−1乃至121−4 判定回路
Claims (4)
- 多値多位相方式でデジタル変調されて伝送されたデータを受信するデータ受信装置において、
受信した信号からI成分およびQ成分を復調する復調手段と、
前記I成分およびQ成分のうちの少なくとも一方に対して、その成分の値が第1の範囲にある場合、前記データにおける所定のビットに対するメトリックの値を所定の最大値に設定し、その成分の値が第2の範囲にある場合、前記メトリックの値を所定の最小値に設定し、その成分の値が第3の範囲にある場合、前記メトリックの値を補間して計算するメトリック計算手段と、
前記メトリックを利用して前記データの復号を行う復号手段と
を備えることを特徴とするデータ受信装置。 - 前記第1の範囲、前記第2の範囲、および、前記第3の範囲は、信号を受信したときの前記データにおける所定のビットが0である条件付き事後確率の値に応じた範囲である
ことを特徴とする請求項1に記載のデータ受信装置。 - 前記メトリック計算手段は、前記I成分およびQ成分を、1成分ずつ入力され、入力された成分に対して、前記メトリックを計算する
ことを特徴とする請求項1に記載のデータ受信装置。 - 多値多位相方式でデジタル変調されて伝送されたデータを受信するデータ受信方法において、
受信した信号からI成分およびQ成分を復調するステップと、
前記I成分およびQ成分のうちの少なくとも一方に対して、その成分の値が第1の範囲にある場合、前記データにおける所定のビットに対するメトリックの値を所定の最大値に設定し、その成分の値が第2の範囲にある場合、前記メトリックの値を所定の最小値に設定し、その成分の値が第3の範囲にある場合、前記メトリックの値を補間して計算するステップと、
前記メトリックを利用して前記データの復号を行うステップと
を備えることを特徴とするデータ受信方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23174696A JP3654392B2 (ja) | 1996-09-02 | 1996-09-02 | データ受信装置および方法 |
US08/924,415 US6327316B1 (en) | 1996-09-02 | 1997-08-27 | Data receiver using approximated bit metrics |
KR1019970043259A KR100507678B1 (ko) | 1996-09-02 | 1997-08-29 | 근사화된비트메트릭을이용한데이터수신기 |
EP97306769A EP0827298B1 (en) | 1996-09-02 | 1997-09-02 | Data receiver |
DE69735982T DE69735982T2 (de) | 1996-09-02 | 1997-09-02 | Datenempfänger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23174696A JP3654392B2 (ja) | 1996-09-02 | 1996-09-02 | データ受信装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1079769A JPH1079769A (ja) | 1998-03-24 |
JP3654392B2 true JP3654392B2 (ja) | 2005-06-02 |
Family
ID=16928399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23174696A Expired - Fee Related JP3654392B2 (ja) | 1996-09-02 | 1996-09-02 | データ受信装置および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6327316B1 (ja) |
EP (1) | EP0827298B1 (ja) |
JP (1) | JP3654392B2 (ja) |
KR (1) | KR100507678B1 (ja) |
DE (1) | DE69735982T2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6826169B1 (en) * | 1996-12-20 | 2004-11-30 | Fujitsu Limited | Code multiplexing transmitting apparatus |
JP2000138595A (ja) * | 1998-10-29 | 2000-05-16 | Nec Corp | ビタビ復号器 |
JP3603732B2 (ja) * | 2000-03-16 | 2004-12-22 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US6507619B1 (en) | 2000-03-24 | 2003-01-14 | Atheros Communications, Inc. | Decoding system and method for digital communications |
EP1275214B1 (en) * | 2000-03-24 | 2007-08-15 | Atheros Communications, Inc. | Decoding system and method for digital communications |
US7046719B2 (en) * | 2001-03-08 | 2006-05-16 | Motorola, Inc. | Soft handoff between cellular systems employing different encoding rates |
GB0110907D0 (en) | 2001-05-03 | 2001-06-27 | British Broadcasting Corp | Improvements in decoders for many carrier signals, in particular in DVB-T recievers |
US7173990B2 (en) * | 2001-12-27 | 2007-02-06 | Dsp Group Inc. | Joint equalization, soft-demapping and phase error correction in wireless system with receive diversity |
JP4416572B2 (ja) * | 2004-05-27 | 2010-02-17 | 富士通株式会社 | 信号処理回路 |
JP4536539B2 (ja) * | 2004-06-28 | 2010-09-01 | 株式会社エヌ・ティ・ティ・ドコモ | ビット列候補削減型受信機および受信処理方法 |
ATE438971T1 (de) * | 2004-12-20 | 2009-08-15 | Mitsubishi Electric Corp | Verfahren zum bestimmen einer metrik zur beurteilung der übertragungsqualität eines datenrahmens |
US7861147B2 (en) * | 2006-12-08 | 2010-12-28 | Via Technologies, Inc. | ACS unit and method thereof |
KR101350501B1 (ko) * | 2010-11-01 | 2014-01-15 | 전북대학교산학협력단 | 중계장치에 있어서의 신호처리 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134635A (en) | 1990-07-30 | 1992-07-28 | Motorola, Inc. | Convolutional decoder using soft-decision decoding with channel state information |
US5204874A (en) | 1991-08-28 | 1993-04-20 | Motorola, Inc. | Method and apparatus for using orthogonal coding in a communication system |
JP2848420B2 (ja) | 1991-10-16 | 1999-01-20 | 富士通株式会社 | バースト信号検出装置および方法 |
US5438590A (en) | 1993-05-24 | 1995-08-01 | Comstream Corporation | Transmitting and receiving apparatus and method including punctured convolutional encoding and decoding |
-
1996
- 1996-09-02 JP JP23174696A patent/JP3654392B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-27 US US08/924,415 patent/US6327316B1/en not_active Expired - Fee Related
- 1997-08-29 KR KR1019970043259A patent/KR100507678B1/ko not_active IP Right Cessation
- 1997-09-02 EP EP97306769A patent/EP0827298B1/en not_active Expired - Lifetime
- 1997-09-02 DE DE69735982T patent/DE69735982T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69735982T2 (de) | 2007-01-25 |
DE69735982D1 (de) | 2006-07-06 |
EP0827298A2 (en) | 1998-03-04 |
KR100507678B1 (ko) | 2005-12-02 |
KR19980024216A (ko) | 1998-07-06 |
US6327316B1 (en) | 2001-12-04 |
EP0827298B1 (en) | 2006-05-31 |
JPH1079769A (ja) | 1998-03-24 |
EP0827298A3 (en) | 2001-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3654392B2 (ja) | データ受信装置および方法 | |
JP4669026B2 (ja) | 直交周波数分割多重通信方式によるデジタル信号の送信 | |
JP3684560B2 (ja) | データ受信装置および方法 | |
JP2008295057A5 (ja) | ||
EP0827299B1 (en) | Data receiver and data receiving method with soft decoding | |
JP4070831B2 (ja) | 衛星伝送と、地上伝送と、ケーブル伝送されたディジタルtvデータを復調し復号化する方法 | |
WO2006036010A1 (ja) | スクランブラ、スクランブル処理方法及びプログラム | |
JP3606412B2 (ja) | データ受信装置および方法 | |
JP2000092139A (ja) | パケットバイナリ畳み込み符号 | |
JP3684559B2 (ja) | データ受信装置および方法 | |
JP3654393B2 (ja) | データ受信装置および方法 | |
JP4675312B2 (ja) | 符号化装置、復号装置、送信機及び受信機 | |
JP2000315957A (ja) | 復号装置 | |
JP3606413B2 (ja) | データ受信装置および方法 | |
JP3684562B2 (ja) | データ受信装置および方法 | |
US11012181B2 (en) | Transmission apparatus and transmission method | |
US7054357B1 (en) | Error rate estimating device, method, and information recording medium | |
JP3654391B2 (ja) | データ受信装置および方法 | |
Kokuryo et al. | Pragmatic Trellis coding applied to rectangular QAM | |
KR100479020B1 (ko) | 비트메트릭스를 사용한 데이터 수신장치 및 방법 | |
JP2002271211A (ja) | 復号装置 | |
WO2024047596A1 (en) | System and method for implementing a common processing chain for pbch and pdcch channels | |
JP2000151424A (ja) | データ受信装置および方法、並びに提供媒体 | |
Véstias et al. | Design of an IEEE 802.15. 3c baseband processor in FPGA | |
JP2001211217A (ja) | 復号装置および復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |