JP3649878B2 - デジタル無線通信装置の検波方法及びその回路 - Google Patents
デジタル無線通信装置の検波方法及びその回路 Download PDFInfo
- Publication number
- JP3649878B2 JP3649878B2 JP28734597A JP28734597A JP3649878B2 JP 3649878 B2 JP3649878 B2 JP 3649878B2 JP 28734597 A JP28734597 A JP 28734597A JP 28734597 A JP28734597 A JP 28734597A JP 3649878 B2 JP3649878 B2 JP 3649878B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- phase
- quantized data
- average
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はデジタル無線通信装置の検波方法及びその回路に関し、ＰＳＫ（フェイズシフトキーイング）変調信号を受信するデジタル無線通信装置の検波方法及びその回路に関する。
【０００２】
【従来の技術】
図１３は従来のデジタル無線通信装置の検波回路の一例のブロック図を示す。同図中、端子１０にはデジタル無線通信装置で受信した、例えばＰＳＫ（フェイズシフトキーイング）信号の中間周波信号（ＩＦ）が入来し量子化回路１１に供給される。量子化回路１１では中間周波信号の位相を量子化して図１４( Ａ）に示すような位相の量子化データをサンプリング回路１２に供給する。サンプリング回路１２にはＰＬＬ（フェーズロックトループ）１３から図１４（Ｂ）に示すような再生クロックが供給されており、サンプリング回路１２は再生クロックの立ち上がりエッジで上記の量子化データをサンプリングして図１４（Ｃ）に示す位相の量子化データをＰＬＬ１３及びデータ判定回路１４に供給する。
【０００３】
ＰＬＬ１３はサンプリングされた量子化データに同期した再生クロックを生成する。データ判定回路１４はサンプリングされた位相の量子化データから位相に応じた複数ビットのデータを判定することによりＰＳＫ復調（検波）を行い、得られたデータを端子１５から出力する。
【０００４】
【発明が解決しようとする課題】
従来回路は、再生クロックの１周期に１点のサンプリングポイントで位相の量子化データをサンプリングして、このサンプリングされた１周期に１点の量子化データを判定しているため、この１点のサンプリングポイントで突発的な位相ずれが発生した場合には、データの判定を誤ってしまうという問題があった。
【０００５】
また、前段にリミッタを設けて振幅制限し位相のみを再生に用いる方式では、リミッタがない場合に比してアイパターンの開口点が狭くなり、再生クロックによるサンプリングポイントが厳密でなければならず、サンプリングポイントが多少でも前後にずれた状態では良好な検波を行うことができない。また、デジタル無線通信装置の受信能力や内部で発生するスプリアスの影響があると、アイパターンがぼやけるため良好な検波を行うことができず、データの判定を誤ってしまうおそれがあるという問題があった。
【０００６】
本発明は、上記の点に鑑みなされたもので、データの判定を誤るおそれの少ないデジタル無線通信装置の検波方法及び回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、ＰＳＫ変調信号を受信するデジタル無線通信装置の検波方法において、
再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成し、
合成位相データからデータ判定を行うデジタル無線通信装置の検波方法であって、
前記再生クロックを中心とする前後の複数ポイントのサンプリングは、前記ＰＳＫ変調信号の周期で離散的に行い、
前記位相データの合成は、前記複数の位相の量子化データうち最大頻度の量子化データを前記位相データとする。
【０００８】
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減でき、ノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止できる。
【００１３】
請求項２に記載の発明は、請求項１記載のデジタル無線通信装置の検波方法において、
前記位相データの合成は、前記複数の位相の量子化データに最大頻度の量子化データが複数種類ある場合、前記再生クロックを中心とする前後の複数ポイントで、前記再生クロックより離れるほど減少する重み付けを行って平均して得る。
【００１４】
これにより、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成できる。
請求項３に記載の発明は、ＰＳＫ変調信号を受信するデジタル無線通信装置の検波回路において、
再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成する合成手段を有し、
合成位相データからデータ判定を行うデジタル無線通信装置の検波回路であって、
前記再生クロックを中心とする前後の複数ポイントは、前記ＰＳＫ変調信号の周期で離散的に行い、
前記位相データの合成手段は、前記複数の位相の量子化データうち最大頻度の量子化データを前記位相データとする頻度判定手段を有する。
【００１５】
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減でき、ノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、請求項１の発明を実現できる。
【００２１】
請求項４記載の発明は、請求項３記載のデジタル無線通信装置の検波回路において、
前記位相データの合成手段は、前記複数の位相の量子化データに最大頻度の量子化データが複数種類ある場合、前記再生クロックを中心とする前後の複数ポイントで、前記再生クロックより離れるほど減少する重み付けを行って平均する重み付け平均手段を有する。
【００２２】
これにより、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成でき、請求項２の発明を実現できる。
【００２３】
【発明の実施の形態】
図１は本発明のデジタル無線通信装置の検波回路の一実施例のブロック図を示す。同図中、端子２０にはデジタル無線通信装置で受信した、例えばＰＳＫ（フェイズシフトキーイング）信号の中間周波信号（ＩＦ）が入来し量子化回路２２に供給される。量子化回路２２ではクロック発生回路２４から供給される高速クロックを用いて中間周波信号を量子化して図２( Ａ）に示すような位相の量子化データを得て、時系列の量子化データをデータ処理回路（合成手段）２６に供給する。
【００２４】
データ処理回路２６は図２（Ｂ）に示す再生クロックの立ち上がりを中心として前後の複数の量子化データｍ−２，ｍ−１，ｍ、ｍ＋１，ｍ＋２から図２（Ｃ）に示す位相データｍを合成してサンプリング回路３０に供給する。タイミング発生回路２８はクロック及びタイミング信号を生成してデータ処理回路２６及びサンプリング回路３０それぞれに供給している。サンプリング回路３０はタイミング発生回路２８よりのシンボルクロック周波数のタイミング信号によって合成位相データをラッチしてＰＬＬ（フェーズロックトループ）３２及びデータ判定回路３４に供給する。
【００２５】
ＰＬＬ３２はサンプリングされた合成位相データに同期して図２（Ｂ）に示すようなシンボルクロック周波数の再生クロックを生成し、タイミング発生回路２８に供給する。タイミング発生回路２８はこの再生クロックを基準としてクロック及びタイミング信号を生成する。データ判定回路３４はサンプリングされた合成位相データから位相に応じた複数ビットのデータを判定することによりＰＳＫ復調を行い、得られたデータを端子３６から出力する。
【００２６】
ここで、ＰＳＫのシンボル周波数、つまり再生クロック周波数は例えば２１ＫＨｚであり、中間周波信号の周波数は例えば４５０ＫＨｚであり、量子化周波数は例えば１４．４ＭＨｚである。
図３は量子化回路２２の一実施例のブロック図を示す。同図中、カウンタ４１には端子４０を介してクロック発生回路２４より、例えば周波数１４．４ＭＨｚのクロックが供給され、カウンタ４１はこのクロックをカウントしてラッチ回路４４に供給する。また、エッジ検出回路４３は端子４２から供給される中間周波信号の立ち上がりエッジを検出してラッチ回路４４に供給する。ラッチ回路４４はエッジ検出信号の供給時にカウンタ４１のカウント値を位相の量子化データとしてラッチして端子４５より出力する。また、エッジ検出信号が端子４６より出力される。
【００２７】
データ処理回路２６は図４又は図５又は図６に示す構成である。図４はデータ処理回路２６の第１方式の概略ブロック図を示す。同図中、端子５１，５２から入来する位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれはシフトレジスタ５０に供給され、シフトレジスタ５０内をシフトされる。シフトレジスタ５０の各段の出力する位相の量子化データは位相差検出回路（位相差検出手段）５３に供給され各量子化データの位相差が検出される。これらの各位相差データは合成回路（ベクトル合成手段）５４に供給され、ここでベクトル合成により合成位相データが得られ、端子５５から出力される。
【００２８】
図５はデータ処理回路２６の第２方式の概略ブロック図を示す。同図中、端子５１，５２から入来する位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれはシフトレジスタ５０に供給され、シフトレジスタ５０内をシフトされる。シフトレジスタ５０の各段の出力する位相の量子化データは重み付け平均回路（重み付け平均手段）６０に供給され各量子化データの重み付けした平均値が算出される。この量子化データの重み付け平均値は合成位相データとして端子６１から出力される。
【００２９】
図６はデータ処理回路２６の第３の概略ブロック図を示す。同図中、端子５１，５２から入来する位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれはシフトレジスタ５０に供給され、シフトレジスタ５０内をシフトされる。シフトレジスタ５０の各段の出力する位相の量子化データは頻度判定手段としての頻度判定回路６５及び選択回路６６に供給される。頻度判定回路６５はこれらの各量子化データから頻度の最も高い量子化データを検出し、検出した量子化データを選択するための制御信号を選択回路６６に供給する。これによって、選択回路６６は頻度の最も高い量子化データを選択し、選択された量子化データが合成位相データとして端子６７から出力される。
【００３０】
図７はデータ処理回路２６の第１方式の一実施例のブロック図を示す。同図中、端子７０，７１には量子化回路２２から位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれがが入来し、シフトレジスタ５０を構成する遅延素子７２〜７５を位相の量子化データが順次シフトされる。ここで、シンボル周波数のシンボルクロックの立ち上がり時における量子化データが遅延素子７３から出力されるタイミングでの遅延素子７３の出力量子化データを中心として、遅延素子７４，７５の出力量子化データを中心＋１，中心＋２と呼び、遅延素子７２の出力量子化データを中心−１、端子７０の入力量子化データを中心−２と呼ぶ。
【００３１】
減算器８０は中心ー１と中心ー２の量子化データの減算を行って減算値θをテーブル８１に供給する。テーブル８１にはθに対応して（１）式により得られる位相差が予め格納されている。
【００３２】
【数１】
【００３３】
但し、Ａは中心ー１と中心ー２とに同一感度を与える振幅差としての定数。
この（１）式について説明するに、長さＡ1 位相θ1 のベクトルと、長さＡ2 位相θ2 のベクトルとを合成したベクトルの位相は（２）式で表される。
【００３４】
【数２】
【００３５】
（２）式では４つの変数があるため、計算が複雑である。このため、Ａ1 とＡ2 との比をＡとし、θ1 とθ2 との差をθとすると、合成ベクトルの位相θG は（３）式で表す。
【００３６】
【数３】
【００３７】
（３）式では変数が２つである上に、Ａの値がある程度大きくなると位相差の値が小さくなり影響が小さくなるためＡの範囲を限定できる。本実施例ではＡの値として、中心からずれた位相で中心と同一のレベル（同一感度）を得る振幅を考慮している。これは中心が最も良好で、中心から位相がずれた位置でのレベルの劣化に応じて影響を小さくするためであり、即ち中心から位相がずれた位置でのレベルの大きさを表すものである。この（３）式に基づいて（１）式の演算を行う。
【００３８】
減算器８０の出力する位相差は加算器８２で遅延素子７３の出力する中心の量子化データに加算されてベクトル合成された後、減算器８３に供給される。また、減算器８６は中心＋１と中心＋２の量子化データの減算を行って減算値θをテーブル８７に供給する。テーブル８７にはθに対応して（１）式により得られる位相差が予め格納されている。但し、Ａは中心＋１と中心＋２とに同一感度を与える振幅差としての定数である。テーブル８７からは（１）式による位相差が得られ、この位相差は加算器８８で遅延素子７４の出力する中心＋１の量子化データに加算されてベクトル合成された後、減算器８３に供給される。
【００３９】
減算器８３は加算器８２，８８出力の量子化データの減算を行って減算値θをテーブル８４に供給する。テーブル８４にはθに対応して（１）式により得られる位相差が予め格納されている。但し、Ａは中心＋側と中心−側とに同一感度を与える振幅差としての定数である。テーブル８４からは（１）式による位相差が得られ、この位相差は加算器８５で加算器８８の出力する中心−側の量子化データに加算されてベクトル合成された後、減算器８９に供給される。
【００４０】
減算器８９は加算器８５，遅延素子７３出力の量子化データの減算を行って減算値θをテーブル９０に供給する。テーブル９０にはθに対応して（１）式により得られる位相差が予め格納されている。但し、Ａは中心＋側と中心−側とに同一感度を与える振幅差としての定数である。テーブル９０からは（１）式による位相差が得られ、この位相差は加算器９１で遅延素子７３の出力する中心の量子化データに加算されてベクトル合成された後、合成位相データとして端子９２から出力される。 上記の減算器８０，８３，８６，８９及びテーブル８１，８４，８７，９０が位相差検出回路５３に対応し、加算器８２，８５，８８，９１が合成回路５４に対応する。
【００４１】
この実施例では、合成する量子化データの一方を基準として他方の位相差を求め、その位相差に応じたテーブルを参照して合成後の位相差を得て、基準の量子化データに合成後の位相差を足し込むことで合成位相差を求めている。これにより、簡単な演算で正確な合成位相差を求めることができる。
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減できる。この実施例は多少回路規模が大きくなるものの、各信号の合成により等価的にエネルギーの増加を図ることができ、Ｃ／Ｎが改善され、良好な特性を得ることができる。
【００４２】
図８はデータ処理回路２６の第２方式の一実施例のブロック図を示す。同図中、端子７０，７１には量子化回路２２から位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれがが入来し、シフトレジスタ５０を構成する遅延素子７２〜７５を位相の量子化データが順次シフトされる。ここで、シンボル周波数のシンボルクロックの立ち上がり時における量子化データが遅延素子７３から出力されるタイミングでの端子７１の入力量子化データをＳＤ０とし、遅延素子７２〜７５それぞれの出力する量子化データをＳＤ１〜ＳＤ４とする。
【００４３】
平均回路１０１は２つの量子化データＳＤ０の平均を取り、平均回路１０２は２つの量子化データＳＤ０，ＳＤ４の平均を取り、平均回路１０３，１０４それぞれは２つの量子化データＳＤ１の平均を取り、平均回路１０５〜１１０それぞれは２つの量子化データＳＤ２の平均を取る。平均回路１１１〜１１３それぞれは２つの量子化データＳＤ３の平均を取り、平均回路１１４は２つの量子化データＳＤ３，ＳＤ４の平均を取り、平均回路１１５は２つの量子化データＳＤ１の平均を取り、平均回路１１６は２つの量子化データＳＤ４の平均を取る。
【００４４】
平均回路１２１は２つの平均回路１０１，１０２出力の量子化データの平均を取り、平均回路１２２は２つの平均回路１０３，１０４出力の量子化データの平均を取り、平均回路１２３は２つの平均回路１０５，１０６出力の量子化データの平均を取り、平均回路１２４は２つの平均回路１０７，１０８出力の量子化データの平均を取り、平均回路１２５は２つの平均回路１０９，１１０出力の量子化データの平均を取り、平均回路１２６は２つの平均回路１１１，１１２出力の量子化データの平均を取り、平均回路１２７は２つの平均回路１１３，１１４出力の量子化データの平均を取り、平均回路１２８は２つの平均回路１１５，１１６出力の量子化データの平均を取る。
【００４５】
更に、平均回路１３１は２つの平均回路１２１，１２２出力の量子化データの平均を取り、平均回路１３２は２つの平均回路１２３，１２４出力の量子化データの平均を取り、平均回路１３３は２つの平均回路１２５，１２６出力の量子化データの平均を取り、平均回路１３４は２つの平均回路１２７，１２８出力の量子化データの平均を取る。更に、平均回路１４１は２つの平均回路１３１，１３２出力の量子化データの平均を取り、平均回路１４２は２つの平均回路１３３，１３４出力の量子化データの平均を取り、平均回路１５１は２つの平均回路１４１，１４２出力の量子化データの平均を取り、合成位相データとして端子１５２より出力する。
【００４６】
ここで、平均回路１０２，１０３〜１１３，１１５，１１６，１２２〜１２６，１３２は同一データを平均しているため、実際には不要である。この実施例では平均回路１０２〜１１６に供給する量子化データのうち中心の量子化データＳＤ２の数を多くして大きな重み付けを行い、次に中心に近い量子化データＳＤ１，ＳＤ３の数を減らし重み付けを減らし、更に中心から遠い量子化データＳＤ０，ＳＤ４の数を減らし重み付けを減らしている。
【００４７】
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減できる。この実施例は簡易的、かつ、柔軟な重み付けを行う回路構成とすることができる。
【００４８】
図９はデータ処理回路２６の第３方式の一実施例のブロック図を示す。同図中、端子７０，７１には量子化回路２２から位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれがが入来し、シフトレジスタ５０を構成する遅延素子７２〜７５を位相の量子化データが順次シフトされる。ここで、シンボル周波数のシンボルクロックの立ち上がり時における量子化データが遅延素子７３から出力されるタイミングでの遅延素子７２〜７５それぞれの出力する量子化データをＳＤ１〜ＳＤ４とする。この量子化データＳＤ１〜ＳＤ４は頻度判定回路６５を構成するセレクタ２００に供給される。
【００４９】
演算用高速クロック発生器２０１は量子化データＳＤ１〜ＳＤ４を選択するために、シンボルクロックの４倍の周波数のクロックを発生してカウンタ２０２に供給する。カウンタ２０２は４進のカウンタであり、１〜４のカウント値をセレクタ２００に供給する。セレクタ２００はこのカウント値に対応する量子化データＳＤ１〜ＳＤ４のいずれかを選択してデコーダ２０３に供給する。
【００５０】
デコーダ２０３は供給される量子化データＳＤ１〜ＳＤ４それぞれを順次デコードして、量子化データの値に応じた端子からカウンタ２０５1 〜２０５N のいずれかに値１の信号を出力し、他の端子から残りのカウンタ２０５1 〜２０５N に値０の信号を出力する。なお、本実施例では量子化データの値は０〜３２であり、Ｎ＝３３である。カウンタ２０５1 〜２０５N それぞれは量子化のタイミング信号の入来毎にリセットされて、値１の信号を供給されたときカウントアップを行い、それぞれのカウント値をイクスクルーシブオア回路２０６1 〜２０６N それぞれに供給する。
【００５１】
レジスタ２１０は量子化のタイミング信号の供給によりカウンタ２０２の出力するカウント値をプリセットされ、その後、減算器２１１により値を１ずつ減じる。これによりレジスタ２１０の出力値はカウンタ２０２の出力するカウント値を上限として１ずつ値が減少し、この値はイクスクルーシブオア回路２０６1 〜２０６N それぞれに供給される。なお、遅延素子７２〜７５それぞれの遅延時間をｘとし、遅延素子７２〜７５の個数をｙとしたとき、減算器２１１の減算周期はｘ／（ｙ＋１）以下である。
【００５２】
イクスクルーシブオア回路２０６1 〜２０６N それぞれは供給される２つの値が一致したときにのみ値１の信号を出力する。イクスクルーシブオア回路２０６1 〜２０６N それぞれの出力値は加算器２１２及びアンド回路２１３1 〜２１３N に供給され、加算器２１２はこれらの値を加算してコンパレータ２１４，２１５それぞれに供給する。
【００５３】
コンパレータ２１４，２１５それぞれには値１が供給されている。加算器２１２出力が１のときコンパレータ２１４は値１の頻度選択信号を生成して端子２１６から出力し、加算器２１２出力が１を超えるときコンパレータ２１５は値１の平均選択信号を生成して端子２１６から出力する。つまり、カウンタ２０５1 〜２０５N のうちカウント値がレジスタ２１０の値と一致するカウンタの数が１のとき頻度選択信号が出力され、２以上のとき平均選択信号が出力される。この頻度選択信号又は平均選択信号はオア回路２１７を介してレジスタ２１０，減算器２１１に供給され、レジスタ２１０に値を保持させると共に、減算器２１１の演算を停止させる。
【００５４】
アンド回路２１３1 〜２１３N それぞれには量子化データの値１〜Ｎが供給されており、イクスクルーシブオア回路２０６1 〜２０６N の出力値が値１のとき、対応する量子化データの値が出力されてオア回路２２０を介しアンド回路２２１に供給され、アンド回路２２１は頻度選択信号が値１のとき、この量子化データの値を合成位相データとして端子２２２より出力する。上記のセレクタ２００からアンド回路２２１が頻度判定回路６５を構成している。
【００５５】
これにより、量子化データＳＤ１〜ＳＤ４が例えば全て「１６」の場合、カウンタ２０５I （１＜Ｉ＜Ｎ）のカウント値が４となり、イクスクルーシブオア回路２０６I 出力が１、加算器２１２出力が１となって頻度選択信号が出力され、アンド回路２１３I から出力される量子化データの値「１６」が端子２２２より出力される。量子化データＳＤ１〜ＳＤ４が例えば「１６，１６，１７，１７」の場合、カウンタ２０５I （１＜Ｉ＜Ｎ）のカウント値が２、カウンタ２０５J （Ｉ＜Ｊ＜Ｎ）のカウント値が２となり、イクスクルーシブオア回路２０６I ，２０６J 出力が１、加算器２１２出力が２となって平均選択信号が出力され、アンド回路２１３I から出力される量子化データの値は端子２２２から出力されない。
【００５６】
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減できる。この実施例は小さい回路規模で構成することが可能であり、この回路の追加による品質の劣化が少ない。また、頻度判定のサンプル数を増加することでよりいっそうの改善が可能となる。
【００５７】
図１０は第２方式と第３方式を組み合わせたデータ処理回路２６の一実施例のブロック図を示す。同図中、端子３００，３０１には量子化回路２２から位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれがが入来し、位相の量子化データはセレクタ３０９を通してシフトレジスタ５０を構成する遅延素子３０２〜３０５に供給され、遅延素子３０２〜３０５を位相の量子化データが順次シフトされる。
【００５８】
ここで、シンボル周波数のシンボルクロックの立ち上がり時における量子化データが遅延素子７３から出力されるタイミングでの端子３００の入力量子化データをＤＱとし、遅延素子３０２の入力量子化データをＤＱ１とし、遅延素子３０２〜３０５それぞれの出力する量子化データをＤＱ１〜ＤＱ４とする。この量子化データＤＱ，ＤＱ１〜ＤＱ４は頻度判定回路３０６と判定及び平均回路３０７に供給される。頻度判定回路３０６は図９と同一構成であり、頻度判定回路３０６の出力する頻度選択信号、平均選択信号、合成位相データそれぞれはモード回路３０８に供給される。
【００５９】
判定及び平均回路３０７内の判定回路３１０は平均回路３１１から供給される量子化データの平均値を最新の量子化データＤＱと比較してその差が端子３１１より供給される設定値ＳＡＳＥＴより大なるときのみ値１で、その他の場合値０の制御信号をセレクタ３０９及び平均回路３１１に供給する。セレクタ３０９はこの信号が０のときは最新の量子化データＤＱをＤＱ０として出力するが、この信号が１で量子化データＤＱの信頼性が低いときは平均回路３１１から供給される量子化データの平均値を最新の量子化データＤＱの代わりに選択してＤＱ０として出力する。
【００６０】
平均回路３１１は図１１に示す構成である。この構成は第２方式の他の実施例でもある。図１１において、端子３２０〜３２４には量子化データＤＱ，ＤＱ１〜ＤＱ４が供給され、端子３２５，３２６には重み付けを変更するための制御信号ＳＥＬＡ，ＳＥＬＢが供給される。セレクタ３３０は制御信号ＳＥＬＡが１のとき量子化データＤＱ２を選択し、制御信号ＳＥＬＡが０のときＤＱ１を選択して平均演算回路３３２に供給する。セレクタ３３１は制御信号ＳＥＬＢが１のとき量子化データＤＱ２を選択し、制御信号ＳＥＬＢが０のときＤＱ３を選択して平均演算回路３３２に供給する。このセレクタ３３０，３３１での選択によってどの量子化データの重みを大きくするかの重み付けを変更している。
【００６１】
平均演算回路３３２はセレクタ３３０，３３１から供給される量子化データの平均を取って平均演算回路３３４，３３７に供給し、平均演算回路３３３は量子化データＤＱ１，ＤＱ３の平均を取って平均演算回路３３４に供給し、平均演算回路３３４は平均演算回路３３２，３３３出力の量子化データの平均を取って平均演算回路３３５に供給する。平均演算回路３３５は平均演算回路３３４出力の量子化データと量子化データＤＱ２との平均を取って平均演算回路３３９に供給する。
【００６２】
平均演算回路３３６は量子化データＤＱ０，ＤＱ４の平均を取って平均演算回路３３７に供給し、平均演算回路３３７は平均演算回路３３３，３３６出力の量子化データの平均を取って平均演算回路３３９に供給する。平均演算回路３３９は平均演算回路３３５，３３９出力の量子化データの平均を取って合成位相データとして端子３４０から出力する。
【００６３】
ここで、平均演算回路３３２，３３３，３３６それぞれは供給される２つの量子化データの位相差が１８０度異なるときマスク信号を出力する。平均演算回路３３４，３３５，３３７，３３９それぞれはマスク信号を供給されると、マスク信号を供給してない方の量子化データを平均として出力し、更に平均演算回路３３４，３３７それぞれは双方からマスク信号を供給されると、マスク信号を出力する。これはノイズが混入したときにその影響を除去するためである。
【００６４】
平均演算回路３３９の出力する合成位相データは端子３４０から出力されると共に、平均値保存回路３４１に供給される。平均値保存回路３４１は端子３２７から量子化のタイミング信号を供給されるタイミングで、平均演算回路３３９からの合成位相データを保存して、端子３４１から出力する。
図１０に戻って説明するに、平均回路３１１が端子３４０から出力する合成位相データはモード回路３０８に供給され、端子３４１から出力する保存された合成位相データはセレクタ３０９に供給される。モード回路３０８は端子３５０からのモード信号に応じて頻度判定回路３０６又は平均回路３１１からの合成位相データを端子３５２からのクロックに同期して端子３５３から出力する。
【００６５】
通常モード時には、頻度判定回路３０６から頻度選択信号が供給されると、頻度判定回路３０６よりの合成位相データを端子３５３より出力し、頻度判定回路３０６から平均選択信号が供給されると、平均回路３１１よりの合成位相データを端子３５３より出力する。つまり、同一値の量子化データの頻度が高いときは、この量子化データが正常であるとして出力し、同一値の量子化データの頻度が低いときは平均値を取ってノイズ等の影響を低減し、出力している。
【００６６】
この実施例では、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止できる。最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成できる。
図１２はタイミング発生回路２８の一実施例のブロック図を示す。同図中、位相レジスタ３６０には外部の図示しない制御回路より端子３６１を介して再生クロックに対する中心の量子化データの位相差を指示する位相値が設定され、位相値はカウンタ３６２に供給される。また、合成数レジスタ３６４には外部の図示しない制御回路より端子３６５を介して合成する量子化データ数を指示する合成数が設定され、合成数はカウンタ３６２に供給される。
【００６７】
カウンタ３６２には、このほかに、ＰＬＬ３２からの再生クロックが端子３６６を介して供給され、端子３６７を介して例えば周波数１４．４ＭＨｚのクロックが供給されており、カウンタ３６２は再生クロックの立ち上がりから上記位相値だけ移相したタイミングを中心として、周波数４５０ＫＨｚの周期で前記中心及び中心の前後に合成数だけのパルスを発生して、これをタイミング信号として端子３６８からデータ処理回路２６に供給する。また、前記中心で発生したパルスを端子３６９よりサンプリング回路３０に供給している。
【００６８】
なお上記実施例では、４相のＰＳＫ信号の検波を例にして説明したが、これは８相又は１６相のＰＳＫ信号のデジタル無線通信装置の検波回路等にも適用でき、上記実施例に限定されない。
【００６９】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減でき、ノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止できる。
【００７６】
また、請求項２に記載の発明によれば、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成できる。
また、請求項３に記載の発明によれば、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減でき、ノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、請求項１の発明を実現できる。
【００８４】
また、請求項４に記載の発明によれば、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成でき、請求項２の発明を実現できる。
【図面の簡単な説明】
【図１】本発明のデジタル無線通信装置の検波回路の一実施例のブロック図である。
【図２】本発明の信号タイミングチャートである。
【図３】量子化回路２２の一実施例のブロック図である。
【図４】データ処理回路２６の第１方式の概略ブロック図である。
【図５】データ処理回路２６の第２方式の概略ブロック図である。
【図６】データ処理回路２６の第３方式の概略ブロック図である。
【図７】データ処理回路２６の第１方式の一実施例のブロック図である。
【図８】データ処理回路２６の第２方式の一実施例のブロック図である。
【図９】データ処理回路２６の第３方式の一実施例のブロック図である。
【図１０】第２方式と第３方式を組み合わせたデータ処理回路２６の一実施例のブロック図である。
【図１１】データ処理回路２６の第２方式の他の実施例のブロック図である。
【図１２】タイミング発生回路２８の一実施例のブロック図
【図１３】従来のデジタル無線通信装置の検波回路の一例のブロック図である。
【図１４】従来回路の信号タイミングチャートである。
【符号の説明】
２２ 量子化回路
２４ クロック発生回路
２６ データ処理回路
２８ タイミング発生回路
３０ サンプリング回路
３２ ＰＬＬ
３４ データ判定回路
５０ シフトレジスタ
５３ 位相差検出回路
５４ 合成回路
６０ 平均回路
６５ 頻度判定回路
６６ 選択回路
【発明の属する技術分野】
本発明はデジタル無線通信装置の検波方法及びその回路に関し、ＰＳＫ（フェイズシフトキーイング）変調信号を受信するデジタル無線通信装置の検波方法及びその回路に関する。
【０００２】
【従来の技術】
図１３は従来のデジタル無線通信装置の検波回路の一例のブロック図を示す。同図中、端子１０にはデジタル無線通信装置で受信した、例えばＰＳＫ（フェイズシフトキーイング）信号の中間周波信号（ＩＦ）が入来し量子化回路１１に供給される。量子化回路１１では中間周波信号の位相を量子化して図１４( Ａ）に示すような位相の量子化データをサンプリング回路１２に供給する。サンプリング回路１２にはＰＬＬ（フェーズロックトループ）１３から図１４（Ｂ）に示すような再生クロックが供給されており、サンプリング回路１２は再生クロックの立ち上がりエッジで上記の量子化データをサンプリングして図１４（Ｃ）に示す位相の量子化データをＰＬＬ１３及びデータ判定回路１４に供給する。
【０００３】
ＰＬＬ１３はサンプリングされた量子化データに同期した再生クロックを生成する。データ判定回路１４はサンプリングされた位相の量子化データから位相に応じた複数ビットのデータを判定することによりＰＳＫ復調（検波）を行い、得られたデータを端子１５から出力する。
【０００４】
【発明が解決しようとする課題】
従来回路は、再生クロックの１周期に１点のサンプリングポイントで位相の量子化データをサンプリングして、このサンプリングされた１周期に１点の量子化データを判定しているため、この１点のサンプリングポイントで突発的な位相ずれが発生した場合には、データの判定を誤ってしまうという問題があった。
【０００５】
また、前段にリミッタを設けて振幅制限し位相のみを再生に用いる方式では、リミッタがない場合に比してアイパターンの開口点が狭くなり、再生クロックによるサンプリングポイントが厳密でなければならず、サンプリングポイントが多少でも前後にずれた状態では良好な検波を行うことができない。また、デジタル無線通信装置の受信能力や内部で発生するスプリアスの影響があると、アイパターンがぼやけるため良好な検波を行うことができず、データの判定を誤ってしまうおそれがあるという問題があった。
【０００６】
本発明は、上記の点に鑑みなされたもので、データの判定を誤るおそれの少ないデジタル無線通信装置の検波方法及び回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、ＰＳＫ変調信号を受信するデジタル無線通信装置の検波方法において、
再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成し、
合成位相データからデータ判定を行うデジタル無線通信装置の検波方法であって、
前記再生クロックを中心とする前後の複数ポイントのサンプリングは、前記ＰＳＫ変調信号の周期で離散的に行い、
前記位相データの合成は、前記複数の位相の量子化データうち最大頻度の量子化データを前記位相データとする。
【０００８】
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減でき、ノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止できる。
【００１３】
請求項２に記載の発明は、請求項１記載のデジタル無線通信装置の検波方法において、
前記位相データの合成は、前記複数の位相の量子化データに最大頻度の量子化データが複数種類ある場合、前記再生クロックを中心とする前後の複数ポイントで、前記再生クロックより離れるほど減少する重み付けを行って平均して得る。
【００１４】
これにより、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成できる。
請求項３に記載の発明は、ＰＳＫ変調信号を受信するデジタル無線通信装置の検波回路において、
再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成する合成手段を有し、
合成位相データからデータ判定を行うデジタル無線通信装置の検波回路であって、
前記再生クロックを中心とする前後の複数ポイントは、前記ＰＳＫ変調信号の周期で離散的に行い、
前記位相データの合成手段は、前記複数の位相の量子化データうち最大頻度の量子化データを前記位相データとする頻度判定手段を有する。
【００１５】
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減でき、ノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、請求項１の発明を実現できる。
【００２１】
請求項４記載の発明は、請求項３記載のデジタル無線通信装置の検波回路において、
前記位相データの合成手段は、前記複数の位相の量子化データに最大頻度の量子化データが複数種類ある場合、前記再生クロックを中心とする前後の複数ポイントで、前記再生クロックより離れるほど減少する重み付けを行って平均する重み付け平均手段を有する。
【００２２】
これにより、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成でき、請求項２の発明を実現できる。
【００２３】
【発明の実施の形態】
図１は本発明のデジタル無線通信装置の検波回路の一実施例のブロック図を示す。同図中、端子２０にはデジタル無線通信装置で受信した、例えばＰＳＫ（フェイズシフトキーイング）信号の中間周波信号（ＩＦ）が入来し量子化回路２２に供給される。量子化回路２２ではクロック発生回路２４から供給される高速クロックを用いて中間周波信号を量子化して図２( Ａ）に示すような位相の量子化データを得て、時系列の量子化データをデータ処理回路（合成手段）２６に供給する。
【００２４】
データ処理回路２６は図２（Ｂ）に示す再生クロックの立ち上がりを中心として前後の複数の量子化データｍ−２，ｍ−１，ｍ、ｍ＋１，ｍ＋２から図２（Ｃ）に示す位相データｍを合成してサンプリング回路３０に供給する。タイミング発生回路２８はクロック及びタイミング信号を生成してデータ処理回路２６及びサンプリング回路３０それぞれに供給している。サンプリング回路３０はタイミング発生回路２８よりのシンボルクロック周波数のタイミング信号によって合成位相データをラッチしてＰＬＬ（フェーズロックトループ）３２及びデータ判定回路３４に供給する。
【００２５】
ＰＬＬ３２はサンプリングされた合成位相データに同期して図２（Ｂ）に示すようなシンボルクロック周波数の再生クロックを生成し、タイミング発生回路２８に供給する。タイミング発生回路２８はこの再生クロックを基準としてクロック及びタイミング信号を生成する。データ判定回路３４はサンプリングされた合成位相データから位相に応じた複数ビットのデータを判定することによりＰＳＫ復調を行い、得られたデータを端子３６から出力する。
【００２６】
ここで、ＰＳＫのシンボル周波数、つまり再生クロック周波数は例えば２１ＫＨｚであり、中間周波信号の周波数は例えば４５０ＫＨｚであり、量子化周波数は例えば１４．４ＭＨｚである。
図３は量子化回路２２の一実施例のブロック図を示す。同図中、カウンタ４１には端子４０を介してクロック発生回路２４より、例えば周波数１４．４ＭＨｚのクロックが供給され、カウンタ４１はこのクロックをカウントしてラッチ回路４４に供給する。また、エッジ検出回路４３は端子４２から供給される中間周波信号の立ち上がりエッジを検出してラッチ回路４４に供給する。ラッチ回路４４はエッジ検出信号の供給時にカウンタ４１のカウント値を位相の量子化データとしてラッチして端子４５より出力する。また、エッジ検出信号が端子４６より出力される。
【００２７】
データ処理回路２６は図４又は図５又は図６に示す構成である。図４はデータ処理回路２６の第１方式の概略ブロック図を示す。同図中、端子５１，５２から入来する位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれはシフトレジスタ５０に供給され、シフトレジスタ５０内をシフトされる。シフトレジスタ５０の各段の出力する位相の量子化データは位相差検出回路（位相差検出手段）５３に供給され各量子化データの位相差が検出される。これらの各位相差データは合成回路（ベクトル合成手段）５４に供給され、ここでベクトル合成により合成位相データが得られ、端子５５から出力される。
【００２８】
図５はデータ処理回路２６の第２方式の概略ブロック図を示す。同図中、端子５１，５２から入来する位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれはシフトレジスタ５０に供給され、シフトレジスタ５０内をシフトされる。シフトレジスタ５０の各段の出力する位相の量子化データは重み付け平均回路（重み付け平均手段）６０に供給され各量子化データの重み付けした平均値が算出される。この量子化データの重み付け平均値は合成位相データとして端子６１から出力される。
【００２９】
図６はデータ処理回路２６の第３の概略ブロック図を示す。同図中、端子５１，５２から入来する位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれはシフトレジスタ５０に供給され、シフトレジスタ５０内をシフトされる。シフトレジスタ５０の各段の出力する位相の量子化データは頻度判定手段としての頻度判定回路６５及び選択回路６６に供給される。頻度判定回路６５はこれらの各量子化データから頻度の最も高い量子化データを検出し、検出した量子化データを選択するための制御信号を選択回路６６に供給する。これによって、選択回路６６は頻度の最も高い量子化データを選択し、選択された量子化データが合成位相データとして端子６７から出力される。
【００３０】
図７はデータ処理回路２６の第１方式の一実施例のブロック図を示す。同図中、端子７０，７１には量子化回路２２から位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれがが入来し、シフトレジスタ５０を構成する遅延素子７２〜７５を位相の量子化データが順次シフトされる。ここで、シンボル周波数のシンボルクロックの立ち上がり時における量子化データが遅延素子７３から出力されるタイミングでの遅延素子７３の出力量子化データを中心として、遅延素子７４，７５の出力量子化データを中心＋１，中心＋２と呼び、遅延素子７２の出力量子化データを中心−１、端子７０の入力量子化データを中心−２と呼ぶ。
【００３１】
減算器８０は中心ー１と中心ー２の量子化データの減算を行って減算値θをテーブル８１に供給する。テーブル８１にはθに対応して（１）式により得られる位相差が予め格納されている。
【００３２】
【数１】
但し、Ａは中心ー１と中心ー２とに同一感度を与える振幅差としての定数。
この（１）式について説明するに、長さＡ1 位相θ1 のベクトルと、長さＡ2 位相θ2 のベクトルとを合成したベクトルの位相は（２）式で表される。
【００３４】
【数２】
（２）式では４つの変数があるため、計算が複雑である。このため、Ａ1 とＡ2 との比をＡとし、θ1 とθ2 との差をθとすると、合成ベクトルの位相θG は（３）式で表す。
【００３６】
【数３】
（３）式では変数が２つである上に、Ａの値がある程度大きくなると位相差の値が小さくなり影響が小さくなるためＡの範囲を限定できる。本実施例ではＡの値として、中心からずれた位相で中心と同一のレベル（同一感度）を得る振幅を考慮している。これは中心が最も良好で、中心から位相がずれた位置でのレベルの劣化に応じて影響を小さくするためであり、即ち中心から位相がずれた位置でのレベルの大きさを表すものである。この（３）式に基づいて（１）式の演算を行う。
【００３８】
減算器８０の出力する位相差は加算器８２で遅延素子７３の出力する中心の量子化データに加算されてベクトル合成された後、減算器８３に供給される。また、減算器８６は中心＋１と中心＋２の量子化データの減算を行って減算値θをテーブル８７に供給する。テーブル８７にはθに対応して（１）式により得られる位相差が予め格納されている。但し、Ａは中心＋１と中心＋２とに同一感度を与える振幅差としての定数である。テーブル８７からは（１）式による位相差が得られ、この位相差は加算器８８で遅延素子７４の出力する中心＋１の量子化データに加算されてベクトル合成された後、減算器８３に供給される。
【００３９】
減算器８３は加算器８２，８８出力の量子化データの減算を行って減算値θをテーブル８４に供給する。テーブル８４にはθに対応して（１）式により得られる位相差が予め格納されている。但し、Ａは中心＋側と中心−側とに同一感度を与える振幅差としての定数である。テーブル８４からは（１）式による位相差が得られ、この位相差は加算器８５で加算器８８の出力する中心−側の量子化データに加算されてベクトル合成された後、減算器８９に供給される。
【００４０】
減算器８９は加算器８５，遅延素子７３出力の量子化データの減算を行って減算値θをテーブル９０に供給する。テーブル９０にはθに対応して（１）式により得られる位相差が予め格納されている。但し、Ａは中心＋側と中心−側とに同一感度を与える振幅差としての定数である。テーブル９０からは（１）式による位相差が得られ、この位相差は加算器９１で遅延素子７３の出力する中心の量子化データに加算されてベクトル合成された後、合成位相データとして端子９２から出力される。 上記の減算器８０，８３，８６，８９及びテーブル８１，８４，８７，９０が位相差検出回路５３に対応し、加算器８２，８５，８８，９１が合成回路５４に対応する。
【００４１】
この実施例では、合成する量子化データの一方を基準として他方の位相差を求め、その位相差に応じたテーブルを参照して合成後の位相差を得て、基準の量子化データに合成後の位相差を足し込むことで合成位相差を求めている。これにより、簡単な演算で正確な合成位相差を求めることができる。
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減できる。この実施例は多少回路規模が大きくなるものの、各信号の合成により等価的にエネルギーの増加を図ることができ、Ｃ／Ｎが改善され、良好な特性を得ることができる。
【００４２】
図８はデータ処理回路２６の第２方式の一実施例のブロック図を示す。同図中、端子７０，７１には量子化回路２２から位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれがが入来し、シフトレジスタ５０を構成する遅延素子７２〜７５を位相の量子化データが順次シフトされる。ここで、シンボル周波数のシンボルクロックの立ち上がり時における量子化データが遅延素子７３から出力されるタイミングでの端子７１の入力量子化データをＳＤ０とし、遅延素子７２〜７５それぞれの出力する量子化データをＳＤ１〜ＳＤ４とする。
【００４３】
平均回路１０１は２つの量子化データＳＤ０の平均を取り、平均回路１０２は２つの量子化データＳＤ０，ＳＤ４の平均を取り、平均回路１０３，１０４それぞれは２つの量子化データＳＤ１の平均を取り、平均回路１０５〜１１０それぞれは２つの量子化データＳＤ２の平均を取る。平均回路１１１〜１１３それぞれは２つの量子化データＳＤ３の平均を取り、平均回路１１４は２つの量子化データＳＤ３，ＳＤ４の平均を取り、平均回路１１５は２つの量子化データＳＤ１の平均を取り、平均回路１１６は２つの量子化データＳＤ４の平均を取る。
【００４４】
平均回路１２１は２つの平均回路１０１，１０２出力の量子化データの平均を取り、平均回路１２２は２つの平均回路１０３，１０４出力の量子化データの平均を取り、平均回路１２３は２つの平均回路１０５，１０６出力の量子化データの平均を取り、平均回路１２４は２つの平均回路１０７，１０８出力の量子化データの平均を取り、平均回路１２５は２つの平均回路１０９，１１０出力の量子化データの平均を取り、平均回路１２６は２つの平均回路１１１，１１２出力の量子化データの平均を取り、平均回路１２７は２つの平均回路１１３，１１４出力の量子化データの平均を取り、平均回路１２８は２つの平均回路１１５，１１６出力の量子化データの平均を取る。
【００４５】
更に、平均回路１３１は２つの平均回路１２１，１２２出力の量子化データの平均を取り、平均回路１３２は２つの平均回路１２３，１２４出力の量子化データの平均を取り、平均回路１３３は２つの平均回路１２５，１２６出力の量子化データの平均を取り、平均回路１３４は２つの平均回路１２７，１２８出力の量子化データの平均を取る。更に、平均回路１４１は２つの平均回路１３１，１３２出力の量子化データの平均を取り、平均回路１４２は２つの平均回路１３３，１３４出力の量子化データの平均を取り、平均回路１５１は２つの平均回路１４１，１４２出力の量子化データの平均を取り、合成位相データとして端子１５２より出力する。
【００４６】
ここで、平均回路１０２，１０３〜１１３，１１５，１１６，１２２〜１２６，１３２は同一データを平均しているため、実際には不要である。この実施例では平均回路１０２〜１１６に供給する量子化データのうち中心の量子化データＳＤ２の数を多くして大きな重み付けを行い、次に中心に近い量子化データＳＤ１，ＳＤ３の数を減らし重み付けを減らし、更に中心から遠い量子化データＳＤ０，ＳＤ４の数を減らし重み付けを減らしている。
【００４７】
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減できる。この実施例は簡易的、かつ、柔軟な重み付けを行う回路構成とすることができる。
【００４８】
図９はデータ処理回路２６の第３方式の一実施例のブロック図を示す。同図中、端子７０，７１には量子化回路２２から位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれがが入来し、シフトレジスタ５０を構成する遅延素子７２〜７５を位相の量子化データが順次シフトされる。ここで、シンボル周波数のシンボルクロックの立ち上がり時における量子化データが遅延素子７３から出力されるタイミングでの遅延素子７２〜７５それぞれの出力する量子化データをＳＤ１〜ＳＤ４とする。この量子化データＳＤ１〜ＳＤ４は頻度判定回路６５を構成するセレクタ２００に供給される。
【００４９】
演算用高速クロック発生器２０１は量子化データＳＤ１〜ＳＤ４を選択するために、シンボルクロックの４倍の周波数のクロックを発生してカウンタ２０２に供給する。カウンタ２０２は４進のカウンタであり、１〜４のカウント値をセレクタ２００に供給する。セレクタ２００はこのカウント値に対応する量子化データＳＤ１〜ＳＤ４のいずれかを選択してデコーダ２０３に供給する。
【００５０】
デコーダ２０３は供給される量子化データＳＤ１〜ＳＤ４それぞれを順次デコードして、量子化データの値に応じた端子からカウンタ２０５1 〜２０５N のいずれかに値１の信号を出力し、他の端子から残りのカウンタ２０５1 〜２０５N に値０の信号を出力する。なお、本実施例では量子化データの値は０〜３２であり、Ｎ＝３３である。カウンタ２０５1 〜２０５N それぞれは量子化のタイミング信号の入来毎にリセットされて、値１の信号を供給されたときカウントアップを行い、それぞれのカウント値をイクスクルーシブオア回路２０６1 〜２０６N それぞれに供給する。
【００５１】
レジスタ２１０は量子化のタイミング信号の供給によりカウンタ２０２の出力するカウント値をプリセットされ、その後、減算器２１１により値を１ずつ減じる。これによりレジスタ２１０の出力値はカウンタ２０２の出力するカウント値を上限として１ずつ値が減少し、この値はイクスクルーシブオア回路２０６1 〜２０６N それぞれに供給される。なお、遅延素子７２〜７５それぞれの遅延時間をｘとし、遅延素子７２〜７５の個数をｙとしたとき、減算器２１１の減算周期はｘ／（ｙ＋１）以下である。
【００５２】
イクスクルーシブオア回路２０６1 〜２０６N それぞれは供給される２つの値が一致したときにのみ値１の信号を出力する。イクスクルーシブオア回路２０６1 〜２０６N それぞれの出力値は加算器２１２及びアンド回路２１３1 〜２１３N に供給され、加算器２１２はこれらの値を加算してコンパレータ２１４，２１５それぞれに供給する。
【００５３】
コンパレータ２１４，２１５それぞれには値１が供給されている。加算器２１２出力が１のときコンパレータ２１４は値１の頻度選択信号を生成して端子２１６から出力し、加算器２１２出力が１を超えるときコンパレータ２１５は値１の平均選択信号を生成して端子２１６から出力する。つまり、カウンタ２０５1 〜２０５N のうちカウント値がレジスタ２１０の値と一致するカウンタの数が１のとき頻度選択信号が出力され、２以上のとき平均選択信号が出力される。この頻度選択信号又は平均選択信号はオア回路２１７を介してレジスタ２１０，減算器２１１に供給され、レジスタ２１０に値を保持させると共に、減算器２１１の演算を停止させる。
【００５４】
アンド回路２１３1 〜２１３N それぞれには量子化データの値１〜Ｎが供給されており、イクスクルーシブオア回路２０６1 〜２０６N の出力値が値１のとき、対応する量子化データの値が出力されてオア回路２２０を介しアンド回路２２１に供給され、アンド回路２２１は頻度選択信号が値１のとき、この量子化データの値を合成位相データとして端子２２２より出力する。上記のセレクタ２００からアンド回路２２１が頻度判定回路６５を構成している。
【００５５】
これにより、量子化データＳＤ１〜ＳＤ４が例えば全て「１６」の場合、カウンタ２０５I （１＜Ｉ＜Ｎ）のカウント値が４となり、イクスクルーシブオア回路２０６I 出力が１、加算器２１２出力が１となって頻度選択信号が出力され、アンド回路２１３I から出力される量子化データの値「１６」が端子２２２より出力される。量子化データＳＤ１〜ＳＤ４が例えば「１６，１６，１７，１７」の場合、カウンタ２０５I （１＜Ｉ＜Ｎ）のカウント値が２、カウンタ２０５J （Ｉ＜Ｊ＜Ｎ）のカウント値が２となり、イクスクルーシブオア回路２０６I ，２０６J 出力が１、加算器２１２出力が２となって平均選択信号が出力され、アンド回路２１３I から出力される量子化データの値は端子２２２から出力されない。
【００５６】
このように、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減できる。この実施例は小さい回路規模で構成することが可能であり、この回路の追加による品質の劣化が少ない。また、頻度判定のサンプル数を増加することでよりいっそうの改善が可能となる。
【００５７】
図１０は第２方式と第３方式を組み合わせたデータ処理回路２６の一実施例のブロック図を示す。同図中、端子３００，３０１には量子化回路２２から位相の量子化データ，タイミング発生回路２８からのタイミング信号それぞれがが入来し、位相の量子化データはセレクタ３０９を通してシフトレジスタ５０を構成する遅延素子３０２〜３０５に供給され、遅延素子３０２〜３０５を位相の量子化データが順次シフトされる。
【００５８】
ここで、シンボル周波数のシンボルクロックの立ち上がり時における量子化データが遅延素子７３から出力されるタイミングでの端子３００の入力量子化データをＤＱとし、遅延素子３０２の入力量子化データをＤＱ１とし、遅延素子３０２〜３０５それぞれの出力する量子化データをＤＱ１〜ＤＱ４とする。この量子化データＤＱ，ＤＱ１〜ＤＱ４は頻度判定回路３０６と判定及び平均回路３０７に供給される。頻度判定回路３０６は図９と同一構成であり、頻度判定回路３０６の出力する頻度選択信号、平均選択信号、合成位相データそれぞれはモード回路３０８に供給される。
【００５９】
判定及び平均回路３０７内の判定回路３１０は平均回路３１１から供給される量子化データの平均値を最新の量子化データＤＱと比較してその差が端子３１１より供給される設定値ＳＡＳＥＴより大なるときのみ値１で、その他の場合値０の制御信号をセレクタ３０９及び平均回路３１１に供給する。セレクタ３０９はこの信号が０のときは最新の量子化データＤＱをＤＱ０として出力するが、この信号が１で量子化データＤＱの信頼性が低いときは平均回路３１１から供給される量子化データの平均値を最新の量子化データＤＱの代わりに選択してＤＱ０として出力する。
【００６０】
平均回路３１１は図１１に示す構成である。この構成は第２方式の他の実施例でもある。図１１において、端子３２０〜３２４には量子化データＤＱ，ＤＱ１〜ＤＱ４が供給され、端子３２５，３２６には重み付けを変更するための制御信号ＳＥＬＡ，ＳＥＬＢが供給される。セレクタ３３０は制御信号ＳＥＬＡが１のとき量子化データＤＱ２を選択し、制御信号ＳＥＬＡが０のときＤＱ１を選択して平均演算回路３３２に供給する。セレクタ３３１は制御信号ＳＥＬＢが１のとき量子化データＤＱ２を選択し、制御信号ＳＥＬＢが０のときＤＱ３を選択して平均演算回路３３２に供給する。このセレクタ３３０，３３１での選択によってどの量子化データの重みを大きくするかの重み付けを変更している。
【００６１】
平均演算回路３３２はセレクタ３３０，３３１から供給される量子化データの平均を取って平均演算回路３３４，３３７に供給し、平均演算回路３３３は量子化データＤＱ１，ＤＱ３の平均を取って平均演算回路３３４に供給し、平均演算回路３３４は平均演算回路３３２，３３３出力の量子化データの平均を取って平均演算回路３３５に供給する。平均演算回路３３５は平均演算回路３３４出力の量子化データと量子化データＤＱ２との平均を取って平均演算回路３３９に供給する。
【００６２】
平均演算回路３３６は量子化データＤＱ０，ＤＱ４の平均を取って平均演算回路３３７に供給し、平均演算回路３３７は平均演算回路３３３，３３６出力の量子化データの平均を取って平均演算回路３３９に供給する。平均演算回路３３９は平均演算回路３３５，３３９出力の量子化データの平均を取って合成位相データとして端子３４０から出力する。
【００６３】
ここで、平均演算回路３３２，３３３，３３６それぞれは供給される２つの量子化データの位相差が１８０度異なるときマスク信号を出力する。平均演算回路３３４，３３５，３３７，３３９それぞれはマスク信号を供給されると、マスク信号を供給してない方の量子化データを平均として出力し、更に平均演算回路３３４，３３７それぞれは双方からマスク信号を供給されると、マスク信号を出力する。これはノイズが混入したときにその影響を除去するためである。
【００６４】
平均演算回路３３９の出力する合成位相データは端子３４０から出力されると共に、平均値保存回路３４１に供給される。平均値保存回路３４１は端子３２７から量子化のタイミング信号を供給されるタイミングで、平均演算回路３３９からの合成位相データを保存して、端子３４１から出力する。
図１０に戻って説明するに、平均回路３１１が端子３４０から出力する合成位相データはモード回路３０８に供給され、端子３４１から出力する保存された合成位相データはセレクタ３０９に供給される。モード回路３０８は端子３５０からのモード信号に応じて頻度判定回路３０６又は平均回路３１１からの合成位相データを端子３５２からのクロックに同期して端子３５３から出力する。
【００６５】
通常モード時には、頻度判定回路３０６から頻度選択信号が供給されると、頻度判定回路３０６よりの合成位相データを端子３５３より出力し、頻度判定回路３０６から平均選択信号が供給されると、平均回路３１１よりの合成位相データを端子３５３より出力する。つまり、同一値の量子化データの頻度が高いときは、この量子化データが正常であるとして出力し、同一値の量子化データの頻度が低いときは平均値を取ってノイズ等の影響を低減し、出力している。
【００６６】
この実施例では、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止できる。最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成できる。
図１２はタイミング発生回路２８の一実施例のブロック図を示す。同図中、位相レジスタ３６０には外部の図示しない制御回路より端子３６１を介して再生クロックに対する中心の量子化データの位相差を指示する位相値が設定され、位相値はカウンタ３６２に供給される。また、合成数レジスタ３６４には外部の図示しない制御回路より端子３６５を介して合成する量子化データ数を指示する合成数が設定され、合成数はカウンタ３６２に供給される。
【００６７】
カウンタ３６２には、このほかに、ＰＬＬ３２からの再生クロックが端子３６６を介して供給され、端子３６７を介して例えば周波数１４．４ＭＨｚのクロックが供給されており、カウンタ３６２は再生クロックの立ち上がりから上記位相値だけ移相したタイミングを中心として、周波数４５０ＫＨｚの周期で前記中心及び中心の前後に合成数だけのパルスを発生して、これをタイミング信号として端子３６８からデータ処理回路２６に供給する。また、前記中心で発生したパルスを端子３６９よりサンプリング回路３０に供給している。
【００６８】
なお上記実施例では、４相のＰＳＫ信号の検波を例にして説明したが、これは８相又は１６相のＰＳＫ信号のデジタル無線通信装置の検波回路等にも適用でき、上記実施例に限定されない。
【００６９】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減でき、ノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止できる。
【００７６】
また、請求項２に記載の発明によれば、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成できる。
また、請求項３に記載の発明によれば、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成するため、１つのサンプリングポイントで突発的な位相ずれが発生した場合やアイパターンがぼやけた場合に、誤差の少ない位相データを得ることができ、データ判定の誤りの発生を低減でき、ノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、特にノイズ等により１点のサンプリングポイントで突発的な位相ずれが発生した場合に、データの判定を誤るおそれを防止でき、請求項１の発明を実現できる。
【００８４】
また、請求項４に記載の発明によれば、再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを簡単に合成することができ、最大頻度の量子化データが複数種類ある場合にも、複数の位相の量子化データから各シンボルの位相データを簡単に合成でき、請求項２の発明を実現できる。
【図面の簡単な説明】
【図１】本発明のデジタル無線通信装置の検波回路の一実施例のブロック図である。
【図２】本発明の信号タイミングチャートである。
【図３】量子化回路２２の一実施例のブロック図である。
【図４】データ処理回路２６の第１方式の概略ブロック図である。
【図５】データ処理回路２６の第２方式の概略ブロック図である。
【図６】データ処理回路２６の第３方式の概略ブロック図である。
【図７】データ処理回路２６の第１方式の一実施例のブロック図である。
【図８】データ処理回路２６の第２方式の一実施例のブロック図である。
【図９】データ処理回路２６の第３方式の一実施例のブロック図である。
【図１０】第２方式と第３方式を組み合わせたデータ処理回路２６の一実施例のブロック図である。
【図１１】データ処理回路２６の第２方式の他の実施例のブロック図である。
【図１２】タイミング発生回路２８の一実施例のブロック図
【図１３】従来のデジタル無線通信装置の検波回路の一例のブロック図である。
【図１４】従来回路の信号タイミングチャートである。
【符号の説明】
２２ 量子化回路
２４ クロック発生回路
２６ データ処理回路
２８ タイミング発生回路
３０ サンプリング回路
３２ ＰＬＬ
３４ データ判定回路
５０ シフトレジスタ
５３ 位相差検出回路
５４ 合成回路
６０ 平均回路
６５ 頻度判定回路
６６ 選択回路
Claims (4)
- ＰＳＫ変調信号を受信するデジタル無線通信装置の検波方法において、
再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成し、
合成位相データからデータ判定を行うデジタル無線通信装置の検波方法であって、
前記再生クロックを中心とする前後の複数ポイントのサンプリングは、前記ＰＳＫ変調信号の周期で離散的に行い、
前記位相データの合成は、前記複数の位相の量子化データうち最大頻度の量子化データを前記位相データとする
ことを特徴とするデジタル無線通信装置の検波方法。 - 請求項１記載のデジタル無線通信装置の検波方法において、
前記位相データの合成は、前記複数の位相の量子化データに最大頻度の量子化データが複数種類ある場合、前記再生クロックを中心とする前後の複数ポイントで、前記再生クロックより離れるほど減少する重み付けを行って平均して得る
ことを特徴とするデジタル無線通信装置の検波方法。 - ＰＳＫ変調信号を受信するデジタル無線通信装置の検波回路において、
再生クロックを中心とする前後の複数ポイントでサンプリングした複数の位相の量子化データから各シンボルの位相データを合成する合成手段を有し、
合成位相データからデータ判定を行うデジタル無線通信装置の検波回路であって、
前記再生クロックを中心とする前後の複数ポイントは、前記ＰＳＫ変調信号の周期で離散的に行い、
前記位相データの合成手段は、前記複数の位相の量子化データうち最大頻度の量子化データを前記位相データとする頻度判定手段を有する
ことを特徴とするデジタル無線通信装置の検波回路。 - 請求項３記載のデジタル無線通信装置の検波回路において、
前記位相データの合成手段は、前記複数の位相の量子化データに最大頻度の量子化データが複数種類ある場合、前記再生クロックを中心とする前後の複数ポイントで、前記再生クロックより離れるほど減少する重み付けを行って平均する重み付け平均手段を有する
ことを特徴とするデジタル無線通信装置の検波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28734597A JP3649878B2 (ja) | 1997-10-20 | 1997-10-20 | デジタル無線通信装置の検波方法及びその回路 |
| US09/052,091 US5977821A (en) | 1997-10-20 | 1998-03-31 | Digital detection method and circuit for PSK modulated signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28734597A JP3649878B2 (ja) | 1997-10-20 | 1997-10-20 | デジタル無線通信装置の検波方法及びその回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11127207A JPH11127207A (ja) | 1999-05-11 |
| JP3649878B2 true JP3649878B2 (ja) | 2005-05-18 |
Family
ID=17716178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28734597A Expired - Fee Related JP3649878B2 (ja) | 1997-10-20 | 1997-10-20 | デジタル無線通信装置の検波方法及びその回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5977821A (ja) |
| JP (1) | JP3649878B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570944B2 (en) | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
| US6584163B1 (en) * | 1998-06-01 | 2003-06-24 | Agere Systems Inc. | Shared data and clock recovery for packetized data |
| US6760389B1 (en) * | 1998-06-01 | 2004-07-06 | Agere Systems Inc. | Data recovery for non-uniformly spaced edges |
| US7815100B2 (en) * | 2004-04-30 | 2010-10-19 | Research In Motion Limited | System and method of owner application control of electronic devices |
| US6947493B2 (en) * | 2003-10-10 | 2005-09-20 | Atmel Corporation | Dual phase pulse modulation decoder circuit |
| US7103110B2 (en) * | 2003-10-10 | 2006-09-05 | Atmel Corporation | Dual phase pulse modulation encoder circuit |
| US7283011B2 (en) * | 2003-10-10 | 2007-10-16 | Atmel Corporation | Method for performing dual phase pulse modulation |
| US7079577B2 (en) * | 2004-09-08 | 2006-07-18 | Atmel Corporation | Wide window decoder circuit for dual phase pulse modulation |
| US8045958B2 (en) * | 2005-11-21 | 2011-10-25 | Research In Motion Limited | System and method for application program operation on a wireless device |
| US8332906B2 (en) * | 2006-02-27 | 2012-12-11 | Research In Motion Limited | Method of customizing a standardized IT policy |
| US8159887B2 (en) | 2007-04-19 | 2012-04-17 | Rambus Inc. | Clock synchronization in a memory system |
| JP2008294730A (ja) * | 2007-05-24 | 2008-12-04 | Sony Corp | 信号処理装置および方法、並びにプログラム |
| US9923741B2 (en) | 2016-03-24 | 2018-03-20 | The United States Of America As Represented By Secretary Of The Navy | Method for detecting presence or absence of phase shift keying modulations |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4773083A (en) * | 1985-11-08 | 1988-09-20 | Raytheon Company | QPSK demodulator |
| FR2662890B1 (fr) * | 1990-05-29 | 1992-09-04 | Europ Agence Spatiale | Demodulateur numerique pour signal module par deplacement de phase a plusieurs etats. |
-
1997
- 1997-10-20 JP JP28734597A patent/JP3649878B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-31 US US09/052,091 patent/US5977821A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5977821A (en) | 1999-11-02 |
| JPH11127207A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3649878B2 (ja) | デジタル無線通信装置の検波方法及びその回路 | |
| JP3072833B2 (ja) | ディジタルｐｌｌ回路 | |
| US7920664B2 (en) | Clock synchronization circuit | |
| JPH09266499A (ja) | デジタル復調回路、最大値検出回路及び受信装置 | |
| US5889826A (en) | Apparatus and method for diversity combining | |
| US5475705A (en) | Demodulator for Manchester-coded FM signals | |
| US5455847A (en) | Clock recovery phase detector | |
| CA1294334C (en) | Digital data separator | |
| US5859551A (en) | Digital PLL circuit | |
| US5793250A (en) | Phase demodulator selectively using a first or a second detector | |
| JP2000151733A (ja) | 期間幅ウインド技法を用いる位相偏移キ―イング復調器および復調方法 | |
| US4815107A (en) | Digital code decoding apparatus | |
| JP3350290B2 (ja) | 受信装置 | |
| US5572550A (en) | Decision directed carrier recovery circuit using phase error detector | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| JP3819469B2 (ja) | 周波数補償機能を備えた無線通信装置 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JPH06261030A (ja) | フレーム同期検出回路 | |
| JPH06177786A (ja) | インパルス性雑音除去装置 | |
| US7200189B1 (en) | Method and system for providing adaptive timing recovery for low power application | |
| US6356612B1 (en) | Clock signal reproducing apparatus | |
| KR100219880B1 (ko) | 완전 디지털 위상 검출 장치를 이용한 디지털수신기 및디지털 위상 검출 방법 | |
| JPH0863888A (ja) | 信号処理装置 | |
| US5652769A (en) | Costas loop and data identification apparatus | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |