JP3647811B2 - DC-DC converter circuit - Google Patents
DC-DC converter circuit Download PDFInfo
- Publication number
- JP3647811B2 JP3647811B2 JP2002012804A JP2002012804A JP3647811B2 JP 3647811 B2 JP3647811 B2 JP 3647811B2 JP 2002012804 A JP2002012804 A JP 2002012804A JP 2002012804 A JP2002012804 A JP 2002012804A JP 3647811 B2 JP3647811 B2 JP 3647811B2
- Authority
- JP
- Japan
- Prior art keywords
- pfm
- signal
- pwm
- output voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、チョッパー型のDC−DCコンバータ回路に関し、特にコンバータに加わる負荷情報をドロッパー抵抗を用いずに検証するように構成すると共に、コンバータの駆動動作を緩慢に切換えることができるようになされたDC−DCコンバータ回路に関する。
【0002】
【従来の技術】
チョッパー型のDC−DCコンバータ回路は、周知のように直流入力電圧を異なる直流電圧に変換するように機能し、多くの直流駆動回路の駆動電源として用いられている。このDC−DCコンバータ回路による出力電圧は、あらかじめ定められた所定の電圧値に安定していることが望ましく、その出力電圧を所定の範囲に保つための制御方法として、一般に2つの方法が知られている。その1つはPFM(pulse frequency modulation=周波数変調)方式であり、他の1つはPWM方式(pulse width modulation=パルス幅変調)である。
【0003】
前記したPFM方式には、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号を連続的に変化させる純粋なPFM方式と、駆動信号を生成する場合のタイミング(基本周波数)は一定で、コンバータの出力電圧に応じてスイッチング素子に与える駆動信号を生成するか、駆動信号を生成せずにスキップさせる疑似的なPFM方式が知られている。
【0004】
前記したいずれのPFM方式であっても、PWM方式に比較すると回路構成を簡素化できるメリットがあり、特に軽負荷の状態においては、駆動電力の利用効率を向上させることができる特質を有している。しかしながら、このPFM方式においてはリプル電圧が大きく、リプル周波数が変化するために、リプルを除去し難い問題点がある。
【0005】
一方、PWM方式においては、スイッチング周波数が一定のため、リプル電圧を容易にフィルター等により除去することができる。しかしながら、PWM方式においては、コンバータ出力電圧を制御する前記スイッチング素子に与えるスイッチング周波数が一定で、定められたタイミングにおいて常にスイッチング素子を駆動するために、軽負荷時においては駆動電力の利用効率が悪化するという欠点を有している。
【0006】
そこで、出力負荷が大きい状態ではPWM方式による駆動手段を利用し、出力負荷が小さい状態ではPFM方式による駆動手段を利用するようにしたチョッパー型のDC−DCコンバータ回路がすでに提案されている。
【0007】
【発明が解決しようとする課題】
ところで、前記したPWM方式およびPFM方式を、出力負荷に応じて切換えて駆動するDC−DCコンバータ回路においては、出力負荷の状態を検出するために、出力負荷と直列にドロッパー抵抗を挿入した構成が採用されている。図5は、その一例をブロック図によって示したものである。
【0008】
すなわち、図5において符号VinはDC−DCコンバータの電源入力端子、すなわち1次側のバッテリー等よりもたらされるDC電圧が供給される端子を示している。この入力端子Vinには、負荷状態を検出するためのドロッパー抵抗R3 が挿入され、このドロッパー抵抗R3 を介してコイルL1 が接続されている。
【0009】
さらに、前記コイルL1 と直列にダイオードD1 が接続されて、ダイオードD1 のカソード側が出力端子Vout を構成している。そして、前記出力端子Vout と基準電位点(アース)との間には、電圧保持用のコンデンサC1 が接続されており、このコンデンサC1 によって保持されたコンバータの出力電圧が、出力端子Vout に接続された負荷10に供給されるように構成されている。
【0010】
前記出力端子Vout とアースとの間には、コンバータの出力電圧を検出するための抵抗R1 およびR2 からなる分圧回路11が接続されており、この分圧回路11により生成される分圧電圧は、出力電圧検出部12を構成する誤差増幅器13の一方の入力端子(反転入力端子)に供給されるように構成されている。また、誤差増幅器13の他方の入力端子(非反転入力端子)には、図示せぬ基準電圧源からもたらされる基準電圧Vref が供給され、これにより、誤差増幅器13よりコンバータ出力電圧の変動に伴う誤差出力電圧(以下、これをエラー信号ともいう)が生成される。
【0011】
前記誤差増幅器13により生成されたエラー信号は、昇圧動作制御部14に供給される。そして昇圧動作制御部14より、スイッチング素子としてのn型MOSパワーFETQ1 のゲート端子に駆動信号(以下、これをスイッチング信号ともいう)が供給されるように構成されている。また、FETQ1 のドレイン端子は前記したコイルL1 の出力端子Vout 側に接続され、さらに、そのソース端子はアース接続されている。また、前記した昇圧動作制御部14には、基準クロック生成部15からもたらされる基準クロック信号が供給されるように構成されており、この基準クロック信号に基づいて、前記FETQ1 はPFM駆動、またはPWM駆動がなされ、これに基づいてFETQ1 に前記したスイッチング信号が供給されるように構成されている。
【0012】
前記した昇圧動作制御部14からのスイッチング信号により、FETQ1 がオンされると、前記コイルL1 に端子Vinより電流が流れて、コイルL1 に電磁エネルギーが蓄積される。その後、FETQ1 がオフされると、コイルL1 に蓄積されたエネルギーにより、コイルL1 に起電力が発生し、前記ダイオードD1 を介して電流が流れる。これにより出力端子Vout の電圧を上昇させる。したがって、この形態においては、出力端子Vout には入力端子Vinよりも高い電圧が発生する昇圧型DC−DCコンバータを構成している。
【0013】
一方、前記したドロッパー抵抗R3 の両端部は、負荷電流検出部16を構成する直流増幅器17の各入力端子に接続されている。ここで、前記した負荷10が軽負荷の場合においては、ドロッパー抵抗R3 に流れる電流値は小さく、その両端に生ずる電圧降下は小さい。それ故、直流増幅器17の出力は比較的小さいものとなる。また負荷10が重い場合には、ドロッパー抵抗R3 に流れる電流値は大きくなり、その両端に生ずる電圧降下はそれに比例して大きくなる。それ故、直流増幅器17の出力はそれに応じて増大する。
【0014】
そこで、直流増幅器17の出力をPWM/PFM切換判定部18に供給することで、PWM/PFM切換判定部18は昇圧動作制御部14における動作モードを切換えるように作用する。すなわち、負荷が重い場合には昇圧動作制御部14はPWM駆動動作を実行し、軽負荷の場合には昇圧動作制御部14はPFM駆動動作を実行するようになされる。
【0015】
ここで、図6(A)は昇圧動作制御部14が、PWM駆動動作を実行した場合のタイミングチャートを示すものである。前記したクロック生成部15からは、(a)として示すクロック信号が昇圧動作制御部14に供給されており、昇圧動作制御部14は、このクロック信号を利用して、(c)として示す一定周期の三角波の信号を繰り返し生成する。そして、昇圧動作制御部14においては、前記三角波の信号と出力電圧検出部12から供給されるエラー信号(b)との比較を行い、エラー信号に対して前記三角波の信号レベルがクロスした時点で、(d)として示すように前記したスイッチング信号を発生させる。なお、前記スイッチング信号は、前記三角波の信号が折り返す時点まで継続される。
【0016】
したがって、図6(A)に示すようにエラー信号のレベルが除々に低下する状態においては、スイッチング信号(d)のデューティ値(du1,du2,……)が小さくなり、FETQ1 をオン状態にする期間が少なくなることを意味する。これにより、前記コイルL1 にその都度蓄積させる電磁エネルギーを低下させるようになされ、FETQ1 がターンオフした場合におけるコイルL1 に誘起する起電力を低下させるようになされる。これにより、コンバータの出力電圧を所定の範囲に維持させるように作用する。
【0017】
一方、図6(B)は昇圧動作制御部14が、PFM駆動動作を実行した場合のタイミングチャートを示すものである。なお、図6(B)に示す形態は、スイッチング素子としてのFETQ1 を駆動する場合のタイミング(基本周波数)は一定で、コンバータの出力電圧に応じてスイッチング信号を生成するか、生成せずにスキップさせる疑似的なPFM方式を例にしている。
【0018】
この疑似PFM方式においては、昇圧動作制御部14は前記したクロック生成部15より、(a)として示すクロック信号を受けて、このクロック信号に基づいてタイミング信号、すなわち、(e)として示す等間隔のPFM基準クロックを生成する。また、昇圧動作制御部14においては、(f)として示すPFM動作基準電圧をもっており、前記したPFM基準クロック(e)の立上がりのタイミングにおいて、PFM動作基準電圧(f)に対するエラー信号(b)の値とが比較される。
【0019】
ここで、PFM動作基準電圧(f)に対してエラー信号(b)のレベルが高い場合には、スイッチング素子としてのFETQ1 を駆動するスイチング信号(d)を所定時間継続して出力する。また、PFM動作基準電圧(f)に対してエラー信号(b)のレベルが低い場合には、前記スイチング信号(d)を出力せずにスキップする。そして、再びPFM動作基準電圧(f)に対するエラー信号(b)のレベルが高くなった場合には、PFM基準クロック(e)の立上がりにおいて、スイチング信号(d)を所定時間継続して出力する。
【0020】
このような間欠的な作用により、前記コイルL1に蓄積させる電磁エネルギーを制御し、FETQ1 がターンオフした場合におけるコイルL1 に誘起する起電力を調整することで、結果としてコンバータの出力電圧を所定の範囲に維持させるようになされる。
【0021】
前記した構成によると、前記ドロッパー抵抗R3 を介して負荷に供給される電流を監視し、これに基づいてPFM動作またはPWM動作を選択するようになされている。したがって、前記抵抗R3 において消費され、熱として廃棄される電力損失は非常に大きなものとなる。したがって、これを特に携帯用端末器等に利用する場合においては、一次側のバッテリーの電力損失につながり、バッテリーの消耗を助長することになる。
【0022】
また、前記した構成によると、負荷の状態が一定していて、PFM駆動状態からPWM駆動状態に、またPWM駆動状態からPFM駆動状態に切換わる付近の負荷レベルである場合においては、頻繁に駆動状態が切換えられることになり、例えば出力電圧が不安定となり、結果として前記したような携帯用端末器等の誤動作、またはこれに備えられたディスプレイ等の輝度変化をもたらす等の問題点も発生する。
【0023】
この発明は、負荷に応じてPFM駆動状態からPWM駆動状態に、またPWM駆動状態からPFM駆動状態に切換え制御される前記したDC−DCコンバータにおける問題点に着目してなされたものであり、ドロッパー抵抗を用いることによる定常的な電力損失を無くすことができ、動作状態の切換えを緩慢に制御することで、出力電圧等の安定性を確保することができるDC−DCコンバータ回路を提供することを目的とするものである。
【0024】
【課題を解決するための手段】
前記した目的を達成するためになされたこの発明にかかるDC−DCコンバータ回路は、コンバータの出力電圧を検出し、当該コンバータの出力電圧を検出し、当該出力電圧の分圧値と、基準電圧源からの基準電圧との差分により生成される誤差出力電圧に基づいて、コンバータの駆動方式をPWM方式からPFM方式に、またPFM方式からPWM方式に切換えるように構成され、前記コンバータの駆動方式をPWM方式からPFM方式に切換える場合の前記誤差出力電圧の値と、PFM方式からPWM方式に切換える場合の前記誤差出力電圧の値とが異なる値に設定されてなるDC−DCコンバータ回路であって、前記PFM方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号が、あらかじめ定められたタイミングにおいて所定数連続して生成される場合に、前記PFM方式からPWM方式による駆動動作に切換えるように構成した点に特徴を有する。
【0025】
この場合、好ましい形態においては前記スイッチング素子に与える駆動信号が、基準クロック信号に基づいて生成されるタイミング信号の発生時において、PFM動作を設定する基準電圧と、前記誤差出力電圧とを比較することにより生成されるように構成される。
【0026】
また、好ましくは前記スイッチング素子に与える駆動信号と、基準クロック信号に基づいて生成されるタイミング信号との論理積に基づいて、カウント開始およびカウントリセットを制御するカウント制御信号を生成し、前記カウント制御信号によるカウント継続期間内に、前記スイッチング素子に与える駆動信号の数が所定数に達した場合に、前記駆動信号があらかじめ定められたタイミングにおいて所定数連続していることを検証するように構成される。
【0027】
そして、好ましい実施の形態においては、前記PWM方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号のデューティ値が所定の値以下となった場合に、前記PWM方式からPFM方式による駆動動作に切換えるように構成される。
【0028】
この場合、前記スイッチング素子に与える駆動信号が、基準クロック信号に基づいて生成される三角波信号と、前記誤差出力電圧との比較により生成されるように構成される。また、好ましくは前記スイッチング素子に与える駆動信号と、基準クロック信号に基づいて生成される切換えゲート信号との論理積がとられ、前記論理積の結果に基づいて、前記PWM方式からPFM方式による駆動動作に切換えるように構成される。
【0031】
そして、前記した各構成は、前記駆動信号によりなされるスイッチング素子のオン動作により、1次側の直流電源よりコイルに電流を流して電磁エネルギーの蓄積動作を実行し、前記スイッチング素子のオフ動作により、コイルに蓄積されたエネルギーを放出させることで、出力電圧を昇圧させるように構成したDC−DCコンバータ回路に好適に採用することができる。
【0032】
前記したDC−DCコンバータ回路によると、コンバータ出力電圧に対応した誤差出力電圧(エラー信号)を利用することで、コンバータの負荷状態を検出するようになされる。そして、コンバータの駆動方式をPWM方式からPFM方式に切換える場合の前記エラー信号の値と、PFM方式からPWM方式に切換える場合の前記エラー信号の値とが異なる値に設定されているので、駆動方式が切換わる際にいわゆるヒステリシス特性を持つように作用する。
【0033】
したがって、例えば負荷の状態が一定していて、PFM駆動状態からPWM駆動状態に、またPWM駆動状態からPFM駆動状態に切換わる付近の負荷レベルである場合において、駆動方式が頻繁に切換えられる状態が発生するのを効果的に阻止することができる。また、前記したようにエラー信号を利用して駆動方式を切換えるように動作するものであるため、従来のように負荷と直列にドロッパー抵抗を挿入する必要はなく、このドロッパー抵抗において消費される電力損失を低減させることができる。
【0034】
さらに、待ち受けが長時間にわたるような例えば携帯用の端末機器等に利用した場合においては、低電力駆動に基づいてPFM駆動状態が維持されるので、PFM駆動の特質を生かし、コンバータにおける電力利用効率をより向上させることができる。
【0035】
【発明の実施の形態】
以下、この発明にかかるDC−DCコンバータ回路について、好ましい実施の形態を図に基づいて説明する。図1はそのDC−DCコンバータ回路の構成をブロック図によって示したものである。なお図1においては、すでに説明した図5に示す各構成要素に対応する部分は同一符号で示しており、したがって、その詳細な説明は適宜省略する。
【0036】
この図1に示す構成においては、出力電圧検出部12を構成する誤差増幅器13によって得られるエラー信号は、PWM/PFM切換判定部18に供給され、エラー信号の値に応じて切換判定部18は、昇圧動作制御部14における動作モードを切換えるように作用する。この場合、PWM駆動動作は、すでに説明した図6(A)に示したタイミングチャートの形態にしたがって実行され、また、PFM駆動動作は、図6(B)に示したタイミングチャートの形態にしたがって実行される。
【0037】
図2はこの場合の切換動作の態様を示すものであり、すでに説明したPFM動作基準電圧(f)を挟んで、PWMからPFM動作への切換レベル(h)、およびPFMからPWM動作への切換レベル(g)が設定されている。ここで、負荷状態が軽くなった場合には、前記した分圧回路11によって得られる分圧電圧は若干上昇する。したがって、誤差増幅器13によって得られるエラー信号のレベルは低下する。
【0038】
この場合、前記エラー信号(b)のレベルが、PWMからPFM動作への切換レベル(h)よりも低下するレベル“Le1”に達した時に、PWM動作からPFM動作に切換えられるようになされる。これにより、図2に(i)として示す切換信号はPFM動作を実行させるように切換えられる。このようにして切換えられたPFM駆動動作においては、PFM動作基準電圧(f)を利用して、図6(B)に示したようにエラー信号(b)との比較によって、スイッチング信号(d)を生成するか否かが決定される。
【0039】
一方、PFM駆動動作中に負荷状態が重くなった場合には、誤差増幅器13によって得られるエラー信号のレベルは上昇する。この場合においては、前記エラー信号(b)のレベルが、PFMからPWM動作への切換レベル(g)よりも上昇するレベル“Le2”に達した時に、PFM動作からPWM動作に切換えられるようになされる。このようにして切換えられたPWM駆動動作においては、エラー信号(b)を利用して、図6(A)に示したようにPWM用三角波(c)との比較により、スイッチング信号(d)のデューティ値が決定される。
【0040】
以上のように、負荷が軽くなった場合において、PWM動作からPFM動作に切換わるエラー信号のレベル“Le1”と、負荷が重くなった場合において、PFM動作からPWM動作に切換わるエラー信号のレベル“Le2”とに差を持たせており、これにより、相互の切換えレベルに言わばヒステリシス特性を持たせている。したがって、負荷状態が中途の状態においてPWM動作からPFM動作に、またPFM動作からPWM動作に頻繁に切換わるのを阻止することができ、出力電圧の安定化を図ることができる。
【0041】
次に図3は、PWM動作中においてPFM動作に切換わる場合の具体的な制御例を示している。すなわち、図3において、(a)として示す基準クロック、(b)として示すエラー信号、(c)として示すPWM用三角波、(d)として示すスイッチング信号は、それぞれ図6において説明したとおりである。
【0042】
この図3に示す制御形態においては、PWM方式による駆動状態において、コンバータ出力電圧を制御するFETQ1 に与えるスイッチング信号(d)のデューティ値が、所定の値以下となった場合に、前記PWM方式からPFM方式による駆動動作に切換えるように構成されている。
【0043】
前記した制御を実現させるために、この実施の形態においては基準クロック信号(a)に基づいて生成されるPWM/PFM切換えゲート信号(j)が利用される。すなわち、前記基準クロック信号(a)に基づいて生成される三角波(c)のほぼ中間レベルに対応するタイミングで、前記切換えゲート信号(j)を立ち上げる操作がなされる。
【0044】
図3においては、説明の便宜上、基準クロック(a)に▲1▼〜▲8▼の繰り返し番号が付されており、前記三角波(c)は基準クロック▲1▼の立上がり時点から、基準クロック▲8▼の立下がり時点の範囲で、リニアにレベルが降下するようになされている。そして、前記三角波(c)は、基準クロック▲8▼の立下がり時点から、基準クロック▲1▼の立上がり時点において、最大レベルに復帰されるようになされている。
【0045】
これに対して、PWM/PFM切換えゲート信号(j)は、基準クロック▲5▼の立下がり時点から、基準クロック▲1▼の立上り時点において、ゲートを開くための信号を発生するようになされている。そして、前記したスイッチング信号(d)を負論理として扱い、スイッチング信号(d)の負論理を切換えゲート信号(j)のゲート出力とした時、図3に示すt1において、FETQ1 に与えられスイッチング信号(d)のデューティ値が、所定の値以下となったと判定するように作用する。そして、次のクロック信号▲6▼の立上がりのタイミングにおいて、PWM/PFM切換信号(i)が、PFM動作に切換えられる。
【0046】
すなわち、FETQ1 に与えるスイッチング信号と、基準クロック信号に基づいて生成される切換えゲート信号との論理積(ゲート出力)の結果に基づいて、前記PWM方式からPFM方式による駆動動作に切換えるようになされる。換言すれば、この図3におけるt1におけるエラー信号のレベル“Le1”が、図2に基づいて説明したPWM方式からPFM方式に切換えるエラー信号のレベル“Le1”に相当することになる。
【0047】
次に図4は、PFM動作中においてPWM動作に切換わる場合の具体的な制御例を示している。この図4に示す制御形態においては、PFM方式による駆動状態において、コンバータ出力電圧を制御するFETQ1 に与えるスイッチング信号が、あらかじめ定められたタイミングにおいて所定数連続して生成される場合に、前記PFM方式からPWM方式による駆動動作に切換えるように構成されている。
【0048】
すなわち、図4において、(a)として示す基準クロック、(b)として示すエラー信号、(d)として示すスイッチング信号、(e)として示すPFM基準クロック、(f)として示すPFM動作基準電圧は、それぞれ図6において説明したとおりである。そして、図4においては、説明の便宜上、基準クロック(a)に▲1▼〜▲3▼の繰り返し番号が付されており、この図4に示す形態においては、基準クロック▲1▼の立上がりに同期してタイミング信号としてのPFM基準クロック(e)が立ち上がるようになされている。
【0049】
そして、この図4に示す制御形態においては、FETQ1 に与えられるスイッチング信号(d)と、PFM基準クロック(e)との論理積に基づいて、(k)として示すカウント制御信号を生成するようになされている。ここで、スイッチング信号(d)と、PFM基準クロック(e)との両者の立上がり時点において論理積が成立する場合に、カウント開始のタイミングが生成され、また、両者の立上がり時点において前記論理積が成立しない場合においては、カウントリセットのタイミングが生成される。なお、前記カウント制御信号は、FETQ1 に与えられるスイッチング信号(d)の発生数をカウントアップするゲート制御信号として機能する。
【0050】
したがって、FETQ1 に与えられるスイッチング信号(d)が連続する場合においてはカウント動作が継続され、スイッチング信号(d)の発生数がカウントアップされる。そして、図4におけるt2の時点で、スイッチング信号(d)の発生数が所定の数、すなわち“n”に達したと判定された場合において、次に到来するPFM基準クロック(e)の立上がりのタイミングにおいて、PWM/PFM切換信号(i)が、PWM動作に切換えられる。
【0051】
すなわち、この図4におけるt2におけるエラー信号のレベル“Le2”が、図2に基づいて説明したPFM方式からPWM方式に切換えるエラー信号のレベル“Le2”に相当することになる。
【0052】
なお、以上説明した実施の形態においては、昇圧型のDC−DCコンバータを示しているが、降圧型または極性反転型のDC−DCコンバータに、前記構成を採用することもできる。また、前記した実施の形態においては、スイッチング素子としてMOSFETを用いているが、これはバイポーラトランジスタなどのスイッチング素子を用いることも可能である。
【0053】
加えて、前記した実施の形態においては、コイルによる出力をダイオードを介して出力端子に導出するようにしているが、ダイオードに代えてトランジスタなどのスイッチング素子を用い、スイッチング素子によりオン・オフのタイミングを制御するいわゆる同期整流方式としてもよい。
【0054】
【発明の効果】
以上の説明で明らかなように、この発明にかかるDC−DCコンバータ回路によると、コンバータの出力電圧を利用して、コンバータの駆動方式をPWM方式からPFM方式に、またPFM方式からPWM方式に切換えるようになされているので、従来の構成のようにドロッパー抵抗を用いることによる電力損失を免れることができる。
【0055】
そして、コンバータの駆動方式をPWM方式からPFM方式に切換える場合の誤差出力電圧の値と、PFM方式からPWM方式に切換える場合の誤差出力電圧の値とが異なる値に設定されているので、両者の駆動方式が頻繁に切換わることによる問題点を除去することができる。
【図面の簡単な説明】
【図1】この発明にかかるDC−DCコンバータ回路の実施の形態を示したブロック図である。
【図2】図1に示すコンバータ回路においてなされる動作モードの切換タイミングを説明するタイミングチャートである。
【図3】PWM駆動動作からPFM駆動動作に切換える場合の制御形態の一例を示したタイミングチャートである。
【図4】PFM駆動動作からPWM駆動動作に切換える場合の制御形態の一例を示したタイミングチャートである。
【図5】従来のDC−DCコンバータ回路の一例を示したブロック図である。
【図6】DC−DCコンバータ回路によってなされるPWM駆動動作およびPFM駆動動作を説明するタイミングチャートである。
【符号の説明】
10 負荷
11 分圧回路
12 出力電圧検出部
13 誤差増幅器
14 昇圧動作制御部
15 クロック生成部
18 PWM/PFM切換判定部
D1 ダイオード
L1 コイル
Q1 スイッチング素子
Vin 電源入力端子
Vout 出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chopper type DC-DC converter circuit, and particularly configured to verify load information applied to the converter without using a dropper resistor, and to be able to switch the drive operation of the converter slowly. The present invention relates to a DC-DC converter circuit.
[0002]
[Prior art]
A chopper type DC-DC converter circuit functions to convert a DC input voltage into a different DC voltage as is well known, and is used as a drive power source for many DC drive circuits. The output voltage from the DC-DC converter circuit is preferably stable at a predetermined voltage value, and two methods are generally known as control methods for maintaining the output voltage within a predetermined range. ing. One of them is a PFM (pulse frequency modulation) system, and the other is a PWM system (pulse width modulation).
[0003]
The PFM system described above is a pure PFM system that continuously changes the drive signal applied to the switching element that controls the converter output voltage, and the timing (basic frequency) when generating the drive signal is constant, and the output of the converter There is known a pseudo PFM method that generates a drive signal to be applied to a switching element according to a voltage, or skips without generating a drive signal.
[0004]
Any of the PFM systems described above has an advantage that the circuit configuration can be simplified as compared with the PWM system, and particularly has a characteristic that can improve the efficiency of use of driving power in a light load state. Yes. However, this PFM method has a problem that it is difficult to remove ripples because the ripple voltage is large and the ripple frequency changes.
[0005]
On the other hand, in the PWM method, since the switching frequency is constant, the ripple voltage can be easily removed by a filter or the like. However, in the PWM method, since the switching frequency given to the switching element that controls the converter output voltage is constant and the switching element is always driven at a predetermined timing, the use efficiency of the driving power is deteriorated at light load. Has the disadvantage of
[0006]
In view of this, a chopper type DC-DC converter circuit has been proposed in which a PWM driving means is used when the output load is high, and a PFM driving means is used when the output load is low.
[0007]
[Problems to be solved by the invention]
By the way, in the DC-DC converter circuit that switches between the PWM method and the PFM method according to the output load, a configuration in which a dropper resistor is inserted in series with the output load is used in order to detect the state of the output load. It has been adopted. FIG. 5 is a block diagram showing an example thereof.
[0008]
That is, in FIG. 5, the symbol Vin indicates a power supply input terminal of the DC-DC converter, that is, a terminal to which a DC voltage supplied from the primary battery or the like is supplied. A dropper resistor R3 for detecting a load state is inserted into the input terminal Vin, and a coil L1 is connected via the dropper resistor R3.
[0009]
Further, a diode D1 is connected in series with the coil L1, and the cathode side of the diode D1 constitutes an output terminal Vout. A voltage holding capacitor C1 is connected between the output terminal Vout and a reference potential point (ground), and the output voltage of the converter held by the capacitor C1 is connected to the output terminal Vout. It is configured to be supplied to the
[0010]
A voltage dividing
[0011]
The error signal generated by the
[0012]
When the FET Q1 is turned on by the switching signal from the step-up
[0013]
On the other hand, both end portions of the dropper resistor R3 are connected to input terminals of the DC amplifier 17 constituting the load
[0014]
Therefore, by supplying the output of the DC amplifier 17 to the PWM / PFM
[0015]
Here, FIG. 6A shows a timing chart when the step-up
[0016]
Therefore, as shown in FIG. 6A, in the state where the level of the error signal gradually decreases, the duty value (du1, du2,...) Of the switching signal (d) becomes small, and the FET Q1 is turned on. Means less time. As a result, the electromagnetic energy stored in the coil L1 is reduced each time, and the electromotive force induced in the coil L1 when the FET Q1 is turned off is reduced. This acts to maintain the output voltage of the converter within a predetermined range.
[0017]
On the other hand, FIG. 6B shows a timing chart when the step-up
[0018]
In this pseudo PFM method, the boosting
[0019]
Here, when the level of the error signal (b) is higher than the PFM operation reference voltage (f), the switching signal (d) for driving the FET Q1 as the switching element is continuously output for a predetermined time. If the level of the error signal (b) is lower than the PFM operation reference voltage (f), the switching signal (d) is skipped without being output. When the level of the error signal (b) with respect to the PFM operation reference voltage (f) becomes high again, the switching signal (d) is continuously output for a predetermined time at the rise of the PFM reference clock (e).
[0020]
By such an intermittent action, the electromagnetic energy accumulated in the coil L1 is controlled, and the electromotive force induced in the coil L1 when the FET Q1 is turned off is adjusted. As a result, the output voltage of the converter is set within a predetermined range. To be maintained.
[0021]
According to the configuration described above, the current supplied to the load via the dropper resistor R3 is monitored, and the PFM operation or the PWM operation is selected based on this. Therefore, the power loss consumed in the resistor R3 and discarded as heat becomes very large. Therefore, particularly when this is used for a portable terminal or the like, it leads to power loss of the battery on the primary side, and promotes battery consumption.
[0022]
Further, according to the above-described configuration, when the load state is constant and the load level is close to switching from the PFM driving state to the PWM driving state and from the PWM driving state to the PFM driving state, the driving is frequently performed. The state is switched, for example, the output voltage becomes unstable, and as a result, a malfunction such as the above-described portable terminal or the like, or a problem such as a change in luminance of a display or the like provided for this occurs. .
[0023]
The present invention has been made paying attention to the problems in the above-described DC-DC converter that is controlled to be switched from the PFM driving state to the PWM driving state and from the PWM driving state to the PFM driving state according to the load. To provide a DC-DC converter circuit that can eliminate a steady power loss due to the use of a resistor and can ensure the stability of an output voltage or the like by slowly controlling the switching of an operation state. It is the purpose.
[0024]
[Means for Solving the Problems]
The DC-DC converter circuit according to the present invention made to achieve the above object detects the output voltage of the converter, detects the output voltage of the converter, andThe error output voltage generated by the difference between the divided value of the output voltage and the reference voltage from the reference voltage source.Based on the above, the converter drive system is switched from the PWM system to the PFM system and from the PFM system to the PWM system.The error output voltage value when the converter driving method is switched from the PWM method to the PFM method and the error output voltage value when the converter driving method is switched from the PFM method to the PWM method are set to different values. A DC converter circuit, wherein, in the driving state according to the PFM method, when a predetermined number of drive signals to be supplied to a switching element for controlling the converter output voltage are continuously generated at a predetermined timing, the PFM method To drive operation by PWM methodIt has the feature in the point comprised in this way.
[0025]
In this case, in a preferred embodiment, the reference signal for setting the PFM operation is compared with the error output voltage when the timing signal generated based on the reference clock signal is generated as the drive signal applied to the switching element. It is comprised so that it may be produced | generated by.
[0026]
Preferably, a count control signal for controlling count start and count reset is generated based on a logical product of a drive signal applied to the switching element and a timing signal generated based on a reference clock signal, and the count control When the number of drive signals applied to the switching element reaches a predetermined number within the count continuation period by the signal, the drive signal is configured to verify that the predetermined number continues at a predetermined timing. The
[0027]
In a preferred embodiment, when the duty value of the drive signal applied to the switching element that controls the converter output voltage is equal to or less than a predetermined value in the drive state by the PWM method, the PWM method is changed to the PFM method. It is configured to switch to driving operation.
[0028]
In this case, the drive signal applied to the switching element is generated by comparing the triangular wave signal generated based on the reference clock signal and the error output voltage. Preferably, a logical product of a drive signal given to the switching element and a switching gate signal generated based on a reference clock signal is taken, and based on the result of the logical product, driving from the PWM method to the PFM method is performed. It is configured to switch to operation.
[0031]
In each of the above-described configurations, when the switching element is turned on by the drive signal, current is passed from the primary side DC power source to the coil to perform electromagnetic energy accumulation, and the switching element is turned off. It can be suitably employed in a DC-DC converter circuit configured to boost the output voltage by releasing energy stored in the coil.
[0032]
According to the DC-DC converter circuit described above, the load state of the converter is detected by using an error output voltage (error signal) corresponding to the converter output voltage. The value of the error signal when the converter driving method is switched from the PWM method to the PFM method and the value of the error signal when the converter method is switched from the PFM method to the PWM method are set to different values. When switching between, it works to have a so-called hysteresis characteristic.
[0033]
Therefore, for example, when the load state is constant and the load level is in the vicinity of switching from the PFM driving state to the PWM driving state and from the PWM driving state to the PFM driving state, there is a state where the driving method is frequently switched. It can be effectively prevented from occurring. Further, as described above, since the operation is performed by switching the driving method using the error signal, it is not necessary to insert a dropper resistor in series with the load as in the prior art, and the power consumed in this dropper resistor. Loss can be reduced.
[0034]
Furthermore, when used for a portable terminal device or the like that has a long standby time, the PFM driving state is maintained based on the low power driving, so that the power usage efficiency in the converter is utilized by taking advantage of the characteristics of the PFM driving. Can be further improved.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a preferred embodiment of a DC-DC converter circuit according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the DC-DC converter circuit. In FIG. 1, portions corresponding to the components shown in FIG. 5 already described are denoted by the same reference numerals, and therefore detailed description thereof will be omitted as appropriate.
[0036]
In the configuration shown in FIG. 1, the error signal obtained by the
[0037]
FIG. 2 shows the mode of the switching operation in this case, and the switching level (h) from PWM to PFM operation and the switching from PFM to PWM operation with the PFM operation reference voltage (f) already described interposed therebetween. Level (g) is set. Here, when the load state becomes light, the divided voltage obtained by the
[0038]
In this case, when the level of the error signal (b) reaches the level “Le1” that is lower than the switching level (h) from the PWM to the PFM operation, the PWM operation is switched to the PFM operation. Thereby, the switching signal shown as (i) in FIG. 2 is switched to execute the PFM operation. In the PFM drive operation thus switched, the switching signal (d) is compared with the error signal (b) using the PFM operation reference voltage (f) as shown in FIG. 6B. Whether or not to generate is determined.
[0039]
On the other hand, when the load state becomes heavy during the PFM drive operation, the level of the error signal obtained by the
[0040]
As described above, when the load becomes lighter, the error signal level “Le1” for switching from the PWM operation to the PFM operation, and when the load becomes heavy, the error signal level for switching from the PFM operation to the PWM operation. A difference is given to “Le2”, and thus a hysteresis characteristic is given to the mutual switching level. Therefore, it is possible to prevent frequent switching from the PWM operation to the PFM operation and from the PFM operation to the PWM operation in the middle of the load state, and the output voltage can be stabilized.
[0041]
Next, FIG. 3 shows a specific control example when switching to the PFM operation during the PWM operation. That is, in FIG. 3, the reference clock shown as (a), the error signal shown as (b), the triangular wave for PWM shown as (c), and the switching signal shown as (d) are as described in FIG.
[0042]
In the control mode shown in FIG. 3, when the duty value of the switching signal (d) given to the FET Q1 for controlling the converter output voltage is equal to or less than a predetermined value in the drive state by the PWM method, the PWM method is used. The driving operation is switched to the PFM method.
[0043]
In order to realize the above-described control, the PWM / PFM switching gate signal (j) generated based on the reference clock signal (a) is used in this embodiment. That is, an operation of raising the switching gate signal (j) is performed at a timing corresponding to an almost intermediate level of the triangular wave (c) generated based on the reference clock signal (a).
[0044]
In FIG. 3, for the sake of convenience of explanation, the reference clock (a) is given a repetition number of (1) to (8), and the triangular wave (c) is generated from the rising edge of the reference clock (1). The level falls linearly in the range of the falling point of 8 ▼. The triangular wave (c) is returned to the maximum level from the falling point of the reference clock (8) to the rising point of the reference clock (1).
[0045]
On the other hand, the PWM / PFM switching gate signal (j) generates a signal for opening the gate from the falling point of the reference clock (5) to the rising point of the reference clock (1). Yes. When the switching signal (d) is treated as negative logic, and the negative logic of the switching signal (d) is used as the gate output of the switching gate signal (j), the switching signal given to the FET Q1 at t1 shown in FIG. It acts to determine that the duty value of (d) has become a predetermined value or less. Then, the PWM / PFM switching signal (i) is switched to the PFM operation at the rising timing of the next clock signal (6).
[0046]
That is, based on the result of the logical product (gate output) of the switching signal applied to the FET Q1 and the switching gate signal generated based on the reference clock signal, the PWM method is switched to the PFM driving operation. . In other words, the error signal level “Le1” at t1 in FIG. 3 corresponds to the error signal level “Le1” for switching from the PWM method described with reference to FIG. 2 to the PFM method.
[0047]
Next, FIG. 4 shows a specific control example when switching to the PWM operation during the PFM operation. In the control mode shown in FIG. 4, when the switching signal to be supplied to the FET Q1 for controlling the converter output voltage is continuously generated at a predetermined timing in the driving state by the PFM method, the PFM method is used. Is switched to the drive operation by the PWM method.
[0048]
That is, in FIG. 4, the reference clock shown as (a), the error signal shown as (b), the switching signal shown as (d), the PFM reference clock shown as (e), and the PFM operation reference voltage shown as (f) are: Each is as described in FIG. In FIG. 4, for the sake of convenience of explanation, the reference clock (a) is given the repetition numbers (1) to (3). In the form shown in FIG. 4, the reference clock (1) rises. Synchronously, the PFM reference clock (e) as a timing signal rises.
[0049]
In the control mode shown in FIG. 4, the count control signal shown as (k) is generated based on the logical product of the switching signal (d) given to the FET Q1 and the PFM reference clock (e). Has been made. Here, when a logical product is established at the rise time of both of the switching signal (d) and the PFM reference clock (e), a count start timing is generated, and the logical product is obtained at the rise time of both. If not established, a count reset timing is generated. The count control signal functions as a gate control signal for counting up the number of occurrences of the switching signal (d) given to the FET Q1.
[0050]
Therefore, when the switching signal (d) given to the FET Q1 continues, the counting operation is continued and the number of occurrences of the switching signal (d) is counted up. When it is determined that the number of generated switching signals (d) has reached a predetermined number, that is, “n” at time t2 in FIG. 4, the rise of the next incoming PFM reference clock (e) At the timing, the PWM / PFM switching signal (i) is switched to the PWM operation.
[0051]
That is, the level “Le2” of the error signal at t2 in FIG. 4 corresponds to the level “Le2” of the error signal for switching from the PFM method described with reference to FIG. 2 to the PWM method.
[0052]
In the embodiment described above, the step-up DC-DC converter is shown, but the above-described configuration can also be adopted for a step-down type or polarity inversion type DC-DC converter. In the embodiment described above, a MOSFET is used as a switching element. However, a switching element such as a bipolar transistor can also be used.
[0053]
In addition, in the above-described embodiment, the output from the coil is led to the output terminal via the diode. However, a switching element such as a transistor is used instead of the diode, and the on / off timing is determined by the switching element. A so-called synchronous rectification method may be used.
[0054]
【The invention's effect】
As is apparent from the above description, according to the DC-DC converter circuit of the present invention, the converter drive voltage is switched from the PWM method to the PFM method, and from the PFM method to the PWM method, using the output voltage of the converter. Therefore, the power loss due to the use of the dropper resistor as in the conventional configuration can be avoided.
[0055]
The value of the error output voltage when the converter driving method is switched from the PWM method to the PFM method and the value of the error output voltage when switching from the PFM method to the PWM method are set to different values. Problems caused by frequent switching of the driving method can be eliminated.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a DC-DC converter circuit according to the present invention.
2 is a timing chart illustrating operation mode switching timings performed in the converter circuit shown in FIG. 1; FIG.
FIG. 3 is a timing chart showing an example of a control form when switching from a PWM drive operation to a PFM drive operation.
FIG. 4 is a timing chart showing an example of a control form when switching from a PFM drive operation to a PWM drive operation.
FIG. 5 is a block diagram showing an example of a conventional DC-DC converter circuit.
FIG. 6 is a timing chart for explaining a PWM drive operation and a PFM drive operation performed by a DC-DC converter circuit.
[Explanation of symbols]
10 Load
11 Voltage divider circuit
12 Output voltage detector
13 Error amplifier
14 Boost operation controller
15 Clock generator
18 PWM / PFM switching judgment part
D1 diode
L1 coil
Q1 switching element
Vin power input terminal
Vout output terminal
Claims (7)
前記コンバータの駆動方式をPWM方式からPFM方式に切換える場合の前記誤差出力電圧の値と、PFM方式からPWM方式に切換える場合の前記誤差出力電圧の値とが異なる値に設定されてなるDC−DCコンバータ回路であって、
前記PFM方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号が、あらかじめ定められたタイミングにおいて所定数連続して生成される場合に、前記PFM方式からPWM方式による駆動動作に切換えるように構成したDC−DCコンバータ回路。 The converter output voltage is detected, and based on the error output voltage generated by the difference between the divided value of the output voltage and the reference voltage from the reference voltage source , the converter drive system is changed from the PWM system to the PFM system. It is also configured to switch from the PFM method to the PWM method ,
The value of the error output voltage when the converter driving method is switched from the PWM method to the PFM method and the value of the error output voltage when the converter method is switched from the PFM method to the PWM method are set to different values. A converter circuit,
In the driving state by the PFM method, when a predetermined number of drive signals to be supplied to the switching element for controlling the converter output voltage are continuously generated at a predetermined timing, the driving operation is switched from the PFM method to the PWM method. A DC-DC converter circuit configured as described above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002012804A JP3647811B2 (en) | 2002-01-22 | 2002-01-22 | DC-DC converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002012804A JP3647811B2 (en) | 2002-01-22 | 2002-01-22 | DC-DC converter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003219637A JP2003219637A (en) | 2003-07-31 |
JP3647811B2 true JP3647811B2 (en) | 2005-05-18 |
Family
ID=27649910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002012804A Expired - Fee Related JP3647811B2 (en) | 2002-01-22 | 2002-01-22 | DC-DC converter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647811B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072835A (en) * | 2006-09-14 | 2008-03-27 | Ricoh Co Ltd | Switching regulator, and semiconductor device having that switching regulator |
WO2008111347A1 (en) * | 2007-03-15 | 2008-09-18 | Ricoh Company, Ltd. | Switching regulator and method of controlling the same |
US7679348B2 (en) | 2006-03-23 | 2010-03-16 | Ricoh Company, Ltd, | Switching regulator |
US7804285B2 (en) | 2006-09-12 | 2010-09-28 | Ricoh Company, Ltd. | Control of operation of switching regulator to select PWM control or PFM control based on phase comparison |
CN101247083B (en) * | 2007-02-16 | 2012-05-02 | 株式会社理光 | Switching regulator |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100518624B1 (en) * | 2003-08-29 | 2005-10-05 | 엘지전자 주식회사 | Boost-up DCDC converter |
JP4548100B2 (en) * | 2004-11-18 | 2010-09-22 | 富士電機システムズ株式会社 | DC-DC converter |
JP4855793B2 (en) * | 2006-02-06 | 2012-01-18 | 株式会社リコー | Switching regulator |
JP4899528B2 (en) * | 2006-02-24 | 2012-03-21 | セイコーエプソン株式会社 | Power supply |
JP4592638B2 (en) * | 2006-05-02 | 2010-12-01 | 株式会社東芝 | Switching power supply circuit |
KR100771854B1 (en) | 2006-08-22 | 2007-11-01 | 삼성전자주식회사 | Low noise dc-dc converter capable of compensating variation of power supply voltage |
JP4916824B2 (en) * | 2006-09-07 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | Switching power supply device and control method in switching power supply device |
US7518885B2 (en) | 2006-10-04 | 2009-04-14 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operation modes |
JP5217319B2 (en) * | 2007-09-12 | 2013-06-19 | 株式会社リコー | Constant current output control type switching regulator |
JP4618339B2 (en) | 2008-06-20 | 2011-01-26 | ミツミ電機株式会社 | DC-DC converter |
JP5091028B2 (en) * | 2008-06-26 | 2012-12-05 | 株式会社リコー | Switching regulator and semiconductor device including the switching regulator |
KR100983233B1 (en) | 2008-09-09 | 2010-09-20 | (주)한국엘에스아이 | Control device |
JP5381014B2 (en) | 2008-10-29 | 2014-01-08 | ミツミ電機株式会社 | DC-DC converter |
JP5481926B2 (en) | 2009-05-18 | 2014-04-23 | 富士通セミコンダクター株式会社 | Power supply control device, power supply device, and power supply control method |
JP2011216995A (en) * | 2010-03-31 | 2011-10-27 | Fujitsu Semiconductor Ltd | Mobile communication equipment for controlling voltage converter and control method thereof |
JP5225333B2 (en) * | 2010-07-08 | 2013-07-03 | 株式会社東芝 | Switching power supply circuit |
KR101877552B1 (en) | 2011-10-12 | 2018-07-12 | 한국전자통신연구원 | DC-DC Converter |
JP2014050308A (en) | 2012-09-04 | 2014-03-17 | Ricoh Co Ltd | Switching regulator, and method of controlling the same |
JP6263898B2 (en) * | 2013-08-12 | 2018-01-24 | 株式会社オートネットワーク技術研究所 | Step-down device, step-up device, and transformer |
KR101919625B1 (en) * | 2013-08-23 | 2018-11-19 | 매그나칩 반도체 유한회사 | Current controlling mode DC-DC Converter |
US9685863B2 (en) * | 2014-12-31 | 2017-06-20 | Texas Instruments Incorporated | Fast mode transitions in a power converter |
US10765146B2 (en) * | 2016-08-08 | 2020-09-08 | Rai Strategic Holdings, Inc. | Boost converter for an aerosol delivery device |
US11515788B2 (en) | 2018-03-22 | 2022-11-29 | Rohm Co., Ltd. | Switching control circuit |
US11271483B2 (en) * | 2018-10-17 | 2022-03-08 | Texas Instruments Incorporated | Bias power regulator circuit for isolated converters with a wide output voltage range |
JP7101590B2 (en) | 2018-10-18 | 2022-07-15 | エイブリック株式会社 | Switching regulator |
CN110022060B (en) * | 2019-03-18 | 2021-05-18 | 江苏固德威电源科技股份有限公司 | Mixed modulation method and implementation method thereof |
CN111509978A (en) * | 2020-05-28 | 2020-08-07 | 长沙学院 | DC-DC conversion device and power management system |
JP2022088782A (en) * | 2020-12-03 | 2022-06-15 | 矢崎総業株式会社 | Voltage conversion device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59144366A (en) * | 1983-01-31 | 1984-08-18 | Sanken Electric Co Ltd | Switching regulator |
JPH06311736A (en) * | 1993-04-19 | 1994-11-04 | Fujitsu Ltd | Dc/dc converter |
JP3506913B2 (en) * | 1997-09-22 | 2004-03-15 | セイコーインスツルメンツ株式会社 | Switching regulator |
JP3568870B2 (en) * | 2000-03-14 | 2004-09-22 | 日本電気エンジニアリング株式会社 | converter |
-
2002
- 2002-01-22 JP JP2002012804A patent/JP3647811B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7679348B2 (en) | 2006-03-23 | 2010-03-16 | Ricoh Company, Ltd, | Switching regulator |
US7804285B2 (en) | 2006-09-12 | 2010-09-28 | Ricoh Company, Ltd. | Control of operation of switching regulator to select PWM control or PFM control based on phase comparison |
JP2008072835A (en) * | 2006-09-14 | 2008-03-27 | Ricoh Co Ltd | Switching regulator, and semiconductor device having that switching regulator |
CN101247083B (en) * | 2007-02-16 | 2012-05-02 | 株式会社理光 | Switching regulator |
WO2008111347A1 (en) * | 2007-03-15 | 2008-09-18 | Ricoh Company, Ltd. | Switching regulator and method of controlling the same |
Also Published As
Publication number | Publication date |
---|---|
JP2003219637A (en) | 2003-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3647811B2 (en) | DC-DC converter circuit | |
US9882485B2 (en) | Current metering for transitioning between operating modes in switching regulators | |
US6853174B1 (en) | Selective high-side and low-side current sensing in switching power supplies | |
EP2348623B1 (en) | Adaptive power control for hysteretic regulators | |
KR100875591B1 (en) | Method performed by voltage regulators and voltage regulators | |
US7679939B2 (en) | Control circuit for a switching power supply, method for controlling a switching power supply and computer program | |
JP4691404B2 (en) | Switching control circuit, self-excited DC-DC converter | |
US8803500B2 (en) | PFM SMPS with quick sudden load change response | |
US8319487B2 (en) | Non-isolated current-mode-controlled switching voltage regulator | |
US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
US20080061758A1 (en) | Switching regulator, control circuit of switching regulator, and method of controlling operation of switching regulator | |
JPH10225105A (en) | Dc-dc converter | |
US8754580B2 (en) | Semiconductor apparatus and method of controlling operation thereof | |
KR20080024984A (en) | Switching regulator and semiconductor device using the same | |
WO2008111347A1 (en) | Switching regulator and method of controlling the same | |
JP6002465B2 (en) | Switching regulator | |
JP2010011617A (en) | Switching regulator and semiconductor apparatus including the same | |
US10637357B1 (en) | Ramp offset compensation circuit in a buck boost converter | |
JP2006014559A (en) | Dc/dc converter | |
JP3892333B2 (en) | PFM control switching regulator control circuit | |
JP2002051541A (en) | Switching power supply device and semiconductor device for it | |
JP3490049B2 (en) | Switching power supply | |
JP2006148988A (en) | Switching power supply circuit | |
JPH08298768A (en) | Dc-dc converter | |
JP2004274895A (en) | Dc-dc converter and drive control method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |