JP3647811B2

JP3647811B2 - DC-DC converter circuit

Info

Publication number: JP3647811B2
Application number: JP2002012804A
Authority: JP
Inventors: 孝義吉田
Original assignee: Tohoku Pioneer Corp
Current assignee: Tohoku Pioneer Corp
Priority date: 2002-01-22
Filing date: 2002-01-22
Publication date: 2005-05-18
Anticipated expiration: 2022-01-22
Also published as: JP2003219637A

Description

【０００１】
【発明の属する技術分野】
この発明は、チョッパー型のＤＣ−ＤＣコンバータ回路に関し、特にコンバータに加わる負荷情報をドロッパー抵抗を用いずに検証するように構成すると共に、コンバータの駆動動作を緩慢に切換えることができるようになされたＤＣ−ＤＣコンバータ回路に関する。
【０００２】
【従来の技術】
チョッパー型のＤＣ−ＤＣコンバータ回路は、周知のように直流入力電圧を異なる直流電圧に変換するように機能し、多くの直流駆動回路の駆動電源として用いられている。このＤＣ−ＤＣコンバータ回路による出力電圧は、あらかじめ定められた所定の電圧値に安定していることが望ましく、その出力電圧を所定の範囲に保つための制御方法として、一般に２つの方法が知られている。その１つはＰＦＭ（pulse frequency modulation＝周波数変調）方式であり、他の１つはＰＷＭ方式（pulse width modulation＝パルス幅変調）である。
【０００３】
前記したＰＦＭ方式には、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号を連続的に変化させる純粋なＰＦＭ方式と、駆動信号を生成する場合のタイミング（基本周波数）は一定で、コンバータの出力電圧に応じてスイッチング素子に与える駆動信号を生成するか、駆動信号を生成せずにスキップさせる疑似的なＰＦＭ方式が知られている。
【０００４】
前記したいずれのＰＦＭ方式であっても、ＰＷＭ方式に比較すると回路構成を簡素化できるメリットがあり、特に軽負荷の状態においては、駆動電力の利用効率を向上させることができる特質を有している。しかしながら、このＰＦＭ方式においてはリプル電圧が大きく、リプル周波数が変化するために、リプルを除去し難い問題点がある。
【０００５】
一方、ＰＷＭ方式においては、スイッチング周波数が一定のため、リプル電圧を容易にフィルター等により除去することができる。しかしながら、ＰＷＭ方式においては、コンバータ出力電圧を制御する前記スイッチング素子に与えるスイッチング周波数が一定で、定められたタイミングにおいて常にスイッチング素子を駆動するために、軽負荷時においては駆動電力の利用効率が悪化するという欠点を有している。
【０００６】
そこで、出力負荷が大きい状態ではＰＷＭ方式による駆動手段を利用し、出力負荷が小さい状態ではＰＦＭ方式による駆動手段を利用するようにしたチョッパー型のＤＣ−ＤＣコンバータ回路がすでに提案されている。
【０００７】
【発明が解決しようとする課題】
ところで、前記したＰＷＭ方式およびＰＦＭ方式を、出力負荷に応じて切換えて駆動するＤＣ−ＤＣコンバータ回路においては、出力負荷の状態を検出するために、出力負荷と直列にドロッパー抵抗を挿入した構成が採用されている。図５は、その一例をブロック図によって示したものである。
【０００８】
すなわち、図５において符号ＶinはＤＣ−ＤＣコンバータの電源入力端子、すなわち１次側のバッテリー等よりもたらされるＤＣ電圧が供給される端子を示している。この入力端子Ｖinには、負荷状態を検出するためのドロッパー抵抗Ｒ3 が挿入され、このドロッパー抵抗Ｒ3 を介してコイルＬ1 が接続されている。
【０００９】
さらに、前記コイルＬ1 と直列にダイオードＤ1 が接続されて、ダイオードＤ1 のカソード側が出力端子Ｖout を構成している。そして、前記出力端子Ｖout と基準電位点（アース）との間には、電圧保持用のコンデンサＣ1 が接続されており、このコンデンサＣ1 によって保持されたコンバータの出力電圧が、出力端子Ｖout に接続された負荷１０に供給されるように構成されている。
【００１０】
前記出力端子Ｖout とアースとの間には、コンバータの出力電圧を検出するための抵抗Ｒ1 およびＲ2 からなる分圧回路１１が接続されており、この分圧回路１１により生成される分圧電圧は、出力電圧検出部１２を構成する誤差増幅器１３の一方の入力端子（反転入力端子）に供給されるように構成されている。また、誤差増幅器１３の他方の入力端子（非反転入力端子）には、図示せぬ基準電圧源からもたらされる基準電圧Ｖref が供給され、これにより、誤差増幅器１３よりコンバータ出力電圧の変動に伴う誤差出力電圧（以下、これをエラー信号ともいう）が生成される。
【００１１】
前記誤差増幅器１３により生成されたエラー信号は、昇圧動作制御部１４に供給される。そして昇圧動作制御部１４より、スイッチング素子としてのｎ型ＭＯＳパワーＦＥＴＱ1 のゲート端子に駆動信号（以下、これをスイッチング信号ともいう）が供給されるように構成されている。また、ＦＥＴＱ1 のドレイン端子は前記したコイルＬ1 の出力端子Ｖout 側に接続され、さらに、そのソース端子はアース接続されている。また、前記した昇圧動作制御部１４には、基準クロック生成部１５からもたらされる基準クロック信号が供給されるように構成されており、この基準クロック信号に基づいて、前記ＦＥＴＱ1 はＰＦＭ駆動、またはＰＷＭ駆動がなされ、これに基づいてＦＥＴＱ1 に前記したスイッチング信号が供給されるように構成されている。
【００１２】
前記した昇圧動作制御部１４からのスイッチング信号により、ＦＥＴＱ1 がオンされると、前記コイルＬ1 に端子Ｖinより電流が流れて、コイルＬ1 に電磁エネルギーが蓄積される。その後、ＦＥＴＱ1 がオフされると、コイルＬ1 に蓄積されたエネルギーにより、コイルＬ1 に起電力が発生し、前記ダイオードＤ1 を介して電流が流れる。これにより出力端子Ｖout の電圧を上昇させる。したがって、この形態においては、出力端子Ｖout には入力端子Ｖinよりも高い電圧が発生する昇圧型ＤＣ−ＤＣコンバータを構成している。
【００１３】
一方、前記したドロッパー抵抗Ｒ3 の両端部は、負荷電流検出部１６を構成する直流増幅器１７の各入力端子に接続されている。ここで、前記した負荷１０が軽負荷の場合においては、ドロッパー抵抗Ｒ3 に流れる電流値は小さく、その両端に生ずる電圧降下は小さい。それ故、直流増幅器１７の出力は比較的小さいものとなる。また負荷１０が重い場合には、ドロッパー抵抗Ｒ3 に流れる電流値は大きくなり、その両端に生ずる電圧降下はそれに比例して大きくなる。それ故、直流増幅器１７の出力はそれに応じて増大する。
【００１４】
そこで、直流増幅器１７の出力をＰＷＭ／ＰＦＭ切換判定部１８に供給することで、ＰＷＭ／ＰＦＭ切換判定部１８は昇圧動作制御部１４における動作モードを切換えるように作用する。すなわち、負荷が重い場合には昇圧動作制御部１４はＰＷＭ駆動動作を実行し、軽負荷の場合には昇圧動作制御部１４はＰＦＭ駆動動作を実行するようになされる。
【００１５】
ここで、図６（Ａ）は昇圧動作制御部１４が、ＰＷＭ駆動動作を実行した場合のタイミングチャートを示すものである。前記したクロック生成部１５からは、（ａ）として示すクロック信号が昇圧動作制御部１４に供給されており、昇圧動作制御部１４は、このクロック信号を利用して、（ｃ）として示す一定周期の三角波の信号を繰り返し生成する。そして、昇圧動作制御部１４においては、前記三角波の信号と出力電圧検出部１２から供給されるエラー信号（ｂ）との比較を行い、エラー信号に対して前記三角波の信号レベルがクロスした時点で、（ｄ）として示すように前記したスイッチング信号を発生させる。なお、前記スイッチング信号は、前記三角波の信号が折り返す時点まで継続される。
【００１６】
したがって、図６（Ａ）に示すようにエラー信号のレベルが除々に低下する状態においては、スイッチング信号（ｄ）のデューティ値（ｄｕ１，ｄｕ２，……）が小さくなり、ＦＥＴＱ1 をオン状態にする期間が少なくなることを意味する。これにより、前記コイルＬ1 にその都度蓄積させる電磁エネルギーを低下させるようになされ、ＦＥＴＱ1 がターンオフした場合におけるコイルＬ1 に誘起する起電力を低下させるようになされる。これにより、コンバータの出力電圧を所定の範囲に維持させるように作用する。
【００１７】
一方、図６（Ｂ）は昇圧動作制御部１４が、ＰＦＭ駆動動作を実行した場合のタイミングチャートを示すものである。なお、図６（Ｂ）に示す形態は、スイッチング素子としてのＦＥＴＱ1 を駆動する場合のタイミング（基本周波数）は一定で、コンバータの出力電圧に応じてスイッチング信号を生成するか、生成せずにスキップさせる疑似的なＰＦＭ方式を例にしている。
【００１８】
この疑似ＰＦＭ方式においては、昇圧動作制御部１４は前記したクロック生成部１５より、（ａ）として示すクロック信号を受けて、このクロック信号に基づいてタイミング信号、すなわち、（ｅ）として示す等間隔のＰＦＭ基準クロックを生成する。また、昇圧動作制御部１４においては、（ｆ）として示すＰＦＭ動作基準電圧をもっており、前記したＰＦＭ基準クロック（ｅ）の立上がりのタイミングにおいて、ＰＦＭ動作基準電圧（ｆ）に対するエラー信号（ｂ）の値とが比較される。
【００１９】
ここで、ＰＦＭ動作基準電圧（ｆ）に対してエラー信号（ｂ）のレベルが高い場合には、スイッチング素子としてのＦＥＴＱ1 を駆動するスイチング信号（ｄ）を所定時間継続して出力する。また、ＰＦＭ動作基準電圧（ｆ）に対してエラー信号（ｂ）のレベルが低い場合には、前記スイチング信号（ｄ）を出力せずにスキップする。そして、再びＰＦＭ動作基準電圧（ｆ）に対するエラー信号（ｂ）のレベルが高くなった場合には、ＰＦＭ基準クロック（ｅ）の立上がりにおいて、スイチング信号（ｄ）を所定時間継続して出力する。
【００２０】
このような間欠的な作用により、前記コイルＬ１に蓄積させる電磁エネルギーを制御し、ＦＥＴＱ1 がターンオフした場合におけるコイルＬ1 に誘起する起電力を調整することで、結果としてコンバータの出力電圧を所定の範囲に維持させるようになされる。
【００２１】
前記した構成によると、前記ドロッパー抵抗Ｒ3 を介して負荷に供給される電流を監視し、これに基づいてＰＦＭ動作またはＰＷＭ動作を選択するようになされている。したがって、前記抵抗Ｒ3 において消費され、熱として廃棄される電力損失は非常に大きなものとなる。したがって、これを特に携帯用端末器等に利用する場合においては、一次側のバッテリーの電力損失につながり、バッテリーの消耗を助長することになる。
【００２２】
また、前記した構成によると、負荷の状態が一定していて、ＰＦＭ駆動状態からＰＷＭ駆動状態に、またＰＷＭ駆動状態からＰＦＭ駆動状態に切換わる付近の負荷レベルである場合においては、頻繁に駆動状態が切換えられることになり、例えば出力電圧が不安定となり、結果として前記したような携帯用端末器等の誤動作、またはこれに備えられたディスプレイ等の輝度変化をもたらす等の問題点も発生する。
【００２３】
この発明は、負荷に応じてＰＦＭ駆動状態からＰＷＭ駆動状態に、またＰＷＭ駆動状態からＰＦＭ駆動状態に切換え制御される前記したＤＣ−ＤＣコンバータにおける問題点に着目してなされたものであり、ドロッパー抵抗を用いることによる定常的な電力損失を無くすことができ、動作状態の切換えを緩慢に制御することで、出力電圧等の安定性を確保することができるＤＣ−ＤＣコンバータ回路を提供することを目的とするものである。
【００２４】
【課題を解決するための手段】
前記した目的を達成するためになされたこの発明にかかるＤＣ−ＤＣコンバータ回路は、コンバータの出力電圧を検出し、当該コンバータの出力電圧を検出し、当該出力電圧の分圧値と、基準電圧源からの基準電圧との差分により生成される誤差出力電圧に基づいて、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に、またＰＦＭ方式からＰＷＭ方式に切換えるように構成され、前記コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に切換える場合の前記誤差出力電圧の値と、ＰＦＭ方式からＰＷＭ方式に切換える場合の前記誤差出力電圧の値とが異なる値に設定されてなるＤＣ−ＤＣコンバータ回路であって、前記ＰＦＭ方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号が、あらかじめ定められたタイミングにおいて所定数連続して生成される場合に、前記ＰＦＭ方式からＰＷＭ方式による駆動動作に切換えるように構成した点に特徴を有する。
【００２５】
この場合、好ましい形態においては前記スイッチング素子に与える駆動信号が、基準クロック信号に基づいて生成されるタイミング信号の発生時において、ＰＦＭ動作を設定する基準電圧と、前記誤差出力電圧とを比較することにより生成されるように構成される。
【００２６】
また、好ましくは前記スイッチング素子に与える駆動信号と、基準クロック信号に基づいて生成されるタイミング信号との論理積に基づいて、カウント開始およびカウントリセットを制御するカウント制御信号を生成し、前記カウント制御信号によるカウント継続期間内に、前記スイッチング素子に与える駆動信号の数が所定数に達した場合に、前記駆動信号があらかじめ定められたタイミングにおいて所定数連続していることを検証するように構成される。
【００２７】
そして、好ましい実施の形態においては、前記ＰＷＭ方式による駆動状態において、コンバータ出力電圧を制御するスイッチング素子に与える駆動信号のデューティ値が所定の値以下となった場合に、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるように構成される。
【００２８】
この場合、前記スイッチング素子に与える駆動信号が、基準クロック信号に基づいて生成される三角波信号と、前記誤差出力電圧との比較により生成されるように構成される。また、好ましくは前記スイッチング素子に与える駆動信号と、基準クロック信号に基づいて生成される切換えゲート信号との論理積がとられ、前記論理積の結果に基づいて、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるように構成される。
【００３１】
そして、前記した各構成は、前記駆動信号によりなされるスイッチング素子のオン動作により、１次側の直流電源よりコイルに電流を流して電磁エネルギーの蓄積動作を実行し、前記スイッチング素子のオフ動作により、コイルに蓄積されたエネルギーを放出させることで、出力電圧を昇圧させるように構成したＤＣ−ＤＣコンバータ回路に好適に採用することができる。
【００３２】
前記したＤＣ−ＤＣコンバータ回路によると、コンバータ出力電圧に対応した誤差出力電圧（エラー信号）を利用することで、コンバータの負荷状態を検出するようになされる。そして、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に切換える場合の前記エラー信号の値と、ＰＦＭ方式からＰＷＭ方式に切換える場合の前記エラー信号の値とが異なる値に設定されているので、駆動方式が切換わる際にいわゆるヒステリシス特性を持つように作用する。
【００３３】
したがって、例えば負荷の状態が一定していて、ＰＦＭ駆動状態からＰＷＭ駆動状態に、またＰＷＭ駆動状態からＰＦＭ駆動状態に切換わる付近の負荷レベルである場合において、駆動方式が頻繁に切換えられる状態が発生するのを効果的に阻止することができる。また、前記したようにエラー信号を利用して駆動方式を切換えるように動作するものであるため、従来のように負荷と直列にドロッパー抵抗を挿入する必要はなく、このドロッパー抵抗において消費される電力損失を低減させることができる。
【００３４】
さらに、待ち受けが長時間にわたるような例えば携帯用の端末機器等に利用した場合においては、低電力駆動に基づいてＰＦＭ駆動状態が維持されるので、ＰＦＭ駆動の特質を生かし、コンバータにおける電力利用効率をより向上させることができる。
【００３５】
【発明の実施の形態】
以下、この発明にかかるＤＣ−ＤＣコンバータ回路について、好ましい実施の形態を図に基づいて説明する。図１はそのＤＣ−ＤＣコンバータ回路の構成をブロック図によって示したものである。なお図１においては、すでに説明した図５に示す各構成要素に対応する部分は同一符号で示しており、したがって、その詳細な説明は適宜省略する。
【００３６】
この図１に示す構成においては、出力電圧検出部１２を構成する誤差増幅器１３によって得られるエラー信号は、ＰＷＭ／ＰＦＭ切換判定部１８に供給され、エラー信号の値に応じて切換判定部１８は、昇圧動作制御部１４における動作モードを切換えるように作用する。この場合、ＰＷＭ駆動動作は、すでに説明した図６（Ａ）に示したタイミングチャートの形態にしたがって実行され、また、ＰＦＭ駆動動作は、図６（Ｂ）に示したタイミングチャートの形態にしたがって実行される。
【００３７】
図２はこの場合の切換動作の態様を示すものであり、すでに説明したＰＦＭ動作基準電圧（ｆ）を挟んで、ＰＷＭからＰＦＭ動作への切換レベル（ｈ）、およびＰＦＭからＰＷＭ動作への切換レベル（ｇ）が設定されている。ここで、負荷状態が軽くなった場合には、前記した分圧回路１１によって得られる分圧電圧は若干上昇する。したがって、誤差増幅器１３によって得られるエラー信号のレベルは低下する。
【００３８】
この場合、前記エラー信号（ｂ）のレベルが、ＰＷＭからＰＦＭ動作への切換レベル（ｈ）よりも低下するレベル“Ｌe1”に達した時に、ＰＷＭ動作からＰＦＭ動作に切換えられるようになされる。これにより、図２に（ｉ）として示す切換信号はＰＦＭ動作を実行させるように切換えられる。このようにして切換えられたＰＦＭ駆動動作においては、ＰＦＭ動作基準電圧（ｆ）を利用して、図６（Ｂ）に示したようにエラー信号（ｂ）との比較によって、スイッチング信号（ｄ）を生成するか否かが決定される。
【００３９】
一方、ＰＦＭ駆動動作中に負荷状態が重くなった場合には、誤差増幅器１３によって得られるエラー信号のレベルは上昇する。この場合においては、前記エラー信号（ｂ）のレベルが、ＰＦＭからＰＷＭ動作への切換レベル（ｇ）よりも上昇するレベル“Ｌe2”に達した時に、ＰＦＭ動作からＰＷＭ動作に切換えられるようになされる。このようにして切換えられたＰＷＭ駆動動作においては、エラー信号（ｂ）を利用して、図６（Ａ）に示したようにＰＷＭ用三角波（ｃ）との比較により、スイッチング信号（ｄ）のデューティ値が決定される。
【００４０】
以上のように、負荷が軽くなった場合において、ＰＷＭ動作からＰＦＭ動作に切換わるエラー信号のレベル“Ｌe1”と、負荷が重くなった場合において、ＰＦＭ動作からＰＷＭ動作に切換わるエラー信号のレベル“Ｌe2”とに差を持たせており、これにより、相互の切換えレベルに言わばヒステリシス特性を持たせている。したがって、負荷状態が中途の状態においてＰＷＭ動作からＰＦＭ動作に、またＰＦＭ動作からＰＷＭ動作に頻繁に切換わるのを阻止することができ、出力電圧の安定化を図ることができる。
【００４１】
次に図３は、ＰＷＭ動作中においてＰＦＭ動作に切換わる場合の具体的な制御例を示している。すなわち、図３において、（ａ）として示す基準クロック、（ｂ）として示すエラー信号、（ｃ）として示すＰＷＭ用三角波、（ｄ）として示すスイッチング信号は、それぞれ図６において説明したとおりである。
【００４２】
この図３に示す制御形態においては、ＰＷＭ方式による駆動状態において、コンバータ出力電圧を制御するＦＥＴＱ1 に与えるスイッチング信号（ｄ）のデューティ値が、所定の値以下となった場合に、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるように構成されている。
【００４３】
前記した制御を実現させるために、この実施の形態においては基準クロック信号（ａ）に基づいて生成されるＰＷＭ／ＰＦＭ切換えゲート信号（ｊ）が利用される。すなわち、前記基準クロック信号（ａ）に基づいて生成される三角波（ｃ）のほぼ中間レベルに対応するタイミングで、前記切換えゲート信号（ｊ）を立ち上げる操作がなされる。
【００４４】
図３においては、説明の便宜上、基準クロック（ａ）に▲１▼〜▲８▼の繰り返し番号が付されており、前記三角波（ｃ）は基準クロック▲１▼の立上がり時点から、基準クロック▲８▼の立下がり時点の範囲で、リニアにレベルが降下するようになされている。そして、前記三角波（ｃ）は、基準クロック▲８▼の立下がり時点から、基準クロック▲１▼の立上がり時点において、最大レベルに復帰されるようになされている。
【００４５】
これに対して、ＰＷＭ／ＰＦＭ切換えゲート信号（ｊ）は、基準クロック▲５▼の立下がり時点から、基準クロック▲１▼の立上り時点において、ゲートを開くための信号を発生するようになされている。そして、前記したスイッチング信号（ｄ）を負論理として扱い、スイッチング信号（ｄ）の負論理を切換えゲート信号（ｊ）のゲート出力とした時、図３に示すｔ１において、ＦＥＴＱ1 に与えられスイッチング信号（ｄ）のデューティ値が、所定の値以下となったと判定するように作用する。そして、次のクロック信号▲６▼の立上がりのタイミングにおいて、ＰＷＭ／ＰＦＭ切換信号（ｉ）が、ＰＦＭ動作に切換えられる。
【００４６】
すなわち、ＦＥＴＱ1 に与えるスイッチング信号と、基準クロック信号に基づいて生成される切換えゲート信号との論理積（ゲート出力）の結果に基づいて、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切換えるようになされる。換言すれば、この図３におけるｔ１におけるエラー信号のレベル“Ｌe1”が、図２に基づいて説明したＰＷＭ方式からＰＦＭ方式に切換えるエラー信号のレベル“Ｌe1”に相当することになる。
【００４７】
次に図４は、ＰＦＭ動作中においてＰＷＭ動作に切換わる場合の具体的な制御例を示している。この図４に示す制御形態においては、ＰＦＭ方式による駆動状態において、コンバータ出力電圧を制御するＦＥＴＱ1 に与えるスイッチング信号が、あらかじめ定められたタイミングにおいて所定数連続して生成される場合に、前記ＰＦＭ方式からＰＷＭ方式による駆動動作に切換えるように構成されている。
【００４８】
すなわち、図４において、（ａ）として示す基準クロック、（ｂ）として示すエラー信号、（ｄ）として示すスイッチング信号、（ｅ）として示すＰＦＭ基準クロック、（ｆ）として示すＰＦＭ動作基準電圧は、それぞれ図６において説明したとおりである。そして、図４においては、説明の便宜上、基準クロック（ａ）に▲１▼〜▲３▼の繰り返し番号が付されており、この図４に示す形態においては、基準クロック▲１▼の立上がりに同期してタイミング信号としてのＰＦＭ基準クロック（ｅ）が立ち上がるようになされている。
【００４９】
そして、この図４に示す制御形態においては、ＦＥＴＱ1 に与えられるスイッチング信号（ｄ）と、ＰＦＭ基準クロック（ｅ）との論理積に基づいて、（ｋ）として示すカウント制御信号を生成するようになされている。ここで、スイッチング信号（ｄ）と、ＰＦＭ基準クロック（ｅ）との両者の立上がり時点において論理積が成立する場合に、カウント開始のタイミングが生成され、また、両者の立上がり時点において前記論理積が成立しない場合においては、カウントリセットのタイミングが生成される。なお、前記カウント制御信号は、ＦＥＴＱ1 に与えられるスイッチング信号（ｄ）の発生数をカウントアップするゲート制御信号として機能する。
【００５０】
したがって、ＦＥＴＱ1 に与えられるスイッチング信号（ｄ）が連続する場合においてはカウント動作が継続され、スイッチング信号（ｄ）の発生数がカウントアップされる。そして、図４におけるｔ２の時点で、スイッチング信号（ｄ）の発生数が所定の数、すなわち“ｎ”に達したと判定された場合において、次に到来するＰＦＭ基準クロック（ｅ）の立上がりのタイミングにおいて、ＰＷＭ／ＰＦＭ切換信号（ｉ）が、ＰＷＭ動作に切換えられる。
【００５１】
すなわち、この図４におけるｔ２におけるエラー信号のレベル“Ｌe2”が、図２に基づいて説明したＰＦＭ方式からＰＷＭ方式に切換えるエラー信号のレベル“Ｌe2”に相当することになる。
【００５２】
なお、以上説明した実施の形態においては、昇圧型のＤＣ−ＤＣコンバータを示しているが、降圧型または極性反転型のＤＣ−ＤＣコンバータに、前記構成を採用することもできる。また、前記した実施の形態においては、スイッチング素子としてＭＯＳＦＥＴを用いているが、これはバイポーラトランジスタなどのスイッチング素子を用いることも可能である。
【００５３】
加えて、前記した実施の形態においては、コイルによる出力をダイオードを介して出力端子に導出するようにしているが、ダイオードに代えてトランジスタなどのスイッチング素子を用い、スイッチング素子によりオン・オフのタイミングを制御するいわゆる同期整流方式としてもよい。
【００５４】
【発明の効果】
以上の説明で明らかなように、この発明にかかるＤＣ−ＤＣコンバータ回路によると、コンバータの出力電圧を利用して、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に、またＰＦＭ方式からＰＷＭ方式に切換えるようになされているので、従来の構成のようにドロッパー抵抗を用いることによる電力損失を免れることができる。
【００５５】
そして、コンバータの駆動方式をＰＷＭ方式からＰＦＭ方式に切換える場合の誤差出力電圧の値と、ＰＦＭ方式からＰＷＭ方式に切換える場合の誤差出力電圧の値とが異なる値に設定されているので、両者の駆動方式が頻繁に切換わることによる問題点を除去することができる。
【図面の簡単な説明】
【図１】この発明にかかるＤＣ−ＤＣコンバータ回路の実施の形態を示したブロック図である。
【図２】図１に示すコンバータ回路においてなされる動作モードの切換タイミングを説明するタイミングチャートである。
【図３】ＰＷＭ駆動動作からＰＦＭ駆動動作に切換える場合の制御形態の一例を示したタイミングチャートである。
【図４】ＰＦＭ駆動動作からＰＷＭ駆動動作に切換える場合の制御形態の一例を示したタイミングチャートである。
【図５】従来のＤＣ−ＤＣコンバータ回路の一例を示したブロック図である。
【図６】ＤＣ−ＤＣコンバータ回路によってなされるＰＷＭ駆動動作およびＰＦＭ駆動動作を説明するタイミングチャートである。
【符号の説明】
１０負荷
１１分圧回路
１２出力電圧検出部
１３誤差増幅器
１４昇圧動作制御部
１５クロック生成部
１８ＰＷＭ／ＰＦＭ切換判定部
Ｄ1 ダイオード
Ｌ1 コイル
Ｑ1 スイッチング素子
Ｖin 電源入力端子
Ｖout 出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chopper type DC-DC converter circuit, and particularly configured to verify load information applied to the converter without using a dropper resistor, and to be able to switch the drive operation of the converter slowly. The present invention relates to a DC-DC converter circuit.
[0002]
[Prior art]
A chopper type DC-DC converter circuit functions to convert a DC input voltage into a different DC voltage as is well known, and is used as a drive power source for many DC drive circuits. The output voltage from the DC-DC converter circuit is preferably stable at a predetermined voltage value, and two methods are generally known as control methods for maintaining the output voltage within a predetermined range. ing. One of them is a PFM (pulse frequency modulation) system, and the other is a PWM system (pulse width modulation).
[0003]
The PFM system described above is a pure PFM system that continuously changes the drive signal applied to the switching element that controls the converter output voltage, and the timing (basic frequency) when generating the drive signal is constant, and the output of the converter There is known a pseudo PFM method that generates a drive signal to be applied to a switching element according to a voltage, or skips without generating a drive signal.
[0004]
Any of the PFM systems described above has an advantage that the circuit configuration can be simplified as compared with the PWM system, and particularly has a characteristic that can improve the efficiency of use of driving power in a light load state. Yes. However, this PFM method has a problem that it is difficult to remove ripples because the ripple voltage is large and the ripple frequency changes.
[0005]
On the other hand, in the PWM method, since the switching frequency is constant, the ripple voltage can be easily removed by a filter or the like. However, in the PWM method, since the switching frequency given to the switching element that controls the converter output voltage is constant and the switching element is always driven at a predetermined timing, the use efficiency of the driving power is deteriorated at light load. Has the disadvantage of
[0006]
In view of this, a chopper type DC-DC converter circuit has been proposed in which a PWM driving means is used when the output load is high, and a PFM driving means is used when the output load is low.
[0007]
[Problems to be solved by the invention]
By the way, in the DC-DC converter circuit that switches between the PWM method and the PFM method according to the output load, a configuration in which a dropper resistor is inserted in series with the output load is used in order to detect the state of the output load. It has been adopted. FIG. 5 is a block diagram showing an example thereof.
[0008]
That is, in FIG. 5, the symbol Vin indicates a power supply input terminal of the DC-DC converter, that is, a terminal to which a DC voltage supplied from the primary battery or the like is supplied. A dropper resistor R3 for detecting a load state is inserted into the input terminal Vin, and a coil L1 is connected via the dropper resistor R3.
[0009]
Further, a diode D1 is connected in series with the coil L1, and the cathode side of the diode D1 constitutes an output terminal Vout. A voltage holding capacitor C1 is connected between the output terminal Vout and a reference potential point (ground), and the output voltage of the converter held by the capacitor C1 is connected to the output terminal Vout. It is configured to be supplied to the load 10.
[0010]
A voltage dividing circuit 11 comprising resistors R1 and R2 for detecting the output voltage of the converter is connected between the output terminal Vout and the ground, and the divided voltage generated by the voltage dividing circuit 11 is as follows. The output voltage detection unit 12 is configured to be supplied to one input terminal (inverting input terminal) of the error amplifier 13. Further, the other input terminal (non-inverting input terminal) of the error amplifier 13 is supplied with a reference voltage Vref provided from a reference voltage source (not shown), whereby an error accompanying fluctuations in the converter output voltage from the error amplifier 13. An output voltage (hereinafter also referred to as an error signal) is generated.
[0011]
The error signal generated by the error amplifier 13 is supplied to the boosting operation control unit 14. The boosting operation control unit 14 is configured to supply a drive signal (hereinafter also referred to as a switching signal) to the gate terminal of the n-type MOS power FET Q1 as a switching element. The drain terminal of the FET Q1 is connected to the output terminal Vout side of the coil L1, and the source terminal is grounded. The step-up operation control unit 14 is configured to be supplied with a reference clock signal supplied from the reference clock generation unit 15, and based on the reference clock signal, the FET Q1 is PFM driven or PWM. Driving is performed, and based on this, the switching signal is supplied to the FET Q1.
[0012]
When the FET Q1 is turned on by the switching signal from the step-up operation control unit 14 described above, a current flows from the terminal Vin to the coil L1, and electromagnetic energy is accumulated in the coil L1. Thereafter, when the FET Q1 is turned off, an electromotive force is generated in the coil L1 due to the energy accumulated in the coil L1, and a current flows through the diode D1. This raises the voltage at the output terminal Vout. Therefore, in this embodiment, a step-up DC-DC converter is configured in which a voltage higher than that of the input terminal Vin is generated at the output terminal Vout.
[0013]
On the other hand, both end portions of the dropper resistor R3 are connected to input terminals of the DC amplifier 17 constituting the load current detection unit 16. Here, when the load 10 is light, the value of the current flowing through the dropper resistor R3 is small, and the voltage drop generated at both ends thereof is small. Therefore, the output of the DC amplifier 17 is relatively small. When the load 10 is heavy, the value of the current flowing through the dropper resistor R3 increases, and the voltage drop generated at both ends thereof increases proportionally. Therefore, the output of the DC amplifier 17 increases accordingly.
[0014]
Therefore, by supplying the output of the DC amplifier 17 to the PWM / PFM switching determination unit 18, the PWM / PFM switching determination unit 18 acts to switch the operation mode in the boosting operation control unit 14. That is, when the load is heavy, the step-up operation control unit 14 executes the PWM drive operation, and when the load is light, the step-up operation control unit 14 executes the PFM drive operation.
[0015]
Here, FIG. 6A shows a timing chart when the step-up operation control unit 14 executes the PWM drive operation. The clock signal shown as (a) is supplied from the clock generation unit 15 to the boosting operation control unit 14, and the boosting operation control unit 14 uses this clock signal to generate a fixed period shown as (c). The triangular wave signal is repeatedly generated. Then, the boosting operation control unit 14 compares the triangular wave signal with the error signal (b) supplied from the output voltage detection unit 12, and when the triangular wave signal level crosses the error signal. , (D), the aforementioned switching signal is generated. The switching signal is continued until the triangular wave signal turns back.
[0016]
Therefore, as shown in FIG. 6A, in the state where the level of the error signal gradually decreases, the duty value (du1, du2,...) Of the switching signal (d) becomes small, and the FET Q1 is turned on. Means less time. As a result, the electromagnetic energy stored in the coil L1 is reduced each time, and the electromotive force induced in the coil L1 when the FET Q1 is turned off is reduced. This acts to maintain the output voltage of the converter within a predetermined range.
[0017]
On the other hand, FIG. 6B shows a timing chart when the step-up operation control unit 14 executes the PFM drive operation. In the configuration shown in FIG. 6B, the timing (basic frequency) when driving the FET Q1 as the switching element is constant, and the switching signal is generated according to the output voltage of the converter or skipped without being generated. A pseudo PFM method is shown as an example.
[0018]
In this pseudo PFM method, the boosting operation control unit 14 receives the clock signal shown as (a) from the clock generation unit 15 described above, and based on this clock signal, a timing signal, that is, an equal interval shown as (e). PFM reference clocks are generated. The step-up operation control unit 14 has a PFM operation reference voltage shown as (f), and the error signal (b) with respect to the PFM operation reference voltage (f) at the rising timing of the PFM reference clock (e) described above. The value is compared.
[0019]
Here, when the level of the error signal (b) is higher than the PFM operation reference voltage (f), the switching signal (d) for driving the FET Q1 as the switching element is continuously output for a predetermined time. If the level of the error signal (b) is lower than the PFM operation reference voltage (f), the switching signal (d) is skipped without being output. When the level of the error signal (b) with respect to the PFM operation reference voltage (f) becomes high again, the switching signal (d) is continuously output for a predetermined time at the rise of the PFM reference clock (e).
[0020]
By such an intermittent action, the electromagnetic energy accumulated in the coil L1 is controlled, and the electromotive force induced in the coil L1 when the FET Q1 is turned off is adjusted. As a result, the output voltage of the converter is set within a predetermined range. To be maintained.
[0021]
According to the configuration described above, the current supplied to the load via the dropper resistor R3 is monitored, and the PFM operation or the PWM operation is selected based on this. Therefore, the power loss consumed in the resistor R3 and discarded as heat becomes very large. Therefore, particularly when this is used for a portable terminal or the like, it leads to power loss of the battery on the primary side, and promotes battery consumption.
[0022]
Further, according to the above-described configuration, when the load state is constant and the load level is close to switching from the PFM driving state to the PWM driving state and from the PWM driving state to the PFM driving state, the driving is frequently performed. The state is switched, for example, the output voltage becomes unstable, and as a result, a malfunction such as the above-described portable terminal or the like, or a problem such as a change in luminance of a display or the like provided for this occurs. .
[0023]
The present invention has been made paying attention to the problems in the above-described DC-DC converter that is controlled to be switched from the PFM driving state to the PWM driving state and from the PWM driving state to the PFM driving state according to the load. To provide a DC-DC converter circuit that can eliminate a steady power loss due to the use of a resistor and can ensure the stability of an output voltage or the like by slowly controlling the switching of an operation state. It is the purpose.
[0024]
[Means for Solving the Problems]
  The DC-DC converter circuit according to the present invention made to achieve the above object detects the output voltage of the converter, detects the output voltage of the converter, andThe error output voltage generated by the difference between the divided value of the output voltage and the reference voltage from the reference voltage source.Based on the above, the converter drive system is switched from the PWM system to the PFM system and from the PFM system to the PWM system.The error output voltage value when the converter driving method is switched from the PWM method to the PFM method and the error output voltage value when the converter driving method is switched from the PFM method to the PWM method are set to different values. A DC converter circuit, wherein, in the driving state according to the PFM method, when a predetermined number of drive signals to be supplied to a switching element for controlling the converter output voltage are continuously generated at a predetermined timing, the PFM method To drive operation by PWM methodIt has the feature in the point comprised in this way.
[0025]
  In this case, in a preferred embodiment, the reference signal for setting the PFM operation is compared with the error output voltage when the timing signal generated based on the reference clock signal is generated as the drive signal applied to the switching element. It is comprised so that it may be produced | generated by.
[0026]
  Preferably, a count control signal for controlling count start and count reset is generated based on a logical product of a drive signal applied to the switching element and a timing signal generated based on a reference clock signal, and the count control When the number of drive signals applied to the switching element reaches a predetermined number within the count continuation period by the signal, the drive signal is configured to verify that the predetermined number continues at a predetermined timing. The
[0027]
  In a preferred embodiment, when the duty value of the drive signal applied to the switching element that controls the converter output voltage is equal to or less than a predetermined value in the drive state by the PWM method, the PWM method is changed to the PFM method. It is configured to switch to driving operation.
[0028]
  In this case, the drive signal applied to the switching element is generated by comparing the triangular wave signal generated based on the reference clock signal and the error output voltage. Preferably, a logical product of a drive signal given to the switching element and a switching gate signal generated based on a reference clock signal is taken, and based on the result of the logical product, driving from the PWM method to the PFM method is performed. It is configured to switch to operation.
[0031]
In each of the above-described configurations, when the switching element is turned on by the drive signal, current is passed from the primary side DC power source to the coil to perform electromagnetic energy accumulation, and the switching element is turned off. It can be suitably employed in a DC-DC converter circuit configured to boost the output voltage by releasing energy stored in the coil.
[0032]
According to the DC-DC converter circuit described above, the load state of the converter is detected by using an error output voltage (error signal) corresponding to the converter output voltage. The value of the error signal when the converter driving method is switched from the PWM method to the PFM method and the value of the error signal when the converter method is switched from the PFM method to the PWM method are set to different values. When switching between, it works to have a so-called hysteresis characteristic.
[0033]
Therefore, for example, when the load state is constant and the load level is in the vicinity of switching from the PFM driving state to the PWM driving state and from the PWM driving state to the PFM driving state, there is a state where the driving method is frequently switched. It can be effectively prevented from occurring. Further, as described above, since the operation is performed by switching the driving method using the error signal, it is not necessary to insert a dropper resistor in series with the load as in the prior art, and the power consumed in this dropper resistor. Loss can be reduced.
[0034]
Furthermore, when used for a portable terminal device or the like that has a long standby time, the PFM driving state is maintained based on the low power driving, so that the power usage efficiency in the converter is utilized by taking advantage of the characteristics of the PFM driving. Can be further improved.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a preferred embodiment of a DC-DC converter circuit according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the DC-DC converter circuit. In FIG. 1, portions corresponding to the components shown in FIG. 5 already described are denoted by the same reference numerals, and therefore detailed description thereof will be omitted as appropriate.
[0036]
In the configuration shown in FIG. 1, the error signal obtained by the error amplifier 13 constituting the output voltage detection unit 12 is supplied to the PWM / PFM switching determination unit 18, and the switching determination unit 18 depends on the value of the error signal. The boosting operation control unit 14 operates to switch the operation mode. In this case, the PWM drive operation is executed according to the form of the timing chart shown in FIG. 6A described above, and the PFM drive operation is executed according to the form of the timing chart shown in FIG. 6B. Is done.
[0037]
FIG. 2 shows the mode of the switching operation in this case, and the switching level (h) from PWM to PFM operation and the switching from PFM to PWM operation with the PFM operation reference voltage (f) already described interposed therebetween. Level (g) is set. Here, when the load state becomes light, the divided voltage obtained by the voltage dividing circuit 11 slightly increases. Therefore, the level of the error signal obtained by the error amplifier 13 is lowered.
[0038]
In this case, when the level of the error signal (b) reaches the level “Le1” that is lower than the switching level (h) from the PWM to the PFM operation, the PWM operation is switched to the PFM operation. Thereby, the switching signal shown as (i) in FIG. 2 is switched to execute the PFM operation. In the PFM drive operation thus switched, the switching signal (d) is compared with the error signal (b) using the PFM operation reference voltage (f) as shown in FIG. 6B. Whether or not to generate is determined.
[0039]
On the other hand, when the load state becomes heavy during the PFM drive operation, the level of the error signal obtained by the error amplifier 13 increases. In this case, when the level of the error signal (b) reaches the level “Le2” which is higher than the switching level (g) from the PFM to the PWM operation, the PFM operation is switched to the PWM operation. The In the PWM drive operation switched in this way, the error signal (b) is used to compare the switching signal (d) with the triangular wave for PWM (c) as shown in FIG. 6 (A). A duty value is determined.
[0040]
As described above, when the load becomes lighter, the error signal level “Le1” for switching from the PWM operation to the PFM operation, and when the load becomes heavy, the error signal level for switching from the PFM operation to the PWM operation. A difference is given to “Le2”, and thus a hysteresis characteristic is given to the mutual switching level. Therefore, it is possible to prevent frequent switching from the PWM operation to the PFM operation and from the PFM operation to the PWM operation in the middle of the load state, and the output voltage can be stabilized.
[0041]
Next, FIG. 3 shows a specific control example when switching to the PFM operation during the PWM operation. That is, in FIG. 3, the reference clock shown as (a), the error signal shown as (b), the triangular wave for PWM shown as (c), and the switching signal shown as (d) are as described in FIG.
[0042]
In the control mode shown in FIG. 3, when the duty value of the switching signal (d) given to the FET Q1 for controlling the converter output voltage is equal to or less than a predetermined value in the drive state by the PWM method, the PWM method is used. The driving operation is switched to the PFM method.
[0043]
In order to realize the above-described control, the PWM / PFM switching gate signal (j) generated based on the reference clock signal (a) is used in this embodiment. That is, an operation of raising the switching gate signal (j) is performed at a timing corresponding to an almost intermediate level of the triangular wave (c) generated based on the reference clock signal (a).
[0044]
In FIG. 3, for the sake of convenience of explanation, the reference clock (a) is given a repetition number of (1) to (8), and the triangular wave (c) is generated from the rising edge of the reference clock (1). The level falls linearly in the range of the falling point of 8 ▼. The triangular wave (c) is returned to the maximum level from the falling point of the reference clock (8) to the rising point of the reference clock (1).
[0045]
On the other hand, the PWM / PFM switching gate signal (j) generates a signal for opening the gate from the falling point of the reference clock (5) to the rising point of the reference clock (1). Yes. When the switching signal (d) is treated as negative logic, and the negative logic of the switching signal (d) is used as the gate output of the switching gate signal (j), the switching signal given to the FET Q1 at t1 shown in FIG. It acts to determine that the duty value of (d) has become a predetermined value or less. Then, the PWM / PFM switching signal (i) is switched to the PFM operation at the rising timing of the next clock signal (6).
[0046]
That is, based on the result of the logical product (gate output) of the switching signal applied to the FET Q1 and the switching gate signal generated based on the reference clock signal, the PWM method is switched to the PFM driving operation. . In other words, the error signal level “Le1” at t1 in FIG. 3 corresponds to the error signal level “Le1” for switching from the PWM method described with reference to FIG. 2 to the PFM method.
[0047]
Next, FIG. 4 shows a specific control example when switching to the PWM operation during the PFM operation. In the control mode shown in FIG. 4, when the switching signal to be supplied to the FET Q1 for controlling the converter output voltage is continuously generated at a predetermined timing in the driving state by the PFM method, the PFM method is used. Is switched to the drive operation by the PWM method.
[0048]
That is, in FIG. 4, the reference clock shown as (a), the error signal shown as (b), the switching signal shown as (d), the PFM reference clock shown as (e), and the PFM operation reference voltage shown as (f) are: Each is as described in FIG. In FIG. 4, for the sake of convenience of explanation, the reference clock (a) is given the repetition numbers (1) to (3). In the form shown in FIG. 4, the reference clock (1) rises. Synchronously, the PFM reference clock (e) as a timing signal rises.
[0049]
In the control mode shown in FIG. 4, the count control signal shown as (k) is generated based on the logical product of the switching signal (d) given to the FET Q1 and the PFM reference clock (e). Has been made. Here, when a logical product is established at the rise time of both of the switching signal (d) and the PFM reference clock (e), a count start timing is generated, and the logical product is obtained at the rise time of both. If not established, a count reset timing is generated. The count control signal functions as a gate control signal for counting up the number of occurrences of the switching signal (d) given to the FET Q1.
[0050]
Therefore, when the switching signal (d) given to the FET Q1 continues, the counting operation is continued and the number of occurrences of the switching signal (d) is counted up. When it is determined that the number of generated switching signals (d) has reached a predetermined number, that is, “n” at time t2 in FIG. 4, the rise of the next incoming PFM reference clock (e) At the timing, the PWM / PFM switching signal (i) is switched to the PWM operation.
[0051]
That is, the level “Le2” of the error signal at t2 in FIG. 4 corresponds to the level “Le2” of the error signal for switching from the PFM method described with reference to FIG. 2 to the PWM method.
[0052]
In the embodiment described above, the step-up DC-DC converter is shown, but the above-described configuration can also be adopted for a step-down type or polarity inversion type DC-DC converter. In the embodiment described above, a MOSFET is used as a switching element. However, a switching element such as a bipolar transistor can also be used.
[0053]
In addition, in the above-described embodiment, the output from the coil is led to the output terminal via the diode. However, a switching element such as a transistor is used instead of the diode, and the on / off timing is determined by the switching element. A so-called synchronous rectification method may be used.
[0054]
【The invention's effect】
As is apparent from the above description, according to the DC-DC converter circuit of the present invention, the converter drive voltage is switched from the PWM method to the PFM method, and from the PFM method to the PWM method, using the output voltage of the converter. Therefore, the power loss due to the use of the dropper resistor as in the conventional configuration can be avoided.
[0055]
The value of the error output voltage when the converter driving method is switched from the PWM method to the PFM method and the value of the error output voltage when switching from the PFM method to the PWM method are set to different values. Problems caused by frequent switching of the driving method can be eliminated.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a DC-DC converter circuit according to the present invention.
2 is a timing chart illustrating operation mode switching timings performed in the converter circuit shown in FIG. 1; FIG.
FIG. 3 is a timing chart showing an example of a control form when switching from a PWM drive operation to a PFM drive operation.
FIG. 4 is a timing chart showing an example of a control form when switching from a PFM drive operation to a PWM drive operation.
FIG. 5 is a block diagram showing an example of a conventional DC-DC converter circuit.
FIG. 6 is a timing chart for explaining a PWM drive operation and a PFM drive operation performed by a DC-DC converter circuit.
[Explanation of symbols]
10 Load
11 Voltage divider circuit
12 Output voltage detector
13 Error amplifier
14 Boost operation controller
15 Clock generator
18 PWM / PFM switching judgment part
D1 diode
L1 coil
Q1 switching element
Vin power input terminal
Vout output terminal

Claims

The converter output voltage is detected, and based on the error output voltage generated by the difference between the divided value of the output voltage and the reference voltage from the reference voltage source , the converter drive system is changed from the PWM system to the PFM system. It is also configured to switch from the PFM method to the PWM method ,
The value of the error output voltage when the converter driving method is switched from the PWM method to the PFM method and the value of the error output voltage when the converter method is switched from the PFM method to the PWM method are set to different values. A converter circuit,
In the driving state by the PFM method, when a predetermined number of drive signals to be supplied to the switching element for controlling the converter output voltage are continuously generated at a predetermined timing, the driving operation is switched from the PFM method to the PWM method. A DC-DC converter circuit configured as described above.

The drive signal applied to the switching element is generated by comparing a reference voltage for setting a PFM operation with the error output voltage when a timing signal generated based on a reference clock signal is generated. The DC-DC converter circuit according to claim 1.

Based on the logical product of the drive signal given to the switching element and the timing signal generated based on the reference clock signal, a count control signal for controlling the count start and count reset is generated, and the count is continued by the count control signal The configuration according to claim 1, wherein when the number of drive signals applied to the switching element reaches a predetermined number within a period, it is verified that the predetermined number of drive signals are continuous at a predetermined timing. The DC-DC converter circuit of description.

In the drive state by the PWM method, when the duty value of the drive signal given to the switching element that controls the converter output voltage becomes a predetermined value or less, the PWM method is switched to the drive operation by the PFM method. The DC-DC converter circuit of any one of Claims 1 thru | or 3.

5. The DC-DC converter circuit according to claim 4, wherein the drive signal applied to the switching element is generated by comparing a triangular wave signal generated based on a reference clock signal and the error output voltage. 6.

A logical product of a drive signal applied to the switching element and a switching gate signal generated based on a reference clock signal is taken, and based on the result of the logical product, the PWM system is switched to a PFM system drive operation. The DC-DC converter circuit according to claim 4 configured as described above.

When the switching element is turned on by the drive signal, a current is passed from the primary side DC power source to the coil to perform an electromagnetic energy accumulation operation. When the switching element is turned off, the energy accumulated in the coil is reduced. The DC-DC converter circuit according to any one of claims 1 to 6, wherein the output voltage is boosted by discharging.