JP2003219637A - Dc-dc converter circuit - Google Patents
Dc-dc converter circuitInfo
- Publication number
- JP2003219637A JP2003219637A JP2002012804A JP2002012804A JP2003219637A JP 2003219637 A JP2003219637 A JP 2003219637A JP 2002012804 A JP2002012804 A JP 2002012804A JP 2002012804 A JP2002012804 A JP 2002012804A JP 2003219637 A JP2003219637 A JP 2003219637A
- Authority
- JP
- Japan
- Prior art keywords
- pfm
- converter
- output voltage
- pwm
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、チョッパー型の
ＤＣ−ＤＣコンバータ回路に関し、特にコンバータに加
わる負荷情報をドロッパー抵抗を用いずに検証するよう
に構成すると共に、コンバータの駆動動作を緩慢に切換
えることができるようになされたＤＣ−ＤＣコンバータ
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chopper type DC-DC converter circuit, and in particular, it is configured to verify load information applied to the converter without using a dropper resistance, and slowly switch the drive operation of the converter. The present invention relates to a DC-DC converter circuit that is made possible.
【０００２】[0002]
【従来の技術】チョッパー型のＤＣ−ＤＣコンバータ回
路は、周知のように直流入力電圧を異なる直流電圧に変
換するように機能し、多くの直流駆動回路の駆動電源と
して用いられている。このＤＣ−ＤＣコンバータ回路に
よる出力電圧は、あらかじめ定められた所定の電圧値に
安定していることが望ましく、その出力電圧を所定の範
囲に保つための制御方法として、一般に２つの方法が知
られている。その１つはＰＦＭ（pulse frequency modu
lation＝周波数変調）方式であり、他の１つはＰＷＭ方
式（pulse width modulation＝パルス幅変調）である。2. Description of the Related Art As is well known, a chopper type DC-DC converter circuit functions to convert a DC input voltage into a different DC voltage, and is used as a drive power source for many DC drive circuits. The output voltage from the DC-DC converter circuit is preferably stable at a predetermined voltage value determined in advance, and generally two methods are known as control methods for keeping the output voltage within a predetermined range. ing. One of them is PFM (pulse frequency modu).
lation = frequency modulation), and the other one is PWM (pulse width modulation).
【０００３】前記したＰＦＭ方式には、コンバータ出力
電圧を制御するスイッチング素子に与える駆動信号を連
続的に変化させる純粋なＰＦＭ方式と、駆動信号を生成
する場合のタイミング（基本周波数）は一定で、コンバ
ータの出力電圧に応じてスイッチング素子に与える駆動
信号を生成するか、駆動信号を生成せずにスキップさせ
る疑似的なＰＦＭ方式が知られている。In the PFM method described above, a pure PFM method in which a drive signal applied to a switching element for controlling a converter output voltage is continuously changed, and a timing (fundamental frequency) in generating the drive signal is constant. There is known a pseudo PFM method in which a drive signal to be given to a switching element is generated according to an output voltage of a converter or a drive signal is skipped without being generated.
【０００４】前記したいずれのＰＦＭ方式であっても、
ＰＷＭ方式に比較すると回路構成を簡素化できるメリッ
トがあり、特に軽負荷の状態においては、駆動電力の利
用効率を向上させることができる特質を有している。し
かしながら、このＰＦＭ方式においてはリプル電圧が大
きく、リプル周波数が変化するために、リプルを除去し
難い問題点がある。In any of the above PFM systems,
Compared with the PWM method, there is a merit that the circuit configuration can be simplified, and particularly in a light load state, there is a characteristic that the utilization efficiency of drive power can be improved. However, in this PFM method, since the ripple voltage is large and the ripple frequency changes, it is difficult to remove the ripple.
【０００５】一方、ＰＷＭ方式においては、スイッチン
グ周波数が一定のため、リプル電圧を容易にフィルター
等により除去することができる。しかしながら、ＰＷＭ
方式においては、コンバータ出力電圧を制御する前記ス
イッチング素子に与えるスイッチング周波数が一定で、
定められたタイミングにおいて常にスイッチング素子を
駆動するために、軽負荷時においては駆動電力の利用効
率が悪化するという欠点を有している。On the other hand, in the PWM method, since the switching frequency is constant, the ripple voltage can be easily removed by a filter or the like. However, PWM
In the method, the switching frequency applied to the switching element that controls the converter output voltage is constant,
Since the switching element is always driven at a predetermined timing, there is a drawback that the utilization efficiency of drive power is deteriorated at a light load.
【０００６】そこで、出力負荷が大きい状態ではＰＷＭ
方式による駆動手段を利用し、出力負荷が小さい状態で
はＰＦＭ方式による駆動手段を利用するようにしたチョ
ッパー型のＤＣ−ＤＣコンバータ回路がすでに提案され
ている。Therefore, when the output load is large, the PWM
A chopper-type DC-DC converter circuit has been already proposed, which uses a driving means based on the PFM method and uses the driving means based on the PFM method when the output load is small.
【０００７】[0007]
【発明が解決しようとする課題】ところで、前記したＰ
ＷＭ方式およびＰＦＭ方式を、出力負荷に応じて切換え
て駆動するＤＣ−ＤＣコンバータ回路においては、出力
負荷の状態を検出するために、出力負荷と直列にドロッ
パー抵抗を挿入した構成が採用されている。図５は、そ
の一例をブロック図によって示したものである。By the way, the above-mentioned P
In a DC-DC converter circuit that switches and drives the WM system and the PFM system according to the output load, a configuration in which a dropper resistor is inserted in series with the output load is adopted to detect the state of the output load. . FIG. 5 is a block diagram showing an example thereof.
【０００８】すなわち、図５において符号ＶinはＤＣ−
ＤＣコンバータの電源入力端子、すなわち１次側のバッ
テリー等よりもたらされるＤＣ電圧が供給される端子を
示している。この入力端子Ｖinには、負荷状態を検出す
るためのドロッパー抵抗Ｒ3が挿入され、このドロッパ
ー抵抗Ｒ3 を介してコイルＬ1 が接続されている。That is, in FIG. 5, the symbol Vin is DC-
The power supply input terminal of the DC converter, that is, the terminal to which the DC voltage supplied from the primary battery or the like is supplied is shown. A dropper resistor R3 for detecting a load state is inserted into the input terminal Vin, and a coil L1 is connected via the dropper resistor R3.
【０００９】さらに、前記コイルＬ1 と直列にダイオー
ドＤ1 が接続されて、ダイオードＤ1 のカソード側が出
力端子Ｖout を構成している。そして、前記出力端子Ｖ
outと基準電位点（アース）との間には、電圧保持用の
コンデンサＣ1 が接続されており、このコンデンサＣ1
によって保持されたコンバータの出力電圧が、出力端子
Ｖout に接続された負荷１０に供給されるように構成さ
れている。Further, a diode D1 is connected in series with the coil L1, and the cathode side of the diode D1 constitutes an output terminal Vout. Then, the output terminal V
A voltage holding capacitor C1 is connected between out and the reference potential point (earth).
The output voltage of the converter held by is supplied to the load 10 connected to the output terminal Vout.
【００１０】前記出力端子Ｖout とアースとの間には、
コンバータの出力電圧を検出するための抵抗Ｒ1 および
Ｒ2 からなる分圧回路１１が接続されており、この分圧
回路１１により生成される分圧電圧は、出力電圧検出部
１２を構成する誤差増幅器１３の一方の入力端子（反転
入力端子）に供給されるように構成されている。また、
誤差増幅器１３の他方の入力端子（非反転入力端子）に
は、図示せぬ基準電圧源からもたらされる基準電圧Ｖre
f が供給され、これにより、誤差増幅器１３よりコンバ
ータ出力電圧の変動に伴う誤差出力電圧（以下、これを
エラー信号ともいう）が生成される。Between the output terminal Vout and the ground,
A voltage dividing circuit 11 composed of resistors R1 and R2 for detecting the output voltage of the converter is connected, and the voltage dividing voltage generated by this voltage dividing circuit 11 is an error amplifier 13 which constitutes an output voltage detecting section 12. It is configured to be supplied to one of the input terminals (inverting input terminal). Also,
The other input terminal (non-inverting input terminal) of the error amplifier 13 has a reference voltage Vre supplied from a reference voltage source (not shown).
f is supplied, which causes the error amplifier 13 to generate an error output voltage (hereinafter, also referred to as an error signal) that accompanies fluctuations in the converter output voltage.
【００１１】前記誤差増幅器１３により生成されたエラ
ー信号は、昇圧動作制御部１４に供給される。そして昇
圧動作制御部１４より、スイッチング素子としてのｎ型
ＭＯＳパワーＦＥＴＱ1 のゲート端子に駆動信号（以
下、これをスイッチング信号ともいう）が供給されるよ
うに構成されている。また、ＦＥＴＱ1 のドレイン端子
は前記したコイルＬ1 の出力端子Ｖout 側に接続され、
さらに、そのソース端子はアース接続されている。ま
た、前記した昇圧動作制御部１４には、基準クロック生
成部１５からもたらされる基準クロック信号が供給され
るように構成されており、この基準クロック信号に基づ
いて、前記ＦＥＴＱ1 はＰＦＭ駆動、またはＰＷＭ駆動
がなされ、これに基づいてＦＥＴＱ1 に前記したスイッ
チング信号が供給されるように構成されている。The error signal generated by the error amplifier 13 is supplied to the boosting operation control section 14. A drive signal (hereinafter, also referred to as a switching signal) is supplied from the boosting operation control unit 14 to the gate terminal of the n-type MOS power FET Q1 as a switching element. The drain terminal of the FET Q1 is connected to the output terminal Vout side of the coil L1 described above,
Furthermore, its source terminal is grounded. Further, the boosting operation control section 14 is configured to be supplied with a reference clock signal provided from a reference clock generation section 15, and based on this reference clock signal, the FET Q1 is driven by PFM or PWM. The FET Q1 is driven and the switching signal is supplied to the FET Q1 based on the driving.
【００１２】前記した昇圧動作制御部１４からのスイッ
チング信号により、ＦＥＴＱ1 がオンされると、前記コ
イルＬ1 に端子Ｖinより電流が流れて、コイルＬ1 に電
磁エネルギーが蓄積される。その後、ＦＥＴＱ1 がオフ
されると、コイルＬ1 に蓄積されたエネルギーにより、
コイルＬ1 に起電力が発生し、前記ダイオードＤ1 を介
して電流が流れる。これにより出力端子Ｖout の電圧を
上昇させる。したがって、この形態においては、出力端
子Ｖout には入力端子Ｖinよりも高い電圧が発生する昇
圧型ＤＣ−ＤＣコンバータを構成している。When the FET Q1 is turned on by the switching signal from the step-up operation control section 14, a current flows from the terminal Vin to the coil L1 and electromagnetic energy is accumulated in the coil L1. After that, when the FET Q1 is turned off, the energy stored in the coil L1 causes
An electromotive force is generated in the coil L1 and a current flows through the diode D1. This raises the voltage of the output terminal Vout. Therefore, in this embodiment, a step-up DC-DC converter is configured in which a voltage higher than that at the input terminal Vin is generated at the output terminal Vout.
【００１３】一方、前記したドロッパー抵抗Ｒ3 の両端
部は、負荷電流検出部１６を構成する直流増幅器１７の
各入力端子に接続されている。ここで、前記した負荷１
０が軽負荷の場合においては、ドロッパー抵抗Ｒ3 に流
れる電流値は小さく、その両端に生ずる電圧降下は小さ
い。それ故、直流増幅器１７の出力は比較的小さいもの
となる。また負荷１０が重い場合には、ドロッパー抵抗
Ｒ3 に流れる電流値は大きくなり、その両端に生ずる電
圧降下はそれに比例して大きくなる。それ故、直流増幅
器１７の出力はそれに応じて増大する。On the other hand, both ends of the above-mentioned dropper resistor R3 are connected to the respective input terminals of the DC amplifier 17 which constitutes the load current detector 16. Here, the load 1 described above
When 0 is a light load, the current value flowing through the dropper resistor R3 is small, and the voltage drop across both ends is small. Therefore, the output of the DC amplifier 17 is relatively small. Further, when the load 10 is heavy, the value of the current flowing through the dropper resistor R3 becomes large, and the voltage drop across the load R3 becomes proportionally large. Therefore, the output of the DC amplifier 17 increases accordingly.
【００１４】そこで、直流増幅器１７の出力をＰＷＭ／
ＰＦＭ切換判定部１８に供給することで、ＰＷＭ／ＰＦ
Ｍ切換判定部１８は昇圧動作制御部１４における動作モ
ードを切換えるように作用する。すなわち、負荷が重い
場合には昇圧動作制御部１４はＰＷＭ駆動動作を実行
し、軽負荷の場合には昇圧動作制御部１４はＰＦＭ駆動
動作を実行するようになされる。Therefore, the output of the DC amplifier 17 is PWM /
By supplying the PFM switching determination unit 18, the PWM / PF
The M switching determination unit 18 acts to switch the operation mode in the boost operation control unit 14. That is, when the load is heavy, the boost operation control unit 14 performs the PWM drive operation, and when the load is light, the boost operation control unit 14 performs the PFM drive operation.
【００１５】ここで、図６（Ａ）は昇圧動作制御部１４
が、ＰＷＭ駆動動作を実行した場合のタイミングチャー
トを示すものである。前記したクロック生成部１５から
は、（ａ）として示すクロック信号が昇圧動作制御部１
４に供給されており、昇圧動作制御部１４は、このクロ
ック信号を利用して、（ｃ）として示す一定周期の三角
波の信号を繰り返し生成する。そして、昇圧動作制御部
１４においては、前記三角波の信号と出力電圧検出部１
２から供給されるエラー信号（ｂ）との比較を行い、エ
ラー信号に対して前記三角波の信号レベルがクロスした
時点で、（ｄ）として示すように前記したスイッチング
信号を発生させる。なお、前記スイッチング信号は、前
記三角波の信号が折り返す時点まで継続される。Here, FIG. 6A shows a step-up operation control section 14
6 shows a timing chart when the PWM drive operation is executed. From the clock generator 15 described above, the clock signal shown in FIG.
4, the boosting operation control unit 14 repeatedly uses the clock signal to repeatedly generate a triangular wave signal having a constant period shown as (c). Then, in the boosting operation control unit 14, the triangular wave signal and the output voltage detection unit 1
The error signal (b) supplied from 2 is compared, and when the signal level of the triangular wave crosses the error signal, the switching signal is generated as shown in (d). The switching signal continues until the triangular wave signal turns back.
【００１６】したがって、図６（Ａ）に示すようにエラ
ー信号のレベルが除々に低下する状態においては、スイ
ッチング信号（ｄ）のデューティ値（ｄｕ１，ｄｕ２，
……）が小さくなり、ＦＥＴＱ1 をオン状態にする期間
が少なくなることを意味する。これにより、前記コイル
Ｌ1 にその都度蓄積させる電磁エネルギーを低下させる
ようになされ、ＦＥＴＱ1 がターンオフした場合におけ
るコイルＬ1 に誘起する起電力を低下させるようになさ
れる。これにより、コンバータの出力電圧を所定の範囲
に維持させるように作用する。Therefore, as shown in FIG. 6A, when the level of the error signal gradually decreases, the duty values (du1, du2, d2) of the switching signal (d) are generated.
......) becomes smaller, which means that the period for turning on the FET Q1 becomes shorter. As a result, the electromagnetic energy accumulated in the coil L1 each time is reduced, and the electromotive force induced in the coil L1 when the FET Q1 is turned off is reduced. This acts to maintain the output voltage of the converter within a predetermined range.
【００１７】一方、図６（Ｂ）は昇圧動作制御部１４
が、ＰＦＭ駆動動作を実行した場合のタイミングチャー
トを示すものである。なお、図６（Ｂ）に示す形態は、
スイッチング素子としてのＦＥＴＱ1 を駆動する場合の
タイミング（基本周波数）は一定で、コンバータの出力
電圧に応じてスイッチング信号を生成するか、生成せず
にスキップさせる疑似的なＰＦＭ方式を例にしている。On the other hand, FIG. 6B shows the step-up operation control unit 14
6 is a timing chart when the PFM drive operation is executed. The form shown in FIG. 6B is
The timing (fundamental frequency) when driving the FET Q1 as a switching element is constant, and a pseudo PFM method is used in which a switching signal is generated according to the output voltage of the converter or skipped without being generated.
【００１８】この疑似ＰＦＭ方式においては、昇圧動作
制御部１４は前記したクロック生成部１５より、（ａ）
として示すクロック信号を受けて、このクロック信号に
基づいてタイミング信号、すなわち、（ｅ）として示す
等間隔のＰＦＭ基準クロックを生成する。また、昇圧動
作制御部１４においては、（ｆ）として示すＰＦＭ動作
基準電圧をもっており、前記したＰＦＭ基準クロック
（ｅ）の立上がりのタイミングにおいて、ＰＦＭ動作基
準電圧（ｆ）に対するエラー信号（ｂ）の値とが比較さ
れる。In this pseudo PFM system, the boosting operation control unit 14 uses the clock generation unit 15 (a).
And a timing signal, that is, PFM reference clocks at regular intervals shown as (e) are generated based on this clock signal. Further, the boost operation control section 14 has a PFM operation reference voltage shown as (f), and at the rising timing of the PFM reference clock (e), the error signal (b) for the PFM operation reference voltage (f) is output. The value is compared.
【００１９】ここで、ＰＦＭ動作基準電圧（ｆ）に対し
てエラー信号（ｂ）のレベルが高い場合には、スイッチ
ング素子としてのＦＥＴＱ1 を駆動するスイチング信号
（ｄ）を所定時間継続して出力する。また、ＰＦＭ動作
基準電圧（ｆ）に対してエラー信号（ｂ）のレベルが低
い場合には、前記スイチング信号（ｄ）を出力せずにス
キップする。そして、再びＰＦＭ動作基準電圧（ｆ）に
対するエラー信号（ｂ）のレベルが高くなった場合に
は、ＰＦＭ基準クロック（ｅ）の立上がりにおいて、ス
イチング信号（ｄ）を所定時間継続して出力する。When the level of the error signal (b) is higher than the PFM operation reference voltage (f), the switching signal (d) for driving the FET Q1 as a switching element is continuously output for a predetermined time. . When the level of the error signal (b) is low with respect to the PFM operation reference voltage (f), the switching signal (d) is not output and skipped. Then, when the level of the error signal (b) with respect to the PFM operation reference voltage (f) becomes high again, the switching signal (d) is continuously output for a predetermined time at the rise of the PFM reference clock (e).
【００２０】このような間欠的な作用により、前記コイ
ルＬ１に蓄積させる電磁エネルギーを制御し、ＦＥＴＱ
1 がターンオフした場合におけるコイルＬ1 に誘起する
起電力を調整することで、結果としてコンバータの出力
電圧を所定の範囲に維持させるようになされる。By such an intermittent action, the electromagnetic energy accumulated in the coil L1 is controlled, and the FET Q
By adjusting the electromotive force induced in the coil L1 when 1 is turned off, the output voltage of the converter is maintained within a predetermined range as a result.
【００２１】前記した構成によると、前記ドロッパー抵
抗Ｒ3 を介して負荷に供給される電流を監視し、これに
基づいてＰＦＭ動作またはＰＷＭ動作を選択するように
なされている。したがって、前記抵抗Ｒ3 において消費
され、熱として廃棄される電力損失は非常に大きなもの
となる。したがって、これを特に携帯用端末器等に利用
する場合においては、一次側のバッテリーの電力損失に
つながり、バッテリーの消耗を助長することになる。According to the above-mentioned configuration, the current supplied to the load via the dropper resistor R3 is monitored, and the PFM operation or the PWM operation is selected based on this. Therefore, the power loss consumed in the resistor R3 and wasted as heat is very large. Therefore, when this is used particularly in a portable terminal device or the like, it leads to power loss of the battery on the primary side and promotes consumption of the battery.
【００２２】また、前記した構成によると、負荷の状態
が一定していて、ＰＦＭ駆動状態からＰＷＭ駆動状態
に、またＰＷＭ駆動状態からＰＦＭ駆動状態に切換わる
付近の負荷レベルである場合においては、頻繁に駆動状
態が切換えられることになり、例えば出力電圧が不安定
となり、結果として前記したような携帯用端末器等の誤
動作、またはこれに備えられたディスプレイ等の輝度変
化をもたらす等の問題点も発生する。Further, according to the above configuration, in the case where the load state is constant and the load level is in the vicinity of switching from the PFM drive state to the PWM drive state and from the PWM drive state to the PFM drive state, Since the driving state is frequently changed, for example, the output voltage becomes unstable, and as a result, the malfunction of the portable terminal device as described above or the change in the brightness of the display provided therein is caused. Also occurs.
【００２３】この発明は、負荷に応じてＰＦＭ駆動状態
からＰＷＭ駆動状態に、またＰＷＭ駆動状態からＰＦＭ
駆動状態に切換え制御される前記したＤＣ−ＤＣコンバ
ータにおける問題点に着目してなされたものであり、ド
ロッパー抵抗を用いることによる定常的な電力損失を無
くすことができ、動作状態の切換えを緩慢に制御するこ
とで、出力電圧等の安定性を確保することができるＤＣ
−ＤＣコンバータ回路を提供することを目的とするもの
である。According to the present invention, the PFM drive state is changed to the PWM drive state and the PWM drive state is changed to the PFM according to the load.
The present invention has been made paying attention to the problems in the above-mentioned DC-DC converter which is controlled to be switched to the driving state, and it is possible to eliminate the steady power loss due to the use of the dropper resistor, and to slowly switch the operating state. DC that can ensure stability of output voltage by controlling
-The object is to provide a DC converter circuit.
【００２４】[0024]
【課題を解決するための手段】前記した目的を達成する
ためになされたこの発明にかかるＤＣ−ＤＣコンバータ
回路は、コンバータの出力電圧を検出し、当該出力電圧
の情報に基づいて、コンバータの駆動方式をＰＷＭ方式
からＰＦＭ方式に、またＰＦＭ方式からＰＷＭ方式に切
換えるように構成したＤＣ−ＤＣコンバータ回路であっ
て、前記コンバータの出力電圧の情報として、コンバー
タの出力電圧の分圧値と、基準電圧源からの基準電圧と
の差分により生成される誤差出力電圧を利用するように
構成した点に特徴を有する。SUMMARY OF THE INVENTION A DC-DC converter circuit according to the present invention made to achieve the above object detects an output voltage of a converter and drives the converter based on the information of the output voltage. A DC-DC converter circuit configured to switch a system from a PWM system to a PFM system and from a PFM system to a PWM system, wherein the output voltage information of the converter includes a divided voltage value of the converter and a reference value. It is characterized in that the error output voltage generated by the difference from the reference voltage from the voltage source is used.
【００２５】また、コンバータの駆動方式をＰＷＭ方式
からＰＦＭ方式に切換える場合の前記誤差出力電圧の値
と、ＰＦＭ方式からＰＷＭ方式に切換える場合の前記誤
差出力電圧の値とが異なる値に設定されていることが望
ましい。Further, the value of the error output voltage when the converter drive system is switched from the PWM system to the PFM system and the value of the error output voltage when the PFM system is switched to the PWM system are set to different values. Is desirable.
【００２６】そして、好ましい実施の形態においては、
前記ＰＷＭ方式による駆動状態において、コンバータ出
力電圧を制御するスイッチング素子に与える駆動信号の
デューティ値が所定の値以下となった場合に、前記ＰＷ
Ｍ方式からＰＦＭ方式による駆動動作に切換えるように
構成される。And in a preferred embodiment,
When the duty value of the drive signal given to the switching element for controlling the converter output voltage becomes equal to or less than a predetermined value in the PWM driving state, the PW
It is configured to switch the driving operation from the M method to the PFM method.
【００２７】この場合、前記スイッチング素子に与える
駆動信号が、基準クロック信号に基づいて生成される三
角波信号と、前記誤差出力電圧との比較により生成され
るように構成される。また、好ましくは前記スイッチン
グ素子に与える駆動信号と、基準クロック信号に基づい
て生成される切換えゲート信号との論理積がとられ、前
記論理積の結果に基づいて、前記ＰＷＭ方式からＰＦＭ
方式による駆動動作に切換えるように構成される。In this case, the drive signal applied to the switching element is generated by comparing the triangular wave signal generated based on the reference clock signal with the error output voltage. Further, preferably, a logical product of a drive signal given to the switching element and a switching gate signal generated on the basis of a reference clock signal is calculated, and the PFM to PFM based on the result of the logical product.
It is configured to switch to the driving operation according to the method.
【００２８】また、好ましい実施の形態においては、前
記ＰＦＭ方式による駆動状態において、コンバータ出力
電圧を制御するスイッチング素子に与える駆動信号が、
あらかじめ定められたタイミングにおいて所定数連続し
て生成される場合に、前記ＰＦＭ方式からＰＷＭ方式に
よる駆動動作に切換えるように構成される。Further, in a preferred embodiment, in the driving state by the PFM method, the driving signal given to the switching element for controlling the converter output voltage is
It is configured to switch from the PFM method to the driving operation by the PWM method when a predetermined number is continuously generated at a predetermined timing.
【００２９】この場合、好ましい形態においては前記ス
イッチング素子に与える駆動信号が、基準クロック信号
に基づいて生成されるタイミング信号の発生時におい
て、ＰＦＭ動作を設定する基準電圧と、前記誤差出力電
圧とを比較することにより生成されるように構成され
る。In this case, in a preferred form, the drive signal applied to the switching element is the reference voltage for setting the PFM operation and the error output voltage when the timing signal generated based on the reference clock signal is generated. It is configured to be generated by comparing.
【００３０】また、好ましくは前記スイッチング素子に
与える駆動信号と、基準クロック信号に基づいて生成さ
れるタイミング信号との論理積に基づいて、カウント開
始およびカウントリセットを制御するカウント制御信号
を生成し、前記カウント制御信号によるカウント継続期
間内に、前記スイッチング素子に与える駆動信号の数が
所定数に達した場合に、前記駆動信号があらかじめ定め
られたタイミングにおいて所定数連続していることを検
証するように構成される。Preferably, a count control signal for controlling count start and count reset is generated based on a logical product of a drive signal applied to the switching element and a timing signal generated based on a reference clock signal, When the number of drive signals to be given to the switching element reaches a predetermined number within the count continuation period by the count control signal, it is verified that the drive signals are continuous for a predetermined number at a predetermined timing. Is composed of.
【００３１】そして、前記した各構成は、前記駆動信号
によりなされるスイッチング素子のオン動作により、１
次側の直流電源よりコイルに電流を流して電磁エネルギ
ーの蓄積動作を実行し、前記スイッチング素子のオフ動
作により、コイルに蓄積されたエネルギーを放出させる
ことで、出力電圧を昇圧させるように構成したＤＣ−Ｄ
Ｃコンバータ回路に好適に採用することができる。Then, each of the above-mentioned constitutions becomes 1 by the ON operation of the switching element performed by the drive signal.
A current is supplied from a DC power supply on the secondary side to the coil to perform an electromagnetic energy storage operation, and the switching element is turned off to release the energy stored in the coil to boost the output voltage. DC-D
It can be suitably used for a C converter circuit.
【００３２】前記したＤＣ−ＤＣコンバータ回路による
と、コンバータ出力電圧に対応した誤差出力電圧（エラ
ー信号）を利用することで、コンバータの負荷状態を検
出するようになされる。そして、コンバータの駆動方式
をＰＷＭ方式からＰＦＭ方式に切換える場合の前記エラ
ー信号の値と、ＰＦＭ方式からＰＷＭ方式に切換える場
合の前記エラー信号の値とが異なる値に設定されている
ので、駆動方式が切換わる際にいわゆるヒステリシス特
性を持つように作用する。According to the above DC-DC converter circuit, the load state of the converter is detected by using the error output voltage (error signal) corresponding to the converter output voltage. Further, since the value of the error signal when the PWM drive method is switched to the PFM method and the value of the error signal when the PFM method is switched to the PWM method are set to different values, When switching, it acts so as to have a so-called hysteresis characteristic.
【００３３】したがって、例えば負荷の状態が一定して
いて、ＰＦＭ駆動状態からＰＷＭ駆動状態に、またＰＷ
Ｍ駆動状態からＰＦＭ駆動状態に切換わる付近の負荷レ
ベルである場合において、駆動方式が頻繁に切換えられ
る状態が発生するのを効果的に阻止することができる。
また、前記したようにエラー信号を利用して駆動方式を
切換えるように動作するものであるため、従来のように
負荷と直列にドロッパー抵抗を挿入する必要はなく、こ
のドロッパー抵抗において消費される電力損失を低減さ
せることができる。Therefore, for example, when the load state is constant, the PFM drive state is changed to the PWM drive state, and the PW drive state is changed.
When the load level is in the vicinity of switching from the M drive state to the PFM drive state, it is possible to effectively prevent the state in which the drive system is frequently switched from occurring.
Further, as described above, since the operation is performed so as to switch the driving method by using the error signal, it is not necessary to insert the dropper resistor in series with the load as in the conventional case, and the power consumed by this dropper resistor is not required. The loss can be reduced.
【００３４】さらに、待ち受けが長時間にわたるような
例えば携帯用の端末機器等に利用した場合においては、
低電力駆動に基づいてＰＦＭ駆動状態が維持されるの
で、ＰＦＭ駆動の特質を生かし、コンバータにおける電
力利用効率をより向上させることができる。Furthermore, in the case where the device is used for a long time, for example, in a portable terminal device, etc.,
Since the PFM driving state is maintained based on the low power driving, the characteristics of PFM driving can be utilized and the power utilization efficiency in the converter can be further improved.
【００３５】[0035]
【発明の実施の形態】以下、この発明にかかるＤＣ−Ｄ
Ｃコンバータ回路について、好ましい実施の形態を図に
基づいて説明する。図１はそのＤＣ−ＤＣコンバータ回
路の構成をブロック図によって示したものである。なお
図１においては、すでに説明した図５に示す各構成要素
に対応する部分は同一符号で示しており、したがって、
その詳細な説明は適宜省略する。DETAILED DESCRIPTION OF THE INVENTION DC-D according to the present invention
A preferred embodiment of the C converter circuit will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the DC-DC converter circuit. Note that, in FIG. 1, parts corresponding to the respective constituent elements shown in FIG.
Detailed description thereof will be appropriately omitted.
【００３６】この図１に示す構成においては、出力電圧
検出部１２を構成する誤差増幅器１３によって得られる
エラー信号は、ＰＷＭ／ＰＦＭ切換判定部１８に供給さ
れ、エラー信号の値に応じて切換判定部１８は、昇圧動
作制御部１４における動作モードを切換えるように作用
する。この場合、ＰＷＭ駆動動作は、すでに説明した図
６（Ａ）に示したタイミングチャートの形態にしたがっ
て実行され、また、ＰＦＭ駆動動作は、図６（Ｂ）に示
したタイミングチャートの形態にしたがって実行され
る。In the configuration shown in FIG. 1, the error signal obtained by the error amplifier 13 that constitutes the output voltage detection unit 12 is supplied to the PWM / PFM switching determination unit 18, and the switching determination is performed according to the value of the error signal. The section 18 acts to switch the operation mode in the boost operation control section 14. In this case, the PWM drive operation is executed according to the form of the timing chart shown in FIG. 6A already described, and the PFM drive operation is executed according to the form of the timing chart shown in FIG. 6B. To be done.
【００３７】図２はこの場合の切換動作の態様を示すも
のであり、すでに説明したＰＦＭ動作基準電圧（ｆ）を
挟んで、ＰＷＭからＰＦＭ動作への切換レベル（ｈ）、
およびＰＦＭからＰＷＭ動作への切換レベル（ｇ）が設
定されている。ここで、負荷状態が軽くなった場合に
は、前記した分圧回路１１によって得られる分圧電圧は
若干上昇する。したがって、誤差増幅器１３によって得
られるエラー信号のレベルは低下する。FIG. 2 shows a mode of the switching operation in this case. The switching level (h) from PWM to PFM operation is sandwiched by the PFM operation reference voltage (f) which has already been described.
And the switching level (g) from PFM to PWM operation is set. Here, when the load condition becomes light, the divided voltage obtained by the voltage dividing circuit 11 rises slightly. Therefore, the level of the error signal obtained by the error amplifier 13 decreases.
【００３８】この場合、前記エラー信号（ｂ）のレベル
が、ＰＷＭからＰＦＭ動作への切換レベル（ｈ）よりも
低下するレベル“Ｌe1”に達した時に、ＰＷＭ動作から
ＰＦＭ動作に切換えられるようになされる。これによ
り、図２に（ｉ）として示す切換信号はＰＦＭ動作を実
行させるように切換えられる。このようにして切換えら
れたＰＦＭ駆動動作においては、ＰＦＭ動作基準電圧
（ｆ）を利用して、図６（Ｂ）に示したようにエラー信
号（ｂ）との比較によって、スイッチング信号（ｄ）を
生成するか否かが決定される。In this case, the PWM operation is switched to the PFM operation when the level of the error signal (b) reaches the level "Le1" which is lower than the switching level (h) from the PWM to the PFM operation. Done. As a result, the switching signal shown as (i) in FIG. 2 is switched so as to execute the PFM operation. In the PFM drive operation switched in this way, the switching signal (d) is compared with the error signal (b) as shown in FIG. 6B by using the PFM operation reference voltage (f). Is determined.
【００３９】一方、ＰＦＭ駆動動作中に負荷状態が重く
なった場合には、誤差増幅器１３によって得られるエラ
ー信号のレベルは上昇する。この場合においては、前記
エラー信号（ｂ）のレベルが、ＰＦＭからＰＷＭ動作へ
の切換レベル（ｇ）よりも上昇するレベル“Ｌe2”に達
した時に、ＰＦＭ動作からＰＷＭ動作に切換えられるよ
うになされる。このようにして切換えられたＰＷＭ駆動
動作においては、エラー信号（ｂ）を利用して、図６
（Ａ）に示したようにＰＷＭ用三角波（ｃ）との比較に
より、スイッチング信号（ｄ）のデューティ値が決定さ
れる。On the other hand, when the load condition becomes heavy during the PFM driving operation, the level of the error signal obtained by the error amplifier 13 rises. In this case, the PFM operation is switched to the PWM operation when the level of the error signal (b) reaches the level "Le2" which is higher than the switching level (g) from the PFM to the PWM operation. It In the PWM drive operation switched in this way, the error signal (b) is used to
As shown in (A), the duty value of the switching signal (d) is determined by comparison with the PWM triangular wave (c).
【００４０】以上のように、負荷が軽くなった場合にお
いて、ＰＷＭ動作からＰＦＭ動作に切換わるエラー信号
のレベル“Ｌe1”と、負荷が重くなった場合において、
ＰＦＭ動作からＰＷＭ動作に切換わるエラー信号のレベ
ル“Ｌe2”とに差を持たせており、これにより、相互の
切換えレベルに言わばヒステリシス特性を持たせてい
る。したがって、負荷状態が中途の状態においてＰＷＭ
動作からＰＦＭ動作に、またＰＦＭ動作からＰＷＭ動作
に頻繁に切換わるのを阻止することができ、出力電圧の
安定化を図ることができる。As described above, when the load becomes light, the level "Le1" of the error signal for switching from the PWM operation to the PFM operation, and when the load becomes heavy,
There is a difference from the level "Le2" of the error signal for switching from the PFM operation to the PWM operation, so that a mutual switching level has a hysteresis characteristic. Therefore, when the load condition is midway, the PWM
Frequent switching from the operation to the PFM operation and from the PFM operation to the PWM operation can be prevented, and the output voltage can be stabilized.
【００４１】次に図３は、ＰＷＭ動作中においてＰＦＭ
動作に切換わる場合の具体的な制御例を示している。す
なわち、図３において、（ａ）として示す基準クロッ
ク、（ｂ）として示すエラー信号、（ｃ）として示すＰ
ＷＭ用三角波、（ｄ）として示すスイッチング信号は、
それぞれ図６において説明したとおりである。Next, FIG. 3 shows the PFM during the PWM operation.
A specific control example in the case of switching to the operation is shown. That is, in FIG. 3, a reference clock shown as (a), an error signal shown as (b), and P shown as (c).
WM triangular wave, switching signal shown as (d),
Each is as described in FIG.
【００４２】この図３に示す制御形態においては、ＰＷ
Ｍ方式による駆動状態において、コンバータ出力電圧を
制御するＦＥＴＱ1 に与えるスイッチング信号（ｄ）の
デューティ値が、所定の値以下となった場合に、前記Ｐ
ＷＭ方式からＰＦＭ方式による駆動動作に切換えるよう
に構成されている。In the control mode shown in FIG. 3, the PW
When the duty value of the switching signal (d) given to the FET Q1 for controlling the converter output voltage becomes less than a predetermined value in the driving state by the M method, the P
The drive operation is switched from the WM method to the PFM method.
【００４３】前記した制御を実現させるために、この実
施の形態においては基準クロック信号（ａ）に基づいて
生成されるＰＷＭ／ＰＦＭ切換えゲート信号（ｊ）が利
用される。すなわち、前記基準クロック信号（ａ）に基
づいて生成される三角波（ｃ）のほぼ中間レベルに対応
するタイミングで、前記切換えゲート信号（ｊ）を立ち
上げる操作がなされる。In order to realize the above control, in this embodiment, the PWM / PFM switching gate signal (j) generated based on the reference clock signal (a) is used. That is, the operation of raising the switching gate signal (j) is performed at a timing corresponding to approximately the intermediate level of the triangular wave (c) generated based on the reference clock signal (a).
【００４４】図３においては、説明の便宜上、基準クロ
ック（ａ）に〜の繰り返し番号が付されており、前
記三角波（ｃ）は基準クロックの立上がり時点から、
基準クロックの立下がり時点の範囲で、リニアにレベ
ルが降下するようになされている。そして、前記三角波
（ｃ）は、基準クロックの立下がり時点から、基準ク
ロックの立上がり時点において、最大レベルに復帰さ
れるようになされている。In FIG. 3, for convenience of description, the reference clock (a) is given the repetition numbers of, and the triangular wave (c) is represented by the rising edge of the reference clock.
The level drops linearly within the range of the falling edge of the reference clock. The triangular wave (c) is designed to be returned to the maximum level at the rising time of the reference clock from the falling time of the reference clock.
【００４５】これに対して、ＰＷＭ／ＰＦＭ切換えゲー
ト信号（ｊ）は、基準クロックの立下がり時点から、
基準クロックの立上り時点において、ゲートを開くた
めの信号を発生するようになされている。そして、前記
したスイッチング信号（ｄ）を負論理として扱い、スイ
ッチング信号（ｄ）の負論理を切換えゲート信号（ｊ）
のゲート出力とした時、図３に示すｔ１において、ＦＥ
ＴＱ1 に与えられスイッチング信号（ｄ）のデューティ
値が、所定の値以下となったと判定するように作用す
る。そして、次のクロック信号の立上がりのタイミン
グにおいて、ＰＷＭ／ＰＦＭ切換信号（ｉ）が、ＰＦＭ
動作に切換えられる。On the other hand, the PWM / PFM switching gate signal (j) is changed from the fall of the reference clock to
At the time of rising of the reference clock, a signal for opening the gate is generated. Then, the switching signal (d) is treated as negative logic, and the negative logic of the switching signal (d) is changed to the switching gate signal (j).
When the gate output of FE is used, at the time t1 shown in FIG.
It acts so as to determine that the duty value of the switching signal (d) given to TQ1 has become equal to or less than a predetermined value. Then, at the next rising timing of the clock signal, the PWM / PFM switching signal (i) changes to PFM.
The operation can be switched.
【００４６】すなわち、ＦＥＴＱ1 に与えるスイッチン
グ信号と、基準クロック信号に基づいて生成される切換
えゲート信号との論理積（ゲート出力）の結果に基づい
て、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切
換えるようになされる。換言すれば、この図３における
ｔ１におけるエラー信号のレベル“Ｌe1”が、図２に基
づいて説明したＰＷＭ方式からＰＦＭ方式に切換えるエ
ラー信号のレベル“Ｌe1”に相当することになる。That is, based on the result of the logical product (gate output) of the switching signal applied to the FET Q1 and the switching gate signal generated based on the reference clock signal, the PWM mode is switched to the PFM mode driving operation. Done In other words, the level "Le1" of the error signal at t1 in FIG. 3 corresponds to the level "Le1" of the error signal for switching from the PWM system to the PFM system described with reference to FIG.
【００４７】次に図４は、ＰＦＭ動作中においてＰＷＭ
動作に切換わる場合の具体的な制御例を示している。こ
の図４に示す制御形態においては、ＰＦＭ方式による駆
動状態において、コンバータ出力電圧を制御するＦＥＴ
Ｑ1 に与えるスイッチング信号が、あらかじめ定められ
たタイミングにおいて所定数連続して生成される場合
に、前記ＰＦＭ方式からＰＷＭ方式による駆動動作に切
換えるように構成されている。Next, FIG. 4 shows the PWM during PFM operation.
A specific control example in the case of switching to the operation is shown. In the control mode shown in FIG. 4, the FET that controls the converter output voltage in the driving state by the PFM method is used.
When the switching signal given to Q1 is continuously generated by a predetermined number at a predetermined timing, the PFM method is switched to the driving method of the PWM method.
【００４８】すなわち、図４において、（ａ）として示
す基準クロック、（ｂ）として示すエラー信号、（ｄ）
として示すスイッチング信号、（ｅ）として示すＰＦＭ
基準クロック、（ｆ）として示すＰＦＭ動作基準電圧
は、それぞれ図６において説明したとおりである。そし
て、図４においては、説明の便宜上、基準クロック
（ａ）に〜の繰り返し番号が付されており、この図
４に示す形態においては、基準クロックの立上がりに
同期してタイミング信号としてのＰＦＭ基準クロック
（ｅ）が立ち上がるようになされている。That is, in FIG. 4, a reference clock shown as (a), an error signal shown as (b), and (d).
Switching signal shown as, PFM shown as (e)
The reference clock and the PFM operation reference voltage shown as (f) are as described in FIG. In FIG. 4, for convenience of explanation, the reference clock (a) is given the repetition numbers of .about., And in the form shown in FIG. 4, the PFM reference as the timing signal is synchronized with the rise of the reference clock. The clock (e) is set to rise.
【００４９】そして、この図４に示す制御形態において
は、ＦＥＴＱ1 に与えられるスイッチング信号（ｄ）
と、ＰＦＭ基準クロック（ｅ）との論理積に基づいて、
（ｋ）として示すカウント制御信号を生成するようにな
されている。ここで、スイッチング信号（ｄ）と、ＰＦ
Ｍ基準クロック（ｅ）との両者の立上がり時点において
論理積が成立する場合に、カウント開始のタイミングが
生成され、また、両者の立上がり時点において前記論理
積が成立しない場合においては、カウントリセットのタ
イミングが生成される。なお、前記カウント制御信号
は、ＦＥＴＱ1 に与えられるスイッチング信号（ｄ）の
発生数をカウントアップするゲート制御信号として機能
する。Then, in the control mode shown in FIG. 4, the switching signal (d) given to the FET Q1.
And the PFM reference clock (e)
A count control signal shown as (k) is generated. Here, the switching signal (d) and the PF
When the logical product is established at the rising edge of both the M reference clock (e) and the timing for starting the count is generated, and when the logical product is not established at the rising edge of the two, the reset timing of the count is generated. Is generated. The count control signal functions as a gate control signal that counts up the number of switching signals (d) given to the FET Q1.
【００５０】したがって、ＦＥＴＱ1 に与えられるスイ
ッチング信号（ｄ）が連続する場合においてはカウント
動作が継続され、スイッチング信号（ｄ）の発生数がカ
ウントアップされる。そして、図４におけるｔ２の時点
で、スイッチング信号（ｄ）の発生数が所定の数、すな
わち“ｎ”に達したと判定された場合において、次に到
来するＰＦＭ基準クロック（ｅ）の立上がりのタイミン
グにおいて、ＰＷＭ／ＰＦＭ切換信号（ｉ）が、ＰＷＭ
動作に切換えられる。Therefore, when the switching signal (d) given to the FET Q1 is continuous, the counting operation is continued and the number of generations of the switching signal (d) is counted up. Then, at time t2 in FIG. 4, when it is determined that the number of generated switching signals (d) has reached a predetermined number, that is, “n”, the rising of the next incoming PFM reference clock (e) is detected. At the timing, the PWM / PFM switching signal (i) changes to PWM
The operation can be switched.
【００５１】すなわち、この図４におけるｔ２における
エラー信号のレベル“Ｌe2”が、図２に基づいて説明し
たＰＦＭ方式からＰＷＭ方式に切換えるエラー信号のレ
ベル“Ｌe2”に相当することになる。That is, the level "Le2" of the error signal at t2 in FIG. 4 corresponds to the level "Le2" of the error signal for switching from the PFM system to the PWM system described with reference to FIG.
【００５２】なお、以上説明した実施の形態において
は、昇圧型のＤＣ−ＤＣコンバータを示しているが、降
圧型または極性反転型のＤＣ−ＤＣコンバータに、前記
構成を採用することもできる。また、前記した実施の形
態においては、スイッチング素子としてＭＯＳＦＥＴを
用いているが、これはバイポーラトランジスタなどのス
イッチング素子を用いることも可能である。Although the step-up type DC-DC converter is shown in the above-mentioned embodiments, the above-mentioned configuration can be applied to a step-down type or polarity reversal type DC-DC converter. Further, in the above-described embodiment, the MOSFET is used as the switching element, but it is also possible to use a switching element such as a bipolar transistor.
【００５３】加えて、前記した実施の形態においては、
コイルによる出力をダイオードを介して出力端子に導出
するようにしているが、ダイオードに代えてトランジス
タなどのスイッチング素子を用い、スイッチング素子に
よりオン・オフのタイミングを制御するいわゆる同期整
流方式としてもよい。In addition, in the above-mentioned embodiment,
Although the output from the coil is led to the output terminal via the diode, a switching element such as a transistor may be used instead of the diode, and a so-called synchronous rectification method may be used in which the on / off timing is controlled by the switching element.
【００５４】[0054]
【発明の効果】以上の説明で明らかなように、この発明
にかかるＤＣ−ＤＣコンバータ回路によると、コンバー
タの出力電圧を利用して、コンバータの駆動方式をＰＷ
Ｍ方式からＰＦＭ方式に、またＰＦＭ方式からＰＷＭ方
式に切換えるようになされているので、従来の構成のよ
うにドロッパー抵抗を用いることによる電力損失を免れ
ることができる。As is apparent from the above description, according to the DC-DC converter circuit of the present invention, the output voltage of the converter is used to convert the drive system of the converter to PW.
Since the M system is switched to the PFM system and the PFM system is switched to the PWM system, it is possible to avoid the power loss caused by using the dropper resistor as in the conventional configuration.
【００５５】そして、コンバータの駆動方式をＰＷＭ方
式からＰＦＭ方式に切換える場合の誤差出力電圧の値
と、ＰＦＭ方式からＰＷＭ方式に切換える場合の誤差出
力電圧の値とが異なる値に設定されているので、両者の
駆動方式が頻繁に切換わることによる問題点を除去する
ことができる。The value of the error output voltage when the converter drive system is switched from the PWM system to the PFM system and the value of the error output voltage when the converter system is switched from the PFM system to the PWM system are set to different values. It is possible to eliminate the problem caused by the frequent switching of the driving methods of both.
【図１】この発明にかかるＤＣ−ＤＣコンバータ回路の
実施の形態を示したブロック図である。FIG. 1 is a block diagram showing an embodiment of a DC-DC converter circuit according to the present invention.
【図２】図１に示すコンバータ回路においてなされる動
作モードの切換タイミングを説明するタイミングチャー
トである。2 is a timing chart illustrating switching timing of operation modes performed in the converter circuit shown in FIG.
【図３】ＰＷＭ駆動動作からＰＦＭ駆動動作に切換える
場合の制御形態の一例を示したタイミングチャートであ
る。FIG. 3 is a timing chart showing an example of a control mode when switching from PWM drive operation to PFM drive operation.
【図４】ＰＦＭ駆動動作からＰＷＭ駆動動作に切換える
場合の制御形態の一例を示したタイミングチャートであ
る。FIG. 4 is a timing chart showing an example of a control mode when switching from PFM drive operation to PWM drive operation.
【図５】従来のＤＣ−ＤＣコンバータ回路の一例を示し
たブロック図である。FIG. 5 is a block diagram showing an example of a conventional DC-DC converter circuit.
【図６】ＤＣ−ＤＣコンバータ回路によってなされるＰ
ＷＭ駆動動作およびＰＦＭ駆動動作を説明するタイミン
グチャートである。FIG. 6 is a diagram of P performed by a DC-DC converter circuit.
6 is a timing chart illustrating a WM driving operation and a PFM driving operation.
１０ 負荷 １１ 分圧回路 １２ 出力電圧検出部 １３ 誤差増幅器 １４ 昇圧動作制御部 １５ クロック生成部 １８ ＰＷＭ／ＰＦＭ切換判定部 Ｄ1 ダイオード Ｌ1 コイル Ｑ1 スイッチング素子 Ｖin 電源入力端子 Ｖout 出力端子 10 load 11 voltage divider 12 Output voltage detector 13 Error amplifier 14 Step-up operation control unit 15 Clock generator 18 PWM / PFM switching determination unit D1 diode L1 coil Q1 switching element Vin Power input terminal Vout output terminal
Claims (9)
力電圧の情報に基づいて、コンバータの駆動方式をＰＷ
Ｍ方式からＰＦＭ方式に、またＰＦＭ方式からＰＷＭ方
式に切換えるように構成したＤＣ−ＤＣコンバータ回路
であって、 前記コンバータの出力電圧の情報として、コンバータの
出力電圧の分圧値と、基準電圧源からの基準電圧との差
分により生成される誤差出力電圧を利用するように構成
したＤＣ−ＤＣコンバータ回路。1. An output voltage of a converter is detected, and a converter drive system is set to PW based on the information of the output voltage.
A DC-DC converter circuit configured to switch from the M system to the PFM system and from the PFM system to the PWM system, wherein the output voltage information of the converter is divided voltage value of the converter and a reference voltage source. A DC-DC converter circuit configured to utilize an error output voltage generated by a difference from the reference voltage from the.
ＰＦＭ方式に切換える場合の前記誤差出力電圧の値と、
ＰＦＭ方式からＰＷＭ方式に切換える場合の前記誤差出
力電圧の値とが異なる値に設定されてなる請求項１に記
載のＤＣ−ＤＣコンバータ回路。2. A value of the error output voltage when the converter drive system is switched from the PWM system to the PFM system,
The DC-DC converter circuit according to claim 1, wherein a value of the error output voltage when the PFM method is switched to the PWM method is set to a different value.
て、コンバータ出力電圧を制御するスイッチング素子に
与える駆動信号のデューティ値が、所定の値以下となっ
た場合に、前記ＰＷＭ方式からＰＦＭ方式による駆動動
作に切換えるように構成した請求項１または請求項２に
記載のＤＣ−ＤＣコンバータ回路。3. When the duty value of the drive signal given to the switching element for controlling the converter output voltage is equal to or less than a predetermined value in the drive state by the PWM method, the drive operation by the PFM method is changed from the PWM method. The DC-DC converter circuit according to claim 1 or 2, which is configured to be switched.
が、基準クロック信号に基づいて生成される三角波信号
と、前記誤差出力電圧との比較により生成されるように
構成された請求項３に記載のＤＣ−ＤＣコンバータ回
路。4. The DC according to claim 3, wherein the drive signal applied to the switching element is generated by comparing a triangular wave signal generated based on a reference clock signal with the error output voltage. A DC converter circuit.
と、基準クロック信号に基づいて生成される切換えゲー
ト信号との論理積がとられ、前記論理積の結果に基づい
て、前記ＰＷＭ方式からＰＦＭ方式による駆動動作に切
換えるように構成した請求項３に記載のＤＣ−ＤＣコン
バータ回路。5. A logical product of a drive signal applied to the switching element and a switching gate signal generated based on a reference clock signal is calculated, and based on a result of the logical product, the PWM method to the PFM method is performed. The DC-DC converter circuit according to claim 3, wherein the DC-DC converter circuit is configured to switch to a driving operation.
て、コンバータ出力電圧を制御するスイッチング素子に
与える駆動信号が、あらかじめ定められたタイミングに
おいて所定数連続して生成される場合に、前記ＰＦＭ方
式からＰＷＭ方式による駆動動作に切換えるように構成
した請求項１または請求項２に記載のＤＣ−ＤＣコンバ
ータ回路。6. The PFM method to the PWM method when a drive signal applied to a switching element for controlling a converter output voltage is continuously generated at a predetermined timing in the PFM method drive state. The DC-DC converter circuit according to claim 1 or 2, wherein the DC-DC converter circuit is configured to be switched to the driving operation according to (3).
が、基準クロック信号に基づいて生成されるタイミング
信号の発生時において、ＰＦＭ動作を設定する基準電圧
と、前記誤差出力電圧とを比較することにより生成され
るように構成された請求項６に記載のＤＣ−ＤＣコンバ
ータ回路。7. A drive signal applied to the switching element is generated by comparing a reference voltage that sets a PFM operation with the error output voltage when a timing signal generated based on a reference clock signal is generated. 7. The DC-DC converter circuit according to claim 6, which is configured to be.
と、基準クロック信号に基づいて生成されるタイミング
信号との論理積に基づいて、カウント開始およびカウン
トリセットを制御するカウント制御信号を生成し、前記
カウント制御信号によるカウント継続期間内に、前記ス
イッチング素子に与える駆動信号の数が所定数に達した
場合に、前記駆動信号があらかじめ定められたタイミン
グにおいて所定数連続していることを検証するように構
成した請求項６に記載のＤＣ−ＤＣコンバータ回路。8. A count control signal for controlling count start and count reset is generated based on a logical product of a drive signal applied to the switching element and a timing signal generated based on a reference clock signal, and the count control signal is generated. When the number of drive signals to be given to the switching element reaches a predetermined number within a count continuation period by a control signal, it is configured to verify that the drive signal is continuous for a predetermined number at a predetermined timing. The DC-DC converter circuit according to claim 6.
グ素子のオン動作により、１次側の直流電源よりコイル
に電流を流して電磁エネルギーの蓄積動作を実行し、前
記スイッチング素子のオフ動作により、コイルに蓄積さ
れたエネルギーを放出させることで、出力電圧を昇圧さ
せるように構成した請求項１ないし請求項８のいずれか
に記載のＤＣ−ＤＣコンバータ回路。9. An ON operation of a switching element performed by the drive signal causes a current to flow from a primary side DC power supply to the coil to perform an electromagnetic energy storage operation, and an OFF operation of the switching element causes a coil to be turned on. 9. The DC-DC converter circuit according to claim 1, wherein the output voltage is boosted by discharging the stored energy.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012804A JP3647811B2 (en) | 2002-01-22 | 2002-01-22 | DC-DC converter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012804A JP3647811B2 (en) | 2002-01-22 | 2002-01-22 | DC-DC converter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003219637A true JP2003219637A (en) | 2003-07-31 |
| JP3647811B2 JP3647811B2 (en) | 2005-05-18 |
Family
ID=27649910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012804A Expired - Fee Related JP3647811B2 (en) | 2002-01-22 | 2002-01-22 | DC-DC converter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647811B2 (en) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518624B1 (en) * | 2003-08-29 | 2005-10-05 | 엘지전자 주식회사 | Boost-up DCDC converter |
| JP2006149067A (en) * | 2004-11-18 | 2006-06-08 | Fuji Electric Device Technology Co Ltd | Dc-dc converter |
| JP2007209180A (en) * | 2006-02-06 | 2007-08-16 | Ricoh Co Ltd | Switching regulator |
| JP2007228760A (en) * | 2006-02-24 | 2007-09-06 | Seiko Epson Corp | Power supply |
| KR100771854B1 (en) | 2006-08-22 | 2007-11-01 | 삼성전자주식회사 | Low noise dc-dc converter capable of compensating variation of power supply voltage |
| JP2007300761A (en) * | 2006-05-02 | 2007-11-15 | Toshiba Corp | Switching power supply circuit |
| JP2008067505A (en) * | 2006-09-07 | 2008-03-21 | Nec Electronics Corp | Switching power supply and control method in the same |
| EP1912320A2 (en) | 2006-10-04 | 2008-04-16 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating models |
| WO2009034810A1 (en) * | 2007-09-12 | 2009-03-19 | Ricoh Company, Ltd. | Constant current output control type switching regulator |
| US7576530B2 (en) | 2006-09-14 | 2009-08-18 | Ricoh Company, Ltd. | Switching regulator capable of efficient control at control mode change |
| EP2136462A1 (en) | 2008-06-20 | 2009-12-23 | Mitsumi Electric Co., Ltd. | DC-DC Converter |
| JP2010011617A (en) * | 2008-06-26 | 2010-01-14 | Ricoh Co Ltd | Switching regulator and semiconductor apparatus including the same |
| KR100983233B1 (en) | 2008-09-09 | 2010-09-20 | (주)한국엘에스아이 | Control device |
| JP2010220476A (en) * | 2010-07-08 | 2010-09-30 | Toshiba Corp | Switching power supply circuit |
| US7852055B2 (en) | 2007-02-16 | 2010-12-14 | Ricoh Company, Ltd. | Switching regulator |
| CN102208917A (en) * | 2010-03-31 | 2011-10-05 | 富士通半导体股份有限公司 | Communication apparatus and control method thereof |
| US8310219B2 (en) | 2008-10-29 | 2012-11-13 | Mitsumi Electric Co., Ltd. | DC-DC converter with a PWM mode and a continuously on mode |
| US8541996B2 (en) | 2009-05-18 | 2013-09-24 | Fujitsu Semiconductor Limited | Power control device, power supply device, and power control method |
| US8957661B2 (en) | 2011-10-12 | 2015-02-17 | Electronics And Telecommunications Research Institute | DC-DC converter with modulation mode switch |
| JP2015037342A (en) * | 2013-08-12 | 2015-02-23 | 株式会社オートネットワーク技術研究所 | Step-down device, step-up device and transformation device |
| CN104426365A (en) * | 2013-08-23 | 2015-03-18 | 美格纳半导体有限公司 | Current controlling mode direct current (dc)-dc converter |
| WO2016109811A1 (en) * | 2014-12-31 | 2016-07-07 | Texas Instruments Incorporated | Fast mode transitions in a power converter |
| US9584019B2 (en) | 2012-09-04 | 2017-02-28 | Ricoh Electronic Devices Co., Ltd. | Switching regulator and control method thereof |
| KR20190039208A (en) * | 2016-08-08 | 2019-04-10 | 레이 스트라티직 홀딩스, 인크. | Boost converter for aerosol dispenser |
| CN110022060A (en) * | 2019-03-18 | 2019-07-16 | 江苏固德威电源科技股份有限公司 | A kind of hybrid modulation method and its implementation |
| CN111509978A (en) * | 2020-05-28 | 2020-08-07 | 长沙学院 | DC-DC conversion device and power management system |
| US11205959B2 (en) | 2018-10-18 | 2021-12-21 | Ablic Inc. | Switching regulator including PFM detector |
| JP2022088782A (en) * | 2020-12-03 | 2022-06-15 | 矢崎総業株式会社 | Voltage conversion device |
| US11515788B2 (en) | 2018-03-22 | 2022-11-29 | Rohm Co., Ltd. | Switching control circuit |
| JP7425792B2 (en) | 2018-10-17 | 2024-01-31 | 日本テキサス・インスツルメンツ合同会社 | Bias power regulator circuit for isolated converters with wide output voltage range |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4836624B2 (en) | 2006-03-23 | 2011-12-14 | 株式会社リコー | Switching regulator |
| JP5014714B2 (en) | 2006-09-12 | 2012-08-29 | 株式会社リコー | Switching regulator and switching regulator control circuit |
| JP2008228514A (en) * | 2007-03-15 | 2008-09-25 | Ricoh Co Ltd | Switching regulator and operation control method therefor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144366A (en) * | 1983-01-31 | 1984-08-18 | Sanken Electric Co Ltd | Switching regulator |
| JPH06311736A (en) * | 1993-04-19 | 1994-11-04 | Fujitsu Ltd | Dc/dc converter |
| JPH11155281A (en) * | 1997-09-22 | 1999-06-08 | Seiko Instruments Inc | Switching regulator |
| JP2001258245A (en) * | 2000-03-14 | 2001-09-21 | Nec Eng Ltd | Converter |
-
2002
- 2002-01-22 JP JP2002012804A patent/JP3647811B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144366A (en) * | 1983-01-31 | 1984-08-18 | Sanken Electric Co Ltd | Switching regulator |
| JPH06311736A (en) * | 1993-04-19 | 1994-11-04 | Fujitsu Ltd | Dc/dc converter |
| JPH11155281A (en) * | 1997-09-22 | 1999-06-08 | Seiko Instruments Inc | Switching regulator |
| JP2001258245A (en) * | 2000-03-14 | 2001-09-21 | Nec Eng Ltd | Converter |
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518624B1 (en) * | 2003-08-29 | 2005-10-05 | 엘지전자 주식회사 | Boost-up DCDC converter |
| JP2006149067A (en) * | 2004-11-18 | 2006-06-08 | Fuji Electric Device Technology Co Ltd | Dc-dc converter |
| JP4548100B2 (en) * | 2004-11-18 | 2010-09-22 | 富士電機システムズ株式会社 | DC-DC converter |
| JP2007209180A (en) * | 2006-02-06 | 2007-08-16 | Ricoh Co Ltd | Switching regulator |
| JP2007228760A (en) * | 2006-02-24 | 2007-09-06 | Seiko Epson Corp | Power supply |
| JP2007300761A (en) * | 2006-05-02 | 2007-11-15 | Toshiba Corp | Switching power supply circuit |
| JP4592638B2 (en) * | 2006-05-02 | 2010-12-01 | 株式会社東芝 | Switching power supply circuit |
| KR100771854B1 (en) | 2006-08-22 | 2007-11-01 | 삼성전자주식회사 | Low noise dc-dc converter capable of compensating variation of power supply voltage |
| JP2008067505A (en) * | 2006-09-07 | 2008-03-21 | Nec Electronics Corp | Switching power supply and control method in the same |
| US7576530B2 (en) | 2006-09-14 | 2009-08-18 | Ricoh Company, Ltd. | Switching regulator capable of efficient control at control mode change |
| US10211743B2 (en) | 2006-10-04 | 2019-02-19 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
| EP1912320A3 (en) * | 2006-10-04 | 2009-11-04 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating models |
| US10461647B2 (en) | 2006-10-04 | 2019-10-29 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
| US9812973B2 (en) | 2006-10-04 | 2017-11-07 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
| EP1912320A2 (en) | 2006-10-04 | 2008-04-16 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating models |
| US8000114B2 (en) | 2006-10-04 | 2011-08-16 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
| US9343978B2 (en) | 2006-10-04 | 2016-05-17 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
| US8767414B2 (en) | 2006-10-04 | 2014-07-01 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
| US8279627B2 (en) | 2006-10-04 | 2012-10-02 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operating modes |
| US7852055B2 (en) | 2007-02-16 | 2010-12-14 | Ricoh Company, Ltd. | Switching regulator |
| US8294434B2 (en) | 2007-09-12 | 2012-10-23 | Ricoh Company, Ltd. | Constant current output control type switching regulator |
| JP2009071951A (en) * | 2007-09-12 | 2009-04-02 | Ricoh Co Ltd | Constant current output control type switching regulator |
| WO2009034810A1 (en) * | 2007-09-12 | 2009-03-19 | Ricoh Company, Ltd. | Constant current output control type switching regulator |
| EP2136462A1 (en) | 2008-06-20 | 2009-12-23 | Mitsumi Electric Co., Ltd. | DC-DC Converter |
| US8193793B2 (en) | 2008-06-20 | 2012-06-05 | Mitsumi Electric Co., Ltd. | DC-DC converter |
| JP2010011617A (en) * | 2008-06-26 | 2010-01-14 | Ricoh Co Ltd | Switching regulator and semiconductor apparatus including the same |
| KR100983233B1 (en) | 2008-09-09 | 2010-09-20 | (주)한국엘에스아이 | Control device |
| US8310219B2 (en) | 2008-10-29 | 2012-11-13 | Mitsumi Electric Co., Ltd. | DC-DC converter with a PWM mode and a continuously on mode |
| US8541996B2 (en) | 2009-05-18 | 2013-09-24 | Fujitsu Semiconductor Limited | Power control device, power supply device, and power control method |
| CN102208917A (en) * | 2010-03-31 | 2011-10-05 | 富士通半导体股份有限公司 | Communication apparatus and control method thereof |
| JP2010220476A (en) * | 2010-07-08 | 2010-09-30 | Toshiba Corp | Switching power supply circuit |
| US8957661B2 (en) | 2011-10-12 | 2015-02-17 | Electronics And Telecommunications Research Institute | DC-DC converter with modulation mode switch |
| US9584019B2 (en) | 2012-09-04 | 2017-02-28 | Ricoh Electronic Devices Co., Ltd. | Switching regulator and control method thereof |
| JP2015037342A (en) * | 2013-08-12 | 2015-02-23 | 株式会社オートネットワーク技術研究所 | Step-down device, step-up device and transformation device |
| CN104426365B (en) * | 2013-08-23 | 2018-07-27 | 美格纳半导体有限公司 | Current control mode DC-DC converter |
| CN104426365A (en) * | 2013-08-23 | 2015-03-18 | 美格纳半导体有限公司 | Current controlling mode direct current (dc)-dc converter |
| WO2016109811A1 (en) * | 2014-12-31 | 2016-07-07 | Texas Instruments Incorporated | Fast mode transitions in a power converter |
| US10069419B2 (en) | 2014-12-31 | 2018-09-04 | Texas Instruments Incorporated | Fast mode transitions in a power converter |
| US11336180B2 (en) | 2014-12-31 | 2022-05-17 | Texas Instruments Incorporated | Fast mode transitions in a power converter |
| KR20190039208A (en) * | 2016-08-08 | 2019-04-10 | 레이 스트라티직 홀딩스, 인크. | Boost converter for aerosol dispenser |
| KR102638084B1 (en) | 2016-08-08 | 2024-02-16 | 레이 스트라티직 홀딩스, 인크. | Boost converter for aerosol delivery devices |
| JP7407238B2 (en) | 2016-08-08 | 2023-12-28 | アール・エイ・アイ・ストラテジック・ホールディングス・インコーポレイテッド | Boost converter for aerosol delivery devices |
| US11515788B2 (en) | 2018-03-22 | 2022-11-29 | Rohm Co., Ltd. | Switching control circuit |
| JP7425792B2 (en) | 2018-10-17 | 2024-01-31 | 日本テキサス・インスツルメンツ合同会社 | Bias power regulator circuit for isolated converters with wide output voltage range |
| US11205959B2 (en) | 2018-10-18 | 2021-12-21 | Ablic Inc. | Switching regulator including PFM detector |
| CN110022060B (en) * | 2019-03-18 | 2021-05-18 | 江苏固德威电源科技股份有限公司 | Mixed modulation method and implementation method thereof |
| CN110022060A (en) * | 2019-03-18 | 2019-07-16 | 江苏固德威电源科技股份有限公司 | A kind of hybrid modulation method and its implementation |
| CN111509978A (en) * | 2020-05-28 | 2020-08-07 | 长沙学院 | DC-DC conversion device and power management system |
| JP2022088782A (en) * | 2020-12-03 | 2022-06-15 | 矢崎総業株式会社 | Voltage conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3647811B2 (en) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647811B2 (en) | DC-DC converter circuit | |
| US9882485B2 (en) | Current metering for transitioning between operating modes in switching regulators | |
| KR100912865B1 (en) | Switching regulator and semiconductor device using the same | |
| US6853174B1 (en) | Selective high-side and low-side current sensing in switching power supplies | |
| KR100875591B1 (en) | Method performed by voltage regulators and voltage regulators | |
| US8803500B2 (en) | PFM SMPS with quick sudden load change response | |
| US9093899B2 (en) | Timer based PFM exit control method for a boost regulator | |
| EP1814213B1 (en) | Control circuit for a switching power supply, method for controlling a switching power supply and computer program | |
| JP4691404B2 (en) | Switching control circuit, self-excited DC-DC converter | |
| US8773099B2 (en) | Methods to reduce output voltage ripple in constant on-time DC-DC converters | |
| EP2348623B1 (en) | Adaptive power control for hysteretic regulators | |
| EP1708345A2 (en) | Voltage regulator | |
| US7471071B2 (en) | Extending the voltage operating range of boost regulators | |
| JP2004120940A (en) | Dc-dc converter | |
| JP2009225606A (en) | Power supply unit | |
| US10075078B2 (en) | Control circuit for maintaining a switching frequency for constant on time converter | |
| JP2004343985A (en) | Low-cost dc-dc voltage switching converter regulator apparatus | |
| US7282900B2 (en) | Performance controller for a step down current mode switching regulator | |
| JP2006014559A (en) | Dc/dc converter | |
| JP2006149107A (en) | Multi-output power supply circuit | |
| JP3892333B2 (en) | PFM control switching regulator control circuit | |
| JP5721403B2 (en) | Buck-boost circuit and buck-boost circuit control method | |
| JP5515390B2 (en) | Switching power supply | |
| JPH10243642A (en) | Switching power supply | |
| US20140375285A1 (en) | Dc-dc boost converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |