JP3646764B2 - Ｃｒｔ表示装置用安定化高圧発生回路 - Google Patents
Ｃｒｔ表示装置用安定化高圧発生回路 Download PDFInfo
- Publication number
- JP3646764B2 JP3646764B2 JP31562897A JP31562897A JP3646764B2 JP 3646764 B2 JP3646764 B2 JP 3646764B2 JP 31562897 A JP31562897 A JP 31562897A JP 31562897 A JP31562897 A JP 31562897A JP 3646764 B2 JP3646764 B2 JP 3646764B2
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- voltage
- transformer
- energy
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000011084 recovery Methods 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000013016 damping Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＣＲＴ表示装置用安定化高圧発生回路に関するものであり、特にＣＲＴ加速電圧の安定化のための特別な電力制御を要さないで、回路の規模や部品数の節減を図ったＣＲＴ高圧発生回路に関するものである。
【０００２】
【従来の技術】
従来の陰極線管（以下ＣＲＴと称する）の加速電圧あるいはアノード（ａｎｏｄｅ）電圧は水平回路のフライバック（ｆｌｙｂａｃｋ）トランスから発生させている。この水平回路の一例を図１に示す。図１を参照すると、フライバックトランスＴ１の１次側捲線が直流電源Ｅｂが加える端子と水平出力トランジスターＱ３のドレーン端子の間に結合されている。このトランジスターＱ３は、又、フライバックトランスＴ１と接地の間に結合され、電流を導通させる時、トランスＴ１をエナーザイズ（ｅｎｅｒｇｉｚｅ）させ、水平偏向コイル（図示しない）にのこぎり波（ｓａｗｔｏｏｔｈ）の水平偏向電流を発生する。図１で簡略化のために水平偏向回路は図示しなかった。
【０００３】
水平出力トランジスターＱ３のベース端子は水平発振及び駆動回路の出力に連結される。この水平出力トランジスターＱ３は水平偏向周期に同期して約５０％以上のデュティ（ｄｕｔｙ）で開閉される。又、水平出力トランジスターＱ３のドレーン端子にリトレースキャパシターＣｒとダンパーダイオードＤｄが並列に連結されている。
【０００４】
水平出力トランジスターＱ３とリトレースキャパシターＣｒの接続点でリトレースの区間の間に高圧のフライバックパルス電圧Ｖｃが誘起される。フライバックトランスＴ１の１次及び２次捲線の捲線比を調整して昇圧することにより、その２次捲線で例えば２５ないし３３ＫＶの高圧が発生される。
【０００５】
この高圧はダイオードを通じて、整流されＣＲＴ４０に供給されるアノード電圧ＨＶになる。ＣＲＴ表示装置コントラスター調整にビーム（ｂｅａｍ）電流負荷が増加する時、アノード電圧ＨＶが減少され、これにより、フライバックトランスＴ１の２次側高圧を安定化させる必要が生じる。
【０００６】
従来に２次側高圧の安定化は一例に電圧制御器２０により遂行されてきた。電圧制御器２０は高圧出力端に連結された電圧感知及びエラー検出器３０から供給されるエラー検出信号に反応してＢ＋電源を制御することにより、フライバックトランスＴ１の１次側捲線に調整電源電圧Ｅｂを供給する。電圧制御器２０は例えば、図２Ａ及び２Ｂに示したような直列レギュレーター及びスイッチングレギュレーター（ｒｅｇｕｌａｔｏｒ）で構成することができる。
【０００７】
電圧制御器２０の制御入力端にエラー検出信号Ｅｄが入力され、トランスＴ１の２次側電圧ＨＶのレベルが設定電圧以下に落ちる時、電圧制御器２０で供給される電源Ｅｂの出力電流Ｉｃが増加し、これにより、トランスＴ１の２次側捲線に示す電圧レベルを負荷にかかわらず一定に作ることができる。
【０００８】
電圧制御器２０によりトランスＴ１の２次側捲線に発生する高圧は次のような式で示すことができる。
【０００９】
【数１】
ここで、Ｅｂは電源電圧であり、πは３．１４、Ｔｓは水平走査のトレース期間、Ｔｒはリトレース期間、そして、Ｎｐ及びＮｓは各々フライバックトランスの１次側捲数及び２次側捲数を示す。
【００１０】
この数式のように従来の電圧制御器による２次側高圧安定化は電源電圧Ｅｂを制御する方法を使用した。これにより、図３の波形図に示したように、水平出力トランジスターＱ３に供給される電流Ｉｃがそのトランジスターの導通期間の間、Ｉｔｐほど増加する。図３でトランジスターＱ３はトレース期間の約１／２間隔で導通されるように設定されると仮定する。
【００１１】
又、図１の回路の各部に対応した波形図で実線Ａに示した波形はビーム電流負荷が加えられた状態を示したものであり、点線Ｂの波形は無負荷状態を示したものである。
【００１２】
又、ＩｄはダンパーダイオードＤｄを通じる電流の各時点における波形であり、ＬｉｐはフライバックトランスＴ１の１次側捲線に貯蔵されるエネルギー曲線を示す。
【００１３】
【発明が解決しようとする課題】
図３のダンパーダイオード波形Ｉｄで、ビーム電流が無負荷状態から負荷状態に、すなわち、負荷電力が増加する時、ダンパー期間ＴｄがＴ' ｄに減少することが知られる。
【００１４】
これを防止するため、水平出力トランジスターＱ３のデュティ比（Ｄｕｔｙｒａｔｅ）を増加しなければならなくなり、このようになると、ダンパーダイオードＤｄの電流Ｉｄが水平出力トランジスターＱ３に流入される現状が生じ、これは再びそのトランジスターＱ３の温度上昇を招来する問題が発生する。
【００１５】
その上、電圧制御器２０が別途に構成されるにより、水平回路あるいは高圧発生回路全体の規模は大きくなり、部品数が増加し、又、制作費用が上昇する短所がある。又、回路が広範囲な水平周波数で使用される時、直列レギュレーターのような電圧制御器は多くの電力消耗を要求するようになる問題点がある。
【００１６】
【課題を解決するための手段】
従って、本発明は上述した諸般問題点を解決するため提案されたものであり、水平回路の駆動をＰＷＭ方式にすることにより、フライバックトランスに供給電源を供給するための供給回路を制御し、フライバックエネルギーを回収して電源に供給することができるＣＲＴ用安定化高圧発生装置を提供することにその目的がある。
【００１７】
上述した目的を達成するために提案された本発明の特徴によると、陰極線管（ＣＲＴ）モニターでそれの水平回路とともに設置され、ＣＲＴにアノード電極電圧を供給する高圧発生回路において、スイッチング回路とＤＣ電圧を供給する電源端子とスイッチング回路の間に連結される１次捲線と、ＣＲＴとグラウンドの間に連結される２次捲線を持つフライバックトランスフォーマーと、スイッチング回路と前記フライバックトランスフォーマーに連結されるリトレースキャパシターと、リトレースキャパシターと並列に連結されるダンパーダイオード及び、ダンパーダイオードのダンピング区間とスイッチング回路のターンオン区間の間の区間中、自由振動のためのエネルギーを電圧に変換して電源端子側に供給するエネルギー復元手段を含むＣＲＴ表示装置用安定化高圧発生回路が提供される。
【００１８】
この特徴の望ましい実施形態において、エネルギー復元手段は前記電源端子と前記フライバックトランスフォーマーにカソードが連結されるブロッキングダイオードと、リトレースキャパシターとグラウンドの間に連結される１次捲線とブロッキングダイオードのアノードとグラウンドの間に連結される２次捲線を持つエネルギー復元トランスフォーマーを具備する高圧発生回路を含む。
【００１９】
この特徴の望ましい実施形態において、エネルギー復元トランスフォーマーにおける１次捲線と２次捲線の間の捲線比は、前記リトレースキャパシターがＤＣ電圧の折半以上に充電される時、ブロッキングダイオードが遮断領域にあるように設定される高圧発生回路を含む。
【００２０】
この特徴の望ましい実施形態において、捲線比が２以上である高圧発生回路を含む。
【００２１】
【発明の実施の形態】
以下、図４及び図７を参照して本発明の実施形態を詳細に説明する。図４には、本発明による高圧発生回路のブロック図は図示されている。図４を参照すると、高圧発生回路は水平回路と結合されており、ＣＲＴのアノードに印可される高圧ＨＶを発生するフライバックトランスフォーマーに安定された電源を供給する。高圧発生回路はＰＷＭ電源スイッチ１００、水平出力回路２００、エネルギー復元回路３００、電圧センサー４００、エラー検出器５００、そして、フライバックトランスフォーマーを含む。
【００２２】
詳細な回路は図５に図示されている。フライバックトランスフォーマーＴ１の１次側捲線はＤＣ電源Ｂ＋が印可される端子と水平出力トランジスターＱ１０の間に連結される。水平出力トランジスターＱ１０はフライバックトランスフォーマーＴ１と接地の間に連結され、電源Ｂ＋からの電流ＩｐをフライバックトランスフォーマーＴ１に供給させ、水平出力トランジスターＱ１０のドレーンとリトレースキャパシターＣｒで高圧フライバックあるいはリトレースパルス電圧を発生する。又、のこぎり波形の水平偏向電流が周期的な水平走査のために水平出力トランジスターＱ１０のドレーンと結合された水平偏向側から発生する。偏向回路は図面を簡略にするため図示されていない。リトレースキャパシターＣｒは水平出力トランジスターＱ１０と並列連結される。ダンパーダイオードＤｄはトランジスターＱ１０のドレーンからの最小電圧をほとんど接地電圧レベルに制御する。
【００２３】
水平出力トランジスターＱ１０のベースはパルス幅変調機（ＰＷＭ）を含む電源スイッチ１１０と連結される。トレース区間の間、電子ビームが水平にスキャンすると、水平出力トランジスターＱ１０がターンオンされ、リトレース区間の間にはＱ１０がターンオフされる。電源スイッチ１１０は出力トランジスターＱ１０の動作スイッチングを制御し、パルス幅変調信号をエラー検出器５００からのエラー検出信号に応答して、水平出力トランジスターのベースに印可させる。これにより、フライバックトランスフォーマーＴ１の２次側捲線ＤＣ電圧とビーム電流が増加すればするほど、水平出力トランジスターＱ１０のターンオン区間が減らされる。
【００２４】
フライバックトランスフォーマーＴ１の１次、２次側Ｎｐ、Ｎｓの適合な捲線比により、高圧たとえば、２５−３３ＫＶがトランスフォーマーＴ１の２次側から発生し、ダイオードを通じて、整流されＣＲＴ６００のアノード電圧ＨＶが発生される。２次側の高圧ＨＶは電圧センサー４００の抵抗Ｒ１０、Ｒ１２により分圧され、パルス幅変調機１１０の制御入力端子に供給されるエラー検出信号Ｅｄを発生させるためにエラー検出器内で基準電圧Ｖｒｅｆと比較される。エラー検出器５００は動作増幅器ＯＰ１０を含む。
【００２５】
エネルギー復元トランスフォーマーＴ２はリトレースキャパシターＣｒと接地端子の間に連結される。エネルギー復元トランスフォーマーＴ２の１次側はフライバックトランスフォーマーＴ１の１次側からの電流通路及びＣｒと直列連結される。エネルギー復元トランスフォーマーＴ２は１次と２次側Ｎｒｇｐ、Ｎｒｇｓ間の前もって定められた捲線比を持ち、２次側の出力端子がダイオードＤｒｇを通じて電源Ｂ＋と連結される。
【００２６】
動作中に、水平出力トランジスターＱ１０のドレーンとリトレースキャパシターＣｒでフライバックあるいはリトレースパルス電圧Ｖｃが発生する。フライバックパルス電圧のピーク値Ｖｃｐは電源電圧Ｅｂを基礎にして次の式のように得られる。
【００２７】
【数２】
ここで、Ｅｂは電源電圧であり、πは円周率であり、Ｔｏｎは水平出力トランジスターＱ１０のターンオンあるいは導電区間であり、Ｔｒはリトレース区間であり、Ｊｏは回路の出力エネルギーとエネルギー損失の和（ｊｏｕｌｅ／ｃｙｃｌｅ）であり、ＪｔｐはＴｏｎ区間の先でフライバックトランスフォーマーＴ１の１次側に貯蔵されたエネルギーを示す。
【００２８】
フライバックトランスフォーマーＴ１の２次側で発生された高圧ＨＶはＶｃ（Ｎｓ／Ｎｐ）値になる。又、数学式２で、ＨＶはＴｏｎ区間により調節可能であることが知られる。このような方法はダンパーダイオードＤｄのダンパー区間ＴｄにＴｏｎ時間が重ならない時だけ可能である。
【００２９】
リトレース区間Ｔｒの間、供給されるエネルギーはＪｔｐ−Ｊｏになり、この値からダンパー区間は次の式のように計算されることができる。
【００３０】
【数３】
数学式３は出力エネルギーＪｏの発生が増加すればするほど、ダンパー区間を減らす。Ｔｏｎ区間はＴｏｎ時間を増加させるために補償されなければならない。
【００３１】
万一、ダンパー区間Ｔｄが完了されると、ＴｄとＴｏｎの間の時間区間の間Ｔｆ、図６に図示されたフライバックあるいはリトレース電圧Ｖｃ上にフリーオシレーション（自由振動）が発生する。この自由振動はトランスフォーマーＴ２の１次側を通じてリトレースキャパシターＣｒのチャージングによりエネルギーが供給されることによって生じる。又、自由振動はトランジスターＱ１０の調節区間が始まると終わり、リトレースキャパシターＣｒに貯蔵された電荷がトランジスターＱ１０の放電通路を通じてくぐり抜ける。
【００３２】
リトレースキャパシターＣｒに貯蔵されたエネルギーは高電圧Ｖｃ発生回路のエネルギー損失を減らすために復元されなければならない。本発明によると、自由振動が発生する時ごとに、エネルギー復元トランジスターＴ２の２次側から発生された電圧ＶｒｇがダイオードＤｒｇにより整流され、１次と２次回帰電流Ｉｒｇにより、エネルギーが電源Ｂ＋に戻る。
【００３３】
しかし、このような場合、エネルギー復元トランスフォーマーＴ２の２次側電圧Ｖｒｇも、又、リトレース区間の間に、１次と２次側Ｎｒｇｐ、Ｎｒｇｓの間の捲線比が該当回帰電流Ｉｒｇの発生を防止するように決定されなければならない。
【００３４】
例えば、万一、リトレースキャパシターＣｒが電源電圧Ｅｂの半分以上の値に充電され、エネルギー復元が遂行されると、電圧ＶｒｇがリトレースキャパシターＣｒの放電時、ダイオードＤｒｇが遮断領域になるように次の式により指定されなければならない。
【００３５】
【数４】
そして、
【数５】
従って、エネルギー復元トランスフォーマーＴ２の捲船比は次を満足させなければならない。
【００３６】
【数６】
その上、リトレース期間の間にダイオードＤｒｇを遮断させるためにエネルギー復元トランスフォーマーＴ２の１次側捲線電圧Ｖｒｇｐは次の式を満足しなければならない。
【００３７】
【数７】
従って、エネルギー復員トランスフォーマーＴ２の２次側電圧Ｖｒｇは次の式を満足しなければならない。
【数８】
【数９】
【００３８】
図７は高圧発生回路からの上のようなエネルギー収集スキム（ｅｎｅｒｇｙｃｏｌｌｅｃｔｉｏｎ ｓｃｈｅｍｅ）を見せる波形図である。前の数式を満足させるエネルギー復元トランスフォーマーＴ２を設計するにしろ、電源供給機により提供されたフライバックトランスフォーマーＴ２を設計するにしろ、電源供給機により提供されたフライバックトランスフォーマーＴ１の１次側ＮｐリトレースキャパシターＣｒに貯蔵されたエネルギーを制御することができる。従って、水平出力トランジスターＱ１０に流れる電流Ｉｃを制御するにより、電源供給機から供給される電流大部分がトランジスターＱ１０で消耗されるように制御することが可能である。又、本発明によると、フライバックトランスフォーマーのエネルギー効率を増加させること以外にも水平出力トランジスターからの温度上昇を防止することができる。
【００３９】
【発明の効果】
以上で説明したような本発明の高電圧発生回路はフライバックトランスフォーマーの１次側電源を制御する電圧制御器を必要としないので、ＣＲＴモニターの水平回路の効果的な設計ができるようになる。
【図面の簡単な説明】
【図１】従来の実施形態によるＣＲＴ高圧発生回路を図示した図面。
【図２】従来の実施形態によるＣＲＴ高圧発生回路で電圧制御部の例を図示した回路図。
【図３】図１に図示された従来のＣＲＴ高圧発生回路の各部分の信号波形を示した図面。
【図４】本発明の１実施形態によるＣＲＴ高圧発生回路のブロック図。
【図５】図４のＣＲＴ高圧発生回路を詳細に図示した回路図。
【図６】図５のＣＲＴ高圧発生回路のスイッチング信号制御による出力信号の関係を示した波形図。
【図７】図５のＣＲＴ高圧発生回路のエネルギー回数方法を示した波形図。
【符号の説明】
１００ パルス幅変調機
２００ 水平出力回路
３００ エネルギー復元回路
４００ 電圧感知部
５００ エラー検出器
６００ ＣＲＴ
Ｔ１ フライバックトランス
Ｑ１０ 水平出力トランジスター
Ｔ２ エネルギー復元トランス
Ｄｒｇ エネルギー復元ダイオード
Ｄｄ ダンパーダイオード
Ｃｒ リトレースキャパシター
ＯＰ１０ 演算増幅器
【発明の属する技術分野】
本発明はＣＲＴ表示装置用安定化高圧発生回路に関するものであり、特にＣＲＴ加速電圧の安定化のための特別な電力制御を要さないで、回路の規模や部品数の節減を図ったＣＲＴ高圧発生回路に関するものである。
【０００２】
【従来の技術】
従来の陰極線管（以下ＣＲＴと称する）の加速電圧あるいはアノード（ａｎｏｄｅ）電圧は水平回路のフライバック（ｆｌｙｂａｃｋ）トランスから発生させている。この水平回路の一例を図１に示す。図１を参照すると、フライバックトランスＴ１の１次側捲線が直流電源Ｅｂが加える端子と水平出力トランジスターＱ３のドレーン端子の間に結合されている。このトランジスターＱ３は、又、フライバックトランスＴ１と接地の間に結合され、電流を導通させる時、トランスＴ１をエナーザイズ（ｅｎｅｒｇｉｚｅ）させ、水平偏向コイル（図示しない）にのこぎり波（ｓａｗｔｏｏｔｈ）の水平偏向電流を発生する。図１で簡略化のために水平偏向回路は図示しなかった。
【０００３】
水平出力トランジスターＱ３のベース端子は水平発振及び駆動回路の出力に連結される。この水平出力トランジスターＱ３は水平偏向周期に同期して約５０％以上のデュティ（ｄｕｔｙ）で開閉される。又、水平出力トランジスターＱ３のドレーン端子にリトレースキャパシターＣｒとダンパーダイオードＤｄが並列に連結されている。
【０００４】
水平出力トランジスターＱ３とリトレースキャパシターＣｒの接続点でリトレースの区間の間に高圧のフライバックパルス電圧Ｖｃが誘起される。フライバックトランスＴ１の１次及び２次捲線の捲線比を調整して昇圧することにより、その２次捲線で例えば２５ないし３３ＫＶの高圧が発生される。
【０００５】
この高圧はダイオードを通じて、整流されＣＲＴ４０に供給されるアノード電圧ＨＶになる。ＣＲＴ表示装置コントラスター調整にビーム（ｂｅａｍ）電流負荷が増加する時、アノード電圧ＨＶが減少され、これにより、フライバックトランスＴ１の２次側高圧を安定化させる必要が生じる。
【０００６】
従来に２次側高圧の安定化は一例に電圧制御器２０により遂行されてきた。電圧制御器２０は高圧出力端に連結された電圧感知及びエラー検出器３０から供給されるエラー検出信号に反応してＢ＋電源を制御することにより、フライバックトランスＴ１の１次側捲線に調整電源電圧Ｅｂを供給する。電圧制御器２０は例えば、図２Ａ及び２Ｂに示したような直列レギュレーター及びスイッチングレギュレーター（ｒｅｇｕｌａｔｏｒ）で構成することができる。
【０００７】
電圧制御器２０の制御入力端にエラー検出信号Ｅｄが入力され、トランスＴ１の２次側電圧ＨＶのレベルが設定電圧以下に落ちる時、電圧制御器２０で供給される電源Ｅｂの出力電流Ｉｃが増加し、これにより、トランスＴ１の２次側捲線に示す電圧レベルを負荷にかかわらず一定に作ることができる。
【０００８】
電圧制御器２０によりトランスＴ１の２次側捲線に発生する高圧は次のような式で示すことができる。
【０００９】
【数１】
【００１０】
この数式のように従来の電圧制御器による２次側高圧安定化は電源電圧Ｅｂを制御する方法を使用した。これにより、図３の波形図に示したように、水平出力トランジスターＱ３に供給される電流Ｉｃがそのトランジスターの導通期間の間、Ｉｔｐほど増加する。図３でトランジスターＱ３はトレース期間の約１／２間隔で導通されるように設定されると仮定する。
【００１１】
又、図１の回路の各部に対応した波形図で実線Ａに示した波形はビーム電流負荷が加えられた状態を示したものであり、点線Ｂの波形は無負荷状態を示したものである。
【００１２】
又、ＩｄはダンパーダイオードＤｄを通じる電流の各時点における波形であり、ＬｉｐはフライバックトランスＴ１の１次側捲線に貯蔵されるエネルギー曲線を示す。
【００１３】
【発明が解決しようとする課題】
図３のダンパーダイオード波形Ｉｄで、ビーム電流が無負荷状態から負荷状態に、すなわち、負荷電力が増加する時、ダンパー期間ＴｄがＴ' ｄに減少することが知られる。
【００１４】
これを防止するため、水平出力トランジスターＱ３のデュティ比（Ｄｕｔｙｒａｔｅ）を増加しなければならなくなり、このようになると、ダンパーダイオードＤｄの電流Ｉｄが水平出力トランジスターＱ３に流入される現状が生じ、これは再びそのトランジスターＱ３の温度上昇を招来する問題が発生する。
【００１５】
その上、電圧制御器２０が別途に構成されるにより、水平回路あるいは高圧発生回路全体の規模は大きくなり、部品数が増加し、又、制作費用が上昇する短所がある。又、回路が広範囲な水平周波数で使用される時、直列レギュレーターのような電圧制御器は多くの電力消耗を要求するようになる問題点がある。
【００１６】
【課題を解決するための手段】
従って、本発明は上述した諸般問題点を解決するため提案されたものであり、水平回路の駆動をＰＷＭ方式にすることにより、フライバックトランスに供給電源を供給するための供給回路を制御し、フライバックエネルギーを回収して電源に供給することができるＣＲＴ用安定化高圧発生装置を提供することにその目的がある。
【００１７】
上述した目的を達成するために提案された本発明の特徴によると、陰極線管（ＣＲＴ）モニターでそれの水平回路とともに設置され、ＣＲＴにアノード電極電圧を供給する高圧発生回路において、スイッチング回路とＤＣ電圧を供給する電源端子とスイッチング回路の間に連結される１次捲線と、ＣＲＴとグラウンドの間に連結される２次捲線を持つフライバックトランスフォーマーと、スイッチング回路と前記フライバックトランスフォーマーに連結されるリトレースキャパシターと、リトレースキャパシターと並列に連結されるダンパーダイオード及び、ダンパーダイオードのダンピング区間とスイッチング回路のターンオン区間の間の区間中、自由振動のためのエネルギーを電圧に変換して電源端子側に供給するエネルギー復元手段を含むＣＲＴ表示装置用安定化高圧発生回路が提供される。
【００１８】
この特徴の望ましい実施形態において、エネルギー復元手段は前記電源端子と前記フライバックトランスフォーマーにカソードが連結されるブロッキングダイオードと、リトレースキャパシターとグラウンドの間に連結される１次捲線とブロッキングダイオードのアノードとグラウンドの間に連結される２次捲線を持つエネルギー復元トランスフォーマーを具備する高圧発生回路を含む。
【００１９】
この特徴の望ましい実施形態において、エネルギー復元トランスフォーマーにおける１次捲線と２次捲線の間の捲線比は、前記リトレースキャパシターがＤＣ電圧の折半以上に充電される時、ブロッキングダイオードが遮断領域にあるように設定される高圧発生回路を含む。
【００２０】
この特徴の望ましい実施形態において、捲線比が２以上である高圧発生回路を含む。
【００２１】
【発明の実施の形態】
以下、図４及び図７を参照して本発明の実施形態を詳細に説明する。図４には、本発明による高圧発生回路のブロック図は図示されている。図４を参照すると、高圧発生回路は水平回路と結合されており、ＣＲＴのアノードに印可される高圧ＨＶを発生するフライバックトランスフォーマーに安定された電源を供給する。高圧発生回路はＰＷＭ電源スイッチ１００、水平出力回路２００、エネルギー復元回路３００、電圧センサー４００、エラー検出器５００、そして、フライバックトランスフォーマーを含む。
【００２２】
詳細な回路は図５に図示されている。フライバックトランスフォーマーＴ１の１次側捲線はＤＣ電源Ｂ＋が印可される端子と水平出力トランジスターＱ１０の間に連結される。水平出力トランジスターＱ１０はフライバックトランスフォーマーＴ１と接地の間に連結され、電源Ｂ＋からの電流ＩｐをフライバックトランスフォーマーＴ１に供給させ、水平出力トランジスターＱ１０のドレーンとリトレースキャパシターＣｒで高圧フライバックあるいはリトレースパルス電圧を発生する。又、のこぎり波形の水平偏向電流が周期的な水平走査のために水平出力トランジスターＱ１０のドレーンと結合された水平偏向側から発生する。偏向回路は図面を簡略にするため図示されていない。リトレースキャパシターＣｒは水平出力トランジスターＱ１０と並列連結される。ダンパーダイオードＤｄはトランジスターＱ１０のドレーンからの最小電圧をほとんど接地電圧レベルに制御する。
【００２３】
水平出力トランジスターＱ１０のベースはパルス幅変調機（ＰＷＭ）を含む電源スイッチ１１０と連結される。トレース区間の間、電子ビームが水平にスキャンすると、水平出力トランジスターＱ１０がターンオンされ、リトレース区間の間にはＱ１０がターンオフされる。電源スイッチ１１０は出力トランジスターＱ１０の動作スイッチングを制御し、パルス幅変調信号をエラー検出器５００からのエラー検出信号に応答して、水平出力トランジスターのベースに印可させる。これにより、フライバックトランスフォーマーＴ１の２次側捲線ＤＣ電圧とビーム電流が増加すればするほど、水平出力トランジスターＱ１０のターンオン区間が減らされる。
【００２４】
フライバックトランスフォーマーＴ１の１次、２次側Ｎｐ、Ｎｓの適合な捲線比により、高圧たとえば、２５−３３ＫＶがトランスフォーマーＴ１の２次側から発生し、ダイオードを通じて、整流されＣＲＴ６００のアノード電圧ＨＶが発生される。２次側の高圧ＨＶは電圧センサー４００の抵抗Ｒ１０、Ｒ１２により分圧され、パルス幅変調機１１０の制御入力端子に供給されるエラー検出信号Ｅｄを発生させるためにエラー検出器内で基準電圧Ｖｒｅｆと比較される。エラー検出器５００は動作増幅器ＯＰ１０を含む。
【００２５】
エネルギー復元トランスフォーマーＴ２はリトレースキャパシターＣｒと接地端子の間に連結される。エネルギー復元トランスフォーマーＴ２の１次側はフライバックトランスフォーマーＴ１の１次側からの電流通路及びＣｒと直列連結される。エネルギー復元トランスフォーマーＴ２は１次と２次側Ｎｒｇｐ、Ｎｒｇｓ間の前もって定められた捲線比を持ち、２次側の出力端子がダイオードＤｒｇを通じて電源Ｂ＋と連結される。
【００２６】
動作中に、水平出力トランジスターＱ１０のドレーンとリトレースキャパシターＣｒでフライバックあるいはリトレースパルス電圧Ｖｃが発生する。フライバックパルス電圧のピーク値Ｖｃｐは電源電圧Ｅｂを基礎にして次の式のように得られる。
【００２７】
【数２】
【００２８】
フライバックトランスフォーマーＴ１の２次側で発生された高圧ＨＶはＶｃ（Ｎｓ／Ｎｐ）値になる。又、数学式２で、ＨＶはＴｏｎ区間により調節可能であることが知られる。このような方法はダンパーダイオードＤｄのダンパー区間ＴｄにＴｏｎ時間が重ならない時だけ可能である。
【００２９】
リトレース区間Ｔｒの間、供給されるエネルギーはＪｔｐ−Ｊｏになり、この値からダンパー区間は次の式のように計算されることができる。
【００３０】
【数３】
【００３１】
万一、ダンパー区間Ｔｄが完了されると、ＴｄとＴｏｎの間の時間区間の間Ｔｆ、図６に図示されたフライバックあるいはリトレース電圧Ｖｃ上にフリーオシレーション（自由振動）が発生する。この自由振動はトランスフォーマーＴ２の１次側を通じてリトレースキャパシターＣｒのチャージングによりエネルギーが供給されることによって生じる。又、自由振動はトランジスターＱ１０の調節区間が始まると終わり、リトレースキャパシターＣｒに貯蔵された電荷がトランジスターＱ１０の放電通路を通じてくぐり抜ける。
【００３２】
リトレースキャパシターＣｒに貯蔵されたエネルギーは高電圧Ｖｃ発生回路のエネルギー損失を減らすために復元されなければならない。本発明によると、自由振動が発生する時ごとに、エネルギー復元トランジスターＴ２の２次側から発生された電圧ＶｒｇがダイオードＤｒｇにより整流され、１次と２次回帰電流Ｉｒｇにより、エネルギーが電源Ｂ＋に戻る。
【００３３】
しかし、このような場合、エネルギー復元トランスフォーマーＴ２の２次側電圧Ｖｒｇも、又、リトレース区間の間に、１次と２次側Ｎｒｇｐ、Ｎｒｇｓの間の捲線比が該当回帰電流Ｉｒｇの発生を防止するように決定されなければならない。
【００３４】
例えば、万一、リトレースキャパシターＣｒが電源電圧Ｅｂの半分以上の値に充電され、エネルギー復元が遂行されると、電圧ＶｒｇがリトレースキャパシターＣｒの放電時、ダイオードＤｒｇが遮断領域になるように次の式により指定されなければならない。
【００３５】
【数４】
【数５】
【００３６】
【数６】
【００３７】
【数７】
【数８】
図７は高圧発生回路からの上のようなエネルギー収集スキム（ｅｎｅｒｇｙｃｏｌｌｅｃｔｉｏｎ ｓｃｈｅｍｅ）を見せる波形図である。前の数式を満足させるエネルギー復元トランスフォーマーＴ２を設計するにしろ、電源供給機により提供されたフライバックトランスフォーマーＴ２を設計するにしろ、電源供給機により提供されたフライバックトランスフォーマーＴ１の１次側ＮｐリトレースキャパシターＣｒに貯蔵されたエネルギーを制御することができる。従って、水平出力トランジスターＱ１０に流れる電流Ｉｃを制御するにより、電源供給機から供給される電流大部分がトランジスターＱ１０で消耗されるように制御することが可能である。又、本発明によると、フライバックトランスフォーマーのエネルギー効率を増加させること以外にも水平出力トランジスターからの温度上昇を防止することができる。
【００３９】
【発明の効果】
以上で説明したような本発明の高電圧発生回路はフライバックトランスフォーマーの１次側電源を制御する電圧制御器を必要としないので、ＣＲＴモニターの水平回路の効果的な設計ができるようになる。
【図面の簡単な説明】
【図１】従来の実施形態によるＣＲＴ高圧発生回路を図示した図面。
【図２】従来の実施形態によるＣＲＴ高圧発生回路で電圧制御部の例を図示した回路図。
【図３】図１に図示された従来のＣＲＴ高圧発生回路の各部分の信号波形を示した図面。
【図４】本発明の１実施形態によるＣＲＴ高圧発生回路のブロック図。
【図５】図４のＣＲＴ高圧発生回路を詳細に図示した回路図。
【図６】図５のＣＲＴ高圧発生回路のスイッチング信号制御による出力信号の関係を示した波形図。
【図７】図５のＣＲＴ高圧発生回路のエネルギー回数方法を示した波形図。
【符号の説明】
１００ パルス幅変調機
２００ 水平出力回路
３００ エネルギー復元回路
４００ 電圧感知部
５００ エラー検出器
６００ ＣＲＴ
Ｔ１ フライバックトランス
Ｑ１０ 水平出力トランジスター
Ｔ２ エネルギー復元トランス
Ｄｒｇ エネルギー復元ダイオード
Ｄｄ ダンパーダイオード
Ｃｒ リトレースキャパシター
ＯＰ１０ 演算増幅器
Claims (4)
- 陰極線管（ＣＲＴ）モニターでそれの水平回路とともに設置され、前記ＣＲＴにアノード電極電圧を供給する高圧発生回路において、
スイッチング回路と、
ＤＣ電圧を供給する電源端子と前記スイッチング回路の間に連結される１次捲線と、前記ＣＲＴとグラウンドの間に連結される２次捲線を持つフライバックトランスフォーマーと、
前記スイッチング回路と前記フライバックトランスフォーマーに連結されるリトレースキャパシターと、
前記リトレースキャパシターと並列に連結されるダンパーダイオードと、
前記電源端子と前記フライバックトランスフォーマーにカソードが連結されるブロッキングダイオードと、前記リトレースキャパシターとグラウンドの間に連結される１次捲線と前記ブロッキングダイオードのアノードとグラウンドの間に連結される２次捲線を持つエネルギー復元トランスフォーマーを具備するエネルギー復元手段と、
を備え、
前記エネルギー復元手段は、前記ダンパーダイオードのダンピング区間と前記スイッチング回路のターンオン区間の間の区間中、自由振動のためのエネルギーを電圧に変換して前記電源端子側に供給することを特徴とする高圧発生回路。 - 前記エネルギー復元トランスフォーマーにおける１次捲線と２次捲線の間の捲線比は、前記リトレースキャパシターが前記ＤＣ電圧の折半以上に充電される時、前記ブロッキングダイオードが遮断領域にあるように設定されることを特徴とする請求項１に記載の高圧発生回路。
- 前記捲線比は２以上であることを特徴とする請求項２に記載の高圧発生回路。
- 前記スイッチング回路はトランジスターと、パルス幅変調制御回路を具備することを特徴とする請求項１に記載の高圧発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P54470 | 1996-11-15 | ||
| KR1019960054470A KR100190538B1 (ko) | 1996-11-15 | 1996-11-15 | Crt편향신호제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10164387A JPH10164387A (ja) | 1998-06-19 |
| JP3646764B2 true JP3646764B2 (ja) | 2005-05-11 |
Family
ID=19482075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31562897A Expired - Fee Related JP3646764B2 (ja) | 1996-11-15 | 1997-11-17 | Ｃｒｔ表示装置用安定化高圧発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5952795A (ja) |
| JP (1) | JP3646764B2 (ja) |
| KR (1) | KR100190538B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990030271U (ko) * | 1997-12-30 | 1999-07-26 | 윤종용 | 디스플레이장치의 수평 드라이브 회로 |
| JP3298624B2 (ja) * | 1999-01-19 | 2002-07-02 | 船井電機株式会社 | スイッチング電源 |
| KR100471058B1 (ko) * | 2001-10-23 | 2005-03-08 | 삼성전자주식회사 | 디스플레이장치 |
| KR100534114B1 (ko) * | 2003-07-03 | 2005-12-08 | 삼성전자주식회사 | Ｃｒｔ 디스플레이장치 |
| KR101734734B1 (ko) | 2015-12-31 | 2017-05-11 | 현대자동차주식회사 | 정비 편의성을 증대한 서랍식 에어클리너와 흡기시스템 및 차량 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744648B2 (ja) * | 1982-12-08 | 1995-05-15 | 池上通信機株式会社 | 高圧安定回路 |
| WO1993000765A1 (en) * | 1991-06-26 | 1993-01-07 | Toshihiko Furukawa | Stabilized high voltage power supply circuit |
| KR0136037B1 (ko) * | 1994-08-30 | 1998-04-27 | 김광호 | 모니터의 수평사이즈 조절장치 |
| JP3401357B2 (ja) * | 1995-02-23 | 2003-04-28 | パイオニア株式会社 | 水平サイズ安定化回路 |
| KR0150384B1 (ko) * | 1995-05-31 | 1998-10-15 | 배순훈 | 고압안정화회로 |
| KR100202313B1 (ko) * | 1996-03-28 | 1999-06-15 | 김광호 | 고압 안정화 회로 |
-
1996
- 1996-11-15 KR KR1019960054470A patent/KR100190538B1/ko not_active IP Right Cessation
-
1997
- 1997-11-17 JP JP31562897A patent/JP3646764B2/ja not_active Expired - Fee Related
- 1997-11-17 US US08/958,708 patent/US5952795A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100190538B1 (ko) | 1999-06-01 |
| JPH10164387A (ja) | 1998-06-19 |
| US5952795A (en) | 1999-09-14 |
| KR19980036001A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0414184B1 (en) | High voltage regulator circuit for picture tube | |
| KR0149670B1 (ko) | 고전압 발생 회로 | |
| JP3646764B2 (ja) | Ｃｒｔ表示装置用安定化高圧発生回路 | |
| KR100202313B1 (ko) | 고압 안정화 회로 | |
| US5615092A (en) | Switching power supply regulator with an inductive pulse circuit | |
| KR100669952B1 (ko) | 영상 표시 장치용 고전압 전원 | |
| US4572993A (en) | Television deflection circuit with raster width stabilization | |
| JP2651820B2 (ja) | 映像表示装置用偏向回路 | |
| US5278746A (en) | High voltage generator | |
| EP1135927B1 (en) | Dynamic s-correction | |
| US4812719A (en) | High voltage regulator in a television apparatus | |
| KR19990023649A (ko) | 수평 편향 회로 | |
| KR20010013971A (ko) | 수평편향회로 | |
| JP2993361B2 (ja) | 水平偏向高圧発生回路 | |
| JPH11127364A (ja) | 水平偏向回路 | |
| KR100202950B1 (ko) | 모니터의 고압 피드백 안정화 회로 | |
| EP0527471B1 (en) | High voltage generator | |
| JP3858815B2 (ja) | 陰極線管装置 | |
| KR19990061597A (ko) | 모니터의 스캔 b＋전압 생성회로 | |
| KR19990061610A (ko) | 모니터의 수평 편향회로 | |
| KR970067524A (ko) | 수평 편향 출력 회로 | |
| JPH05328157A (ja) | 高電圧発生回路 | |
| JPH0993454A (ja) | 水平偏向高圧発生回路 | |
| JP2000102250A (ja) | 高圧電力制限回路 | |
| KR20000028432A (ko) | 다중모드 모니터에 있어서 수평구동트랜스포머의 전압보상회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20090908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |