KR0149670B1 - 고전압 발생 회로 - Google Patents

Abstract

내용없음

Description

고전압 발생 회로

제1도는 본 발명의 한 실시예를 나타내는 고전압 발생 회로도.

제2도는 플라이백 펄스의 설명도.

제3a도, 제 3b도 및 제 3c도는 플라이백 동작을 설명하는 회로도.

제4도는 제1도의 동작파형을 나타내는 설명도.

제5a도는 스위칭 오프시의 전류를 나타내는 설명도.

제5b도는 플라이백 펄스의 파고치에 대한 설명도.

제6도는 종래 고전압 발생회로의 일예를 나타내는 배선도.

제7도는 텔레비젼 화면의 설명도.

* 도면의 주요부분에 대한 부호의 설명

11 : 스위칭 트랜지스터 12,13 : 제1,제2 다이오드

14 : 플라이백 트랜스 15 : 출력 트랜지스터

16 : 댐퍼 다이오드 17 : 공진용의 콘덴서

[산업상의 이용분야]

본 발명은 전원에서 공급되고 있는 직류 전압을 승압하여 고전압을 얻을 때 유용한 고전압 발생회로에 관한 것이다.

[발명의 개요]

본 밞명의 고전압 발생회로는 전원에서 공급되고 있는 에너지를 변환용의 스위칭 트랜지스터에서 단속하여 LC 공진회로에 전자 에너지 또는 정전 에너지로서 축적하고, 이 LC공진회로에 축적된 전자 에너지를 플라이백 기간에 트랜스를 거쳐 출력하도록한 고전압 발생회에 있어서, 고전압 발생회로에 공급하는 전압을 고전압 발생회로의 트레이스 가간에서 오프되는 스위칭 트랜지스터에 의하여 단속 제어 하고, 고전압 발생회로의 공진회로에 축적되는 전기 에너지 량을 제어하고 있으므로, 트랜스를 거쳐 출력되는 고압 펄스 전압의 레벨을 일정하게 하는 정전압 특성의 응답성을 향상하고 부품점수가 적은 고전압 발생회로를 구성할 수 있다.

[종래 기술]

텔레비젼 수상기의 음극선관(CRT)에는 애노드 전압으로서 수 10KV의 전압을 가할 필요가 있다.

이러한 고전압은 통상 수평출력회로에서 발생하는 플라 이백 펄스를 승압하여 정류함으로서 얻을 수 있지만, 최근의 텔레비젼 수상기에서는 수평출력회로와 같은 회로 방식을 사용한 별개의 고전압 발생회로에서 얻어지는 고전압 펄스를 승압 정류해서, 30KV정도의 고전압의 애노드 전압을 가하도록 하고 있다.

제6도는 이러한 고전압 발생회로의 종래예를 나타낸 것이고, 1은 전압 +B가 공급되어 있는 쵸크 코일, 2는 스위칭 트랜지스터, 3은 정류 다이오드, 4는 평활 콘덴서, 5는 플라이백 트랜스, 6은 펄스발생용의 트랜지스터(이하, 출력 트랜지스터라한다), 7은 댐퍼 다이오드, 8은 공진 콘덴서이다.

플라이백 트랜스(5)의 1차 권선(L₁)에 발생하는 플라이백 펄스는 2차 권선(L₂)에서 승압하고, 고압 정류회로(9)에서 직류로 변환되어 음극선관(CRT)의 애노드 전압으로서 공급되고 있다.

10은 애노드 전압을 펄스폭 변조하고, 상기 스위칭 트랜지스터(2)의 단속 제어를 행하는 제어회로이다.

이 종래예는 쵸크코일(1), 스위칭 트랜지스터(2), 정류다이오드(3), 평활 콘덴서(4)에 의하여 구성되어 있는 펄스제어형 전원 레귤레이터의 직류 출력 전압을 플라이백트랜스(5), 스위칭 트랜지스터(6), 댐퍼 다이오드(7), 공진콘덴서(8)로 이루어지는 고전압 발생회로에 공급해서, 예를들면, 고전압의 출력 레벨이 높게 되었을때는 펄스 제어형 전원 레귤레이터의 직류 출력을 내리도록 제어해서, 고전압의 출력레벨이 항시 일정하게 되도록 제어하는 것이다.

[발명이 해결하고자 하는 문제점]

그러나, 상술했듯이 고전압 발생회로에서는 펄스 제어형 전원 레귤레이터에 의하여 직류 츨력 전압치를 제어해서, 플라이백트랜스(5)에서 발생하고 있는 플라이백 펄스의 레벨을 콘트롤하도록 하고 있으므로 고가인 쵸크코일(1) 및 대용량의 평활콘덴서(4)가 필요하게 되는 고가격을 초래하는 문제가 있다.

또, 고전압 출력 레벨이 변동하였을때에, 이 변동에 추종하여, 신속하게 펄스 제어형 전원 레귤레이터의 직류 츨력을 변화시키는 것이 곤란하고, 고압 레귤레이션의 향상을 예측할 수 없다.

그 때문에, 예를 들면 제7도에 나타나듯이 텔레비젼 화면 A중에 휘도레벨이 높은 백색 부분(W)이 있으면, 이 휜 부분(A)에서 CRT에 큰 비임 전류가 흐르고, 고전압이 저하하였을 때, 고전압을 빠른 시간으로 회복시키는 것이 불가능하게 되며, 화면의 흰부분(W)의 윤곽선이 점선으로 나타나듯이 넓게되어, 화질을 열화한다는 문제가 있었다.

[문제점을 해결하기 위한 수단]

본 발명은 이러한 문제점에 감안하여된 것이고, 플라이백 방식으로 고전압 펄스를 발생하도록한 고전압 발생회로에 있어서, 그 공급전원회로에 고전압 발생회로의 트레이스 기간에서 온에서 오프로 반전하도록한 스위칭 트랜지스터를 설치하고, 이 스위칭 트랜지스터에 의하여 고전압 발생회로의 공진회로에 축적되는 전기 에너지를 제어하도록 구성한 것이다.

[작용]

본 발명의 고전압 발생회로는 플라이백 펄스를 발생한 후의 댐퍼 가간을 피하여, 고전압 발생회로에 공급되는 전원 에너지량의 제어를 행하도록 함으로, 고전압 출력레벨의 변동에 대하여 추종성이 양호한 출력전압의 제어를 행할 수 있다.

[실시예]

제1도는 본 발명의 고전압 발생회로에 대한 한 실시예를 나타내는 것이고, 11은 콜렉터에 전원 +B이 접속되어 있는 스위칭 트랜지스터, 12, 13은 제1 및 제2다이오드이다.

스위칭 트랜지스터(11)의 에미터는 고전압 발생 회로를 구성하는 플라이백 트랜스(14), 고전압 펄스를 발생하는 스위칭 트랜지스터(이하, 출력 트랜지스터라 한다) (15), 댐퍼 다이오드(16), 공진 콘덴서(17)에 공급되어 있다. 공진용의 콘덴서(17)는 플라이백 기간에 플라이백 트랜스(14)와 공진하여, 고압의 펄스를 발생하는 것이다.

그리고, 이 실시예에서는 플라이백 트랜스(14)의 1차권선(L₁)에 발생하는 고압의 펄스출력을 승압하는 2차 권선(L₂)의 전압은 다이오드(18)에 의하여 정류되고, CRT의 애노드 전압으로 되어 있다.

도면부호(19)는 애노드 전압을 분압하는 저항기이고, 분압된 전압은 버퍼엄(20)을 거쳐 제1비교기(21)에 공급되고, 기준전압(Er)과 비교된다. 제1비교기(21)의 출력은 제어전압(SDC)으로서 제2비교기(23)에 공급되고 그 출력이 상기스위칭 트랜지스터(11)의 단속 제어를 행한다.

제2비교기(23)의 다른쪽 단자에SMS 수평 드라이브 펄스(HD)를 시프트하고, 램프 파형을 구성하는 파형 성형 회로(22)의 출력이 입력되어 있으며, 후에 서술하듯이 제2비교기(23)에서 고전압의 레벨에 대응하여 펄스폭이 변조된 제어신호(PWM)가 출력되어, 드라이브회로(24)를 거쳐 스위칭 트랜지스터(11)에 공급되어 있다.

고전압 발생회로의 동작은 제2도 및 제3도에서 설명하듯이 종래 수평출력회로의 동작과 유사하며, 출력 트랜지스터(15)가 오프로 되어 있는 기간에 플라이백 펄스를 발생하는 것이다.

즉, 전원+B가 플라이백 트랜스(14)에 공급되어 있는 상태에서 출력 트랜지스터(15)가 온으로 되어 있는 트레이스기간(트랜지스터 기간이라고도 한다)(t₁∼ t₂)사이에서는 서서히 증가하는 콜렉터 전류(ic)가 제3A도에 나타나듯이 흐르고, 플라이백 트랜스(14)의 1차 권선(L₁)에 전자기 에너지가 축적된다.

이 전자기 에너지는 다음에 출력 트랜지스터(15)가 오프로 동작되면, 플라이백 기간(t₂∼ t₃)사이에서 제3B도에 나타나듯이 공진 콘덴서(17)를 충전하는 공진전류(ir)를 발생하고, 이 공진전류(ir)에 의하여 플라이백 트랜스(14)의 2차측에 고전압의 플라이백 펄스(PF)를 발생한다.

또, 공진전류(ir)의 극성이 반전하고, 공진 콘덴서(17)의 정전 에너지가 플라이백 트랜스(14)의 전자기 에너지로 변환되면, 제3C도에 나타나듯이 댐퍼 다이오드(16)가 온으로 되고, 댐퍼기간(t₃∼t₄)사이에서 댐퍼 전류(id)가 흐른다.

이하, 같은 동작을 반복함으로서 플라이백 트랜스(14)의 코일에 톱니상파가 흐르고, 플라이백 기간에는 플라이백 펄스 (PF)가 발생하지만, 이 플라이백 펄스(PF)의 파고치는 제2도에 나타내듯이 교번 신호의 0 레벨 기준선의 상하의 면적 S₁, S₂가 같게 되도록 하는 값이 된다.

즉, 출력 트랜지스터(15)가 온인 트랜지스터 기간(t₁∼ t₂)사이에 축적된 전자기 에너지가 큰마큼, 높은 레벨의 펄스가 발생한다.

그래서, 본 발명에서는 스위칭 트랜지스터(11)의 단속 제어에 의햐여 플라이백 트랜스(14)에 축적되는 전자기 에너지의량을 제어해서, 고전압 출력 레벨을 제어하도록 하고 있다.

제4도는 제1도의 고전압 발생회로의 동작을 나타내는 신호파형도이다.

이 파형도에서 HD는 동기신호에서 형성된 수평 드라이브펄스, HD(τ)는 수평 드라이브 펄스(HD)를 시간(τ)만큼 지연한 신호이고, 이 신호HD(τ)에 의하여 램프 신호(SS)가 형성되어 있다.

램프 신호(SS)는 제1비교기(21)에서 출력되는 전압(SDC)가 비교되며, 전압(SDC)의 크기로서 펄스폭 변조된제어신호(PWM)을 형성한다, 그리고 이 제어 신호(PWM)에 의하여 스위칭 트랜지스터(11)에 베이스 전류(ib)가 공급되고, 스위칭 트랜지스터(11)가 온.오프 제어되어 그 출력전압(V₁)이 플라이백 트랜스(14)에 공급된다.

출력 트랜지스터(15)는 수평 드라이브 펄스(HD)로 적어도 플라이백 기간에 오프로되도록 반전되고, 상술하듯이 플라이백 트랜스(14)에 플라이백 펄스를 발생한다.

스위칭 트랜지스터(11)의 출력전압(V₁)은 플라이백 기간이 시작하기 전에 차단시키도록 제어되어 있으므로, 시점(to)에서 플라이백 트랜스(14)에 유입하고 있던 콜렉터전류(ic)는 제5A도에 나타나듯이 이 시점 에서 제2다이오드(13)를 경유하여 흐르게 된다.

그 때문에, 제5B도에 나타나듯이 출력전압(V₁)이 공급되는 기간(ta)이 스위칭 트랜지스터(11)를 제어함으로서 시간(tc)으로 감소하면, 플라이백 트랜스(14)에 축적되는 전자기 에너지(면적 EL)은 점선으로 나타나듯이 감소하고, 이 기간이 tb로 연장하면, 플라이백 트랜스(14)에 축적되는 전자기 에너지가 일점쇄선으로 나타내도록 증대한다.

플라이백 트랜스(14)에 축적되는 전자기 에너지의 량에 의하여 플라이백 펄스의 높이도 제5B도에 나타나듯이 변화함으로, 제1도의 실시예에서 볼 수 있듯이 고전압 출력 레벨에 의하여 제어신호(PWM)의 펄스폭이 변화 하도록 구성하면, CRT에 공급되는 고전압이 항시 일정하게 되도록 제어된다.

그런데, 본 발명의 경우는 댐퍼 기간에서는 항시 직류출력이 스위칭 트랜지스터(11)에서 공급되고, 트랜지스터 기간에서 스위칭 트랜지스터(11)가 오프로 되도록 제어되므로, 특히 댐퍼 기간에서 비임 전류가 변동했을때에서도 고전압 출력이 크게 변동하지 않는 뛰어난 특성이 있다.

즉, 댐퍼 기간에는 항시 플라이백 트랜스의 일단에 출력전압(V₁)이 공급되어 있으므로, 이 기간에서 손실되는 공진 회로의 축적 에너지는 작게되며, 고전압 출력 레벨의 변동을 작게하고 있다.

[발명의 효과]

이상 설명했듯이, 본 발명의 고전압 발생회로는 댐퍼다이오드가 도통하는 댐퍼 기간에서 온으로 되어 있으며, 출력트랜지스터가 도통하고 있는 트랜지스터 기간에 오프되도록 제어되는 스위칭 트랜지스터를 갖추고, 이 스위칭 트랜지스터에 의하여, 공진회로에 축적되는 전기 에너지량을 제어하고 있으므로, 고전압 출력 레벨의 변동에 대하여 신속하게 응답하여 일정의 고전압을 얻을 수 있다는 효과를 나타낸다.

Claims (2)

1. 전원회로에서 공급되는 전원 에너지를 트랜지스터 기간중에 LC 공진회로에 축적하고, 상기 LC 공진회로의 공진 주파수로서 정하는 플라이백 기간에 상기 LC 공진 회로에 축적된 전기 에너지를 고압의 펄스 전압으로 변환하여 출력하는 고전압 발생회로에 있어서, 상기 전원회로에 스위칭 트랜지스터를 설치하고, 그 스위칭 트랜지스터를 적어도 고전압 발생회로의 댐퍼 기간에서 온, 트랜지스터 기간에서 오프되도록 제어하는 것에 의하여, 고전압 출력 레벨을 제어하도록 한 것을 특징으로 하는 고전압 발생회로.
2. 제1항에 있어서, 스위칭 트랜지스터가 오프로 되는 타이밍을 고전압 출력 레벨에 대응하게 제어해서, 정전압 특성을 얻도록 한 것을 특징으로 하는 고전압 발생회로.

Images