JP3646344B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3646344B2 JP3646344B2 JP10584595A JP10584595A JP3646344B2 JP 3646344 B2 JP3646344 B2 JP 3646344B2 JP 10584595 A JP10584595 A JP 10584595A JP 10584595 A JP10584595 A JP 10584595A JP 3646344 B2 JP3646344 B2 JP 3646344B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- sense amplifier
- reset
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ダイナミック・ランダム・アクセス・メモリ（以下、ＤＲＡＭという）等、データセンス時、選択されたメモリセルにより生じる対をなすビット線間の電位差を差動増幅するセンスアンプを有してなる半導体記憶装置に関する。
【０００２】
【従来の技術】
従来、ＤＲＡＭとして、センスアンプを左右に配列された２個のビット線対に共用されるように構成されてなるＤＲＡＭ、いわゆる、シェアード型のＤＲＡＭが知られており、図７は、その一例の要部を示している。
【０００３】
図７中、ＢＬA、／ＢＬAは対をなすビット線、１はデータ入出力端をビット線ＢＬA又はビット線／ＢＬAに接続された複数のメモリセルが配列されてなるメモリセル列である。
【０００４】
また、ＢＬB、／ＢＬBも対をなすビット線、２はデータ入出力端をビット線ＢＬB又はビット線／ＢＬBに接続された複数のメモリセルが配列されてなるメモリセル列である。
【０００５】
また、３はビット線ＢＬA、／ＢＬAをプリチャージ電圧ＶＰＲにリセットするビット線リセット・ショート回路、４はビット線ＢＬB、／ＢＬBをプリチャージ電圧ＶＰＲにリセットするビット線リセット・ショート回路である。
【０００６】
なお、この例では、プリチャージ電圧ＶＰＲは、電源電圧Ｖｉｉの１／２とされている。
【０００７】
また、５はビット線ＢＬA、／ＢＬA側に出力されたデータを選択的に転送するためのビット線トランスファ回路、６はビット線ＢＬB、／ＢＬB側に出力されたデータを選択的に転送するためのビット線トランスファ回路である。
【０００８】
また、７はビット線ＢＬA、／ＢＬA及びビット線ＢＬB、／ＢＬBに共用されるセンスアンプ、即ち、データセンス時、ビット線ＢＬA、／ＢＬA間の電位差又はビット線ＢＬB、／ＢＬB間の電位差を増幅するセンスアンプである。
【０００９】
また、８はセンスアンプ７の電源電圧をなすセンスアンプ駆動電圧ＰＳＡ、ＮＳＡをセンスアンプ駆動電圧線９、１０に出力してセンスアンプ７を駆動するセンスアンプ駆動回路である。
【００１０】
また、１１はセンスアンプ７で増幅されたデータを選択的に転送するためのコラム選択回路であり、１２、１３はコラム選択信号ＣＬにより導通、非導通が制御されるｎＭＯＳトランジスタである。
【００１１】
また、ＤＢ、／ＤＢはセンスアンプ７を含む複数のセンスアンプにより共用されるデータバスである。
【００１２】
また、図８は、メモリセル列１、ビット線リセット・ショート回路３、ビット線トランスファ回路５、センスアンプ７及びセンスアンプ駆動回路８の構成を示す回路図である。
【００１３】
ここに、メモリセル列１において、１５はメモリセルであり、１６は電荷蓄積用のキャパシタ、１７はワード線ＷＬにより導通、非導通が制御される電荷入出力用のｎＭＯＳトランジスタ、ＶＣＰ（＝１／２・Ｖｉｉ）はセルプレート電圧である。
【００１４】
また、ビット線リセット・ショート回路３において、１８、１９はビット線リセット・ショート信号ＢＲＳにより導通、非導通を制御されて、ビット線ＢＬA、／ＢＬAにプリチャージ電圧ＶＰＲを供給するｎＭＯＳトランジスタである。
【００１５】
また、２０はビット線リセット・ショート信号ＢＲＳにより導通、非導通を制御されて、ビット線ＢＬA、／ＢＬAをショートするためのｎＭＯＳトランジスタである。
【００１６】
また、ビット線トランスファ回路５において、２１、２２はビット線トランスファ信号ＢＴにより導通、非導通が制御されるｎＭＯＳトランジスタである。
【００１７】
また、センスアンプ７は、差動増幅を行うフリップフロップ回路により構成されており、２３、２４はプルアップ用のｐＭＯＳトランジスタ、２５、２６はプルダウン用のｎＭＯＳトランジスタである。
【００１８】
また、センスアンプ駆動回路８において、２７、２８はプリラッチ・イネーブル信号ＰＬＥにより導通、非導通を制御されて、プリチャージ電圧ＶＰＲをセンスアンプ駆動電圧線９、１０に供給するｎＭＯＳトランジスタである。
【００１９】
また、２９はラッチ・イネーブル信号ＬＥＰにより導通、非導通を制御されて、センスアンプ駆動電圧線９に対してセンスアンプ駆動電圧ＰＳＡとして電源電圧Ｖｉiを供給するｐＭＯＳトランジスタ、３０は電源電圧Ｖｉｉを供給するＶｉｉ線である。
【００２０】
また、３１はラッチ・イネーブル信号ＬＥＮにより導通、非導通を制御されて、センスアンプ駆動電圧線１０に対してセンスアンプ駆動電圧ＮＳＡとして接地電圧ＶＳＳを供給するｎＭＯＳトランジスタである。
【００２１】
図９は、このＤＲＡＭの動作を示す波形図であり、メモリセル１５に高レベル（以下、Ｈレベルという）が記憶されており、読出し時、このメモリセル１５が選択される場合を示している。
【００２２】
ここに、図９Ａはワード線ＷＬの電圧、図９Ｂはビット線リセット・ショート信号ＢＲＳ、図９Ｃはビット線トランスファ信号ＢＴ、図９Ｄはラッチ・イネーブル信号ＬＥＰ、ＬＥＮ、図９Ｅはプリラッチ・イネーブル信号ＰＬＥ、図９Ｆはセンスアンプ駆動電圧ＰＳＡ、ＮＳＡ、図９Ｇはビット線ＢＬA、／ＢＬAの電圧を示している。
【００２３】
即ち、このＤＲＡＭにおいては、リセット時、ワード線ＷＬの電圧＝低レベル（以下、Ｌレベルという）とされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５は、ビット線ＢＬAと電気的に切り離されている。
【００２４】
また、ビット線トランスファ信号ＢＴ＝Ｈレベルとされており、ビット線トランスファ回路５においては、ｎＭＯＳトランジスタ２１、２２＝導通状態とされている。
【００２５】
また、この場合、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされている。
【００２６】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAは、プリチャージ電圧ＶＰＲにされている。
【００２７】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされている。
【００２８】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされている。
【００２９】
ここに、読出し時、メモリセル１５が選択される場合には、まず、ビット線リセット・ショート信号ＢＲＳ＝Ｌレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝非導通状態とされ、ビット線ＢＬA、／ＢＬAに対するプリチャージ電圧ＶＰＲの供給が遮断される。
【００３０】
その後、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝非導通状態とされる。
【００３１】
その後、ワード線ＷＬの電圧＝Ｈレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝導通状態とされ、この結果、ビット線ＢＬAの電圧は、プリチャージ電圧ＶＰＲから僅かに上昇し、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲを維持する。
【００３２】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｈレベルとされる。
【００３３】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝非導通状態、ｐＭＯＳトランジスタ２９＝導通状態、ｎＭＯＳトランジスタ３１＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝電源電圧Ｖｉｉ、センスアンプ駆動電圧ＮＳＡ＝接地電圧ＶＳＳとされる。
【００３４】
この場合、ビット線ＢＬAの電圧はプリチャージ電圧ＶＰＲから僅かに上昇しており、ビット線／ＢＬAの電圧はプリチャージ電圧ＶＰＲを維持していることから、センスアンプ７においては、ｐＭＯＳトランジスタ２３がｐＭＯＳトランジスタ２４よりも導通状態に近い状態になると共に、ｎＭＯＳトランジスタ２６がｎＭＯＳトランジスタ２５よりも導通状態に近い状態となる。
【００３５】
この結果、ビット線ＢＬAには、センスアンプ駆動電圧線９からｐＭＯＳトランジスタ２３を介して電荷が供給され、プリチャージ電圧ＶＰＲから僅かに上昇しているビット線ＢＬAの電圧は、電源電圧Ｖｉｉに向かって上昇し始める。
【００３６】
これに対して、ビット線／ＢＬAからは、ｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線１０に電荷が引き抜かれ、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲから接地電圧ＶＳＳに向かって下降し始める。
【００３７】
この結果、センスアンプ７は差動増幅動作を行い、ｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ２６は導通状態に向かい、ｐＭＯＳトランジスタ２４及びｎＭＯＳトランジスタ２５は非導通状態に向かう。
【００３８】
そして、ｐＭＯＳトランジスタ２３＝導通状態、ｐＭＯＳトランジスタ２４＝非導通状態、ｎＭＯＳトランジスタ２５＝非導通状態、ｎＭＯＳトランジスタ２６＝導通状態、ビット線ＢＬAの電圧＝電源電圧Ｖｉｉ、ビット線／ＢＬAの電圧＝接地電圧ＶＳＳとなる。
【００３９】
このビット線ＢＬA、／ＢＬAの電圧状態は、コラム選択回路１１のｎＭＯＳトランジスタ１２、１３を介してデータバスＤＢ、／ＤＢに転送される。
【００４０】
その後、リセット時になると、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５がビット線ＢＬAから電気的に切り離される。
【００４１】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされる。
【００４２】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされる。
【００４３】
その後、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAはプリチャージ電圧ＶＰＲにプリチャージされ、ビット線ＢＬA、／ＢＬAはリセットされる。
【００４４】
また、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされる。
【００４５】
【発明が解決しようとする課題】
ここに、図７（図８）に示す従来のＤＲＡＭにおいては、高集積化に伴い、ビット線の負荷が重くなっており、リセット時、ビット線のプリチャージにかなりの時間がかかり、アクセス終了後の次のアクセスを高速に行うことができないという問題点があった。
【００４６】
ここに、例えば、ビット線リセット・ショート回路３を構成するｎＭＯＳトランジスタ１８〜２０等、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを大きくする場合には、ビット線のプリチャージ時間を短くすることができるが、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを大きくすることはレイアウト的に困難である。
【００４７】
本発明は、かかる点に鑑み、リセット時のビット線のプリチャージ時間を短縮し、アクセス終了後の次のアクセスを高速に行うことができるようにした半導体記憶装置を提供することを目的とする。
【００４８】
【課題を解決するための手段】
本発明は、データセンス時に第１の電源ノードに第１の電源電圧、第２の電源ノードに第２の電源電圧を与えられ、選択されたメモリセルにより生じる対をなす第１、第２のビット線間の電位差を差動増幅するセンスアンプを有してなる半導体記憶装置において、センスアンプによるデータセンス後、第１、第２のビット線にプリチャージ電圧を供給する前に、第１の電源ノードに第２の電源電圧、第２の電源ノードに第１の電源電圧を与えることにより、センスアンプのプルアップ用のトランジスタ及びプルダウン用のトランジスタを介して第１、第２のビット線の電圧をプリチャージ電圧に向かわせるリセット回路を設けるというものである。
【００４９】
【作用】
本発明においては、センスアンプによるデータセンス後、第１、第２のビット線にプリチャージ電圧を供給する前に、第１の電源ノードに第２の電源電圧、第２の電源ノードに第１の電源電圧を与えることにより、センスアンプのプルアップ用のトランジスタ及びプルダウン用のトランジスタを介して第１、第２のビット線の電圧をプリチャージ電圧に向かわせるリセット回路を設けるとしているので、センスアンプによるデータセンス後、ビット線のリセットを行う場合、ビット線のプリチャージ時間を短縮することができる。
【００５０】
【実施例】
以下、図１〜図６を参照して、本発明の第１実施例及び第２実施例並びに参考例について、本発明をシェアード型のＤＲＡＭに適用した場合を例にして説明する。なお、図１、図３、図５において、図７、図８に対応する部分には同一符号を付し、その重複説明は省略する。
【００５１】
第１実施例・・図１、図２
図１は本発明の第１実施例の要部を示す回路図であり、この第１実施例は、リセット回路３３を設け、その他については、図７（図８）に示す従来のＤＲＡＭと同様に構成したものである。
【００５２】
このリセット回路３３において、３４はリセット信号ＲＳＰにより導通、非導通が制御されるｎＭＯＳトランジスタであり、このｎＭＯＳトランジスタ３４は、ドレインをセンスアンプ駆動電圧線９に接続され、ソースを接地されている。
【００５３】
また、３５はリセット信号ＲＳＮにより導通、非導通が制御されるｐＭＯＳトランジスタであり、このｐＭＯＳトランジスタ３５は、ソースをセンスアンプ駆動電圧線１０に接続され、ドレインをＶｉｉ線３６に接続されている。
【００５４】
図２は、この第１実施例の動作を示す波形図であり、メモリセル１５にＨレベルが記憶されており、読出し時、このメモリセル１５が選択される場合を示している。
【００５５】
ここに、図２Ａはワード線ＷＬの電圧、図２Ｂはビット線リセット・ショート信号ＢＲＳ、図２Ｃはビット線トランスファ信号ＢＴ、図２Ｄはラッチ・イネーブル信号ＬＥＰ、ＬＥＮを示している。
【００５６】
また、図２Ｅはリセット信号ＲＳＰ、ＲＳＮ、図２Ｆはプリラッチ・イネーブル信号ＰＬＥ、図２Ｇはセンスアンプ駆動電圧ＰＳＡ、図２Ｈはセンスアンプ駆動電圧ＮＳＡ、図２Ｉはビット線ＢＬA、／ＢＬAの電圧を示している。
【００５７】
なお、図２Ｉにおいて、破線３７、３８は、それぞれ、図７（図８）に示す従来のＤＲＡＭの場合のビット線ＢＬA、／ＢＬAの電圧を示している。
【００５８】
即ち、この第１実施例においては、リセット時、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５は、ビット線ＢＬAと電気的に切り離されている。
【００５９】
また、ビット線トランスファ信号ＢＴ＝Ｈレベルとされており、ビット線トランスファ回路５においては、ｎＭＯＳトランジスタ２１、２２＝導通状態とされている。
【００６０】
また、この場合、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされている。
【００６１】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAは、プリチャージ電圧ＶＰＲにプリチャージされている。
【００６２】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベル、リセット信号ＲＳＰ＝Ｌレベル、リセット信号ＲＳＮ＝Ｈレベルとされている。
【００６３】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされると共に、リセット回路３３においては、ｎＭＯＳトランジスタ３４＝非導通状態、ｐＭＯＳトランジスタ３５＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされている。
【００６４】
ここに、読出し時、メモリセル１５が選択される場合には、まず、ビット線リセット・ショート信号ＢＲＳ＝Ｌレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝非導通状態とされ、ビット線ＢＬA、／ＢＬAに対するプリチャージ電圧ＶＰＲの供給が遮断される。
【００６５】
その後、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝非導通状態とされる。
【００６６】
その後、ワード線ＷＬの電圧＝Ｈレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝導通状態とされ、この結果、ビット線ＢＬAの電圧は、プリチャージ電圧ＶＰＲから僅かに上昇し、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲを維持する。
【００６７】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｈレベルとされる。
【００６８】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝非導通状態、ｐＭＯＳトランジスタ２９＝導通状態、ｎＭＯＳトランジスタ３１＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝電源電圧Ｖｉｉ、センスアンプ駆動電圧ＮＳＡ＝接地電圧ＶＳＳとされる。
【００６９】
この場合、ビット線ＢＬAの電圧はプリチャージ電圧ＶＰＲから僅かに上昇しており、ビット線／ＢＬAの電圧はプリチャージ電圧ＶＰＲを維持していることから、センスアンプ７においては、ｐＭＯＳトランジスタ２３がｐＭＯＳトランジスタ２４よりも導通状態に近い状態になると共に、ｎＭＯＳトランジスタ２６がｎＭＯＳトランジスタ２５よりも導通状態に近い状態となる。
【００７０】
この結果、ビット線ＢＬAにはセンスアンプ駆動電圧線９からｐＭＯＳトランジスタ２３を介して電荷が供給され、プリチャージ電圧ＶＰＲから僅かに上昇しているビット線ＢＬAの電圧は、電源電圧Ｖｉｉに向かって上昇し始める。
【００７１】
これに対して、ビット線／ＢＬAからは、ｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線１０に電荷が引き抜かれ、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲから接地電圧ＶＳＳに向かって下降し始める。
【００７２】
この結果、センスアンプ７は差動増幅動作を行い、ｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ２６は導通状態に向かい、ｐＭＯＳトランジスタ２４及びｎＭＯＳトランジスタ２５は非導通状態に向かう。
【００７３】
そして、ｐＭＯＳトランジスタ２３＝導通状態、ｐＭＯＳトランジスタ２４＝非導通状態、ｎＭＯＳトランジスタ２５＝非導通状態、ｎＭＯＳトランジスタ２６＝導通状態、ビット線ＢＬAの電圧＝電源電圧Ｖｉｉ、ビット線／ＢＬAの電圧＝接地電圧ＶＳＳとなる。
【００７４】
このビット線ＢＬA、／ＢＬAの電圧状態は、コラム選択回路１１のｎＭＯＳトランジスタ１２、１３を介してデータバスＤＢ、／ＤＢに転送される。
【００７５】
その後、リセット時になると、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５がビット線ＢＬAから電気的に切り離される。
【００７６】
その後、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされ、センスアンプ駆動回路８においては、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされる。
【００７７】
そして、リセット信号ＲＳＰ＝Ｈレベル、リセット信号ＲＳＮ＝Ｌレベルとされ、リセット回路３３においては、ｎＭＯＳトランジスタ３４＝導通状態、ｐＭＯＳトランジスタ３５＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝接地電圧ＶＳＳ、センスアンプ駆動電圧ＮＳＡ＝電源電圧Ｖｉｉとされる。
【００７８】
この結果、ビット線ＢＬAに蓄積されていた電荷はｐＭＯＳトランジスタ２３を介してセンスアンプ駆動電圧線９に引き抜かれ、ビット線ＢＬAの電圧は電源電圧Ｖｉｉから下降し始める。
【００７９】
これに対して、ビット線／ＢＬAにはセンスアンプ駆動電圧線１０からｎＭＯＳトランジスタ２６を介して電荷が供給され、ビット線／ＢＬAの電圧は、接地電圧ＶＳＳから上昇し始める。
【００８０】
その後、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAはプリチャージ電圧ＶＰＲにプリチャージされ、ビット線ＢＬA、／ＢＬAはリセットされる。
【００８１】
また、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされる。
【００８２】
また、リセット信号ＲＳＰ＝Ｌレベル、リセット信号ＲＳＮ＝Ｈレベルとされ、リセット回路３３においては、ｎＭＯＳトランジスタ３４＝非導通状態、ｐＭＯＳトランジスタ３５＝非導通状態とされる。
【００８３】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベルとされ、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされる。
【００８４】
このように、この第１実施例では、リセット時、ビット線リセット・ショート回路３によるビット線ＢＬA、／ＢＬAのリセットを開始する前に、リセット回路３３によって、センスアンプ駆動電圧ＰＳＡ＝接地電圧ＶＳＳ、センスアンプ駆動電圧ＮＳＡ＝電源電圧Ｖｉｉとして、センスアンプ７を介してビット線ＢＬA、／ＢＬAのリセットを開始し、その後、ビット線リセット・ショート回路３により、ビット線ＢＬA、／ＢＬAのリセットを完了させるとしている。
【００８５】
したがって、この第１実施例によれば、リセット時のビット線のプリチャージ時間を短縮し、アクセス終了後のアクセスの高速化を図ることができると共に、ビット線リセット・ショート回路３を構成するｎＭＯＳトランジスタ１８〜２０等、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを小さくすることができる。
【００８６】
第２実施例・・図３、図４
図３は本発明の第２実施例の要部を示す回路図であり、この第２実施例は、図７（図８）に示す従来のＤＲＡＭが設けているセンスアンプ駆動回路８と回路構成の異なるセンスアンプ駆動回路４０を設けると共に、リセット回路４１、Ｖｉｉ線４２、４３及びＶＳＳ線４４、４５を設け、その他については、図７に示す従来のＤＲＡＭと同様に構成したものである。
【００８７】
ここに、センスアンプ駆動回路４０において、４６はプリラッチ・イネーブル信号ＰＬＥにより導通、非導通を制御され、センスアンプ７のｐＭＯＳトランジスタ２３、２４のソースにプリチャージ電圧ＶＰＲを供給するｎＭＯＳトランジスタである。
【００８８】
また、４７はプリラッチ・イネーブル信号ＰＬＥにより導通、非導通を制御され、センスアンプ７のｎＭＯＳトランジスタ２５、２６にプリチャージ電圧ＶＰＲを供給するｎＭＯＳトランジスタである。
【００８９】
また、４８はラッチ・イネーブル信号ＬＥＰにより導通、非導通を制御されるｐＭＯＳトランジスタであり、このｐＭＯＳトランジスタ４８は、ソースをＶｉｉ線４２に接続され、ドレインをｐＭＯＳトランジスタ２３、２４のソースに接続されている。
【００９０】
また、４９はラッチ・イネーブル信号ＬＥＮにより導通、非導通を制御されるｎＭＯＳトランジスタであり、このｎＭＯＳトランジスタ４９は、ドレインをｎＭＯＳトランジスタ２５、２６のソースに接続され、ソースをＶＳＳ線４５に接続されている。
【００９１】
また、リセット回路４１において、５０はリセット信号ＲＳＰにより導通、非導通が制御されるｎＭＯＳトランジスタ５０であり、このｎＭＯＳトランジスタ５０は、ドレインをＶＳＳ線４４に接続され、ソースをｐＭＯＳトランジスタ２３、２４のソースに接続されている。
【００９２】
また、５１はリセット信号ＲＳＮにより導通、非導通が制御されるｐＭＯＳトランジスタであり、このｐＭＯＳトランジスタ５１は、ソースをＶｉｉ線４３に接続され、ドレインをｎＭＯＳトランジスタ２５、２６のソースに接続されている。
【００９３】
図４は、この第２実施例の動作を示す波形図であり、メモリセル１５にＨレベルが記憶されており、読出し時、このメモリセル１５が選択される場合を示している。
【００９４】
ここに、図４Ａはワード線ＷＬの電圧、図４Ｂはビット線リセット・ショート信号ＢＲＳ、図４Ｃはビット線トランスファ信号ＢＴ、図４Ｄはラッチ・イネーブル信号ＬＥＰ、ＬＥＮを示している。
【００９５】
また、図４Ｅはリセット信号ＲＳＰ、ＲＳＮ、図４Ｆはプリラッチ・イネーブル信号ＰＬＥ、図４Ｇはセンスアンプ駆動電圧ＰＳＡ、図４Ｈはセンスアンプ駆動電圧ＮＳＡ、図４Ｉはビット線ＢＬA、／ＢＬAの電圧を示している。
【００９６】
なお、図４Ｉにおいて、破線５２、５３は、それぞれ、図７（図８）に示す従来のＤＲＡＭの場合のビット線ＢＬA、／ＢＬAの電圧を示している。
【００９７】
即ち、この第２実施例においては、リセット時、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５は、ビット線ＢＬAと電気的に切り離されている。
【００９８】
また、ビット線トランスファ信号ＢＴ＝Ｈレベルとされており、ビット線トランスファ回路５においては、ｎＭＯＳトランジスタ２１、２２＝導通状態とされている。
【００９９】
また、この場合、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされている。
【０１００】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAは、プリチャージ電圧ＶＰＲにプリチャージされている。
【０１０１】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベル、リセット信号ＲＳＰ＝Ｌレベル、リセット信号ＲＳＮ＝Ｈレベルとされている。
【０１０２】
この結果、センスアンプ駆動回路４０においては、ｎＭＯＳトランジスタ４６、４７＝導通状態、ｐＭＯＳトランジスタ４８＝非導通状態、ｎＭＯＳトランジスタ４９＝非導通状態とされると共に、リセット回路４１においては、ｎＭＯＳトランジスタ５０＝非導通状態、ｐＭＯＳトランジスタ５１＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされている。
【０１０３】
ここに、読出し時、メモリセル１５が選択される場合には、まず、ビット線リセット・ショート信号ＢＲＳ＝Ｌレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝非導通状態とされ、ビット線ＢＬA、／ＢＬAに対するプリチャージ電圧ＶＰＲの供給が遮断される。
【０１０４】
その後、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝非導通状態とされる。
【０１０５】
その後、ワード線ＷＬの電圧＝Ｈレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝導通状態とされ、この結果、ビット線ＢＬAの電圧は、プリチャージ電圧ＶＰＲから僅かに上昇し、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲを維持する。
【０１０６】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｈレベルとされる。
【０１０７】
この結果、センスアンプ駆動回路４０においては、ｎＭＯＳトランジスタ４６、４７＝非導通状態、ｐＭＯＳトランジスタ４８＝導通状態、ｎＭＯＳトランジスタ４９＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝電源電圧Ｖｉｉ、センスアンプ駆動電圧ＮＳＡ＝接地電圧ＶＳＳとされる。
【０１０８】
この場合、ビット線ＢＬAの電圧はプリチャージ電圧ＶＰＲから僅かに上昇しており、ビット線／ＢＬAの電圧はプリチャージ電圧ＶＰＲを維持していることから、センスアンプ７においては、ｐＭＯＳトランジスタ２３がｐＭＯＳトランジスタ２４よりも導通状態に近い状態になると共に、ｎＭＯＳトランジスタ２６がｎＭＯＳトランジスタ２５よりも導通状態に近い状態となる。
【０１０９】
この結果、ビット線ＢＬAにはセンスアンプ駆動電圧線４２からｐＭＯＳトランジスタ２３を介して電荷が供給され、プリチャージ電圧ＶＰＲから僅かに上昇しているビット線ＢＬAの電圧は、電源電圧Ｖｉｉに向かって上昇し始める。
【０１１０】
これに対して、ビット線／ＢＬAからは、ｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線４５に電荷が引き抜かれ、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲから接地電圧ＶＳＳに向かって下降し始める。
【０１１１】
この結果、センスアンプ７は差動増幅動作を行い、ｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ２６は導通状態に向かい、ｐＭＯＳトランジスタ２４及びｎＭＯＳトランジスタ２５は非導通状態に向かう。
【０１１２】
そして、ｐＭＯＳトランジスタ２３＝導通状態、ｐＭＯＳトランジスタ２４＝非導通状態、ｎＭＯＳトランジスタ２５＝非導通状態、ｎＭＯＳトランジスタ２６＝導通状態、ビット線ＢＬAの電圧＝電源電圧Ｖｉｉ、ビット線／ＢＬAの電圧＝接地電圧ＶＳＳとなる。
【０１１３】
このビット線ＢＬA、／ＢＬAの電圧状態は、コラム選択回路１１のｎＭＯＳトランジスタ１２、１３を介してデータバスＤＢ、／ＤＢに転送される。
【０１１４】
その後、リセット時になると、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５がビット線ＢＬAから電気的に切り離される。
【０１１５】
その後、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされ、センスアンプ駆動回路４０においては、ｐＭＯＳトランジスタ４８＝非導通状態、ｎＭＯＳトランジスタ４９＝非導通状態とされる。
【０１１６】
その後、リセット信号ＲＳＰ＝Ｈレベル、リセット信号ＲＳＮ＝Ｌレベルとされ、リセット回路４１においては、ｎＭＯＳトランジスタ５０＝導通状態、ｐＭＯＳトランジスタ５１＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝接地電圧ＶＳＳ、センスアンプ駆動電圧ＮＳＡ＝電源電圧Ｖｉｉとされる。
【０１１７】
この結果、ビット線ＢＬAに蓄積されていた電荷はｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ５０を介してＶＳＳ線４４に引き抜かれ、ビット線ＢＬAの電圧は電源電圧Ｖｉｉから下降し始める。
【０１１８】
これに対して、ビット線／ＢＬAにはＶｉｉ線４３からｐＭＯＳトランジスタ５１及びｎＭＯＳトランジスタ２６を介して電荷が供給され、ビット線／ＢＬAの電圧は、接地電圧ＶＳＳから上昇を開始する。
【０１１９】
その後、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAはプリチャージ電圧ＶＰＲにプリチャージされ、ビット線ＢＬA、／ＢＬAはリセットされる。
【０１２０】
また、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされる。
【０１２１】
また、リセット信号ＲＳＰ＝Ｌレベル、リセット信号ＲＳＮ＝Ｈレベルとされ、リセット回路４１においては、ｎＭＯＳトランジスタ５０＝非導通状態、ｐＭＯＳトランジスタ５１＝非導通状態とされる。
【０１２２】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベルとされ、センスアンプ駆動回路４０においては、ｎＭＯＳトランジスタ４６、４７＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされる。
【０１２３】
このように、この第２実施例では、リセット時、ビット線リセット・ショート回路３によるビット線ＢＬA、／ＢＬAのリセットを開始する前に、リセット回路４１によって、センスアンプ駆動電圧ＰＳＡ＝接地電圧ＶＳＳ、センスアンプ駆動電圧ＮＳＡ＝電源電圧Ｖｉｉとして、センスアンプ７を介してビット線ＢＬA、／ＢＬAのリセットを開始し、その後、ビット線リセット・ショート回路３により、ビット線ＢＬA、／ＢＬAのリセットを完了させるとしている。
【０１２４】
したがって、この第２実施例によれば、リセット時のビット線のプリチャージ時間を短縮し、アクセス終了後のアクセスの高速化を図ることができると共に、ビット線リセット・ショート回路３を構成するｎＭＯＳトランジスタ１８〜２０等、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを小さくすることができる。
【０１２５】
参考例・・図５、図６
図５は本発明の参考例の要部を示す回路図であり、この参考例は、リセット回路５５を設け、その他については、図７（図８）に示す従来のＤＲＡＭと同様に構成したものである。
【０１２６】
このリセット回路５５において、５６、５７はビット線トランスファ・リセット信号ＢＴＲにより導通、非導通が制御されるｎＭＯＳトランジスタである。
【０１２７】
ここに、ｎＭＯＳトランジスタ５６は、ドレインをビット線ＢＬAに接続され、ソースをｎＭＯＳトランジスタ２２を介してビット線／ＢＬAが接続される配線５８に接続されている。
【０１２８】
また、ｎＭＯＳトランジスタ５７は、ドレインをビット線／ＢＬAに接続され、ソースをｎＭＯＳトランジスタ２１を介してビット線ＢＬAが接続される配線５９に接続されている。
【０１２９】
図６は、この参考例の動作を示す波形図であり、メモリセル１５にＨレベルが記憶されており、読出し時、このメモリセル１５が選択される場合を示している。
【０１３０】
ここに、図６Ａはワード線ＷＬの電圧、図６Ｂはビット線リセット・ショート信号ＢＲＳ、図６Ｃはビット線トランスファ信号ＢＴ、図６Ｄはビット線トランスファ・リセット信号ＢＴＲを示している。
【０１３１】
また、図６Ｅはラッチ・イネーブル信号ＬＥＰ、ＬＥＮ、図６Ｆはプリラッチ・イネーブル信号ＰＬＥ、図６Ｇはセンスアンプ駆動電圧ＰＳＡ、ＮＳＡ、図６Ｈはビット線ＢＬA、／ＢＬAの電圧を示している。
【０１３２】
なお、図６Ｈにおいて、破線６０、６１は、それぞれ、図７（図８）に示す従来のＤＲＡＭの場合のビット線ＢＬA、／ＢＬAの電圧を示している。
【０１３３】
即ち、この参考例においては、リセット時、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５は、ビット線ＢＬAと電気的に切り離されている。
【０１３４】
また、ビット線トランスファ信号ＢＴ＝Ｈレベルとされ、ビット線トランスファ回路５においては、ｎＭＯＳトランジスタ２１、２２＝導通状態とされている。
【０１３５】
また、この場合、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされている。
【０１３６】
また、ビット線トランスファ・リセット信号ＢＴＲ＝Ｈレベルとされ、リセット回路５５においては、ｎＭＯＳトランジスタ５６、５７＝導通状態とされている。
【０１３７】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAは、プリチャージ電圧ＶＰＲにプリチャージされている。
【０１３８】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされている。
【０１３９】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされている。
【０１４０】
ここに、読出し時、メモリセル１５が選択される場合には、まず、ビット線リセット・ショート信号ＢＲＳ＝Ｌレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝非導通状態とされ、ビット線ＢＬA、／ＢＬAに対するプリチャージ電圧ＶＰＲの供給が遮断される。
【０１４１】
また、ビット線トランスファ・リセット信号ＢＴＲ＝Ｌレベルとされ、リセット回路５５においては、ｎＭＯＳトランジスタ５６、５７＝非導通状態とされ、ビット線ＢＬAと配線５８とが電気的に切り離されると共に、ビット線／ＢＬAと配線５９とが電気的に切り離される。
【０１４２】
その後、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝非導通状態とされる。
【０１４３】
その後、ワード線ＷＬの電圧＝Ｈレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝導通状態とされ、この結果、ビット線ＢＬAの電圧は、プリチャージ電圧ＶＰＲから僅かに上昇し、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲを維持する。
【０１４４】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｈレベルとされる。
【０１４５】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝非導通状態、ｐＭＯＳトランジスタ２９＝導通状態、ｎＭＯＳトランジスタ３１＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝電源電圧Ｖｉｉ、センスアンプ駆動電圧ＮＳＡ＝接地電圧ＶＳＳとされる。
【０１４６】
この場合、ビット線ＢＬAの電圧はプリチャージ電圧ＶＰＲから僅かに上昇しており、ビット線／ＢＬAの電圧はプリチャージ電圧ＶＰＲを維持していることから、センスアンプ７においては、ｐＭＯＳトランジスタ２３がｐＭＯＳトランジスタ２４よりも導通状態に近い状態になると共に、ｎＭＯＳトランジスタ２６がｎＭＯＳトランジスタ２５よりも導通状態に近い状態となる。
【０１４７】
この結果、ビット線ＢＬAにはセンスアンプ駆動電圧線９からｐＭＯＳトランジスタ２３を介して電荷が供給され、プリチャージ電圧ＶＰＲから僅かに上昇しているビット線ＢＬAの電圧は、電源電圧Ｖｉｉに向かって上昇し始める。
【０１４８】
これに対して、ビット線／ＢＬAからは、ｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線１０に電荷が引き抜かれ、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲから接地電圧ＶＳＳに向かって下降し始める。
【０１４９】
この結果、センスアンプ７は差動増幅動作を行い、ｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ２６は導通状態に向かい、ｐＭＯＳトランジスタ２４及びｎＭＯＳトランジスタ２５は非導通状態に向かう。
【０１５０】
そして、ｐＭＯＳトランジスタ２３＝導通状態、ｐＭＯＳトランジスタ２４＝非導通状態、ｎＭＯＳトランジスタ２５＝非導通状態、ｎＭＯＳトランジスタ２６＝導通状態、ビット線ＢＬAの電圧＝電源電圧Ｖｉｉ、ビット線／ＢＬAの電圧＝接地電圧ＶＳＳとなる。
【０１５１】
このビット線ＢＬA、／ＢＬAの電圧状態は、コラム選択回路１１のｎＭＯＳトランジスタ１２、１３を介してデータバスＤＢ、／ＤＢに転送される。
【０１５２】
その後、リセット時になると、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５がビット線ＢＬAから電気的に切り離される。
【０１５３】
また、ビット線トランスファ・リセット信号ＢＴＲ＝Ｈレベルとされ、リセット回路５５においては、ｎＭＯＳトランジスタ５６、５７＝導通状態とされて、ビット線ＢＬAと配線５８とが接続され、ビット線／ＢＬAと配線５９とが接続される。
【０１５４】
この場合、センスアンプ７によって、配線５９＝電源電圧Ｖｉｉ、配線５８＝接地電圧ＶＳＳに維持されているので、ビット線ＢＬAの電荷は、ｎＭＯＳトランジスタ５６、配線５８及びｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線１０に引き抜かれ、ビット線ＢＬAの電圧は、電源電圧Ｖｉｉから下降し始める。
【０１５５】
これに対して、ビット線／ＢＬAには、センスアンプ駆動電圧線９からｐＭＯＳトランジスタ２３、配線５９及びｎＭＯＳトランジスタ５７を介して電荷が供給され、ビット線／ＢＬAの電圧は、接地電圧ＶＳＳから上昇し始める。
【０１５６】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベルとされ、続いて、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされる。
【０１５７】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされる。
【０１５８】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAはプリチャージ電圧ＶＰＲにプリチャージされ、ビット線ＢＬA、／ＢＬAはリセットされる。
【０１５９】
また、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされる。
【０１６０】
このように、この参考例では、リセット時、ビット線リセット・ショート回路３によるビット線ＢＬA、／ＢＬAのリセットを開始する前に、リセット回路５５によりセンスアンプ７を介してビット線ＢＬA、／ＢＬAのリセットを開始し、その後、ビット線リセット・ショート回路３により、ビット線ＢＬA、／ＢＬAのリセットを完了させるとしている。
【０１６１】
したがって、この参考例によれば、リセット時のビット線のプリチャージ時間を短縮し、アクセス終了後のアクセスの高速化を図ることができると共に、ビット線リセット・ショート回路３を構成するｎＭＯＳトランジスタ１８〜２０等、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを小さくすることができる。
【０１６２】
なお、上述の実施例においては、本発明をシェアード型のＤＲＡＭに適用した場合について説明したが、本発明は、１個のビット線対ごとにセンスアンプを設けてなるＤＲＡＭ、いわゆる、ホールデッド型のＤＲＡＭ等にも適用することができる。
【０１６３】
【発明の効果】
以上のように、本発明によれば、リセット時にセンスアンプを介してビット線の電圧をプリチャージ電圧に向かわせるリセット回路を設けるとしたことにより、リセット時のビット線のプリチャージ時間を短縮することができるので、アクセス終了後のアクセスの高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の要部を示す回路図である。
【図２】本発明の第１実施例の動作を示す波形図である。
【図３】本発明の第２実施例の要部を示す回路図である。
【図４】本発明の第２実施例の動作を示す波形図である。
【図５】 本発明の参考例の要部を示す回路図である。
【図６】 本発明の参考例の動作を示す波形図である。
【図７】従来のＤＲＡＭの一例の要部を示す回路図である。
【図８】図７に示す従来のＤＲＡＭを構成するメモリセル列、ビット線リセット・ショート回路、ビット線トランスファ回路、センスアンプ及びセンスアンプ駆動回路の構成を示す回路図である。
【図９】図７（図８）に示す従来のＤＲＡＭの動作を示す波形図である。
【符号の説明】
ＷＬ ワード線
ＢＬA、／ＢＬA ビット線
ＢＲＳ ビット線リセット・ショート信号
ＢＴ ビット線トランスファ信号
ＰＳＡ、ＮＳＡ センスアンプ駆動電圧
ＰＬＥ プリラッチ・イネーブル信号
ＬＥＰ、ＬＥＮ ラッチ・イネーブル信号
ＲＳＰ、ＲＳＮ リセット信号
ＢＴＲ ビット線トランスファ・リセット信号
【産業上の利用分野】
本発明は、ダイナミック・ランダム・アクセス・メモリ（以下、ＤＲＡＭという）等、データセンス時、選択されたメモリセルにより生じる対をなすビット線間の電位差を差動増幅するセンスアンプを有してなる半導体記憶装置に関する。
【０００２】
【従来の技術】
従来、ＤＲＡＭとして、センスアンプを左右に配列された２個のビット線対に共用されるように構成されてなるＤＲＡＭ、いわゆる、シェアード型のＤＲＡＭが知られており、図７は、その一例の要部を示している。
【０００３】
図７中、ＢＬA、／ＢＬAは対をなすビット線、１はデータ入出力端をビット線ＢＬA又はビット線／ＢＬAに接続された複数のメモリセルが配列されてなるメモリセル列である。
【０００４】
また、ＢＬB、／ＢＬBも対をなすビット線、２はデータ入出力端をビット線ＢＬB又はビット線／ＢＬBに接続された複数のメモリセルが配列されてなるメモリセル列である。
【０００５】
また、３はビット線ＢＬA、／ＢＬAをプリチャージ電圧ＶＰＲにリセットするビット線リセット・ショート回路、４はビット線ＢＬB、／ＢＬBをプリチャージ電圧ＶＰＲにリセットするビット線リセット・ショート回路である。
【０００６】
なお、この例では、プリチャージ電圧ＶＰＲは、電源電圧Ｖｉｉの１／２とされている。
【０００７】
また、５はビット線ＢＬA、／ＢＬA側に出力されたデータを選択的に転送するためのビット線トランスファ回路、６はビット線ＢＬB、／ＢＬB側に出力されたデータを選択的に転送するためのビット線トランスファ回路である。
【０００８】
また、７はビット線ＢＬA、／ＢＬA及びビット線ＢＬB、／ＢＬBに共用されるセンスアンプ、即ち、データセンス時、ビット線ＢＬA、／ＢＬA間の電位差又はビット線ＢＬB、／ＢＬB間の電位差を増幅するセンスアンプである。
【０００９】
また、８はセンスアンプ７の電源電圧をなすセンスアンプ駆動電圧ＰＳＡ、ＮＳＡをセンスアンプ駆動電圧線９、１０に出力してセンスアンプ７を駆動するセンスアンプ駆動回路である。
【００１０】
また、１１はセンスアンプ７で増幅されたデータを選択的に転送するためのコラム選択回路であり、１２、１３はコラム選択信号ＣＬにより導通、非導通が制御されるｎＭＯＳトランジスタである。
【００１１】
また、ＤＢ、／ＤＢはセンスアンプ７を含む複数のセンスアンプにより共用されるデータバスである。
【００１２】
また、図８は、メモリセル列１、ビット線リセット・ショート回路３、ビット線トランスファ回路５、センスアンプ７及びセンスアンプ駆動回路８の構成を示す回路図である。
【００１３】
ここに、メモリセル列１において、１５はメモリセルであり、１６は電荷蓄積用のキャパシタ、１７はワード線ＷＬにより導通、非導通が制御される電荷入出力用のｎＭＯＳトランジスタ、ＶＣＰ（＝１／２・Ｖｉｉ）はセルプレート電圧である。
【００１４】
また、ビット線リセット・ショート回路３において、１８、１９はビット線リセット・ショート信号ＢＲＳにより導通、非導通を制御されて、ビット線ＢＬA、／ＢＬAにプリチャージ電圧ＶＰＲを供給するｎＭＯＳトランジスタである。
【００１５】
また、２０はビット線リセット・ショート信号ＢＲＳにより導通、非導通を制御されて、ビット線ＢＬA、／ＢＬAをショートするためのｎＭＯＳトランジスタである。
【００１６】
また、ビット線トランスファ回路５において、２１、２２はビット線トランスファ信号ＢＴにより導通、非導通が制御されるｎＭＯＳトランジスタである。
【００１７】
また、センスアンプ７は、差動増幅を行うフリップフロップ回路により構成されており、２３、２４はプルアップ用のｐＭＯＳトランジスタ、２５、２６はプルダウン用のｎＭＯＳトランジスタである。
【００１８】
また、センスアンプ駆動回路８において、２７、２８はプリラッチ・イネーブル信号ＰＬＥにより導通、非導通を制御されて、プリチャージ電圧ＶＰＲをセンスアンプ駆動電圧線９、１０に供給するｎＭＯＳトランジスタである。
【００１９】
また、２９はラッチ・イネーブル信号ＬＥＰにより導通、非導通を制御されて、センスアンプ駆動電圧線９に対してセンスアンプ駆動電圧ＰＳＡとして電源電圧Ｖｉiを供給するｐＭＯＳトランジスタ、３０は電源電圧Ｖｉｉを供給するＶｉｉ線である。
【００２０】
また、３１はラッチ・イネーブル信号ＬＥＮにより導通、非導通を制御されて、センスアンプ駆動電圧線１０に対してセンスアンプ駆動電圧ＮＳＡとして接地電圧ＶＳＳを供給するｎＭＯＳトランジスタである。
【００２１】
図９は、このＤＲＡＭの動作を示す波形図であり、メモリセル１５に高レベル（以下、Ｈレベルという）が記憶されており、読出し時、このメモリセル１５が選択される場合を示している。
【００２２】
ここに、図９Ａはワード線ＷＬの電圧、図９Ｂはビット線リセット・ショート信号ＢＲＳ、図９Ｃはビット線トランスファ信号ＢＴ、図９Ｄはラッチ・イネーブル信号ＬＥＰ、ＬＥＮ、図９Ｅはプリラッチ・イネーブル信号ＰＬＥ、図９Ｆはセンスアンプ駆動電圧ＰＳＡ、ＮＳＡ、図９Ｇはビット線ＢＬA、／ＢＬAの電圧を示している。
【００２３】
即ち、このＤＲＡＭにおいては、リセット時、ワード線ＷＬの電圧＝低レベル（以下、Ｌレベルという）とされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５は、ビット線ＢＬAと電気的に切り離されている。
【００２４】
また、ビット線トランスファ信号ＢＴ＝Ｈレベルとされており、ビット線トランスファ回路５においては、ｎＭＯＳトランジスタ２１、２２＝導通状態とされている。
【００２５】
また、この場合、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされている。
【００２６】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAは、プリチャージ電圧ＶＰＲにされている。
【００２７】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされている。
【００２８】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされている。
【００２９】
ここに、読出し時、メモリセル１５が選択される場合には、まず、ビット線リセット・ショート信号ＢＲＳ＝Ｌレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝非導通状態とされ、ビット線ＢＬA、／ＢＬAに対するプリチャージ電圧ＶＰＲの供給が遮断される。
【００３０】
その後、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝非導通状態とされる。
【００３１】
その後、ワード線ＷＬの電圧＝Ｈレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝導通状態とされ、この結果、ビット線ＢＬAの電圧は、プリチャージ電圧ＶＰＲから僅かに上昇し、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲを維持する。
【００３２】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｈレベルとされる。
【００３３】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝非導通状態、ｐＭＯＳトランジスタ２９＝導通状態、ｎＭＯＳトランジスタ３１＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝電源電圧Ｖｉｉ、センスアンプ駆動電圧ＮＳＡ＝接地電圧ＶＳＳとされる。
【００３４】
この場合、ビット線ＢＬAの電圧はプリチャージ電圧ＶＰＲから僅かに上昇しており、ビット線／ＢＬAの電圧はプリチャージ電圧ＶＰＲを維持していることから、センスアンプ７においては、ｐＭＯＳトランジスタ２３がｐＭＯＳトランジスタ２４よりも導通状態に近い状態になると共に、ｎＭＯＳトランジスタ２６がｎＭＯＳトランジスタ２５よりも導通状態に近い状態となる。
【００３５】
この結果、ビット線ＢＬAには、センスアンプ駆動電圧線９からｐＭＯＳトランジスタ２３を介して電荷が供給され、プリチャージ電圧ＶＰＲから僅かに上昇しているビット線ＢＬAの電圧は、電源電圧Ｖｉｉに向かって上昇し始める。
【００３６】
これに対して、ビット線／ＢＬAからは、ｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線１０に電荷が引き抜かれ、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲから接地電圧ＶＳＳに向かって下降し始める。
【００３７】
この結果、センスアンプ７は差動増幅動作を行い、ｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ２６は導通状態に向かい、ｐＭＯＳトランジスタ２４及びｎＭＯＳトランジスタ２５は非導通状態に向かう。
【００３８】
そして、ｐＭＯＳトランジスタ２３＝導通状態、ｐＭＯＳトランジスタ２４＝非導通状態、ｎＭＯＳトランジスタ２５＝非導通状態、ｎＭＯＳトランジスタ２６＝導通状態、ビット線ＢＬAの電圧＝電源電圧Ｖｉｉ、ビット線／ＢＬAの電圧＝接地電圧ＶＳＳとなる。
【００３９】
このビット線ＢＬA、／ＢＬAの電圧状態は、コラム選択回路１１のｎＭＯＳトランジスタ１２、１３を介してデータバスＤＢ、／ＤＢに転送される。
【００４０】
その後、リセット時になると、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５がビット線ＢＬAから電気的に切り離される。
【００４１】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされる。
【００４２】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされる。
【００４３】
その後、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAはプリチャージ電圧ＶＰＲにプリチャージされ、ビット線ＢＬA、／ＢＬAはリセットされる。
【００４４】
また、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされる。
【００４５】
【発明が解決しようとする課題】
ここに、図７（図８）に示す従来のＤＲＡＭにおいては、高集積化に伴い、ビット線の負荷が重くなっており、リセット時、ビット線のプリチャージにかなりの時間がかかり、アクセス終了後の次のアクセスを高速に行うことができないという問題点があった。
【００４６】
ここに、例えば、ビット線リセット・ショート回路３を構成するｎＭＯＳトランジスタ１８〜２０等、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを大きくする場合には、ビット線のプリチャージ時間を短くすることができるが、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを大きくすることはレイアウト的に困難である。
【００４７】
本発明は、かかる点に鑑み、リセット時のビット線のプリチャージ時間を短縮し、アクセス終了後の次のアクセスを高速に行うことができるようにした半導体記憶装置を提供することを目的とする。
【００４８】
【課題を解決するための手段】
本発明は、データセンス時に第１の電源ノードに第１の電源電圧、第２の電源ノードに第２の電源電圧を与えられ、選択されたメモリセルにより生じる対をなす第１、第２のビット線間の電位差を差動増幅するセンスアンプを有してなる半導体記憶装置において、センスアンプによるデータセンス後、第１、第２のビット線にプリチャージ電圧を供給する前に、第１の電源ノードに第２の電源電圧、第２の電源ノードに第１の電源電圧を与えることにより、センスアンプのプルアップ用のトランジスタ及びプルダウン用のトランジスタを介して第１、第２のビット線の電圧をプリチャージ電圧に向かわせるリセット回路を設けるというものである。
【００４９】
【作用】
本発明においては、センスアンプによるデータセンス後、第１、第２のビット線にプリチャージ電圧を供給する前に、第１の電源ノードに第２の電源電圧、第２の電源ノードに第１の電源電圧を与えることにより、センスアンプのプルアップ用のトランジスタ及びプルダウン用のトランジスタを介して第１、第２のビット線の電圧をプリチャージ電圧に向かわせるリセット回路を設けるとしているので、センスアンプによるデータセンス後、ビット線のリセットを行う場合、ビット線のプリチャージ時間を短縮することができる。
【００５０】
【実施例】
以下、図１〜図６を参照して、本発明の第１実施例及び第２実施例並びに参考例について、本発明をシェアード型のＤＲＡＭに適用した場合を例にして説明する。なお、図１、図３、図５において、図７、図８に対応する部分には同一符号を付し、その重複説明は省略する。
【００５１】
第１実施例・・図１、図２
図１は本発明の第１実施例の要部を示す回路図であり、この第１実施例は、リセット回路３３を設け、その他については、図７（図８）に示す従来のＤＲＡＭと同様に構成したものである。
【００５２】
このリセット回路３３において、３４はリセット信号ＲＳＰにより導通、非導通が制御されるｎＭＯＳトランジスタであり、このｎＭＯＳトランジスタ３４は、ドレインをセンスアンプ駆動電圧線９に接続され、ソースを接地されている。
【００５３】
また、３５はリセット信号ＲＳＮにより導通、非導通が制御されるｐＭＯＳトランジスタであり、このｐＭＯＳトランジスタ３５は、ソースをセンスアンプ駆動電圧線１０に接続され、ドレインをＶｉｉ線３６に接続されている。
【００５４】
図２は、この第１実施例の動作を示す波形図であり、メモリセル１５にＨレベルが記憶されており、読出し時、このメモリセル１５が選択される場合を示している。
【００５５】
ここに、図２Ａはワード線ＷＬの電圧、図２Ｂはビット線リセット・ショート信号ＢＲＳ、図２Ｃはビット線トランスファ信号ＢＴ、図２Ｄはラッチ・イネーブル信号ＬＥＰ、ＬＥＮを示している。
【００５６】
また、図２Ｅはリセット信号ＲＳＰ、ＲＳＮ、図２Ｆはプリラッチ・イネーブル信号ＰＬＥ、図２Ｇはセンスアンプ駆動電圧ＰＳＡ、図２Ｈはセンスアンプ駆動電圧ＮＳＡ、図２Ｉはビット線ＢＬA、／ＢＬAの電圧を示している。
【００５７】
なお、図２Ｉにおいて、破線３７、３８は、それぞれ、図７（図８）に示す従来のＤＲＡＭの場合のビット線ＢＬA、／ＢＬAの電圧を示している。
【００５８】
即ち、この第１実施例においては、リセット時、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５は、ビット線ＢＬAと電気的に切り離されている。
【００５９】
また、ビット線トランスファ信号ＢＴ＝Ｈレベルとされており、ビット線トランスファ回路５においては、ｎＭＯＳトランジスタ２１、２２＝導通状態とされている。
【００６０】
また、この場合、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされている。
【００６１】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAは、プリチャージ電圧ＶＰＲにプリチャージされている。
【００６２】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベル、リセット信号ＲＳＰ＝Ｌレベル、リセット信号ＲＳＮ＝Ｈレベルとされている。
【００６３】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされると共に、リセット回路３３においては、ｎＭＯＳトランジスタ３４＝非導通状態、ｐＭＯＳトランジスタ３５＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされている。
【００６４】
ここに、読出し時、メモリセル１５が選択される場合には、まず、ビット線リセット・ショート信号ＢＲＳ＝Ｌレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝非導通状態とされ、ビット線ＢＬA、／ＢＬAに対するプリチャージ電圧ＶＰＲの供給が遮断される。
【００６５】
その後、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝非導通状態とされる。
【００６６】
その後、ワード線ＷＬの電圧＝Ｈレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝導通状態とされ、この結果、ビット線ＢＬAの電圧は、プリチャージ電圧ＶＰＲから僅かに上昇し、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲを維持する。
【００６７】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｈレベルとされる。
【００６８】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝非導通状態、ｐＭＯＳトランジスタ２９＝導通状態、ｎＭＯＳトランジスタ３１＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝電源電圧Ｖｉｉ、センスアンプ駆動電圧ＮＳＡ＝接地電圧ＶＳＳとされる。
【００６９】
この場合、ビット線ＢＬAの電圧はプリチャージ電圧ＶＰＲから僅かに上昇しており、ビット線／ＢＬAの電圧はプリチャージ電圧ＶＰＲを維持していることから、センスアンプ７においては、ｐＭＯＳトランジスタ２３がｐＭＯＳトランジスタ２４よりも導通状態に近い状態になると共に、ｎＭＯＳトランジスタ２６がｎＭＯＳトランジスタ２５よりも導通状態に近い状態となる。
【００７０】
この結果、ビット線ＢＬAにはセンスアンプ駆動電圧線９からｐＭＯＳトランジスタ２３を介して電荷が供給され、プリチャージ電圧ＶＰＲから僅かに上昇しているビット線ＢＬAの電圧は、電源電圧Ｖｉｉに向かって上昇し始める。
【００７１】
これに対して、ビット線／ＢＬAからは、ｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線１０に電荷が引き抜かれ、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲから接地電圧ＶＳＳに向かって下降し始める。
【００７２】
この結果、センスアンプ７は差動増幅動作を行い、ｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ２６は導通状態に向かい、ｐＭＯＳトランジスタ２４及びｎＭＯＳトランジスタ２５は非導通状態に向かう。
【００７３】
そして、ｐＭＯＳトランジスタ２３＝導通状態、ｐＭＯＳトランジスタ２４＝非導通状態、ｎＭＯＳトランジスタ２５＝非導通状態、ｎＭＯＳトランジスタ２６＝導通状態、ビット線ＢＬAの電圧＝電源電圧Ｖｉｉ、ビット線／ＢＬAの電圧＝接地電圧ＶＳＳとなる。
【００７４】
このビット線ＢＬA、／ＢＬAの電圧状態は、コラム選択回路１１のｎＭＯＳトランジスタ１２、１３を介してデータバスＤＢ、／ＤＢに転送される。
【００７５】
その後、リセット時になると、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５がビット線ＢＬAから電気的に切り離される。
【００７６】
その後、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされ、センスアンプ駆動回路８においては、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされる。
【００７７】
そして、リセット信号ＲＳＰ＝Ｈレベル、リセット信号ＲＳＮ＝Ｌレベルとされ、リセット回路３３においては、ｎＭＯＳトランジスタ３４＝導通状態、ｐＭＯＳトランジスタ３５＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝接地電圧ＶＳＳ、センスアンプ駆動電圧ＮＳＡ＝電源電圧Ｖｉｉとされる。
【００７８】
この結果、ビット線ＢＬAに蓄積されていた電荷はｐＭＯＳトランジスタ２３を介してセンスアンプ駆動電圧線９に引き抜かれ、ビット線ＢＬAの電圧は電源電圧Ｖｉｉから下降し始める。
【００７９】
これに対して、ビット線／ＢＬAにはセンスアンプ駆動電圧線１０からｎＭＯＳトランジスタ２６を介して電荷が供給され、ビット線／ＢＬAの電圧は、接地電圧ＶＳＳから上昇し始める。
【００８０】
その後、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAはプリチャージ電圧ＶＰＲにプリチャージされ、ビット線ＢＬA、／ＢＬAはリセットされる。
【００８１】
また、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされる。
【００８２】
また、リセット信号ＲＳＰ＝Ｌレベル、リセット信号ＲＳＮ＝Ｈレベルとされ、リセット回路３３においては、ｎＭＯＳトランジスタ３４＝非導通状態、ｐＭＯＳトランジスタ３５＝非導通状態とされる。
【００８３】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベルとされ、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされる。
【００８４】
このように、この第１実施例では、リセット時、ビット線リセット・ショート回路３によるビット線ＢＬA、／ＢＬAのリセットを開始する前に、リセット回路３３によって、センスアンプ駆動電圧ＰＳＡ＝接地電圧ＶＳＳ、センスアンプ駆動電圧ＮＳＡ＝電源電圧Ｖｉｉとして、センスアンプ７を介してビット線ＢＬA、／ＢＬAのリセットを開始し、その後、ビット線リセット・ショート回路３により、ビット線ＢＬA、／ＢＬAのリセットを完了させるとしている。
【００８５】
したがって、この第１実施例によれば、リセット時のビット線のプリチャージ時間を短縮し、アクセス終了後のアクセスの高速化を図ることができると共に、ビット線リセット・ショート回路３を構成するｎＭＯＳトランジスタ１８〜２０等、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを小さくすることができる。
【００８６】
第２実施例・・図３、図４
図３は本発明の第２実施例の要部を示す回路図であり、この第２実施例は、図７（図８）に示す従来のＤＲＡＭが設けているセンスアンプ駆動回路８と回路構成の異なるセンスアンプ駆動回路４０を設けると共に、リセット回路４１、Ｖｉｉ線４２、４３及びＶＳＳ線４４、４５を設け、その他については、図７に示す従来のＤＲＡＭと同様に構成したものである。
【００８７】
ここに、センスアンプ駆動回路４０において、４６はプリラッチ・イネーブル信号ＰＬＥにより導通、非導通を制御され、センスアンプ７のｐＭＯＳトランジスタ２３、２４のソースにプリチャージ電圧ＶＰＲを供給するｎＭＯＳトランジスタである。
【００８８】
また、４７はプリラッチ・イネーブル信号ＰＬＥにより導通、非導通を制御され、センスアンプ７のｎＭＯＳトランジスタ２５、２６にプリチャージ電圧ＶＰＲを供給するｎＭＯＳトランジスタである。
【００８９】
また、４８はラッチ・イネーブル信号ＬＥＰにより導通、非導通を制御されるｐＭＯＳトランジスタであり、このｐＭＯＳトランジスタ４８は、ソースをＶｉｉ線４２に接続され、ドレインをｐＭＯＳトランジスタ２３、２４のソースに接続されている。
【００９０】
また、４９はラッチ・イネーブル信号ＬＥＮにより導通、非導通を制御されるｎＭＯＳトランジスタであり、このｎＭＯＳトランジスタ４９は、ドレインをｎＭＯＳトランジスタ２５、２６のソースに接続され、ソースをＶＳＳ線４５に接続されている。
【００９１】
また、リセット回路４１において、５０はリセット信号ＲＳＰにより導通、非導通が制御されるｎＭＯＳトランジスタ５０であり、このｎＭＯＳトランジスタ５０は、ドレインをＶＳＳ線４４に接続され、ソースをｐＭＯＳトランジスタ２３、２４のソースに接続されている。
【００９２】
また、５１はリセット信号ＲＳＮにより導通、非導通が制御されるｐＭＯＳトランジスタであり、このｐＭＯＳトランジスタ５１は、ソースをＶｉｉ線４３に接続され、ドレインをｎＭＯＳトランジスタ２５、２６のソースに接続されている。
【００９３】
図４は、この第２実施例の動作を示す波形図であり、メモリセル１５にＨレベルが記憶されており、読出し時、このメモリセル１５が選択される場合を示している。
【００９４】
ここに、図４Ａはワード線ＷＬの電圧、図４Ｂはビット線リセット・ショート信号ＢＲＳ、図４Ｃはビット線トランスファ信号ＢＴ、図４Ｄはラッチ・イネーブル信号ＬＥＰ、ＬＥＮを示している。
【００９５】
また、図４Ｅはリセット信号ＲＳＰ、ＲＳＮ、図４Ｆはプリラッチ・イネーブル信号ＰＬＥ、図４Ｇはセンスアンプ駆動電圧ＰＳＡ、図４Ｈはセンスアンプ駆動電圧ＮＳＡ、図４Ｉはビット線ＢＬA、／ＢＬAの電圧を示している。
【００９６】
なお、図４Ｉにおいて、破線５２、５３は、それぞれ、図７（図８）に示す従来のＤＲＡＭの場合のビット線ＢＬA、／ＢＬAの電圧を示している。
【００９７】
即ち、この第２実施例においては、リセット時、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５は、ビット線ＢＬAと電気的に切り離されている。
【００９８】
また、ビット線トランスファ信号ＢＴ＝Ｈレベルとされており、ビット線トランスファ回路５においては、ｎＭＯＳトランジスタ２１、２２＝導通状態とされている。
【００９９】
また、この場合、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされている。
【０１００】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAは、プリチャージ電圧ＶＰＲにプリチャージされている。
【０１０１】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベル、リセット信号ＲＳＰ＝Ｌレベル、リセット信号ＲＳＮ＝Ｈレベルとされている。
【０１０２】
この結果、センスアンプ駆動回路４０においては、ｎＭＯＳトランジスタ４６、４７＝導通状態、ｐＭＯＳトランジスタ４８＝非導通状態、ｎＭＯＳトランジスタ４９＝非導通状態とされると共に、リセット回路４１においては、ｎＭＯＳトランジスタ５０＝非導通状態、ｐＭＯＳトランジスタ５１＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされている。
【０１０３】
ここに、読出し時、メモリセル１５が選択される場合には、まず、ビット線リセット・ショート信号ＢＲＳ＝Ｌレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝非導通状態とされ、ビット線ＢＬA、／ＢＬAに対するプリチャージ電圧ＶＰＲの供給が遮断される。
【０１０４】
その後、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝非導通状態とされる。
【０１０５】
その後、ワード線ＷＬの電圧＝Ｈレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝導通状態とされ、この結果、ビット線ＢＬAの電圧は、プリチャージ電圧ＶＰＲから僅かに上昇し、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲを維持する。
【０１０６】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｈレベルとされる。
【０１０７】
この結果、センスアンプ駆動回路４０においては、ｎＭＯＳトランジスタ４６、４７＝非導通状態、ｐＭＯＳトランジスタ４８＝導通状態、ｎＭＯＳトランジスタ４９＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝電源電圧Ｖｉｉ、センスアンプ駆動電圧ＮＳＡ＝接地電圧ＶＳＳとされる。
【０１０８】
この場合、ビット線ＢＬAの電圧はプリチャージ電圧ＶＰＲから僅かに上昇しており、ビット線／ＢＬAの電圧はプリチャージ電圧ＶＰＲを維持していることから、センスアンプ７においては、ｐＭＯＳトランジスタ２３がｐＭＯＳトランジスタ２４よりも導通状態に近い状態になると共に、ｎＭＯＳトランジスタ２６がｎＭＯＳトランジスタ２５よりも導通状態に近い状態となる。
【０１０９】
この結果、ビット線ＢＬAにはセンスアンプ駆動電圧線４２からｐＭＯＳトランジスタ２３を介して電荷が供給され、プリチャージ電圧ＶＰＲから僅かに上昇しているビット線ＢＬAの電圧は、電源電圧Ｖｉｉに向かって上昇し始める。
【０１１０】
これに対して、ビット線／ＢＬAからは、ｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線４５に電荷が引き抜かれ、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲから接地電圧ＶＳＳに向かって下降し始める。
【０１１１】
この結果、センスアンプ７は差動増幅動作を行い、ｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ２６は導通状態に向かい、ｐＭＯＳトランジスタ２４及びｎＭＯＳトランジスタ２５は非導通状態に向かう。
【０１１２】
そして、ｐＭＯＳトランジスタ２３＝導通状態、ｐＭＯＳトランジスタ２４＝非導通状態、ｎＭＯＳトランジスタ２５＝非導通状態、ｎＭＯＳトランジスタ２６＝導通状態、ビット線ＢＬAの電圧＝電源電圧Ｖｉｉ、ビット線／ＢＬAの電圧＝接地電圧ＶＳＳとなる。
【０１１３】
このビット線ＢＬA、／ＢＬAの電圧状態は、コラム選択回路１１のｎＭＯＳトランジスタ１２、１３を介してデータバスＤＢ、／ＤＢに転送される。
【０１１４】
その後、リセット時になると、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５がビット線ＢＬAから電気的に切り離される。
【０１１５】
その後、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされ、センスアンプ駆動回路４０においては、ｐＭＯＳトランジスタ４８＝非導通状態、ｎＭＯＳトランジスタ４９＝非導通状態とされる。
【０１１６】
その後、リセット信号ＲＳＰ＝Ｈレベル、リセット信号ＲＳＮ＝Ｌレベルとされ、リセット回路４１においては、ｎＭＯＳトランジスタ５０＝導通状態、ｐＭＯＳトランジスタ５１＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝接地電圧ＶＳＳ、センスアンプ駆動電圧ＮＳＡ＝電源電圧Ｖｉｉとされる。
【０１１７】
この結果、ビット線ＢＬAに蓄積されていた電荷はｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ５０を介してＶＳＳ線４４に引き抜かれ、ビット線ＢＬAの電圧は電源電圧Ｖｉｉから下降し始める。
【０１１８】
これに対して、ビット線／ＢＬAにはＶｉｉ線４３からｐＭＯＳトランジスタ５１及びｎＭＯＳトランジスタ２６を介して電荷が供給され、ビット線／ＢＬAの電圧は、接地電圧ＶＳＳから上昇を開始する。
【０１１９】
その後、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAはプリチャージ電圧ＶＰＲにプリチャージされ、ビット線ＢＬA、／ＢＬAはリセットされる。
【０１２０】
また、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされる。
【０１２１】
また、リセット信号ＲＳＰ＝Ｌレベル、リセット信号ＲＳＮ＝Ｈレベルとされ、リセット回路４１においては、ｎＭＯＳトランジスタ５０＝非導通状態、ｐＭＯＳトランジスタ５１＝非導通状態とされる。
【０１２２】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベルとされ、センスアンプ駆動回路４０においては、ｎＭＯＳトランジスタ４６、４７＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされる。
【０１２３】
このように、この第２実施例では、リセット時、ビット線リセット・ショート回路３によるビット線ＢＬA、／ＢＬAのリセットを開始する前に、リセット回路４１によって、センスアンプ駆動電圧ＰＳＡ＝接地電圧ＶＳＳ、センスアンプ駆動電圧ＮＳＡ＝電源電圧Ｖｉｉとして、センスアンプ７を介してビット線ＢＬA、／ＢＬAのリセットを開始し、その後、ビット線リセット・ショート回路３により、ビット線ＢＬA、／ＢＬAのリセットを完了させるとしている。
【０１２４】
したがって、この第２実施例によれば、リセット時のビット線のプリチャージ時間を短縮し、アクセス終了後のアクセスの高速化を図ることができると共に、ビット線リセット・ショート回路３を構成するｎＭＯＳトランジスタ１８〜２０等、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを小さくすることができる。
【０１２５】
参考例・・図５、図６
図５は本発明の参考例の要部を示す回路図であり、この参考例は、リセット回路５５を設け、その他については、図７（図８）に示す従来のＤＲＡＭと同様に構成したものである。
【０１２６】
このリセット回路５５において、５６、５７はビット線トランスファ・リセット信号ＢＴＲにより導通、非導通が制御されるｎＭＯＳトランジスタである。
【０１２７】
ここに、ｎＭＯＳトランジスタ５６は、ドレインをビット線ＢＬAに接続され、ソースをｎＭＯＳトランジスタ２２を介してビット線／ＢＬAが接続される配線５８に接続されている。
【０１２８】
また、ｎＭＯＳトランジスタ５７は、ドレインをビット線／ＢＬAに接続され、ソースをｎＭＯＳトランジスタ２１を介してビット線ＢＬAが接続される配線５９に接続されている。
【０１２９】
図６は、この参考例の動作を示す波形図であり、メモリセル１５にＨレベルが記憶されており、読出し時、このメモリセル１５が選択される場合を示している。
【０１３０】
ここに、図６Ａはワード線ＷＬの電圧、図６Ｂはビット線リセット・ショート信号ＢＲＳ、図６Ｃはビット線トランスファ信号ＢＴ、図６Ｄはビット線トランスファ・リセット信号ＢＴＲを示している。
【０１３１】
また、図６Ｅはラッチ・イネーブル信号ＬＥＰ、ＬＥＮ、図６Ｆはプリラッチ・イネーブル信号ＰＬＥ、図６Ｇはセンスアンプ駆動電圧ＰＳＡ、ＮＳＡ、図６Ｈはビット線ＢＬA、／ＢＬAの電圧を示している。
【０１３２】
なお、図６Ｈにおいて、破線６０、６１は、それぞれ、図７（図８）に示す従来のＤＲＡＭの場合のビット線ＢＬA、／ＢＬAの電圧を示している。
【０１３３】
即ち、この参考例においては、リセット時、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５は、ビット線ＢＬAと電気的に切り離されている。
【０１３４】
また、ビット線トランスファ信号ＢＴ＝Ｈレベルとされ、ビット線トランスファ回路５においては、ｎＭＯＳトランジスタ２１、２２＝導通状態とされている。
【０１３５】
また、この場合、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされている。
【０１３６】
また、ビット線トランスファ・リセット信号ＢＴＲ＝Ｈレベルとされ、リセット回路５５においては、ｎＭＯＳトランジスタ５６、５７＝導通状態とされている。
【０１３７】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAは、プリチャージ電圧ＶＰＲにプリチャージされている。
【０１３８】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされている。
【０１３９】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされている。
【０１４０】
ここに、読出し時、メモリセル１５が選択される場合には、まず、ビット線リセット・ショート信号ＢＲＳ＝Ｌレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝非導通状態とされ、ビット線ＢＬA、／ＢＬAに対するプリチャージ電圧ＶＰＲの供給が遮断される。
【０１４１】
また、ビット線トランスファ・リセット信号ＢＴＲ＝Ｌレベルとされ、リセット回路５５においては、ｎＭＯＳトランジスタ５６、５７＝非導通状態とされ、ビット線ＢＬAと配線５８とが電気的に切り離されると共に、ビット線／ＢＬAと配線５９とが電気的に切り離される。
【０１４２】
その後、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝非導通状態とされる。
【０１４３】
その後、ワード線ＷＬの電圧＝Ｈレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝導通状態とされ、この結果、ビット線ＢＬAの電圧は、プリチャージ電圧ＶＰＲから僅かに上昇し、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲを維持する。
【０１４４】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＰ＝Ｌレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｈレベルとされる。
【０１４５】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝非導通状態、ｐＭＯＳトランジスタ２９＝導通状態、ｎＭＯＳトランジスタ３１＝導通状態とされ、センスアンプ駆動電圧ＰＳＡ＝電源電圧Ｖｉｉ、センスアンプ駆動電圧ＮＳＡ＝接地電圧ＶＳＳとされる。
【０１４６】
この場合、ビット線ＢＬAの電圧はプリチャージ電圧ＶＰＲから僅かに上昇しており、ビット線／ＢＬAの電圧はプリチャージ電圧ＶＰＲを維持していることから、センスアンプ７においては、ｐＭＯＳトランジスタ２３がｐＭＯＳトランジスタ２４よりも導通状態に近い状態になると共に、ｎＭＯＳトランジスタ２６がｎＭＯＳトランジスタ２５よりも導通状態に近い状態となる。
【０１４７】
この結果、ビット線ＢＬAにはセンスアンプ駆動電圧線９からｐＭＯＳトランジスタ２３を介して電荷が供給され、プリチャージ電圧ＶＰＲから僅かに上昇しているビット線ＢＬAの電圧は、電源電圧Ｖｉｉに向かって上昇し始める。
【０１４８】
これに対して、ビット線／ＢＬAからは、ｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線１０に電荷が引き抜かれ、ビット線／ＢＬAの電圧は、プリチャージ電圧ＶＰＲから接地電圧ＶＳＳに向かって下降し始める。
【０１４９】
この結果、センスアンプ７は差動増幅動作を行い、ｐＭＯＳトランジスタ２３及びｎＭＯＳトランジスタ２６は導通状態に向かい、ｐＭＯＳトランジスタ２４及びｎＭＯＳトランジスタ２５は非導通状態に向かう。
【０１５０】
そして、ｐＭＯＳトランジスタ２３＝導通状態、ｐＭＯＳトランジスタ２４＝非導通状態、ｎＭＯＳトランジスタ２５＝非導通状態、ｎＭＯＳトランジスタ２６＝導通状態、ビット線ＢＬAの電圧＝電源電圧Ｖｉｉ、ビット線／ＢＬAの電圧＝接地電圧ＶＳＳとなる。
【０１５１】
このビット線ＢＬA、／ＢＬAの電圧状態は、コラム選択回路１１のｎＭＯＳトランジスタ１２、１３を介してデータバスＤＢ、／ＤＢに転送される。
【０１５２】
その後、リセット時になると、ワード線ＷＬの電圧＝Ｌレベルとされ、メモリセル１５においては、ｎＭＯＳトランジスタ１７＝非導通状態とされ、メモリセル１５がビット線ＢＬAから電気的に切り離される。
【０１５３】
また、ビット線トランスファ・リセット信号ＢＴＲ＝Ｈレベルとされ、リセット回路５５においては、ｎＭＯＳトランジスタ５６、５７＝導通状態とされて、ビット線ＢＬAと配線５８とが接続され、ビット線／ＢＬAと配線５９とが接続される。
【０１５４】
この場合、センスアンプ７によって、配線５９＝電源電圧Ｖｉｉ、配線５８＝接地電圧ＶＳＳに維持されているので、ビット線ＢＬAの電荷は、ｎＭＯＳトランジスタ５６、配線５８及びｎＭＯＳトランジスタ２６を介してセンスアンプ駆動電圧線１０に引き抜かれ、ビット線ＢＬAの電圧は、電源電圧Ｖｉｉから下降し始める。
【０１５５】
これに対して、ビット線／ＢＬAには、センスアンプ駆動電圧線９からｐＭＯＳトランジスタ２３、配線５９及びｎＭＯＳトランジスタ５７を介して電荷が供給され、ビット線／ＢＬAの電圧は、接地電圧ＶＳＳから上昇し始める。
【０１５６】
また、プリラッチ・イネーブル信号ＰＬＥ＝Ｈレベルとされ、続いて、ラッチ・イネーブル信号ＬＥＰ＝Ｈレベル、ラッチ・イネーブル信号ＬＥＮ＝Ｌレベルとされる。
【０１５７】
この結果、センスアンプ駆動回路８においては、ｎＭＯＳトランジスタ２７、２８＝導通状態、ｐＭＯＳトランジスタ２９＝非導通状態、ｎＭＯＳトランジスタ３１＝非導通状態とされ、センスアンプ駆動電圧ＰＳＡ、ＮＳＡ＝プリチャージ電圧ＶＰＲとされる。
【０１５８】
また、ビット線リセット・ショート信号ＢＲＳ＝Ｈレベルとされ、ビット線リセット・ショート回路３においては、ｎＭＯＳトランジスタ１８〜２０＝導通状態とされ、ビット線ＢＬA、／ＢＬAはプリチャージ電圧ＶＰＲにプリチャージされ、ビット線ＢＬA、／ＢＬAはリセットされる。
【０１５９】
また、ビット線トランスファ回路６を構成するｎＭＯＳトランジスタ＝導通状態とされる。
【０１６０】
このように、この参考例では、リセット時、ビット線リセット・ショート回路３によるビット線ＢＬA、／ＢＬAのリセットを開始する前に、リセット回路５５によりセンスアンプ７を介してビット線ＢＬA、／ＢＬAのリセットを開始し、その後、ビット線リセット・ショート回路３により、ビット線ＢＬA、／ＢＬAのリセットを完了させるとしている。
【０１６１】
したがって、この参考例によれば、リセット時のビット線のプリチャージ時間を短縮し、アクセス終了後のアクセスの高速化を図ることができると共に、ビット線リセット・ショート回路３を構成するｎＭＯＳトランジスタ１８〜２０等、ビット線リセット・ショート回路を構成するｎＭＯＳトランジスタのサイズを小さくすることができる。
【０１６２】
なお、上述の実施例においては、本発明をシェアード型のＤＲＡＭに適用した場合について説明したが、本発明は、１個のビット線対ごとにセンスアンプを設けてなるＤＲＡＭ、いわゆる、ホールデッド型のＤＲＡＭ等にも適用することができる。
【０１６３】
【発明の効果】
以上のように、本発明によれば、リセット時にセンスアンプを介してビット線の電圧をプリチャージ電圧に向かわせるリセット回路を設けるとしたことにより、リセット時のビット線のプリチャージ時間を短縮することができるので、アクセス終了後のアクセスの高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の要部を示す回路図である。
【図２】本発明の第１実施例の動作を示す波形図である。
【図３】本発明の第２実施例の要部を示す回路図である。
【図４】本発明の第２実施例の動作を示す波形図である。
【図５】 本発明の参考例の要部を示す回路図である。
【図６】 本発明の参考例の動作を示す波形図である。
【図７】従来のＤＲＡＭの一例の要部を示す回路図である。
【図８】図７に示す従来のＤＲＡＭを構成するメモリセル列、ビット線リセット・ショート回路、ビット線トランスファ回路、センスアンプ及びセンスアンプ駆動回路の構成を示す回路図である。
【図９】図７（図８）に示す従来のＤＲＡＭの動作を示す波形図である。
【符号の説明】
ＷＬ ワード線
ＢＬA、／ＢＬA ビット線
ＢＲＳ ビット線リセット・ショート信号
ＢＴ ビット線トランスファ信号
ＰＳＡ、ＮＳＡ センスアンプ駆動電圧
ＰＬＥ プリラッチ・イネーブル信号
ＬＥＰ、ＬＥＮ ラッチ・イネーブル信号
ＲＳＰ、ＲＳＮ リセット信号
ＢＴＲ ビット線トランスファ・リセット信号
Claims (4)
- データセンス時に第１の電源ノードに第１の電源電圧、第２の電源ノードに第２の電源電圧を与えられ、選択されたメモリセルにより生じる対をなす第１、第２のビット線間の電位差を差動増幅するセンスアンプを有してなる半導体記憶装置において、
前記センスアンプによるデータセンス後、前記第１、第２のビット線にプリチャージ電圧を供給する前に、前記第１の電源ノードに前記第２の電源電圧、前記第２の電源ノードに前記第１の電源電圧を与えることにより、前記センスアンプのプルアップ用のトランジスタ及びプルダウン用のトランジスタを介して前記第１、第２のビット線の電圧をプリチャージ電圧に向かわせるリセット回路を備えていることを特徴とする半導体記憶装置。 - 前記リセット回路は、前記センスアンプに与える前記第１、第２の電源電圧を入れ換えるスイッチ回路を備えて構成されていることを特徴とする請求項１記載の半導体記憶装置。
- 前記スイッチ回路は、前記センスアンプを含む複数のセンスアンプに前記第１、第２の電源電圧を供給するセンスアンプ駆動回路ごとに設けられていることを特徴とする請求項２記載の半導体記憶装置。
- 前記スイッチ回路は、前記センスアンプごとに設けられていることを特徴とする請求項２記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10584595A JP3646344B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10584595A JP3646344B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306186A JPH08306186A (ja) | 1996-11-22 |
| JP3646344B2 true JP3646344B2 (ja) | 2005-05-11 |
Family
ID=14418362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10584595A Expired - Lifetime JP3646344B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3646344B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3277192B2 (ja) * | 1996-12-27 | 2002-04-22 | 富士通株式会社 | 半導体装置 |
-
1995
- 1995-04-28 JP JP10584595A patent/JP3646344B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08306186A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
| US6819600B2 (en) | Semiconductor memory device with offset-compensated sensing scheme | |
| KR950000958B1 (ko) | 반도체 메모리 회로 | |
| KR950009234B1 (ko) | 반도체 메모리장치의 비트라인 분리클럭 발생장치 | |
| US6661714B2 (en) | Integrated circuit memory devices having sense amplifiers therein that receive nominal and boosted supply voltages when active and methods of operating same | |
| EP0821364B1 (en) | Sense circuit | |
| US5299157A (en) | Semiconductor memories with serial sensing scheme | |
| US6049493A (en) | Semiconductor memory device having a precharge device | |
| JP2000195268A (ja) | 半導体記憶装置 | |
| US5953259A (en) | Integrated circuit memory devices having cross-coupled isolation gate controllers which provide simultaneous reading and writing capability to multiple memory arrays | |
| KR100633653B1 (ko) | 단측 프리차지 디바이스를 갖는 인터리빙된 감지 증폭기 | |
| JP3359567B2 (ja) | 電荷増幅ビットラインセンスアンプを有する半導体メモリ装置 | |
| JP3646344B2 (ja) | 半導体記憶装置 | |
| JP3415420B2 (ja) | 半導体集積回路装置 | |
| JP4034476B2 (ja) | 半導体記憶装置 | |
| KR20040110784A (ko) | 메모리 장치용 비트라인 프리차지 신호 발생기 | |
| JP4120013B2 (ja) | 半導体記憶装置 | |
| JP4865121B2 (ja) | 少なくとも一つのメモリーセルにカップリングされたシングルビットラインを有する強誘電体メモリ素子 | |
| JPH0395794A (ja) | 差動増幅器 | |
| JP2555156B2 (ja) | ダイナミックｒａｍ | |
| KR0145859B1 (ko) | 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리 | |
| JPH06103755A (ja) | 半導体記憶装置 | |
| JPS6212992A (ja) | 半導体記憶装置 | |
| TW393759B (en) | Semiconductor storage device | |
| KR880001342B1 (ko) | 씨 모오스 다이나믹 램의 고속감지 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |