JP3644879B2 - 多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法 - Google Patents

多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法 Download PDF

Info

Publication number
JP3644879B2
JP3644879B2 JP2000172021A JP2000172021A JP3644879B2 JP 3644879 B2 JP3644879 B2 JP 3644879B2 JP 2000172021 A JP2000172021 A JP 2000172021A JP 2000172021 A JP2000172021 A JP 2000172021A JP 3644879 B2 JP3644879 B2 JP 3644879B2
Authority
JP
Japan
Prior art keywords
insulating film
silicon
dielectric constant
bond
silylation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000172021A
Other languages
English (en)
Other versions
JP2001351914A (ja
Inventor
恭敬 内田
聡 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2000172021A priority Critical patent/JP3644879B2/ja
Publication of JP2001351914A publication Critical patent/JP2001351914A/ja
Application granted granted Critical
Publication of JP3644879B2 publication Critical patent/JP3644879B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、論理処理やメモリーなどの大規模集積回路装置の多層配線等において、配線間寄生容量を低減するために必要不可欠な低誘電率膜のうち、究極の低誘電率が得られることから、今後多用される多孔質低誘電率シリコン系絶縁膜を安定化するためにシリル化処理する方法に関するものである。
【0002】
【従来の技術】
大規模集積回路装置の多層配線等において、配線間寄生容量を低減するために使用する低誘電率シリコン系絶縁膜は、例えば、一般的な方法の一つは、有機シランを使用したスピンオングラス(spin on glass )法と呼ばれるSOG膜として形成し、後の熱処理により膜中からCH3 などの有機基を脱離除去して膜自体の密度を低下させ多孔質の低誘電率膜としている。
【0003】
この膜では、未結合手が多数存在するため、ここに空気中の水分が吸着してしまい、不安定性の原因となる。この問題を解決するため、シリル化と呼ばれる表面処理が行われる。シリル化は、電子吸引性の原子をSi−X結合として持つ反応性に富むシリコン化合物により−OH、−COOHなどのグループ中の活性水素をR3 Si−基で置換して多孔質膜の安定化を計るものであって、反応が容易に起こり、室温ないし若干の加熱下で生じさせることが出来る。
【0004】
シリル化剤は、基本的に、クロロシラン類、シリルアミン類、またはシリルアミド類の3つのタイプに分けられる。クロロシラン類の代表は、トリメチルクロルシラン(TMCS:Me3 SiCl)である。TMCSを用いると、LSI中に存在するアルミニウムの配線が塩素のためエッチングされてしまうため使用することは出来ない。シリルアミド類は、アミノ酸のシリル化に主に用いられている。
【0005】
LSI中の絶縁膜では、シリコン系が中心であるため、シリコンが大気中の水分と反応して表面がSi−OHとなっている。このOHが膜の劣化を引き起こし、LSIの不安定性の原因となっている。したがって、配線のアルミニウムを劣化させることなくOHを効率的に除去することが重要であるのでシリルアミン類が用いられている。
【0006】
【発明が解決しようとする課題】
従来の多孔質シリコン系絶縁膜のシリル化法は、上記のように、メチル基を用いて表面の安定化を行っている。しかしながら、メチル基のCH結合は、LSIの作製工程でレジスト除去のために用いられる酸素プラズマやオゾン耐性がない。
したがって、最終的に、誘電率を上げてしまうSiO2 やSiN膜等の保護膜をさらに導入しなければ、多孔質膜の表面処理としては効果を十分発揮できない。
【0007】
これに対して、CF結合は、理論計算および初期的な実験結果から、耐プラズマ性および耐熱性に優れることが示されている。また、CH結合に比べてCF結合は誘電率が低いことが知られているので、多孔質化して膜密度を下げた試料にシリル化処理を行っても、CH結合を有するものに比べて誘電率の上昇を低く抑えることが出来る。
本発明は、より安定な多孔質シリコン系絶縁膜表面を得るシリル化処理方法の開発を目的とする。
【0008】
【課題を解決するための手段】
本発明は、メチル基に変えて、CF−Si結合を有する気体または液体の状態にあるシリコン系原料を表面処理剤として用いて、多孔質シリコン系絶縁膜を改質、保護する方法である。
【0009】
すなわち、本発明は、反応室中に飽和またはCCの二重もしくは三重結合を含む不飽和構造のCF−Si結合を有するフッ化炭素含有有機ケイ素からなるシリコン系原料のガスまたは液体を導入して、多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法である。
【0010】
CF−Si結合を有するシリコン系原料としては、(Cnm3 SiX(Xは、アミノ基またはハロゲン元素)または((Cnm3 Si)2 NH(ただし、nは、1以上の整数、mは、2n+1)などを使用できる。これらの原料は、使用状態で気体または液体の状態にあるものである。
【0011】
また、本発明は、上記の方法により形成されたシリル化表面を有する膜を層間絶縁膜として有することを特徴とする半導体装置である。
【0012】
窒素ガス等の不活性なガスの乾燥雰囲気中へ多孔質低誘電率シリコン系絶縁膜を形成した基板を置き、ここへ、シリル化原料をガス状にして供給することによってシリル化処理することができる。または、シリル化を行える液中へ多孔質低誘電率シリコン系絶縁膜を形成した基板を短時間浸漬するすることによってシリル化処理することができる。
【0013】
本発明の方法におけるシリル化反応は、容易に起こり、膜内部まで効率よく生じる。これは、従来のヘキサメチルジシラザンを用いたシリル化において、FTIR測定時にSi−CH3 結合に起因する大きなピークが観測されることから、表面だけでなく膜内部においてもこの結合が生じていることが分かる。
【0014】
本発明の方法においては、多孔質化したシリコン系絶縁膜表面に形成されているSi−OH結合のOH部分を低温でSiCF3 に置き換える。
【0015】
本発明によれば、耐熱性および耐オゾン性があるシリル化膜の形成を低温で実現できる。Si−CF3 結合を有する膜では、FTIR測定の結果からSi−CH3 を含む膜に比べて耐熱性が500℃以下から700℃まで向上した。
【0016】
【発明の実施の形態】
以下にその実施の形態を説明する。
実施形態1
図1は、ガス状雰囲気でシリル化を行う装置の概略説明図である。液体のシリル化原料はシリル化原料容器10に保持する。シリル化原料の蒸気を運ぶための窒素ガスなどのキャリアガスを供給管2から導入する。キャリアガスの流量は流量制御装置3によって制御する。キャリアガスとシリル化原料の蒸気の供給管系にはバルブ7,8,9を設ける。反応室1において、多孔質化したシリコン系絶縁膜が形成してある基板4に(Cn m 3 Si基を反応させる。基板4はヒータ5によって加熱する。反応室1の下方の排気口6から排気する。
【0017】
実施形態2
図2は、ガス雰囲気でシリル化を行う装置である。シリル化原料ガス9を窒素ガスなどのキャリアガスとともに供給管2から導入する。キャリアガスの流量は流量制御装置3によって制御する。キャリアガスとシリル化原料の蒸気の供給管系にはバルブ7,8を設ける。反応室1において、多孔質化したシリコン系絶縁膜が形成してある基板4に(Cn m 3 Si基を反応させる。基板4はヒータ5によって加熱する。反応室1の下方の排気口6から排気する。
【0018】
実施形態3
図3は、液体状態でシリル化を行う装置である。液体のシリル化剤2は反応容器1内に保持する。シリル化剤2はヒータ4で必要に応じて加熱する。反応容器1内において、多孔質化したシリコン系絶縁膜が形成してある基板に(Cn m 3 Si基を反応させる。
【0019】
図4は、多孔質化したシリコン系絶縁膜中および膜表面にSi−CF3 結合が形成された場合に、耐熱性が700℃まであることを示すFTIR波形を示す。(a)は、Si−CF3 結合を含むものであり、(b)は、参考として示したSi−CH3 結合のみを含むものである。(b)では、500℃以上でSi−CH3 のピークが減少しているのに対して、(a)では、700℃までSi−CF3 のピークがほぼ同じに保たれている。
【図面の簡単な説明】
【図1】図1は、本発明の実施形態の一つのガス状雰囲気でシリル化を行う方法の概略説明図である。
【図2】図2は、本発明の実施形態の一つのガス雰囲気でシリル化を行う方法の概略説明図である。
【図3】図3は、本発明の実施形態の一つの液体状態でシリル化を行う方法の概略説明図である。
【図4】図4は、多孔質化したシリコン系絶縁膜中および膜表面にSi−CF3 結合が形成された場合に、耐熱性が700℃まであることを示すFTIR波形を示すグラフである。

Claims (3)

  1. 反応室中に飽和またはCCの二重もしくは三重結合を含む不飽和構造のCF−Si結合を有するフッ化炭素含有有機ケイ素からなるシリコン系原料のガスまたは液体を導入して、多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法。
  2. CF−Si結合を有するシリコン系原料は、(Cnm3 SiX(Xは、アミノ基またはハロゲン元素)または((Cnm3 Si)2 NH(ただし、nは、1以上の整数、mは、2n+1)であることを特徴とする請求項1に記載のシリル化処理する方法。
  3. 請求項1または2に記載された方法により形成されたシリル化表面を有する膜を層間絶縁膜として有することを特徴とする半導体装置。
JP2000172021A 2000-06-05 2000-06-05 多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法 Expired - Fee Related JP3644879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000172021A JP3644879B2 (ja) 2000-06-05 2000-06-05 多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000172021A JP3644879B2 (ja) 2000-06-05 2000-06-05 多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法

Publications (2)

Publication Number Publication Date
JP2001351914A JP2001351914A (ja) 2001-12-21
JP3644879B2 true JP3644879B2 (ja) 2005-05-11

Family

ID=18674489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000172021A Expired - Fee Related JP3644879B2 (ja) 2000-06-05 2000-06-05 多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法

Country Status (1)

Country Link
JP (1) JP3644879B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424835B2 (ja) * 1991-12-27 2003-07-07 松下電器産業株式会社 カラー固体撮像装置およびカラーフィルタ
JP3789545B2 (ja) * 1995-10-09 2006-06-28 ソニー株式会社 絶縁膜の形成方法
CN1125138C (zh) * 1997-07-15 2003-10-22 旭化成株式会社 用于制造绝缘薄膜的烷氧基硅烷/有机聚合物组合物及其用途

Also Published As

Publication number Publication date
JP2001351914A (ja) 2001-12-21

Similar Documents

Publication Publication Date Title
JP3828540B2 (ja) 低誘電常数薄膜の製造方法及び水素化されたシリコンオキシカーバイド(SiCO:H)薄膜
US7637268B2 (en) Film formation method and apparatus for semiconductor process
JP2005012168A (ja) シリコン窒化膜の成膜方法
US20050032293A1 (en) Use of, silyating agents
US6255230B1 (en) Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same
JP2008532268A (ja) 誘電体膜の処理のための方法およびシステム
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
JP2001504989A (ja) 平坦化された誘電層を半導体基板上に堆積させるための方法及び装置
JP2004193622A (ja) 多孔誘電体材料のcvd法
US11923193B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW201835382A (zh) 於含矽表面的選擇性沉積
KR20200130750A (ko) 유기실리콘 전구체를 사용한 웨이퍼 표면의 소수성 개질
JPH05326464A (ja) 基板表面の気相洗浄方法
JP3103241B2 (ja) 半導体装置の製造方法
KR20220166339A (ko) 원자 층 증착 (atomic layer deposition) 동안의 손실 방지
JP3644879B2 (ja) 多孔質低誘電率シリコン系絶縁膜をシリル化処理する方法
JP2006040936A (ja) 絶縁膜の成膜方法および絶縁膜成膜装置
JP2004288979A (ja) 絶縁膜の成膜方法
JP4628257B2 (ja) 多孔質膜の形成方法
JP3633821B2 (ja) 気相からの低誘電率多孔質シリカ膜の形成方法
JP5233127B2 (ja) 低誘電率膜の改質剤及び製造方法
JP4641933B2 (ja) 薄膜形成方法
JP3915697B2 (ja) 成膜方法及び成膜装置
KR20110125651A (ko) 저 유전상수 실릴화를 위한 시클릭 아미노 화합물
KR20040084795A (ko) 전자 빔 처리 방법 및 전자 빔 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040115

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees