JP3644708B2 - 不良メモリブロックを冗長メモリブロックで置換するメモリの製造方法及びこれに用いられるテーブル作成装置 - Google Patents
不良メモリブロックを冗長メモリブロックで置換するメモリの製造方法及びこれに用いられるテーブル作成装置 Download PDFInfo
- Publication number
- JP3644708B2 JP3644708B2 JP30744094A JP30744094A JP3644708B2 JP 3644708 B2 JP3644708 B2 JP 3644708B2 JP 30744094 A JP30744094 A JP 30744094A JP 30744094 A JP30744094 A JP 30744094A JP 3644708 B2 JP3644708 B2 JP 3644708B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- name
- block
- layout data
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、不良メモリセルを含むブロックである不良ブロックに対応したヒューズを切断することによって、該不良ブロックを冗長メモリセルアレイ中のブロックで置換するメモリの製造方法及びこれに用いられるテーブル作成装置に関する。
【０００２】
【従来の技術】
メモリの記憶容量増大に伴い、製造歩留りが低下する。この歩留りを向上させるために、冗長メモリセルアレイを備えておき、不良メモリセルを含むブロックを冗長メモリセルアレイ中のブロックで置換することが行われている。この置換は、不良メモリセルを含むブロックのアドレス範囲に対応したヒューズを電気的に又はレーザにより加熱溶融させて切断することにより行われる。
【０００３】
電気的切断は、切断のための回路が必要であり、この回路には、ヒューズを加熱溶融するために大電流を流す必要があるので、サイズが大きい回路素子を用いなければならず、そのチップ上占有面積が広くなる。これに対し、レーザ切断は、切断用回路が不要であるので、ヒューズ数を増やして置換ブロックのサイズを小さくすることにより、歩留りをより向上させることができる。このため、ヒューズ切断方式の主流が電気的切断型からレーザ切断型に移行しつつある。
【０００４】
レーザ切断型では、不良メモリセルのアドレスに対応したヒューズ切断座標をヒューズ切断装置に与える必要がある。レーザ切断型は上記のようにヒューズ数が多いので、不良メモリセルのアドレスに対応したヒューズ切断座標を見つけ出す処理に間違いが生じやすく、この処理を慎重に行わなければならない。
【０００５】
【発明が解決しようとする課題】
従来ではこの処理を、作業者が、ヒューズのレイアウト表示画面を見ながらヒューズ切断座標をヒューズ切断装置に１つずつ入力していたので、作業時間が長くなり且つミスが生じやすい原因となっていた。
本発明の目的は、このような問題点に鑑み、不良メモリブロックを冗長メモリブロックで置換するメモリの製造方法において、より短時間で正確に、不良メモリセルのアドレスとヒューズ切断座標との対応テーブルを作成することにより、メモリ製造に要する時間を短縮することである。
本発明の他の目的は、この方法を実施することができるテーブル作成装置を提供することである。
【０００６】
【課題を解決するための手段及びその作用】
第１発明では、不良メモリセルを含むブロックである不良ブロックに対応したヒューズを切断することによって該不良ブロックを冗長メモリセルアレイ中のブロックで置換するメモリの製造方法において、
該ヒューズを該ヒューズのレイアウトデータに対応させて、ヒューズ配列構造を表すヒューズ名を付与するステップと、
該レイアウトデータに基づいて、切断するヒューズの座標を求め、切断ヒューズ座標と切断ヒューズ名との対応テーブルを第１テーブルとして作成するステップと、
該切断するヒューズ名と、該ヒューズに対応する該ブロックのアドレス範囲とを対応させて不良ブロックのアドレス範囲と切断ヒューズ名との対応テーブルを第２テーブルとして作成するステップと、
該第１テーブルと該第２テーブルに基づいて、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを第３テーブルとして作成するステップと、
を有し、該第３テーブルを参照して、不良ブロックのアドレス範囲に対応した切断ヒューズ座標を求める。
【０００７】
この第１発明によれば、ヒューズ配列構造を示すヒューズ名を付与し、このヒューズ名との関係で切断座標とアドレス範囲とを対応させるので、従来より短時間で正確に、不良メモリセルのアドレスとヒューズ切断座標との対応テーブルを作成することが可能となる。
第１発明の第１態様では、上記レイアウトデータは階層構造であり、上記ヒューズ名を付与するステップは、
各階層内のブロックに名前を付与するステップと、
最下位の階層のヒューズに名前を付与するステップと、
ヒューズ名を、該ブロックの名前と該最下位の階層のヒューズの名前との積構造で付与するステップと、
を有する。
【０００８】
この第１態様によれば、ヒューズ名が積構造で表されるので、積構造の要素名を付与すればよく、ヒューズ名付与のためのデータ数を大幅に低減でき、ヒューズ名付与作業が容易になる。また、ヒューズ名が階層構造に対応した積構造で表されるので、このヒューズ名を、階層構造のヒューズ切断座標に対応させることが容易にできる。
【０００９】
第１発明の第２態様では、上記レイアウトデータは階層構造であり、上記ヒューズ名を付与するステップは、
計算機により、ヒューズ配列画像を表示装置に表示させ、該階層構造に基き名前付与対象の前記ブロック及び前記最下位の階層のヒューズを順に選択表示させて、作業者に該名前付与対象の名前の入力を要求するステップと、
この要求に応じて作業者が名前を入力するステップと、
該計算機により、ヒューズ名を、該ブロックの名前と該最下位の階層のヒューズの名前との積構造で付与するステップと、
を有する。
この第２態様によれば、名前付与対象を操作者が指定する必要がないのでヒューズ名付与作業が容易になり、かつ、漏れなくヒューズ名を付与することができる。
【００１０】
第１発明の第３態様では、上記レイアウトデータは階層構造であり、上記ヒューズ名を付与するステップは、
上記レイアウトデータの階層構造とヒューズ名付与との関係の規則を計算機に与えるステップと、
該規則に従って該計算機でヒューズ名付与を自動的に行うステップと、
を有する。
この第３態様によれば、ヒューズ名付与作業が不要になる。
第２発明は、プロセッサに記憶装置と入力装置と表示装置とが結合され、メモリ内の不良メモリセルを含むブロックである不良ブロックを該メモリ内の冗長メモリセルアレイ中のブロックで置換するために切断される該メモリ内のヒューズに関し、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを作成する装置であって、該記憶装置には、該ヒューズのレイアウトデータと、プログラムとが格納され、該プログラムは該プロセッサに対し、
該レイアウトデータに基づいて該ヒューズの階層構造に対応したヒューズブロック名を付与させ、
該レイアウトデータに基づいて各ヒューズの切断座標を求めさせ、
該レイアウトデータを画像データに変換し該表示装置に表示させて、表示された最下位のヒューズブロック内のヒューズの名前の入力を操作者に促し、
入力されたヒューズ名と該切断座標との対応テーブルを第１テーブルとして作成させ、
該ヒューズ名を該表示装置に表示させて、該ヒューズ名と対応した該アドレス範囲の入力を操作者に促し、
該ヒューズ名と該アドレス範囲との対応テーブルを第２テーブルとして作成させ、
該第１テーブルと該第２テーブルとに基づいて、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを作成させる。
【００１１】
【実施例】
以下、図面に基づいて本発明の一実施例を説明する。
図１は、メモリチップに対するヒューズ切断システムの概略構成を示す。
量産されているメモリチップが試験装置１０に供給され、各メモリセルに対するデータの書き込み・読み出しの試験が行われる。不良メモリセルが検出されると、そのアドレスが不良アドレスとしてヒューズ切断装置２０の不良アドレス／切断座標変換部２１に供給され、かつ、そのチップが不良チップとしてヒューズ切断装置２０のヒューズ切断部２２に供給される。ヒューズ切断部２２は、レーザ及びＸ−Ｙ−Ｚステージを備えている。
【００１２】
不良アドレス／切断座標変換部２１は、不良アドレスを、対応するヒューズ切断座標に変換するテーブルが格納された記憶装置を有し、このテーブルを参照して、不良アドレスから、不良アドレスが含まれるアドレス範囲に対応したヒューズ切断座標を求め、ヒューズ切断部２２に供給する。ヒューズ切断部２２はこの座標にレーザ光を照射してヒューズを加熱熔融し切断する。これにより、不良メモリチップが良メモリチップとなり、歩留りが向上する。
【００１３】
上記テーブルは、コンピュータで構成された不良アドレス／ヒューズ切断座標変換テーブル作成装置３０を用いて作成され、不良アドレス／切断座標変換部２１に供給される。
ヒューズ切断座標は、設計部で作成された、メモリチップに対するレイアウトデータ４１に基づいて、コンピュータで容易に求めることができるが、ヒューズ切断座標とメモリ内アドレス範囲とを直接対応付けようとすると、画面上でヒューズの配列位置を１つずつ確認しなければならないので、作業が煩雑であり、ミスが生じやすい。そこで、ヒューズ配列構造を示すヒューズ名付与という中間的な処理を含ませる。
【００１４】
不良アドレス／ヒューズ切断座標変換テーブル作成装置３０は、レイアウトデータ４１と、作業者の操作により対話的に入出力装置４２から供給されるデータとに基づいて、上記テーブルを作成する。以下、この装置３０の処理の詳細を説明する。
（３１）レイアウトデータ４１を読み込み、これを展開し、画面に表示可能なデータに変換する。
【００１５】
レイアウトデータ４１は、階層構造により圧縮されており、例えば図２（Ａ）に示す如く、座標原点をＯ１とするヒューズＦＳ１とヒューズＦＳ２のパターンデータからブロックＦＩＧ１が構成され、ブロックＦＩＧ１の原点Ｏ１の原点Ｏ２に対する相対的な位置座標とブロックＦＩＧ１のＸ方向及びＹ方向の繰り返しピッチと繰り返し個数とからブロックＦＩＧ２が構成され、ブロックＦＩＧ２の原点Ｏ２の原点Ｏ３に対する相対的な位置座標とブロックＦＩＧ２のＸ方向及びＹ方向の繰り返しピッチと繰り返し個数とからブロックＦＩＧ３が構成されている。
【００１６】
レイアウトデータ４１は、全体としてパターンを形成できればよく、レイアウトデータ４１から個々のヒューズを識別できない。
（３２）この識別を行うために、入出力装置４２の操作に基づいてヒューズ名を付与する。ヒューズ名は、レイアウトデータ４１の階層構造と対応させて付与すると、ヒューズ配列構造を示すことができ、さらに、付与データ数を大幅に低減できるのでその作業が容易になり、かつ、階層構造で区分けできるので後述のヒューズ名とヒューズ切断座標との対応テーブルを容易に作成することができる。
【００１７】
そこで、図２（Ｂ）に示す如く、ヒューズＦＳ１及びＦＳ２にそれぞれヒューズ名ＦＳ１及びＦＳ２を付与し、２つのブロックＦＩＧ１にそれぞれブロック名ＮＡＭＥ１及びＮＡＭＥ２を付与し、２つのブロックＦＩＧ２にそれぞれブロック名ＮＡＭＥ３及びＮＡＭＥ４を付与し、ブロックＦＩＧ３にブロック名ＮＡＭＥ４を付与する。
【００１８】
この名前付与は、不良アドレス／ヒューズ切断座標変換テーブル作成装置３０が、レイアウトデータ４１の階層構造を展開しながら、名前付対象ＦＳ１、ＦＳ２、ＦＩＧ１、・・・を順に色、点滅又は囲み等で選択表示させて、作業者にヒューズ名付与を要求し、これに応じて作業者が名前を入力することにより、容易に行われる。
【００１９】
（３３）ヒューズ名が付与された画像データを、データ処理が容易なフォーマット、例えばレイアウトデータ４１と同一のフォーマットに変換する。
（３４）ヒューズ名とヒューズ切断座標との対応テーブルを作成する。
図２（Ｂ）の場合のこのテーブルを図３（Ａ）に示す。ヒューズ名は、階層構造となっており、例えば図中のヒューズ名ＮＡＭＥ３・ＮＡＭＥ１・ＦＳ１は、ブロック名ＮＡＭＥ３かつブロック名ＮＡＭＥ１の ヒューズＦＳ１に対する名前である。
【００２０】
例えばヒューズ名ＮＡＭＥ３・ＮＡＭＥ１・ ＦＳ１のヒューズ切断座標は、ブロックＦＩＧ３の原点Ｏ３の座標に、ベクトルＶ３と、ベクトルＶ２と、ベクトルＶ１とを加算して得られる。ベクトルＶ３は、原点Ｏ３を始点とし、ブロック名ＮＡＭＥ３のブロックＦＩＧ２の原点Ｏ２を終点とする。ベクトルＶ２は、原点Ｏ２を始点とし、ブロック名ＮＡＭＥ１のブロックＦＩＧ１の原点Ｏ１を終点とする。ベクトルＶ１は、原点Ｏ１を始点とし、ブロックＦＩＧ１のヒューズＦＳ１の切断位置を終点とする。
【００２１】
（３５）ヒューズ名と、これに対応したメモリ内アドレス範囲との対応テーブルを、入出力装置４２の操作に基づいて作成する。
図２（Ｂ）の場合のこのテーブルを図３（Ｂ）に示す。
（３６）ステップ３４で作成されたテーブルとステップ３５で作成されたテーブルとから、アドレス範囲とヒューズ切断座標との対応テーブルを作成し、これを不良アドレス／切断座標変換部２１に供給する。
【００２２】
このようにして、アドレス範囲とヒューズ切断座標との対応テーブルを容易・正確に且つ短時間で作成することができる。
なお、本発明には外にも種々の変形例が含まれる。例えば、レイアウトデータ４１の階層構造とヒューズ名付与との関係の規則を不良アドレス／ヒューズ切断座標変換テーブル作成装置３０に与えておき、この規則に従ってヒューズ名付与を自動的に行う構成であってもよい。
【００２３】
【発明の効果】
以上説明した如く、本発明に係るメモリの製造方法によれば、ヒューズ配列構造を示すヒューズ名を付与し、このヒューズ名との関係で切断座標とアドレス範囲とを対応させるので、従来より短時間で正確に、不良メモリセルのアドレスとヒューズ切断座標との対応テーブルを作成することが可能となり、これによりメモリ製造に要する時間を短縮することができるという効果を奏する。
【００２４】
第１発明の第１態様によれば、ヒューズ名が積構造で表されるので、積構造の要素名を付与すればよく、ヒューズ名付与のためのデータ数を大幅に低減でき、ヒューズ名付与作業が容易になり、また、ヒューズ名が階層構造に対応した積構造で表されるので、このヒューズ名を、階層構造のヒューズ切断座標に対応させることが容易にできるという効果を奏する。
【００２５】
第１発明の第２態様によれば、名前付与対象を操作者が指定する必要がないのでヒューズ名付与作業が容易になり、かつ、漏れなくヒューズ名を付与することができるという効果を奏する。
第１発明の第３態様によれば、ヒューズ名付与作業が不要になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例のヒューズ切断システムの概略構成図である。
【図２】（Ａ）は階層構造のヒューズレイアウトデータ説明図であり、（Ｂ）はヒューズ名付与説明図である。
【図３】（Ａ）はヒューズ名／切断座標テーブルを示し、（Ｂ）はヒューズ名／アドレステーブルを示す図である。
【符号の説明】
２０ ヒューズ切断装置
３０ 不良アドレス／ヒューズ切断座標変換テーブル作成装置
４１ レイアウトデータ
４２ 入出力装置
ＦＳ１、ＦＳ２ ヒューズ
ＦＩＧ１〜ＦＩＧ３ ブロック
ＮＡＭＥ１〜ＮＡＭＥ４ ブロック名
【産業上の利用分野】
本発明は、不良メモリセルを含むブロックである不良ブロックに対応したヒューズを切断することによって、該不良ブロックを冗長メモリセルアレイ中のブロックで置換するメモリの製造方法及びこれに用いられるテーブル作成装置に関する。
【０００２】
【従来の技術】
メモリの記憶容量増大に伴い、製造歩留りが低下する。この歩留りを向上させるために、冗長メモリセルアレイを備えておき、不良メモリセルを含むブロックを冗長メモリセルアレイ中のブロックで置換することが行われている。この置換は、不良メモリセルを含むブロックのアドレス範囲に対応したヒューズを電気的に又はレーザにより加熱溶融させて切断することにより行われる。
【０００３】
電気的切断は、切断のための回路が必要であり、この回路には、ヒューズを加熱溶融するために大電流を流す必要があるので、サイズが大きい回路素子を用いなければならず、そのチップ上占有面積が広くなる。これに対し、レーザ切断は、切断用回路が不要であるので、ヒューズ数を増やして置換ブロックのサイズを小さくすることにより、歩留りをより向上させることができる。このため、ヒューズ切断方式の主流が電気的切断型からレーザ切断型に移行しつつある。
【０００４】
レーザ切断型では、不良メモリセルのアドレスに対応したヒューズ切断座標をヒューズ切断装置に与える必要がある。レーザ切断型は上記のようにヒューズ数が多いので、不良メモリセルのアドレスに対応したヒューズ切断座標を見つけ出す処理に間違いが生じやすく、この処理を慎重に行わなければならない。
【０００５】
【発明が解決しようとする課題】
従来ではこの処理を、作業者が、ヒューズのレイアウト表示画面を見ながらヒューズ切断座標をヒューズ切断装置に１つずつ入力していたので、作業時間が長くなり且つミスが生じやすい原因となっていた。
本発明の目的は、このような問題点に鑑み、不良メモリブロックを冗長メモリブロックで置換するメモリの製造方法において、より短時間で正確に、不良メモリセルのアドレスとヒューズ切断座標との対応テーブルを作成することにより、メモリ製造に要する時間を短縮することである。
本発明の他の目的は、この方法を実施することができるテーブル作成装置を提供することである。
【０００６】
【課題を解決するための手段及びその作用】
第１発明では、不良メモリセルを含むブロックである不良ブロックに対応したヒューズを切断することによって該不良ブロックを冗長メモリセルアレイ中のブロックで置換するメモリの製造方法において、
該ヒューズを該ヒューズのレイアウトデータに対応させて、ヒューズ配列構造を表すヒューズ名を付与するステップと、
該レイアウトデータに基づいて、切断するヒューズの座標を求め、切断ヒューズ座標と切断ヒューズ名との対応テーブルを第１テーブルとして作成するステップと、
該切断するヒューズ名と、該ヒューズに対応する該ブロックのアドレス範囲とを対応させて不良ブロックのアドレス範囲と切断ヒューズ名との対応テーブルを第２テーブルとして作成するステップと、
該第１テーブルと該第２テーブルに基づいて、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを第３テーブルとして作成するステップと、
を有し、該第３テーブルを参照して、不良ブロックのアドレス範囲に対応した切断ヒューズ座標を求める。
【０００７】
この第１発明によれば、ヒューズ配列構造を示すヒューズ名を付与し、このヒューズ名との関係で切断座標とアドレス範囲とを対応させるので、従来より短時間で正確に、不良メモリセルのアドレスとヒューズ切断座標との対応テーブルを作成することが可能となる。
第１発明の第１態様では、上記レイアウトデータは階層構造であり、上記ヒューズ名を付与するステップは、
各階層内のブロックに名前を付与するステップと、
最下位の階層のヒューズに名前を付与するステップと、
ヒューズ名を、該ブロックの名前と該最下位の階層のヒューズの名前との積構造で付与するステップと、
を有する。
【０００８】
この第１態様によれば、ヒューズ名が積構造で表されるので、積構造の要素名を付与すればよく、ヒューズ名付与のためのデータ数を大幅に低減でき、ヒューズ名付与作業が容易になる。また、ヒューズ名が階層構造に対応した積構造で表されるので、このヒューズ名を、階層構造のヒューズ切断座標に対応させることが容易にできる。
【０００９】
第１発明の第２態様では、上記レイアウトデータは階層構造であり、上記ヒューズ名を付与するステップは、
計算機により、ヒューズ配列画像を表示装置に表示させ、該階層構造に基き名前付与対象の前記ブロック及び前記最下位の階層のヒューズを順に選択表示させて、作業者に該名前付与対象の名前の入力を要求するステップと、
この要求に応じて作業者が名前を入力するステップと、
該計算機により、ヒューズ名を、該ブロックの名前と該最下位の階層のヒューズの名前との積構造で付与するステップと、
を有する。
この第２態様によれば、名前付与対象を操作者が指定する必要がないのでヒューズ名付与作業が容易になり、かつ、漏れなくヒューズ名を付与することができる。
【００１０】
第１発明の第３態様では、上記レイアウトデータは階層構造であり、上記ヒューズ名を付与するステップは、
上記レイアウトデータの階層構造とヒューズ名付与との関係の規則を計算機に与えるステップと、
該規則に従って該計算機でヒューズ名付与を自動的に行うステップと、
を有する。
この第３態様によれば、ヒューズ名付与作業が不要になる。
第２発明は、プロセッサに記憶装置と入力装置と表示装置とが結合され、メモリ内の不良メモリセルを含むブロックである不良ブロックを該メモリ内の冗長メモリセルアレイ中のブロックで置換するために切断される該メモリ内のヒューズに関し、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを作成する装置であって、該記憶装置には、該ヒューズのレイアウトデータと、プログラムとが格納され、該プログラムは該プロセッサに対し、
該レイアウトデータに基づいて該ヒューズの階層構造に対応したヒューズブロック名を付与させ、
該レイアウトデータに基づいて各ヒューズの切断座標を求めさせ、
該レイアウトデータを画像データに変換し該表示装置に表示させて、表示された最下位のヒューズブロック内のヒューズの名前の入力を操作者に促し、
入力されたヒューズ名と該切断座標との対応テーブルを第１テーブルとして作成させ、
該ヒューズ名を該表示装置に表示させて、該ヒューズ名と対応した該アドレス範囲の入力を操作者に促し、
該ヒューズ名と該アドレス範囲との対応テーブルを第２テーブルとして作成させ、
該第１テーブルと該第２テーブルとに基づいて、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを作成させる。
【００１１】
【実施例】
以下、図面に基づいて本発明の一実施例を説明する。
図１は、メモリチップに対するヒューズ切断システムの概略構成を示す。
量産されているメモリチップが試験装置１０に供給され、各メモリセルに対するデータの書き込み・読み出しの試験が行われる。不良メモリセルが検出されると、そのアドレスが不良アドレスとしてヒューズ切断装置２０の不良アドレス／切断座標変換部２１に供給され、かつ、そのチップが不良チップとしてヒューズ切断装置２０のヒューズ切断部２２に供給される。ヒューズ切断部２２は、レーザ及びＸ−Ｙ−Ｚステージを備えている。
【００１２】
不良アドレス／切断座標変換部２１は、不良アドレスを、対応するヒューズ切断座標に変換するテーブルが格納された記憶装置を有し、このテーブルを参照して、不良アドレスから、不良アドレスが含まれるアドレス範囲に対応したヒューズ切断座標を求め、ヒューズ切断部２２に供給する。ヒューズ切断部２２はこの座標にレーザ光を照射してヒューズを加熱熔融し切断する。これにより、不良メモリチップが良メモリチップとなり、歩留りが向上する。
【００１３】
上記テーブルは、コンピュータで構成された不良アドレス／ヒューズ切断座標変換テーブル作成装置３０を用いて作成され、不良アドレス／切断座標変換部２１に供給される。
ヒューズ切断座標は、設計部で作成された、メモリチップに対するレイアウトデータ４１に基づいて、コンピュータで容易に求めることができるが、ヒューズ切断座標とメモリ内アドレス範囲とを直接対応付けようとすると、画面上でヒューズの配列位置を１つずつ確認しなければならないので、作業が煩雑であり、ミスが生じやすい。そこで、ヒューズ配列構造を示すヒューズ名付与という中間的な処理を含ませる。
【００１４】
不良アドレス／ヒューズ切断座標変換テーブル作成装置３０は、レイアウトデータ４１と、作業者の操作により対話的に入出力装置４２から供給されるデータとに基づいて、上記テーブルを作成する。以下、この装置３０の処理の詳細を説明する。
（３１）レイアウトデータ４１を読み込み、これを展開し、画面に表示可能なデータに変換する。
【００１５】
レイアウトデータ４１は、階層構造により圧縮されており、例えば図２（Ａ）に示す如く、座標原点をＯ１とするヒューズＦＳ１とヒューズＦＳ２のパターンデータからブロックＦＩＧ１が構成され、ブロックＦＩＧ１の原点Ｏ１の原点Ｏ２に対する相対的な位置座標とブロックＦＩＧ１のＸ方向及びＹ方向の繰り返しピッチと繰り返し個数とからブロックＦＩＧ２が構成され、ブロックＦＩＧ２の原点Ｏ２の原点Ｏ３に対する相対的な位置座標とブロックＦＩＧ２のＸ方向及びＹ方向の繰り返しピッチと繰り返し個数とからブロックＦＩＧ３が構成されている。
【００１６】
レイアウトデータ４１は、全体としてパターンを形成できればよく、レイアウトデータ４１から個々のヒューズを識別できない。
（３２）この識別を行うために、入出力装置４２の操作に基づいてヒューズ名を付与する。ヒューズ名は、レイアウトデータ４１の階層構造と対応させて付与すると、ヒューズ配列構造を示すことができ、さらに、付与データ数を大幅に低減できるのでその作業が容易になり、かつ、階層構造で区分けできるので後述のヒューズ名とヒューズ切断座標との対応テーブルを容易に作成することができる。
【００１７】
そこで、図２（Ｂ）に示す如く、ヒューズＦＳ１及びＦＳ２にそれぞれヒューズ名ＦＳ１及びＦＳ２を付与し、２つのブロックＦＩＧ１にそれぞれブロック名ＮＡＭＥ１及びＮＡＭＥ２を付与し、２つのブロックＦＩＧ２にそれぞれブロック名ＮＡＭＥ３及びＮＡＭＥ４を付与し、ブロックＦＩＧ３にブロック名ＮＡＭＥ４を付与する。
【００１８】
この名前付与は、不良アドレス／ヒューズ切断座標変換テーブル作成装置３０が、レイアウトデータ４１の階層構造を展開しながら、名前付対象ＦＳ１、ＦＳ２、ＦＩＧ１、・・・を順に色、点滅又は囲み等で選択表示させて、作業者にヒューズ名付与を要求し、これに応じて作業者が名前を入力することにより、容易に行われる。
【００１９】
（３３）ヒューズ名が付与された画像データを、データ処理が容易なフォーマット、例えばレイアウトデータ４１と同一のフォーマットに変換する。
（３４）ヒューズ名とヒューズ切断座標との対応テーブルを作成する。
図２（Ｂ）の場合のこのテーブルを図３（Ａ）に示す。ヒューズ名は、階層構造となっており、例えば図中のヒューズ名ＮＡＭＥ３・ＮＡＭＥ１・ＦＳ１は、ブロック名ＮＡＭＥ３かつブロック名ＮＡＭＥ１の ヒューズＦＳ１に対する名前である。
【００２０】
例えばヒューズ名ＮＡＭＥ３・ＮＡＭＥ１・ ＦＳ１のヒューズ切断座標は、ブロックＦＩＧ３の原点Ｏ３の座標に、ベクトルＶ３と、ベクトルＶ２と、ベクトルＶ１とを加算して得られる。ベクトルＶ３は、原点Ｏ３を始点とし、ブロック名ＮＡＭＥ３のブロックＦＩＧ２の原点Ｏ２を終点とする。ベクトルＶ２は、原点Ｏ２を始点とし、ブロック名ＮＡＭＥ１のブロックＦＩＧ１の原点Ｏ１を終点とする。ベクトルＶ１は、原点Ｏ１を始点とし、ブロックＦＩＧ１のヒューズＦＳ１の切断位置を終点とする。
【００２１】
（３５）ヒューズ名と、これに対応したメモリ内アドレス範囲との対応テーブルを、入出力装置４２の操作に基づいて作成する。
図２（Ｂ）の場合のこのテーブルを図３（Ｂ）に示す。
（３６）ステップ３４で作成されたテーブルとステップ３５で作成されたテーブルとから、アドレス範囲とヒューズ切断座標との対応テーブルを作成し、これを不良アドレス／切断座標変換部２１に供給する。
【００２２】
このようにして、アドレス範囲とヒューズ切断座標との対応テーブルを容易・正確に且つ短時間で作成することができる。
なお、本発明には外にも種々の変形例が含まれる。例えば、レイアウトデータ４１の階層構造とヒューズ名付与との関係の規則を不良アドレス／ヒューズ切断座標変換テーブル作成装置３０に与えておき、この規則に従ってヒューズ名付与を自動的に行う構成であってもよい。
【００２３】
【発明の効果】
以上説明した如く、本発明に係るメモリの製造方法によれば、ヒューズ配列構造を示すヒューズ名を付与し、このヒューズ名との関係で切断座標とアドレス範囲とを対応させるので、従来より短時間で正確に、不良メモリセルのアドレスとヒューズ切断座標との対応テーブルを作成することが可能となり、これによりメモリ製造に要する時間を短縮することができるという効果を奏する。
【００２４】
第１発明の第１態様によれば、ヒューズ名が積構造で表されるので、積構造の要素名を付与すればよく、ヒューズ名付与のためのデータ数を大幅に低減でき、ヒューズ名付与作業が容易になり、また、ヒューズ名が階層構造に対応した積構造で表されるので、このヒューズ名を、階層構造のヒューズ切断座標に対応させることが容易にできるという効果を奏する。
【００２５】
第１発明の第２態様によれば、名前付与対象を操作者が指定する必要がないのでヒューズ名付与作業が容易になり、かつ、漏れなくヒューズ名を付与することができるという効果を奏する。
第１発明の第３態様によれば、ヒューズ名付与作業が不要になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例のヒューズ切断システムの概略構成図である。
【図２】（Ａ）は階層構造のヒューズレイアウトデータ説明図であり、（Ｂ）はヒューズ名付与説明図である。
【図３】（Ａ）はヒューズ名／切断座標テーブルを示し、（Ｂ）はヒューズ名／アドレステーブルを示す図である。
【符号の説明】
２０ ヒューズ切断装置
３０ 不良アドレス／ヒューズ切断座標変換テーブル作成装置
４１ レイアウトデータ
４２ 入出力装置
ＦＳ１、ＦＳ２ ヒューズ
ＦＩＧ１〜ＦＩＧ３ ブロック
ＮＡＭＥ１〜ＮＡＭＥ４ ブロック名
Claims (5)
- 不良メモリセルを含むブロックである不良ブロックに対応したヒューズを切断することによって該不良ブロックを冗長メモリセルアレイ中のブロックで置換するメモリの製造方法において、
該ヒューズを該ヒューズのレイアウトデータに対応させて、ヒューズ配列構造を表すヒューズ名を付与するステップと、
該レイアウトデータに基づいて、切断するヒューズの座標を求め、切断ヒューズ座標と切断ヒューズ名との対応テーブルを第１テーブルとして作成するステップと、
該切断するヒューズ名と、該ヒューズに対応する該ブロックのアドレス範囲とを対応させて不良ブロックのアドレス範囲と切断ヒューズ名との対応テーブルを第２テーブルとして作成するステップと、
該第１テーブルと該第２テーブルに基づいて、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを第３テーブルとして作成するステップと、
を有し、該第３テーブルを参照して、不良ブロックのアドレス範囲に対応した切断ヒューズ座標を求めることを特徴とするメモリの製造方法。 - 前記レイアウトデータは階層構造であり、前記ヒューズ名を付与するステップは、
各階層内のブロックに名前を付与するステップと、
最下位の階層のヒューズに名前を付与するステップと、
ヒューズ名を、該ブロックの名前と該最下位の階層のヒューズの名前との積構造で付与するステップと、
を有することを特徴とする請求項１記載の方法。 - 前記レイアウトデータは階層構造であり、前記ヒューズ名を付与するステップは、
計算機により、ヒューズ配列画像を表示装置に表示させ、該階層構造に基き名前付与対象の前記ブロック及び前記最下位の階層のヒューズを順に選択表示させて、作業者に該名前付与対象の名前の入力を要求するステップと、
この要求に応じて作業者が名前を入力するステップと、
該計算機により、ヒューズ名を、該ブロックの名前と該最下位の階層のヒューズの名前との積構造で付与するステップと、
を有することを特徴とする請求項１記載の方法。 - 前記レイアウトデータは階層構造であり、前記ヒューズ名を付与するステップは、
前記レイアウトデータの階層構造とヒューズ名付与との関係の規則を計算機に与えるステップと、
該規則に従って該計算機でヒューズ名付与を自動的に行うステップと、
を有することを特徴とする請求項１記載の方法。 - プロセッサに記憶装置と入力装置と表示装置とが結合され、メモリ内の不良メモリセルを含むブロックである不良ブロックを該メモリ内の冗長メモリセルアレイ中のブロックで置換するために切断される該メモリ内のヒューズに関し、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを作成する装置であって、該記憶装置には、該ヒューズのレイアウトデータと、プログラムとが格納され、該プログラムは該プロセッサに対し、
該レイアウトデータに基づいて該ヒューズの階層構造に対応したヒューズブロック名を付与させ、
該レイアウトデータに基づいて各ヒューズの切断座標を求めさせ、
該レイアウトデータを画像データに変換し該表示装置に表示させて、表示された最下位のヒューズブロック内のヒューズの名前の入力を操作者に促し、
入力されたヒューズ名と該切断座標との対応テーブルを第１テーブルとして作成させ、
該ヒューズ名を該表示装置に表示させて、該ヒューズ名と対応した該アドレス範囲の入力を操作者に促し、
該ヒューズ名と該アドレス範囲との対応テーブルを第２テーブルとして作成させ、
該第１テーブルと該第２テーブルとに基づいて、不良ブロックのアドレス範囲と切断ヒューズ座標との対応テーブルを作成させる、
ことを特徴とするテーブル作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30744094A JP3644708B2 (ja) | 1994-12-12 | 1994-12-12 | 不良メモリブロックを冗長メモリブロックで置換するメモリの製造方法及びこれに用いられるテーブル作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30744094A JP3644708B2 (ja) | 1994-12-12 | 1994-12-12 | 不良メモリブロックを冗長メモリブロックで置換するメモリの製造方法及びこれに用いられるテーブル作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08161385A JPH08161385A (ja) | 1996-06-21 |
| JP3644708B2 true JP3644708B2 (ja) | 2005-05-11 |
Family
ID=17969105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30744094A Expired - Lifetime JP3644708B2 (ja) | 1994-12-12 | 1994-12-12 | 不良メモリブロックを冗長メモリブロックで置換するメモリの製造方法及びこれに用いられるテーブル作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3644708B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043427A (ja) * | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置のトリミング方法と半導体装置のトリミング装置および半導体装置のトリミングテーブルの作成方法 |
| KR20020033955A (ko) * | 2000-10-31 | 2002-05-08 | 윤종용 | 반도체 장치에 포함되는 퓨즈의 좌표 추출 방법 및 이를이용하는 반도체 장치의 리페어 방법 |
-
1994
- 1994-12-12 JP JP30744094A patent/JP3644708B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08161385A (ja) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6665854B2 (en) | Method and apparatus of checking mount quality of circuit board | |
| US5781447A (en) | System for recreating a printed circuit board from disjointly formatted data | |
| JPS6362241A (ja) | ワイヤボンデイング方法 | |
| CN101364174A (zh) | 印刷电路板测试文件生成系统及方法 | |
| JP3644708B2 (ja) | 不良メモリブロックを冗長メモリブロックで置換するメモリの製造方法及びこれに用いられるテーブル作成装置 | |
| CN113836857A (zh) | 电路板导线调整方法及装置 | |
| JP3733387B2 (ja) | 制御回路の階層記述方法 | |
| JPH0862275A (ja) | 実装検査データ作成方法 | |
| KR100403312B1 (ko) | 반도체 리드 프레임의 자동설계방법 | |
| JP4498975B2 (ja) | 系統図自動作成システム | |
| JPH10307853A (ja) | 三次元図形配置支援装置 | |
| JP4857168B2 (ja) | セルコンセプトを用いた設計方法、図面作成装置、プログラム、および記録媒体 | |
| JP2000181948A (ja) | 階層図面設計装置 | |
| JPH10154168A (ja) | 部品の自動登録装置及びその自動登録方法 | |
| JPH086975A (ja) | 回路図用ｃａｄ装置 | |
| JP2001297113A (ja) | 部品構成作成編集装置と部品構成作成編集方法と部品構成作成編集処理プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP2829075B2 (ja) | スルーホール生成方法 | |
| JP2003067423A (ja) | 新規採用部品登録システム | |
| JPH06332970A (ja) | 実装レイアウト図作成装置 | |
| JP3201463B2 (ja) | 半導体集積回路の設計装置および設計方法 | |
| JP3171431B2 (ja) | 半導体集積回路の自動レイアウト設計方法 | |
| US20020170028A1 (en) | Computer-aided layout design system with automatic defect-zooming function | |
| JPH1139375A (ja) | 電気回路図作成装置 | |
| JP2831717B2 (ja) | データパス表示装置 | |
| JP2716542B2 (ja) | 部品挿入作業指示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |