JP3643659B2 - 平面表示装置の駆動方法 - Google Patents

平面表示装置の駆動方法 Download PDF

Info

Publication number
JP3643659B2
JP3643659B2 JP30317796A JP30317796A JP3643659B2 JP 3643659 B2 JP3643659 B2 JP 3643659B2 JP 30317796 A JP30317796 A JP 30317796A JP 30317796 A JP30317796 A JP 30317796A JP 3643659 B2 JP3643659 B2 JP 3643659B2
Authority
JP
Japan
Prior art keywords
gradation
subfield
luminance
data
subfields
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30317796A
Other languages
English (en)
Other versions
JPH10142581A (ja
Inventor
雄介 筒井
誠 北川
貢 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP30317796A priority Critical patent/JP3643659B2/ja
Priority to KR1019970059239A priority patent/KR100669274B1/ko
Priority to US08/969,142 priority patent/US6127991A/en
Publication of JPH10142581A publication Critical patent/JPH10142581A/ja
Application granted granted Critical
Publication of JP3643659B2 publication Critical patent/JP3643659B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、プラズマディスプレイ(PDP:Plasma Display Panel)等、点灯時間の長さにより階調表示を実現した平面表示装置の駆動方法に関する。
【0002】
【従来の技術】
プラズマ放電を利用して画素毎に発光及び非発光を制御することにより所望の表示画像を形作るようにしたPDPは、薄型の利点があり、液晶表示装置(LCD:Liquid Crystal Display)等とともに、平面表示装置として盛んに開発が進められている。
【0003】
PDPは、一対の基板の対向面に行電極及び列電極が交差して形成され、その基板の間隙には放電が行われるガスが封入されている。行列的に指定された列電極と行電極の交差部にあたる放電セルに電圧を印加することにより、放電発光を行い、これら点状の放電発光が巨視的に視認されて、文字、図形等の画像が形作られる。PDPでは、放電による発光量は印加電圧により線形的に制御することができない。このため、輝度に対応づけて点灯時間を制御することで、多階調化を実現している。
【0004】
図5に、従来のPDPの構成を示す。R,G,Bの原画像データは、多階調化プロセッサ(10)に送出され、ここで、本出願人が特開平6−118920において詳述した誤差拡散処理、あるいは、単に所定の下位数ビットが切り捨てられて、所定ビット、例えば4ビットのデータに変換される。この変換された原画像データは、いったんフレームメモリ(11)に格納された後、データコントローラ(12)に送出され、規定の画素データが作成されてPDP表示部(15)のデータドライバー(18)へ送られる。一方、コンポジットビデオ信号から分離された水平同期パルスSYNCは、サブフィールドタイミングコントロール部(13)に送られ、列と行、サブフィールド、フィールド、及び、フレーム等の各種タイミング制御用の信号パルスが作成されて、多階調化プロセッサ(10)、フレームメモリ(11)、データコントローラ(12)及びドライバーコントローラ(14)へ供給される。ドライバコントローラ(14)では、サブフィールドタイミングコントロール部(13)の制御を受けて、PDP表示部(15)のY電極ドライバ(16)、X電極ドライバ(17)及びデータドライバー(18)の駆動タイミングの制御を行う。
【0005】
PDP表示部(15)は、複数のY電極(19)及びX電極(20)が互いに平行に配置され、これに交差して複数のデータ電極(21)が配置されている。Y電極(19)とX電極(20)は一方の基板上に形成され、データ電極(21)は他方の基板上に形成されている。Y電極(19)とX電極(20)が形成された基板の表面には誘電体層が被覆され、データ電極(21)が形成された基板上にはR,G,Bの蛍光体が設けられている。また、各々Y電極(19)、X電極(20)及びデータ電極(21)よりなる放電セルは、基板上に形成された絶縁体層により放電空間が仕切られている。
【0006】
Y電極ドライバー(16)は行方向のスキャンパルス及びコモンパルスの供給を行い、X電極ドライバー(17)はコモンパルスの供給を行う。X電極(20)は全本が共通に駆動される。また、データドライバー(18)は、列方向のアドレスを行う。このように3種類の電極を有したものは3電極型と呼ばれる。
3電極型PDPでは、1フィールドは複数のサブフィールドからなり、更に、各サブフィールドは主にアドレス期間と維持放電期間からなる。アドレス期間には、まず各々1組のY電極(19)とX電極(20)からなる1行即ち1スキャンラインが選択される。即ちY電極(19)にスキャンパルスが印加され、X電極(20)との間に十分に大きな電圧が印加される。この状態で、データドライバー(18)より所定のデータ電極(21)に信号電圧が印加され、行列的に指定された1点に対応する放電セルにおいて、書き込み放電が行われ、各々誘電体層を挟んだY電極(19)上及びX電極(20)上に壁電荷が形成される。続く、維持放電期間においては、Y電極(16)とX電極(17)に交互に維持放電パルスが一斉に印加され、アドレス期間において選択的に生成された十分に大きな壁電荷がその極性を入れ換えるように移動して、その電荷を維持しながら放電発光が行われる。この放電は正負可逆的に繰り返し行われ、十分な輝度を表示すべく点灯される。
【0007】
また、一括消去、一括書き込み方式においては、アドレス期間の前の一括書き込み時にデータドライバー(18)より全セルに信号電圧が一斉に印加され、全セルに壁電荷が生成される。続く、アドレス期間においては、データドライバー(18)より選択的に消去パルスが印加される。この消去パルスは、維持放電パルスよりも波長あるいは振幅が小さいパルスであり、この消去パルスが供給されたセルは、書き込み時に生成された壁電荷と逆極性の電圧が印加されることで消去放電が行われ、壁電荷が消去される。維持放電期間には、前述と同様に、維持放電パルスがY電極(16)とX電極(17)に交互に印加され、維持放電が所定回数繰り返される。
【0008】
PDPにおいて、階調表示を行う場合は、各放電セルの維持放電回数により制御される維持放電期間の長さを変えることで、放電セルである各画素の輝度を調整している。即ち、所定の輝度に対応づけられた維持放電期間を有した複数のサブフィールドが、サブフィールドタイミングコントロール部(13)で作成されており、これらのサブフィールドに原画像データの各ビットを割り当てる形で点灯すべきサブフィールドの組み合わせが選択される。つまり、選択されたサブフィールドにおいてのみ画素が点灯され、各画素に関して、維持放電が行われる合計時間が原画像データの階調に対応づけられた形で制御され、これら点灯時間の総計が所望の表示輝度として視認されることで多階調表示が実現される。
【0009】
【発明が解決しようとする課題】
従来、テレビジョン放送、あるいは、コンピュータの映像出力用のコンポジットビデオ信号は、ブラウン管の表示特性に合わせたガンマ補正が行われているため、CRT以外に送られる場合、そのディスプレイに固有の電圧−輝度特性に合致させるべく輝度補正が行われる。図5に示す構成においても、多階調化プロセッサ(10)に供給される原画像データは、送像時、あるいは、コンピュータ出力時にガンマ補正が行われた信号に、更に、PDP用のガンマ補正を施すことにより、電圧−輝度の関係曲線が直線状にされたものである。この例では、4ビットの原画像データにより16階調の表示が得られるが、階調と表示輝度との関係曲線は直線状となっている。即ち、階調間の輝度差は全てのレベルで等しくされている。ところが、実際に肉眼により観察される場合、低輝度領域においては人間の視感度が高く、輝度差が鮮明に認識されるが、高輝度領域では、逆に、視感度が低く、輝度差が鮮明に認識されにくい。このため、視認において輝度領域の全域にわたって輝度の疎密が発生し、表示品位を低下させていた。
【0010】
【課題を解決するための手段】
本発明は、この課題を解決するために成され、1フィールド単位で所望の輝度を表示すべく、所定の相対比の輝度に対応づけられた点灯時間を有する複数のサブフィールドから点灯するサブフィールドの組み合わせを選択することにより1フィールドにおける総点灯時間を階調制御して多階調表示を行う平面表示装置の駆動方法において、階調を複数位の階調群に分割し、かつ、原画像データがこれらの階調群のいずれに属するかにより、前記階調群の各位にそれぞれ対応づけられた各選択方法のうちのいずれかの選択方法を採用して所定の相対比の輝度を有する複数のサブフィールドからそれよりも少ない複数組のサブフィールドを選択し、このように選択されたサブフィールドの各組に原画像データの各ビットを割り当てて各々のサブフィールドの点灯及び非点灯を制御することにより、比較的低輝度領域に対応した階調群に属する階調間の輝度差を、比較的高輝度領域に対応した階調群に属する階調間の輝度差よりも小さくした構成である。
【0011】
これにより、人間の視感度の高い低輝度領域において圧縮された階調間の輝度差が膨張して視認され、逆に視感度の低い高輝度領域において膨張された階調間の輝度差が圧縮して視認されるので、結果的に、全輝度領域にわたって輝度の疎密が無くされる。
【0012】
【発明の実施の形態】
図1に、本発明の実施の形態にかかるPDPの構成を示す。R,G,Bの原画像データは、多階調化プロセッサ(10)で受け取られ、ここで、誤差拡散処理、あるいは、単に所定の下位数ビットが切り捨てられて、所定ビット、例えば4ビットのデータに変換される。この変換された原画像データは、フレームメモリ(11)に一時格納されるとともに、上位2ビットが、本発明に関したデータ判別部(1)にも供給される。データ判別部(1)では、原画像データの上位2ビットより、その原画像データが、下位、中位、上位の3つに分割された階調群のどの領域に属するかが判別される。データ判別部(1)において作成された判別信号は、本発明に関したサブフィールドタイミングコントロール部(4)に送られる。サブフィールドタイミングコントロール部(4)には、3つに分割された各階調群に対応づけられた階調と表示輝度との特性を実現するためのサブフィールドデータが用意されており、データ判別部(1)より送られた判別信号に基づいて、当該の原画像データが含まれる表示輝度領域が判別され、これに応じたサブフィールドデータがフレームメモリ(11)に送出され、当該の4ビットの原画像データに関連づけた形で格納される。
【0013】
データコントローラ(12)では、フレームメモリ(11)に格納された原画像データの各ビットが、サブフィールドタイミングコントロール部(4)より得たサブフィールドデータに関連づけられた形で読み込まれ、画素データを作成してPDP表示部(15)のデータドライバー(18)に供給される。
一方、コンポジットビデオ信号から分離された水平、垂直同期信号SYNCは、サブフィールドタイミングコントロール部(4)に送られ、フレーム期間、フィールド期間、サブフィールド期間及び行と列のタイミング制御のための信号パルスが作成され、多階調化プロセッサ(10)、フレームメモリ(11)、データコントローラ(12)及びドライバコントローラ(14)に送られる。ドライバコントローラ(14)は、Y電極ドライバ(16)、X電極ドライバ(17)及びデータドライバー(18)の駆動を制御してフレーム期間、フィールド期間、サブフィールド期間、及び、各サブフィールド期間のアドレス期間と維持放電期間における列と行のタイミングを制御する。また、データドライバー(18)は、ドライバコントローラ(14)からのタイミング制御を受けるとともに、データコントローラ(12)から送られた画素データに基づいて、点灯すべきサブフィールド期間にPDP表示部(15)に信号電圧を供給し、行列的に指定された画素を点灯させる。
【0014】
図2に、データ判別部(1)とサブフィールドタイミングコントロール部(4)の詳細な構成を示す。データ判別部(1)は、フレームメモリ(2)とデータ判別回路(3)からなり、サブフィールドタイミングコントロール部(4)は、タイミングコントローラ(5)と、第1、第2及び第3のサブフィールドタイミング回路(6,7,8)と、セレクタ回路(9)からなる。
【0015】
多階調化プロセッサ(10)から送られた上位2ビットの原画像データR,G,Bは、フレームメモリ(2)にいったん格納される。この原画像データの上位2ビットはデータ判別回路(3)に読み出され、00、01、1×のいずれかを判別することにより、基の原画像データが、3つに分割された下位、中位あるいは上位の階調群のどれに含まれるかを判別する。即ち、上位2ビットが00の時は下位領域、01の時は中位領域、最上位ビットが1の時は上位領域と判別される。この判別信号は、サブフィールドタイミングコントロール部(4)のセレクタ回路(9)に送出される。
【0016】
一方、サブフィールドタイミングコントロール部(4)では、タイミングコントローラ(5)において、外部から供給された水平、垂直同期信号SYNCに基づいて、フレーム、フィールド、サブフィールド、ライン及びドットの各種タイミングパルスが作成され、多階調化プロセッサ(10)、フレームメモリ(11)、データコントローラ(12)及びドライバーコントローラ(14)に送られる。
【0017】
タイミングコントローラ(5)はまた、第1、第2及び第3のサブフィールドタイミング回路(6,7,8)のタイミングを制御する。第1、第2及び第3のサブフィールドタイミング回路(6,7,8)は、タイミングコントローラ(5)の制御を受けながら、ROM等に用意されたサブフィールドタイミング情報より、各々、下位、中位及び上位の階調群に対応したサブフィールドデータを読み出して、セレクタ回路(9)に供給している。ROMには、第1のサブフィールドSF0、第2のサブフィールドSF1、第3のサブフィールドSF2、第4のサブフィールドSF3、第5のサブフィールドSF4及び第6のサブフィールドSF5の各サブフィールドタイミングコントロールデータが保持されている。これら第1から第6のサブフィールドSF0、SF1、SF2、SF3、SF4、SF5において、各々のサブフィールドの維持放電期間の長さの相対比は1:2:4:16:5:14に取られている。第1のサブフィールドタイミング回路(6)には、第1のサブフィールドSF0、第2のサブフィールドSF1、第3のサブフィールドSF2及び第6のサブフィールドSF5の各タイミングコントロールデータからなる第1のサブフィールドデータが用意され、第2のサブフィールドタイミング回路(7)には、第2のサブフィールドSF1、第3のサブフィールドSF2、第5のサブフィールドSF4及び第6のサブフィールドSF5の各タイミングコントロールデータからなる第2のサブフィールドデータが用意され、第3のサブフィールドタイミング回路(8)には、第1のサブフィールドSF0、第2のサブフィールドSF1、第3のサブフィールドSF2、第4のサブフィールドSF3、第5のサブフィールドSF4、第6のサブフィールドSF5からなる第3のサブフィールドデータが用意されている。即ち、第1、第2及び第3のサブフィールドデータは、6つのサブフィールドタイミングコントロールデータから上述の組み合わせで4つまたは全部のサブフィールドが選択的に指定されたもので、4ビット6サブフィールド方式の駆動を実現する。セレクタ回路(9)は、データ判別部(1)から送られた階調群の判別信号を受けて、いずれかのサブフィールドデータを選択して、フレームメモリ(11)に送出し、基の4ビットの原画像データに関連づけて格納される。即ち、4ビットの原画像データは、それが、階調群の下位、中位、上位のいずれに属しているかにより、所定のサブフィールドの組み合わせと関連づけられている。
【0018】
表1に、本発明の4ビット6サブフィールド方式における原画像データの階調と、これらに対応するサブフィールド組み合わせ、その時の輝度及びその相対比を示す。
【0019】
【表1】
Figure 0003643659
【0020】
また、比較例として従来の4ビット4サブフィールド方式の場合の同様の値を示す。表からわかるように本発明では、4ビットの原画像データによる16階調表示において、下位4階調では前述の第1のサブフィールドデータに基づいて、4つのサブフィールドSF0、SF1、SF2、SF5が選択され、原画像データの各ビットをこれに割り当てる。中位4階調では前述の第2のサブフィールドデータに基づいて、4つのサブフィールドSF1、SF2、SF4、SF5が選択され、原画像データの各ビットをこれに割り当てている。また、上位8階調では第3のサブフィールドデータに基づいて全てのサブフィールドSF0、SF1、SF2、SF3、SF4、SF5が選択され、原画像データの1ビットを第3のサブフィールドSF2に割り当て、2ビットを第1、第2及び第5のサブフィールドSF0、SF1、SF4に割り当て、3ビットを第4のサブフィールドSF3に割り当て、4ビットを第6のサブフィールドSF5に割り当てる。これにより、1階調から4階調までは階調間の輝度差が1、4階調から8階調の間の輝度差が2、8階調と9階調の間の輝度差が3、9階調からから16階調までの輝度差は4となる。一方、比較例では、1階調から16階調までの階調間で輝度差が2で一定している。
【0021】
図3に、表1より得られる階調と輝度との関係を、本発明及び比較例の各場合に関して各々特性曲線A及びBで示す。横軸は階調数であり、縦軸は輝度の相対比である。曲線Aより、本発明では、1階調から4階調までの下位領域と、4階調から8階調までの中位領域と、9階調から16階調までの上位領域とで特性曲線の傾きが異なっている。即ち、1階調から4階調までの低輝度領域における階調間の輝度差が、9階調から16階調までの高輝度領域における階調間の輝度差よりも小さくなっている。
【0022】
一方、曲線Bより従来は、階調と輝度との関係曲線は直線状であり、階調との比例関係をもって輝度が上昇あるいは下降している。このような場合、実際に表示画面が観察される場合には、低輝度領域では人間の視感度が高く階調間の輝度差が大きく感じられ、高輝度領域では人間の視感度が低く階調間の輝度差が小さく感じられる。このため、全輝度領域にわたって鮮明な画像を観察することができない。これに対して、本発明では、低輝度領域における階調間の輝度差を小さく、高輝度領域おける階調間の輝度差を大きくすることで、このような表示特性を人間の感知特性が補正する形で、全輝度領域にわたって階調間の輝度差が均一に認識され、輝度の疎密のない、鮮明な画像が観察される。
【0023】
図4に、本発明の実施の形態にかかるPDP駆動方法における1フィールドの構成を示す。図の(a)は、タイミングコントローラ(5)において作成される1フィールドの構成であり、アドレス期間と維持放電期間を有する6つのサブイールドSF0、SF1、SF2、SF3、SF4、SF5からなる。これら、各サブフィールドSF0、SF1、SF2、SF3、SF4、SF5は、所定の輝度比を示すべく維持放電期間の長さが変えられている。維持放電期間の長さは点灯時間の長さであり、輝度に対応づけられる。各サブフィールドSF0、SF1、SF2、SF3、SF4、SF5の点灯時間の相対比は、1:2:4:16:5:14にされている。
【0024】
図の(b)は、原画像データが1階調から4階調の場合に、各ビットが割り当てられる4つのサブフィールドSF0、SF1、SF2、SF5からなる1フィールドであり、図の(c)は、原画像データが5階調から8階調の場合に各ビットが割り当てられる4つのサブフィールドSF1、SF2、SF4、SF5からなる1フィールド、図の(d)は、原画像データが9階調から16階調の場合に各ビットに割り当てられる6つのサブフィールド、SF0、SF1、SF2、SF3、SF4、SF5からなる1フィールドである。即ち、(a)の如くあらかじめ6つのサブフィールドからなる1フィールド内で、その表示する階調に応じて、(b)、(c)または(d)のように4つまたは6つのサブフィールドが選択的に用意され、前述の組み合わせで原画像データの各ビットが各サブフィールドに割り当てられて点灯、非点灯が制御されて階調表示が行われる。
【0025】
【発明の効果】
人間の視感度の高い低輝度領域において階調間の輝度差をあらかじめ小さくし、人間の視感度の低い高輝度領域において階調間の輝度差をあらかじめ大きくすることで、低輝度領域において輝度分布が膨張して認識され、高輝度領域において輝度分布が圧縮して認識されるので、表示輝度領域の全域にわたって、感知される輝度差が均一にされ、表示品位が向上される。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかるPDPの構成図である。
【図2】本発明の実施の形態にかかるPDPの一部詳細図である。
【図3】本発明の実施の形態にかかるPDPの階調−表示輝度の関係を示す特性曲線である。
【図4】本発明の実施の形態にかかるPDPの駆動方法にかかるサブフィールドの組み合わせを示すタイミング図である。
【図5】従来のPDP構成図である。
【符号の説明】
1 データ判別部
2 フレームメモリ
3 データ判別回路
4 サブフィールドタイミングコントロール部
5 タイミングコントローラ
6,7,8 サブフィールドタイミング制御回路
9 セレクタ回路
10 多階調化プロセッサ
11 フレームメモリ
12 データコントローラ
13 サブフィールドタイミングコントロール部
14 ドライバコントローラ
15 PDP表示部
16 Y電極ドライバー
17 X電極ドライバー
18 データドライバー
19 Y電極
20 X電極

Claims (1)

  1. 1フィールド単位で所望の輝度を表示すべく、所定の相対比の輝度に対応づけられた点灯時間を有する複数のサブフィールドのそれぞれの点灯及び非点灯を制御して総点灯時間を階調制御して多階調表示を行う平面表示装置の駆動方法において、
    階調を下位2 n−2 (nは自然数)階調、中位2 n−2 階調及び上位2 n−1 階調の3つの階調群に分割し、かつ、原画像データがこれらの階調群のいずれに属するかにより、前記下位階調群、中位階調群及び上位階調群に各々対応づけられた第1、第2及び第3の各選択方法のうちのいずれかの選択方法を採用して所定の相対比の輝度を有するn+2個のサブフィールドからn組のサブフィールドを選択し、これらの各組にnビットの原画像データの各ビットを割り当て、それぞれのサブフィールドの点灯及び非点灯を制御することにより、前記下位階調群に属する階調間の輝度差を最も小さく、前記上位階調群に属する階調間の輝度差を最も大きくしたことを特徴とする平面表示装置の駆動方法。
JP30317796A 1996-11-12 1996-11-14 平面表示装置の駆動方法 Expired - Fee Related JP3643659B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30317796A JP3643659B2 (ja) 1996-11-14 1996-11-14 平面表示装置の駆動方法
KR1019970059239A KR100669274B1 (ko) 1996-11-12 1997-11-11 평면표시장치의구동방법
US08/969,142 US6127991A (en) 1996-11-12 1997-11-12 Method of driving flat panel display apparatus for multi-gradation display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30317796A JP3643659B2 (ja) 1996-11-14 1996-11-14 平面表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JPH10142581A JPH10142581A (ja) 1998-05-29
JP3643659B2 true JP3643659B2 (ja) 2005-04-27

Family

ID=17917818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30317796A Expired - Fee Related JP3643659B2 (ja) 1996-11-12 1996-11-14 平面表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP3643659B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2786597B1 (fr) * 1998-11-27 2001-02-09 Pixtech Sa Adressage numerique d'un ecran plat de visualisation

Also Published As

Publication number Publication date
JPH10142581A (ja) 1998-05-29

Similar Documents

Publication Publication Date Title
US6127991A (en) Method of driving flat panel display apparatus for multi-gradation display
JP2903984B2 (ja) ディスプレイ装置の駆動方法
KR100362694B1 (ko) 플라즈마 표시 패널 구동 방법
EP0987676B1 (en) Method of driving plasma display panel and display apparatus
US20050248583A1 (en) Dither processing circuit of display apparatus
US6897836B2 (en) Method for driving a display panel
JP4347228B2 (ja) プラズマ表示装置およびその駆動方法
KR100225902B1 (ko) 불규칙 어드레싱에 의한 표시 시스템의 계조 조정 방법
JP3430593B2 (ja) ディスプレイ装置の駆動方法
JP3961171B2 (ja) ディスプレイ装置の多階調処理回路
US6052101A (en) Circuit of driving plasma display device and gray scale implementing method
JP3639395B2 (ja) 平面表示装置の駆動方法
EP1691341A2 (en) Method for driving a display panel
JP2002323872A (ja) プラズマディスプレイパネルの駆動方法及びプラズマ表示装置
US20050243028A1 (en) Display panel drive method
JP2001056665A (ja) プラズマディスプレイパネルの駆動方法
JP2000242227A (ja) プラズマディスプレイパネルの駆動方法
KR100477972B1 (ko) 플라즈마 디스플레이 패널 및 그 계조 구현 방법
EP1471490A2 (en) Display panel driving method
EP0923066A1 (en) Driving a plasma display panel
JP3643659B2 (ja) 平面表示装置の駆動方法
JP2000276102A (ja) プラズマディスプレイパネルの駆動方法
US7109950B2 (en) Display apparatus
KR100669274B1 (ko) 평면표시장치의구동방법
KR100502894B1 (ko) 플라즈마 디스플레이 패널 및 그 계조 구현 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees