JP3641378B2 - Process monitoring method for semiconductor device - Google Patents

Process monitoring method for semiconductor device Download PDF

Info

Publication number
JP3641378B2
JP3641378B2 JP00185199A JP185199A JP3641378B2 JP 3641378 B2 JP3641378 B2 JP 3641378B2 JP 00185199 A JP00185199 A JP 00185199A JP 185199 A JP185199 A JP 185199A JP 3641378 B2 JP3641378 B2 JP 3641378B2
Authority
JP
Japan
Prior art keywords
oxide film
pattern
film
monitor
monitoring method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00185199A
Other languages
Japanese (ja)
Other versions
JP2000200816A (en
Inventor
研介 澤瀬
浩貴 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP00185199A priority Critical patent/JP3641378B2/en
Publication of JP2000200816A publication Critical patent/JP2000200816A/en
Application granted granted Critical
Publication of JP3641378B2 publication Critical patent/JP3641378B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はLSIなどの半導体装置の製造プロセスにおける信頼性をモニターするプロセスモニター方法に関する。さらに詳しくは、ゲート酸化膜などの薄い酸化膜の信頼性を製造プロセスの洗浄処理などによる影響をも含めて正確にモニターすることができる半導体装置のプロセスモニター方法に関する。
【0002】
【従来の技術】
従来、半導体装置の製造工程において、たとえば酸化膜の膜質を評価する場合、半導体ウェハ(ウェハ状の半導体基板)の一部に、モニター用パターンを形成し、そのモニター用パターンに電流を印加して何クーロンで破壊するかというQBD検査、または電圧を印加して何Vまで耐え得るかというTZBD検査をしてその半導体ウェハに形成された膜質を評価する方法が採られている。
【0003】
このような酸化膜をモニターするモニター用パターンは、たとえば図4に示されるように、半導体基板21上にトンネル酸化膜またはゲート酸化膜程度の薄い評価用酸化膜22をLOCOS酸化膜24の間に形成し、その上に導電膜であるポリシリコン膜25を形成しておき、そのポリシリコン膜25を一方の電極として、ポリシリコン膜25と半導体基板21との間に電流または電圧を印加することができるようになっている。このモニター用パターンの大きさは、その半導体ウェハに作り込む半導体チップの1個分から1.5個分ぐらいの大きさにLOCOS酸化膜24の間に形成され、その評価用酸化膜22はその範囲でトンネル酸化膜やゲート酸化膜などのそのチップに使用されている厚さに形成して行われている。評価用酸化膜が、このように一様の厚さに形成される理由は、薄い酸化膜ができるだけ大きな面積で形成されていることにより、その一部に欠陥が生じていても不良を検出することができ、それだけ信頼性が高くなるためと考えられているからである。
【0004】
【発明が解決しようとする課題】
前述のように、従来の半導体装置の製造に当っては、プロセスモニター用のパターンを形成して、その信頼性を充分に確保するようにして製造されている。しかし、それでも実際のLSIなどの使用中に酸化膜の絶縁破壊の生じるものが発生することがあるなどの問題がある。
【0005】
本発明者らは、酸化膜の信頼性を製造工程におけるプロセス用モニターによる検査と完全に対応させることにより、その信頼性を向上させるため、鋭意検討を重ねた結果、プロセス用モニターでは検出されず、その後に酸化膜の信頼性が低下する理由が、酸化膜の形成前に行う洗浄工程などによる洗浄液の残渣が残り、ウォーターマークが形成され、そのウォーターマークが後から酸化膜の膜質を低下させ、信頼性を低下させることにあることを見出した。
【0006】
本発明は、このような状況に鑑みてなされたもので、プロセスモニターによる検査を実際の製品における酸化膜の信頼性と対応させ、プロセスモニターにより酸化膜の品質を精度よく検査して、その信頼性を向上させることができる半導体装置のプロセスモニター方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明者らは、プロセスモニターによる検査と実際の製品での酸化膜の信頼性とを対応させるため、鋭意検討を重ねた結果、前述のように、酸化膜の形成前や後に行われる洗浄処理などによるウォーターマークが形成されることに酸化膜の劣化の原因があり、従来の一様の厚さの酸化膜ではウォーターマークの影響が現れにくいことに原因があることを見出した。すなわち、洗浄処理をした後に、スピンナーにより半導体ウェハを回転させ、洗浄液を飛散させて乾燥させるが、酸化膜に凹凸があるとその凹部に洗浄液が残りその角部に前述のウォーターマークが形成されやすいが、従来の一様で面積の大きい酸化膜では、スピンナーにより洗浄液を飛ばすと殆ど飛んでしまって角部にも残らないためである。
【0008】
本発明による半導体装置のプロセスモニター方法は、半導体基板からなるウェハの表面にプロセスモニター用の酸化膜を設け、その上に導電膜を設けることによりモニター用パターンを形成し、前記半導体基板と前記導電膜との間に電圧および/または電流を印加して前記酸化膜の膜質を評価するプロセスモニター方法であって、前記モニター用パターンを、前記ウェハに形成される製品用のチップと同じかそれより大きい面積で形成し、かつ、該製品用のチップに形成される凹凸のパターンと同じかそれより小さい凹凸を複数個有する酸化膜のパターン形成して行うことを特徴とする。
【0009】
この方法によれば、実際のLSIチップなどのパターンと同様またはそれより細かい酸化膜の凹凸のパターンが形成されているため、洗浄後のスピンナーによる乾燥を行うと、洗浄液は実際のパターンと同様の飛散の仕方になり、凹部に腐食性の液が残る場合はモニターパターンの酸化膜部分にも同様に残り、その影響による酸化膜の劣化をモニターパターンにより検出することができる。
【0010】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体装置のプロセスモニター方法について説明をする。
【0011】
本発明による半導体装置のプロセスモニター方法は、図1(a)にその一実施形態のトンネルウインドウを有するEEPROMのモニター用パターンが示されるように、半導体基板1上にEEPROMの各メモリセルのアクティブ トウ アクティブ(active to active)のスペース(LOCOS酸化膜を挟んだアクティブ領域の間隔)と同じかそれより小さい間隔(小さいアクティブ領域)でゲート酸化膜2が設けられ、ゲート酸化膜2の一部にメモリセルのトンネルウインドウと同じサイズのトンネルウインドウ3が形成されている。ゲート酸化膜2の間にはLOCOS酸化膜4が形成され、モニターパターンの部分全体を覆うように、導電膜であるたとえばポリシリコン膜5が設けられることにより、モニター用パターン10が形成されている。このパターン10のポリシリコン膜5を設ける前の平面説明図が図1(b)に示されるように、薄い酸化膜であるトンネルウインドウ3および図1(b)には示されていないLOCOS酸化膜4がマトリクス状に形成されている。このトンネルウインドウの大きさは、実際のセルのパターンに合せて、またはそれより小さく形成されるが、通常サブミクロンのオーダである。これらの酸化膜はそれぞれ厚さが異なり、図1(a)に示されるように、表面が凸凹になっており、とくにトンネルウインドウ3はゲート酸化膜2に凹部として形成されている。
【0012】
このトンネルウインドウ3を形成するには、たとえばトンネルウインドウの形成場所であるゲート酸化膜の一部をエッチングすることにより半導体層を露出させ、その後全体を酸化させることによりトンネルウインドウ3の薄い酸化膜が形成されると共に、それ以外のゲート酸化膜なども酸化して厚くなり、トンネルウインドウ3のみが、とくに薄く形成される。このトンネルウインドウ3の形成部の半導体層を露出させるには、ホトレジスト膜などのマスクを形成してゲート酸化膜をエッチングし、その後ホトレジスト膜を除去して洗浄などが行われ、スピンナーにより洗浄液を飛ばして乾燥させている。そして、その後に酸化などにより酸化膜を形成し、前述のようにトンネルウインドウ3を形成している。このトンネルウインドウ3などの形成は、セルのトンネルウインドウなどの形成と同じプロセスにより同時に形成される。
【0013】
その後、このモニター用酸化膜の全面に、たとえばポリシリコン膜5を堆積することにより導電膜を形成し、酸化膜の信頼性試験を行うための電極とし、モニター用パターン10が形成される。
【0014】
このモニター用パターン10は、前述のように、このウェハに形成するチップと同程度から1.5倍程度の大きさで、前述のアクティブ領域も同程度から2倍程度(アクティブ領域の間隔を実パターンより小さくする場合がある)の個数になるように、また図2にウェハ11の全体の説明図が示されるように、ウェハ11内の数箇所に形成される。そして、セルの形成場所には、層間絶縁膜やゲート絶縁膜などのセルに必要な層を形成し、全てのウェハ工程を終了した後に前述のポリシリコン膜5と半導体基板1との間に電圧または電流を印加してそのリーク電流や耐圧を調べることによりトンネル酸化膜3の評価試験を行う。すなわち、たとえば印加電流を順次増加させ、破壊するときの電流値により何クーロンで破壊するか(QBD)を各モニターパターンにより調べて、そのQBDの分布により分布の中心が一定値以下の場合にそのロットを不良などと判断することができる。
【0015】
本発明によれば、エッチング液が凹部の隅などに残存したり、汚れた洗浄液により洗浄して、凹部の隅にその残液が残ることにより、ウォーターマークが形成された状態で酸化工程を進めた場合、そのウォーターマークによる酸化膜への影響を確実に加味して膜質を検査することができる。すなわち、モニター用パターンが実際のメモリセルのパターン(実パターン)と同程度の凹凸を有する酸化膜のパターンで形成されている。そのため、実パターンで汚れた洗浄液などがウォーターマークとして残存する場合はモニター用パターンにも同じように残存し、実パターンと同じ状態で検査をすることができる。これは、従来は検査をする薄い酸化膜をできるだけ広い面積で形成して検査をすることにより信頼性が向上するという考え方であったのを、酸化膜の厚い部分が増えても実パターンと同様の凹凸を形成することが重要であるという発想の転換に基づくものである。
【0016】
さらに詳述すると、前述のように、洗浄後の乾燥は、スピンナーによる遠心力で飛ばすことにより行われるが、前述のトンネルウインドウ3などは、0.6μm程度のサブミクロンオーダの非常に小さな凹部になっている。そのため、スピンナーにより回転しても凹部内に入っているエッチング液や洗浄液はなかなか飛ばすことができず、残ったまま残渣となり、前述のようにウォーターマークとなりやすい。そのまま酸化処理がなされると、その残渣は残ったまま酸化は進む。そのため、エッチング液などが完全に置換され、かつ、洗浄水があまり汚れていない清浄な液であれば凹部内に液が残っていても、酸化処理時の加熱により乾燥して問題ないが、エッチング液が残っていたり、汚れた洗浄液が残っていると乾燥した後でも腐食性の残渣がたまる。それがとくにトンネルウインドウのように薄い酸化膜を腐食すると、絶縁破壊を起こしやすいという問題がある。しかし、そのような洗浄水などの汚れがあると、モニター用パターンにも同程度の細かい凹部が形成されているため、その凹部に残った腐食性の残渣がモニター用パターンのトンネルウインドウを腐食し、洗浄液の汚れまたはエッチング液の除去の不充分さを確実に把握することができる。
【0017】
これに対して、従来の方法では、広い面積に亘って、薄い酸化膜が形成されているため、スピンナーにより乾燥すると、凹部に残存しないで殆ど全て飛んでしまい、ウォーターマークとしては残らない。そのため、実パターンにエッチング液が残存したり、汚れた洗浄水が残存していても、モニター用パターンには残存せず、その影響を知ることができず、精度よくモニターすることができなかった。
【0018】
図3は、本発明のモニター用パターンの他の例を示す説明図である。この例は、CMOSやLOGIC ICなどのモニター用パターンの例で、LOCOS酸化膜4とゲート酸化膜2との間に中間の厚さの中間厚酸化膜6が形成された2段LOCOS構造である。この例では、ゲート酸化膜2が薄く、その信頼性が要求されるが、その大きさが実際のMOSパターンと同程度の幅で形成されており、ウォーターマークの影響を確実にモニターすることができる。このウォーターマークの影響は、凹部の大きさが1.2μm角以下ぐらいになると確実に現れ、これ以下のデザインルールでは、本発明のように実パターンに合せたモニター用パターンを形成するメリットが大きく現れる。
【0019】
【発明の効果】
本発明によれば、小さな凹部にエッチング液や汚れた洗浄液が残存しても、その影響を加味して酸化膜の信頼性を確実にモニターすることができる。その結果、高集積化されたLSIなどの信頼性を大幅に向上させることができる。
【図面の簡単な説明】
【図1】本発明のモニター方法に用いるモニター用パターンの一例の説明図である。
【図2】半導体ウェハにモニター用パターンを形成する例の説明図である。
【図3】本発明のモニター方法に用いるモニター用パターンの他の例の説明図である。
【図4】従来のモニター用パターンの一例の説明図である。
【符号の説明】
1 半導体基板
2 ゲート酸化膜
3 トンネルウインドウ
4 LOCOS酸化膜
5 ポリシリコン膜
10 モニター用パターン
11 ウェハ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a process monitoring method for monitoring reliability in a manufacturing process of a semiconductor device such as an LSI. More particularly, the present invention relates to a process monitoring method for a semiconductor device that can accurately monitor the reliability of a thin oxide film such as a gate oxide film, including the influence of a cleaning process in a manufacturing process.
[0002]
[Prior art]
Conventionally, in the manufacturing process of a semiconductor device, for example, when evaluating the film quality of an oxide film, a monitor pattern is formed on a part of a semiconductor wafer (wafer-like semiconductor substrate), and a current is applied to the monitor pattern. A method of evaluating the quality of the film formed on the semiconductor wafer by QBD inspection of how many coulombs to destroy or TZBD inspection of how many volts it can withstand by applying a voltage is employed.
[0003]
For example, as shown in FIG. 4, a monitor pattern for monitoring such an oxide film is formed by placing a thin evaluation oxide film 22 as a tunnel oxide film or a gate oxide film on a semiconductor substrate 21 between LOCOS oxide films 24. A polysilicon film 25 as a conductive film is formed thereon, and a current or voltage is applied between the polysilicon film 25 and the semiconductor substrate 21 using the polysilicon film 25 as one electrode. Can be done. The size of the monitor pattern is formed between the LOCOS oxide films 24 so as to be about one to 1.5 semiconductor chips to be formed on the semiconductor wafer, and the evaluation oxide film 22 is within the range. In this process, the tunnel oxide film and the gate oxide film are formed to a thickness used for the chip. The reason why the evaluation oxide film is formed in such a uniform thickness is that a thin oxide film is formed with as large an area as possible, so that a defect is detected even if a part of the oxide film has a defect. This is because it is considered that the reliability can be increased.
[0004]
[Problems to be solved by the invention]
As described above, in manufacturing a conventional semiconductor device, a pattern for process monitoring is formed and the reliability is sufficiently ensured. However, there is still a problem that a dielectric breakdown of an oxide film may occur during use of an actual LSI or the like.
[0005]
The inventors of the present invention have made extensive investigations in order to improve the reliability of the oxide film by making it completely correspond to the inspection by the process monitor in the manufacturing process. After that, the reason why the reliability of the oxide film decreases is that the residue of the cleaning liquid from the cleaning process etc. before the formation of the oxide film remains, the watermark is formed, and the watermark deteriorates the film quality of the oxide film later And found that it is in reducing reliability.
[0006]
The present invention has been made in view of such a situation. The inspection by the process monitor is made to correspond to the reliability of the oxide film in the actual product, and the quality of the oxide film is accurately inspected by the process monitor. An object of the present invention is to provide a process monitoring method for a semiconductor device that can improve the performance.
[0007]
[Means for Solving the Problems]
As a result of intensive studies in order to make the inspection by the process monitor correspond to the reliability of the oxide film in the actual product, the present inventors have conducted a cleaning process performed before and after the formation of the oxide film as described above. It has been found that the formation of the watermark due to the above causes the deterioration of the oxide film, and that the influence of the watermark hardly appears in the conventional oxide film having a uniform thickness. That is, after the cleaning process, the semiconductor wafer is rotated by a spinner, and the cleaning liquid is scattered and dried. If the oxide film has irregularities, the cleaning liquid remains in the concave portions, and the above-described watermark is easily formed at the corners. However, in the conventional uniform oxide film having a large area, when the cleaning liquid is blown by the spinner, it almost flies and does not remain in the corners.
[0008]
The process monitoring method for a semiconductor device according to the present invention provides an oxide film for process monitoring on the surface of a wafer made of a semiconductor substrate, and a conductive pattern is formed thereon to form a monitoring pattern. A process monitoring method for evaluating the film quality of the oxide film by applying a voltage and / or current between the film and the film, wherein the monitor pattern is the same as or more than a product chip formed on the wafer It formed in a large area, and, and performing the same or more small I凹 convex and concavo-convex pattern formed on the chip for the product to form the pattern of the oxide film having a plurality.
[0009]
According to this method, an uneven pattern of an oxide film that is similar to or finer than the pattern of an actual LSI chip or the like is formed. Therefore, when drying with a spinner after cleaning, the cleaning liquid is the same as the actual pattern. When the corrosive liquid remains in the concave portion due to the scattering method, it remains in the oxide film portion of the monitor pattern as well, and the deterioration of the oxide film due to the influence can be detected by the monitor pattern.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Next, a process monitoring method for a semiconductor device according to the present invention will be described with reference to the drawings.
[0011]
The process monitoring method for a semiconductor device according to the present invention has an active toe of each memory cell of the EEPROM on the semiconductor substrate 1 as shown in FIG. 1 (a), which shows an EEPROM monitoring pattern having a tunnel window. A gate oxide film 2 is provided at an interval (small active region) equal to or smaller than an active (active to active) space (interval of active regions sandwiching a LOCOS oxide film). A tunnel window 3 having the same size as the tunnel window of the cell is formed. A LOCOS oxide film 4 is formed between the gate oxide films 2, and a monitor pattern 10 is formed by providing, for example, a polysilicon film 5 which is a conductive film so as to cover the entire portion of the monitor pattern. . As shown in FIG. 1B, an explanatory plan view of the pattern 10 before the polysilicon film 5 is provided is a tunnel window 3 which is a thin oxide film and a LOCOS oxide film which is not shown in FIG. 4 are formed in a matrix. The size of this tunnel window is formed in accordance with the actual cell pattern or smaller, but is usually on the order of submicron. These oxide films have different thicknesses, and the surface is uneven as shown in FIG. 1A. In particular, the tunnel window 3 is formed as a recess in the gate oxide film 2.
[0012]
In order to form the tunnel window 3, for example, a part of the gate oxide film where the tunnel window is formed is etched to expose the semiconductor layer, and then the whole is oxidized to form a thin oxide film of the tunnel window 3. At the same time, other gate oxide films and the like are oxidized and thickened, and only the tunnel window 3 is formed to be particularly thin. In order to expose the semiconductor layer in the formation portion of the tunnel window 3, a mask such as a photoresist film is formed and the gate oxide film is etched, and then the photoresist film is removed and cleaning is performed, and the cleaning liquid is blown off by a spinner. And let it dry. Thereafter, an oxide film is formed by oxidation or the like, and the tunnel window 3 is formed as described above. The tunnel window 3 and the like are formed simultaneously by the same process as the formation of the tunnel window of the cell.
[0013]
Thereafter, a conductive film is formed, for example, by depositing a polysilicon film 5 on the entire surface of the monitor oxide film, and the monitor pattern 10 is formed as an electrode for performing a reliability test of the oxide film.
[0014]
As described above, the monitor pattern 10 is about the same size as the chip formed on the wafer and about 1.5 times as large as the above-mentioned active region. The number of the wafers 11 may be smaller than the pattern), and as shown in FIG. Layers necessary for the cell, such as an interlayer insulating film and a gate insulating film, are formed at the cell formation location, and after all the wafer processes are completed, a voltage is applied between the polysilicon film 5 and the semiconductor substrate 1 described above. Alternatively, the tunnel oxide film 3 is evaluated by applying a current and examining the leakage current and breakdown voltage. That is, for example, when the applied current is sequentially increased, the number of coulombs to be destroyed (QBD) according to the current value at the time of destruction is examined by each monitor pattern, A lot can be determined to be defective.
[0015]
According to the present invention, the etching solution is left in the corners of the recesses or washed with a dirty cleaning solution, and the residual solution remains in the corners of the recesses, so that the oxidation process proceeds with the watermark formed. In such a case, the film quality can be inspected with certainty of the influence of the watermark on the oxide film. That is, the monitor pattern is formed of an oxide film pattern having the same level of irregularities as the actual memory cell pattern (actual pattern). For this reason, when cleaning liquid or the like soiled in the actual pattern remains as a watermark, it remains in the same manner in the monitor pattern, and inspection can be performed in the same state as the actual pattern. This is the idea that the reliability is improved by forming a thin oxide film to be inspected as wide as possible in the past, but the same as the actual pattern even if the thick part of the oxide film increases This is based on a change in the idea that it is important to form unevenness.
[0016]
More specifically, as described above, drying after cleaning is performed by flying with a centrifugal force by a spinner. However, the tunnel window 3 and the like described above are formed in very small concave portions of submicron order of about 0.6 μm. It has become. For this reason, even if the spinner rotates, the etching solution and the cleaning solution contained in the recesses cannot be easily blown off and remain as residues, which tend to become watermarks as described above. If the oxidation treatment is performed as it is, the oxidation proceeds with the residue remaining. Therefore, if the etching solution is completely replaced and the cleaning water is a clean solution that is not very dirty, even if the solution remains in the recess, it can be dried by heating during the oxidation treatment. If liquid remains or dirty cleaning liquid remains, a corrosive residue will accumulate even after drying. In particular, when a thin oxide film such as a tunnel window is corroded, there is a problem that dielectric breakdown is likely to occur. However, if there is dirt such as cleaning water, the monitor pattern has a fine recess of the same degree, and the corrosive residue remaining in the recess corrodes the tunnel window of the monitor pattern. Therefore, it is possible to reliably grasp the contamination of the cleaning liquid or the insufficient removal of the etching liquid.
[0017]
On the other hand, in the conventional method, since a thin oxide film is formed over a wide area, when it is dried by a spinner, it almost flies without remaining in the recess and does not remain as a watermark. Therefore, even if etching liquid remains in the actual pattern or dirty cleaning water remains, it does not remain in the monitor pattern, the influence cannot be known, and it has not been possible to monitor accurately. .
[0018]
FIG. 3 is an explanatory diagram showing another example of the monitor pattern of the present invention. This example is an example of a monitor pattern such as a CMOS or LOGIC IC, and has a two-stage LOCOS structure in which an intermediate thickness oxide film 6 having an intermediate thickness is formed between the LOCOS oxide film 4 and the gate oxide film 2. . In this example, the gate oxide film 2 is thin and its reliability is required, but its size is formed with the same width as the actual MOS pattern, so that the influence of the watermark can be reliably monitored. it can. The effect of this watermark appears surely when the size of the concave portion is about 1.2 μm square or less, and the design rule below this has a great merit of forming a monitor pattern that matches the actual pattern as in the present invention. appear.
[0019]
【The invention's effect】
According to the present invention, even if an etching solution or a dirty cleaning solution remains in a small recess, the reliability of the oxide film can be reliably monitored in consideration of the influence. As a result, the reliability of a highly integrated LSI or the like can be greatly improved.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing an example of a monitor pattern used in the monitoring method of the present invention.
FIG. 2 is an explanatory diagram of an example of forming a monitor pattern on a semiconductor wafer.
FIG. 3 is an explanatory diagram of another example of a monitor pattern used in the monitoring method of the present invention.
FIG. 4 is an explanatory diagram of an example of a conventional monitor pattern.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Gate oxide film 3 Tunnel window 4 LOCOS oxide film 5 Polysilicon film 10 Monitor pattern 11 Wafer

Claims (1)

半導体基板からなるウェハの表面にプロセスモニター用の酸化膜を設け、その上に導電膜を設けることによりモニター用パターンを形成し、前記半導体基板と前記導電膜との間に電圧および/または電流を印加して前記酸化膜の膜質を評価するプロセスモニター方法であって、前記モニター用パターンを、前記ウェハに形成される製品用のチップと同じかそれより大きい面積で形成し、かつ、該製品用のチップに形成される凹凸のパターンと同じかそれより小さい凹凸を複数個有する酸化膜のパターン形成して行う半導体装置のプロセスモニター方法。An oxide film for process monitoring is provided on the surface of a wafer made of a semiconductor substrate, and a conductive pattern is provided thereon to form a monitor pattern, and a voltage and / or current is applied between the semiconductor substrate and the conductive film. A process monitoring method for evaluating a film quality of the oxide film by applying, wherein the monitor pattern is formed in an area equal to or larger than a product chip formed on the wafer, and for the product process monitoring method of a semiconductor device that performs the same or greater than the smaller I凹 convex and concavo-convex pattern formed on the chip to form the pattern of the oxide film having a plurality.
JP00185199A 1999-01-07 1999-01-07 Process monitoring method for semiconductor device Expired - Fee Related JP3641378B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00185199A JP3641378B2 (en) 1999-01-07 1999-01-07 Process monitoring method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00185199A JP3641378B2 (en) 1999-01-07 1999-01-07 Process monitoring method for semiconductor device

Publications (2)

Publication Number Publication Date
JP2000200816A JP2000200816A (en) 2000-07-18
JP3641378B2 true JP3641378B2 (en) 2005-04-20

Family

ID=11513063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00185199A Expired - Fee Related JP3641378B2 (en) 1999-01-07 1999-01-07 Process monitoring method for semiconductor device

Country Status (1)

Country Link
JP (1) JP3641378B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192681B2 (en) * 2001-07-05 2007-03-20 Fuji Photo Film Co., Ltd. Positive photosensitive composition
JP2010097965A (en) * 2008-10-14 2010-04-30 Ricoh Co Ltd Semiconductor wafer and monitoring method of the same

Also Published As

Publication number Publication date
JP2000200816A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
KR100970069B1 (en) Method of manufacturing a semiconductor device and a semiconductor manufacturing equipment
US6372554B1 (en) Semiconductor integrated circuit device and method for production of the same
US7531462B2 (en) Method of inspecting semiconductor wafer
US11043434B2 (en) Method of manufacturing a semiconductor device
US6624078B1 (en) Methods for analyzing the effectiveness of wafer backside cleaning
US20100258143A1 (en) Scrubber clean before oxide chemical mechanical polish (cmp) for reduced microscratches and improved yields
JP3641378B2 (en) Process monitoring method for semiconductor device
JPH0922932A (en) Deprocessing method for analysis of defect of semiconductor device
JP4755380B2 (en) Method for forming a semiconductor structure
JP4564417B2 (en) Semiconductor device and short circuit detection method
US6429452B1 (en) Test structure and methodology for characterizing ion implantation in an integrated circuit fabrication process
KR100664797B1 (en) Method for inspecting a gate oxide layer in a semiconductor
US6806104B1 (en) Method for detecting defect of semiconductor device
JP3815352B2 (en) Semiconductor device manufacturing method and optical defect inspection method
JP2009277964A (en) Semiconductor device and its manufacturing method
KR100293378B1 (en) Method for manufacturing semiconductor device
KR100533387B1 (en) Reverse process method of semiconductor device
JP2003059990A (en) Method for manufacturing semiconductor integrated circuit device
JP2000252450A (en) Semiconductor integrated circuit device and manufacture thereof
KR20010064971A (en) Method for forming pattern in semiconductor processing
TWI220548B (en) Method for detecting defect of semiconductor device
Okazaki et al. Wafer edge polishing process for defect reduction during immersion lithography
JP2002075996A (en) Semiconductor device and its manufacturing method
US20090263968A1 (en) Method of fabricating semiconductor device
KR20010058601A (en) Method for preventing film lifting at wafer edge

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees