JP3639884B2 - ウエーハのダイシング方法 - Google Patents
ウエーハのダイシング方法 Download PDFInfo
- Publication number
- JP3639884B2 JP3639884B2 JP31585995A JP31585995A JP3639884B2 JP 3639884 B2 JP3639884 B2 JP 3639884B2 JP 31585995 A JP31585995 A JP 31585995A JP 31585995 A JP31585995 A JP 31585995A JP 3639884 B2 JP3639884 B2 JP 3639884B2
- Authority
- JP
- Japan
- Prior art keywords
- street
- block
- wafer
- address
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ウエーハのダイシング方法に関する。
【０００２】
【従来の技術】
従来、複数の半導体チップが形成されたウェーハはダイシングソーでストリート（切断線）に沿って賽の目に切削し、各チップに分割するようにしている。
ダイシングソーは、例えば図６に示すように上下動するカセット載置領域Ａの上にウェーハＷ（テープＮを介してフレームＦに固定）を複数枚収容したカセットＣが載置され、搬出入手段ＢによってカセットＣ内からウェーハＷが待機領域Ｄに搬出されると共に、旋回アームを有する搬送手段ＥにてチャックテーブルＴに搬送されて吸引保持され、このチャックテーブルＴを移動してアライメント手段Ｇに位置付けてアライメントした後、回転ブレードを備えた切削手段ＨによりウェーハＷをダイシングする。
【０００３】
しかし、最近ウェーハを賽の目に切る前に２以上のブロックに分割する場合がある。これはウェーハの大口径、半導体チップの小型化に伴い、１つのウェーハ上に形成される半導体チップの数が増加し、必要とする半導体チップの数に比して多すぎるからであり、そのような場合にはウェーハを２以上のブロックに分割し、必要とする半導体チップの数に応じて一部のブロックのみをダイシングし、残りのブロックは後日使用のため在庫として保管される。
【０００４】
【発明が解決しようとする課題】
在庫として保管されたブロックを後日取り出してダイシングする際、そのブロックが元のウエーハのどの領域部分のものか分からなくなり、このため光学的な形状認識機能を備えたダイサーを用いてブロックの形状、大きさを認識して、最適なアライメント、最適な切削ストロークを認識する必要が生じ、通常のダイサーより高価であり且つダイシングの作業能率を低下させる問題があった。
本発明は、上記従来の問題を解決するためになされ、在庫として保管されたブロックの形状等を認識することなく、通常のダイサーで適確にしかも能率良くダイシングできるようにしたウエーハのダイシング方法を提供することを課題とする。
【０００５】
【課題を解決するため手段】
前記の課題を技術的に解決するための手段として、本発明は、ストリートによって区画された半導体チップが複数形成されたウエーハを２以上のブロックに分割し、この分割されたブロックをダイシングするウエーハのダイシング方法であって、
前記ウエーハに所定の間隔で形成されたストリートのうちｘ軸に平行なストリートはｙ座標で表し、ｙ軸に平行なストリートはｘ座標で表すことにより各ストリートに番地を設定し、これらのストリート番地と、ストリート間隔とをＣＰＵに登録すると共に、前記ストリート上に複数箇所設けられているアライメントマークのような特徴的なパターンを、そのパターンの番地として前記ストリート番地を用いてそれぞれＣＰＵに登録し、更に前記ウエーハをブロックに分割する際、各ブロックがウエーハのどの領域に該当するかを前記ストリートの番地によって特定するためのブロックデータをそれぞれ作成してＣＰＵに登録する第１のステップと、
前記ウエーハをブロックに分割後、テープを介してフレームに固定される各ブロックについて、前記フレーム又はテープにそれぞれ識別表示を配設し、これらの識別表示と前記ＣＰＵに登録された当該ブロックのブロックデータとを連結する第２のステップと、
前記ブロックを半導体チップ毎にダイシングするに当たり、前記識別表示に基づいて前記ブロックデータを呼び出す第３のステップと、
前記第３のステップで呼び出したブロックデータにより、ダイシングすべきブロックがウエーハのどの領域に該当するかを認識すると共に、ＣＰＵに登録されている前記アライメントマークのような特徴的なパターンをアライメント手段により検出し、そのパターンの番地から前記ダイシングすべきブロックにおける分割時の切削ラインである分割ラインを検出する第４のステップと、
前記分割ラインの検出と前記ブロックデータとに基づいて前記ｘ軸に平行なストリート及びｙ軸に平行なストリートの番地毎の前記半導体チップの並びを認識してアライメントを効率良く行うための最適アライメント間隔、及びダイシングを最短距離で行うための最適切削ストロークを認識する第５のステップと、
前記第５のステップで認識したアライメント間隔に基づいてパターンマッチング等でアライメントを精密に行う精密アライメントを遂行する第６のステップと、
前記第５のステップで認識した最適切削ストロークに基づいて各ストリートに沿ってダイシングを遂行する第７のステップと、
から構成されるウエーハのダイシング方法を要旨とする。
これにより、ダイシングに先立ち、光学的な形状認識機能によりブロックの形状、大きさを認識しなくても、分割されたブロックが元のウエーハのどの領域部分かが認識できるので、ブロックの形状、大きさ等が把握でき、最適なアライメント、最適な切削ストロークによりダイシングを遂行することができる。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳説する。
図１において、１は半導体ウェーハであり、このウェーハには複数の半導体チップ２が一定の間隔をあけて縦横に配設されており、このウェーハ１が例えばｘ軸に平行なストリート（ア）とｙ軸に平行なストリート（イ）によって４つのブロックに分割された場合について説明する。
【０００７】
第１のステップは、ブロックに分割するに当り切削すべきストリートの番地を認識して分割後のブロックがウェーハのどの領域に該当するかを示すブロックデータを作成し、ＣＰＵに登録するステップである。
【０００８】
第１のステップを遂行するには所定の手順が必要であり、以下具体的に説明すると、先ず前提条件となる手順として▲１▼、▲２▼が必要である。
▲１▼ ウェーハ１上に所定の間隔で形成されたストリートに番地を設定し、ストリート間隔との相関関係をＣＰＵ（図略）に登録する。
図１の例では、ｙストリート（ｙ軸に平行なストリート）の番地はｘ座標で表し、０番地（ｘの０）から１８番地（ｘの１８）まで、ｘストリート（ｘ軸に平行なストリート）の番地はｙ座標で表し、０番地（ｙの０）から１６番地（ｙの１６）までそれぞれ設定し、ストリート間隔との相関関係を登録する。
▲２▼ アライメントマークＭ（図１）のような特徴的なパターンを、そのパターンの番地（ｘの３，ｙの１３）とストリートの番地との相関関係と共にＣＰＵに登録する。
【０００９】
次に、切削するための手順として▲３▼〜▲７▼が必要である。
▲３▼ 図６のようにテープＮを介してフレームＦに配設されたウェーハ１をカセットＣから搬出し、プリアライメントして搬送手段ＥにてダイシングソーのチャックテーブルＴに搬送し保持する。
▲４▼ チャックテーブルＴを移動し、ウェーハ１を光学的アライメント手段Ｇの直下に位置付ける。
▲５▼ 前記特徴的なパターン（アライメントマークＭ）を探知する。
▲６▼ 特徴的なパターンの番地例えばｘストリートの番地（ｙの１３）とストリート間隔例えば５ｍｍとに基づいて切削すべきｘストリート（ア）の番地（ｙの８）までの移動距離を認識（（１３−８）×５ｍｍ＝２５ｍｍ）し、切削すべきストリート（ア）をアライメント手段Ｇに位置付け、パターンマッチング等でストリート（ア）の精密アライメントを行う。
▲７▼ 切削すべきｙストリート（イ）について、▲６▼と同様の方法で特徴的なパターンの番地等に基づいて切削すべきストリート（イ）をアライメント手段Ｇに位置付け、パターンマッチング等でストリート（イ）の精密アライメントを行う。
尚、ステップ▲６▼、▲７▼の場合において、切削すべきストリート（ア）、（イ）の番地はオペレータによって予めＣＰＵに登録しておく必要がある。
【００１０】
ブロックデータを作成し記録する手順として▲８▼、▲９▼が必要である。
▲８▼ ストリート（ア）の番地（ｙの８）、ストリート（イ）の番地（ｘの９）に基づいて４分割されるブロックをそれぞれ特定するためのブロックデータを作成し記録する。
例えば、図１のように４分割されるブロックを（１Ａ）〜（１Ｄ）とすると、各ブロックデータは次のようになる。
ブロック（１Ａ）＝（ｘの９〜ｘの１８，ｙの８〜ｙの１６）
ブロック（１Ｂ）＝（ｘの０〜ｘの９ ，ｙの８〜ｙの１６）
ブロック（１Ｃ）＝（ｘの０〜ｘの９ ，ｙの０〜ｙの８ ）
ブロック（１Ｄ）＝（ｘの９〜ｘの１８，ｙの０〜ｙの８ ）
▲９▼ ストリート（ア）、ストリート（イ）を切削して４つのブロックに分割し、各ブロック毎にブロックデータを残す。
【００１１】
ここで、前記手順▲５▼〜▲７▼の代わりに次の手順▲５▼′〜▲６▼′を置き換えるようにしても良い。
▲５▼′任意の切削すべきｘストリート（ア）をアライメント手段Ｇでパターンマッチング等で精密アライメントを遂行した後、特徴的なパターンＭを探知し、その特徴的なパターンの番地に基づいてｘストリート（ア）の番地を認識する。
▲６▼′任意の切削すべきｙストリート（イ）をアライメント手段Ｇでパターンマッチング等で精密アライメントを遂行した後、特徴的なパターンＭを探知し、その特徴的なパターンの番地に基づいてｙストリート（イ）の番地を認識する。
この場合は、切削すべきストリート（ア）及び（イ）の番地をオペレータが予めＣＰＵに登録しておく必要はない。
【００１２】
このようにして、ウェーハを４つのブロックに分割する際、切削すべきストリートの番地を認識し、この番地によって各ブロックを特定するためのブロックデータを作成しＣＰＵに登録することができる。
【００１３】
第２のステップは、分割後のブロック毎に識別表示を配設し、ＣＰＵに登録されている前記ブロックデータと識別表示とを連結するステップである。
識別表示としては、例えばブロックデータを引き出せるバーコード等を用いることができ、これに限定されないが図２〜図５に示すようにテープＮを介してフレームＦに固定されるブロック（１Ａ）〜（１Ｄ）について、そのフレームＦ又はテープＮにそれぞれ識別表示３ａ〜３ｄが付けられる。
尚、ブロックを袋等に入れて保管する場合は、ブロックデータを引き出せる識別表示も一緒に入れておくことが重要である。又、ブロックデータを記録したメモを入れておいても良い。
【００１４】
第３のステップは、ブロックを後日取り出してチップ毎にダイシングするに当り、前記識別表示に基づいてＣＰＵに登録されているブロックデータを呼び出すステップである。
例えば、図２において、前記識別表示３ａを読み取るとブロック（１Ａ）に関するブロックデータ（ｘの９〜ｘの１８，ｙの８〜ｙの１６）をＣＰＵから呼び出すことができる。その結果、このブロック（１Ａ）は４分割した元のウェーハ１の左上の領域のものであることが把握でき、ブロックの形状、大きさ、番地毎のチップの並び、個数、長さが認識できる。
【００１５】
同様に、図３のブロック（１Ｂ）は右上の領域のもの、図４のブロック（１Ｃ）は右下の領域のもの、図５のブロック（１Ｄ）は左下の領域のものであることがそれぞれ前記識別表示３ｂ〜３ｄを介して各ブロックデータをＣＰＵから呼び出すことにより分かる。
ブロックを袋等に入れて保管した場合には、テープを介してブロックをフレームに配設する際、識別表示により呼び出したブロックデータによって各ブロックをフレームＦに対して適切な位置関係に定めることができる。
【００１６】
第４のステップは、ブロックの分割ライン（分割時の切削ライン）を検出するステップであり、これはブロックとテープとの境界線を明暗のコントラストの光学手段（アライメント手段）による検出によって行われる。検出された境界線はストリート（ア）、（イ）の分割ラインである。
又、前記のようにＣＰＵに登録されているアライメントマークＭのような特徴的なパターンＭを光学手段（アライメント手段）によって検出し、その番地（ｘの３，ｙの１３）とストリートの番地との相関関係から、ストリート（ア）、（イ）の分割ラインを検出することができる。
【００１７】
第５のステップは、分割ラインの検出とブロックデータとに基づいてｙストリートの番地毎のチップの並び及び長さ、ｘストリートの番地毎のチップの並び及び長さを認識して最適アライメント間隔及び最適（最短）切削ストロークを認識するステップである。このステップにより、高価な形状認識手段を設けなくてもチップの配列具合からブロックの形状認識ができ、且つ最適（最短）切削ストローク等が認識できるのである。
【００１８】
第６のステップは、前記認識したアライメント間隔に基づいてパターンマッチング等で精密アライメントを遂行するステップであり、そして第７のステップは認識した切削ストロークに基づいてストリートに沿ってダイシングを遂行するステップである。
【００１９】
上記のような本発明に係るダイシングシステムによって在庫として保管されたブロックを後日取り出してダイシングすることができるが、その具体的な手順について説明すると次のようになる。
▲１▼ フレームＦ又はテープＮに表示されたバーコード等の識別表示をリーダー等で検出し、ＣＰＵに記録してあるブロックデータを呼び出す。
▲２▼ そのブロックは、例えば図２に示すように元のウェーハ１における左上ののブロック（１Ａ）であることを認識する。
▲３▼ ｙストリートの分割ライン（ｘの９番地）及びｘストリートの分割ライン（ｙの８番地）をアライメント手段Ｇで検出してプリアライメントを遂行する。
▲４▼ ブロックデータに基づいてｙストリートの番地毎のチップの並び及びｘストリートの番地毎のチップの並びを認識して最適アライメント間隔及びストリート毎の最適（最短）切削ストロークを認識する。
▲５▼ ブロック内を検出し、パターンマッチング等で精密アライメントを遂行する。
▲６▼ ｙストリートをｙの９番地からｙの１６番地まで切削手段Ｈで順次切削する。
▲７▼ チャックテーブルＴを９０度回転し、ｘストリートをｘの１０番地からｘの１８番地まで切削手段Ｈで順次切削する。
▲８▼ ダイシングを終了する。
前記のように袋等に入れられて保管されたブロックをダイシングする場合は、そのブロックをテープを介してフレームに配設し、一緒に入っていた識別表示をフレーム又はテープに貼付して図２〜図５に示す状態にしてから▲１▼〜▲８▼のステップを遂行する。
【００２０】
尚、図１ではウェーハ１のオリフラ１ａ側を基準としてｘストリートの番地を定め、右端を基準としてｙストリートの番地を定めているが、これに限るものではなく例えばアライメントマーク、特徴的なチップ等を基準として番地を定めるようにしても良い。
又、本発明ではｘストリート、ｙストリートを番地と称して特定したが、要するにウェーハ上のどの位置にあるストリートかが認識できれば良く、ストリートが特定できるものであれば本発明でいう「番地」の概念に含まれるものである。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、ウェーハが２以上のブロックに分割され在庫として保管される場合において、後日何れかのブロックを取り出してダイシングする際に、一緒に保管された識別表示を介してブロックデータをＣＰＵから呼び出すことで各ブロックを特定できるようにしたので、形状認識機能付きダイサーを用いることなくブロックのアライメント領域を把握すると共に、最適（最短）切削ストロークを認識することができ、通常のダイサーにて的確なダイシングが可能となり、且つダイシングの作業能率が著しく向上する等の優れた効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の一形態を示すもので、ウェーハを４分割する場合の説明図である。
【図２】 ブロック（１Ａ）の平面図である。
【図３】 ブロック（１Ｂ）の平面図である。
【図４】 ブロック（１Ｃ）の平面図である。
【図５】 ブロック（１Ｄ）の平面図である。
【図６】 ダイシングソーの一例を示す斜視図である。
【符号の説明】
１…ウェーハ
１ａ…オリフラ
２…半導体チップ
３ａ〜３ｄ…識別表示
【発明の属する技術分野】
本発明は、ウエーハのダイシング方法に関する。
【０００２】
【従来の技術】
従来、複数の半導体チップが形成されたウェーハはダイシングソーでストリート（切断線）に沿って賽の目に切削し、各チップに分割するようにしている。
ダイシングソーは、例えば図６に示すように上下動するカセット載置領域Ａの上にウェーハＷ（テープＮを介してフレームＦに固定）を複数枚収容したカセットＣが載置され、搬出入手段ＢによってカセットＣ内からウェーハＷが待機領域Ｄに搬出されると共に、旋回アームを有する搬送手段ＥにてチャックテーブルＴに搬送されて吸引保持され、このチャックテーブルＴを移動してアライメント手段Ｇに位置付けてアライメントした後、回転ブレードを備えた切削手段ＨによりウェーハＷをダイシングする。
【０００３】
しかし、最近ウェーハを賽の目に切る前に２以上のブロックに分割する場合がある。これはウェーハの大口径、半導体チップの小型化に伴い、１つのウェーハ上に形成される半導体チップの数が増加し、必要とする半導体チップの数に比して多すぎるからであり、そのような場合にはウェーハを２以上のブロックに分割し、必要とする半導体チップの数に応じて一部のブロックのみをダイシングし、残りのブロックは後日使用のため在庫として保管される。
【０００４】
【発明が解決しようとする課題】
在庫として保管されたブロックを後日取り出してダイシングする際、そのブロックが元のウエーハのどの領域部分のものか分からなくなり、このため光学的な形状認識機能を備えたダイサーを用いてブロックの形状、大きさを認識して、最適なアライメント、最適な切削ストロークを認識する必要が生じ、通常のダイサーより高価であり且つダイシングの作業能率を低下させる問題があった。
本発明は、上記従来の問題を解決するためになされ、在庫として保管されたブロックの形状等を認識することなく、通常のダイサーで適確にしかも能率良くダイシングできるようにしたウエーハのダイシング方法を提供することを課題とする。
【０００５】
【課題を解決するため手段】
前記の課題を技術的に解決するための手段として、本発明は、ストリートによって区画された半導体チップが複数形成されたウエーハを２以上のブロックに分割し、この分割されたブロックをダイシングするウエーハのダイシング方法であって、
前記ウエーハに所定の間隔で形成されたストリートのうちｘ軸に平行なストリートはｙ座標で表し、ｙ軸に平行なストリートはｘ座標で表すことにより各ストリートに番地を設定し、これらのストリート番地と、ストリート間隔とをＣＰＵに登録すると共に、前記ストリート上に複数箇所設けられているアライメントマークのような特徴的なパターンを、そのパターンの番地として前記ストリート番地を用いてそれぞれＣＰＵに登録し、更に前記ウエーハをブロックに分割する際、各ブロックがウエーハのどの領域に該当するかを前記ストリートの番地によって特定するためのブロックデータをそれぞれ作成してＣＰＵに登録する第１のステップと、
前記ウエーハをブロックに分割後、テープを介してフレームに固定される各ブロックについて、前記フレーム又はテープにそれぞれ識別表示を配設し、これらの識別表示と前記ＣＰＵに登録された当該ブロックのブロックデータとを連結する第２のステップと、
前記ブロックを半導体チップ毎にダイシングするに当たり、前記識別表示に基づいて前記ブロックデータを呼び出す第３のステップと、
前記第３のステップで呼び出したブロックデータにより、ダイシングすべきブロックがウエーハのどの領域に該当するかを認識すると共に、ＣＰＵに登録されている前記アライメントマークのような特徴的なパターンをアライメント手段により検出し、そのパターンの番地から前記ダイシングすべきブロックにおける分割時の切削ラインである分割ラインを検出する第４のステップと、
前記分割ラインの検出と前記ブロックデータとに基づいて前記ｘ軸に平行なストリート及びｙ軸に平行なストリートの番地毎の前記半導体チップの並びを認識してアライメントを効率良く行うための最適アライメント間隔、及びダイシングを最短距離で行うための最適切削ストロークを認識する第５のステップと、
前記第５のステップで認識したアライメント間隔に基づいてパターンマッチング等でアライメントを精密に行う精密アライメントを遂行する第６のステップと、
前記第５のステップで認識した最適切削ストロークに基づいて各ストリートに沿ってダイシングを遂行する第７のステップと、
から構成されるウエーハのダイシング方法を要旨とする。
これにより、ダイシングに先立ち、光学的な形状認識機能によりブロックの形状、大きさを認識しなくても、分割されたブロックが元のウエーハのどの領域部分かが認識できるので、ブロックの形状、大きさ等が把握でき、最適なアライメント、最適な切削ストロークによりダイシングを遂行することができる。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳説する。
図１において、１は半導体ウェーハであり、このウェーハには複数の半導体チップ２が一定の間隔をあけて縦横に配設されており、このウェーハ１が例えばｘ軸に平行なストリート（ア）とｙ軸に平行なストリート（イ）によって４つのブロックに分割された場合について説明する。
【０００７】
第１のステップは、ブロックに分割するに当り切削すべきストリートの番地を認識して分割後のブロックがウェーハのどの領域に該当するかを示すブロックデータを作成し、ＣＰＵに登録するステップである。
【０００８】
第１のステップを遂行するには所定の手順が必要であり、以下具体的に説明すると、先ず前提条件となる手順として▲１▼、▲２▼が必要である。
▲１▼ ウェーハ１上に所定の間隔で形成されたストリートに番地を設定し、ストリート間隔との相関関係をＣＰＵ（図略）に登録する。
図１の例では、ｙストリート（ｙ軸に平行なストリート）の番地はｘ座標で表し、０番地（ｘの０）から１８番地（ｘの１８）まで、ｘストリート（ｘ軸に平行なストリート）の番地はｙ座標で表し、０番地（ｙの０）から１６番地（ｙの１６）までそれぞれ設定し、ストリート間隔との相関関係を登録する。
▲２▼ アライメントマークＭ（図１）のような特徴的なパターンを、そのパターンの番地（ｘの３，ｙの１３）とストリートの番地との相関関係と共にＣＰＵに登録する。
【０００９】
次に、切削するための手順として▲３▼〜▲７▼が必要である。
▲３▼ 図６のようにテープＮを介してフレームＦに配設されたウェーハ１をカセットＣから搬出し、プリアライメントして搬送手段ＥにてダイシングソーのチャックテーブルＴに搬送し保持する。
▲４▼ チャックテーブルＴを移動し、ウェーハ１を光学的アライメント手段Ｇの直下に位置付ける。
▲５▼ 前記特徴的なパターン（アライメントマークＭ）を探知する。
▲６▼ 特徴的なパターンの番地例えばｘストリートの番地（ｙの１３）とストリート間隔例えば５ｍｍとに基づいて切削すべきｘストリート（ア）の番地（ｙの８）までの移動距離を認識（（１３−８）×５ｍｍ＝２５ｍｍ）し、切削すべきストリート（ア）をアライメント手段Ｇに位置付け、パターンマッチング等でストリート（ア）の精密アライメントを行う。
▲７▼ 切削すべきｙストリート（イ）について、▲６▼と同様の方法で特徴的なパターンの番地等に基づいて切削すべきストリート（イ）をアライメント手段Ｇに位置付け、パターンマッチング等でストリート（イ）の精密アライメントを行う。
尚、ステップ▲６▼、▲７▼の場合において、切削すべきストリート（ア）、（イ）の番地はオペレータによって予めＣＰＵに登録しておく必要がある。
【００１０】
ブロックデータを作成し記録する手順として▲８▼、▲９▼が必要である。
▲８▼ ストリート（ア）の番地（ｙの８）、ストリート（イ）の番地（ｘの９）に基づいて４分割されるブロックをそれぞれ特定するためのブロックデータを作成し記録する。
例えば、図１のように４分割されるブロックを（１Ａ）〜（１Ｄ）とすると、各ブロックデータは次のようになる。
ブロック（１Ａ）＝（ｘの９〜ｘの１８，ｙの８〜ｙの１６）
ブロック（１Ｂ）＝（ｘの０〜ｘの９ ，ｙの８〜ｙの１６）
ブロック（１Ｃ）＝（ｘの０〜ｘの９ ，ｙの０〜ｙの８ ）
ブロック（１Ｄ）＝（ｘの９〜ｘの１８，ｙの０〜ｙの８ ）
▲９▼ ストリート（ア）、ストリート（イ）を切削して４つのブロックに分割し、各ブロック毎にブロックデータを残す。
【００１１】
ここで、前記手順▲５▼〜▲７▼の代わりに次の手順▲５▼′〜▲６▼′を置き換えるようにしても良い。
▲５▼′任意の切削すべきｘストリート（ア）をアライメント手段Ｇでパターンマッチング等で精密アライメントを遂行した後、特徴的なパターンＭを探知し、その特徴的なパターンの番地に基づいてｘストリート（ア）の番地を認識する。
▲６▼′任意の切削すべきｙストリート（イ）をアライメント手段Ｇでパターンマッチング等で精密アライメントを遂行した後、特徴的なパターンＭを探知し、その特徴的なパターンの番地に基づいてｙストリート（イ）の番地を認識する。
この場合は、切削すべきストリート（ア）及び（イ）の番地をオペレータが予めＣＰＵに登録しておく必要はない。
【００１２】
このようにして、ウェーハを４つのブロックに分割する際、切削すべきストリートの番地を認識し、この番地によって各ブロックを特定するためのブロックデータを作成しＣＰＵに登録することができる。
【００１３】
第２のステップは、分割後のブロック毎に識別表示を配設し、ＣＰＵに登録されている前記ブロックデータと識別表示とを連結するステップである。
識別表示としては、例えばブロックデータを引き出せるバーコード等を用いることができ、これに限定されないが図２〜図５に示すようにテープＮを介してフレームＦに固定されるブロック（１Ａ）〜（１Ｄ）について、そのフレームＦ又はテープＮにそれぞれ識別表示３ａ〜３ｄが付けられる。
尚、ブロックを袋等に入れて保管する場合は、ブロックデータを引き出せる識別表示も一緒に入れておくことが重要である。又、ブロックデータを記録したメモを入れておいても良い。
【００１４】
第３のステップは、ブロックを後日取り出してチップ毎にダイシングするに当り、前記識別表示に基づいてＣＰＵに登録されているブロックデータを呼び出すステップである。
例えば、図２において、前記識別表示３ａを読み取るとブロック（１Ａ）に関するブロックデータ（ｘの９〜ｘの１８，ｙの８〜ｙの１６）をＣＰＵから呼び出すことができる。その結果、このブロック（１Ａ）は４分割した元のウェーハ１の左上の領域のものであることが把握でき、ブロックの形状、大きさ、番地毎のチップの並び、個数、長さが認識できる。
【００１５】
同様に、図３のブロック（１Ｂ）は右上の領域のもの、図４のブロック（１Ｃ）は右下の領域のもの、図５のブロック（１Ｄ）は左下の領域のものであることがそれぞれ前記識別表示３ｂ〜３ｄを介して各ブロックデータをＣＰＵから呼び出すことにより分かる。
ブロックを袋等に入れて保管した場合には、テープを介してブロックをフレームに配設する際、識別表示により呼び出したブロックデータによって各ブロックをフレームＦに対して適切な位置関係に定めることができる。
【００１６】
第４のステップは、ブロックの分割ライン（分割時の切削ライン）を検出するステップであり、これはブロックとテープとの境界線を明暗のコントラストの光学手段（アライメント手段）による検出によって行われる。検出された境界線はストリート（ア）、（イ）の分割ラインである。
又、前記のようにＣＰＵに登録されているアライメントマークＭのような特徴的なパターンＭを光学手段（アライメント手段）によって検出し、その番地（ｘの３，ｙの１３）とストリートの番地との相関関係から、ストリート（ア）、（イ）の分割ラインを検出することができる。
【００１７】
第５のステップは、分割ラインの検出とブロックデータとに基づいてｙストリートの番地毎のチップの並び及び長さ、ｘストリートの番地毎のチップの並び及び長さを認識して最適アライメント間隔及び最適（最短）切削ストロークを認識するステップである。このステップにより、高価な形状認識手段を設けなくてもチップの配列具合からブロックの形状認識ができ、且つ最適（最短）切削ストローク等が認識できるのである。
【００１８】
第６のステップは、前記認識したアライメント間隔に基づいてパターンマッチング等で精密アライメントを遂行するステップであり、そして第７のステップは認識した切削ストロークに基づいてストリートに沿ってダイシングを遂行するステップである。
【００１９】
上記のような本発明に係るダイシングシステムによって在庫として保管されたブロックを後日取り出してダイシングすることができるが、その具体的な手順について説明すると次のようになる。
▲１▼ フレームＦ又はテープＮに表示されたバーコード等の識別表示をリーダー等で検出し、ＣＰＵに記録してあるブロックデータを呼び出す。
▲２▼ そのブロックは、例えば図２に示すように元のウェーハ１における左上ののブロック（１Ａ）であることを認識する。
▲３▼ ｙストリートの分割ライン（ｘの９番地）及びｘストリートの分割ライン（ｙの８番地）をアライメント手段Ｇで検出してプリアライメントを遂行する。
▲４▼ ブロックデータに基づいてｙストリートの番地毎のチップの並び及びｘストリートの番地毎のチップの並びを認識して最適アライメント間隔及びストリート毎の最適（最短）切削ストロークを認識する。
▲５▼ ブロック内を検出し、パターンマッチング等で精密アライメントを遂行する。
▲６▼ ｙストリートをｙの９番地からｙの１６番地まで切削手段Ｈで順次切削する。
▲７▼ チャックテーブルＴを９０度回転し、ｘストリートをｘの１０番地からｘの１８番地まで切削手段Ｈで順次切削する。
▲８▼ ダイシングを終了する。
前記のように袋等に入れられて保管されたブロックをダイシングする場合は、そのブロックをテープを介してフレームに配設し、一緒に入っていた識別表示をフレーム又はテープに貼付して図２〜図５に示す状態にしてから▲１▼〜▲８▼のステップを遂行する。
【００２０】
尚、図１ではウェーハ１のオリフラ１ａ側を基準としてｘストリートの番地を定め、右端を基準としてｙストリートの番地を定めているが、これに限るものではなく例えばアライメントマーク、特徴的なチップ等を基準として番地を定めるようにしても良い。
又、本発明ではｘストリート、ｙストリートを番地と称して特定したが、要するにウェーハ上のどの位置にあるストリートかが認識できれば良く、ストリートが特定できるものであれば本発明でいう「番地」の概念に含まれるものである。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、ウェーハが２以上のブロックに分割され在庫として保管される場合において、後日何れかのブロックを取り出してダイシングする際に、一緒に保管された識別表示を介してブロックデータをＣＰＵから呼び出すことで各ブロックを特定できるようにしたので、形状認識機能付きダイサーを用いることなくブロックのアライメント領域を把握すると共に、最適（最短）切削ストロークを認識することができ、通常のダイサーにて的確なダイシングが可能となり、且つダイシングの作業能率が著しく向上する等の優れた効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の一形態を示すもので、ウェーハを４分割する場合の説明図である。
【図２】 ブロック（１Ａ）の平面図である。
【図３】 ブロック（１Ｂ）の平面図である。
【図４】 ブロック（１Ｃ）の平面図である。
【図５】 ブロック（１Ｄ）の平面図である。
【図６】 ダイシングソーの一例を示す斜視図である。
【符号の説明】
１…ウェーハ
１ａ…オリフラ
２…半導体チップ
３ａ〜３ｄ…識別表示
Claims (1)
- ストリートによって区画された半導体チップが複数形成されたウエーハを２以上のブロックに分割し、この分割されたブロックをダイシングするウエーハのダイシング方法であって、
前記ウエーハに所定の間隔で形成されたストリートのうちｘ軸に平行なストリートはｙ座標で表し、ｙ軸に平行なストリートはｘ座標で表すことにより各ストリートに番地を設定し、これらのストリート番地と、ストリート間隔とをＣＰＵに登録すると共に、前記ストリート上に複数箇所設けられているアライメントマークのような特徴的なパターンを、そのパターンの番地として前記ストリート番地を用いてそれぞれＣＰＵに登録し、更に前記ウエーハをブロックに分割する際、各ブロックがウエーハのどの領域に該当するかを前記ストリートの番地によって特定するためのブロックデータをそれぞれ作成してＣＰＵに登録する第１のステップと、
前記ウエーハをブロックに分割後、テープを介してフレームに固定される各ブロックについて、前記フレーム又はテープにそれぞれ識別表示を配設し、これらの識別表示と前記ＣＰＵに登録されたブロックデータとを連結する第２のステップと、
前記ブロックを半導体チップ毎にダイシングするに当たり、前記識別表示に基づいて前記ＣＰＵに登録されている当該ブロックのブロックデータを呼び出す第３のステップと、
前記第３のステップで呼び出したブロックデータにより、ダイシングすべきブロックがウエーハのどの領域に該当するかを認識すると共に、ＣＰＵに登録されている前記アライメントマークのような特徴的なパターンをアライメント手段により検出し、そのパターンの番地から前記ダイシングすべきブロックにおける分割時の切削ラインである分割ラインを検出する第４のステップと、
前記分割ラインの検出と前記ブロックデータとに基づいて前記ｘ軸に平行なストリート及びｙ軸に平行なストリートの番地毎の前記半導体チップの並びを認識してアライメントを効率良く行うための最適アライメント間隔、及びダイシングを最短距離で行うための最適切削ストロークを認識する第５のステップと、
前記第５のステップで認識したアライメント間隔に基づいてパターンマッチング等によりアライメントを精密に行う精密アライメントを遂行する第６のステップと、
前記第５のステップで認識した最適切削ストロークに基づいて各ストリートに沿ってダイシングを遂行する第７のステップと、
から構成されるウエーハのダイシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31585995A JP3639884B2 (ja) | 1995-11-10 | 1995-11-10 | ウエーハのダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31585995A JP3639884B2 (ja) | 1995-11-10 | 1995-11-10 | ウエーハのダイシング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139363A JPH09139363A (ja) | 1997-05-27 |
| JP3639884B2 true JP3639884B2 (ja) | 2005-04-20 |
Family
ID=18070455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31585995A Expired - Lifetime JP3639884B2 (ja) | 1995-11-10 | 1995-11-10 | ウエーハのダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3639884B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129567A (ja) * | 2003-10-21 | 2005-05-19 | Trecenti Technologies Inc | 半導体装置の製造方法 |
| JP5457660B2 (ja) * | 2008-11-07 | 2014-04-02 | アピックヤマダ株式会社 | 切断方法及び切断装置 |
-
1995
- 1995-11-10 JP JP31585995A patent/JP3639884B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09139363A (ja) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020025616A1 (en) | Alignment method and apparatus for aligning cutting blade | |
| TW512220B (en) | Image processing method and device | |
| US7192791B2 (en) | Semiconductor wafer having an edge based identification feature | |
| US5570293A (en) | Method and device for manufacturing a semiconductor chip | |
| JP2017140682A (ja) | 装置 | |
| US6756796B2 (en) | Method of search and identify reference die | |
| US6174788B1 (en) | Partial semiconductor wafer processing with multiple cuts of random sizes | |
| JP2006222132A (ja) | 研削装置，被加工物保持部のサイズ判別方法 | |
| JPH097977A (ja) | ダイシング装置及びダイシングシステム | |
| JP3639884B2 (ja) | ウエーハのダイシング方法 | |
| JP4312304B2 (ja) | Ｃｓｐ基板分割装置 | |
| JPH09306873A (ja) | ウェーハの分割システム | |
| JPH09148275A (ja) | 大口径ウェーハのダイシングシステム | |
| JP4342807B2 (ja) | アライメント方法およびアライメント装置 | |
| JP3157751B2 (ja) | 半導体基板のダイシング方法 | |
| US11031367B2 (en) | Bond head assemblies including reflective optical elements, related bonding machines, and related methods | |
| JP5539023B2 (ja) | ウェーハの加工方法 | |
| JP5011003B2 (ja) | 位置合わせ方法 | |
| US11978645B2 (en) | Laser processing apparatus | |
| JP5372429B2 (ja) | 板状物の分割方法 | |
| EP0488053A1 (en) | Method for manufacturing a semiconductor chip | |
| JP4808464B2 (ja) | 加工装置及びターゲットパターンの登録支援方法 | |
| JP4657585B2 (ja) | 半導体ウェーハの分割方法 | |
| JPH09139362A (ja) | ダイシング方法 | |
| JP2534912B2 (ja) | ワイヤボンディング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041224 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160128 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |