JP3635712B2 - 画像情報復号化装置及び画像情報再生装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、例えばディスク、磁気テープ等の記録媒体に記録された画像情報を再生する記録・再生装置や、情報伝送システム等に適用して好適な画像情報復号化装置及び画像情報再生装置、並びに記録再生装置に関する。
【０００２】
【従来の技術】
従来、例えば情報伝送装置の送信側や、ディスクや磁気テープを媒体とする記録再生装置の記録側においては、図１２に示すような動きエンコーダが用いられ、再生側においては、図１４に示すような動きデコーダが用いられている。この図１２に示す動きエンコーダや図１４に示す動きデコーダは、ＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ Ｉｍａｇｅ Ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）により進められた標準化作業に基いて規格化された蓄積用動画像符号化標準に対応するものである。
【０００３】
〔動きエンコーダの接続及び構成〕
この図１２に示す動きエンコーダは、入力端子２００を介して供給される画像データを順次蓄積するためのフレームメモリ２０１、２０２及び２０３、これらフレームメモリ２０１、２０２及び２０３からの各出力を、システムコントローラ２２６からの制御信号により選択的に出力するセレクタ２０４、動き検出を行って動きベクトルデータを得る動き検出ブロックと、この動き検出ブロックにおいて求められた動きベクトルデータに基いて動き補償処理を行う動き補償ブロックと、上記セレクタ２０４からの１６ライン×１６画素の大きさのマクロブロックデータと、上記動き補償ブロックからの動き補償処理後の１６ライン×１６画素の大きさのマクロブロックデータとの差分を得る加算回路２０７と、上記セレクタ２０４からのマクロブロックデータ若しくは上記加算回路２０７からの差分データを選択するインター／イントラ判定回路２０８と、このインター／イントラ判定回路２０８の制御により、上記セレクタ２０４からのマクロブロックデータ若しくは上記加算回路２０７からの差分データを選択するスイッチ２０９と、このスイッチ２０９からの出力を圧縮符号化する圧縮符号化ブロックと、上記各各構成要素を夫々制御するシステムコントローラ２２６とで構成される。
【０００４】
ここで、上記入力端子２００に順次画像データを入力し、その入力画像データを順次フレームメモリ２０１に記憶し、次の１フレーム期間にフレームメモリ２０１から読み出した画像データを順次フレームメモリ２０２に記憶し、次の１フレーム期間にフレームメモリ２０２から読み出した画像データを順次フレームメモリ２０３に記憶すると、３フレーム分の時間の経過の後、フレームメモリ２０３には第１フレームの画像データが、フレームメモリ２０２には第２フレームの画像データが、フレームメモリ２０１には第３フレームの画像データが夫々記憶される。従って、フレームメモリ２０２の出力を、現フレームの画像データとすると、フレームメモリ２０１の出力は未来のフレームの画像データ、フレームメモリ２０３の出力は過去のフレームの画像データということになる。以下、上記フレームメモリ２０１のマクロブロック単位の出力を、先フレームのマクロブロックデータと呼び、上記フレームメモリ２０２のマクロブロック単位の出力を、現フレームのマクロブロックデータと呼び、上記フレームメモリ２０３のマクロブロック単位の出力を、前フレームのマクロブロックデータと呼ぶ。
【０００５】
圧縮符号化ブロックは、スイッチ２０９からのマクロブロックデータ若しくは差分データを、８ライン×８画素のブロック単位で直流成分から高次交流成分の係数データに変換するＤＣＴ（Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ：離散的コサイン変換）回路２１０、このＤＣＴ回路２１０からの係数データを、所定の量子化ステップサイズで量子化する量子化回路２１１、この量子化回路２１１からの係数データを、ランレングスやハフマン等の方法により可変長符号化するＶＬＣ（Ｖａｒｉａｂｌｅ Ｌｅｎｇｔｈ Ｃｏｄｅ：可変長符号）エンコーダ２１２、このＶＬＣエンコーダ２１２からの可変長符号化されたデータを、記録若しくは伝送のためにインナーパリティ及びアウターパリティを付加して積符号形式にする符号化回路２１３で構成される。
【０００６】
動き検出ブロックは、上記フレームメモリ２０１からの前フレームのマクロブロックデータと、上記フレームメモリ２０２からの現フレームのマクロブロックデータとで動き検出を行って動きベクトルデータを得る動き検出回路２０５、上記フレームメモリ２０３からの先フレームのマクロブロックデータと、上記フレームメモリ２０２からの現フレームのマクロブロックデータとで動き検出を行って動きベクトルデータを得る動き検出回路２０６とで構成される。
【０００７】
動き補償ブロックは、量子化回路２１１からの係数データを逆量子化してＤＣＴ回路２１０による係数データを得る逆量子化回路２１５、この逆量子化回路２１５からの係数データを元のマクロブロックデータ若しくは差分データに変換するＩＤＣＴ（Ｉｎｖｅｒｓｅ Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ：逆離散的コサイン変換）回路２１６、このＩＤＣＴ回路２１６からの出力と動き補償済みのマクロブロックデータを加算する加算回路２１７、この加算回路２１７の出力とＩＤＣＴ回路２１６の出力を、インター／イントラ判定回路２０８からのスイッチング制御信号に基いてフレームメモリ２１９に供給するスイッチ２１８、このスイッチ２１８からの出力を記憶領域に記憶するフレームメモリ２１９及びこのフレームメモリ２１９から読み出されたマクロブロックデータを順次記憶するフレームメモリ２２１、上記動き検出回路２０５からの動きベクトルデータに基いて、フレームメモリ２１９に記憶されているフレームデータから適切なマクロブロックデータを選択し、この選択したマクロブロックデータを、動き補償済みのマクロブロックデータとして出力する動き補償回路２２０、上記動き検出回路２０６からの動きベクトルデータに基いて、フレームメモリ２２１に記憶されているフレームデータから適切なマクロブロックデータを選択し、この選択したマクロブロックデータを、動き補償済みのマクロブロックデータとして出力する動き補償回路２２２、上記動き補償回路２２０及び２２２の各動き補償済みのマクロブロックデータに、夫々現フレームとの時間的距離に応じた重み付けを行う重み付け回路２２３、この重み付け回路２２３により重み付けされた２つのマクロブロックデータを合成する合成回路２２４、並びに上記動き補償回路２２０からの動き補償済みのマクロブロックデータ、上記動き補償回路２２２からの動き補償済みのマクロブロックデータ、上記合成回路２２４からの合成マクロブロックデータを、システムコントローラ２２６からのスイッチング制御信号により選択的に出力するスイッチ２２５とで構成される。
【０００８】
ここで、上記インター／イントラ判定回路２０３は、セレクタ２０４からのマクロブロックデータ及び加算回路２０７からの差分データの分散値等を比較し、その分散値の小さい方を選択するよう制御する。
【０００９】
また、上記動き補償回路２２０は、セレクタ２０４から出力されるフレームのマクロブロックよりも、時間的に先（未来）のフレームのマクロブロックデータに対して動き補償処理を施すものである。また、上記動き補償回路２２２は、セレクタ２０４から出力されるフレームのマクロブロックよりも、時間的に前（過去）のフレームのマクロブロックデータに対して動き補償処理を施すものである。また、上記重み付け回路２２３及び合成回路２２４は、上記動き補償回路２２０及び２２２からの補償後の２つのマクロブロックデータに重み付けをし、合成することにより、セレクタ２０４から出力されるフレームのマクロブロックよりも、時間的に先及び前のマクロブロックデータに対して夫々動き補償処理を施し、補償処理を施した２つのマクロブロックデータの合成マクロブロックデータを得ることと等価な処理を行うものである。
【００１０】
上記セレクタ２０４から順次出力されるフレームのマクロブロックデータは、加算回路２０７において、上記３つの系の何れかの出力、即ち、補償処理済みのマクロブロックデータと差分がとられることによって符号化される。加算回路２０７からの差分データは、フレーム間の差分であり、このフレーム間の差分データが符号化されるので、これをフレーム間符号化（インター符号化）と呼び、また、セレクタ２０４からの出力は、そのまま符号化されるので、これをフレーム内符号化（イントラ符号化）と呼ぶ。
【００１１】
セレクタ２０４から出力され、符号化される各フレームの画像データは、その符号化形態に応じて、一般にＩピクチャ、Ｂピクチャ、Ｐピクチャと称される。
【００１２】
Ｉピクチャは、セレクタ２０４から出力される現フレームのマクロブロックデータをフレーム内符号化したデータからなる１フレーム分の符号化後の画像データである。ここでいう符号化とは、上記ＤＣＴ回路２１０、量子化回路２１１及びＶＬＣエンコーダ２１２による符号化のことである。従って、Ｉピクチャの場合には、上記インター／イントラ判定回路２０８の制御により、必ず上記スイッチ２０９及び２１８の各可動接点ｃは、各固定接点ａに夫々接続される。尚、ここで言う「現フレーム」とは、セレクタ２０４から出力され、そのまま符号化（フレーム内符号化）されるか、差分がとられて符号化（フレーム間符号化）されるフレームのマクロブロックデータを意味する。
【００１３】
Ｐピクチャは、セレクタ２０４から出力される現フレームのマクロブロックデータと、現フレームのマクロブロックデータに対し、時間的に前のフレームとなる、Ｉ若しくはＰピクチャの動き補償済みのマクロブロックデータとの差分データを符号化（フレーム間符号化）したデータや、現フレームのマクロブロックデータをフレーム内符号化したデータからなる１フレーム分の符号化後の画像データである。但し、Ｐピクチャを生成するときに、Ｉピクチャとしての画像データに対して動き補償を行うための動きベクトルデータは、動きエンコーダに入力された順序で見て、Ｐピクチャとして符号化すべき画像データと、この画像データの１つ前の画像データとで求められたものとなる。
【００１４】
Ｂピクチャは、セレクタ２０４から出力される現フレームのマクロブロックデータと、次に示す６種類のマクロブロックデータとの差分データを、符号化（フレーム間符号化）したデータである。
上記６種類のマクロブロックデータは、セレクタ２０４から出力される現フレームのマクロブロックデータと、現フレームのマクロブロックデータに対し、時間的に前のフレームとなる、Ｉ若しくはＰピクチャの動き補償済みのマクロブロックデータ、セレクタ２０４から出力される現フレームのマクロブロックデータと、現フレームのマクロブロックデータに対し、時間的に先のフレームとなる、Ｉ若しくはＰピクチャの動き補償済みのマクロブロックデータ、セレクタ２０４から出力される現フレームのマクロブロックデータに対し、時間的に前のフレームとなるＩピクチャと、時間的に先のフレームとなるＰピクチャとから生成される補間マクロブロックデータ、セレクタ２０４から出力される現フレームのマクロブロックデータに対し、時間的に前のフレームとなるＰピクチャと、時間的に先のフレームとなるＰピクチャとから生成される補間マクロブロックデータである。
【００１５】
以上の説明から分かるように、Ｐピクチャは、現フレーム以外の画像データが用いられて符号化されたデータ、即ち、フレーム間符号化されたデータを含み、また、Ｂピクチャは、フレーム間符号化されたデータのみで構成されるものであるから、単独では復号化することができない。そこで、周知なように、関連する複数のピクチャを１つのＧＯＰ（Ｇｒｏｕｐ Ｏｆ Ｐｉｃｔｕｒｅ）とし、このＧＯＰを単位として処理するよう規定されている。
【００１６】
通常、ＧＯＰは、１または複数枚のＩピクチャと、零または複数枚の非Ｉピクチャとで構成される。以下の例では、説明の便宜上、１つのＧＯＰが、Ｉピクチャ、Ｐピクチャ及び２つのＢピクチャで構成されているものとする。
【００１７】
また、以下の説明においては、ＢピクチャはこのＢピクチャの前後の画像データでとの差分がとられることによって得られ、ＰピクチャはＩピクチャから得られるものとして説明する。実際は、エンコード時には、上述した前方向動き補償、補間動き補償、後方向動き補償において補償された補償マクロブロックデータの内、最も符号化効率の良いマクロブロックデータが選択され、デコード時には、エンコード時の補償と同じ補償がマクロブロック単位で行われる。つまり、１つのＢピクチャ内の差分データは、前方向動き補償、補間動き補償、後方動き補償の何れかの動き補償により補償された補償マクロブロックデータが、符号化すべきマクロブロックデータから減算されたデータとなり、１つのＰピクチャ内の差分データは、前方動き補償若しくは後方動き補償の何れかの動き補償により補償された補償マクロブロックデータが、符号化すべきマクロブロックデータから減算されたデータとなる。従って、以下の説明においては、元のフレーム毎の画像データについて「画像データ」という以外は、この「画像データ」は、「マクロブロック毎の画像データ」と読み換えるものとする。
【００１８】
〔エンコード時の動作〕
次に、図１２に示した動きエンコーダの動作について説明する。
【００１９】
入力端子２００に供給される画像データは、フレームメモリ２０１、２０２及び２０３に順次記憶される。動き検出回路２０５は、フレームメモリ２０１からの先フレームマクロブロックデータと、フレームメモリ２０２からの現フレームマクロブロックデータとに基いて動き検出を行い、その結果得られた動きベクトルデータを、動き補償回路２２０に供給する。一方、動き検出回路２０６は、フレームメモリ２０３からの前フレームマクロブロックデータと、フレームメモリ２０２からの現フレームマクロブロックデータとに基いて動き検出を行い、その結果得られた動きベクトルデータを、動き補償回路２２２に供給する。以上のよにして、各動き検出回路２０５及び２０６において、マクロブロックデータ毎に動きベクトルデータが得られる。
【００２０】
現フレームの全てのマクロブロックデータと、先フレームの全てのマクロブロックデータとの間の動きベクトルを示す動きベクトルデータ、現フレームの全てのマクロブロックデータと、前フレームの全てのマクロブロックデータとの間の動きベクトルを示す動きベクトルデータが得られると、符号化処理に入る。
【００２１】
ここで図１５Ａ及びＢをも参照してセレクタ２０４から出力されたマクロブロックデータが、どのようにして符号化されるかについて説明する。
【００２２】
図１５Ａは、入力端子２００に供給されるフレーム毎の画像データ、図１５Ｂは、セレクタ２０４から出力される出力され、符号化される順序を示し、各フレームとしての図形内に示す符号の内、数字は、入力されるフレームの順序を示し、英文字は、そのフレームの画像データが、「Ｂ」ならば符号化されてＢピクチャとなり、「Ｉ」ならば符号化されてＩピクチャとなり、「Ｐ」ならば符号化されてＰピクチャとなることを意味する。
【００２３】
ここで、矢印で示す画像データは、符号化される画像データを示し、矢印の根元の画像データは、上記符号化される画像データの符号化時に用いられる画像データを示す。つまり、図１５Ａ中に示す矢印は、各矢印で示される各フレームの画像データが符号化される際に、どのフレームの画像データが予測画像として用いられるのかを示している。例えば、符号化されてＢピクチャとなる第３フレームの画像データは、符号化されてＩピクチャとなる第２フレームの画像データと、符号化されてＰピクチャとなる第４フレームの画像データの片方、若しくはこれら２つの画像データの合成画像データと差分がとられて符号化される。尚、Ｐピクチャについては、予測画像として用いられるフレームを示すための矢印を省略する。
【００２４】
さて、図１５Ａ及びＢの内、ＧＯＰ２内のフレームを例にとり説明するが、前提として、図１２に示したフレームメモリ２２１には、図１５Ａに示す画像データＢ５の予測画像として用いられる画像データＰ４が記憶されているものとし、更に、説明の便宜上、符号化してＢピクチャを得る場合は、常に、合成回路２２４からの予測画像データが用いられるものとする。
【００２５】
図１５Ｂに示すように、画像データＩ６は、マクロブロックデータ毎に、順次セレクタ２０４から出力される。このとき、スイッチ２０９及び２１８の各可動接点ｃは、イントラ側の固定接点ｂに夫々接続されている。従って、画像データＩ６のマクロブロックデータは、スイッチ２０９を通過した後、ＤＣＴ回路２１０、量子化回路２１１、ＶＬＣエンコーダ２１２及び符号化回路２１３において順次処理された後、出力端子２１４を介して出力される。
【００２６】
一方、量子化回路２１１において量子化された画像データＩ６の係数データは、逆量子化回路２１５及びＩＤＣＴ回路２１６によって、元の８ライン×８画素の大きさのマクロブロックデータに戻された後、スイッチ２１８を介してフレームメモリ２１９に供給され、このフレームメモリ２１９に順次記憶される。
【００２７】
フレームメモリ２２１に画像データＰ４が記憶され、フレームメモリ２１９に画像データＩ６が記憶された後は、セレクタ２０４から出力される画像データＢ５から、合成回路２２４からの予測画像データが、加算回路２０７において減算され、この結果得られた差分データが符号化される。従って、セレクタ２０４から画像データＢ５が出力される前の段階においては、フレームメモリ２０１には画像データＩ６が記憶され、フレームメモリ２０２には画像データＢ５が記憶され、フレームメモリ２０３には画像データＰ４が記憶されている。
【００２８】
この場合、動き検出回路２０５においては、フレームメモリ２０２に記憶されている画像データＢ５の各マクロブロックと、フレームメモリ２０１に記憶されている画像データＩ６の各マクロブロックとで動き検出が行われ、画像データＢ５の各マクロブロックが、夫々画像データＩ６のどの部分（マクロブロックデータ）に一致するのかを示す動きベクトルデータが得られる。これらのマクロブロック毎の動きベクトルデータは、動き補償回路２２０において、フレームメモリ２１９に記憶される画像データＩ６の内の対応するマクロブロックデータを順次読み出す、つまり、動き補償を行うために用いられる。
【００２９】
一方、動き検出回路２０６においては、フレームメモリ２０２に記憶されている画像データＢ５の各マクロブロックと、フレームメモリ２０３に記憶されている画像データＰ４の各マクロブロックとで動き検出が行われ、画像データＢ５の各マクロブロックが、夫々画像データＰ４のどの部分（マクロブロックデータ）に一致するのかを示す動きベクトルデータが得られる。これらのマクロブロック毎の動きベクトルデータは、動き補償回路２２２において、フレームメモリ２２１に記憶される画像データＰ４の内の対応するマクロブロックデータを順次読み出す、つまり、動き補償を行うために用いられる。
【００３０】
さて、セレクタ２０４から画像データＢ５のマクロブロックデータが出力されるのに伴い、合成回路２２４から、動き補償回路２２０からの動き補償済みの画像データＩ６のマクロブロックデータと、動き補償回路２２２からの動き補償済みの画像データＰ４のマクロブロックデータとの合成マクロブロックデータが出力され、この合成マクロブロックデータが、スイッチ２２５を介して加算回路２０７に供給される。従って、加算回路２０７においては、画像データＢ５のマクロブロックデータから、合成マクロブロックデータが減算される。この減算によって得られた差分データは後段の各回路によって符号化される。以上の処理は、画像データＢ５の全マクロブロックデータに対して行われる。
【００３１】
次に符号化されるのは、画像データＰ８である。セレクタ２０４から画像データＰ８が出力される前の段階においては、フレームメモリ２０１には画像データＰ８が記憶され、フレームメモリ２０２には画像データＢ７が記憶され、フレームメモリ２０３には画像データＩ６が記憶されている。
【００３２】
この場合、動き検出回路２０５においては、フレームメモリ２０２に記憶されている画像データＢ７の各マクロブロックと、フレームメモリ２０１に記憶されている画像データＰ８の各マクロブロックとで動き検出が行われ、画像データＢ７の各マクロブロックが、夫々画像データＰ８のどの部分（マクロブロックデータ）に一致するのかを示す動きベクトルデータが得られる。これらのマクロブロック毎の動きベクトルデータは、動き補償回路２２０において、フレームメモリ２２１に記憶されている画像データＩ６の内の対応するマクロブロックデータを順次読み出す、つまり、動き補償を行うために用いられる。ここで注意すべきことは、画像データＰ８とＢ７で得られた動きベクトルデータに基いて、画像データＩ６のマクロブロックデータが補償されることである。
【００３３】
さて、セレクタ２０４から画像データＰ８のマクロブロックデータが出力されるのに伴い、動き補償回路２２０から、画像データＩ６の動き補償済みのマクロブロックデータが、スイッチ２２５を介して加算回路２０７に供給される。従って、加算回路２０７においては、画像データＰ８のマクロブロックデータから、画像データＩ６の動き補償済みのマクロブロックデータが減算される。この減算によって得られた差分データは、後段の各回路によって符号化された後に出力端子２１４を介して出力される。以上の処理は、画像データＰ８の全マクロブロックデータに対して行われる。尚、この画像データＰ８に対して符号化処理が行われた後、フレームメモリ２１９に記憶されている画像データＩ６は、フレームメモリ２２１に記憶される。
【００３４】
以上の処理の間、量子化回路２１１からの符号化後の差分データは、逆量子化回路２１５及びＩＤＣＴ回路２１６において元の差分データに戻された後に、加算回路２１７に供給され、この加算回路２１７において、動き補償回路２２０からスイッチ２２５を介して供給される動き補償済みのマクロブロックデータと加算されることにより、画像データＰ８のマクロブロックデータに変換される。この画像データＰ８のマクロブロックデータは、スイッチ２１８を介してフレームメモリ２１９に供給される。以上の処理は、画像データＰ８をフレームメモリ２１９に対する記憶が終了するまで行われる。
【００３５】
次に符号化されるのは、画像データＢ７である。セレクタ２０４から画像データＢ７が出力される前の段階においては、フレームメモリ２０１には画像データＰ８が記憶され、フレームメモリ２０２には画像データＢ７が記憶され、フレームメモリ２０３には画像データＩ６が記憶されている。
【００３６】
そして、動き検出回路２０５においては、フレームメモリ２０２に記憶されている画像データＢ７の各マクロブロックと、フレームメモリ２０１に記憶されている画像データＰ８の各マクロブロックとで動き検出が行われ、画像データＢ７の各マクロブロックが、夫々画像データＰ８のどの部分（マクロブロックデータ）に一致するのかを示す動きベクトルデータが得られる。これらのマクロブロック毎の動きベクトルデータは、動き補償回路２２０において、フレームメモリ２１９に記憶されている画像データＰ８の内の対応するマクロブロックデータを順次読み出す、つまり、動き補償するために用いられる。
【００３７】
一方、動き検出回路２０６においては、フレームメモリ２０２に記憶されている画像データＢ７の各マクロブロックと、フレームメモリ２０３に記憶されている画像データＩ６の各マクロブロックとで動き検出が行われ、画像データＢ７の各マクロブロックが、夫々画像データＩ６のどの部分（マクロブロックデータ）に一致するのかを示す動きベクトルデータが得られる。これらのマクロブロック毎の動きベクトルデータは、動き補償回路２２２において、フレームメモリ２２１に記憶されている画像データＩ６の内の対応するマクロブロックデータを順次読み出す、つまり、動き補償するために用いられる。
【００３８】
さて、セレクタ２０４から画像データＢ７のマクロブロックデータが出力されるのに伴い、合成回路２２４から、動き補償回路２２０からの動き補償済みの画像データＰ８のマクロブロックデータと、動き補償回路２２２からの動き補償済みの画像データＩ６のマクロブロックデータとの合成マクロブロックデータが出力され、この合成マクロブロックデータが、スイッチ２２５を介して加算回路２０７に供給される。従って、加算回路２０７においては、画像データＢ７のマクロブロックデータから、合成マクロブロックデータが減算される。この減算によって得られた差分データは後段の各回路によって符号化され、出力端子２１４を介して出力される。以上の処理は、画像データＢ７の全マクロブロックデータに対して行われる。尚、この画像データＢ７に対して符号化処理が行われた後、フレームメモリ２１９に記憶されている画像データＰ８は、フレームメモリ２２１に記憶される。
【００３９】
以上のようにして、ＧＯＰ２の各フレームの画像データが符号化される。尚、他のＧＯＰも同様にして符号化される。尚、システムコントローラ２２６は、動き検出回路２２０及び２２２からの動きベクトルデータ、動き補償のタイプを示すデータ（或いは符号化時に減算されたデータを示すデータ等）やピクチャタイプを示すデータを、符号化回路２１３に供給される圧縮差分データに付加し、更に、ＧＯＰ毎にＧＯＰの先頭を示すデータや、符号化順序を示すデータを付加する。これらのデータが付加された圧縮差分データは、上述したように、符号化回路２１３において積符号形式にされた後に出力端子２１４を介して出力され、記録若しくは伝送される。
【００４０】
〔図１２に示した動き検出回路の一例〕
【００４１】
次に、図１３を参照して、図１２に示した動き検出回路２０５及び２０６の一例について説明する。図１３に示す動き検出回路は、ブロックマッチングと称される方法により動き検出を行うものである。尚、図１２に示したフレームメモリ２０２が、この図１３に示す現フレームメモリ３２１に対応し、図１２に示したフレームメモリ２０１や２０３が、この図１３に示す参照フレームメモリ３２３に対応する。
【００４２】
〔動き検出回路の接続及び構成〕
この図１３に示す動き検出回路は、現フレームの画像データを記憶するための現フレームメモリ３２１と、先若しくは前のフレーム（参照フレーム）の画像データを記憶するための参照フレームメモリ３２３と、参照フレームメモリ３２３に順次異なるアドレスデータを供給するアドレス移動回路３３３と、現フレームメモリ３２１からの現フレームの注目マクロブロックの画素データから、参照フレームメモリ３２３からの参照マクロブロックの画素データを減算する加算回路３２４と、この加算回路３２４からの減算結果の差分絶対値を得る絶対値回路３２５と、この絶対値回路３２５からの絶対値データを保持するラッチ回路３２７と、絶対値回路３２５からの出力とラッチ回路３２７からのラッチ出力を加算して各参照マクロブロック毎の差分絶対値和データを得るための加算回路３２６と、この加算回路３２６からの差分絶対値和データを記憶するメモリ３２８と、このメモリ３２８に記憶された差分絶対値和データの内の最小値を検出する最小値検出回路３２９と、この最小値検出回路３２９からの最小の差分絶対値和データによって１つの注目マクロブロックに対応する１つの動きベクトルデータを得、この動きベクトルデータを、コントローラ３２９及び図１２に示したシステムコントローラ２２６に夫々供給する動きベクトル検出回路３３０と、最小値検出回路３２９からの最小の差分絶対値和データと、動きベクトル検出回路３３０からの動きベクトルデータに基いてアドレス移動回路３３３を制御すると共に、現フレームメモリ３２１に対する画像データの書き込みや、記憶されている画像データの読み出しの制御を行うためのコントローラ３３２で構成される。
【００４３】
ここで、上記動きベクトル検出回路３３０は、例えば入力される差分絶対値和データに対応する動きベクトルデータ、例えば縦方向及び横方向の移動量データをＲＯＭ等から読み出すことで、入力される差分絶対値和データを動きベクトルデータに変換する。
【００４４】
〔動き検出回路の動作〕
コントローラ３３２の制御により、現フレームメモリ３２１から注目ブロックとしてのマクロブロック（８×８画素、或いは１６×１６画素）の画素データが順次繰り返し読み出される。一方、コントローラ３３２の制御により、アドレス移動回路３３３が、参照フレームメモリ３２３の記憶空間上にサーチエリアを設定し、更にそのサーチエリア内において上記マクロブロックと同じ大きさの参照ブロックを設定し、その参照ブロック内の画素データを順次読み出すためのアドレスデータを順次参照フレームメモリ３２３に供給する。そして、設定した参照ブロック内の画素データの読み出しが全て終了すると、アドレス移動回路３３３は、参照フレームメモリ３２３に対してアドレスデータを供給することにより、その参照ブロックの位置をサーチエリア内において１画素分ずらし、続いて順次アドレスデータを参照フレームメモリ３２３に供給することにより、１画素分ずらした参照ブロック内の画素データの読み出しを行う。
【００４５】
加算回路３２４においては、現フレームメモリ３２１から読み出された注目ブロック内の画素データから、参照フレームメモリ３２３から読み出された参照ブロック内の画素データが減算される。この減算結果は絶対値回路３２５に供給されて絶対値データにされた後、加算回路３２６を介してラッチ回路３２７に供給される。ラッチ回路３２７には順次加算回路３２６からの加算結果、即ち、差分絶対値和データが保持され、これによって、現フレームメモリ３２１内の注目ブロックと、参照フレームメモリ３２３内の１つの参照ブロックとの差分絶対値和データが、順次メモリ３２８に記憶される。そして、最終的にメモリ３２８内には、サーチエリア内に順次１画素分ずつずらされて設定される多数の注目ブロックの数だけ差分絶対値和データが記憶される。
【００４６】
１つの注目マクロブロックの画素データと、１つのサーチエリア内における複数の参照マクロブロックの画素データとの演算が全て終了すると、最小値検出回路３２９は、メモリ３２８内の全差分絶対値和データ中から最も値の小さい差分絶対値和データを選択し、その差分絶対値和データを動きベクトル検出回路３３０に供給すると共に、コントローラ３３２に次の注目マクロブロックについて処理を開始させるための制御信号を供給する。
【００４７】
最小値検出回路３２９からの差分絶対値和データは、動きベクトル検出回路３３０に供給される。動きベクトル検出回路３３０は、最小値検出回路３２９からの差分絶対値和データに対応する動きベクトルデータを得る。動きベクトル検出回路３３０において得られた動きベクトルデータは、出力端子３３１を介して図１２に示した動き補償回路２２０、２２２及びシステムコントローラ２２６に夫々供給される。そしてコントローラ３３２は、上述と同様の手順により、サーチエリアを設定した後に、再び次の注目マクロブロック内の画素データと、参照ブロック内の画素データとで演算処理を行うべく、アドレス移動回路３３３及び現フレームメモリ３２１を制御する。
【００４８】
尚、上記ブロックマッチングに関する技術については、米国特許第４８９７７２０号に記載されている。
【００４９】
次に、図１４を参照して、図１２に示した動きエンコーダによって符号化されたデータ列を、復号化する動きデコーダについて説明する。
【００５０】
〔動きデコーダの接続及び構成〕
図１４に示す動きデコーダは、圧縮されたデータ列を伸長するための伸長ブロックと、動き補償ブロックと、上記伸長ブロックからの出力と、上記補償ブロックからの出力を加算する加算回路４１３と、上記伸長ブロックからの出力と上記加算回路４１３からの出力を選択的に出力及び上記動き補償ブロックに供給するスイッチ４０５と、上記伸長ブロック及び動き補償ブロックを制御すると共に、上記スイッチ４０５にスイッチング制御信号を供給して上記スイッチ４０５を制御するシステムコントローラ４１４とで構成される。
【００５１】
伸長ブロックは、入力端子４００を介して供給される圧縮データに対し、インナーパリティ及びアウターパリティを用いてエラー訂正処理を施すと共に、エンコード時に付加された動きベクトルデータ、動き補償のタイプを示すデータ、ピクチャタイプを示すデータ、ＧＯＰの先頭を示すデータ、符号化順序を示すデータ等を抽出し、抽出したこれらのデータをシステムコントローラ４１４に供給する復号化回路４０１、この復号化回路４０１からの可変長符号化されている出力を元の量子化後の係数データに戻すＶＬＣデコーダ４０２、このＶＬＣデコーダ４０２からの係数データを再量子化してＤＣＴ後の係数データに戻す再量子化回路４０３、この再量子化回路４０３からの係数データを元のデータに戻すＩＤＣＴ回路４０４で構成される。
【００５２】
動き補償ブロックは、ＩＤＣＴ回路４０４からスイッチ４０５を介して供給される復号化後のフレーム内符号化されたデータ、若しくは加算回路４１３からスイッチ４０５を介して供給される加算出力を、システムコントローラ４１４からの書き込み／読み出し制御信号により順次記憶するフレームメモリ４０７、このフレームメモリ４０７から読み出されたデータを、システムコントローラ４１４からの書き込み／読み出し制御信号により順次記憶するフレームメモリ４０８、システムコントローラ４１４からの動きベクトルデータが示す、フレームメモリ４０７のマクロブロックデータを読み出し、読み出したマクロブロックデータを、動き補償処理済みのマクロブロックデータとしてスイッチ４１２に供給する前方向動き補償回路４０９、システムコントローラ４１４からの２つの動きベクトルデータが示す、フレームメモリ４０７及び４０８の各マクロブロックデータを夫々読み出し、読み出した各マクロブロックデータに対して重み付けを行い、重み付けを行った２つのマクロブロックデータを合成して１つの合成マクロブロックデータを得、この合成マクロブロックデータを、動き補償処理済みのマクロブロックデータとしてスイッチ４１２に供給する両方向動き補償回路４１０、システムコントローラ４１４からの動きベクトルデータが示す、フレームメモリ４０８のマクロブロックデータを読み出し、読み出したマクロブロックデータを、動き補償処理済みのマクロブロックデータとしてスイッチ４１２に供給する後方向動き補償回路４１１、上記前方向動き補償回路４０９、上記両方向動き補償回路４１０、上記後方向動き補償回路４１１からの各出力を、システムコントローラ４１４からのスイッチング制御信号に基いて選択的に出力するスイッチ４１２で構成される。
【００５３】
〔デコード時の動作〕
次に、図１４に示した動きデコーダの動作について説明する。
【００５４】
再生若しくは伝送された圧縮データは、入力端子４００を介してこの動きデコーダに供給され、復号化回路４０１、ＶＬＣデコーダ４０２、再量子化回路４０３、ＩＤＣＴ回路４０４によって順次復号化される。このとき、復号化回路４０１においては、上述した動きベクトルデータ、動き補償のタイプを示すデータ、ピクチャタイプを示すデータ、ＧＯＰの先頭を示すデータ、符号化順序を示すデータ等が抽出され、抽出されたこれらのデータは、システムコントローラ４１４に供給される。
【００５５】
ここで再び図１５をも参照して、上記伸長ブロックにおいて伸長されたデータが、どのようにして動き補償ブロック、加算回路４１３、スイッチ４０５及びシステムコントローラ４１４によって、どのように復号化されるかについて説明する。図１５の各符号の意味については、既に動きエンコーダの動作説明において説明しているので、ここではその説明を省略する。
【００５６】
以下の説明では、符号化時の説明において例として用いたＧＯＰ２を復号化する場合について説明する。また、前提として、ＧＯＰ１の画像データＰ１２が、フレームメモリ４０８に記憶されているものとする。
【００５７】
入力端子４００に供給される順序は、図１５Ｂに示すようになる。先ず、ＩＤＣＴ回路４０４からは、フレーム内符号化された画像データＩ６のマクロブロックデータが出力される。システムコントローラ４１４は、スイッチ４０５にスイッチング制御信号を供給し、スイッチ４０５の可動接点ｃを、イントラ側の固定接点ａに接続させている。従って、ＩＤＣＴ回路４０４から出力された画像データＩ６のマクロブロックデータは、出力端子４０６を介して出力されると共に、フレームメモリ４０７に供給され、システムコントローラ４１４からの書き込み／読み出し制御信号によって記憶される。
【００５８】
画像データＩ６のマクロブロックデータがフレームメモリ４０７に記憶されると、次に画像データＢ５の差分データがＩＤＣＴ回路４０４から出力される。システムコントローラ４１４は、スイッチ４０５にスイッチング制御信号を供給し、スイッチ４０５の可動接点ｃを、インター側の固定接点ｂに接続させている。また、システムコントローラ４１４は、スイッチ４１２にスイッチング制御信号を供給し、スイッチ４１２の可動接点ｄを、固定接点ｂに接続させる。一方、両方向動き補償回路４１０は、システムコントローラ４１４から順次２つずつ供給される動きベクトルデータにより、フレームメモリ４０７から対応する画像データＩ６のマクロブロックデータを、フレームメモリ４０８から対応する画像データＰ４のマクロブロックデータを夫々読み出し、読み出した２つのマクロブロックデータに重み付けをして合成して１つの合成マクロブロックデータを得る処理を順次行っている。
【００５９】
従って、画像データＢ５の差分データがＩＤＣＴ回路４０４から出力され、加算回路４１３に供給される時点には、両方向動き補償回路４１０からの動き補償済みのマクロブロックデータ（合成マクロブロックデータ）が、スイッチ４１２を介して加算回路４１３に供給される。よって、この加算回路４１３においては、画像データＢ５の差分データと、画像データＩ６及び画像データＰ４のマクロブロックデータが合成されて得られた合成マクロブロックデータとが加算され、その結果、画像データＢ５のマクロブロックデータが復号化される。つまり、図１５Ｃにおいて矢印で示すように、画像データＰ４と画像データＩ６によって画像データＢ５が復号化される。
【００６０】
既に動きエンコーダの動作説明において説明したように、画像データＢ５のマクロブロックデータの符号化は、画像データＰ４のマクロブロックデータと画像データＩ６のマクロブロックデータとを合成して得た合成マクロブロックデータを、画像データＢ５のマクロブロックデータから減算して行われているので、復号化して画像データＢ５のマクロブロックデータを得るためには、伸長された画像データＢ５の差分データに、画像データＰ４のマクロブロックデータと画像データＩ６のマクロブロックデータとを合成して得られる合成マクロブロックデータを加算すれば良い。
【００６１】
画像データＢ５のマクロブロックデータが全て復号化されると、システムコントローラ４１４からの書き込み／読み出し制御信号により、フレームメモリ４０７に記憶されている画像データＩ６が、フレームメモリ４０８に記憶される。
【００６２】
画像データＩ６のマクロブロックデータがフレームメモリ４０８に記憶されると、次に画像データＰ８の差分データがＩＤＣＴ回路４０４から出力される。システムコントローラ４１４は、スイッチ４０５にスイッチング制御信号を供給し、スイッチ４０５の可動接点ｃを、インター側の固定接点ｂに接続させている。また、システムコントローラ４１４は、スイッチ４１２にスイッチング制御信号を供給し、スイッチ４１２の可動接点ｄを、固定接点ｃに接続させる。一方、後方向動き補償回路４１１は、システムコントローラ４１４から順次供給される動きベクトルデータにより、フレームメモリ４０８から対応する画像データＩ６のマクロブロックデータを読み出している。
【００６３】
従って、画像データＰ８の差分データがＩＤＣＴ回路４０４から出力され、加算回路４１３に供給される時点には、後方向動き補償回路４１１からの動き補償済みのマクロブロックデータが、スイッチ４１２を介して加算回路４１３に供給される。よって、この加算回路４１３においては、画像データＰ８の差分データと、画像データＩ６から得られる動き補償済みのマクロブロックデータとが加算され、その結果、画像データＰ８のマクロブロックデータが復号化される。つまり、画像データＩ６によって画像データＰ８が復号化される。尚、図１５において、Ｐピクチャの復号元を示す矢印は省略している。
【００６４】
既に動きエンコーダの動作説明において説明したように、画像データＰ８のマクロブロックデータの符号化は、画像データＩ６の動き補償済みのマクロブロックデータを、画像データＰ８のマクロブロックデータから減算して行われているので、復号化して画像データＰ８のマクロブロックデータを得るためには、伸長された画像データＰ８の差分データに、画像データＩ６の動き補償済みのマクロブロックデータを加算すれば良い。
【００６５】
復号化された画像データＰ８のマクロブロックデータは、出力端子４０６を介して出力されると共に、フレームメモリ４０７に供給され、システムコントローラ４１４からの書き込み／読み出し制御信号により、フレームメモリ４０７に記憶される。従って、画像データＰ８の復号化が終了した時点においては、フレームメモリ４０７には画像データＰ８が、フレームメモリ４０８には画像データＩ６が記憶されている。
【００６６】
次に画像データＢ７の差分データがＩＤＣＴ回路４０４から出力される。システムコントローラ４１４は、スイッチ４０５にスイッチング制御信号を供給し、スイッチ４０５の可動接点ｃを、インター側の固定接点ｂに接続させている。また、システムコントローラ４１４は、スイッチ４１２にスイッチング制御信号を供給し、スイッチ４１２の可動接点ｄを、固定接点ｂに接続させる。一方、両方向動き補償回路４１０は、システムコントローラ４１４から順次２つずつ供給される動きベクトルデータにより、フレームメモリ４０７から対応する画像データＰ８のマクロブロックデータを、フレームメモリ４０８から対応する画像データＩ６のマクロブロックデータを夫々読み出し、読み出した２つのマクロブロックデータに重み付けをして合成して１つの合成マクロブロックデータを得る処理を順次行っている。
【００６７】
従って、画像データＢ７の差分データがＩＤＣＴ回路４０４から出力され、加算回路４１３に供給される時点には、両方向動き補償回路４１２からの動き補償済みのマクロブロックデータ（合成マクロブロックデータ）が、スイッチ４１２を介して加算回路４１３に供給される。よって、この加算回路４１３においては、画像データＢ７の差分データと、画像データＰ８及び画像データＩ６のマクロブロックデータが合成されて得られた合成マクロブロックデータとが加算され、その結果、画像データＢ７のマクロブロックデータが復号化される。つまり、図１５Ｃにおいて矢印で示すように、画像データＰ８と画像データＩ６によって画像データＢ７が復号化される。
【００６８】
既に動きエンコーダの動作説明において説明したように、画像データＢ７のマクロブロックデータの符号化は、画像データＰ８のマクロブロックデータと画像データＩ６のマクロブロックデータとを合成して得た合成マクロブロックデータを、画像データＢ７のマクロブロックデータから減算して行われているので、復号化して画像データＢ７のマクロブロックデータを得るためには、伸長された画像データＢ７の差分データに、画像データＰ８のマクロブロックデータと画像データＩ６のマクロブロックデータとを合成して得られる合成マクロブロックデータを加算すれば良い。
【００６９】
以上のようにして、順次、各ＧＯＰのフレームの画像データが復号化される。復号化された各ＧＯＰのフレームの画像データは、図１５の例では、Ｂ１、Ｉ２、Ｂ３、Ｐ４、Ｂ５、Ｉ６、Ｂ７、Ｐ８、Ｂ９、Ｉ１０、Ｂ１１、Ｐ１２の順序で読み出されることにより、ＧＯＰ内の画像データの並び変えが行われる。ここで注意すべきことは、ＧＯＰの順序はそのままであるが、各ＧＯＰ内の画像データは、符号化前の真のフレームの順序に並び変えられることである。
【００７０】
【発明が解決しようとする課題】
以上説明した動きエンコーダ（図１２参照）及び動きデコーダ（図１４参照）は、ＶＴＲ、ディスクドライブ等の記録再生装置や、通信システム等の情報伝送装置等で用いられるが、記録再生装置で逆方向再生する場合と、情報伝送装置の送信側でフレームの順序が逆方向にされて送信された情報を、受信側で再生する場合に問題がある。
【００７１】
記録再生装置で逆方向再生する場合を例にとり図１６を参照してこの問題について説明する。
【００７２】
図１６は、記録再生装置において、図１２に示した動きエンコーダでエンコードされ、記録系により記録媒体に記録されたデータを、再生系により通常の再生方向と逆方向に再生したデータを、図１４に示した動きデコーダでデコードする場合について示す図である。この図１６に示す各符号は、図１５に示した各符号と同様であるので、その説明は省略する。また、図１６Ａ及びＢは、図１５Ａ及びＢと同じもの、即ち、入力順序とエンコード順序を示す図であるが、図１６Ｃの説明の補助として用いるために再度示しているので、その詳細説明は省略する。
【００７３】
図１６Ｂに示す順序でエンコードされ、ＧＯＰ１、ＧＯＰ２、ＧＯＰ３の順序で記録媒体に記録されたデータを、記録時の記録媒体の移動方向（或いは回転方向）と逆方向に移動（或いは回転）させて、逆方向に再生すると、図１６Ｃに示すように、記録データは、ＧＯＰ３、ＧＯＰ２、ＧＯＰ１の順序で再生される。
【００７４】
従って、図１４に示した動きデコーダにおいてデコード処理が行われると、図１６Ｃに示すように、ＧＯＰ３の画像データＢ９は、図示しないＧＯＰ４のＰピクチャの画像データ及びＧＯＰ３の画像データＩ１０が用いられて復号化され、ＧＯＰ３の画像データＢ１１は、ＧＯＰ３の画像データＩ１０及びＧＯＰ３の画像データＰ１２が用いられて復号化され、ＧＯＰ２の画像データＢ５は、ＧＯＰ３の画像データＰ１２及びＧＯＰ２の画像データＩ６が用いられて復号化され、ＧＯＰ２の画像データＢ７は、ＧＯＰ２の画像データＩ６及びＧＯＰ２の画像データＰ８が用いられて復号化され、ＧＯＰ１の画像データＢ１は、ＧＯＰ２の画像データＰ８及びＧＯＰ１の画像データＩ２が用いられて復号化され、ＧＯＰ１の画像データＢ３は、ＧＯＰ１の画像データＩ２及びＧＯＰ１の画像データＰ４が用いられて復号化される。
【００７５】
ここで、図１６Ａを参照して、画像データＢ１〜Ｂ１１が、どの画像データを用いて符号化されたかについて再度確認する（既に図１５Ａについて説明している）。
【００７６】
図１６Ａに示すように、ＧＯＰ１の画像データＢ１は、図示しないＧＯＰ０のＰピクチャの画像データ及びＧＯＰ１の画像データＩ２が用いられて復号化され、ＧＯＰ１の画像データＢ３は、ＧＯＰ１の画像データＩ２及びＧＯＰ１の画像データＰ４が用いられて復号化され、ＧＯＰ２の画像データＢ５は、ＧＯＰ１の画像データＰ４及びＧＯＰ２の画像データＩ６が用いられて復号化され、ＧＯＰ２の画像データＢ７は、ＧＯＰ２の画像データＩ６及びＧＯＰ２の画像データＰ８が用いられて復号化され、ＧＯＰ３の画像データＢ９は、ＧＯＰ２の画像データＰ８及びＧＯＰ３の画像データＩ１０が用いられて復号化され、ＧＯＰ３の画像データＢ１１は、ＧＯＰ３の画像データＩ１０及びＧＯＰ３の画像データＰ１２が用いられて符号化される。
【００７７】
以上の説明から明かなように、図１６Ｃに示す画像データＢ１〜Ｂ１１の内、画像データＢ９、Ｂ５及びＢ１は、符号化時に用いられた画像データと異なる画像データが用いられて復号化されるので、関連の薄い画像が用いられて復号化され再生された画像の質は極めて悪い。従来では、このような問題があるので、逆方向再生時においては、Ｉピクチャだけを用いている。
【００７８】
尚、以上の説明では、Ｂピクチャが、１つ前のＧＯＰのＰピクチャと現在のＩピクチャで符号化され記録されている場合に、逆方向再生を行うと、符号化時と異なる画像データが用いられて画像データが復号化されてしまうといったことを問題としているが、問題が発生するパターンはこれに限られない。つまり、画像データを符号化する際、当該画像データが属するＧＯＰよりも入力順序として前若しくは後ろ、つまり、時間的に過去若しくは未来のＧＯＰに属する画像データが用いられている場合には、逆方向再生時においては、当該画像データが属するＧＯＰよりも入力順序として後若しくは前、つまり、時間的に未来若しくは過去のＧＯＰに属する画像データが用いられるので、符号化時に用いられた画像データと異なる画像データが復号化時に用いられ、よって、上述と同様の問題が生じる。
【００７９】
ここで、問題となるパターンをＧＯＰ２に属するＢピクチャ、Ｐピクチャを例にして列挙する。
【００８０】
〔Ｂピクチャで問題となるパターン〕
例えばＧＯＰ２に属するＢピクチャが、ＧＯＰ１に属するＩ若しくはＰピクチャが用いられて符号化されている場合には、逆方向再生時において、当該Ｂピクチャは、ＧＯＰ３に属するＩ若しくはＰピクチャが用いられて復号化されてしまう。
例えばＧＯＰ２に属するＢピクチャが、ＧＯＰ３に属するＩ若しくはＰピクチャが用いられて符号化されている場合には、逆方向再生時において、当該Ｂピクチャは、ＧＯＰ１に属するＩ若しくはＰピクチャが用いられて復号化されてしまう。
例えばＧＯＰ２に属するＢピクチャが、ＧＯＰ１に属するＩ若しくはＰピクチャとＧＯＰ２に属するＩ若しくはＰピクチャとが用いられて符号化されている場合には、逆方向再生時において、当該Ｂピクチャは、ＧＯＰ３に属するＩピクチャ若しくはＰピクチャとＧＯＰ２に属するＩ若しくはＰピクチャが用いられて復号化されてしまう。
例えばＧＯＰ２に属するＢピクチャが、ＧＯＰ３に属するＩ若しくはＰピクチャとＧＯＰ２に属するＩ若しくはＰピクチャとが用いられて符号化されている場合には、逆方向再生時において、当該Ｂピクチャは、ＧＯＰ１に属するＩピクチャ若しくはＰピクチャとＧＯＰ２に属するＩ若しくはＰピクチャが用いられて復号化されてしまう。
【００８１】
〔Ｐピクチャで問題となるパターン〕
例えばＧＯＰ２に属するＰピクチャが、ＧＯＰ１に属するＩ若しくはＰピクチャが用いられて符号化されている場合には、逆方向再生時において、当該Ｐピクチャは、ＧＯＰ３に属するＩ若しくはＰピクチャが用いられて復号化されてしまう。
例えばＧＯＰ２に属するＰピクチャが、ＧＯＰ１に属するＩ若しくはＰピクチャが用いられて符号化されている場合には、逆方向再生時において、当該Ｐピクチャは、ＧＯＰ３に属するＩ若しくはＰピクチャが用いられて復号化されてしまう。
【００８２】
尚、情報伝送装置の場合も同様であり、情報の送信側で、ＧＯＰデータの配列を逆にして送信し、これを受信側で受信した場合、上記記録再生装置の場合と同様の問題が生じる。
【００８３】
本発明はこのような点を考慮してなされたもので、ＧＯＰデータの配列が、符号化時と逆となっても、符号化された全ての画像データを良好に復号化し、良好な再生画像を得ることのできる画像情報復号化装置及び画像情報再生装置、並びに記録再生装置を提案しようとするものである。
【００８４】
【課題を解決するための手段】
本発明は、少なくとも符号化すべき画像情報よりも時間的に前、後、若しくは前及び後ろの画像情報を用いて符号化された上記画像情報を含む、複数の画像情報が復号化単位とされた情報を復号化する装置であって、上記復号化単位である複数の画像情報を復号化する第１の復号化手段と、上記復号化単位である複数の画像情報を復号化する第２の復号化手段と、上記復号化単位である複数の画像情報を復号化単位毎に並び換えて少なくとも２通りの第１及び第２の配列を得、上記第１の配列の複数の画像情報及び上記ダ２位の配列の複数の画像情報を、選択的に上記第１の復号化手段及び上記第２の復号化手段に供給する並び換え手段と、上記第１の復号化手段からの復号化単位である複数の復号化後の画像情報と、上記第２の復号化手段からの復号化単位である複数の復号化後の画像情報とを選択する選択手段と、上記選択手段からの出力を記憶する記憶手段と、上記各部を制御すると共に、上記復号化単位の複数の画像情報の入力順序が、上記復号化単位の複数の画像情報の符号化時の符号化順序と逆の場合に、少なくとも上記選択手段において、上記入力される復号化単位である複数の画像情報の内、符号化時に復号化のために用いられる画像情報と異なる画像情報が用いられて復号化された画像情報を含む上記復号化単位が選択されないよう上記選択手段を制御する制御手段とを有するものである。
【００８５】
【作用】
上述せる本発明によれば、復号化単位の複数の画像情報の入力順序が、上記復号化単位の複数の画像情報の符号化時の符号化順序と逆の場合に、少なくとも選択手段において、入力される復号化単位である複数の画像情報の内、符号化時に復号化のために用いられる画像情報と異なる画像情報が用いられて復号化された画像情報を含む復号化単位が選択されないよう制御される。これによって、符号化時に復号化のために用いられる画像情報と異なる画像情報が用いられて復号化された画像情報を含む復号化単位の画像情報だけが間引かれ、正しい画像情報だけを出力することができる。
【００８６】
【実施例】
以下、図１〜図１１を順次参照して本発明の一実施例について詳細に説明する。
【００８７】
本発明の一実施例の説明は、次に示す項目説明を各項目の先頭に記載し、各項目について次に示す順序で説明する。
【００８８】
＊第１実施例
Ａ．一実施例の概要説明（図１参照）
Ｂ．光磁気ディスクドライブの構成及びその動作説明（図２参照）
Ｃ．図２に示したメモリ１２の内部構成例及びその動作説明（図３参照）
Ｄ．図２に示したテーブルデータ２１ｃの説明（図４参照）
Ｅ．図３に示したメモリにおける、入力データの配列が正方向時の動作説明（図５参照）
Ｆ．図３に示したメモリにおける、入力データの配列が逆方向時の動作説明（図６及び図７参照）
Ｇ．図３に示したメモリにおける、書き込み及び読み出し時のデータの長さの違いの説明（図８参照）
Ｈ．図２に示した光磁気ディスクドライブで＋１倍速再生（正方向１倍速再生） を行った場合の復号化動作の説明（図９参照）
Ｉ．図２に示した光磁気ディスクドライブで−１倍速再生（逆方向１倍速再生） を行った場合の復号化動作の説明（図１０参照）
＊第２実施例
Ｊ．図２に示したメモリ１２の他の内部構成例及びその際用いられるテーブルデータ１２ｃの説明（図１１参照）
＊第３実施例
Ｋ．実施可能なメディア及びメディアドライブ
【００８９】
［第１実施例］
【００９０】
Ａ．一実施例の概要説明（図１参照）
【００９１】
図１は、一実施例の概要を説明するための説明図であり、紙面において右側にブロックを示し、左側にブロックの入出力のデータを示す。また、「ｎ−２」〜「ｎ＋２」までの符号は、夫々ＧＯＰを示し、各符号が夫々示す値は、符号化順序を示す。
【００９２】
この図１に示すように、本実施例においては、図１Ａに示すように符号化されたデータが、図１Ｂに示すように符号化時における入力順序と逆の順序で伝送、若しくは再生され、入力端子１００を介して供給されるデータを、制御手段１０７の制御の元に、並び換え手段１０１で図１Ｃ及びＤに示すようにＧＯＰの配列を並び換え、並び換えによって得られた第１の配列のデータ（図１Ｃ参照）を、動きデコーダ１０２に供給し、並び換えによって得られた第２の配列のデータ（図１Ｄ参照）を、動きデコーダ１０３に供給し、動きデコーダ１０２及び１０３で夫々デコードされたデータを、選択手段１０４に夫々供給し、選択手段１０４において第１及び第２の配列のデータから、図１Ｅ及びＦ若しくは図１Ｇ及びＨに示すように、正しく復号化されているＧＯＰの画像データのみを選択して出力し、この出力を記憶手段１０５で一旦記憶して、図１Ｉに示すように、データを再構成して読み出す。これによって、並び換え手段１０１に入力される順序が、符号化時の順序と異なる場合に復号化データ列に含まれる、誤って復号化されたピクチャを含むＧＯＰ以外のＧＯＰの画像データだけでデータ列を再編成することで、符号化された全画像データを良好に得ることができる。
【００９３】
ここで、図に示す第１のパターン及び第２のパターンを例にとり説明する。第１のパターンは、符号化時に、符号化すべき画像データが、当該画像データの属するＧＯＰよりも時間的に前（過去）のＧＯＰの画像データが用いられた場合であり、図においては、右方向を示す矢印が対応し、第２のパターンは、符号化時に、符号化すべき画像データが、当該画像データの属するＧＯＰよりも時間的に先（未来）のＧＯＰの画像データが用いられた場合であり、図においては、左方向を示す矢印が対応する。ここで、矢印で示す画像データは、符号化される画像データを示し、矢印の根元の画像データは、上記画像データの符号化時に用いられる画像データを示す。
【００９４】
〔第１のパターン〕
第１のパターンでは、図中示す矢印の内、右方向を示す矢印のみを参照するものとする。図１Ａに示す右方向の矢印から分かるように、符号化時においては、ＧＯＰｎ−１の１若しくは複数の画像データはＧＯＰｎ−２の画像データが、ＧＯＰｎの１若しくは複数の画像データはＧＯＰｎ−１の画像データが、・・・・ＧＯＰｎ＋２の１若しくは複数の画像データはＧＯＰｎ＋１の画像データが夫々用いられて符号化される。
【００９５】
従って、逆方向再生や逆方向に伝送された場合、図１Ｂに示すように、ＧＯＰの配列が符号化時とは逆となり、よって、図１Ｂに示す右方向の矢印から分かるように、ＧＯＰｎ＋１の１若しくは複数の画像データはＧＯＰｎ＋２の画像データが、ＧＯＰｎの１若しくは複数の画像データはＧＯＰｎ＋１の画像データが、ＧＯＰｎ−１の１若しくは複数の画像データはＧＯＰｎの画像データが、ＧＯＰｎ−２の１若しくは複数の画像データはＧＯＰｎ−１の画像データが夫々用いられて復号化される。従って、右方向の矢印に×を付しているように、復号化された全ての画像データの内、ＧＯＰ内部でのみ符号化されたＢピクチャやＰピクチャ以外のＢピクチャやＰピクチャは、符号化時とは異なる画像データが用いられて復号化されてしまう。
【００９６】
しかしながら、並び換え手段１０１においては、制御手段１０７の制御により、図１Ｃ及びＤのように２種類の配列となるよう並び換えが行われ、図１Ｃに示す配列とされた画像データは、復号化手段１０２に、図１Ｄに示す配列とされた画像データは、復号化手段１０３に供給される。
【００９７】
図１Ｃに示すように、復号化手段１０２において復号化処理が施された出力の、右方向の矢印の内、ＧＯＰｎ＋２の画像データと、ＧＯＰｎの画像データを示す矢印には“○”が付されている。これは、上記並び換え手段１０１によりＧＯＰデータの並び換えが行われたことにより、ＧＯＰｎ＋２の画像データと、ＧＯＰｎの画像データが、符号化時と同じ画像データが用いられて正しく復号化されていることを示す。尚、“×”が付されている矢印で示されるＧＯＰは、符号化時と異なる画像データが用いられて復号化された画像データが含まれていることを示す。
【００９８】
図１Ｄに示すように、復号化手段１０３において復号化処理が施された出力の、右方向の矢印の内、ＧＯＰｎ＋１の画像データと、ＧＯＰｎ−１の画像データを示す矢印には○が付されている。これは、上記並び換え手段１０１によりＧＯＰデータの並び換えが行われたことにより、ＧＯＰｎ＋１の画像データと、ＧＯＰｎ−１の画像データが、符号化時と同じ画像データが用いられて正しく復号化されていることを示す。尚、“×”が付されている矢印で示されるＧＯＰは、符号化時と異なる画像データが用いられて復号化された画像データが含まれていることを示す。
【００９９】
復号化手段１０２からの復号化出力は、選択手段１０４に供給され、図１Ｅに示すように、図１Ｃに示したＧＯＰｎ＋１、ＧＯＰｎ＋２、ＧＯＰｎ−１、ＧＯＰｎの内から、符号化時と異なる画像データが用いられて復号化された画像データを含むＧＯＰｎ−１及びＧＯＰｎ＋１のみが間引かれる。また、復号化手段１０３からの復号化出力は、選択手段１０４に供給され、図１Ｆに示すように、図１Ｄに示したＧＯＰｎ、ＧＯＰｎ＋１、ＧＯＰｎ−２、ＧＯＰｎ−１の内から、符号化時と異なる画像データが用いられて復号化された画像データを含むＧＯＰｎ及びＧＯＰｎ＋２が間引かれる。よって、選択手段１０４の出力が一旦記憶手段１０５に記憶され、図１Ｉに示すように、入力端子１００に供給された順序となるように読み出され、これが逆方向再生出力として出力端子１０６から出力される。つまり、この図１Ｉに示すように、出力中の画像データは、符号化時に用いられた画像データと同じ画像データが用いられて、正しく復号化された画像データのみとなる。
【０１００】
〔第２のパターン〕
第２のパターンでは、図中示す矢印の内、左方向を示す矢印のみを参照するものとする。図１Ａに示す左方向の矢印から分かるように、符号化時においては、ＧＯＰｎ−２の１若しくは複数の画像データはＧＯＰｎ−１の画像データが、ＧＯＰｎ−１の１若しくは複数の画像データはＧＯＰｎの画像データが、・・・・ＧＯＰｎ＋１の１若しくは複数の画像データはＧＯＰｎ＋２の画像データが夫々用いられて符号化される。
【０１０１】
従って、逆方向再生や逆方向に伝送された場合、図１Ｂに示すように、ＧＯＰの配列が符号化時とは逆となり、よって、図１Ｂに示す左方向の矢印から分かるように、ＧＯＰｎ＋２の１若しくは複数の画像データはＧＯＰｎ＋１の画像データが、ＧＯＰｎ＋１の１若しくは複数の画像データはＧＯＰｎの画像データが、ＧＯＰｎの１若しくは複数の画像データはＧＯＰｎ−１の画像データが、ＧＯＰｎ−１の１若しくは複数の画像データはＧＯＰｎ−２の画像データが夫々用いられて復号化される。従って、左方向の矢印に×を付しているように、復号化された全ての画像データの内、ＧＯＰ内部でのみ符号化されたＢピクチャやＰピクチャ以外のＢピクチャやＰピクチャは、符号化時とは異なる画像データが用いられて復号化されてしまう。
【０１０２】
しかしながら、並び換え手段１０１においては、制御手段１０７の制御により、図１Ｃ及びＤのように２種類の配列となるよう並び換えが行われ、図１に示す配列とされた画像データは、復号化手段１０２に、図１Ｄに示す配列とされた画像データは、復号化手段１０３に供給される。
【０１０３】
図１Ｃに示すように、復号化手段１０２において復号化処理が施された出力の、左方向の矢印の内、ＧＯＰｎ＋１の画像データと、ＧＯＰｎ−１の画像データを示す矢印には“○”が付されている。これは、上記並び換え手段１０１によりＧＯＰデータの並び換えが行われたことにより、ＧＯＰｎ＋１の画像データと、ＧＯＰｎ−１の画像データが、符号化時と同じ画像データが用いられて正しく復号化されていることを示す。尚、“×”が付されている矢印で示されるＧＯＰは、符号化時と異なる画像データが用いられて復号化された画像データが含まれていることを示す。
【０１０４】
図１Ｄに示すように、一方、復号化手段１０３において復号化処理が施された出力の、左方向の矢印の内、ＧＯＰｎの画像データと、ＧＯＰｎ−２の画像データを示す矢印には○が付されている。これは、上記並び換え手段１０１によりＧＯＰデータの並び換えが行われたことにより、ＧＯＰｎの画像データと、ＧＯＰｎ−２の画像データが、符号化時と同じ画像データが用いられて正しく復号化されていることを示す。尚、“×”が付されている矢印で示されるＧＯＰは、符号化時と異なる画像データが用いられて復号化された画像データが含まれていることを示す。
【０１０５】
復号化手段１０２からの復号化出力は、選択手段１０４に供給され、図１Ｇに示すように、図１Ｃに示したＧＯＰｎ＋１、ＧＯＰｎ＋２、ＧＯＰｎ−１、ＧＯＰｎの内から、符号化時と異なる画像データが用いられて復号化された画像データを含むＧＯＰｎ＋２及びＧＯＰｎのみが間引かれる。また、復号化手段１０３からの復号化出力は、選択手段１０４に供給され、図１Ｈに示すように、図１Ｄに示したＧＯＰｎ、ＧＯＰｎ＋１、ＧＯＰｎ−２、ＧＯＰｎ−１の内から、符号化時と異なる画像データが用いられて復号化された画像データを含むＧＯＰｎ＋１及びＧＯＰｎ−１が間引かれる。よって、選択手段１０４の出力が一旦記憶手段１０５に記憶され、図１Ｉに示すように、入力端子１００に供給された順序となるように読み出され、これが逆方向再生出力として出力端子１０６から出力される。つまり、この図１Ｉに示すように、出力中の画像データは、符号化時に用いられた画像データと同じ画像データが用いられて、正しく復号化された画像データのみとなる。
【０１０６】
以上の処理により、従来では逆方向再生時において符号化時とは異なる画像データが使用されて復号化されるために使用することのできなかった画像データをも正しく復号化して使用することができるので、逆方向再生時において、再生画像の変化が滑らかな変化となり、従来のように、Ｉピクチャのみを用いて逆方向再生を行った場合と比較して、その再生状態の質を大幅に向上させることができるといった絶大なる効果を得ることができる。
【０１０７】
尚、以下、一実施例の説明においては、分かり易くするために、Ｂピクチャはその前後の画像データで得、Ｐピクチャはその前の画像データで得、Ｉピクチャはフレーム内符号化して得るものとする。実際は、エンコード時には、前方向動き補償、補間動き補償、後方向動き補償において補償された補償マクロブロックデータの内、最も符号化効率の良いマクロブロックデータが選択され、デコード時には、エンコード時の補償と同じ補償がマクロブロック単位で行われる。つまり、１つのＢピクチャ内の差分データは、前方向動き補償、補間動き補償、後方動き補償の何れかの動き補償により補償された補償マクロブロックデータが減算されたデータとなり、１つのＰピクチャ内の差分データは、前方動き補償若しくは後方動き補償の何れかの動き補償により補償された補償マクロブロックデータが減算されたデータとなる。従って、以下の説明においては、元のフレーム毎の画像データについて「画像データ」という以外は、この「画像データ」は、「マクロブロック毎の画像データ」と読み換えるものとする。
【０１０８】
Ｂ．光磁気ディスクドライブの構成及びその動作説明（図２参照）
【０１０９】
図２は、上記図１において説明したことを光磁気ディスクドライブで実施した例を示す構成図である。
【０１１０】
〔接続及び構成〕
この図に示す光磁気ディスクドライブは、光磁気ディスク１を回転させるスピンドルモータ２、光学ブロック３、スピンドルモータ２を駆動すると共に、光学ブロック３に対し、トラッキング、フォーカス、スレッド送り等のサーボ処理を施すサーボ系信号処理回路５、光磁気ディスク１に磁界をかける磁気ヘッド４、光学ブロック３からの再生ＲＦ信号を復調する復調回路１０、この復調回路１０からの出力を復号化する復号化回路１１、この復号化回路１１の出力を記憶するメモリ１２、このメモリ１２から読み出されたＧＯＰデータを夫々デコードする動きデコーダ１３及び１４、動きデコーダ１３及び１４の各出力を選択するスイッチ１５、このスイッチ１５の出力を記憶するメモリ１６、このメモリ１６の出力を、入出力端子５及び図示しないＳＣＳＩ（Ｓｍａｌｌ ＣｏｍｐｕｔｅｒＳｙｓｔｅｍｓ Ｉｎｔｅｒｆａｃｅ）バスを介してホストコンピュータ等に供給するホストインターフェース回路６、上記ＳＣＳＩバスを介して図示しないホストコンピュータから供給されるデータを、エンコードする動きエンコーダ２５０、この動きエンコーダ２５０からのエンコード出力に基いて光学ブロック３のレーザーダイオード（図示せず）及び磁気ヘッド４を駆動することにより、光磁気ディスク１にデータを記録する変調／駆動回路９、並びに上記各ブロックを制御するシステムコントローラ１７で構成される。
【０１１１】
ここで、上記システムコントローラ１７及びメモリ１２は、図１に示した並び換え手段１０１に対応し、上記動きデコーダ１３は図１に示した復号化手段１０２に対応し、上記動きデコーダ１４は図１に示した復号化手段１０３に対応し、上記スイッチ１５及びシステムコントローラ１７は、図１に示した選択手段１０４に対応し、上記メモリ１６は図１に示した記憶手段１０５に対応し、上記システムコントローラ１７は図１に示した制御手段１０７に対応する。
【０１１２】
また、上記復号化回路１１は、図１４に示した復号化回路４０１、ＶＬＣデコーダ４０２、再量子化回路４０３及びＩＤＣＴ回路４０５で構成される。また、上記動きデコーダ１３及び１４は、夫々図１４に示したスイッチ４０５及び４１２、加算回路４１３、フレームメモリ４０７及び４０８、前方向動き補償回路４０９、両方向動き補償回路４１０、並びに後方向動き補償回路４１１で構成される。また、上記動きエンコーダ２５０は、図１２に示した動きエンコーダ２５０と同じものである。
【０１１３】
先ず、上記システムコントローラ１７について説明する。システムコントローラ１７は、ＣＰＵ１８にアドレス、コントロール及びデータバスからなるバス１９が接続され、このバス１９に入出力ポート２０、プログラムデータ２１ａ、制御用のパラメータデータ２１ｂ及び後述するテーブルデータ２１ｃが記憶されたＲＯＭ２１、このＲＯＭ２１に記憶されているプログラムデータに基いた制御のワーク用として用いられるＲＡＭ２２が夫々接続されて構成される。光磁気ディスクドライブに電源が投入されると、ＲＯＭ２１に記憶されているプログラムデータ２１ａが、ＣＰＵ１８のメインメモリに常駐することにより、ＣＰＵ１８は、図中一点鎖線で示すように、データの記録再生を制御するための記録再生制御手段２３、動きエンコーダ２５０における符号化処理制御を行う符号化制御手段２４、動きデコーダ１３及び１４における復号化処理制御を行う復号化制御手段２５及び上記メモリ１２、１６に対するデータの書き込み及び読み出し制御、ホストインターフェース回路６とのやり取り、スイッチ１５の切換制御等の各種タイミングを司るタイミング制御手段２６としての機能を有する。
【０１１４】
上記システムコントローラ１７の復号化制御手段２５は、入出力端子５及びホストインターフェース回路６を介して図示しないホストコンピュータから供給されるコマンドが、正方向再生を示すコマンドの場合には、タイミング制御手段２６と連携して、メモリ１２に対し、書き込まれた順序で読み出すよう制御する書き込み／読み出し制御信号を供給し、スイッチ１５に対し、可動接点ｃを一方の固定接点ａに接続するよう制御するスイッチング制御信号を供給する。
【０１１５】
そして、上記システムコントローラ１７の復号化制御手段２５は、入出力端子５及びホストインターフェース回路６を介して図示しないホストコンピュータから供給されるコマンドが、逆方向再生を示すコマンドの場合には、タイミング制御手段２６と連携して、メモリ１２に対し、書き込まれた順序でと異なる順序で読み出すよう制御する書き込み／読み出し制御信号を供給し、スイッチ１５に対し、可動接点ｃを、４フレーム毎に一方の固定接点ａ及び他方の固定接点ｂに接続するよう制御するためのスイッチング制御信号を供給する。
【０１１６】
尚、上記システムコントローラ１７の復号化制御手段２５及びタイミング制御手段２６による各種制御は、復号化回路１１の出力中から抽出する、動き補償のタイプを示すデータ、ピクチャタイプを示すデータ、各ＧＯＰの先頭を示すデータ、符号化順序を示すデータと、基準となる水平及び垂直同期信号等に基いて行われる。システムコントローラ１７は、上記各データを参照することにより、動きデコーダ１３及び１４から夫々供給されるＧＯＰデータから復号化された復号後の画像データの内、どのＧＯＰの復号後の画像データ中に誤って復号化された画像データが存在するかを予め認識することができるので、上記スイッチ１５を適切に切り換えて、符号化時と異なる画像データが用いられて復号化された画像データを含むＧＯＰの復号後の画像データを間引くことができる。
【０１１７】
〔データの記録時の動作〕
図示しないホストコンピュータから入出力端子５及びホストインターフェース回路６を介してデータが供給される。このデータは、動きエンコーダ２５０においてエンコード処理された後に変調／駆動回路９に供給され、この変調／駆動回路９による光学ブロック３及び磁気ヘッド４の駆動によって、光磁気ディスク１に磁界変調により記録される。
【０１１８】
〔データの再生時の動作〕
光磁気ディスク１から光学ブロック３によって読み取られた情報は、再生ＲＦ信号として復調回路１０に供給され、この復調回路１０において波形等化等の再生処理が施された後に復号化回路１１に供給され、この復号化回路１１においてエラー訂正処理が施された後にメモリ１２に供給され、システムコントローラ１７からの書き込み／読み出し制御信号により、このメモリ１２に記憶される。復号化回路１１から出力されたデータ中から動きベクトルデータ、ＧＯＰの先頭を示すデータ及び符号化順序を示すデータ等が、システムコントローラ１７によって抽出される。メモリ１２に記憶されたデータは、システムコントローラ１７からの書き込み／読み出し制御信号により、ＧＯＰ単位で異なる配列となるよう読み出され、一方の配列のデータは動きデコーダ１３に供給され、他方の配列のデータは、一方の配列のデータが読み出された後に所定時間が経過してから読み出されて動きデコーダ１４に供給される。
【０１１９】
動きデコーダ１３においてデコード処理されたデータは、スイッチ１５の一方の固定接点ａに供給され、動きデコーダ１４においてデコード処理されたデータは、スイッチ１５の他方の固定接点ｂに供給される。そして、動きデコーダ１３からの出力と、動きデコーダ１４からの出力は、システムコントローラ１７からのスイッチング制御信号に基づくスイッチ１５の切換動作によって、選択的に出力される。スイッチ１５を介して出力されたデータは、メモリ１６に供給され、システムコントローラ１７から供給される書き込み／読み出し制御信号によりメモリ１６に記憶される。メモリ１６に一旦記憶されたデータは、システムコントローラ１７からの書き込み／読み出し制御信号に基いて読み出され、ホストインターフェース回路６、入出力端子５及びＳＣＳＩバスを介して図示しないホストコンピュータに供給される。
【０１２０】
Ｃ．図２に示したメモリ１２の内部構成例及びその動作説明（図３参照）
【０１２１】
図３は、図２に示したメモリ１２の内部構成例を示す構成図である。
【０１２２】
〔接続及び構成〕
この図３に示すメモリ１２は、少なくとも１つのＧＯＰの全データのビット数と等しい容量を有するＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリ６３、６４、６５及び６６と、ＦＩＦＯメモリ６３及び６４の各出力端子に一方の固定接点ａ及び他方の固定接点ｂが夫々接続されるスイッチ６７と、ＦＩＦＯメモリ６５及び６６の各出力端子に一方の固定接点ａ及び他方の固定接点ｂが夫々接続されるスイッチ６８と、上記スイッチ６７の可動接点ｃに一方の固定接点ａが接続され、上記スイッチ６８の可動接点ｃに他方の固定接点ｂが接続されるスイッチ７０と、上記スイッチ６７の可動接点ｃに一方の固定接点ａが接続され、上記スイッチ６８の可動接点ｃに他方の固定接点ｂが接続されるスイッチ７１とで構成される。
【０１２３】
ここで、各端子の接続について説明する。データ入力端子５０は、図２に示した復号化回路１１の出力端子に接続され、アドレス入力端子５１、５２、５３及び５４は、図２に示したシステムコントローラ１７の入出力ポート２０のアドレス出力用の端子に夫々接続され、ライトイネーブル信号入力端子５５、５６、５７及び５８は、図２に示したシステムコントローラ１７の入出力ポート２０のライトイネーブル信号出力用の端子に夫々接続され、リードイネーブル信号入力端子５９、６０、６１及び６２は、図２に示したシステムコントローラ１７の入出力ポート２０のリードイネーブル信号出力用の端子に夫々接続され、スイッチング制御信号入力端子６９及び７２は、図２に示したシステムコントローラ１７の入出力ポート２０のスイッチング制御信号出力用の端子に夫々接続され、データ出力端子７３は、図２に示した動きデコーダ１３の入力端子に接続され、データ出力端子７４は、図２に示した動きデコーダ１４の入力端子に接続される。また、図示せずも、上記ＦＩＦＯメモリ６３、６４、６５及び６６の各リセット端子は、図２に示したシステムコントローラ１７の入出力ポート２０のリセット信号出力用の端子に夫々接続されている。
【０１２４】
ここで、上記ＦＩＦＯメモリ６３及び６４は、入力されてくるＧＯＰの配列が正方向及び逆方向の何れの配列の場合にも用いられるが、上記ＦＩＦＯメモリ６５及び６６は、入力されてくるＧＯＰの配列が逆方向の配列の場合にのみ用いられる。「用いられる」とは、ライトイネーブル信号入力端子５５、５６、５７及び５８を通じて入力されるライトイネーブル信号、並びにリードイネーブル信号入力端子５９、６０、６１及び６２を通じて入力されるリードイネーブル信号がアクティブとなり、実際にデータの入出力が行われることを意味する。
【０１２５】
また、上記スイッチ６７及び６８は、上記スイッチング制御信号入力端子６９を介して供給されるスイッチング制御信号に基いて、各々の可動接点ｃを、各々の一方の固定接点ａ若しくはｂに接続し、上記スイッチ７０及び７１は、上記スイッチング制御信号入力端子７２を介して供給されるスイッチング制御信号に基いて、各々の可動接点ｃを、各々の他方の固定接点ａ若しくはｂに接続する。
【０１２６】
〔動作〕
ＧＯＰデータの書き込み時の動作は次の通りである。
図２に示したシステムコントローラ１７からのリセット信号によってＦＩＦＯメモリ６３、６４、６５及び６６はリセットされる。この後、各ＦＩＦＯ６３、６４、６５及び６６は、システムコントローラ１７からのライトイネーブル信号がアクティブになると、そのときに各アドレス入力端子５１、５２、５３及び５４に供給されるアドレス信号が示す記憶空間上の位置に、復号化回路１１から順次供給されるＧＯＰデータを記憶する。システムコントローラ１７は、常に４つのＦＩＦＯメモリ６３、６４、６５及び６６の書き込み、読み出しのタイミングを見ており、読み出しアドレスが書き込みアドレスに追いつかないよう制御する。
【０１２７】
ＧＯＰデータの読み出し時の動作は次の通りである。
入力されるＧＯＰの配列が、正方向の配列の場合には、図２に示したシステムコントローラ１７から各リードイネーブル信号入力端子５９、６０、６１及び６２を介して供給されるリードイネーブル信号が、アクティブになると、そのときに各アドレス入力端子５１、５２、５３及び５４に供給されるアドレス信号が示す記憶空間上に記憶されているＧＯＰデータが夫々読み出される。一方、図２に示したシステムコントローラ１７からスイッチング制御信号入力端子６９を介して供給されるスイッチング制御信号により、スイッチ６７及び６８の各可動接点ｃが、各一方の固定接点ａまたはｂに夫々接続され、システムコントローラ１７から入力端子７２を介して供給されるスイッチング制御信号により、スイッチ７０の可動接点ｃが、一方の固定接点ａに接続され、スイッチ７１の可動接ｃが、他方の固定接点ｂに接続される。
【０１２８】
入力されるＧＯＰの配列が、逆方向の配列の場合には、図２に示したシステムコントローラ１７から各リードイネーブル信号入力端子５９、６０、６１及び６２を介して供給されるリードイネーブル信号が、アクティブになると、そのときに各アドレス入力端子５１、５２、５３及び５４に供給されるアドレス信号が示す記憶空間上に記憶されているＧＯＰデータが夫々読み出される。一方、図２に示したシステムコントローラ１７からスイッチング制御信号入力端子６９を介して供給されるスイッチング制御信号により、スイッチ６７及び６８の各可動接点ｃが、各固定接点ａまたはｂに夫々接続され、システムコントローラ１７から入力端子７２を介して供給されるスイッチング制御信号により、スイッチ７０の可動接点ｃが、上記スイッチ６７及び６８の切り換え周期の倍の周期で固定接点ａまたはｂに夫々に接続され、スイッチ７１の可動接点ｃが、上記スイッチ６７及び６８の切り換え周期の倍の周期で固定接点ｂまたはａに接続される。
【０１２９】
Ｄ．図２に示したテーブルデータ２１ｃの説明（図４参照）
【０１３０】
図４は、図２に示したテーブルデータ２１ｃの一例を示す説明図であり、既に説明したように、モードとしては、「正方向」及び「逆方向」のモードがあり、各モードにおける縦方向は、図３に示した各スイッチ６７、６８、７０及び７１の固定接点ａ及びｂの内、可動接点ｃと接続される固定接点ａ若しくはｂ、並びにスイッチング制御信号の値を示し、横方向は、ＧＯＰのＦＩＦＯメモリ６３、６４、６５及び６６の書き込みに必要な期間のｎ倍（例えば“６”）の期間Ｔを示している。尚、スイッチング制御信号は、各モード毎に、上下に１つずつ示しているが、上段のスイッチング制御信号は、スイッチ６７及び６８のスイッチング用であり、図３に示した入力端子６９を介して供給されるスイッチング制御信号である。また、下段のスイッチング制御信号は、スイッチ７０及び７１のスイッチング用であり、図３に示した入力端子７２を介して供給されるスイッチング制御信号である。
【０１３１】
システムコントローラ１７は、このテーブルデータ２１ｃの内容を参照することにより、メモリ１２の各スイッチ６７、６８、７０及び７１の切り換え制御を行う。例えばモードが正方向の場合の最初の期間Ｔにおいては、上段に示すスイッチング制御信号が“１”となるので、スイッチ６７及び６８の各可動接点ｃが、各固定接点ａに夫々接続され、また、下段に示すスイッチング制御信号が“１”となるので、スイッチ７０の可動接点ｃが、固定接点ａに接続され、スイッチ７１の可動接点ｃが、固定接点ｂに接続される。これにより、ＦＩＦＯメモリ６３に記憶されたデータが、スイッチ７０を介して、図２に示した動きデコーダ１３に供給される。そして、期間Ｔにおいては、上段に示すスイッチング制御信号が“０”となるので、スイッチ６７及び６８の各可動接点ｃが、各固定接点ｂに夫々接続され、また、下段に示すスイッチング制御信号が“１”となるので、スイッチ７０の可動接点ｃが、固定接点ａに接続され、スイッチ７１の可動接点ｃが、固定接点ｂに接続される。これにより、ＦＩＦＯメモリ６４に記憶されたデータが、スイッチ７０を介して、図２に示した動きデコーダ１３に供給される。尚、「正方向」のモードのときには、メモリ６５及び６６におけるデータの入出力はないので、スイッチ７１の出力の説明を省略している。
【０１３２】
尚、他の期間においても、上述と同様にテーブルの内容に基いてスイッチ６７、６８、７０及び７１の切り換えが行われ、この切り換えの結果形成される伝送路を通じてデータの伝送が行われる。
【０１３３】
Ｅ．図３に示したメモリにおける、入力データの配列が正方向時の動作説明
（図５参照）
【０１３４】
図５は、図３に示したメモリにおける、入力データの配列が正方向時の入出力動作を説明するためのタイミング図である。尚、この図５において図番として用いている英文字、例えば図５Ａの“Ａ”は、図３においても現れる位置に示しており、以下の説明では、図３をも参照する。また、説明の便宜上、図５Ａに示すように、ＧＯＰデータＧＯＰ１、ＧＯＰ２、ＧＯＰ３及びＧＯＰ４が供給された場合についてのみ説明する。
【０１３５】
図５Ａに示すように、図２に示した復号化回路１１から、ＧＯＰデータＧＯＰ１、ＧＯＰ２、ＧＯＰ３及びＧＯＰ４が、図３に示したデータ入力端子５０に供給される。そして、図５Ｂに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６３に対し、ライトイネーブル信号入力端子５５を介して供給されるライトイネーブル信号が、ＧＯＰデータＧＯＰ１、ＧＯＰ３がＦＩＦＯメモリ６３に供給されている期間だけアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５１を介してＦＩＦＯメモリ６３に供給される。従って、図５Ｃに示すように、ＦＩＦＯメモリ６３には、ＧＯＰデータＧＯＰ１及びＧＯＰ３が順次記憶される。
【０１３６】
そして、図５Ｆに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６４に対し、ライトイネーブル信号入力端子５６を介して供給されるライトイネーブル信号が、ＧＯＰデータＧＯＰ２、ＧＯＰ４がＦＩＦＯメモリ６４に供給されている期間だけアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５２を介してＦＩＦＯメモリ６４に供給される。従って、図５Ｇに示すように、ＦＩＦＯメモリ６４には、ＧＯＰデータＧＯＰ２及びＧＯＰ４が順次記憶される。
【０１３７】
一方、図５Ｄに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６３に対し、リードイネーブル信号入力端子５９を介して供給されるリードイネーブル信号が、ＧＯＰデータＧＯＰ１の書き込み期間の後、並びにＧＯＰデータＧＯＰ３の書き込み期間の後にアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５１を介してＦＩＦＯメモリ６３に供給される。従って、図５Ｅに示すように、ＦＩＦＯメモリ６３から、ＧＯＰデータＧＯＰ１及びＧＯＰ３が順次読み出される。
【０１３８】
そして、図５Ｈに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６４に対し、リードイネーブル信号入力端子６０を介して供給されるリードイネーブル信号が、ＧＯＰデータＧＯＰ２の書き込み期間の後、並びにＧＯＰデータＧＯＰ４の書き込み期間の後にアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５２を介してＦＩＦＯメモリ６４に供給される。従って、図５Ｉに示すように、ＦＩＦＯメモリ６４から、ＧＯＰデータＧＯＰ２及びＧＯＰ４が順次読み出される。
【０１３９】
従って、スイッチ６７の一方の固定接点ａには、図５Ｅに示すように、ＧＯＰデータＧＯＰ１及びＧＯＰ３が、他方の固定接点ｂには、図５Ｉに示すように、ＧＯＰデータＧＯＰ２及びＧＯＰ４が夫々供給される。このスイッチ６７には、スイッチング制御信号入力端子６９を介して、図５Ｒに示すスイッチング制御信号が供給される。このスイッチング制御信号がハイレベル“１”になると、スイッチ６７の可動接点ｃが一方の固定接点ａに接続されてＧＯＰデータＧＯＰ１が選択され、次にスイッチング制御信号がローレベル“０”になると、スイッチ６７の可動接点ｃが他方の固定接点ｂに接続されてＧＯＰデータＧＯＰ２が選択され、次にスイッチング制御信号がハイレベル“１”になると、スイッチ６７の可動接点ｃが一方の固定接点ａに接続されてＧＯＰデータＧＯＰ３が選択され、次にスイッチング制御信号がローレベル“０”になると、スイッチ６７の可動接点ｃが他方の固定接点ｂに接続されてＧＯＰデータＧＯＰ４が選択される。
【０１４０】
よって、このスイッチ６７の出力は、図５Ｓに示すように、ＧＯＰデータの配列が、ＧＯＰ１、ＧＯＰ２、ＧＯＰ３及びＧＯＰ４（図示せず）の順となる。この出力は、スイッチ７０及び７１に供給される。スイッチ７０及び７１には、スイッチング制御信号入力端子７２を介して、図５Ｕに示すスイッチング制御信号が供給される。このスイッチング制御信号は連続してハイレベル“１”になっている（破線はローレベル“０”を示す）ので、スイッチ７０及び７１の各可動接点ｃは夫々各一方の固定接点ａに接続されたままとなる。よって、図５Ｖに示すＧＯＰデータＧＯＰ１、ＧＯＰ２、ＧＯＰ３及びＧＯＰ４は、出力端子７３を介して図２に示した動きデコーダ１３に供給される。尚、動きデコーダ１４は、システムコントローラ１７の制御により、そのデコード動作が停止され、動きデコーダ１３のみが動作する。
【０１４１】
Ｆ．図３に示したメモリにおける、入力データの配列が逆方向時の動作説明
（図６及び図７参照）
【０１４２】
図６及び図７は、図３に示したメモリにおける、入力データの配列が逆方向時の入出力動作を説明するためのタイミング図である。尚、図６及び図７において図番として用いている英文字、例えば図６Ａの“Ａ”は、図３においてそのデータが現れる位置に示しており、以下の説明では、図３をも参照する。また、説明の便宜上、図６Ａに示すように、ＧＯＰデータＧＯＰ９、ＧＯＰ８、・・・・ＧＯＰ−２（“−２”の“−”は順序としてのマイナスの意味である）が供給された場合についてのみ説明する。
【０１４３】
図６Ａに示すように、図２に示した復号化回路１１から、ＧＯＰデータＧＯＰ９、ＧＯＰ８、・・・・ＧＯＰ−２が、図３に示したデータ入力端子５０に供給される。そして、図６Ｂに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６３に対し、ライトイネーブル信号入力端子５５を介して供給されるライトイネーブル信号が、ＧＯＰデータＧＯＰ９、ＧＯＰ５、ＧＯＰ１がＦＩＦＯメモリ６３に供給されている期間だけアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５１を介してＦＩＦＯメモリ６３に供給される。従って、図６Ｃに示すように、ＦＩＦＯメモリ６３には、ＧＯＰデータＧＯＰ９、ＧＯＰ５及びＧＯＰ１が順次記憶される。
【０１４４】
そして、図６Ｆに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６４に対し、ライトイネーブル信号入力端子５６を介して供給されるライトイネーブル信号が、ＧＯＰデータＧＯＰ８、ＧＯＰ４、ＧＯＰ０がＦＩＦＯメモリ６４に供給されている期間だけアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５２を介してＦＩＦＯメモリ６４に供給される。従って、図６Ｇに示すように、ＦＩＦＯメモリ６４には、ＧＯＰデータＧＯＰ８、ＧＯＰ４及びＧＯＰ０が順次記憶される。
【０１４５】
そして、図６Ｊに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６５に対し、ライトイネーブル信号入力端子５７を介して供給されるライトイネーブル信号が、ＧＯＰデータＧＯＰ７、ＧＯＰ３、ＧＯＰ−１がＦＩＦＯメモリ６５に供給されている期間だけアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５３を介してＦＩＦＯメモリ６５に供給される。従って、図６Ｋに示すように、ＦＩＦＯメモリ６５には、ＧＯＰデータＧＯＰ７、ＧＯＰ３及びＧＯＰ−１が順次記憶される。
【０１４６】
そして、図６Ｎに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６６に対し、ライトイネーブル信号入力端子５８を介して供給されるライトイネーブル信号が、ＧＯＰデータＧＯＰ６、ＧＯＰ２、ＧＯＰ−２がＦＩＦＯメモリ６６に供給されている期間だけアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５４を介してＦＩＦＯメモリ６６に供給される。従って、図６Ｏに示すように、ＦＩＦＯメモリ６６には、ＧＯＰデータＧＯＰ６、ＧＯＰ２及びＧＯＰ−２が順次記憶される。
【０１４７】
一方、図６Ｄに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６３に対し、リードイネーブル信号入力端子５９を介して供給されるリードイネーブル信号が、ＧＯＰデータＧＯＰ９、ＧＯＰ５、ＧＯＰ１の書き込み期間の後に順次２回ずつアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５１を介してＦＩＦＯメモリ６３に供給される。従って、図６Ｅに示すように、ＦＩＦＯメモリ６３から、ＧＯＰデータＧＯＰ９、ＧＯＰ５及びＧＯＰ１が、順次２回ずつ読み出される。
【０１４８】
一方、図６Ｈに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６４に対し、リードイネーブル信号入力端子６０を介して供給されるリードイネーブル信号が、ＧＯＰデータＧＯＰ８、ＧＯＰ４、ＧＯＰ０の書き込み期間の後に順次２回ずつアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５２を介してＦＩＦＯメモリ６４に供給される。従って、図６Ｉに示すように、ＦＩＦＯメモリ６４から、ＧＯＰデータＧＯＰ８、ＧＯＰ４及びＧＯＰ０が、順次２回ずつ読み出される。
【０１４９】
一方、図６Ｌに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６５に対し、リードイネーブル信号入力端子６１を介して供給されるリードイネーブル信号が、ＧＯＰデータＧＯＰ７、ＧＯＰ３、ＧＯＰ−１の書き込み期間の後に順次２回ずつアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５３を介してＦＩＦＯメモリ６５に供給される。従って、図６Ｍに示すように、ＦＩＦＯメモリ６５から、ＧＯＰデータＧＯＰ７、ＧＯＰ３及びＧＯＰ−１が、順次２回ずつ読み出される。
【０１５０】
一方、図６Ｐに示すように、図２に示したシステムコントローラ１７からＦＩＦＯメモリ６６に対し、リードイネーブル信号入力端子６２を介して供給されるリードイネーブル信号が、ＧＯＰデータＧＯＰ６、ＧＯＰ２、ＧＯＰ−２の書き込み期間の後に順次２回ずつアクティブとなる。また、図２に示したシステムコントローラ１７からのアドレス信号が、アドレス入力端子５４を介してＦＩＦＯメモリ６６に供給される。従って、図６Ｑに示すように、ＦＩＦＯメモリ６６から、ＧＯＰデータＧＯＰ６、ＧＯＰ２及びＧＯＰ−２が、順次２回ずつ読み出される。
【０１５１】
続いて図７を参照して説明する。図７においては、図面を見やすくするために、図６Ｅ、Ｉ、Ｍ、Ｑに示した読み出しＧＯＰデータを再度示すが、図番に用いる英文字として、上記“Ｅ”に対応して“Ｅ’”を、上記“Ｉ”に対して“Ｉ’”を、上記“Ｍ”に対して“Ｍ’”を、上記“Ｑ”に対して“Ｑ’”を用いる。
【０１５２】
ＦＩＦＯメモリ６３からは図７Ｅ’に示すように、ＧＯＰデータＧＩＯ９、ＧＯＰ９、ＧＯＰ５、ＧＯＰ５、ＧＯＰ１、ＧＯＰ１が出力され、これらのＧＯＰデータＧＩＯ９、ＧＯＰ９、ＧＯＰ５、ＧＯＰ５、ＧＯＰ１、ＧＯＰ１は、スイッチ６７の一方の固定接点ａに供給される。
【０１５３】
ＦＩＦＯメモリ６４からは図７Ｉ’に示すように、ＧＯＰデータＧＩＯ８、ＧＯＰ８、ＧＯＰ４、ＧＯＰ４、ＧＯＰ０、ＧＯＰ０が出力され、これらのＧＯＰデータＧＩＯ８、ＧＯＰ８、ＧＯＰ４、ＧＯＰ４、ＧＯＰ０、ＧＯＰ０は、スイッチ６７の他方の固定接点ｂに供給される。
【０１５４】
ＦＩＦＯメモリ６５からは図７Ｍ’に示すように、ＧＯＰデータＧＩＯ７、ＧＯＰ７、ＧＯＰ３、ＧＯＰ３、ＧＯＰ−１、ＧＯＰ−１が出力され、これらのＧＯＰデータＧＩＯ７、ＧＯＰ７、ＧＯＰ３、ＧＯＰ３、ＧＯＰ−１、ＧＯＰ−１は、スイッチ６８の一方の固定接点ａに供給される。
【０１５５】
ＦＩＦＯメモリ６６からは図７Ｑ’に示すように、ＧＯＰデータＧＩＯ６、ＧＯＰ６、ＧＯＰ２、ＧＯＰ２、ＧＯＰ−２、ＧＯＰ−２が出力され、これらのＧＯＰデータＧＩＯ６、ＧＯＰ６、ＧＯＰ２、ＧＯＰ２、ＧＯＰ−２、ＧＯＰ−２は、スイッチ６８の他方の固定接点ｂに供給される。
【０１５６】
上記スイッチ６７には、スイッチング制御信号入力端子６９を介して、図７Ｒに示すスイッチング制御信号が供給される。このスイッチング制御信号がハイレベル“１”になる都度、スイッチ６７の可動接点ｃが一方の固定接点ａに接続され、ＧＯＰデータＧＯＰ９、ＧＯＰ９、ＧＯＰ５、ＧＯＰ５、ＧＯＰ１及びＧＯＰ１が順次選択され、スイッチング制御信号が順次ローレベル“０”になる都度、スイッチ６７の可動接点ｃが他方の固定接点ｂに接続され、ＧＯＰデータＧＯＰ８、ＧＯＰ８、ＧＯＰ４、ＧＯＰ４、ＧＯＰ０、ＧＯＰ０が順次選択される。
【０１５７】
従って、このスイッチ６７の出力は、ＦＩＦＯメモリ６３からのＧＯＰデータＧＯＰ９、ＧＯＰ９、ＧＯＰ５、ＧＯＰ５、ＧＯＰ１、ＧＯＰ１と、ＦＩＦＯメモリ６４からのＧＯＰデータＧＯＰ８、ＧＯＰ８、ＧＯＰ４、ＧＯＰ５、ＧＯＰ０、ＧＯＰ０が、交互に選択され、図７Ｓに示す配列からなる出力、即ち、ＧＯＰデータＧＯＰ９、ＧＯＰ８、ＧＯＰ９、ＧＯＰ８、ＧＯＰ５、ＧＯＰ４、ＧＯＰ５、ＧＯＰ４、ＧＯＰ１、ＧＯＰ０、ＧＯＰ１及びＧＯＰ０で構成された出力となる。この出力は、スイッチ７０に供給される。
【０１５８】
また、上記スイッチ６８には、上記スイッチ６７と同様、スイッチング制御信号入力端子６９を介して、図７Ｒに示すスイッチング制御信号が供給される。このスイッチング制御信号がハイレベル“１”になる都度、スイッチ６８の可動接点ｃが一方の固定接点ａに接続され、ＧＯＰデータＧＯＰ７、ＧＯＰ７、ＧＯＰ３、ＧＯＰ３、ＧＯＰ−１及びＧＯＰ−１が順次選択され、スイッチング制御信号が順次ローレベル“０”になる都度、スイッチ６８の可動接点ｃが他方の固定接点ｂに接続され、ＧＯＰデータＧＯＰ６、ＧＯＰ６、ＧＯＰ２、ＧＯＰ２、ＧＯＰ−２、ＧＯＰ−２が順次選択される。
【０１５９】
従って、このスイッチ６８の出力は、ＦＩＦＯメモリ６５からのＧＯＰデータＧＯＰ７、ＧＯＰ７、ＧＯＰ３、ＧＯＰ３、ＧＯＰ−１、ＧＯＰ−１と、ＦＩＦＯメモリ６６からのＧＯＰデータＧＯＰ６、ＧＯＰ６、ＧＯＰ２、ＧＯＰ２、ＧＯＰ−２、ＧＯＰ−２が、交互に選択され、図７Ｔに示す配列からなる出力、即ち、ＧＯＰデータＧＯＰ７、ＧＯＰ６、ＧＯＰ７、ＧＯＰ６、ＧＯＰ３、ＧＯＰ２、ＧＯＰ３、ＧＯＰ２、ＧＯＰ−１、ＧＯＰ−２、ＧＯＰ−１及びＧＯＰ−２で構成された出力となる。この出力は、スイッチ７１に供給される。
【０１６０】
スイッチ７０には、スイッチング制御信号入力端子７２を介して、図７Ｕに示すスイッチング制御信号が供給される。このスイッチング制御信号がハイレベル“１”になると、スイッチ７０の可動接点ｃは、一方の固定接点ａに接続され、図７Ｓに示すＧＯＰデータＧＯＰ８及びＧＯＰ９が選択され、次にスイッチング制御信号がローレベル“０”になると、スイッチ７０の可動接点ｃは、他方の固定接点ｂに接続され、図７Ｔに示すＧＯＰデータＧＯＰ６及びＧＯＰ７が選択され、次にスイッチング制御信号がハイレベル“１”になると、スイッチ７０の可動接点ｃは、一方の固定接点ａに接続され、図７Ｓに示すＧＯＰデータＧＯＰ４及びＧＯＰ５が選択され、次にスイッチング制御信号がローレベル“０”になると、スイッチ７０の可動接点ｃは、他方の固定接点ｂに接続され、図７Ｔに示すＧＯＰデータＧＯＰ２及びＧＯＰ３が選択され、次にスイッチング制御信号がハイレベル“１”になると、スイッチ７０の可動接点ｃは、一方の固定接点ａに接続され、図７Ｓに示すＧＯＰデータＧＯＰ０及びＧＯＰ１が選択される。このスイッチ７０の選択出力は、図７Ｖに示す通りである。このスイッチ７０の選択出力は、出力端子７３を介して、図２に示した動きデコーダ１３に供給される。
【０１６１】
スイッチ７１には、スイッチ７０と同様に、スイッチング制御信号入力端子７２を介して、図７Ｕに示すスイッチング制御信号が供給される。このスイッチング制御信号がハイレベル“１”になると、スイッチ７１の可動接点ｃは、他方の固定接点ｂに接続され、図７Ｔに示すＧＯＰデータＧＯＰ７が選択され、次にスイッチング制御信号がローレベル“０”になると、スイッチ７１の可動接点ｃは、一方の固定接点ａに接続され、図７Ｓに示すＧＯＰデータＧＯＰ８及びＧＯＰ５が選択され、次にスイッチング制御信号がハイレベル“１”になると、スイッチ７１の可動接点ｃは、他方の固定接点ｂに接続され、図７Ｔに示すＧＯＰデータＧＯＰ６及びＧＯＰ３が選択され、次にスイッチング制御信号がローレベル“０”になると、スイッチ７１の可動接点ｃは、一方の固定接点ａに接続され、図７Ｓに示すＧＯＰデータＧＯＰ４及びＧＯＰ１が選択され、次にスイッチング制御信号がハイレベル“１”になると、スイッチ７１の可動接点ｃは、他方の固定接点ｂに接続され、図７Ｔに示すＧＯＰデータＧＯＰ２及びＧＯＰ−１が選択される。このスイッチ７１の選択出力は、図７Ｗに示す通りである。このスイッチ７１の選択出力は、出力端子７４を介して、図２に示した動きデコーダ１４に供給される。
【０１６２】
Ｇ．図３に示したメモリにおける、書き込み及び読み出し時のデータの長さの違いの説明（図８参照）
【０１６３】
図８は、図３に示したメモリ１２における、書き込み及び読み出し時のデータの長さの違いを説明するための説明図である。説明が前後するが、図５〜図７において、ＧＯＰデータの書き込み期間の長さと読み出し期間の長さが異なっているが、この理由について説明する。図８において、ドット及び“Ｗ”で示される領域は、図５〜図７に示したライト期間のＧＯＰデータに対応し、斜線及び“Ｒ”で示される領域は、図５〜図７に示したリード期間のＧＯＰデータに対応する。
【０１６４】
図８Ａに示すように、図５〜図７においては、リード期間の長さがライト期間の長さよりも長いのは、ＧＯＰデータが多いわけでも、また、読み出し時に時間軸伸長を行っているわけでもなく、図５Ａや図６Ａから分かるように、ＧＯＰデータは、復号化回路１１から間欠的にメモリ１２に供給されるので、図８Ｂに示すように、メモリ１２に一旦書き込んだＧＯＰデータを、少しずつ間欠的に読みだしているからである。これは、図２に示した動きデコーダ１３及び１４の仕様によって決まるものである。
【０１６５】
従って、図２に示した動きデコーダ１３及び１４の仕様によっては、図８Ｃに示すようにリード期間の長さを、ライト期間の長さよりも長くしなくとも、図８Ｄに示すように、ライト期間と同じ長さの期間でメモリ１２から読み出しを行い、その読み出しＧＯＰデータを、動きデコーダ１３及び１４に供給することも有り得る。本例においては、動きデコーダ１３及び１４の仕様は、上記図８Ａ及びＢで説明した方式に対応しているものとする。
【０１６６】
尚、以下、正逆両方向におけるデコード動作について順次説明するが、以上説明した前提があるので、図８Ｅに示すように、例えばメモリ１２から読み出されたＧＯＰデータＧＯＰｎ、ＧＯＰｎ＋１は、夫々Ｉピクチャ、Ｂピクチャ、Ｐピクチャ及びＢピクチャからなるが、これらＩピクチャ、Ｂピクチャ、Ｐピクチャ及びＢピクチャは、斜線で示すように、間欠的に少しずつ読み出されたデータからなり、動きデコーダ１３及び１４でデコード処理された出力は、図８Ｆに示すように、元のデータ配列となる。
【０１６７】
Ｈ．図２に示した光磁気ディスクドライブで＋１倍速再生（正方向１倍速再生）を行った場合の復号化動作の説明（図９参照）
【０１６８】
図９は、図２に示した光磁気ディスクドライブで＋１倍速再生（正方向１倍速再生）を行った場合の復号化動作を説明するための説明図であり、この図９で用いるＡからＪの図番を、図２の対応位置に示している。「Ｉ」はＩピクチャ、「Ｂ」はＢピクチャ、「Ｐ」はＰピクチャ、また数字は符号化時に入力された順序、即ち、第１、第２、・・・・第ｎフレームを意味する。符号化時における順序等については、既に図１５及び図１６において説明しているので、以下の説明では本例により復号化だけについて説明する。また、以下の説明では、便宜上、ＧＯＰ内の２つのＢピクチャの内、先頭のＢピクチャは、そのＢピクチャの生成時、即ち、符号化時に、当該画像データのＧＯＰよりも時間的に前（過去）のＧＯＰの画像データが用いられて符号化されたものとする。
【０１６９】
図９Ａに示すように、正方向１倍速再生の場合には、動きエンコーダ２５０において符号化された順序、即ち、各ＧＯＰが、Ｉ、Ｂ、Ｐ及びＢの順序で入力される。この４フレーム毎に間欠的に供給されるデータ列は、復号化回路１１において復号化された後にメモリ１２に供給される。メモリ１２は、図９Ｂに示すリセット信号によりリセットされる。この後、メモリ１２には、図９Ｃに示すライトイネーブル信号が供給される。このライトイネーブル信号がハイレベル“１”のときは、ライト動作がアクティブとなり、復号化回路１１からの出力が、メモリ１２に記憶される。
【０１７０】
システムコントローラ１７は、メモリ１２に記憶されたＧＯＰデータを、記憶した順序でメモリ１２から読み出すために、メモリ１２にデータの記憶を開始したときのアドレス値と同じ読み出しアドレス信号を、メモリ１２に供給する。また、システムコントローラ１７は、図３に示したスイッチ６７及び６８の各可動接点ｃが、期間Ｔ毎に、各一方及び他方の固定接点ａ及びｂに接続するよう制御すると共に、図３に示したスイッチ７０の可動接点ｃが、一方の固定接点ａに接続し、スイッチ７１の可動接点ｃが、他方の固定接点ｂに接続するよう制御する。これにより、メモリ１２から読み出されたデータは、動きデコーダ１３に供給される。システムコントローラ１７は、動きデコーダ１３に動きベクトルデータを供給すると共に、スイッチ１５に図９Ｈに示すスイッチング制御信号を供給し、スイッチ１５の可動接点ｃを、固定接点ａに接続させる。
【０１７１】
動きデコーダ１３においては、順次デコード処理が行われ、図９Ｆに示すように、元のフレームの画像データが順次出力される。動きデコーダ１３の出力は、スイッチ１５を介してメモリ１６に供給され、システムコントローラ１７からの書き込み／読み出し制御信号により、メモリ１６に一旦記憶され、続いてシステムコントローラ１７からの書き込み／読み出し制御信号により、図９Ｊに示す順序、即ち、正方向再生時の順序で読み出される。メモリ１６から読み出された第１、第２・・・・第ｎフレームの画像データは、ホストインターフェース回路６、出力端子５及びＳＣＳＩバスを介して図示しないホストコンピュータに供給される。
【０１７２】
Ｉ．図２に示した光磁気ディスクドライブで−１倍速再生（逆方向１倍速再生）を行った場合の復号化動作の説明（図１０参照）
【０１７３】
図１０は、図２に示した光磁気ディスクドライブで−１倍速再生（逆方向１倍速再生）を行った場合の復号化動作を説明するための説明図であり、この図１０で用いるＡからＪの図番を、図２の対応位置に示している。「Ｉ」はＩピクチャ、「Ｂ」はＢピクチャ、「Ｐ」はＰピクチャ、また数字は符号化時に入力された順序、即ち、第１、第２、・・・・第ｎフレームを意味する。符号化時における順序等については、既に図１５及び図１６において説明しているので、以下の説明では本例により復号化だけについて説明する。また、以下の説明では、便宜上、ＧＯＰ内の２つのＢピクチャの内、先頭のＢピクチャは、そのＢピクチャの生成時、即ち、符号化時に、当該画像データのＧＯＰよりも時間的に前（過去）のＧＯＰの画像データが用いられて符号化されたものとする。
【０１７４】
図１０Ａに示すように、逆方向１倍速再生の場合には、動きエンコーダ２５０において符号化された順序と逆の順序、即ち、ＧＯＰの配列が逆の順序で入力される。この４フレーム毎に間欠的に供給されるデータ列は、復号化回路１１において復号化された後にメモリ１２に供給される。メモリ１２は、図１０Ｂに示すリセット信号によりリセットされる。この後、メモリ１２には、図１０Ｃに示すライトイネーブル信号が供給される。このライトイネーブル信号がハイレベル“１”のときは、ライト動作がアクティブとなり、復号化回路１１からの出力が、メモリ１２に記憶される。
【０１７５】
システムコントローラ１７は、メモリ１２に記憶されたＧＯＰデータを記憶した順序と異なる順序でメモリ１２から読み出すための読み出しアドレス信号を、メモリ１２に供給する。そして、システムコントローラ１７は、図４に示したスイッチ切換テーブルに示されるように、図３に示したスイッチ６７、６８、７０及び７１に夫々スイッチング制御信号を供給し、スイッチ６７及び６８の各可動接点ｃを、期間Ｔの間、各固定接点ａ若しくはｂに接続させ、スイッチ７０及び７１の各可動接点ｃを、期間２Ｔの間、各固定接点ａ若しくはｂに接続させる。
【０１７６】
メモリ１２に一旦記憶されたＧＯＰデータは、記憶時とは異なる順序、即ち、図１０Ｄに示すように、ＧＯＰ３、ＧＯＰ４、ＧＯＰ１、ＧＯＰ２の順に読み出される。読み出されたＧＯＰデータは、上記スイッチ６７、６８、７０及び７１の制御により、動きデコーダ１３に供給される。一方、メモリ１２に一旦記憶されたＧＯＰデータは、記憶時とは異なる順序、即ち、図６Ｅに示すように、ＧＯＰ２、ＧＯＰ３、ＧＯＰ０、ＧＯＰ１の順に読み出される。読み出されたＧＯＰデータは、上記スイッチ６７、６８、７０及び７１の制御により、動きデコーダ１４に供給される。
【０１７７】
動きデコーダ１３においては、順次デコード処理が行われ、図１０Ｆに示すように、元のフレームの画像データが順次出力される。このとき、図１０Ｆに示す画像データの内、斜線を付した第９フレームの画像データと、第１フレームの画像データは、上述した符号化時と異なる画像データが用いられて符号化された画像データである。
【０１７８】
第９フレームの画像データは、符号化時においては、ＧＯＰ２の画像データが用いられて符号化されているが、復号化時においては、ＧＯＰ６の画像データが用いられて復号化されるので、正しく復号化された画像データではない。また、第１フレーム画像データは、符号化時においては、ＧＯＰ０の画像データが用いられて符号化されているが、復号化時においては、ＧＯＰ４の画像データが用いられて復号化されるので、正しく復号化された画像データではない。
【０１７９】
また、動きデコーダ１４においても、順次デコード処理が行われ、図１０Ｇに示すように、元のフレームの画像データが順次出力される。このとき、図１０Ｇに示す画像データの内、斜線を付した第５フレームの画像データと、第−３フレームの画像データは、上述した符号化時と異なる画像データが用いられて符号化された画像データである。
【０１８０】
第５フレームの画像データは、符号化時においては、ＧＯＰ１の画像データが用いられて符号化されているが、復号化時においては、ＧＯＰ４の画像データが用いられて復号化されるので、正しく復号化された画像データではない。また、第−３フレーム画像データは、符号化時においては、ＧＯＰ−１（図示せず）の画像データが用いられて符号化されているが、復号化時においては、ＧＯＰ３の画像データが用いられて復号化されるので、正しく復号化された画像データではない。
【０１８１】
しかしながら、システムコントローラ１７は、上述したように、動き補償のタイプを示すデータ、ピクチャタイプを示すデータ、ＧＯＰの先頭を示すデータ、符号化順序を示すデータ等により、予めどのＧＯＰの復号後の画像データに符号化時と異なる画像データにより復号化された画像データが含まれているかを認識しており、この認識と、上記動きデコーダ１３及び１４の処理時間と、基準となる水平及び垂直同期信号に基いて、図１０Ｈに示すように、４フレーム毎に“０”若しくは“１”となるスイッチング制御信号をスイッチ１５に供給する。このスイッチング制御信号が“０”の場合は、スイッチ１５の可動接点ｃが固定接点ａに接続され、このスイッチング制御信号が“１”の場合は、スイッチ１５の可動接点ｃが固定接点ｂに接続される。
【０１８２】
従って、図１０Ｆに示すデコーダ１３の出力の内、第１３、第１４、第１５及び第１６フレームの画像データ、並びに第５、第６、第７及び第８フレームの画像データがスイッチ１５を介して出力され、図１０Ｇに示すデコーダ１４の出力の内、第９、第１０、第１１及び第１２フレームの画像データ、並びに第１、第２、第３及び第４フレームの画像データが、スイッチ１５を介して出力される。このスイッチ１５の出力は、図１０Ｉに示す通りである。この図１０Ｉに示すスイッチ１５の出力は、メモリ１６に供給され、システムコントローラ１７からの書き込み／読み出し制御信号により、メモリ１６に一旦記憶された後に、システムコントローラ１７からの書き込み／読み出し制御信号により、図１０Ｊに示す正しい順序、即ち、再生されてきたＧＯＰの単位の順序で読み出され、ホストインターフェース回路６、入出力端子５及びＳＣＳＩバスを介して図示しないホストコンピュータに供給される。
【０１８３】
〔第１実施例における効果〕
このように、本実施例においては、逆方向再生時には、符号化時に用いられた画像データと異なる画像データが復号化時に用いられるが、ＧＯＰを単位とした異なる配列のデータを、動きデコーダ１３及び動きデコーダ１４に夫々供給し、デコード処理を行わせ、動きデコーダ１３及び１４から夫々得られる出力の内、符号化時に用いられた画像データと異なる画像データが復号化時に用いられて復号化された画像データを含む、ＧＯＰの再生画像データを、夫々間引き、残りの動きデコーダ１３及び１４からのＧＯＰの再生画像データを用いて１つの出力とするようにしたので、逆方向再生時においても、元の画像データを全て符号化時と同じ画像データを用いて復号化することができ、よって、逆方向再生時において、Ｂピクチャの復号画像データを全て用いることができ、再生画像の変化が滑らかなものとなる。
【０１８４】
尚、上記第１実施例においては、符号化してＢピクチャを得る場合に、符号化しようとする画像データから、当該画像データの属するＧＯＰよりも時間的に前のＧＯＰの画像データを減算する場合についてのみ説明したが、符号化時に、符号化しようとする画像データから、当該画像データの属するＧＯＰ以外のＧＯＰの画像データを減算する場合においても全て有効となることはいうまでもない。
【０１８５】
［第２実施例］
【０１８６】
Ｊ．図２に示したメモリ１２の他の内部構成例及びその際用いられるテーブルデータ１２ｃの説明（図１１参照）
【０１８７】
図１１Ａは、図２に示したメモリ１２の他の内部構成例を示す構成図、図１１Ｂは、この図１１Ａに示すメモリ１２の制御で用いるテーブルデータであり、図２に示したテーブルデータ２１ｃとしてＲＯＭ２１に記憶される。
【０１８８】
〔接続及び構成〕
この図１１Ａに示すメモリ１２は、図２に示した復号化回路１１からの復号化済みのＧＯＰデータが供給される入力端子８０にその可動接点ｃが接続されたスイッチ８１と、このスイッチ８１の一方の固定接点ａにその入力端子が接続された４フレームメモリ８２と、上記スイッチ８１の他方の固定接点ｂにその入力端子が接続された４フレームメモリ８３と、上記４フレームメモリ８２及び８３からの出力を選択的に図２に示した動きデコーダ１３または１４に供給するセレクタ８４とで構成される。
【０１８９】
ここで、上記４フレームメモリ８２及び８３は、夫々デュアルポートメモリで構成されており、１つの４フレームメモリ８２または８３からは、夫々同時に複数のＧＯＰデータの読み出しを行うことができる。
【０１９０】
ここで、図１１Ｂに示すテーブルデータについて説明する。この図７Ｂに示すテーブルデータは、先頭アドレス、最後尾アドレス、ＧＯＰの番号及びメモリを示すデータとで構成される。このテーブルデータは、図２に示したＲＯＭ２１のデフォルト値としてのテーブルデータ２１ｃが、ＲＡＭ２２に記憶された後、上記４フレームメモリ８２及び８３にＧＯＰデータを記憶する際に、上記各データが登録されるものである。システムコントローラ１７は、書き込み時に登録された上記テーブルデータの内容に基いて、読み出しを行う。
【０１９１】
図に示す例では、メモリを示すデータとして「Ｍ１」を用いているが、これは、図１１Ａに示す４フレームメモリ８２を示す。尚、図１１Ａに示す４フレームメモリ８３を示すデータは「Ｍ２」である。また、ＧＯＰの番号データとしては、例えば図に示すように「ＧＯＰ１」のようなデータが用いられるが、この「ＧＯＰ１」の意味は、先頭のＧＯＰの意味である。この例では、４フレームメモリ８２の先頭アドレス“００００”から最後尾アドレス“ｘｘｘｘ”までに記憶されているＧＯＰデータは“ＧＯＰ１”であることを示している。このテーブルデータは、図２に示したシステムコントローラ１７によって用いられる。
【０１９２】
〔動作〕
入力されるＧＯＰの配列が、逆方向の場合についてのみ説明する。図２に示したシステムコントローラ１７の制御により、スイッチ８１の固定接点ｃは一方の固定接点ａに接続される。復号化回路１１からの復号化後の出力、即ち、ＧＯＰデータが４フレームメモリ８２に供給され、システムコントローラ１７からの書き込み／読み出し制御信号によって４フレームメモリ８２に記憶される。この４フレームメモリ８２にＧＯＰ１〜ＧＯＰ４までの全データが記憶されると、スイッチ８１の可動接点ｃは他方の固定接点ｂに接続され、復号化回路１１からの復号化後の出力、即ち、ＧＯＰ５〜ＧＯＰ８までのＧＯＰデータが４フレームメモリ８３に記憶される。
【０１９３】
上記４フレームメモリ８３にデータが記憶されている間に、上記４フレームメモリ８２に記憶されているＧＯＰデータが、上述した２種類の配列で時間差を以て読み出される。この２種類の配列は、図１０Ｄ及びＥを参照されたい。４フレームメモリ８２から読み出された第１及び第２の配列のＧＯＰデータは、図２に示した動きデコーダ１３及び１４に夫々供給される。また、上記４フレームメモリ８２からのデータの読み出しが終了すると、上記４フレームメモリ８３に記憶されているＧＯＰデータが、上述した２種類の配列で時間差を以て読み出される。４フレームメモリ８３から読み出された第１及び第２の配列のＧＯＰデータは、図２に示した動きデコーダ１３及び１４に夫々供給される。。
【０１９４】
［第３実施例］
【０１９５】
Ｋ．実施可能なメディア及びメディアドライブ
【０１９６】
上記第１実施例においては、光磁気ディスクをメディアとし、光磁気ディスクドライブに本発明を適用した場合について説明したが、磁気テープをメディアとし、ＶＴＲに適用しても同様である。構成は、図２に示したスピンドルモータ２、光学ピックアップ３及び磁気ヘッド４が、テープトランスポート部に置き代わる。また、メディアを半導体メモリとした場合には、図２に示したスピンドルモータ２、光学ピックアップ３及び磁気ヘッド４及びサーボ系信号処理回路５が、半導体メモリ及び半導体メモリのコントローラに置き代わる。また、ＣＤ−ＲＯＭ等の光ディスクをメディアとした場合には、図２に示した磁気ヘッド４、変調／駆動回路９及び動きエンコーダ２５０は不要となる。また、ハードディスクをメディアとした場合には、図２に示した光学ヘッド３は不要となる。また、通信装置に適用する場合には、上記スピンドルモータ２、光学ピックアップ３、磁気ヘッド４、サーボ系信号処理回路５は、伝送ケーブルで伝送される信号若しくはアンテナで受波した信号の受信回路となり、上記変調／駆動回路９は、送信回路となる。つまり、如何なるメディアを用いても、また如何なるメディアドライブを用いても、上述した効果を得ることができる。
【０１９７】
【発明の効果】
上述せる本発明によれば、復号化単位の複数の画像情報の入力順序が、上記復号化単位の複数の画像情報の符号化時の符号化順序と逆の場合に、少なくとも選択手段において、入力される復号化単位である複数の画像情報の内、符号化時に復号化のために用いられる画像情報と異なる画像情報が用いられて復号化された画像情報を含む復号化単位が選択されないよう制御されるので、符号化時に復号化のために用いられる画像情報と異なる画像情報が用いられて復号化された画像情報を含む復号化単位の画像情報だけが間引かれ、正しい画像情報だけを出力することができ、これによって、符号化された画像情報を全て用いることができ、従って、逆方向に画像を表示したときに、その画像の逆方向の変化が非常に滑らかになるといった絶大なる効果がある。
【図面の簡単な説明】
【図１】 本発明の概要を説明するための説明図である。
〔図１Ａ〕 符号化時すべきＧＯＰの画像データとこの画像データの符号化に用いられる他のＧＯＰの画像データとの関係を示す線図である。
〔図１Ｂ〕 図１に示した画像情報復号化装置の入力端子１００に供給される、符号化時とは逆の配列のＧＯＰの画像データを示す線図である。
〔図１Ｃ〕 図１に示した画像情報復号化装置の並び変え手段１０１でＧＯＰの配列が並び変えられ、復号化回路１０２で復号化されたＧＯＰデータを示す線図である。
〔図１Ｄ〕 図１に示した画像情報復号化装置の並び変え手段１０１でＧＯＰの配列が並び変えられ、復号化回路１０３で復号化されたＧＯＰデータを示す線図である。
〔図１Ｅ〕 符号化時に用いられる画像データが、未来の画像データの場合に、図１に示した画像情報復号化装置の選択手段１０４において選択されるＧＯＰデータを示す線図である。
〔図１Ｆ〕 符号化時に用いられる画像データが、未来の画像データの場合に、図１に示した画像情報復号化装置の選択手段１０４において選択されるＧＯＰデータを示す線図である。
〔図１Ｇ〕 符号化時に用いられる画像データが、過去の画像データの場合に、図１に示した画像情報復号化装置の選択手段１０４において選択されるＧＯＰデータを示す線図である。
〔図１Ｈ〕 符号化時に用いられる画像データが、過去の画像データの場合に、図１に示した画像情報復号化装置の選択手段１０４において選択されるＧＯＰデータを示す線図である。
〔図１Ｉ〕 記憶手段１０５から出力される画像データを示す線図である。
【図２】 本発明が適用される光磁気ディスクドライブの構成例を示す構成図である。
【図３】 図２に示したメモリ１２の構成例を示す構成図である。
【図４】 図２に示したテーブルデータ１２ｃの内容の一例を示す説明図である。
【図５】 図３に示したメモリ１２における、入力ＧＯＰデータの配列が正方向の場合の入出力動作を説明するためのタイミング図である。
〔図５Ａ〕 図３に示したメモリ１２のデータ入力端子５０に供給されるＧＯＰデータを示す線図である。
〔図５Ｂ〕 図３に示したメモリ１２のライトイネーブル信号入力端子５５に供給されるライトイネーブル信号を示す線図である。
〔図５Ｃ〕 図３に示したメモリ１２のＦＩＦＯ６３に記憶されるＧＯＰデータを示す線図である。
〔図５Ｄ〕 図３に示したメモリ１２のリードイネーブル信号入力端子５９に供給されるリードイネーブル信号を示す線図である。
〔図５Ｅ〕 図３に示したメモリ１２のＦＩＦＯメモリ６３から読み出されるＧＯＰデータを示す線図である。
〔図５Ｆ〕 図３に示したメモリ１２のライトイネーブル信号入力端子５６に供給されるライトイネーブル信号を示す線図である。
〔図５Ｇ〕 図３に示したメモリ１２のＦＩＦＯ６４に記憶されるＧＯＰデータを示す線図である。
〔図５Ｈ〕 図３に示したメモリ１２のリードイネーブル信号入力端子６０に供給されるリードイネーブル信号を示す線図である。
〔図５Ｉ〕 図３に示したメモリ１２のＦＩＦＯメモリ６４から読み出されるＧＯＰデータを示す線図である。
〔図５Ｒ〕 図３に示したメモリ１２のスイッチング制御信号入力端子６９に供給されるスイッチング制御信号を示す線図である。
〔図５Ｓ〕 図３に示したメモリ１２のスイッチ６７から出力されるＧＯＰデータを示す線図である。
〔図５Ｕ〕 図３に示したメモリ１２のスイッチング制御信号入力端子７２に供給されるスイッチング制御信号を示す線図である。
〔図５Ｖ〕 図３に示したメモリ１２のスイッチ７０から出力されるＧＯＰデータを示す線図である。
【図６】 図３に示したメモリ１２における、入力ＧＯＰデータの配列が逆方向の場合の入出力動作を説明するためのタイミング図である。
〔図６Ａ〕 図３に示したメモリ１２のデータ入力端子５０に供給されるＧＯＰデータを示す線図である。
〔図６Ｂ〕 図３に示したメモリ１２のライトイネーブル信号入力端子５５に供給されるライトイネーブル信号を示す線図である。
〔図６Ｃ〕 図３に示したメモリ１２のＦＩＦＯ６３に記憶されるＧＯＰデータを示す線図である。
〔図６Ｄ〕 図３に示したメモリ１２のリードイネーブル信号入力端子５９に供給されるリードイネーブル信号を示す線図である。
〔図６Ｅ〕 図３に示したメモリ１２のＦＩＦＯメモリ６３から読み出されるＧＯＰデータを示す線図である。
〔図６Ｆ〕 図３に示したメモリ１２のライトイネーブル信号入力端子５６に供給されるライトイネーブル信号を示す線図である。
〔図６Ｇ〕 図３に示したメモリ１２のＦＩＦＯ６４に記憶されるＧＯＰデータを示す線図である。
〔図６Ｈ〕 図３に示したメモリ１２のリードイネーブル信号入力端子６０に供給されるリードイネーブル信号を示す線図である。
〔図６Ｉ〕 図３に示したメモリ１２のＦＩＦＯメモリ６４から読み出されるＧＯＰデータを示す線図である。
〔図６Ｊ〕 図３に示したメモリ１２のライトイネーブル信号入力端子５７に供給されるライトイネーブル信号を示す線図である。
〔図６Ｋ〕 図３に示したメモリ１２のＦＩＦＯ６５に記憶されるＧＯＰデータを示す線図である。
〔図６Ｌ〕 図３に示したメモリ１２のリードイネーブル信号入力端子６１に供給されるリードイネーブル信号を示す線図である。
〔図６Ｍ〕 図３に示したメモリ１２のＦＩＦＯメモリ６５から読み出されるＧＯＰデータを示す線図である。
〔図６Ｎ〕 図３に示したメモリ１２のライトイネーブル信号入力端子５８に供給されるライトイネーブル信号を示す線図である。
〔図６Ｏ〕 図３に示したメモリ１２のＦＩＦＯ６６に記憶されるＧＯＰデータを示す線図である。
〔図６Ｐ〕 図３に示したメモリ１２のリードイネーブル信号入力端子６２に供給されるリードイネーブル信号を示す線図である。
〔図６Ｑ〕 図３に示したメモリ１２のＦＩＦＯメモリ６６から読み出されるＧＯＰデータを示す線図である。
【図７】 図３に示したメモリ１２における、入力ＧＯＰデータの配列が逆方向の場合の入出力動作を説明するためのタイミング図である。
〔図７Ｅ’〕 図３に示したメモリ１２のＦＩＦＯメモリ６３から読み出されるＧＯＰデータを示す線図であり、図６Ｅと同じデータを示す。
〔図７Ｉ’〕 図３に示したメモリ１２のＦＩＦＯメモリ６４から読み出されるＧＯＰデータを示す線図であり、図６Ｉと同じデータを示す。
〔図７Ｍ’〕 図３に示したメモリ１２のＦＩＦＯメモリ６５から読み出されるＧＯＰデータを示す線図であり、図６Ｍと同じデータを示す。
〔図７Ｑ’〕 図３に示したメモリ１２のＦＩＦＯメモリ６６から読み出されるＧＯＰデータを示す線図であり、図６Ｑと同じデータを示す。
〔図７Ｒ〕 図３に示したメモリ１２のスイッチング制御信号入力端子６９に供給されるスイッチング制御信号を示す線図である。
〔図７Ｓ〕 図３に示したメモリ１２のスイッチ６７から出力されるＧＯＰデータを示す線図である。
〔図７Ｔ〕 図３に示したメモリ１２のスイッチ６８から出力されるＧＯＰデータを示す線図である。
〔図７Ｕ〕 図３に示したメモリ１２のスイッチング制御信号入力端子７２に供給されるスイッチング制御信号を示す線図である。
〔図７Ｖ〕 図３に示したメモリ１２のスイッチ７０から出力されるＧＯＰデータを示す線図である。
〔図７Ｗ〕 図３に示したメモリ１２のスイッチ７１から出力されるＧＯＰデータを示す線図である。
【図８】 図３に示したメモリ１２における、書き込み及び読み出し時のデータの長さの違いを説明するための説明図である。
〔図８Ａ〕 図５〜図７におけるライト期間とリード期間を示す線図である。
〔図８Ｂ〕 図５〜図７におけるリード期間における読み出しデータを示す線図である。
〔図８Ｃ〕 図５〜図７におけるライト期間とリード期間を示す線図である。
〔図８Ｄ〕 図５〜図７におけるライト期間とリード期間が、動きデコーダ１３及び１４の仕様により、同じ長さとなった場合を説明するための線図である。
〔図８Ｅ〕 動きデコーダ１３及び１４に入力されるときのデータ配列を示す線図である。
〔図８Ｆ〕 動きデコーダ１３及び１４から出力されるときのデータ配列を示す線図である。
【図９】 図２に示した光磁気ディスクドライブの＋１倍速時のタイミングを示す説明図である。
〔図９Ａ〕 図２に示した復号化回路１１の出力を示す線図である。
〔図９Ｂ〕 図２に示したシステムコントローラ１７から、メモリ１２に供給されるリセット信号を示す線図である。
〔図９Ｃ〕 図２に示したシステムコントローラ１７から、メモリ１２に供給されるライトイネーブル信号を示す線図である。
〔図９Ｄ〕 図２に示したメモリ１２の動きデコーダ１３側の読み出し出力を示す線図である。
〔図９Ｆ〕 図２に示した動きデコーダ１３の出力を示す線図である。
〔図９Ｈ〕 図２に示したシステムコントローラ１７から、スイッチ１５に供給されるスイッチング制御信号を示す線図である。
〔図９Ｊ〕 図２に示したメモリ１６の読み出し出力を示す線図である。
【図１０】 図２に示した光磁気ディスクドライブの−１倍速時のタイミングを示す説明図である。
〔図１０Ａ〕 図２に示した復号化回路１１の出力を示す線図である。
〔図１０Ｂ〕 図２に示したシステムコントローラ１７から、メモリ１２に供給されるリセット信号を示す線図である。
〔図１０Ｃ〕 図２に示したシステムコントローラ１７から、メモリ１２に供給されるライトイネーブル信号を示す線図である。
〔図１０Ｄ〕 図２に示したメモリ１２の動きデコーダ１３側の読み出し出力を示す線図である。
〔図１０Ｅ〕 図２に示したメモリ１２の動きデコーダ１４側の読み出し出力を示す線図である。
〔図１０Ｆ〕 図２に示した動きデコーダ１３の出力を示す線図である。
〔図１０Ｇ〕 図２に示した動きデコーダ１４の出力を示す線図である。
〔図１０Ｈ〕 図２に示したシステムコントローラ１７から、スイッチ１５に供給されるスイッチング制御信号を示す線図である。
〔図１０Ｉ〕 図１５に示したスイッチ１５の出力を示す線図である。
〔図１０Ｊ〕 図２に示したメモリ１６の読み出し出力を示す線図である。
【図１１】 図２に示したメモリ１２の他の構成例及びその際使用されるテーブルデータ２１ｃの例を示す構成図である。
〔図１１Ａ〕 図２に示したメモリ１２の他の構成例を示す構成図である。
〔図１１Ｂ〕 テーブルデータ２１ｃの例を示す線図である。
【図１２】 従来の情報伝送装置や記録再生装置で用いられる動きエンコーダの一例を示す構成図である。
【図１３】 図１２に示した動き検出回路２０５及び２０６の内部構成例を示す構成図である。
【図１４】 従来の情報伝送装置や記録再生装置で用いられる動きデコーダの一例を示す構成図である。
【図１５】 図１２に示した動きエンコーダ及び図１４に示した動きデコーダを用いた従来の情報伝送装置や記録再生装置における予測方向と正方向再生時の動作を説明するための説明図である。
〔図１５Ａ〕 図１２に示した動きエンコーダ２５０において符号化の際に用いられるピクチャを示す線図である。
〔図１５Ｂ〕 図１２に示した動きエンコーダ２５０の出力データの配列を示す線図である。
〔図１５Ｃ〕 図１４に示した動きデコーダ（実施例においては動きデコーダ１３及び１４となる）において、正方向で供給されたＧＯＰデータが復号化される際に用いられるピクチャを示す線図である。
【図１６】 図１２に示した動きエンコーダ及び図１４に示した動きデコーダを用いた従来の情報伝送装置や記録再生装置における予測方向と逆方向再生時の動作を説明するための説明図である。
〔図１６Ａ〕 図１２に示した動きエンコーダ２５０において符号化の際に用いられるピクチャを示す線図である。
〔図１６Ｂ〕 図１２に示した動きエンコーダ２５０の出力データの配列を示す線図である。
〔図１６Ｃ〕 図１４に示した動きデコーダ（実施例においては動きデコーダ１３及び１４となる）において、逆方向で供給されたＧＯＰデータが復号化される際に用いられるピクチャを示す線図である。
【符号の説明】
１０１ 並び換え手段
１０２、１０３ 復号化手段
１０４ 選択手段
１０５ 記憶手段
１０７ 制御手段
１ 光磁気ディスク
２ スピンドルモータ
３ 光学ブロック
４ 磁気ヘッド
５ サーボ系信号処理回路
６ ホストインターフェース回路
９ 変調／駆動回路
１０ 復調回路
１１ 復号化回路
１２、１６ メモリ
１３、１４ 動きデコーダ
１５ スイッチ
１７ システムコントローラ
６３、６４、６５、６６ ＦＩＦＯメモリ
６７、６８、７０、７１ スイッチ
２５０ 動きエンコーダ

Claims (10)

1. 少なくとも符号化すべき画像情報よりも時間的に前、後、若しくは前及び後ろの画像情報を用いて符号化された上記画像情報を含む、複数の画像情報が復号化単位とされた情報を復号化する画像情報復号化装置であって、
   上記復号化単位である複数の画像情報を復号化する第１の復号化手段と、
   上記復号化単位である複数の画像情報を復号化する第２の復号化手段と、
   上記復号化単位である複数の画像情報を復号化単位毎に並び換えて少なくとも２通りの第１及び第２の配列を得、上記第１の配列の複数の画像情報及び上記第２の配列の複数の画像情報を、選択的に上記第１の復号化手段及び上記第２の復号化手段に供給する並び換え手段と、
   上記第１の復号化手段からの復号化単位である複数の復号化後の画像情報と、上記第２の復号化手段からの復号化単位である複数の復号化後の画像情報とを選択する選択手段と、
   上記選択手段からの出力を記憶する記憶手段と、
   上記各部を制御すると共に、上記復号化単位の複数の画像情報の入力順序が、上記復号化単位の複数の画像情報の符号化時の符号化順序と逆の場合に、少なくとも上記選択手段において、上記入力される復号化単位である複数の画像情報の内、符号化時に復号化のために用いられる画像情報と異なる画像情報が用いられて復号化された画像情報を含む上記復号化単位が選択されないよう上記選択手段を制御する制御手段とを有する画像情報復号化装置。
2. 上記並び換え手段は、
   少なくとも上記復号化単位分の画像情報を記憶することのできる容量を夫々有する複数のメモリと、
   上記複数のメモリからの出力を選択的に出力する第１及び第２のスイッチと、
   上記第１及び第２のスイッチからの各出力を夫々選択的に出力端子から出力する第３のスイッチと、
   上記第１及び第２のスイッチからの各出力を夫々選択的に出力端子から出力する第４のスイッチとを有する請求項１記載の画像情報復号化装置。
3. 上記制御手段は、
   上記復号化単位の画像情報の形態に応じて上記並び換え手段の第１、第２、第３及び第４のスイッチを切り換えるためのスイッチ切り換え情報からなるスイッチ切り換えテーブルを有する請求項２記載の画像情報復号化装置。
4. 少なくとも符号化すべき画像情報よりも時間的に前、後、若しくは前及び後ろの画像情報を用いて符号化された上記画像情報を含む、複数の画像情報が復号化単位として記録された記録媒体から、記録情報を再生する画像情報再生装置であって、
   上記復号化単位である複数の画像情報を復号化する第１の復号化手段と、
   上記復号化単位である複数の画像情報を復号化する第２の復号化手段と、
   上記復号化単位である複数の画像情報を復号化単位毎に並び換えて少なくとも２通りの第１及び第２の配列を得、上記第１の配列の複数の画像情報及び上記第２の配列の複数の画像情報を、選択的に上記第１の復号化手段及び上記第２の復号化手段に供給する並び換え手段と、
   上記第１の復号化手段からの復号化単位である複数の復号化後の画像情報と、上記第２の復号化手段からの復号化単位である複数の復号化後の画像情報とを選択する選択手段と、
   上記選択手段からの出力を記憶する記憶手段と、
   上記各部を制御すると共に、上記記録媒体の再生モードが、逆方向再生モードの場合に、少なくとも上記選択手段において、上記再生される復号化単位である複数の画像情報の内、符号化時に復号化のために用いられる画像情報と異なる画像情報が用いれれて復号化された画像情報を含む上記復号化単位が選択されないよう上記選択手段を制御する制御手段とを有する画像情報再生装置。
5. 上記並び換え手段は、
   少なくとも上記復号化単位分の画像情報を記憶することのできる容量を夫々有する複数のメモリと、
   上記複数のメモリからの出力を選択的に出力する第１及び第２のスイッチと、
   上記第１及び第２のスイッチからの各出力を夫々選択的に出力端子から出力する第３のスイッチと、
   上記第１及び第２のスイッチからの各出力を夫々選択的に出力端子から出力する第４のスイッチとを有する請求項４記載の画像情報再生装置。
6. 上記制御手段は、
   上記復号化単位の画像情報の形態に応じて上記並び換え手段の第１、第２、第３及び第４のスイッチを切り換えるためのスイッチ切り換え情報からなるスイッチ切り換えテーブルを有する請求項５記載の画像情報再生装置。
7. 少なくとも符号化すべき画像情報よりも時間的に前、後、若しくは前及び後ろの画像情報が用いられて符号化された上記画像情報を含む、複数の画像情報が復号化単位として伝送された、伝送情報を再生する画像情報再生装置であって、
   上記復号化単位である複数の画像情報を復号化する第１の復号化手段と、
   上記復号化単位である複数の画像情報を復号化する第２の復号化手段と、
   上記復号化単位である複数の画像情報を復号化単位毎に並び換えて少なくとも２通りの第１及び第２の配列を得、上記第１の配列の複数の画像情報及び上記第２の配列の複数の画像情報を、選択的に上記第１の復号化手段及び上記第２の復号化手段に供給する並び換え手段と、
   上記第１の復号化手段からの復号化単位である複数の復号化後の画像情報と、上記第２の復号化手段からの復号化単位である複数の復号化後の画像情報とを選択する選択手段と、
   上記選択手段からの出力を記憶する記憶手段と、
   上記各部を制御すると共に、上記復号化単位の複数の画像情報の伝送順序が、上記復号化単位の複数の画像情報の符号化時の符号化順序と逆の場合に、少なくとも上記選択手段において、上記入力される復号化単位である複数の画像情報の内、符号化時に復号化のために用いられる画像情報と異なる画像情報が用いられて復号化された画像情報を含む上記復号化単位が選択されないよう上記選択手段を制御する制御手段とを有する画像情報再生装置。
8. 上記並び換え手段は、
   少なくとも上記復号化単位分の画像情報を記憶することのできる容量を夫々有する複数のメモリと、
   上記複数のメモリからの出力を選択的に出力する第１及び第２のスイッチと、
   上記第１及び第２のスイッチからの各出力を夫々選択的に出力端子から出力する第３のスイッチと、
   上記第１及び第２のスイッチからの各出力を夫々選択的に出力端子から出力する第４のスイッチとを有する請求項７記載の画像情報再生装置。
9. 上記制御手段は、
   上記復号化単位の画像情報の形態に応じて上記並び換え手段の第１、第２、第３及び第４のスイッチを切り換えるためのスイッチ切り換え情報からなるスイッチ切り換えテーブルを有する請求項８記載の画像情報再生装置。
10. 複数の符号化されたビデオデータからなる記録再生グループ単位で記録媒体にビデオデータを記録し、上記ビデオデータを上記記録媒体から再生する記録再生装置であって、
    第１タイプのビデオデータとして符号化した第１ビデオデータと、上記第１ビデオデータを用いて第２タイプのビデオデータとして符号化した第２ビデオデータとを、時間基準上における正方向の順序で供給される複数の原ビデオデータから生成する符号化手段と、
    上記第１ビデオデータと上記第２ビデオデータを、上記グループの配列順序が正方向の 順序になるように、上記グループ単位で記録する記録手段と、
    上記第１ビデオデータと上記第２ビデオデータを、上記グループの配列順序が上記時間基準上における上記正方向の順序と逆になるように、上記グループ単位で逆方向に再生する逆方向再生手段と、
    上記第１ビデオデータを用いて上記第２ビデオデータを復号化し、上記第１ビデオデータを復号化することにより複数の復号化ビデオデータを生成するビデオデータ復号化手段と、
    複数の復号化ビデオデータの順序が上記時間基準上における正方向の順序で供給された複数の原ビデオデータの順序と逆になるように、時間上直列に、複数の復号化ビデオデータを連続的に出力する出力手段と
    を備えた記録再生装置。

Images