JP3629403B2 - 回路装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、第１の端子および第２の端子を備えたプログラミング可能な素子と、スイッチング可能な素子と、入力側を備えた読み出し回路とを有しており、プログラミング可能な素子の第１の端子と第２の端子との間の導体路抵抗は電流により持続的に変更可能であり、スイッチング可能な素子は前記プログラミング可能な素子をプログラミングする制御信号に対する制御端子を有しており、読み出し回路の入力側はプログラミング可能な素子の第２の端子に接続されており、プログラミング可能な素子の第１の端子は第１の給電電位の端子に接続されており、スイッチング可能な素子の第１の端子はプログラミング可能な素子の第２の端子に接続されており、このスイッチング可能な素子の第２の端子は第２の給電電位の端子に接続されている、回路装置に関する。
【０００２】
【従来の技術】
集積回路は欠陥を有する回路部分の復旧のために冗長回路を有することが多い。特に集積メモリ回路では例えば正規のワード線ビット線が欠陥のあるメモリセルを有することがあり、こうしたセルは冗長ワード線ないし冗長ビット線によって置換される。このために集積メモリは例えば自己テスト装置によって検査され、続いて冗長素子のプログラミングが行われて正規の素子が置換される。冗長回路はこの場合、例えば電気フューズのかたちのプログラミング可能な素子を有しており、このフューズは置換すべき線路のアドレスを記憶するために用いられる。プログラミング可能な素子には通常、そのつどプログラミングされた状態を読み出す読み出し回路が接続されており、この読み出し回路は例えば揮発性メモリ素子を有している。この揮発性メモリ素子はフューズに接続されており、フューズラッチとも称される。プログラミング可能な素子は集積回路の製造プロセスの最終段階でいわゆるバーン電圧を印加することによりプログラミングされる。
【０００３】
電気的にプログラミング可能な素子をプログラミングするために、回路には通常外部から高い電位レベルのバーン電圧が印加される。電気的にプログラミング可能な素子のプログラミング過程はここでは高い電圧または高い電流により行われ、これにより導体路抵抗の持続的な変更が生じる。これは例えば相応の電気フューズを溶融させることにより行われる。
【０００４】
バーン電圧をプログラミング可能な素子のプログラミングのために回路に印加することにより、この回路とこれに接続された別の回路（例えば読み出し回路）の一部とに高い電圧差が生じる。集積回路の別の回路部分と比べて格段に高い電圧差を維持するために、高い電圧が印加される回路素子のほうを通常の動作電圧しか使用されない回路素子よりも大きく設計しなければならない。しかも新たなテクノロジを適用する際には、当該の回路素子を高い電圧差の構成から独立して維持することはできない。
【０００５】
通常これまでは、当該の回路部分の回路素子、特にトランジスタは、障害を受けることなく高いバーン電圧を維持するように設計されてきた。半導体チップが複数の電気的にプログラミング可能な素子を有する場合、チップ上には相応の回路装置を収容するために高い必要面積が存在する。これにより集積回路の設計プロセスではチップ面積が増大するか、または他の個所で高まった必要面積を節約せざるを得なかった。前者の場合には集積半導体チップの製造に高い製造コストおよび経費コストがかかり、後者の場合には集積回路全体のパフォーマンス損失が発生する。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、電気的にプログラミング可能な素子をプログラミングする回路とこれに接続された読み出し回路とを備えた回路装置を提供して、プログラミング可能な素子を高い電圧を用いてプログラミング可能にし、読み出し回路の回路素子をできる限り面積を節約して設計することである。
【０００７】
【課題を解決するための手段】
この課題は、保護回路が設けられており、この保護回路の第１の端子はプログラミング可能な素子の第２の端子に接続されており、第２の端子は読み出し回路の入力側に接続されており、第３の端子は所定の動作電圧に接続されており、保護回路の第２の端子での電圧が制限される回路装置を構成して解決される。有利な実施形態および別の実施態様は従属請求項に記載されている。
【０００８】
【発明の実施の形態】
本発明の回路装置はプログラミング可能な素子を有しており、この素子の導体路抵抗は電流によって持続的に変更可能である。またスイッチング可能な素子が設けられており、この素子はプログラミング可能な素子をプログラミングする制御信号に対する制御端子を有している。プログラミング可能な素子は一方では第１の給電電位の端子に接続されており、他方では読み出し回路の入力側とスイッチング可能な素子の第１の端子とに接続されている。スイッチング可能な素子の第２の端子は第２の給電電位の端子に接続されている。プログラミング可能な素子の出力側と読み出し回路の入力側との間には保護回路が接続されており、読み出し回路の入力側の電圧が制限される。保護回路は読み出し回路の入力側に、最大でもバーン電圧の値よりも小さい最大電圧値が印加されるようにする。この最大電圧値は例えば通常の動作電圧の値をとる。したがって読み出し回路の回路素子はプログラミング過程中、通常の動作電圧での動作に比べて高い電位差を有さない。ゆえにこの回路素子は当該の回路以外の回路素子に比べて大きく設計する必要がない。すなわち読み出し回路はこの回路と共通に最小の必要面積で構成することができる。
【０００９】
この回路装置の有利な実施形態では、保護回路はダイオードを有しており、このダイオードのアノードは読み出し回路の入力側に接続されており、このダイオードのカソードは所定の動作電圧に対する第３の端子に接続されている。これは例えば通常動作における正の動作電圧の値である。このＥＳＤに類似の構造では、電荷キャリアがダイオードに接続された線路へダイオードを介して放出され、直ちに電位の平衡が行われる利点がある。このように第３の給電電位よりも大きな電位に対して有効な保護が可能となる。他方ではダイオードの阻止作用により、読み出し回路の入力側での小さな電位値に対して目的に応じた通常動作が負の影響を被ることはない。
【００１０】
保護回路の別の実施形態では、ダイオードのアノードはそれぞれ１つの抵抗を介して読み出し回路の入力側と、プログラミング可能な素子の第２の端子に接続されている。ダイオードとプログラミング可能な素子との間の抵抗は、プログラミング過程中ダイオードを通って流れる最大電流を制限する。これにより破壊が防止される。２つの抵抗はともに読み出し回路の入力側に対する時定数（ＲＣ定数）を定める。読み出し回路を有効に過電圧から保護するために、この時定数はダイオードのアノードの時定数よりも大きくなければならない。さらに抵抗を構成しても、通常動作においてプログラミング可能な素子の状態が読み出し回路によって制限されずに読み出し可能となるようにする要求が存在する。
【００１１】
ダイオードを用いて構成された保護回路の別の有利な作用として、電気フューズとして構成されたプログラミング可能な素子のいわゆるトンネル電流に対して読み出し回路を保護できる点が挙げられる。ただし電気フューズが例えば高オームの状態にある場合、僅かな体積であっても電荷キャリアのフューズを通る流れが発生する。この電荷キャリアは既存のエネルギーバリアを越えてしまう（トンネルする）。このようなトンネル電流の電荷キャリアがこの保護回路を用いるとダイオードを介して放出される。保護回路を前述のように構成することにより、プログラミングすべき素子をスイッチング可能な素子を駆動することにより選択することができる。
【００１２】
【実施例】
本発明を以下に図に即して詳細に説明する。
【００１３】
図１には、第１の端子ＥＦおよび第２の端子ＡＦを備えたプログラミング可能な素子Ｆが示されている。この第１の端子ＥＦと第２の端子ＡＦとの間の導体路抵抗は電流によって持続的に変更可能である。この回路装置はさらにスイッチング可能な素子Ｔを有しており、この素子はプログラミング可能な素子Ｆをプログラミングするための制御信号に対する制御端子Ｓを有している。スイッチング可能な素子Ｔはここではトランジスタとして構成されている。さらに図１には入力側ＥＡを備えた読み出し回路Ａが示されており、この回路の入力側はノードＫを介してプログラミング可能な素子Ｆの第２の端子ＡＦに接続されている。プログラミング可能な素子Ｆの第１の端子ＥＦは第１の給電電位Ｖ１の端子に接続されている。スイッチング可能な素子Ｔの第１の端子はプログラミング可能な素子Ｆの第２の端子ＡＦに接続されており、この素子の第２の端子は第２の給電電位Ｖ２の端子に接続されている。保護回路１の第１の端子ａ１はプログラミング可能な素子Ｆの第２の端子ＡＦに接続されており、保護回路の第２の端子ａ２は読み出し回路Ａの入力側ＥＡに接続されている。これは保護回路１の第２の端子ａ２での電圧、ひいては読み出し回路Ａの入力側ＥＡでの電圧を制限するために用いられる。
【００１４】
保護回路１はこの実施例ではダイオードＤを有しており、このダイオードのアノードは読み出し回路Ａの入力側ＥＡに接続されており、ダイオードのカソードは第３の給電電位Ｖ３の端子に接続されている。さらにダイオードＤはそれぞれ１つの抵抗Ｒ１、Ｒ２を介してプログラミング可能な素子Ｆの第２の端子ＡＦと、読み出し回路Ａの入力側ＥＡとに接続されている。
【００１５】
以下に電気的にプログラミング可能な素子Ｆのプログラミング過程中の保護回路１の動作を説明する。
【００１６】
電気的にプログラミング可能な素子Ｆは、例えばプログラミングされていない状態では高オームの状態にあり、プログラミングされた状態では低オームの状態にある。プログラミング過程中には例えば電位Ｖ１は正のバーン電圧の値をとり、電位Ｖ２は基準電圧の値をとる。スイッチング可能な素子Ｔの制御入力側Ｓを介してプログラミング可能な素子Ｆのプログラミング過程が開始される。スイッチング可能な素子Ｔが導通切換され、バーン電圧が印加されると、これに続いて電位の端子Ｖ１、Ｖ２間の電位差に基づいて高い電流がプログラミング可能な素子Ｆを通って流れる。プログラミング可能な素子Ｆは低オームの状態へ移行し、これによりノードＫで電位はバーン電圧Ｖ１の値へ上昇する。ただしノードＮでの電位は、例えば通常の正の動作電圧に相応する電位Ｖ３の値と、ダイオードＤの順方向電圧との和を越えて上昇することはない。このダイオードの順方向電圧は電圧Ｖ１〜Ｖ３に比べれば比較的小さい。このことは読み出し回路Ａの入力側ＥＡでの電位がノードＫに印加されるバーン電圧に対して保護されることを意味する。
【００１７】
プログラミング可能な素子Ｆがプログラミングされない場合には、スイッチング可能な素子Ｔの制御入力側Ｓは駆動されない。ノードＫでの電位は最大の電圧値まで上昇し、この最大の電圧値は電位Ｖ３の値、抵抗Ｒ１での電圧降下、およびダイオードの順方向電圧から加算される。後者の２つの電圧は特に高オームのプログラミング可能な素子Ｆを通るトンネル電流に起因している。ノードＫでの電圧制限は、このノードに別のスイッチング素子が接続される場合に特に有利である。トランジスタの形のスイッチング可能な素子Ｔはバーン電圧を印加するために構成されている。電位Ｖ１の端子にバーン電圧が印加される場合には、電位Ｖ１の端子とノードＫでの電位との間の電位差はプログラミング可能な素子Ｆをプログラミングするのに充分でなくなる。したがってプログラミング可能な素子Ｆは目的に応じてプログラミングされないこともある。
【図面の簡単な説明】
【図１】電気的にプログラミング可能な素子とこの素子に接続された読み出し回路とをプログラミングするための回路を備えた回路装置の図である。
【符号の説明】
１ 保護回路
Ｆ プログラミング可能な素子
Ａ 読み出し回路
Ｔ トランジスタ
Ｓ 制御端子
Ｒ１、Ｒ２ 抵抗
Ｄ ダイオード
ＥＦ、ＡＦ、ＥＡ、ａ１、ａ２ 端子
Ｎ、Ｋ ノード
Ｖ１、Ｖ２、Ｖ３ 給電電位

Claims (4)

1. 第１の端子（ＥＦ）および第２の端子（ＡＦ）を備えたプログラミング可能な素子（Ｆ）と、スイッチング可能な素子（Ｔ）と、入力側（ＥＡ）を備えた読み出し回路（Ａ）とを有しており、
   前記プログラミング可能な素子の第１の端子（ＥＦ）と第２の端子（ＡＦ）との間の導体路抵抗は電流により持続的に変更可能であり、
   前記スイッチング可能な素子は前記プログラミング可能な素子（Ｆ）をプログラミングする制御信号に対する制御端子（Ｓ）を有しており、
   前記読み出し回路の入力側は前記プログラミング可能な素子（Ｆ）の第２の端子（ＡＦ）に接続されており、
   前記プログラミング可能な素子（Ｆ）の第１の端子（ＥＦ）は第１の給電電位（Ｖ１）の端子に接続されており、
   前記スイッチング可能な素子（Ｔ）の第１の端子は前記プログラミング可能な素子（Ｆ）の第２の端子（ＡＦ）に接続されており、該スイッチング可能な素子（Ｔ）の第２の端子は第２の給電電位（Ｖ２）の端子に接続されている、
   回路装置において、
   保護回路（１）が設けられており、
   該保護回路の第１の端子（ａ１）は前記プログラミング可能な素子（Ｆ）の第２の端子（ＡＦ）に接続されており、該保護回路の第２の端子（ａ２）は前記読み出し回路（Ａ）の入力側（ＥＡ）に接続されており、該保護回路の第３の端子（ａ３）は所定の動作電圧（Ｖ３）に接続されており、
   保護回路（１）の第２の端子（ａ２）での電圧が制限される
   ことを特徴とする回路装置。
2. 前記保護回路（１）はダイオード（Ｄ）を有しており、該ダイオードのアノードは読み出し回路（Ａ）の入力側（ＥＡ）に接続されており、該ダイオードのカソードは所定の動作電圧（Ｖ３）に対する第３の端子に接続されている、請求項１記載の回路装置。
3. 前記ダイオード（Ｄ）のアノードはそれぞれ１つの抵抗（Ｒ１、Ｒ２）を介して読み出し回路（Ａ）の入力側（ＥＡ）と、前記プログラミング可能な素子（Ｆ）の第２の端子（ＡＦ）に接続されている、請求項２記載の回路装置。
4. 前記プログラミング可能な素子（Ｆ）は電気フューズを有する、請求項１から３までのいずれか１項記載の回路装置。

Images