JP3629175B2 - 電源供給制御装置 - Google Patents
電源供給制御装置 Download PDFInfo
- Publication number
- JP3629175B2 JP3629175B2 JP2000031403A JP2000031403A JP3629175B2 JP 3629175 B2 JP3629175 B2 JP 3629175B2 JP 2000031403 A JP2000031403 A JP 2000031403A JP 2000031403 A JP2000031403 A JP 2000031403A JP 3629175 B2 JP3629175 B2 JP 3629175B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- self
- cutoff
- main fet
- overheated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、電源と負荷との間の電源供給ラインに流れる電流が、正常時に流れる電流値よりも大きい過電流であるか否かを検出し過電流であるときに負荷への電流供給を半導体スイッチによりオン、オフさせる電源供給制御装置に関する。
【0002】
【従来の技術】
図5および図6は、メカニカルリレーとヒューズを用いる代わりに、半導体スイッチとしてFETを使用しかつ複数の負荷に電源を分配して供給するようにした従来の電源供給装置をそれぞれ示している。
図5に示す電源供給装置にあっては、電源Vには1つの負荷L1〜L3をそれぞれ有する3つの負荷回路が並列に接続されており、電源Vと3つの負荷回路の接続点との間の電源供給ラインにはシャント抵抗SRとFET20が直列に接続されている。そして、シャント抵抗SRの両端の電位差に基づきマイコン18が電源供給ラインの電流が過電流であるか否かを判別し、この判別結果に応じて駆動回路19がFET20をオン、オフ制御し、これによって、各負荷回路に供給される電流がオン、オフ制御される。
一方、図6に示す電源供給装置にあっては、図5のFET20と同様に電流をオン、オフ制御するFET21〜23が3つの負荷回路の各々に1個ずつ設けてあり、図5のものと同様に図示していないマイコンが過電流であるか否かを判別し、この判別結果に応じて図示していない複数の駆動回路が対応するFET21〜23を個別にオン、オフ制御し、これによって、各負荷回路に供給される電流が個別にオン、オフ制御される。
【0003】
【発明が解決しようとする課題】
図5に示す上記電源供給装置では、1個のFET20で3つの負荷回路に供給される電流をオン、オフさせるので、そのFET20には3つの負荷L1〜L3に対応する大きな通電容量を持たせる必要がある。そのため、電源Vと各負荷L1〜L3との間の電源供給ラインの電線を太くする必要があり、軽量化が図れない。また、その電線を細くすると、FET20の遮断特性により細い電線が保護されなくなってしまい、また、FET20の通電容量を小さくすると、各負荷に十分な電流を供給できなくなってしまう。
一方、図6に示す上記電源供給装置では、3つの負荷回路の各々に設けたFET21〜23を個別に駆動する3つの駆動回路を設ける必要があり、回路規模が大きくなってコストが増大してしまう。
【0004】
本発明の目的は、電源供給ラインに細い電線を使用可能にしてコストの低減を図ると共に、回路規模の小型化および軽量化を図ることにある。
【0005】
【課題を解決するための手段】
請求項1に記載の発明における電源供給制御装置は、電源と複数の負荷との間にそれぞれ接続される複数の電源供給ラインと、該各電源供給ラインのそれぞれに接続し、各電源供給ラインに流れる電流をスイッチング制御する複数個の過熱自己遮断型半導体スイッチと、前記過熱自己遮断型半導体スイッチに並列に接続された複数個のリファレンス回路とからなり、前記複数の電源供給ラインに並列に接続した過熱自己遮断型半導体スイッチとリファレンス抵抗の直列回路で構成される複数のリファレンス回路の内の1つのリファレンス回路の過熱自己遮断型半導体スイッチのソース電圧と、前記複数個の過熱自己遮断型半導体スイッチのソース電圧とをそれぞれ比較し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より小さい間は正常電流の検出信号を出力し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より大きくなったとき、過電流の検出信号をそれぞれ出力する複数個の比較回路と、オン信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオンさせかつオフ信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオフさせる1つの駆動回路と、前記複数個の比較回路のいずれか1つが前記過電流の検出信号を出力したとき、前記駆動回路にオフ信号を出力すると共に、前記複数個の比較回路の全てから正常電流の検出信号が出力されると前記駆動回路へオン信号を出力する論理回路とを設けて構成したものである。
【0006】
このように構成することにより、請求項1に記載の発明によると、電源供給ラインに細い電線を使用可能にしてコストの低減を図ると共に、回路規模の小型化および軽量化を図ることができる。
また、複数の電源供給ラインに1個ずつ設けた複数個の過熱自己遮断型半導体スイッチの各ソース電圧とリファレンス回路の過熱自己遮断型半導体スイッチソース電圧とをそれぞれ比較し、複数個の比較回路のいずれか1つが過電流の検出信号を出力すると、論理回路から駆動回路へオフ信号が出力され、この駆動回路が複数の電源供給ラインに1個ずつ設けた複数個の過熱自己遮断型半導体スイッチを同時にオフさせると共に、複数個の比較回路の全てから正常電流の検出信号が出力されると、論理回路から駆動回路へオン信号が出力され、この駆動回路が複数の電源供給ラインに1個ずつ設けた複数個の過熱自己遮断型半導体スイッチを同時にオンさせる。これによって、1つの駆動回路で電源供給ラインに接続した複数個の過熱自己遮断型半導体スイッチをオン、オフさせることができる。 さらに、複数個の比較回路の全てが正常電流の検出信号を出力する状態に復帰すると、全ての電源供給ラインに接続した複数個の過熱自己遮断型半導体スイッチがオンになって全ての電源供給ラインに電流が流れる状態に復帰するので、メンテナンスフリーが可能なシステムを構築することができる。
【0007】
請求項2に記載の発明における電源供給制御装置は、リファレンス回路の過熱自己遮断型半導体スイッチを、電源供給ラインに接続される過熱自己遮断型半導体スイッチより少ない数のトランジスタで構成し、リファレンス回路のリファレンス抵抗を、電源供給ラインに接続される過熱自己遮断型半導体スイッチに所定の負荷電流が流れたときに電源供給ラインに接続される過熱自己遮断型半導体スイッチのドレイン・ソース間に発生する電圧と同じドレイン・ソース間電圧をリファレンス回路の過熱自己遮断型半導体スイッチのドレイン・ソース間に発生させる値に設定したものである。
このように構成することにより、請求項2に記載の発明によると、リファレンス回路にはトランジスタ数の比で分流された小さな電流が流れるので、リファレンス回路が小型になり、チップでの占有面積が小さくなる。これによって、チップの小型化を図れ、或いは、その占有面積が小さくなってできたスペースに機能や性能の向上を図れる付属の回路をチップの大きさを変えずに設けることができる。
【0008】
【発明の実施の形態】
以下、図面に基づいて本発明に係る実施の形態を説明する。
図1には、本発明に係る電源供給制御装置の一実施の形態が示されている。 この電源供給制御装置は、例えば、自動車等の車両においてバッテリ(12Vの直流電源)VBからヘッドライト、パワーシート用のモータ等の負荷に供給する電流を制御するものである。この電源供給制御装置のうち、図1の破線で示すブロックが電源供給装置1で、1個のチップで構成されており、その他の電子部品は、電源供給装置1の外部接続端子にそれぞれ接続されている。
【0009】
電源供給装置1は、負荷に供給する電流を制御するもので、1個の半導体チップとして構成されている。この電源供給制御装置1において○で示されているのは外部の素子を接続するための接続端子である。
すなわち、電源供給装置1の入力側端子CにはバッテリVBが接続され、出力側端子Eには負荷L1が接続されている。一方、スイッチング端子Bには、一端が接地され他端が抵抗R4を介してバッテリVBに接続されるスイッチSW1が接続されている。
また、入力側端子Cには、第1の過熱自己遮断型半導体スイッチQAのドレン側端子DAが接続されており、この第1の過熱自己遮断型半導体スイッチQAのソース側端子SAには出力側端子Eが接続されている。また、第1の過熱自己遮断型半導体スイッチQAには、ゲート側端子GAが設けられている。そして、この第1の過熱自己遮断型半導体スイッチQAは、バッテリVBと負荷L1との間に直列に接続されている。
【0010】
この第1の過熱自己遮断型半導体スイッチQAは、図2に示す如き構成を有している。すなわち、ドレン側端子DAには、メインFETQ1のドレンが接続されており、メインFETQ1のソースには、ソース側端子SAが接続されている。このメインFETQ1のゲートは、内部抵抗RA(例えば、10kΩ)を介してゲート側端子GAに接続されている。このゲート側端子GAとソース側端子SAとの間には、温度検知回路30が接続されている。この温度検知回路30は、メインFETQ1の温度を検出するためのもので、この温度検知回路30には、ラッチ回路31が接続されている。そして、この温度検知回路30は、メインFETQ1に所定電流より過大の電流が流れる等によってメインFETQ1の温度が所定温度(異常温度)以上になったときにラッチ回路31にオン信号を出力する機能を有している。そして、このラッチ回路31は、温度検知回路30からの信号を受けてオン信号を出力し続ける作用を有している。このラッチ回路31の出力端子には、過熱遮断用FETQ2のゲートが接続されており、メインFETQ1が過熱したことを温度検知回路30が検出したときにラッチ回路31を介して出力されるオン信号によって過熱遮断用FETQ2がオンし、メインFETQ1のゲート電圧を落としてメインFETQ1を遮断する。
【0011】
一方、第1の過熱自己遮断型半導体スイッチQAのソース側端子SAには、出力側端子Eを介して負荷L1が接続されている。この負荷L1への電力供給は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1によって行われている。
このようにして第1の過熱自己遮断型半導体スイッチQAは、負荷短絡等によって過電流が流れたときに、メインFETQ1が過熱して破壊されるのを防止するため、メインFETQ1の温度が規定値以上に上昇すると自らの作用で強制的にオフ(遮断)する過熱自己遮断機能を備えている。この第1の過熱自己遮断型半導体スイッチQAを構成しているメインFETQ1は、DMOS構造のNMOSFETで構成されている。
【0012】
また、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)には、ツェナーダイオードZD1のアノードが接続されており、このツェナーダイオードZD1のカソードには抵抗R7と抵抗R8の接続点が接続されている。また、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースに(ソース側端子SA)は、抵抗R5を介してコンパレータで構成される比較回路CMP1の(+)側入力端子と、コンパレータで構成される比較回路CMP4の(−)側入力端子がそれぞれ接続されている。このツェナーダイオードZD1は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲート・ソース間を電源電圧(12V)に保ってゲートに過電圧が印加されようとした場合に、これをバイパスさせるためのものである。
【0013】
また、入力側端子Cには、端子Hと端子Fが接続されている。この端子Hには、第2の過熱自己遮断型半導体スイッチQA2のドレンDが、端子Fには、第3の過熱自己遮断型半導体スイッチQA3のドレンDがそれぞれ接続されている。この第2の過熱自己遮断型半導体スイッチQA2と、第3の過熱自己遮断型半導体スイッチQA3は、図2に示すされる第1の過熱自己遮断型半導体スイッチQAと全く同一の構成を有している。すなわち、この第2の過熱自己遮断型半導体スイッチQA2と第3の過熱自己遮断型半導体スイッチQA3は、第1の過熱自己遮断型半導体スイッチQA同様、メインFETQ1と、このメインFETQ1のゲートに内部抵抗RAを介して接続されるゲート側端子GAとメインFETQ1のソースとに接続される温度検知回路30と、メインFETQ1のゲート・ソース間に接続される過熱遮断用FETQ2と、この過熱遮断用FETQ2のゲートに接続され温度検知回路30のメインFETQ1の過熱状態の検出によって温度検知回路30から出力される検出信号を受けて過熱遮断用FETQ2にオン信号を出力し続けるラッチ回路とによって構成されている。
【0014】
また、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソースには、一端が接地された負荷L2が接続されている。したがって、この第2の過熱自己遮断型半導体スイッチQA2は、バッテリVBと負荷L2との間に直列に接続されている。この負荷L2への電力供給は、第2の過熱自己遮断型半導体スイッチQA2のメインFETQによって行われている。
このようにして第2の過熱自己遮断型半導体スイッチQA2は、負荷短絡等によって第2の過熱自己遮断型半導体スイッチQA2に過電流が流れたときに、メインFETQが過熱して破壊されるのを防止するため、メインFETQの温度が規定値以上に上昇すると自らの作用で強制的にオフ(遮断)する過熱自己遮断機能を備えている。この第2の過熱自己遮断型半導体スイッチQA2を構成しているメインFETQは、DMOS構造のNMOSFETで構成されている。
【0015】
さらに、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソースには、一端が接地された負荷L3が接続されている。したがって、この第3の過熱自己遮断型半導体スイッチQA3は、バッテリVBと負荷L3との間に直列に接続されている。この負荷L2への電力供給は、第3の過熱自己遮断型半導体スイッチQA3のメインFETQによって行われている。
【0016】
このようにして第3の過熱自己遮断型半導体スイッチQA3は、負荷短絡等によって第3の過熱自己遮断型半導体スイッチQA3に過電流が流れたときに、メインFETQが過熱して破壊されるのを防止するため、メインFETQの温度が規定値以上に上昇すると自らの作用で強制的にオフ(遮断)する過熱自己遮断機能を備えている。この第2の過熱自己遮断型半導体スイッチQA3を構成しているメインFETQは、DMOS構造のNMOSFETで構成されている。
【0017】
第1の過熱自己遮断型半導体スイッチQAのドレン側端子DAには、第4の過熱自己遮断型半導体スイッチQBのドレン側端子DBと、第5の過熱自己遮断型半導体スイッチQCのドレン側端子DCが接続されている。そして、この第4の過熱自己遮断型半導体スイッチQBのソース側端子SBには出力側端子Jが、また、第5の過熱自己遮断型半導体スイッチQCのソース側端子SCには出力側端子Kが接続されている。また、第4の過熱自己遮断型半導体スイッチQBには、ゲート側端子GBが、第5の過熱自己遮断型半導体スイッチQCには、ゲート側端子GCが設けられている。
【0018】
この第4の過熱自己遮断型半導体スイッチQBは、図3に示す如き構成を有しており、この第4の過熱自己遮断型半導体スイッチQBは、図2に図示の第1の過熱自己遮断型半導体スイッチQAと同一の構成となっている。すなわち、ドレン側端子DBには、メインFETQ3のドレンが接続されており、メインFETQ3のソースには、ソース側端子SBが接続されている。このメインFETQ3のゲートは、内部抵抗RB(例えば、10kΩ)を介してゲート側端子GBに接続されている。このゲート側端子GBとソース側端子SBとの間には、温度検知回路40が接続されている。この温度検知回路40は、メインFETQ3の温度を検出するためのもので、この温度検知回路40には、ラッチ回路41が接続されている。そして、この温度検知回路40は、メインFETQ3に所定電流より過大の電流が流れる等によってメインFETQ3の温度が所定温度(異常温度)以上になったときにラッチ回路41にオン信号を出力する機能を有している。そして、このラッチ回路41は、温度検知回路40からの信号を受けてオン信号を出力し続ける作用を有している。さらに、このラッチ回路41の出力端子には、過熱遮断用FETQ4のゲートが接続されており、メインFETQ3が過熱したことを温度検知回路40が検出したときは、ラッチ回路41を介して出力されるオン信号によって過熱遮断用FETQ4をオンし、メインFETQ3のゲート電圧を落としてメインFETQ3を遮断する。
【0019】
一方、第4の過熱自己遮断型半導体スイッチQBのソース側端子SBには、出力側端子Jを介して第1のリファレンス抵抗Rr1が接続されており、この第1のリファレンス抵抗Rr1の他端は接地されている。そして、このメインFETQ3と第1のリファレンス抵抗Rr1とによって第1のリファレンス回路が構成されている。この第1のリファレンス回路は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と負荷L1との直列回路に並列に接続されている。
【0020】
この第1のリファレンス回路は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1をオンして負荷L1に電流を流し、この負荷L1に正常に電流が流れている状態のときに第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)に発生する電圧(又は、第2の過熱自己遮断型半導体スイッチQA2のメインFETQをオンして負荷L2に電流を流し、この負荷L2に正常に電流が流れている状態のときに第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース(ソース側端子SA2)に発生する電圧、あるいは第3の過熱自己遮断型半導体スイッチQA3のメインFETQをオンして負荷L3に電流を流し、この負荷L3に正常に電流が流れている状態のときに第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース(ソース側端子SA3)に発生する電圧)と同じ電圧(基準電圧)を、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース(ソース側端子SB)に常時発生させる作用を有している。
【0021】
このように、この第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース(ソース側端子SB)には、第1の過熱自己遮断型半導体スイッチQAのソース側端子SAに接続される負荷L1(第2の過熱自己遮断型半導体スイッチQA2のソース側端子SA2に接続される負荷L2、第3の過熱自己遮断型半導体スイッチQA3のソース側端子SA3に接続される負荷L3)の状態の変化に拘わらず、常に一定したソース電圧が発生するようになっている。この第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(又は、第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、あるいは第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)に電流が過大に流れたときに、このメインFETQ1のソース(ソース側端子SA)に発生する(又は、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース(ソース側端子SA2)、あるいは第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース(ソース側端子SA)に発生する)ソース電圧と比較して負荷L1(又は負荷L2、あるいは負荷L3)に過電流が流れたことを検出するための第1の基準電圧である。
【0022】
また、第4の過熱自己遮断型半導体スイッチQBは、メインFETQ3のソースに接続される第1のリファレンス抵抗Rr1の短絡等によって第4の過熱自己遮断型半導体スイッチQBのメインFETQ3に過電流が流れたときに、このメインFETQ3が過熱して破壊されるのを防止するため、このメインFETQ3の温度が規定値以上に上昇すると自らの作用で強制的にオフ(遮断)する過熱自己遮断機能を備えている。この第4の過熱自己遮断型半導体スイッチQBを構成しているメインFETQ3は、DMOS構造のNMOSFETで構成されている。
【0023】
また、第5の過熱自己遮断型半導体スイッチQCは、図4に示す如き構成を有しており、この第5の過熱自己遮断型半導体スイッチQCは、図2に図示の第1の過熱自己遮断型半導体スイッチQAと同一の構成となっている。すなわち、ドレン側端子DCには、メインFETQ5のドレンが接続されており、メインFETQ5のソースには、ソース側端子SCが接続されている。このメインFETQ5のゲートは、内部抵抗RC(例えば、10kΩ)を介してゲート側端子GCに接続されている。このゲート側端子GCとソース側端子SCとの間には、温度検知回路50が接続されている。この温度検知回路50は、メインFETQ5の温度を検出するためのもので、この温度検知回路50には、ラッチ回路51が接続されている。そして、この温度検知回路50は、メインFETQ5に所定電流より過大の電流が流れる等によってメインFETQ5の温度が所定温度(異常温度)以上になったときにラッチ回路51にオン信号を出力する機能を有している。そして、このラッチ回路51は、温度検知回路50からの信号を受けてオン信号を出力し続ける作用を有している。さらに、このラッチ回路51の出力端子には、過熱遮断用FETQ6のゲートが接続されており、温度検知回路50によってメインFETQ5が過熱したことを検出したときは、ラッチ回路51を介して出力されるオン信号によって過熱遮断用FETQ6をオンし、メインFETQ5のゲート電圧を落としてメインFETQ5を遮断する。
【0024】
一方、第5の過熱自己遮断型半導体スイッチQCのソース側端子SCには、出力側端子Kを介して第2のリファレンス抵抗Rr2が接続されており、この第2のリファレンス抵抗Rr2の他端は接地されている。そして、このメインFETQ5と第2のリファレンス抵抗Rr2とによって第2のリファレンス回路が構成されている。この第2のリファレンス回路は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と負荷Lとの直列回路に並列に接続されている。 この第2のリファレンス回路は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1をオンして負荷L1に電流を流し、この負荷L1に正常に電流が流れている状態のときに第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)に発生する電圧と同じ電圧(基準電圧)を、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース(ソース側端子SC)に常時発生させる作用を有している。すなわち、この第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース(ソース側端子SC)には、第1の過熱自己遮断型半導体スイッチQAのソース側端子SAに接続される負荷Lの状態の変化に拘わらず、常に一定したソース電圧が発生するようになっている。
【0025】
この第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース電圧は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1がオンしているにも拘わらず、負荷L1に電流が流れないか過少な電流が流れたとき(負荷断線等の場合)に、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1に流れる電流量が、第2の所定値より過小に流れたときに、このメインFETQ1のソース電圧と比較して負荷L1に電流が過少に流れたことを検出するための第2の基準電圧である。
【0026】
このように第5の過熱自己遮断型半導体スイッチQCは、メインFETQ5のソースに接続される第2のリファレンス抵抗Rr2の短絡等によって第5の過熱自己遮断型半導体スイッチQCのメインFETQ5に過電流が流れたときに、このメインFETQ5が過熱して破壊されるのを防止するため、このメインFETQ5の温度が規定値以上に上昇すると自らの作用で強制的にオフ(遮断)する過熱自己遮断機能を備えている。この第5の過熱自己遮断型半導体スイッチQCを構成しているメインFETQ5は、DMOS構造のNMOSFETで構成されている。
【0027】
また、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)と、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3と、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5は、複数のトランジスタで構成されており、このメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)、メインFETQ2、メインFETQ3を構成するトランジスタ数の比は、
メインFETQ1>メインFETQ3
メインFETQ1>メインFETQ5
となっている。具体的には、例えば、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3、および第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)と第5の過熱自己遮断型半導体スイッチQCのメインFETQ5の各トランジスタ数の比は1000:1に設定してある。
【0028】
そして、第1のリファレンス抵抗Rr1は、例えば第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)に5Aの負荷電流(ドレイン電流)が流れたとき、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3に5mAのドレイン電流が流れ、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)のドレイン・ソース間電圧Vdsと同じドレイン・ソース間電圧を第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のドレイン・ソース間に発生させるようにような値に設定してある。
また、第2のリファレンス抵抗Rr2は、例えば第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)に5Aの負荷電流が流れたとき、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5に5mAのドレイン電流が流れ、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)のドレイン・ソース間電圧Vdsと同じドレイン・ソース間電圧を第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のドレイン・ソース間に発生させるようにような値に設定してある。
【0029】
したがって、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)のゲート・ソース間電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のゲート・ソース間電圧とは、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)に接続される負荷L1(負荷L2、負荷L3)が正常である限り、一致した値となる。同様に、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)のゲート・ソース間電圧と第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のゲート・ソース間電圧とは、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)に接続される負荷Lが正常である限り、一致した値となる。
【0030】
第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートと、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のゲートと、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のゲートとは、抵抗R7と抵抗R8の直列回路を介して駆動回路2に接続されており、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのゲートと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのゲートとは、端子Iを介して、端子Iに接続される抵抗R7と抵抗R8の直列回路を介して駆動回路2に接続されている。したがって、この駆動回路2から出力されるゲート信号によって第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのゲートと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのゲートと、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3と、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5とは、同時にオン・オフするようになっている。
【0031】
コンパレータで構成される比較回路CMP1の(+)側入力端子には、抵抗R5を介して第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)が、比較回路CMP1の(−)側入力端子には、抵抗R6を介して第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース(ソース側端子SB)が接続されている。
また、コンパレータで構成される比較回路CMP2の(+)側入力端子には、第2の過熱自己遮断型半導体スイッチQA2のソース側端子SA2が、比較回路CMP2の(−)側入力端子には、出力側端子Jを介して第4の過熱自己遮断型半導体スイッチQBのソース側端子SBが接続されている。
さらに、コンパレータで構成される比較回路CMP3の(+)側入力端子には、第3の過熱自己遮断型半導体スイッチQA3のソース側端子SA3が、比較回路CMP3の(−)側入力端子には、出力側端子Jを介して第4の過熱自己遮断型半導体スイッチQBのソース側端子SBが接続されている。
この比較回路CMP1、比較回路CMP2、比較回路CMP3の出力端子には、例えば、1つのNOR回路で構成される論理回路5が接続されており、この論理回路5の出力端子には、駆動回路2が接続されている。
【0032】
この論理回路5は、比較回路CMP1、比較回路CMP2、比較回路CMP3のいずれか1つの比較回路でも過電流を検出し、過電流検出信号であるLow信号を出力すると、論理回路5から駆動回路2へオフ信号(Low信号)が出力され、駆動回路2から出力されるゲート信号がオフとなり、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と、第2の過熱自己遮断型半導体スイッチQA2のメインFETQと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQをオフすると共に、駆動回路2から出力されるゲート信号によって駆動している第4の過熱自己遮断型半導体スイッチQBのメインFETQ3と、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5も同時にオフすることになる。
【0033】
また、コンパレータで構成される比較回路CMP4の(+)側入力端子には、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース(ソース側端子SC)が、比較回路CMP4の(−)側入力端子には、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)が接続されている。
【0034】
比較回路CMP1は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)に誘起される電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースに誘起される電圧とを比較して第1の過熱自己遮断型半導体スイッチQAのメインFETQ1に接続される負荷L1に過大電流が流れるのを検出するためのもので、第1の比較回路を構成している。
すなわち、比較回路CMP1の出力は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧とを比較し、その差が過電流判定値以下である間(第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)の電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位以上である間)はHiが出力され、その差が過電流判定値より大きくなると(第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)の電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位より小さくなると)反転してLowが出力され、過大電流が流れたと判定する。
【0035】
比較回路CMP2は、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース(ソース側端子SA2)に誘起される電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースに誘起される電圧とを比較して第2の過熱自己遮断型半導体スイッチQA2のメインFETQに接続される負荷L2に過大電流が流れるのを検出するためのもので、第2の比較回路を構成している。
すなわち、比較回路CMP2の出力は、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧とを比較し、その差が過電流判定値以下である間(第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース(ソース側端子SA2)の電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位以上である間)はHiが出力され、その差が過電流判定値より大きくなると(第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース(ソース側端子SA2)の電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位より小さくなると)反転してLowが出力され、過大電流が流れたと判定する。
【0036】
比較回路CMP3は、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース(ソース側端子SA3)に誘起される電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースに誘起される電圧とを比較して第3の過熱自己遮断型半導体スイッチQA3のメインFETQに接続される負荷L3に過大電流が流れるのを検出するためのもので、第3の比較回路を構成している。
すなわち、比較回路CMP3の出力は、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧とを比較し、その差が過電流判定値以下である間(第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース(ソース側端子SA3)の電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位以上である間)はHiが出力され、その差が過電流判定値より大きくなると(第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース(ソース側端子SA3)の電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位より小さくなると)反転してLowが出力され、過大電流が流れたと判定する。
【0037】
また、比較回路CMP4は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)に誘起される電圧と第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソースに誘起される電圧とを比較して第1の過熱自己遮断型半導体スイッチQAのメインFETQ1に電流が所定量流れているか(過小電流となっていないか)を検出するためのもので、第4の比較回路を構成している。
すなわち、比較回路CMP4の出力は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧と第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース電圧とを比較し、その差が過小電流判定値以下である間(第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧が第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース電圧よりも低い値である間)はHiが出力され、その差が過小電流判定値より大きくなると(第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧が第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース電圧より高くなると)反転してLowが出力され過小電流になったと判定する。
【0038】
一方、電源供給制御装置1の入力側端子Cには、PNPトランジスタTr1のエミッタが接続されており、このPNPトランジスタTr1のコレクタには、抵抗R1と抵抗R3と抵抗R2の直列回路が接続されており、抵抗R2の他端は接地されている。そして、比較回路CMP1の(+)側入力端子は、抵抗R1と抵抗R3の接続点にダイオードD1を介して接続されており、比較回路CMP1の(−)側入力端子は、抵抗R3と抵抗R2の接続点にダイオードD2を介して接続されている。したがって、比較回路CMP1の(+)側入力端子には、バッテリVBから供給される電源電圧を、抵抗R1と、抵抗R3とR2の合成抵抗とによって分圧した電圧が、比較回路CMP1の(−)側入力端子には、抵抗R1と抵抗R3の合成抵抗と、R2とによって分圧した電圧がそれぞれ印加されるように構成されている。
このPNPトランジスタTr1と、抵抗R1、抵抗R3、抵抗R2と、ダイオードD1、ダイオードD2によって、短絡等の異常により第1の過熱自己遮断型半導体スイッチQAのメインFETQ1がオンからオフになった後に、この第1の過熱自己遮断型半導体スイッチQAのメインFETQ1をオンに復帰させるための復帰回路を構成している。この復帰回路は、エミッタがバッテリVB側の出力端子に、ベースが抵抗R10を介してスイッチSW1側の入力端子にそれぞれ接続されたトランジスタTr1と、そのコレクタとグランドの間に直列接続された抵抗R1、抵抗R3、抵抗R2と、抵抗R1に流れる電流を比較回路CMP1の(+)端子側へ通すダイオードD1と、抵抗R1、抵抗R3に流れる電流を比較回路CMP1の−端子側へ通すダイオードD2とからなる。この抵抗R1の抵抗値は、スイッチSW1をオンにしてトランジスタTr1がオンになると、抵抗R1、抵抗R3の接続点の電位V1がバッテリの60〜80%程度で、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)の電位が抵抗R5での前記電圧降下分だけ下がった電圧V3(ダイオードD1のカソード側電位)より大きい値になるように設定されている。
【0039】
さらに、比較回路CMP1の(+)側入力端子には、抵抗R9を介してダイオードD3のアノードが接続されており、このダイオードD3のカソードには駆動回路2のゲート信号出力端子が接続されている。
比較回路CMP1の出力端子は、論理回路5に接続されると共に駆動回路2に接続されており、比較回路CMP1の判定結果が論理回路5に入力されると共に駆動回路2に入力されるようになっている。この駆動回路2には、チャージポンプ回路3で昇圧された電圧VP(例えば、VP=VB+5V)が印加されており、駆動回路2は、比較回路CMP1から出力されているHiの信号と、論理回路5スイッチから出力されているHiの信号と、スイッチSW1をオンすることによってスイッチ側から入力されるオン信号の入力とによって、駆動回路2のソース側トランジスタ2aがオンしてシンク側トランジスタ2bがオフし、電圧VPの駆動信号を抵抗R8、抵抗R7を介して第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートと、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのゲートと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのゲートのそれぞれに出力し、これによって第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と、第2の過熱自己遮断型半導体スイッチQA2のメインFETQと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQをオンするようになっている。この駆動回路2は、比較回路CMP1からHiの信号が入力されている間(Lowの信号が出力されない限り)、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートと、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのゲートと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのゲートのそれぞれにオン信号を出力し続ける。
【0040】
この駆動回路2は、比較回路CMP1、比較回路CMP2、比較回路CMP3のいずれかの比較回路が反転して論理回路5からLow信号が入力されると、駆動回路2のソース側トランジスタ2aがオフしシンク側トランジスタ2bがオンし、駆動回路2からの出力がLowとなって第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートと、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのゲートと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのゲートのそれぞれににオフ信号を出力し、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と、第2の過熱自己遮断型半導体スイッチQA2のメインFETQと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのそれぞれをオフする。
【0041】
この比較回路CMP1は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧よりも大きいとき、すなわち、メインFETQ1に過大電流が流れていないときは、出力端子から常時Hiの信号を論理回路5を介して駆動回路2に出力しており、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧よりも小さくなったとき、すなわち、メインFETQ1に過大電流が流れると、比較回路CMP1の出力がHiからLowに反転し、論理回路5の出力端子から駆動回路2にLowの信号が出力される。
また、比較回路CMP2は、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース電圧が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧よりも大きいとき、すなわち、第2の過熱自己遮断型半導体スイッチQA2のメインFETQに過大電流が流れていないときは、出力端子から常時Hiの信号を論理回路5を介して駆動回路2に出力しており、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース電圧が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧よりも小さくなったとき、すなわち、第2の過熱自己遮断型半導体スイッチQA2のメインFETQに過大電流が流れると、比較回路CMP2の出力がHiからLowに反転し、論理回路5の出力端子から駆動回路2にLowの信号が出力される。
さらに、比較回路CMP3は、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース電圧が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧よりも大きいとき、すなわち、第3の過熱自己遮断型半導体スイッチQA3のメインFETQに過大電流が流れていないときは、出力端子から常時Hiの信号を論理回路5を介して駆動回路2に出力しており、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース電圧が第2の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧よりも小さくなったとき、すなわち、第3の過熱自己遮断型半導体スイッチQA3のメインFETQに過大電流が流れると、比較回路CMP3の出力がHiからLowに反転し、論理回路5の出力端子から駆動回路2にLowの信号が出力される。
【0042】
すなわち、比較回路CMP1の出力は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧とを比較し、その差が過電流判定値以下である間(第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースの電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位以上である間)はHiの信号が出力され、その差が過電流判定値より大きくなると(第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースの電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位より小さくなると)反転してLowの信号が出力され、過大電流が流れたと判定する。
また、比較回路CMP2の出力は、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソース電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧とを比較し、その差が過電流判定値以下である間(第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソースの電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位以上である間)はHiの信号が出力され、その差が過電流判定値より大きくなると(第2の過熱自己遮断型半導体スイッチQA2のメインFETQのソースの電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位より小さくなると)反転してLowの信号が出力され、過大電流が流れたと判定する。
さらに、比較回路CMP3の出力は、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソース電圧と第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧とを比較し、その差が過電流判定値以下である間(第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソースの電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位以上である間)はHiの信号が出力され、その差が過電流判定値より大きくなると(第3の過熱自己遮断型半導体スイッチQA3のメインFETQのソースの電位が第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電位より小さくなると)反転してLowの信号が出力され、過大電流が流れたと判定する。
【0043】
したがって、比較回路CMP1、比較回路CMP2、比較回路CMP3のすべての比較回路の出力から論理回路5を介して駆動回路2にHiが入力されているときは、駆動回路2からは第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのそれぞれをオンするゲート信号(Hiの信号)が出力される。そして、比較回路CMP1、比較回路CMP2、比較回路CMP3のいずれかの比較回路の出力がHiからLowに反転し、比較回路CMP1、比較回路CMP2、比較回路CMP3のいずれかの比較回路の出力から論理回路5を介して駆動回路2にLowが入力され、駆動回路2にLowの信号が入力されると駆動回路2からは第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQをオフするゲート信号(Lowの信号)が出力され、駆動回路2は、比較回路CMP1、比較回路CMP2、比較回路CMP3のいずれかの比較回路から出力される比較結果に基づいて第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのオン・オフを行うようにしている。
【0044】
駆動回路2は、比較回路CMP1、比較回路CMP2、比較回路CMP3の全ての比較回路の出力から論理回路5を介して駆動回路2にHiが入力されているときは、駆動回路2からはHiの信号が第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQの各ゲートに出力されている。いま、比較回路CMP1、比較回路CMP2、比較回路CMP3のいずれかの出力が反転して、Lowの信号が論理回路5に入力されると、論理回路5の出力は、HiからLowに反転する。そして、駆動回路2には、Lowの信号が入力される。
論理回路5からLowの信号が入力された駆動回路2は、ソース側トランジスタ2aがオフし、シンク側トランジスタ2bがオンし、駆動回路2からの出力がLowとなって第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートと、第2の過熱自己遮断型半導体スイッチQA2のメインFETQのゲートと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのゲートのそれぞれににオフ信号を出力し、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と、第2の過熱自己遮断型半導体スイッチQA2のメインFETQと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのそれぞれをオフする。このとき、ゲートを同じにしている第4の過熱自己遮断型半導体スイッチQBのメインFETQ3と、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5もそれぞれオフする。
また、比較回路CMP4の出力端子は、外部への出力端子Mに接続されており、比較回路CMP4によって判定された結果は、出力端子Mに接続される回路によって利用される。
【0045】
起動時、スイッチSW1を投入すると、PNPトランジスタTr1がオンし、電源電圧VB(12V)を抵抗R1と(抵抗R3+抵抗R2)とによって分圧された電圧値(例えば、電源電圧の60%〜80%)が比較回路CMP1の(+)側端子に印加されるようになっている。比較回路CMP1の(−)側端子には、(抵抗R1+抵抗R3)と抵抗R2とによって分圧された電圧値(例えば、電源電圧の20%〜40%)が印加されるようになっている。この抵抗R3は小さい抵抗値のものが使用されており、抵抗R1の抵抗値と(抵抗R3+抵抗R2)の抵抗値の差は微差である。
【0046】
スイッチSW1をオンし、PNPトランジスタTr1のオンによって、電源電圧VB(12V)を抵抗R1と(抵抗R3+抵抗R2)とで分圧した電圧が比較回路CMP1の(+)側入力端子と比較回路CMP1の(−)側入力端子に印加され、比較回路CMP1の(+)側入力端子に印加される電圧が比較回路CMP1の(−)側入力端子に印加される電圧よりも大きいため、比較回路CMP1の出力はHiとなり、論理回路5を介して駆動回路2を駆動し、駆動回路2からはゲート駆動信号Hiが出力される。このゲート駆動信号Hiは、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートに(負荷L2、負荷L3が接続されているときは、第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのゲートにも)印加され、この第1の過熱自己遮断型半導体スイッチQAのメインFETQ1(第2の過熱自己遮断型半導体スイッチQA2のメインFETQ、第3の過熱自己遮断型半導体スイッチQA3のメインFETQ)をオンする。このゲート駆動信号は同時に第4の過熱自己遮断型半導体スイッチQBのメインFETQ3、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5をオンする。
【0047】
いま、負荷L1側に短絡等のデットショートが生じると、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のドレイン・ソース間の電圧Vdsは大きくなり(第1の過熱自己遮断型半導体スイッチQAのメインFETQ1がオンしている限りドレイン・ソース間の電圧が大きくなり)、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のオン抵抗と、短絡電流で決まるところで安定する。第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース(ソース側端子SB)の方は、連続でオンしている状態では正常であれば第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース(ソース側端子SB)に比べて第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース(ソース側端子SA)の方が高いように第1のリファレンス抵抗Rr1が設定してあるので、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースの方は下がってくる。通常オンしているときには、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のドレイン・ソース間の電圧Vds(0.5V位)であるから、抵抗R1、抵抗R3、抵抗R2による分圧電圧よりも第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースとも高い(電源電圧に近くなってくる)。この抵抗R1、抵抗R3、抵抗R2による分圧電圧は、ダイオードD1、ダイオードD2でカットされてしまい、比較回路CMP1の(+)側入力端子、(−)側入力端子には無関係になってくる。すなわち、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの値が直接比較回路CMP1の(+)側入力端子、(−)側入力端子に入っている。
【0048】
一方、比較回路CMP1の(+)側入力端子に、抵抗R9、ダイオードD3という回路が接続されており、この回路のダイオードD3のカソードがゲート信号出力端子に繋がっている。配線が正常の状態では、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートはオンするから、このダイオードD3のカソードはかなり高い電圧になっている。したがって、ダイオードD3はカットオフされて、抵抗R9とダイオードD3の直列回路には電流が流れない。したがって、抵抗R5、抵抗R6には電流が全然流れなくて、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースと第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースの電圧が直接比較回路CMP1の(+)側入力端子、(−)側入力端子に入力されている。このとき、配線が正常(デッドショートでない)の場合は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースに比べて第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースが小さくなるように第1のリファレンス抵抗Rr1を設定してあるので比較回路CMP1の出力はHiになっている。
【0049】
この状態で第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースと負荷L1間で短絡が発生すると、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1側には、大電流が流れて、この第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のオン抵抗に大電流がかかり、ドレイン・ソース間の電位差が大きくなる。ところが第4の過熱自己遮断型半導体スイッチQBのメインFETQ3の方は、第1のリファレンス抵抗Rr1によって固定されているので、相変わらずコンスタントである。したがって、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースに対して第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースの方が下がってくる。すると、比較回路CMP1は反転し、比較回路CMP1の出力はLowになって第1の過熱自己遮断型半導体スイッチQAのメインFETQ1を遮断しようとする。
【0050】
この第1の過熱自己遮断型半導体スイッチQAのメインFETQ1を遮断しようとすると、駆動回路2のソース側のトランジスタ2aがオフして、シンク側のトランジスタ2bがオンする。そのために、抵抗R9とダイオードD3の直列回路のダイオードD3のカソード側が接地されるから、抵抗R9とダイオードD3の直列回路に電流が流れる。この電流は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースから抵抗R5を通って、抵抗R9を通って、ダイオードD3を通ってアースに落ちるというように流れる。すると、抵抗R5に電流が流れてることによって、この抵抗R5による電圧ドロップが生じる。この電圧ドロップのため、比較回路CMP1の(+)側入力端子は第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースよりも抵抗R5の電圧ドロップ分だけ下がる。これがヒステリシスである。
【0051】
第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースに比べて第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースの方が一旦低くなると、比較回路CMP1が反転して駆動回路2のLowの信号が入力され駆動回路2をオフしようとする。この駆動回路2を一旦停止すると、駆動回路2のソース側のトランジスタ2aがオフして、シンク側のトランジスタ2bがオンするため、抵抗R9とダイオードD3の直列回路に電流が流れて、比較回路CMP1の(+)側入力端子は実際の第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースよりも低い電圧になる。したがって、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースが若干起き上がってフラフラしても比較回路CMP1は安定してオフしている。すなわち、抵抗R9とダイオードD3がヒステリシス回路を構成している。
【0052】
この状態で、今度は、駆動回路2がオフするから第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3はオフの方向に移行する。まず、ドレイン・ソース間の電圧がどっちも段々と広がっていく。このドレイン・ソース間電圧が広がっていくと、それに引っ張られてゲートの中のCGDの容量が充電されていき、充電されながら引っ張られて第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3の真のゲート・ソース間の電圧が大きくなって電流は一時増える。
しかし、メインFETQ1、メインFETQ3のドレイン・ソース間の電圧は無限に大きくなれないから、電源電圧(12V)より少しオーバーしたところで飽和し、それ以上は引っ張り効果がなくなって、ゲートの放電回路で第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のゲートチャージがどんどん抜けてきて、ソースに対してゲート電圧が下がってくる。そのために、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3の電流が減っていくと同時に、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3共にドレイン・ソース間の電圧がどんどん大きくなっていく。
【0053】
このように第1の過熱自己遮断型半導体スイッチQAのメインFETQ1に流れる電流が減っていくから、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース側は接地に近くなっていく。すると、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースは電源電圧を抵抗R1、抵抗R3、抵抗R2で分圧した電圧よりも低くなる。この結果、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース、第4の過熱自己遮断型半導体スイッチQBのメインFETQ3のソースは比較回路CMP1の(−)側入力端子、(+)側入力端子に信号が送れなくなってしまう。
【0054】
このような状態になると、今度は、電源電圧を抵抗R1、抵抗R3、抵抗R2で分圧した電圧が比較回路CMP1の(+)側入力端子、(−)側入力端子に印加されることになる。すると、比較回路CMP1の(+)側入力端子に印加される抵抗R1、抵抗R3、抵抗R2による分圧電圧は、(−)側入力端子に印加される抵抗R1、抵抗R3、抵抗R2による分圧電圧に比べて、抵抗R3の電圧ドロップ分だけ高くなっており、比較回路CMP1の出力は反転し、確実にHiになる。この比較回路CMP1の出力Hiになると、再び駆動回路2がオンし、ゲート信号を第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートに送り、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1をオンする。これによって負荷Lに電流が流れる。このような繰り返しを行う。
【0055】
ON/OFF計数回路4は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のゲートがオフで、駆動回路2がオフの状態、すなわち、駆動回路2のシンクのトランジスタ2bがオンになっているときに、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソースがグランドよりも高い電圧(5V)になっているときが有り、そのような状態に作動するものである。具体的には、CR積分回路を用いており、コンデンサC1はこのCR積分回路のコンデンサである。
【0056】
一方、第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース電圧の方は、連続でオンしている状態では、正常であれば第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース電圧に比べて第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧の方が高いように第2のリファレンス抵抗Rr2の抵抗値が設定してあるので、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧の方は上ってくる。第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧が上ってきて、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のソース電圧が第5の過熱自己遮断型半導体スイッチQCのメインFETQ5のソース電圧よりも大きくなったとき、すなわち、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1に流れる電流が過小電流(無電流)になると比較回路CMP4の出力がLowからHiに反転する。
駆動回路2は、論理回路5からオフ信号(Low信号)が出力されると、ソース側トランジスタ2aがオフしてシンク側トランジスタ2bがオンし、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と、第2の過熱自己遮断型半導体スイッチQA2のメインFETQと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQのそれぞれをオフするようになっている。
本実施の形態における電源供給制御装置においては、3つの電源供給ライン6、7、8に1個ずつ第1の過熱自己遮断型半導体スイッチQAのメインFETQ1と、第2の過熱自己遮断型半導体スイッチQA2のメインFETQと、第3の過熱自己遮断型半導体スイッチQA3のメインFETQを設けてあるので、各メインFETには各電源供給ライン6、7、8に対応する通電容量だけを持たせてあればよい。そのため、各電源供給ライン6、7、8に細い電線を使用しても電線が十分に保護される。
また、3つの電源供給ライン6、7、8に1個ずつ設けたそれぞれのメインFETの各ソース電圧と第3の過熱自己遮断型半導体スイッチQBのメインFETQ3のソース電圧とをそれぞれ比較し、それぞれ比較回路CMP1、比較回路CMP2、比較回路CMP3のいずれか1つが過電流の検出信号であるLowの信号を出力すると、論理回路5から駆動回路2へオフ信号(Low信号)が出力され、この駆動回路2がそれぞれのメインFETを同時にオフさせる。また、比較回路CMP1、比較回路CMP2、比較回路CMP3の全てから正常電流の検出信号であるHiの信号が出力されると、論理回路5から駆動回路2へオン信号(Hi信号)が出力され、この駆動回路2がそれぞれのメインFETを同時にオンさせる。これによって、1つの駆動回路2で3つのメインFETをオン、オフさせることができる。
さらに、これら比較回路CMP1、比較回路CMP2、比較回路CMP3の全ての出力がHiの信号を出力する状態に復帰すると、これらメインFETの全てがオンして3つの電源供給ライン6、7、8の全てに電流が流れる状態に復帰するので、メンテナンスフリーが可能なシステムを構築することができる。
【0057】
なお、本実施の形態においては、ON/OFF計数回路4が、1つのチップ上に設けられている。このON/OFF計数回路4は、ピンチオフ領域での動作において、ドレイン電流が小さいと第1の過熱自己遮断型半導体スイッチQAのメインFETQ1での発熱量が少ないので、過熱遮断に至るまでに時間が長くかかってしまう。そこで、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のオン、オフ動作を所定時間(例えば1秒程度)行ったとき第1の過熱自己遮断型半導体スイッチQAのメインFETQ1を過熱遮断する。その所定時間は、第1の過熱自己遮断型半導体スイッチQAのメインFETQ1のオン、オフ回数の積算により決められる値であり、ここでは、例えば、外部接続端子Aに外付けしたコンデンサC1と図示していない抵抗からなるCR積分回路を用いている。
【0058】
【発明の効果】
請求項1に記載の発明によれば、電源供給ラインに細い電線を使用可能にしてコストの低減を図ることができると共に、回路規模の小型化および軽量化を図ることができる。
【0059】
請求項2に記載の発明によれば、リファレンス回路にはトランジスタ数の比で分流された小さな電流が流れるので、リファレンス回路を小型にでき、チップにおける占有面積を小さくでき、チップの小型化が図れ、占有面積が小さくなってできたチップのスペースに機能や性能の向上を図れる付属の回路をチップの大きさを変えずに設けることができる。
【図面の簡単な説明】
【図1】本発明に係る電源供給制御装置の一実施の形態を示す概略構成図である。
【図2】図1に図示の第1の過熱自己遮断型半導体スイッチQAの詳細回路図である。
【図3】図1に図示の第4の過熱自己遮断型半導体スイッチQBの詳細回路図である。
【図4】図1に図示の第5の過熱自己遮断型半導体スイッチQCの詳細回路図である。
【図5】従来例を示す概略構成図。
【図6】別の従来例を示す概略構成図。
【符号の説明】
1……………………………電源供給装置
2……………………………駆動回路
5……………………………論理回路
6……………………………電源供給ライン
7……………………………電源供給ライン
8……………………………電源供給ライン
QA…………………………第1の過熱自己遮断型半導体スイッチ
QA2………………………第2の過熱自己遮断型半導体スイッチ
QA3………………………第3の過熱自己遮断型半導体スイッチ
QB…………………………第4の過熱自己遮断型半導体スイッチ
QC…………………………第5の過熱自己遮断型半導体スイッチ
Rr1………………………第1のリファレンス抵抗
Rr2………………………第2のリファレンス抵抗
CMP1……………………比較回路
CMP2……………………比較回路
L1…………………………負荷
L2…………………………負荷
L3…………………………負荷
VB…………………………DC電源
Claims (2)
- 電源と複数の負荷との間にそれぞれ接続される複数の電源供給ラインと、該各電源供給ラインのそれぞれに接続し、各電源供給ラインに流れる電流をスイッチング制御する複数個の過熱自己遮断型半導体スイッチと、前記過熱自己遮断型半導体スイッチに並列に接続された複数個のリファレンス回路とからなり、
前記複数の電源供給ラインに並列に接続した過熱自己遮断型半導体スイッチとリファレンス抵抗の直列回路で構成される複数のリファレンス回路の内の1つのリファレンス回路の過熱自己遮断型半導体スイッチのソース電圧と、前記複数個の過熱自己遮断型半導体スイッチのソース電圧とをそれぞれ比較し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より小さい間は正常電流の検出信号を出力し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より大きくなったとき、過電流の検出信号をそれぞれ出力する複数個の比較回路と、
オン信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオンさせかつオフ信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオフさせる1つの駆動回路と、
前記複数個の比較回路のいずれか1つが前記過電流の検出信号を出力したとき、前記駆動回路にオフ信号を出力すると共に、前記複数個の比較回路の全てから正常電流の検出信号が出力されると前記駆動回路へオン信号を出力する論理回路とを設けたことを特徴とする電源供給制御装置。 - 前記リファレンス回路の過熱自己遮断型半導体スイッチは、前記電源供給ラインに接続される過熱自己遮断型半導体スイッチより少ない数のトランジスタで構成し、前記リファレンス回路のリファレンス抵抗は、前記電源供給ラインに接続される過熱自己遮断型半導体スイッチに所定の負荷電流が流れたときに該電源供給ラインに接続される過熱自己遮断型半導体スイッチのドレイン・ソース間に発生する電圧と同じドレイン・ソース間電圧を前記リファレンス回路の過熱自己遮断型半導体スイッチのドレイン・ソース間に発生させる値に設定したものである請求項1に記載の電源供給制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000031403A JP3629175B2 (ja) | 1999-02-26 | 2000-02-09 | 電源供給制御装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-52024 | 1999-02-26 | ||
JP5202499 | 1999-02-26 | ||
JP2000031403A JP3629175B2 (ja) | 1999-02-26 | 2000-02-09 | 電源供給制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000312139A JP2000312139A (ja) | 2000-11-07 |
JP3629175B2 true JP3629175B2 (ja) | 2005-03-16 |
Family
ID=26392626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000031403A Expired - Fee Related JP3629175B2 (ja) | 1999-02-26 | 2000-02-09 | 電源供給制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3629175B2 (ja) |
-
2000
- 2000-02-09 JP JP2000031403A patent/JP3629175B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000312139A (ja) | 2000-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0757443B1 (en) | Circuit for the controlled and independent dissipation of stored inductor energy of multiple inductive loads | |
US7203046B2 (en) | Overcurrent detecting device | |
JP2000299922A (ja) | 電源供給制御装置および電源供給制御方法 | |
JPWO2006129548A1 (ja) | 電力供給制御装置及び半導体装置 | |
EP1122871B1 (en) | Power supply control device and method | |
JP2000253570A (ja) | 電気自動車のモータ起電力制御システム | |
JPH1032476A (ja) | 過電流保護回路 | |
US20040228057A1 (en) | Overcurrent limit circuit | |
JP2000299931A (ja) | 電源供給制御装置及び電源供給制御方法 | |
US20040228058A1 (en) | Load drive circuit | |
JP3964833B2 (ja) | インテリジェントパワーデバイス及びその負荷短絡保護方法 | |
JP3629175B2 (ja) | 電源供給制御装置 | |
US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
JP3986041B2 (ja) | 電源供給制御装置 | |
CN112448363B (zh) | 提供车辆中的电路的过电流保护的电气安全系统 | |
JP2000312142A (ja) | インテリジェントパワースイッチ装置 | |
JP4082547B2 (ja) | 発光素子の電源供給制御装置 | |
US6034515A (en) | Current limiting circuit | |
EP1757174B1 (en) | High current charge pump for intelligent power switch driver | |
KR20190015906A (ko) | 고장 전류 제한기 및 고장 전류 제한 방법 | |
JP3660186B2 (ja) | 半導体装置 | |
JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
JP2000013991A (ja) | Mosfetのスイッチを用いる過電流制限の方法及び回路 | |
JP3676168B2 (ja) | 電源供給制御装置 | |
JPH10257671A (ja) | 電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3629175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |