JP3629175B2 - 電源供給制御装置 - Google Patents
電源供給制御装置 Download PDFInfo
- Publication number
- JP3629175B2 JP3629175B2 JP2000031403A JP2000031403A JP3629175B2 JP 3629175 B2 JP3629175 B2 JP 3629175B2 JP 2000031403 A JP2000031403 A JP 2000031403A JP 2000031403 A JP2000031403 A JP 2000031403A JP 3629175 B2 JP3629175 B2 JP 3629175B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- self
- cutoff
- main fet
- overheated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源と負荷との間の電源供給ラインに流れる電流が、正常時に流れる電流値よりも大きい過電流であるか否かを検出し過電流であるときに負荷への電流供給を半導体スイッチによりオン、オフさせる電源供給制御装置に関する。
【０００２】
【従来の技術】
図５および図６は、メカニカルリレーとヒューズを用いる代わりに、半導体スイッチとしてＦＥＴを使用しかつ複数の負荷に電源を分配して供給するようにした従来の電源供給装置をそれぞれ示している。
図５に示す電源供給装置にあっては、電源Ｖには１つの負荷Ｌ１〜Ｌ３をそれぞれ有する３つの負荷回路が並列に接続されており、電源Ｖと３つの負荷回路の接続点との間の電源供給ラインにはシャント抵抗ＳＲとＦＥＴ２０が直列に接続されている。そして、シャント抵抗ＳＲの両端の電位差に基づきマイコン１８が電源供給ラインの電流が過電流であるか否かを判別し、この判別結果に応じて駆動回路１９がＦＥＴ２０をオン、オフ制御し、これによって、各負荷回路に供給される電流がオン、オフ制御される。
一方、図６に示す電源供給装置にあっては、図５のＦＥＴ２０と同様に電流をオン、オフ制御するＦＥＴ２１〜２３が３つの負荷回路の各々に１個ずつ設けてあり、図５のものと同様に図示していないマイコンが過電流であるか否かを判別し、この判別結果に応じて図示していない複数の駆動回路が対応するＦＥＴ２１〜２３を個別にオン、オフ制御し、これによって、各負荷回路に供給される電流が個別にオン、オフ制御される。
【０００３】
【発明が解決しようとする課題】
図５に示す上記電源供給装置では、１個のＦＥＴ２０で３つの負荷回路に供給される電流をオン、オフさせるので、そのＦＥＴ２０には３つの負荷Ｌ１〜Ｌ３に対応する大きな通電容量を持たせる必要がある。そのため、電源Ｖと各負荷Ｌ１〜Ｌ３との間の電源供給ラインの電線を太くする必要があり、軽量化が図れない。また、その電線を細くすると、ＦＥＴ２０の遮断特性により細い電線が保護されなくなってしまい、また、ＦＥＴ２０の通電容量を小さくすると、各負荷に十分な電流を供給できなくなってしまう。
一方、図６に示す上記電源供給装置では、３つの負荷回路の各々に設けたＦＥＴ２１〜２３を個別に駆動する３つの駆動回路を設ける必要があり、回路規模が大きくなってコストが増大してしまう。
【０００４】
本発明の目的は、電源供給ラインに細い電線を使用可能にしてコストの低減を図ると共に、回路規模の小型化および軽量化を図ることにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明における電源供給制御装置は、電源と複数の負荷との間にそれぞれ接続される複数の電源供給ラインと、該各電源供給ラインのそれぞれに接続し、各電源供給ラインに流れる電流をスイッチング制御する複数個の過熱自己遮断型半導体スイッチと、前記過熱自己遮断型半導体スイッチに並列に接続された複数個のリファレンス回路とからなり、前記複数の電源供給ラインに並列に接続した過熱自己遮断型半導体スイッチとリファレンス抵抗の直列回路で構成される複数のリファレンス回路の内の１つのリファレンス回路の過熱自己遮断型半導体スイッチのソース電圧と、前記複数個の過熱自己遮断型半導体スイッチのソース電圧とをそれぞれ比較し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より小さい間は正常電流の検出信号を出力し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より大きくなったとき、過電流の検出信号をそれぞれ出力する複数個の比較回路と、オン信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオンさせかつオフ信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオフさせる１つの駆動回路と、前記複数個の比較回路のいずれか１つが前記過電流の検出信号を出力したとき、前記駆動回路にオフ信号を出力すると共に、前記複数個の比較回路の全てから正常電流の検出信号が出力されると前記駆動回路へオン信号を出力する論理回路とを設けて構成したものである。
【０００６】
このように構成することにより、請求項１に記載の発明によると、電源供給ラインに細い電線を使用可能にしてコストの低減を図ると共に、回路規模の小型化および軽量化を図ることができる。
また、複数の電源供給ラインに１個ずつ設けた複数個の過熱自己遮断型半導体スイッチの各ソース電圧とリファレンス回路の過熱自己遮断型半導体スイッチソース電圧とをそれぞれ比較し、複数個の比較回路のいずれか１つが過電流の検出信号を出力すると、論理回路から駆動回路へオフ信号が出力され、この駆動回路が複数の電源供給ラインに１個ずつ設けた複数個の過熱自己遮断型半導体スイッチを同時にオフさせると共に、複数個の比較回路の全てから正常電流の検出信号が出力されると、論理回路から駆動回路へオン信号が出力され、この駆動回路が複数の電源供給ラインに１個ずつ設けた複数個の過熱自己遮断型半導体スイッチを同時にオンさせる。これによって、１つの駆動回路で電源供給ラインに接続した複数個の過熱自己遮断型半導体スイッチをオン、オフさせることができる。 さらに、複数個の比較回路の全てが正常電流の検出信号を出力する状態に復帰すると、全ての電源供給ラインに接続した複数個の過熱自己遮断型半導体スイッチがオンになって全ての電源供給ラインに電流が流れる状態に復帰するので、メンテナンスフリーが可能なシステムを構築することができる。
【０００７】
請求項２に記載の発明における電源供給制御装置は、リファレンス回路の過熱自己遮断型半導体スイッチを、電源供給ラインに接続される過熱自己遮断型半導体スイッチより少ない数のトランジスタで構成し、リファレンス回路のリファレンス抵抗を、電源供給ラインに接続される過熱自己遮断型半導体スイッチに所定の負荷電流が流れたときに電源供給ラインに接続される過熱自己遮断型半導体スイッチのドレイン・ソース間に発生する電圧と同じドレイン・ソース間電圧をリファレンス回路の過熱自己遮断型半導体スイッチのドレイン・ソース間に発生させる値に設定したものである。
このように構成することにより、請求項２に記載の発明によると、リファレンス回路にはトランジスタ数の比で分流された小さな電流が流れるので、リファレンス回路が小型になり、チップでの占有面積が小さくなる。これによって、チップの小型化を図れ、或いは、その占有面積が小さくなってできたスペースに機能や性能の向上を図れる付属の回路をチップの大きさを変えずに設けることができる。
【０００８】
【発明の実施の形態】
以下、図面に基づいて本発明に係る実施の形態を説明する。
図１には、本発明に係る電源供給制御装置の一実施の形態が示されている。 この電源供給制御装置は、例えば、自動車等の車両においてバッテリ（１２Ｖの直流電源）ＶＢからヘッドライト、パワーシート用のモータ等の負荷に供給する電流を制御するものである。この電源供給制御装置のうち、図１の破線で示すブロックが電源供給装置１で、１個のチップで構成されており、その他の電子部品は、電源供給装置１の外部接続端子にそれぞれ接続されている。
【０００９】
電源供給装置１は、負荷に供給する電流を制御するもので、１個の半導体チップとして構成されている。この電源供給制御装置１において○で示されているのは外部の素子を接続するための接続端子である。
すなわち、電源供給装置１の入力側端子ＣにはバッテリＶＢが接続され、出力側端子Ｅには負荷Ｌ１が接続されている。一方、スイッチング端子Ｂには、一端が接地され他端が抵抗Ｒ４を介してバッテリＶＢに接続されるスイッチＳＷ１が接続されている。
また、入力側端子Ｃには、第１の過熱自己遮断型半導体スイッチＱＡのドレン側端子ＤＡが接続されており、この第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡには出力側端子Ｅが接続されている。また、第１の過熱自己遮断型半導体スイッチＱＡには、ゲート側端子ＧＡが設けられている。そして、この第１の過熱自己遮断型半導体スイッチＱＡは、バッテリＶＢと負荷Ｌ１との間に直列に接続されている。
【００１０】
この第１の過熱自己遮断型半導体スイッチＱＡは、図２に示す如き構成を有している。すなわち、ドレン側端子ＤＡには、メインＦＥＴＱ１のドレンが接続されており、メインＦＥＴＱ１のソースには、ソース側端子ＳＡが接続されている。このメインＦＥＴＱ１のゲートは、内部抵抗ＲＡ（例えば、１０ｋΩ）を介してゲート側端子ＧＡに接続されている。このゲート側端子ＧＡとソース側端子ＳＡとの間には、温度検知回路３０が接続されている。この温度検知回路３０は、メインＦＥＴＱ１の温度を検出するためのもので、この温度検知回路３０には、ラッチ回路３１が接続されている。そして、この温度検知回路３０は、メインＦＥＴＱ１に所定電流より過大の電流が流れる等によってメインＦＥＴＱ１の温度が所定温度（異常温度）以上になったときにラッチ回路３１にオン信号を出力する機能を有している。そして、このラッチ回路３１は、温度検知回路３０からの信号を受けてオン信号を出力し続ける作用を有している。このラッチ回路３１の出力端子には、過熱遮断用ＦＥＴＱ２のゲートが接続されており、メインＦＥＴＱ１が過熱したことを温度検知回路３０が検出したときにラッチ回路３１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ２がオンし、メインＦＥＴＱ１のゲート電圧を落としてメインＦＥＴＱ１を遮断する。
【００１１】
一方、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡには、出力側端子Ｅを介して負荷Ｌ１が接続されている。この負荷Ｌ１への電力供給は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１によって行われている。
このようにして第１の過熱自己遮断型半導体スイッチＱＡは、負荷短絡等によって過電流が流れたときに、メインＦＥＴＱ１が過熱して破壊されるのを防止するため、メインＦＥＴＱ１の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第１の過熱自己遮断型半導体スイッチＱＡを構成しているメインＦＥＴＱ１は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００１２】
また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）には、ツェナーダイオードＺＤ１のアノードが接続されており、このツェナーダイオードＺＤ１のカソードには抵抗Ｒ７と抵抗Ｒ８の接続点が接続されている。また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースに（ソース側端子ＳＡ）は、抵抗Ｒ５を介してコンパレータで構成される比較回路ＣＭＰ１の（＋）側入力端子と、コンパレータで構成される比較回路ＣＭＰ４の（−）側入力端子がそれぞれ接続されている。このツェナーダイオードＺＤ１は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲート・ソース間を電源電圧（１２Ｖ）に保ってゲートに過電圧が印加されようとした場合に、これをバイパスさせるためのものである。
【００１３】
また、入力側端子Ｃには、端子Ｈと端子Ｆが接続されている。この端子Ｈには、第２の過熱自己遮断型半導体スイッチＱＡ２のドレンＤが、端子Ｆには、第３の過熱自己遮断型半導体スイッチＱＡ３のドレンＤがそれぞれ接続されている。この第２の過熱自己遮断型半導体スイッチＱＡ２と、第３の過熱自己遮断型半導体スイッチＱＡ３は、図２に示すされる第１の過熱自己遮断型半導体スイッチＱＡと全く同一の構成を有している。すなわち、この第２の過熱自己遮断型半導体スイッチＱＡ２と第３の過熱自己遮断型半導体スイッチＱＡ３は、第１の過熱自己遮断型半導体スイッチＱＡ同様、メインＦＥＴＱ１と、このメインＦＥＴＱ１のゲートに内部抵抗ＲＡを介して接続されるゲート側端子ＧＡとメインＦＥＴＱ１のソースとに接続される温度検知回路３０と、メインＦＥＴＱ１のゲート・ソース間に接続される過熱遮断用ＦＥＴＱ２と、この過熱遮断用ＦＥＴＱ２のゲートに接続され温度検知回路３０のメインＦＥＴＱ１の過熱状態の検出によって温度検知回路３０から出力される検出信号を受けて過熱遮断用ＦＥＴＱ２にオン信号を出力し続けるラッチ回路とによって構成されている。
【００１４】
また、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソースには、一端が接地された負荷Ｌ２が接続されている。したがって、この第２の過熱自己遮断型半導体スイッチＱＡ２は、バッテリＶＢと負荷Ｌ２との間に直列に接続されている。この負荷Ｌ２への電力供給は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱによって行われている。
このようにして第２の過熱自己遮断型半導体スイッチＱＡ２は、負荷短絡等によって第２の過熱自己遮断型半導体スイッチＱＡ２に過電流が流れたときに、メインＦＥＴＱが過熱して破壊されるのを防止するため、メインＦＥＴＱの温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第２の過熱自己遮断型半導体スイッチＱＡ２を構成しているメインＦＥＴＱは、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００１５】
さらに、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソースには、一端が接地された負荷Ｌ３が接続されている。したがって、この第３の過熱自己遮断型半導体スイッチＱＡ３は、バッテリＶＢと負荷Ｌ３との間に直列に接続されている。この負荷Ｌ２への電力供給は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱによって行われている。
【００１６】
このようにして第３の過熱自己遮断型半導体スイッチＱＡ３は、負荷短絡等によって第３の過熱自己遮断型半導体スイッチＱＡ３に過電流が流れたときに、メインＦＥＴＱが過熱して破壊されるのを防止するため、メインＦＥＴＱの温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第２の過熱自己遮断型半導体スイッチＱＡ３を構成しているメインＦＥＴＱは、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００１７】
第１の過熱自己遮断型半導体スイッチＱＡのドレン側端子ＤＡには、第４の過熱自己遮断型半導体スイッチＱＢのドレン側端子ＤＢと、第５の過熱自己遮断型半導体スイッチＱＣのドレン側端子ＤＣが接続されている。そして、この第４の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢには出力側端子Ｊが、また、第５の過熱自己遮断型半導体スイッチＱＣのソース側端子ＳＣには出力側端子Ｋが接続されている。また、第４の過熱自己遮断型半導体スイッチＱＢには、ゲート側端子ＧＢが、第５の過熱自己遮断型半導体スイッチＱＣには、ゲート側端子ＧＣが設けられている。
【００１８】
この第４の過熱自己遮断型半導体スイッチＱＢは、図３に示す如き構成を有しており、この第４の過熱自己遮断型半導体スイッチＱＢは、図２に図示の第１の過熱自己遮断型半導体スイッチＱＡと同一の構成となっている。すなわち、ドレン側端子ＤＢには、メインＦＥＴＱ３のドレンが接続されており、メインＦＥＴＱ３のソースには、ソース側端子ＳＢが接続されている。このメインＦＥＴＱ３のゲートは、内部抵抗ＲＢ（例えば、１０ｋΩ）を介してゲート側端子ＧＢに接続されている。このゲート側端子ＧＢとソース側端子ＳＢとの間には、温度検知回路４０が接続されている。この温度検知回路４０は、メインＦＥＴＱ３の温度を検出するためのもので、この温度検知回路４０には、ラッチ回路４１が接続されている。そして、この温度検知回路４０は、メインＦＥＴＱ３に所定電流より過大の電流が流れる等によってメインＦＥＴＱ３の温度が所定温度（異常温度）以上になったときにラッチ回路４１にオン信号を出力する機能を有している。そして、このラッチ回路４１は、温度検知回路４０からの信号を受けてオン信号を出力し続ける作用を有している。さらに、このラッチ回路４１の出力端子には、過熱遮断用ＦＥＴＱ４のゲートが接続されており、メインＦＥＴＱ３が過熱したことを温度検知回路４０が検出したときは、ラッチ回路４１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ４をオンし、メインＦＥＴＱ３のゲート電圧を落としてメインＦＥＴＱ３を遮断する。
【００１９】
一方、第４の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢには、出力側端子Ｊを介して第１のリファレンス抵抗Ｒｒ１が接続されており、この第１のリファレンス抵抗Ｒｒ１の他端は接地されている。そして、このメインＦＥＴＱ３と第１のリファレンス抵抗Ｒｒ１とによって第１のリファレンス回路が構成されている。この第１のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と負荷Ｌ１との直列回路に並列に接続されている。
【００２０】
この第１のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンして負荷Ｌ１に電流を流し、この負荷Ｌ１に正常に電流が流れている状態のときに第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生する電圧（又は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱをオンして負荷Ｌ２に電流を流し、この負荷Ｌ２に正常に電流が流れている状態のときに第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）に発生する電圧、あるいは第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱをオンして負荷Ｌ３に電流を流し、この負荷Ｌ３に正常に電流が流れている状態のときに第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ３）に発生する電圧）と同じ電圧（基準電圧）を、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）に常時発生させる作用を有している。
【００２１】
このように、この第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）には、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡに接続される負荷Ｌ１（第２の過熱自己遮断型半導体スイッチＱＡ２のソース側端子ＳＡ２に接続される負荷Ｌ２、第３の過熱自己遮断型半導体スイッチＱＡ３のソース側端子ＳＡ３に接続される負荷Ｌ３）の状態の変化に拘わらず、常に一定したソース電圧が発生するようになっている。この第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（又は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、あるいは第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に電流が過大に流れたときに、このメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生する（又は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）、あるいは第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ）に発生する）ソース電圧と比較して負荷Ｌ１（又は負荷Ｌ２、あるいは負荷Ｌ３）に過電流が流れたことを検出するための第１の基準電圧である。
【００２２】
また、第４の過熱自己遮断型半導体スイッチＱＢは、メインＦＥＴＱ３のソースに接続される第１のリファレンス抵抗Ｒｒ１の短絡等によって第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３に過電流が流れたときに、このメインＦＥＴＱ３が過熱して破壊されるのを防止するため、このメインＦＥＴＱ３の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第４の過熱自己遮断型半導体スイッチＱＢを構成しているメインＦＥＴＱ３は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００２３】
また、第５の過熱自己遮断型半導体スイッチＱＣは、図４に示す如き構成を有しており、この第５の過熱自己遮断型半導体スイッチＱＣは、図２に図示の第１の過熱自己遮断型半導体スイッチＱＡと同一の構成となっている。すなわち、ドレン側端子ＤＣには、メインＦＥＴＱ５のドレンが接続されており、メインＦＥＴＱ５のソースには、ソース側端子ＳＣが接続されている。このメインＦＥＴＱ５のゲートは、内部抵抗ＲＣ（例えば、１０ｋΩ）を介してゲート側端子ＧＣに接続されている。このゲート側端子ＧＣとソース側端子ＳＣとの間には、温度検知回路５０が接続されている。この温度検知回路５０は、メインＦＥＴＱ５の温度を検出するためのもので、この温度検知回路５０には、ラッチ回路５１が接続されている。そして、この温度検知回路５０は、メインＦＥＴＱ５に所定電流より過大の電流が流れる等によってメインＦＥＴＱ５の温度が所定温度（異常温度）以上になったときにラッチ回路５１にオン信号を出力する機能を有している。そして、このラッチ回路５１は、温度検知回路５０からの信号を受けてオン信号を出力し続ける作用を有している。さらに、このラッチ回路５１の出力端子には、過熱遮断用ＦＥＴＱ６のゲートが接続されており、温度検知回路５０によってメインＦＥＴＱ５が過熱したことを検出したときは、ラッチ回路５１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ６をオンし、メインＦＥＴＱ５のゲート電圧を落としてメインＦＥＴＱ５を遮断する。
【００２４】
一方、第５の過熱自己遮断型半導体スイッチＱＣのソース側端子ＳＣには、出力側端子Ｋを介して第２のリファレンス抵抗Ｒｒ２が接続されており、この第２のリファレンス抵抗Ｒｒ２の他端は接地されている。そして、このメインＦＥＴＱ５と第２のリファレンス抵抗Ｒｒ２とによって第２のリファレンス回路が構成されている。この第２のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と負荷Ｌとの直列回路に並列に接続されている。 この第２のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンして負荷Ｌ１に電流を流し、この負荷Ｌ１に正常に電流が流れている状態のときに第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生する電圧と同じ電圧（基準電圧）を、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース（ソース側端子ＳＣ）に常時発生させる作用を有している。すなわち、この第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース（ソース側端子ＳＣ）には、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡに接続される負荷Ｌの状態の変化に拘わらず、常に一定したソース電圧が発生するようになっている。
【００２５】
この第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンしているにも拘わらず、負荷Ｌ１に電流が流れないか過少な電流が流れたとき（負荷断線等の場合）に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流量が、第２の所定値より過小に流れたときに、このメインＦＥＴＱ１のソース電圧と比較して負荷Ｌ１に電流が過少に流れたことを検出するための第２の基準電圧である。
【００２６】
このように第５の過熱自己遮断型半導体スイッチＱＣは、メインＦＥＴＱ５のソースに接続される第２のリファレンス抵抗Ｒｒ２の短絡等によって第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５に過電流が流れたときに、このメインＦＥＴＱ５が過熱して破壊されるのを防止するため、このメインＦＥＴＱ５の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第５の過熱自己遮断型半導体スイッチＱＣを構成しているメインＦＥＴＱ５は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００２７】
また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）と、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５は、複数のトランジスタで構成されており、このメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）、メインＦＥＴＱ２、メインＦＥＴＱ３を構成するトランジスタ数の比は、
メインＦＥＴＱ１＞メインＦＥＴＱ３
メインＦＥＴＱ１＞メインＦＥＴＱ５
となっている。具体的には、例えば、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３、および第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）と第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５の各トランジスタ数の比は１０００：１に設定してある。
【００２８】
そして、第１のリファレンス抵抗Ｒｒ１は、例えば第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に５Ａの負荷電流（ドレイン電流）が流れたとき、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３に５ｍＡのドレイン電流が流れ、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）のドレイン・ソース間電圧Ｖｄｓと同じドレイン・ソース間電圧を第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のドレイン・ソース間に発生させるようにような値に設定してある。
また、第２のリファレンス抵抗Ｒｒ２は、例えば第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に５Ａの負荷電流が流れたとき、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５に５ｍＡのドレイン電流が流れ、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）のドレイン・ソース間電圧Ｖｄｓと同じドレイン・ソース間電圧を第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のドレイン・ソース間に発生させるようにような値に設定してある。
【００２９】
したがって、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）のゲート・ソース間電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲート・ソース間電圧とは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に接続される負荷Ｌ１（負荷Ｌ２、負荷Ｌ３）が正常である限り、一致した値となる。同様に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）のゲート・ソース間電圧と第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のゲート・ソース間電圧とは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に接続される負荷Ｌが正常である限り、一致した値となる。
【００３０】
第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲートと、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のゲートとは、抵抗Ｒ７と抵抗Ｒ８の直列回路を介して駆動回路２に接続されており、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートとは、端子Ｉを介して、端子Ｉに接続される抵抗Ｒ７と抵抗Ｒ８の直列回路を介して駆動回路２に接続されている。したがって、この駆動回路２から出力されるゲート信号によって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートと、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５とは、同時にオン・オフするようになっている。
【００３１】
コンパレータで構成される比較回路ＣＭＰ１の（＋）側入力端子には、抵抗Ｒ５を介して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）が、比較回路ＣＭＰ１の（−）側入力端子には、抵抗Ｒ６を介して第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）が接続されている。
また、コンパレータで構成される比較回路ＣＭＰ２の（＋）側入力端子には、第２の過熱自己遮断型半導体スイッチＱＡ２のソース側端子ＳＡ２が、比較回路ＣＭＰ２の（−）側入力端子には、出力側端子Ｊを介して第４の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢが接続されている。
さらに、コンパレータで構成される比較回路ＣＭＰ３の（＋）側入力端子には、第３の過熱自己遮断型半導体スイッチＱＡ３のソース側端子ＳＡ３が、比較回路ＣＭＰ３の（−）側入力端子には、出力側端子Ｊを介して第４の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢが接続されている。
この比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３の出力端子には、例えば、１つのＮＯＲ回路で構成される論理回路５が接続されており、この論理回路５の出力端子には、駆動回路２が接続されている。
【００３２】
この論理回路５は、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれか１つの比較回路でも過電流を検出し、過電流検出信号であるＬｏｗ信号を出力すると、論理回路５から駆動回路２へオフ信号（Ｌｏｗ信号）が出力され、駆動回路２から出力されるゲート信号がオフとなり、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱをオフすると共に、駆動回路２から出力されるゲート信号によって駆動している第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５も同時にオフすることになる。
【００３３】
また、コンパレータで構成される比較回路ＣＭＰ４の（＋）側入力端子には、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース（ソース側端子ＳＣ）が、比較回路ＣＭＰ４の（−）側入力端子には、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）が接続されている。
【００３４】
比較回路ＣＭＰ１は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に誘起される電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに誘起される電圧とを比較して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に接続される負荷Ｌ１に過大電流が流れるのを検出するためのもので、第１の比較回路を構成している。
すなわち、比較回路ＣＭＰ１の出力は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉが出力され、その差が過電流判定値より大きくなると（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗが出力され、過大電流が流れたと判定する。
【００３５】
比較回路ＣＭＰ２は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）に誘起される電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに誘起される電圧とを比較して第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱに接続される負荷Ｌ２に過大電流が流れるのを検出するためのもので、第２の比較回路を構成している。
すなわち、比較回路ＣＭＰ２の出力は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉが出力され、その差が過電流判定値より大きくなると（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗが出力され、過大電流が流れたと判定する。
【００３６】
比較回路ＣＭＰ３は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ３）に誘起される電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに誘起される電圧とを比較して第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱに接続される負荷Ｌ３に過大電流が流れるのを検出するためのもので、第３の比較回路を構成している。
すなわち、比較回路ＣＭＰ３の出力は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ３）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉが出力され、その差が過電流判定値より大きくなると（第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ３）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗが出力され、過大電流が流れたと判定する。
【００３７】
また、比較回路ＣＭＰ４は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に誘起される電圧と第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソースに誘起される電圧とを比較して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に電流が所定量流れているか（過小電流となっていないか）を検出するためのもので、第４の比較回路を構成している。
すなわち、比較回路ＣＭＰ４の出力は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧と第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧とを比較し、その差が過小電流判定値以下である間（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧よりも低い値である間）はＨｉが出力され、その差が過小電流判定値より大きくなると（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧より高くなると）反転してＬｏｗが出力され過小電流になったと判定する。
【００３８】
一方、電源供給制御装置１の入力側端子Ｃには、ＰＮＰトランジスタＴｒ１のエミッタが接続されており、このＰＮＰトランジスタＴｒ１のコレクタには、抵抗Ｒ１と抵抗Ｒ３と抵抗Ｒ２の直列回路が接続されており、抵抗Ｒ２の他端は接地されている。そして、比較回路ＣＭＰ１の（＋）側入力端子は、抵抗Ｒ１と抵抗Ｒ３の接続点にダイオードＤ１を介して接続されており、比較回路ＣＭＰ１の（−）側入力端子は、抵抗Ｒ３と抵抗Ｒ２の接続点にダイオードＤ２を介して接続されている。したがって、比較回路ＣＭＰ１の（＋）側入力端子には、バッテリＶＢから供給される電源電圧を、抵抗Ｒ１と、抵抗Ｒ３とＲ２の合成抵抗とによって分圧した電圧が、比較回路ＣＭＰ１の（−）側入力端子には、抵抗Ｒ１と抵抗Ｒ３の合成抵抗と、Ｒ２とによって分圧した電圧がそれぞれ印加されるように構成されている。
このＰＮＰトランジスタＴｒ１と、抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２と、ダイオードＤ１、ダイオードＤ２によって、短絡等の異常により第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンからオフになった後に、この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンに復帰させるための復帰回路を構成している。この復帰回路は、エミッタがバッテリＶＢ側の出力端子に、ベースが抵抗Ｒ１０を介してスイッチＳＷ１側の入力端子にそれぞれ接続されたトランジスタＴｒ１と、そのコレクタとグランドの間に直列接続された抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２と、抵抗Ｒ１に流れる電流を比較回路ＣＭＰ１の（＋）端子側へ通すダイオードＤ１と、抵抗Ｒ１、抵抗Ｒ３に流れる電流を比較回路ＣＭＰ１の−端子側へ通すダイオードＤ２とからなる。この抵抗Ｒ１の抵抗値は、スイッチＳＷ１をオンにしてトランジスタＴｒ１がオンになると、抵抗Ｒ１、抵抗Ｒ３の接続点の電位Ｖ１がバッテリの６０〜８０％程度で、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）の電位が抵抗Ｒ５での前記電圧降下分だけ下がった電圧Ｖ３（ダイオードＤ１のカソード側電位）より大きい値になるように設定されている。
【００３９】
さらに、比較回路ＣＭＰ１の（＋）側入力端子には、抵抗Ｒ９を介してダイオードＤ３のアノードが接続されており、このダイオードＤ３のカソードには駆動回路２のゲート信号出力端子が接続されている。
比較回路ＣＭＰ１の出力端子は、論理回路５に接続されると共に駆動回路２に接続されており、比較回路ＣＭＰ１の判定結果が論理回路５に入力されると共に駆動回路２に入力されるようになっている。この駆動回路２には、チャージポンプ回路３で昇圧された電圧ＶＰ（例えば、ＶＰ＝ＶＢ＋５Ｖ）が印加されており、駆動回路２は、比較回路ＣＭＰ１から出力されているＨｉの信号と、論理回路５スイッチから出力されているＨｉの信号と、スイッチＳＷ１をオンすることによってスイッチ側から入力されるオン信号の入力とによって、駆動回路２のソース側トランジスタ２ａがオンしてシンク側トランジスタ２ｂがオフし、電圧ＶＰの駆動信号を抵抗Ｒ８、抵抗Ｒ７を介して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートのそれぞれに出力し、これによって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱをオンするようになっている。この駆動回路２は、比較回路ＣＭＰ１からＨｉの信号が入力されている間（Ｌｏｗの信号が出力されない限り）、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートのそれぞれにオン信号を出力し続ける。
【００４０】
この駆動回路２は、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの比較回路が反転して論理回路５からＬｏｗ信号が入力されると、駆動回路２のソース側トランジスタ２ａがオフしシンク側トランジスタ２ｂがオンし、駆動回路２からの出力がＬｏｗとなって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートのそれぞれににオフ信号を出力し、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのそれぞれをオフする。
【００４１】
この比較回路ＣＭＰ１は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも大きいとき、すなわち、メインＦＥＴＱ１に過大電流が流れていないときは、出力端子から常時Ｈｉの信号を論理回路５を介して駆動回路２に出力しており、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも小さくなったとき、すなわち、メインＦＥＴＱ１に過大電流が流れると、比較回路ＣＭＰ１の出力がＨｉからＬｏｗに反転し、論理回路５の出力端子から駆動回路２にＬｏｗの信号が出力される。
また、比較回路ＣＭＰ２は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも大きいとき、すなわち、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱに過大電流が流れていないときは、出力端子から常時Ｈｉの信号を論理回路５を介して駆動回路２に出力しており、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも小さくなったとき、すなわち、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱに過大電流が流れると、比較回路ＣＭＰ２の出力がＨｉからＬｏｗに反転し、論理回路５の出力端子から駆動回路２にＬｏｗの信号が出力される。
さらに、比較回路ＣＭＰ３は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも大きいとき、すなわち、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱに過大電流が流れていないときは、出力端子から常時Ｈｉの信号を論理回路５を介して駆動回路２に出力しており、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース電圧が第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも小さくなったとき、すなわち、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱに過大電流が流れると、比較回路ＣＭＰ３の出力がＨｉからＬｏｗに反転し、論理回路５の出力端子から駆動回路２にＬｏｗの信号が出力される。
【００４２】
すなわち、比較回路ＣＭＰ１の出力は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉの信号が出力され、その差が過電流判定値より大きくなると（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗの信号が出力され、過大電流が流れたと判定する。
また、比較回路ＣＭＰ２の出力は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉの信号が出力され、その差が過電流判定値より大きくなると（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗの信号が出力され、過大電流が流れたと判定する。
さらに、比較回路ＣＭＰ３の出力は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉの信号が出力され、その差が過電流判定値より大きくなると（第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗの信号が出力され、過大電流が流れたと判定する。
【００４３】
したがって、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のすべての比較回路の出力から論理回路５を介して駆動回路２にＨｉが入力されているときは、駆動回路２からは第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのそれぞれをオンするゲート信号（Ｈｉの信号）が出力される。そして、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの比較回路の出力がＨｉからＬｏｗに反転し、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの比較回路の出力から論理回路５を介して駆動回路２にＬｏｗが入力され、駆動回路２にＬｏｗの信号が入力されると駆動回路２からは第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱをオフするゲート信号（Ｌｏｗの信号）が出力され、駆動回路２は、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの比較回路から出力される比較結果に基づいて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのオン・オフを行うようにしている。
【００４４】
駆動回路２は、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３の全ての比較回路の出力から論理回路５を介して駆動回路２にＨｉが入力されているときは、駆動回路２からはＨｉの信号が第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱの各ゲートに出力されている。いま、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの出力が反転して、Ｌｏｗの信号が論理回路５に入力されると、論理回路５の出力は、ＨｉからＬｏｗに反転する。そして、駆動回路２には、Ｌｏｗの信号が入力される。
論理回路５からＬｏｗの信号が入力された駆動回路２は、ソース側トランジスタ２ａがオフし、シンク側トランジスタ２ｂがオンし、駆動回路２からの出力がＬｏｗとなって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートのそれぞれににオフ信号を出力し、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのそれぞれをオフする。このとき、ゲートを同じにしている第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５もそれぞれオフする。
また、比較回路ＣＭＰ４の出力端子は、外部への出力端子Ｍに接続されており、比較回路ＣＭＰ４によって判定された結果は、出力端子Ｍに接続される回路によって利用される。
【００４５】
起動時、スイッチＳＷ１を投入すると、ＰＮＰトランジスタＴｒ１がオンし、電源電圧ＶＢ（１２Ｖ）を抵抗Ｒ１と（抵抗Ｒ３＋抵抗Ｒ２）とによって分圧された電圧値（例えば、電源電圧の６０％〜８０％）が比較回路ＣＭＰ１の（＋）側端子に印加されるようになっている。比較回路ＣＭＰ１の（−）側端子には、（抵抗Ｒ１＋抵抗Ｒ３）と抵抗Ｒ２とによって分圧された電圧値（例えば、電源電圧の２０％〜４０％）が印加されるようになっている。この抵抗Ｒ３は小さい抵抗値のものが使用されており、抵抗Ｒ１の抵抗値と（抵抗Ｒ３＋抵抗Ｒ２）の抵抗値の差は微差である。
【００４６】
スイッチＳＷ１をオンし、ＰＮＰトランジスタＴｒ１のオンによって、電源電圧ＶＢ（１２Ｖ）を抵抗Ｒ１と（抵抗Ｒ３＋抵抗Ｒ２）とで分圧した電圧が比較回路ＣＭＰ１の（＋）側入力端子と比較回路ＣＭＰ１の（−）側入力端子に印加され、比較回路ＣＭＰ１の（＋）側入力端子に印加される電圧が比較回路ＣＭＰ１の（−）側入力端子に印加される電圧よりも大きいため、比較回路ＣＭＰ１の出力はＨｉとなり、論理回路５を介して駆動回路２を駆動し、駆動回路２からはゲート駆動信号Ｈｉが出力される。このゲート駆動信号Ｈｉは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートに（負荷Ｌ２、負荷Ｌ３が接続されているときは、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートにも）印加され、この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）をオンする。このゲート駆動信号は同時に第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５をオンする。
【００４７】
いま、負荷Ｌ１側に短絡等のデットショートが生じると、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレイン・ソース間の電圧Ｖｄｓは大きくなり（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンしている限りドレイン・ソース間の電圧が大きくなり）、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン抵抗と、短絡電流で決まるところで安定する。第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）の方は、連続でオンしている状態では正常であれば第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）に比べて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）の方が高いように第１のリファレンス抵抗Ｒｒ１が設定してあるので、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方は下がってくる。通常オンしているときには、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレイン・ソース間の電圧Ｖｄｓ（０．５Ｖ位）であるから、抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２による分圧電圧よりも第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースとも高い（電源電圧に近くなってくる）。この抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２による分圧電圧は、ダイオードＤ１、ダイオードＤ２でカットされてしまい、比較回路ＣＭＰ１の（＋）側入力端子、（−）側入力端子には無関係になってくる。すなわち、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの値が直接比較回路ＣＭＰ１の（＋）側入力端子、（−）側入力端子に入っている。
【００４８】
一方、比較回路ＣＭＰ１の（＋）側入力端子に、抵抗Ｒ９、ダイオードＤ３という回路が接続されており、この回路のダイオードＤ３のカソードがゲート信号出力端子に繋がっている。配線が正常の状態では、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートはオンするから、このダイオードＤ３のカソードはかなり高い電圧になっている。したがって、ダイオードＤ３はカットオフされて、抵抗Ｒ９とダイオードＤ３の直列回路には電流が流れない。したがって、抵抗Ｒ５、抵抗Ｒ６には電流が全然流れなくて、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースと第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電圧が直接比較回路ＣＭＰ１の（＋）側入力端子、（−）側入力端子に入力されている。このとき、配線が正常（デッドショートでない）の場合は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースに比べて第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースが小さくなるように第１のリファレンス抵抗Ｒｒ１を設定してあるので比較回路ＣＭＰ１の出力はＨｉになっている。
【００４９】
この状態で第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースと負荷Ｌ１間で短絡が発生すると、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１側には、大電流が流れて、この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン抵抗に大電流がかかり、ドレイン・ソース間の電位差が大きくなる。ところが第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の方は、第１のリファレンス抵抗Ｒｒ１によって固定されているので、相変わらずコンスタントである。したがって、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに対して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方が下がってくる。すると、比較回路ＣＭＰ１は反転し、比較回路ＣＭＰ１の出力はＬｏｗになって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断しようとする。
【００５０】
この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断しようとすると、駆動回路２のソース側のトランジスタ２ａがオフして、シンク側のトランジスタ２ｂがオンする。そのために、抵抗Ｒ９とダイオードＤ３の直列回路のダイオードＤ３のカソード側が接地されるから、抵抗Ｒ９とダイオードＤ３の直列回路に電流が流れる。この電流は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースから抵抗Ｒ５を通って、抵抗Ｒ９を通って、ダイオードＤ３を通ってアースに落ちるというように流れる。すると、抵抗Ｒ５に電流が流れてることによって、この抵抗Ｒ５による電圧ドロップが生じる。この電圧ドロップのため、比較回路ＣＭＰ１の（＋）側入力端子は第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースよりも抵抗Ｒ５の電圧ドロップ分だけ下がる。これがヒステリシスである。
【００５１】
第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに比べて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方が一旦低くなると、比較回路ＣＭＰ１が反転して駆動回路２のＬｏｗの信号が入力され駆動回路２をオフしようとする。この駆動回路２を一旦停止すると、駆動回路２のソース側のトランジスタ２ａがオフして、シンク側のトランジスタ２ｂがオンするため、抵抗Ｒ９とダイオードＤ３の直列回路に電流が流れて、比較回路ＣＭＰ１の（＋）側入力端子は実際の第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースよりも低い電圧になる。したがって、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースが若干起き上がってフラフラしても比較回路ＣＭＰ１は安定してオフしている。すなわち、抵抗Ｒ９とダイオードＤ３がヒステリシス回路を構成している。
【００５２】
この状態で、今度は、駆動回路２がオフするから第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３はオフの方向に移行する。まず、ドレイン・ソース間の電圧がどっちも段々と広がっていく。このドレイン・ソース間電圧が広がっていくと、それに引っ張られてゲートの中のＣＧＤの容量が充電されていき、充電されながら引っ張られて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の真のゲート・ソース間の電圧が大きくなって電流は一時増える。
しかし、メインＦＥＴＱ１、メインＦＥＴＱ３のドレイン・ソース間の電圧は無限に大きくなれないから、電源電圧（１２Ｖ）より少しオーバーしたところで飽和し、それ以上は引っ張り効果がなくなって、ゲートの放電回路で第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲートチャージがどんどん抜けてきて、ソースに対してゲート電圧が下がってくる。そのために、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の電流が減っていくと同時に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３共にドレイン・ソース間の電圧がどんどん大きくなっていく。
【００５３】
このように第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流が減っていくから、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース側は接地に近くなっていく。すると、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースは電源電圧を抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２で分圧した電圧よりも低くなる。この結果、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースは比較回路ＣＭＰ１の（−）側入力端子、（＋）側入力端子に信号が送れなくなってしまう。
【００５４】
このような状態になると、今度は、電源電圧を抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２で分圧した電圧が比較回路ＣＭＰ１の（＋）側入力端子、（−）側入力端子に印加されることになる。すると、比較回路ＣＭＰ１の（＋）側入力端子に印加される抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２による分圧電圧は、（−）側入力端子に印加される抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２による分圧電圧に比べて、抵抗Ｒ３の電圧ドロップ分だけ高くなっており、比較回路ＣＭＰ１の出力は反転し、確実にＨｉになる。この比較回路ＣＭＰ１の出力Ｈｉになると、再び駆動回路２がオンし、ゲート信号を第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートに送り、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンする。これによって負荷Ｌに電流が流れる。このような繰り返しを行う。
【００５５】
ＯＮ／ＯＦＦ計数回路４は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートがオフで、駆動回路２がオフの状態、すなわち、駆動回路２のシンクのトランジスタ２ｂがオンになっているときに、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースがグランドよりも高い電圧（５Ｖ）になっているときが有り、そのような状態に作動するものである。具体的には、ＣＲ積分回路を用いており、コンデンサＣ１はこのＣＲ積分回路のコンデンサである。
【００５６】
一方、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧の方は、連続でオンしている状態では、正常であれば第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧に比べて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧の方が高いように第２のリファレンス抵抗Ｒｒ２の抵抗値が設定してあるので、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧の方は上ってくる。第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が上ってきて、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧よりも大きくなったとき、すなわち、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流が過小電流（無電流）になると比較回路ＣＭＰ４の出力がＬｏｗからＨｉに反転する。
駆動回路２は、論理回路５からオフ信号（Ｌｏｗ信号）が出力されると、ソース側トランジスタ２ａがオフしてシンク側トランジスタ２ｂがオンし、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのそれぞれをオフするようになっている。
本実施の形態における電源供給制御装置においては、３つの電源供給ライン６、７、８に１個ずつ第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱを設けてあるので、各メインＦＥＴには各電源供給ライン６、７、８に対応する通電容量だけを持たせてあればよい。そのため、各電源供給ライン６、７、８に細い電線を使用しても電線が十分に保護される。
また、３つの電源供給ライン６、７、８に１個ずつ設けたそれぞれのメインＦＥＴの各ソース電圧と第３の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とをそれぞれ比較し、それぞれ比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれか１つが過電流の検出信号であるＬｏｗの信号を出力すると、論理回路５から駆動回路２へオフ信号（Ｌｏｗ信号）が出力され、この駆動回路２がそれぞれのメインＦＥＴを同時にオフさせる。また、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３の全てから正常電流の検出信号であるＨｉの信号が出力されると、論理回路５から駆動回路２へオン信号（Ｈｉ信号）が出力され、この駆動回路２がそれぞれのメインＦＥＴを同時にオンさせる。これによって、１つの駆動回路２で３つのメインＦＥＴをオン、オフさせることができる。
さらに、これら比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３の全ての出力がＨｉの信号を出力する状態に復帰すると、これらメインＦＥＴの全てがオンして３つの電源供給ライン６、７、８の全てに電流が流れる状態に復帰するので、メンテナンスフリーが可能なシステムを構築することができる。
【００５７】
なお、本実施の形態においては、ＯＮ／ＯＦＦ計数回路４が、１つのチップ上に設けられている。このＯＮ／ＯＦＦ計数回路４は、ピンチオフ領域での動作において、ドレイン電流が小さいと第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１での発熱量が少ないので、過熱遮断に至るまでに時間が長くかかってしまう。そこで、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン、オフ動作を所定時間（例えば１秒程度）行ったとき第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を過熱遮断する。その所定時間は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン、オフ回数の積算により決められる値であり、ここでは、例えば、外部接続端子Ａに外付けしたコンデンサＣ１と図示していない抵抗からなるＣＲ積分回路を用いている。
【００５８】
【発明の効果】
請求項１に記載の発明によれば、電源供給ラインに細い電線を使用可能にしてコストの低減を図ることができると共に、回路規模の小型化および軽量化を図ることができる。
【００５９】
請求項２に記載の発明によれば、リファレンス回路にはトランジスタ数の比で分流された小さな電流が流れるので、リファレンス回路を小型にでき、チップにおける占有面積を小さくでき、チップの小型化が図れ、占有面積が小さくなってできたチップのスペースに機能や性能の向上を図れる付属の回路をチップの大きさを変えずに設けることができる。
【図面の簡単な説明】
【図１】本発明に係る電源供給制御装置の一実施の形態を示す概略構成図である。
【図２】図１に図示の第１の過熱自己遮断型半導体スイッチＱＡの詳細回路図である。
【図３】図１に図示の第４の過熱自己遮断型半導体スイッチＱＢの詳細回路図である。
【図４】図１に図示の第５の過熱自己遮断型半導体スイッチＱＣの詳細回路図である。
【図５】従来例を示す概略構成図。
【図６】別の従来例を示す概略構成図。
【符号の説明】
１……………………………電源供給装置
２……………………………駆動回路
５……………………………論理回路
６……………………………電源供給ライン
７……………………………電源供給ライン
８……………………………電源供給ライン
ＱＡ…………………………第１の過熱自己遮断型半導体スイッチ
ＱＡ２………………………第２の過熱自己遮断型半導体スイッチ
ＱＡ３………………………第３の過熱自己遮断型半導体スイッチ
ＱＢ…………………………第４の過熱自己遮断型半導体スイッチ
ＱＣ…………………………第５の過熱自己遮断型半導体スイッチ
Ｒｒ１………………………第１のリファレンス抵抗
Ｒｒ２………………………第２のリファレンス抵抗
ＣＭＰ１……………………比較回路
ＣＭＰ２……………………比較回路
Ｌ１…………………………負荷
Ｌ２…………………………負荷
Ｌ３…………………………負荷
ＶＢ…………………………ＤＣ電源
【発明の属する技術分野】
本発明は、電源と負荷との間の電源供給ラインに流れる電流が、正常時に流れる電流値よりも大きい過電流であるか否かを検出し過電流であるときに負荷への電流供給を半導体スイッチによりオン、オフさせる電源供給制御装置に関する。
【０００２】
【従来の技術】
図５および図６は、メカニカルリレーとヒューズを用いる代わりに、半導体スイッチとしてＦＥＴを使用しかつ複数の負荷に電源を分配して供給するようにした従来の電源供給装置をそれぞれ示している。
図５に示す電源供給装置にあっては、電源Ｖには１つの負荷Ｌ１〜Ｌ３をそれぞれ有する３つの負荷回路が並列に接続されており、電源Ｖと３つの負荷回路の接続点との間の電源供給ラインにはシャント抵抗ＳＲとＦＥＴ２０が直列に接続されている。そして、シャント抵抗ＳＲの両端の電位差に基づきマイコン１８が電源供給ラインの電流が過電流であるか否かを判別し、この判別結果に応じて駆動回路１９がＦＥＴ２０をオン、オフ制御し、これによって、各負荷回路に供給される電流がオン、オフ制御される。
一方、図６に示す電源供給装置にあっては、図５のＦＥＴ２０と同様に電流をオン、オフ制御するＦＥＴ２１〜２３が３つの負荷回路の各々に１個ずつ設けてあり、図５のものと同様に図示していないマイコンが過電流であるか否かを判別し、この判別結果に応じて図示していない複数の駆動回路が対応するＦＥＴ２１〜２３を個別にオン、オフ制御し、これによって、各負荷回路に供給される電流が個別にオン、オフ制御される。
【０００３】
【発明が解決しようとする課題】
図５に示す上記電源供給装置では、１個のＦＥＴ２０で３つの負荷回路に供給される電流をオン、オフさせるので、そのＦＥＴ２０には３つの負荷Ｌ１〜Ｌ３に対応する大きな通電容量を持たせる必要がある。そのため、電源Ｖと各負荷Ｌ１〜Ｌ３との間の電源供給ラインの電線を太くする必要があり、軽量化が図れない。また、その電線を細くすると、ＦＥＴ２０の遮断特性により細い電線が保護されなくなってしまい、また、ＦＥＴ２０の通電容量を小さくすると、各負荷に十分な電流を供給できなくなってしまう。
一方、図６に示す上記電源供給装置では、３つの負荷回路の各々に設けたＦＥＴ２１〜２３を個別に駆動する３つの駆動回路を設ける必要があり、回路規模が大きくなってコストが増大してしまう。
【０００４】
本発明の目的は、電源供給ラインに細い電線を使用可能にしてコストの低減を図ると共に、回路規模の小型化および軽量化を図ることにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明における電源供給制御装置は、電源と複数の負荷との間にそれぞれ接続される複数の電源供給ラインと、該各電源供給ラインのそれぞれに接続し、各電源供給ラインに流れる電流をスイッチング制御する複数個の過熱自己遮断型半導体スイッチと、前記過熱自己遮断型半導体スイッチに並列に接続された複数個のリファレンス回路とからなり、前記複数の電源供給ラインに並列に接続した過熱自己遮断型半導体スイッチとリファレンス抵抗の直列回路で構成される複数のリファレンス回路の内の１つのリファレンス回路の過熱自己遮断型半導体スイッチのソース電圧と、前記複数個の過熱自己遮断型半導体スイッチのソース電圧とをそれぞれ比較し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より小さい間は正常電流の検出信号を出力し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より大きくなったとき、過電流の検出信号をそれぞれ出力する複数個の比較回路と、オン信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオンさせかつオフ信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオフさせる１つの駆動回路と、前記複数個の比較回路のいずれか１つが前記過電流の検出信号を出力したとき、前記駆動回路にオフ信号を出力すると共に、前記複数個の比較回路の全てから正常電流の検出信号が出力されると前記駆動回路へオン信号を出力する論理回路とを設けて構成したものである。
【０００６】
このように構成することにより、請求項１に記載の発明によると、電源供給ラインに細い電線を使用可能にしてコストの低減を図ると共に、回路規模の小型化および軽量化を図ることができる。
また、複数の電源供給ラインに１個ずつ設けた複数個の過熱自己遮断型半導体スイッチの各ソース電圧とリファレンス回路の過熱自己遮断型半導体スイッチソース電圧とをそれぞれ比較し、複数個の比較回路のいずれか１つが過電流の検出信号を出力すると、論理回路から駆動回路へオフ信号が出力され、この駆動回路が複数の電源供給ラインに１個ずつ設けた複数個の過熱自己遮断型半導体スイッチを同時にオフさせると共に、複数個の比較回路の全てから正常電流の検出信号が出力されると、論理回路から駆動回路へオン信号が出力され、この駆動回路が複数の電源供給ラインに１個ずつ設けた複数個の過熱自己遮断型半導体スイッチを同時にオンさせる。これによって、１つの駆動回路で電源供給ラインに接続した複数個の過熱自己遮断型半導体スイッチをオン、オフさせることができる。 さらに、複数個の比較回路の全てが正常電流の検出信号を出力する状態に復帰すると、全ての電源供給ラインに接続した複数個の過熱自己遮断型半導体スイッチがオンになって全ての電源供給ラインに電流が流れる状態に復帰するので、メンテナンスフリーが可能なシステムを構築することができる。
【０００７】
請求項２に記載の発明における電源供給制御装置は、リファレンス回路の過熱自己遮断型半導体スイッチを、電源供給ラインに接続される過熱自己遮断型半導体スイッチより少ない数のトランジスタで構成し、リファレンス回路のリファレンス抵抗を、電源供給ラインに接続される過熱自己遮断型半導体スイッチに所定の負荷電流が流れたときに電源供給ラインに接続される過熱自己遮断型半導体スイッチのドレイン・ソース間に発生する電圧と同じドレイン・ソース間電圧をリファレンス回路の過熱自己遮断型半導体スイッチのドレイン・ソース間に発生させる値に設定したものである。
このように構成することにより、請求項２に記載の発明によると、リファレンス回路にはトランジスタ数の比で分流された小さな電流が流れるので、リファレンス回路が小型になり、チップでの占有面積が小さくなる。これによって、チップの小型化を図れ、或いは、その占有面積が小さくなってできたスペースに機能や性能の向上を図れる付属の回路をチップの大きさを変えずに設けることができる。
【０００８】
【発明の実施の形態】
以下、図面に基づいて本発明に係る実施の形態を説明する。
図１には、本発明に係る電源供給制御装置の一実施の形態が示されている。 この電源供給制御装置は、例えば、自動車等の車両においてバッテリ（１２Ｖの直流電源）ＶＢからヘッドライト、パワーシート用のモータ等の負荷に供給する電流を制御するものである。この電源供給制御装置のうち、図１の破線で示すブロックが電源供給装置１で、１個のチップで構成されており、その他の電子部品は、電源供給装置１の外部接続端子にそれぞれ接続されている。
【０００９】
電源供給装置１は、負荷に供給する電流を制御するもので、１個の半導体チップとして構成されている。この電源供給制御装置１において○で示されているのは外部の素子を接続するための接続端子である。
すなわち、電源供給装置１の入力側端子ＣにはバッテリＶＢが接続され、出力側端子Ｅには負荷Ｌ１が接続されている。一方、スイッチング端子Ｂには、一端が接地され他端が抵抗Ｒ４を介してバッテリＶＢに接続されるスイッチＳＷ１が接続されている。
また、入力側端子Ｃには、第１の過熱自己遮断型半導体スイッチＱＡのドレン側端子ＤＡが接続されており、この第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡには出力側端子Ｅが接続されている。また、第１の過熱自己遮断型半導体スイッチＱＡには、ゲート側端子ＧＡが設けられている。そして、この第１の過熱自己遮断型半導体スイッチＱＡは、バッテリＶＢと負荷Ｌ１との間に直列に接続されている。
【００１０】
この第１の過熱自己遮断型半導体スイッチＱＡは、図２に示す如き構成を有している。すなわち、ドレン側端子ＤＡには、メインＦＥＴＱ１のドレンが接続されており、メインＦＥＴＱ１のソースには、ソース側端子ＳＡが接続されている。このメインＦＥＴＱ１のゲートは、内部抵抗ＲＡ（例えば、１０ｋΩ）を介してゲート側端子ＧＡに接続されている。このゲート側端子ＧＡとソース側端子ＳＡとの間には、温度検知回路３０が接続されている。この温度検知回路３０は、メインＦＥＴＱ１の温度を検出するためのもので、この温度検知回路３０には、ラッチ回路３１が接続されている。そして、この温度検知回路３０は、メインＦＥＴＱ１に所定電流より過大の電流が流れる等によってメインＦＥＴＱ１の温度が所定温度（異常温度）以上になったときにラッチ回路３１にオン信号を出力する機能を有している。そして、このラッチ回路３１は、温度検知回路３０からの信号を受けてオン信号を出力し続ける作用を有している。このラッチ回路３１の出力端子には、過熱遮断用ＦＥＴＱ２のゲートが接続されており、メインＦＥＴＱ１が過熱したことを温度検知回路３０が検出したときにラッチ回路３１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ２がオンし、メインＦＥＴＱ１のゲート電圧を落としてメインＦＥＴＱ１を遮断する。
【００１１】
一方、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡには、出力側端子Ｅを介して負荷Ｌ１が接続されている。この負荷Ｌ１への電力供給は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１によって行われている。
このようにして第１の過熱自己遮断型半導体スイッチＱＡは、負荷短絡等によって過電流が流れたときに、メインＦＥＴＱ１が過熱して破壊されるのを防止するため、メインＦＥＴＱ１の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第１の過熱自己遮断型半導体スイッチＱＡを構成しているメインＦＥＴＱ１は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００１２】
また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）には、ツェナーダイオードＺＤ１のアノードが接続されており、このツェナーダイオードＺＤ１のカソードには抵抗Ｒ７と抵抗Ｒ８の接続点が接続されている。また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースに（ソース側端子ＳＡ）は、抵抗Ｒ５を介してコンパレータで構成される比較回路ＣＭＰ１の（＋）側入力端子と、コンパレータで構成される比較回路ＣＭＰ４の（−）側入力端子がそれぞれ接続されている。このツェナーダイオードＺＤ１は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲート・ソース間を電源電圧（１２Ｖ）に保ってゲートに過電圧が印加されようとした場合に、これをバイパスさせるためのものである。
【００１３】
また、入力側端子Ｃには、端子Ｈと端子Ｆが接続されている。この端子Ｈには、第２の過熱自己遮断型半導体スイッチＱＡ２のドレンＤが、端子Ｆには、第３の過熱自己遮断型半導体スイッチＱＡ３のドレンＤがそれぞれ接続されている。この第２の過熱自己遮断型半導体スイッチＱＡ２と、第３の過熱自己遮断型半導体スイッチＱＡ３は、図２に示すされる第１の過熱自己遮断型半導体スイッチＱＡと全く同一の構成を有している。すなわち、この第２の過熱自己遮断型半導体スイッチＱＡ２と第３の過熱自己遮断型半導体スイッチＱＡ３は、第１の過熱自己遮断型半導体スイッチＱＡ同様、メインＦＥＴＱ１と、このメインＦＥＴＱ１のゲートに内部抵抗ＲＡを介して接続されるゲート側端子ＧＡとメインＦＥＴＱ１のソースとに接続される温度検知回路３０と、メインＦＥＴＱ１のゲート・ソース間に接続される過熱遮断用ＦＥＴＱ２と、この過熱遮断用ＦＥＴＱ２のゲートに接続され温度検知回路３０のメインＦＥＴＱ１の過熱状態の検出によって温度検知回路３０から出力される検出信号を受けて過熱遮断用ＦＥＴＱ２にオン信号を出力し続けるラッチ回路とによって構成されている。
【００１４】
また、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソースには、一端が接地された負荷Ｌ２が接続されている。したがって、この第２の過熱自己遮断型半導体スイッチＱＡ２は、バッテリＶＢと負荷Ｌ２との間に直列に接続されている。この負荷Ｌ２への電力供給は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱによって行われている。
このようにして第２の過熱自己遮断型半導体スイッチＱＡ２は、負荷短絡等によって第２の過熱自己遮断型半導体スイッチＱＡ２に過電流が流れたときに、メインＦＥＴＱが過熱して破壊されるのを防止するため、メインＦＥＴＱの温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第２の過熱自己遮断型半導体スイッチＱＡ２を構成しているメインＦＥＴＱは、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００１５】
さらに、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソースには、一端が接地された負荷Ｌ３が接続されている。したがって、この第３の過熱自己遮断型半導体スイッチＱＡ３は、バッテリＶＢと負荷Ｌ３との間に直列に接続されている。この負荷Ｌ２への電力供給は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱによって行われている。
【００１６】
このようにして第３の過熱自己遮断型半導体スイッチＱＡ３は、負荷短絡等によって第３の過熱自己遮断型半導体スイッチＱＡ３に過電流が流れたときに、メインＦＥＴＱが過熱して破壊されるのを防止するため、メインＦＥＴＱの温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第２の過熱自己遮断型半導体スイッチＱＡ３を構成しているメインＦＥＴＱは、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００１７】
第１の過熱自己遮断型半導体スイッチＱＡのドレン側端子ＤＡには、第４の過熱自己遮断型半導体スイッチＱＢのドレン側端子ＤＢと、第５の過熱自己遮断型半導体スイッチＱＣのドレン側端子ＤＣが接続されている。そして、この第４の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢには出力側端子Ｊが、また、第５の過熱自己遮断型半導体スイッチＱＣのソース側端子ＳＣには出力側端子Ｋが接続されている。また、第４の過熱自己遮断型半導体スイッチＱＢには、ゲート側端子ＧＢが、第５の過熱自己遮断型半導体スイッチＱＣには、ゲート側端子ＧＣが設けられている。
【００１８】
この第４の過熱自己遮断型半導体スイッチＱＢは、図３に示す如き構成を有しており、この第４の過熱自己遮断型半導体スイッチＱＢは、図２に図示の第１の過熱自己遮断型半導体スイッチＱＡと同一の構成となっている。すなわち、ドレン側端子ＤＢには、メインＦＥＴＱ３のドレンが接続されており、メインＦＥＴＱ３のソースには、ソース側端子ＳＢが接続されている。このメインＦＥＴＱ３のゲートは、内部抵抗ＲＢ（例えば、１０ｋΩ）を介してゲート側端子ＧＢに接続されている。このゲート側端子ＧＢとソース側端子ＳＢとの間には、温度検知回路４０が接続されている。この温度検知回路４０は、メインＦＥＴＱ３の温度を検出するためのもので、この温度検知回路４０には、ラッチ回路４１が接続されている。そして、この温度検知回路４０は、メインＦＥＴＱ３に所定電流より過大の電流が流れる等によってメインＦＥＴＱ３の温度が所定温度（異常温度）以上になったときにラッチ回路４１にオン信号を出力する機能を有している。そして、このラッチ回路４１は、温度検知回路４０からの信号を受けてオン信号を出力し続ける作用を有している。さらに、このラッチ回路４１の出力端子には、過熱遮断用ＦＥＴＱ４のゲートが接続されており、メインＦＥＴＱ３が過熱したことを温度検知回路４０が検出したときは、ラッチ回路４１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ４をオンし、メインＦＥＴＱ３のゲート電圧を落としてメインＦＥＴＱ３を遮断する。
【００１９】
一方、第４の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢには、出力側端子Ｊを介して第１のリファレンス抵抗Ｒｒ１が接続されており、この第１のリファレンス抵抗Ｒｒ１の他端は接地されている。そして、このメインＦＥＴＱ３と第１のリファレンス抵抗Ｒｒ１とによって第１のリファレンス回路が構成されている。この第１のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と負荷Ｌ１との直列回路に並列に接続されている。
【００２０】
この第１のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンして負荷Ｌ１に電流を流し、この負荷Ｌ１に正常に電流が流れている状態のときに第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生する電圧（又は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱをオンして負荷Ｌ２に電流を流し、この負荷Ｌ２に正常に電流が流れている状態のときに第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）に発生する電圧、あるいは第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱをオンして負荷Ｌ３に電流を流し、この負荷Ｌ３に正常に電流が流れている状態のときに第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ３）に発生する電圧）と同じ電圧（基準電圧）を、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）に常時発生させる作用を有している。
【００２１】
このように、この第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）には、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡに接続される負荷Ｌ１（第２の過熱自己遮断型半導体スイッチＱＡ２のソース側端子ＳＡ２に接続される負荷Ｌ２、第３の過熱自己遮断型半導体スイッチＱＡ３のソース側端子ＳＡ３に接続される負荷Ｌ３）の状態の変化に拘わらず、常に一定したソース電圧が発生するようになっている。この第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（又は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、あるいは第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に電流が過大に流れたときに、このメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生する（又は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）、あるいは第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ）に発生する）ソース電圧と比較して負荷Ｌ１（又は負荷Ｌ２、あるいは負荷Ｌ３）に過電流が流れたことを検出するための第１の基準電圧である。
【００２２】
また、第４の過熱自己遮断型半導体スイッチＱＢは、メインＦＥＴＱ３のソースに接続される第１のリファレンス抵抗Ｒｒ１の短絡等によって第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３に過電流が流れたときに、このメインＦＥＴＱ３が過熱して破壊されるのを防止するため、このメインＦＥＴＱ３の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第４の過熱自己遮断型半導体スイッチＱＢを構成しているメインＦＥＴＱ３は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００２３】
また、第５の過熱自己遮断型半導体スイッチＱＣは、図４に示す如き構成を有しており、この第５の過熱自己遮断型半導体スイッチＱＣは、図２に図示の第１の過熱自己遮断型半導体スイッチＱＡと同一の構成となっている。すなわち、ドレン側端子ＤＣには、メインＦＥＴＱ５のドレンが接続されており、メインＦＥＴＱ５のソースには、ソース側端子ＳＣが接続されている。このメインＦＥＴＱ５のゲートは、内部抵抗ＲＣ（例えば、１０ｋΩ）を介してゲート側端子ＧＣに接続されている。このゲート側端子ＧＣとソース側端子ＳＣとの間には、温度検知回路５０が接続されている。この温度検知回路５０は、メインＦＥＴＱ５の温度を検出するためのもので、この温度検知回路５０には、ラッチ回路５１が接続されている。そして、この温度検知回路５０は、メインＦＥＴＱ５に所定電流より過大の電流が流れる等によってメインＦＥＴＱ５の温度が所定温度（異常温度）以上になったときにラッチ回路５１にオン信号を出力する機能を有している。そして、このラッチ回路５１は、温度検知回路５０からの信号を受けてオン信号を出力し続ける作用を有している。さらに、このラッチ回路５１の出力端子には、過熱遮断用ＦＥＴＱ６のゲートが接続されており、温度検知回路５０によってメインＦＥＴＱ５が過熱したことを検出したときは、ラッチ回路５１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ６をオンし、メインＦＥＴＱ５のゲート電圧を落としてメインＦＥＴＱ５を遮断する。
【００２４】
一方、第５の過熱自己遮断型半導体スイッチＱＣのソース側端子ＳＣには、出力側端子Ｋを介して第２のリファレンス抵抗Ｒｒ２が接続されており、この第２のリファレンス抵抗Ｒｒ２の他端は接地されている。そして、このメインＦＥＴＱ５と第２のリファレンス抵抗Ｒｒ２とによって第２のリファレンス回路が構成されている。この第２のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と負荷Ｌとの直列回路に並列に接続されている。 この第２のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンして負荷Ｌ１に電流を流し、この負荷Ｌ１に正常に電流が流れている状態のときに第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生する電圧と同じ電圧（基準電圧）を、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース（ソース側端子ＳＣ）に常時発生させる作用を有している。すなわち、この第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース（ソース側端子ＳＣ）には、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡに接続される負荷Ｌの状態の変化に拘わらず、常に一定したソース電圧が発生するようになっている。
【００２５】
この第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンしているにも拘わらず、負荷Ｌ１に電流が流れないか過少な電流が流れたとき（負荷断線等の場合）に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流量が、第２の所定値より過小に流れたときに、このメインＦＥＴＱ１のソース電圧と比較して負荷Ｌ１に電流が過少に流れたことを検出するための第２の基準電圧である。
【００２６】
このように第５の過熱自己遮断型半導体スイッチＱＣは、メインＦＥＴＱ５のソースに接続される第２のリファレンス抵抗Ｒｒ２の短絡等によって第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５に過電流が流れたときに、このメインＦＥＴＱ５が過熱して破壊されるのを防止するため、このメインＦＥＴＱ５の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第５の過熱自己遮断型半導体スイッチＱＣを構成しているメインＦＥＴＱ５は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００２７】
また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）と、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５は、複数のトランジスタで構成されており、このメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）、メインＦＥＴＱ２、メインＦＥＴＱ３を構成するトランジスタ数の比は、
メインＦＥＴＱ１＞メインＦＥＴＱ３
メインＦＥＴＱ１＞メインＦＥＴＱ５
となっている。具体的には、例えば、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３、および第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）と第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５の各トランジスタ数の比は１０００：１に設定してある。
【００２８】
そして、第１のリファレンス抵抗Ｒｒ１は、例えば第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に５Ａの負荷電流（ドレイン電流）が流れたとき、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３に５ｍＡのドレイン電流が流れ、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）のドレイン・ソース間電圧Ｖｄｓと同じドレイン・ソース間電圧を第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のドレイン・ソース間に発生させるようにような値に設定してある。
また、第２のリファレンス抵抗Ｒｒ２は、例えば第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に５Ａの負荷電流が流れたとき、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５に５ｍＡのドレイン電流が流れ、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）のドレイン・ソース間電圧Ｖｄｓと同じドレイン・ソース間電圧を第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のドレイン・ソース間に発生させるようにような値に設定してある。
【００２９】
したがって、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）のゲート・ソース間電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲート・ソース間電圧とは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に接続される負荷Ｌ１（負荷Ｌ２、負荷Ｌ３）が正常である限り、一致した値となる。同様に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）のゲート・ソース間電圧と第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のゲート・ソース間電圧とは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）に接続される負荷Ｌが正常である限り、一致した値となる。
【００３０】
第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲートと、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のゲートとは、抵抗Ｒ７と抵抗Ｒ８の直列回路を介して駆動回路２に接続されており、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートとは、端子Ｉを介して、端子Ｉに接続される抵抗Ｒ７と抵抗Ｒ８の直列回路を介して駆動回路２に接続されている。したがって、この駆動回路２から出力されるゲート信号によって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートと、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５とは、同時にオン・オフするようになっている。
【００３１】
コンパレータで構成される比較回路ＣＭＰ１の（＋）側入力端子には、抵抗Ｒ５を介して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）が、比較回路ＣＭＰ１の（−）側入力端子には、抵抗Ｒ６を介して第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）が接続されている。
また、コンパレータで構成される比較回路ＣＭＰ２の（＋）側入力端子には、第２の過熱自己遮断型半導体スイッチＱＡ２のソース側端子ＳＡ２が、比較回路ＣＭＰ２の（−）側入力端子には、出力側端子Ｊを介して第４の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢが接続されている。
さらに、コンパレータで構成される比較回路ＣＭＰ３の（＋）側入力端子には、第３の過熱自己遮断型半導体スイッチＱＡ３のソース側端子ＳＡ３が、比較回路ＣＭＰ３の（−）側入力端子には、出力側端子Ｊを介して第４の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢが接続されている。
この比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３の出力端子には、例えば、１つのＮＯＲ回路で構成される論理回路５が接続されており、この論理回路５の出力端子には、駆動回路２が接続されている。
【００３２】
この論理回路５は、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれか１つの比較回路でも過電流を検出し、過電流検出信号であるＬｏｗ信号を出力すると、論理回路５から駆動回路２へオフ信号（Ｌｏｗ信号）が出力され、駆動回路２から出力されるゲート信号がオフとなり、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱをオフすると共に、駆動回路２から出力されるゲート信号によって駆動している第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５も同時にオフすることになる。
【００３３】
また、コンパレータで構成される比較回路ＣＭＰ４の（＋）側入力端子には、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース（ソース側端子ＳＣ）が、比較回路ＣＭＰ４の（−）側入力端子には、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）が接続されている。
【００３４】
比較回路ＣＭＰ１は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に誘起される電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに誘起される電圧とを比較して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に接続される負荷Ｌ１に過大電流が流れるのを検出するためのもので、第１の比較回路を構成している。
すなわち、比較回路ＣＭＰ１の出力は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉが出力され、その差が過電流判定値より大きくなると（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗが出力され、過大電流が流れたと判定する。
【００３５】
比較回路ＣＭＰ２は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）に誘起される電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに誘起される電圧とを比較して第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱに接続される負荷Ｌ２に過大電流が流れるのを検出するためのもので、第２の比較回路を構成している。
すなわち、比較回路ＣＭＰ２の出力は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉが出力され、その差が過電流判定値より大きくなると（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース（ソース側端子ＳＡ２）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗが出力され、過大電流が流れたと判定する。
【００３６】
比較回路ＣＭＰ３は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ３）に誘起される電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに誘起される電圧とを比較して第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱに接続される負荷Ｌ３に過大電流が流れるのを検出するためのもので、第３の比較回路を構成している。
すなわち、比較回路ＣＭＰ３の出力は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ３）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉが出力され、その差が過電流判定値より大きくなると（第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース（ソース側端子ＳＡ３）の電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗが出力され、過大電流が流れたと判定する。
【００３７】
また、比較回路ＣＭＰ４は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に誘起される電圧と第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソースに誘起される電圧とを比較して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に電流が所定量流れているか（過小電流となっていないか）を検出するためのもので、第４の比較回路を構成している。
すなわち、比較回路ＣＭＰ４の出力は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧と第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧とを比較し、その差が過小電流判定値以下である間（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧よりも低い値である間）はＨｉが出力され、その差が過小電流判定値より大きくなると（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧より高くなると）反転してＬｏｗが出力され過小電流になったと判定する。
【００３８】
一方、電源供給制御装置１の入力側端子Ｃには、ＰＮＰトランジスタＴｒ１のエミッタが接続されており、このＰＮＰトランジスタＴｒ１のコレクタには、抵抗Ｒ１と抵抗Ｒ３と抵抗Ｒ２の直列回路が接続されており、抵抗Ｒ２の他端は接地されている。そして、比較回路ＣＭＰ１の（＋）側入力端子は、抵抗Ｒ１と抵抗Ｒ３の接続点にダイオードＤ１を介して接続されており、比較回路ＣＭＰ１の（−）側入力端子は、抵抗Ｒ３と抵抗Ｒ２の接続点にダイオードＤ２を介して接続されている。したがって、比較回路ＣＭＰ１の（＋）側入力端子には、バッテリＶＢから供給される電源電圧を、抵抗Ｒ１と、抵抗Ｒ３とＲ２の合成抵抗とによって分圧した電圧が、比較回路ＣＭＰ１の（−）側入力端子には、抵抗Ｒ１と抵抗Ｒ３の合成抵抗と、Ｒ２とによって分圧した電圧がそれぞれ印加されるように構成されている。
このＰＮＰトランジスタＴｒ１と、抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２と、ダイオードＤ１、ダイオードＤ２によって、短絡等の異常により第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンからオフになった後に、この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンに復帰させるための復帰回路を構成している。この復帰回路は、エミッタがバッテリＶＢ側の出力端子に、ベースが抵抗Ｒ１０を介してスイッチＳＷ１側の入力端子にそれぞれ接続されたトランジスタＴｒ１と、そのコレクタとグランドの間に直列接続された抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２と、抵抗Ｒ１に流れる電流を比較回路ＣＭＰ１の（＋）端子側へ通すダイオードＤ１と、抵抗Ｒ１、抵抗Ｒ３に流れる電流を比較回路ＣＭＰ１の−端子側へ通すダイオードＤ２とからなる。この抵抗Ｒ１の抵抗値は、スイッチＳＷ１をオンにしてトランジスタＴｒ１がオンになると、抵抗Ｒ１、抵抗Ｒ３の接続点の電位Ｖ１がバッテリの６０〜８０％程度で、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）の電位が抵抗Ｒ５での前記電圧降下分だけ下がった電圧Ｖ３（ダイオードＤ１のカソード側電位）より大きい値になるように設定されている。
【００３９】
さらに、比較回路ＣＭＰ１の（＋）側入力端子には、抵抗Ｒ９を介してダイオードＤ３のアノードが接続されており、このダイオードＤ３のカソードには駆動回路２のゲート信号出力端子が接続されている。
比較回路ＣＭＰ１の出力端子は、論理回路５に接続されると共に駆動回路２に接続されており、比較回路ＣＭＰ１の判定結果が論理回路５に入力されると共に駆動回路２に入力されるようになっている。この駆動回路２には、チャージポンプ回路３で昇圧された電圧ＶＰ（例えば、ＶＰ＝ＶＢ＋５Ｖ）が印加されており、駆動回路２は、比較回路ＣＭＰ１から出力されているＨｉの信号と、論理回路５スイッチから出力されているＨｉの信号と、スイッチＳＷ１をオンすることによってスイッチ側から入力されるオン信号の入力とによって、駆動回路２のソース側トランジスタ２ａがオンしてシンク側トランジスタ２ｂがオフし、電圧ＶＰの駆動信号を抵抗Ｒ８、抵抗Ｒ７を介して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートのそれぞれに出力し、これによって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱをオンするようになっている。この駆動回路２は、比較回路ＣＭＰ１からＨｉの信号が入力されている間（Ｌｏｗの信号が出力されない限り）、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートのそれぞれにオン信号を出力し続ける。
【００４０】
この駆動回路２は、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの比較回路が反転して論理回路５からＬｏｗ信号が入力されると、駆動回路２のソース側トランジスタ２ａがオフしシンク側トランジスタ２ｂがオンし、駆動回路２からの出力がＬｏｗとなって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートのそれぞれににオフ信号を出力し、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのそれぞれをオフする。
【００４１】
この比較回路ＣＭＰ１は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも大きいとき、すなわち、メインＦＥＴＱ１に過大電流が流れていないときは、出力端子から常時Ｈｉの信号を論理回路５を介して駆動回路２に出力しており、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも小さくなったとき、すなわち、メインＦＥＴＱ１に過大電流が流れると、比較回路ＣＭＰ１の出力がＨｉからＬｏｗに反転し、論理回路５の出力端子から駆動回路２にＬｏｗの信号が出力される。
また、比較回路ＣＭＰ２は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも大きいとき、すなわち、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱに過大電流が流れていないときは、出力端子から常時Ｈｉの信号を論理回路５を介して駆動回路２に出力しており、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも小さくなったとき、すなわち、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱに過大電流が流れると、比較回路ＣＭＰ２の出力がＨｉからＬｏｗに反転し、論理回路５の出力端子から駆動回路２にＬｏｗの信号が出力される。
さらに、比較回路ＣＭＰ３は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース電圧が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも大きいとき、すなわち、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱに過大電流が流れていないときは、出力端子から常時Ｈｉの信号を論理回路５を介して駆動回路２に出力しており、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース電圧が第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧よりも小さくなったとき、すなわち、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱに過大電流が流れると、比較回路ＣＭＰ３の出力がＨｉからＬｏｗに反転し、論理回路５の出力端子から駆動回路２にＬｏｗの信号が出力される。
【００４２】
すなわち、比較回路ＣＭＰ１の出力は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉの信号が出力され、その差が過電流判定値より大きくなると（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗの信号が出力され、過大電流が流れたと判定する。
また、比較回路ＣＭＰ２の出力は、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉの信号が出力され、その差が過電流判定値より大きくなると（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗの信号が出力され、過大電流が流れたと判定する。
さらに、比較回路ＣＭＰ３の出力は、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソース電圧と第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とを比較し、その差が過電流判定値以下である間（第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉの信号が出力され、その差が過電流判定値より大きくなると（第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのソースの電位が第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗの信号が出力され、過大電流が流れたと判定する。
【００４３】
したがって、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のすべての比較回路の出力から論理回路５を介して駆動回路２にＨｉが入力されているときは、駆動回路２からは第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのそれぞれをオンするゲート信号（Ｈｉの信号）が出力される。そして、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの比較回路の出力がＨｉからＬｏｗに反転し、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの比較回路の出力から論理回路５を介して駆動回路２にＬｏｗが入力され、駆動回路２にＬｏｗの信号が入力されると駆動回路２からは第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱをオフするゲート信号（Ｌｏｗの信号）が出力され、駆動回路２は、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの比較回路から出力される比較結果に基づいて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのオン・オフを行うようにしている。
【００４４】
駆動回路２は、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３の全ての比較回路の出力から論理回路５を介して駆動回路２にＨｉが入力されているときは、駆動回路２からはＨｉの信号が第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱの各ゲートに出力されている。いま、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれかの出力が反転して、Ｌｏｗの信号が論理回路５に入力されると、論理回路５の出力は、ＨｉからＬｏｗに反転する。そして、駆動回路２には、Ｌｏｗの信号が入力される。
論理回路５からＬｏｗの信号が入力された駆動回路２は、ソース側トランジスタ２ａがオフし、シンク側トランジスタ２ｂがオンし、駆動回路２からの出力がＬｏｗとなって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱのゲートと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートのそれぞれににオフ信号を出力し、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのそれぞれをオフする。このとき、ゲートを同じにしている第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５もそれぞれオフする。
また、比較回路ＣＭＰ４の出力端子は、外部への出力端子Ｍに接続されており、比較回路ＣＭＰ４によって判定された結果は、出力端子Ｍに接続される回路によって利用される。
【００４５】
起動時、スイッチＳＷ１を投入すると、ＰＮＰトランジスタＴｒ１がオンし、電源電圧ＶＢ（１２Ｖ）を抵抗Ｒ１と（抵抗Ｒ３＋抵抗Ｒ２）とによって分圧された電圧値（例えば、電源電圧の６０％〜８０％）が比較回路ＣＭＰ１の（＋）側端子に印加されるようになっている。比較回路ＣＭＰ１の（−）側端子には、（抵抗Ｒ１＋抵抗Ｒ３）と抵抗Ｒ２とによって分圧された電圧値（例えば、電源電圧の２０％〜４０％）が印加されるようになっている。この抵抗Ｒ３は小さい抵抗値のものが使用されており、抵抗Ｒ１の抵抗値と（抵抗Ｒ３＋抵抗Ｒ２）の抵抗値の差は微差である。
【００４６】
スイッチＳＷ１をオンし、ＰＮＰトランジスタＴｒ１のオンによって、電源電圧ＶＢ（１２Ｖ）を抵抗Ｒ１と（抵抗Ｒ３＋抵抗Ｒ２）とで分圧した電圧が比較回路ＣＭＰ１の（＋）側入力端子と比較回路ＣＭＰ１の（−）側入力端子に印加され、比較回路ＣＭＰ１の（＋）側入力端子に印加される電圧が比較回路ＣＭＰ１の（−）側入力端子に印加される電圧よりも大きいため、比較回路ＣＭＰ１の出力はＨｉとなり、論理回路５を介して駆動回路２を駆動し、駆動回路２からはゲート駆動信号Ｈｉが出力される。このゲート駆動信号Ｈｉは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートに（負荷Ｌ２、負荷Ｌ３が接続されているときは、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのゲートにも）印加され、この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１（第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱ、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱ）をオンする。このゲート駆動信号は同時に第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５をオンする。
【００４７】
いま、負荷Ｌ１側に短絡等のデットショートが生じると、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレイン・ソース間の電圧Ｖｄｓは大きくなり（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンしている限りドレイン・ソース間の電圧が大きくなり）、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン抵抗と、短絡電流で決まるところで安定する。第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）の方は、連続でオンしている状態では正常であれば第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）に比べて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）の方が高いように第１のリファレンス抵抗Ｒｒ１が設定してあるので、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方は下がってくる。通常オンしているときには、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレイン・ソース間の電圧Ｖｄｓ（０．５Ｖ位）であるから、抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２による分圧電圧よりも第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースとも高い（電源電圧に近くなってくる）。この抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２による分圧電圧は、ダイオードＤ１、ダイオードＤ２でカットされてしまい、比較回路ＣＭＰ１の（＋）側入力端子、（−）側入力端子には無関係になってくる。すなわち、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの値が直接比較回路ＣＭＰ１の（＋）側入力端子、（−）側入力端子に入っている。
【００４８】
一方、比較回路ＣＭＰ１の（＋）側入力端子に、抵抗Ｒ９、ダイオードＤ３という回路が接続されており、この回路のダイオードＤ３のカソードがゲート信号出力端子に繋がっている。配線が正常の状態では、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートはオンするから、このダイオードＤ３のカソードはかなり高い電圧になっている。したがって、ダイオードＤ３はカットオフされて、抵抗Ｒ９とダイオードＤ３の直列回路には電流が流れない。したがって、抵抗Ｒ５、抵抗Ｒ６には電流が全然流れなくて、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースと第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電圧が直接比較回路ＣＭＰ１の（＋）側入力端子、（−）側入力端子に入力されている。このとき、配線が正常（デッドショートでない）の場合は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースに比べて第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースが小さくなるように第１のリファレンス抵抗Ｒｒ１を設定してあるので比較回路ＣＭＰ１の出力はＨｉになっている。
【００４９】
この状態で第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースと負荷Ｌ１間で短絡が発生すると、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１側には、大電流が流れて、この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン抵抗に大電流がかかり、ドレイン・ソース間の電位差が大きくなる。ところが第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の方は、第１のリファレンス抵抗Ｒｒ１によって固定されているので、相変わらずコンスタントである。したがって、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに対して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方が下がってくる。すると、比較回路ＣＭＰ１は反転し、比較回路ＣＭＰ１の出力はＬｏｗになって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断しようとする。
【００５０】
この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断しようとすると、駆動回路２のソース側のトランジスタ２ａがオフして、シンク側のトランジスタ２ｂがオンする。そのために、抵抗Ｒ９とダイオードＤ３の直列回路のダイオードＤ３のカソード側が接地されるから、抵抗Ｒ９とダイオードＤ３の直列回路に電流が流れる。この電流は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースから抵抗Ｒ５を通って、抵抗Ｒ９を通って、ダイオードＤ３を通ってアースに落ちるというように流れる。すると、抵抗Ｒ５に電流が流れてることによって、この抵抗Ｒ５による電圧ドロップが生じる。この電圧ドロップのため、比較回路ＣＭＰ１の（＋）側入力端子は第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースよりも抵抗Ｒ５の電圧ドロップ分だけ下がる。これがヒステリシスである。
【００５１】
第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに比べて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方が一旦低くなると、比較回路ＣＭＰ１が反転して駆動回路２のＬｏｗの信号が入力され駆動回路２をオフしようとする。この駆動回路２を一旦停止すると、駆動回路２のソース側のトランジスタ２ａがオフして、シンク側のトランジスタ２ｂがオンするため、抵抗Ｒ９とダイオードＤ３の直列回路に電流が流れて、比較回路ＣＭＰ１の（＋）側入力端子は実際の第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースよりも低い電圧になる。したがって、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースが若干起き上がってフラフラしても比較回路ＣＭＰ１は安定してオフしている。すなわち、抵抗Ｒ９とダイオードＤ３がヒステリシス回路を構成している。
【００５２】
この状態で、今度は、駆動回路２がオフするから第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３はオフの方向に移行する。まず、ドレイン・ソース間の電圧がどっちも段々と広がっていく。このドレイン・ソース間電圧が広がっていくと、それに引っ張られてゲートの中のＣＧＤの容量が充電されていき、充電されながら引っ張られて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の真のゲート・ソース間の電圧が大きくなって電流は一時増える。
しかし、メインＦＥＴＱ１、メインＦＥＴＱ３のドレイン・ソース間の電圧は無限に大きくなれないから、電源電圧（１２Ｖ）より少しオーバーしたところで飽和し、それ以上は引っ張り効果がなくなって、ゲートの放電回路で第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲートチャージがどんどん抜けてきて、ソースに対してゲート電圧が下がってくる。そのために、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の電流が減っていくと同時に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３共にドレイン・ソース間の電圧がどんどん大きくなっていく。
【００５３】
このように第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流が減っていくから、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース側は接地に近くなっていく。すると、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースは電源電圧を抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２で分圧した電圧よりも低くなる。この結果、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース、第４の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースは比較回路ＣＭＰ１の（−）側入力端子、（＋）側入力端子に信号が送れなくなってしまう。
【００５４】
このような状態になると、今度は、電源電圧を抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２で分圧した電圧が比較回路ＣＭＰ１の（＋）側入力端子、（−）側入力端子に印加されることになる。すると、比較回路ＣＭＰ１の（＋）側入力端子に印加される抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２による分圧電圧は、（−）側入力端子に印加される抵抗Ｒ１、抵抗Ｒ３、抵抗Ｒ２による分圧電圧に比べて、抵抗Ｒ３の電圧ドロップ分だけ高くなっており、比較回路ＣＭＰ１の出力は反転し、確実にＨｉになる。この比較回路ＣＭＰ１の出力Ｈｉになると、再び駆動回路２がオンし、ゲート信号を第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートに送り、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンする。これによって負荷Ｌに電流が流れる。このような繰り返しを行う。
【００５５】
ＯＮ／ＯＦＦ計数回路４は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートがオフで、駆動回路２がオフの状態、すなわち、駆動回路２のシンクのトランジスタ２ｂがオンになっているときに、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースがグランドよりも高い電圧（５Ｖ）になっているときが有り、そのような状態に作動するものである。具体的には、ＣＲ積分回路を用いており、コンデンサＣ１はこのＣＲ積分回路のコンデンサである。
【００５６】
一方、第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧の方は、連続でオンしている状態では、正常であれば第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧に比べて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧の方が高いように第２のリファレンス抵抗Ｒｒ２の抵抗値が設定してあるので、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧の方は上ってくる。第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が上ってきて、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第５の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧よりも大きくなったとき、すなわち、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流が過小電流（無電流）になると比較回路ＣＭＰ４の出力がＬｏｗからＨｉに反転する。
駆動回路２は、論理回路５からオフ信号（Ｌｏｗ信号）が出力されると、ソース側トランジスタ２ａがオフしてシンク側トランジスタ２ｂがオンし、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱのそれぞれをオフするようになっている。
本実施の形態における電源供給制御装置においては、３つの電源供給ライン６、７、８に１個ずつ第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＡ２のメインＦＥＴＱと、第３の過熱自己遮断型半導体スイッチＱＡ３のメインＦＥＴＱを設けてあるので、各メインＦＥＴには各電源供給ライン６、７、８に対応する通電容量だけを持たせてあればよい。そのため、各電源供給ライン６、７、８に細い電線を使用しても電線が十分に保護される。
また、３つの電源供給ライン６、７、８に１個ずつ設けたそれぞれのメインＦＥＴの各ソース電圧と第３の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧とをそれぞれ比較し、それぞれ比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３のいずれか１つが過電流の検出信号であるＬｏｗの信号を出力すると、論理回路５から駆動回路２へオフ信号（Ｌｏｗ信号）が出力され、この駆動回路２がそれぞれのメインＦＥＴを同時にオフさせる。また、比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３の全てから正常電流の検出信号であるＨｉの信号が出力されると、論理回路５から駆動回路２へオン信号（Ｈｉ信号）が出力され、この駆動回路２がそれぞれのメインＦＥＴを同時にオンさせる。これによって、１つの駆動回路２で３つのメインＦＥＴをオン、オフさせることができる。
さらに、これら比較回路ＣＭＰ１、比較回路ＣＭＰ２、比較回路ＣＭＰ３の全ての出力がＨｉの信号を出力する状態に復帰すると、これらメインＦＥＴの全てがオンして３つの電源供給ライン６、７、８の全てに電流が流れる状態に復帰するので、メンテナンスフリーが可能なシステムを構築することができる。
【００５７】
なお、本実施の形態においては、ＯＮ／ＯＦＦ計数回路４が、１つのチップ上に設けられている。このＯＮ／ＯＦＦ計数回路４は、ピンチオフ領域での動作において、ドレイン電流が小さいと第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１での発熱量が少ないので、過熱遮断に至るまでに時間が長くかかってしまう。そこで、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン、オフ動作を所定時間（例えば１秒程度）行ったとき第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を過熱遮断する。その所定時間は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン、オフ回数の積算により決められる値であり、ここでは、例えば、外部接続端子Ａに外付けしたコンデンサＣ１と図示していない抵抗からなるＣＲ積分回路を用いている。
【００５８】
【発明の効果】
請求項１に記載の発明によれば、電源供給ラインに細い電線を使用可能にしてコストの低減を図ることができると共に、回路規模の小型化および軽量化を図ることができる。
【００５９】
請求項２に記載の発明によれば、リファレンス回路にはトランジスタ数の比で分流された小さな電流が流れるので、リファレンス回路を小型にでき、チップにおける占有面積を小さくでき、チップの小型化が図れ、占有面積が小さくなってできたチップのスペースに機能や性能の向上を図れる付属の回路をチップの大きさを変えずに設けることができる。
【図面の簡単な説明】
【図１】本発明に係る電源供給制御装置の一実施の形態を示す概略構成図である。
【図２】図１に図示の第１の過熱自己遮断型半導体スイッチＱＡの詳細回路図である。
【図３】図１に図示の第４の過熱自己遮断型半導体スイッチＱＢの詳細回路図である。
【図４】図１に図示の第５の過熱自己遮断型半導体スイッチＱＣの詳細回路図である。
【図５】従来例を示す概略構成図。
【図６】別の従来例を示す概略構成図。
【符号の説明】
１……………………………電源供給装置
２……………………………駆動回路
５……………………………論理回路
６……………………………電源供給ライン
７……………………………電源供給ライン
８……………………………電源供給ライン
ＱＡ…………………………第１の過熱自己遮断型半導体スイッチ
ＱＡ２………………………第２の過熱自己遮断型半導体スイッチ
ＱＡ３………………………第３の過熱自己遮断型半導体スイッチ
ＱＢ…………………………第４の過熱自己遮断型半導体スイッチ
ＱＣ…………………………第５の過熱自己遮断型半導体スイッチ
Ｒｒ１………………………第１のリファレンス抵抗
Ｒｒ２………………………第２のリファレンス抵抗
ＣＭＰ１……………………比較回路
ＣＭＰ２……………………比較回路
Ｌ１…………………………負荷
Ｌ２…………………………負荷
Ｌ３…………………………負荷
ＶＢ…………………………ＤＣ電源
Claims (2)
- 電源と複数の負荷との間にそれぞれ接続される複数の電源供給ラインと、該各電源供給ラインのそれぞれに接続し、各電源供給ラインに流れる電流をスイッチング制御する複数個の過熱自己遮断型半導体スイッチと、前記過熱自己遮断型半導体スイッチに並列に接続された複数個のリファレンス回路とからなり、
前記複数の電源供給ラインに並列に接続した過熱自己遮断型半導体スイッチとリファレンス抵抗の直列回路で構成される複数のリファレンス回路の内の１つのリファレンス回路の過熱自己遮断型半導体スイッチのソース電圧と、前記複数個の過熱自己遮断型半導体スイッチのソース電圧とをそれぞれ比較し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より小さい間は正常電流の検出信号を出力し、前記リファレンス回路の過熱自己遮断型半導体スイッチのソース電圧が前記過熱自己遮断型半導体スイッチのソース電圧より大きくなったとき、過電流の検出信号をそれぞれ出力する複数個の比較回路と、
オン信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオンさせかつオフ信号の入力時には前記複数個の過熱自己遮断型半導体スイッチを同時にオフさせる１つの駆動回路と、
前記複数個の比較回路のいずれか１つが前記過電流の検出信号を出力したとき、前記駆動回路にオフ信号を出力すると共に、前記複数個の比較回路の全てから正常電流の検出信号が出力されると前記駆動回路へオン信号を出力する論理回路とを設けたことを特徴とする電源供給制御装置。 - 前記リファレンス回路の過熱自己遮断型半導体スイッチは、前記電源供給ラインに接続される過熱自己遮断型半導体スイッチより少ない数のトランジスタで構成し、前記リファレンス回路のリファレンス抵抗は、前記電源供給ラインに接続される過熱自己遮断型半導体スイッチに所定の負荷電流が流れたときに該電源供給ラインに接続される過熱自己遮断型半導体スイッチのドレイン・ソース間に発生する電圧と同じドレイン・ソース間電圧を前記リファレンス回路の過熱自己遮断型半導体スイッチのドレイン・ソース間に発生させる値に設定したものである請求項１に記載の電源供給制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000031403A JP3629175B2 (ja) | 1999-02-26 | 2000-02-09 | 電源供給制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-52024 | 1999-02-26 | ||
| JP5202499 | 1999-02-26 | ||
| JP2000031403A JP3629175B2 (ja) | 1999-02-26 | 2000-02-09 | 電源供給制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000312139A JP2000312139A (ja) | 2000-11-07 |
| JP3629175B2 true JP3629175B2 (ja) | 2005-03-16 |
Family
ID=26392626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000031403A Expired - Fee Related JP3629175B2 (ja) | 1999-02-26 | 2000-02-09 | 電源供給制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629175B2 (ja) |
-
2000
- 2000-02-09 JP JP2000031403A patent/JP3629175B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000312139A (ja) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0757443B1 (en) | Circuit for the controlled and independent dissipation of stored inductor energy of multiple inductive loads | |
| US7203046B2 (en) | Overcurrent detecting device | |
| JP2000299922A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JPWO2006129548A1 (ja) | 電力供給制御装置及び半導体装置 | |
| EP1122871B1 (en) | Power supply control device and method | |
| JP2000253570A (ja) | 電気自動車のモータ起電力制御システム | |
| JPH1032476A (ja) | 過電流保護回路 | |
| US20040228057A1 (en) | Overcurrent limit circuit | |
| JP2000299931A (ja) | 電源供給制御装置及び電源供給制御方法 | |
| US20040228058A1 (en) | Load drive circuit | |
| JP3964833B2 (ja) | インテリジェントパワーデバイス及びその負荷短絡保護方法 | |
| JP3629175B2 (ja) | 電源供給制御装置 | |
| US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
| JP3986041B2 (ja) | 電源供給制御装置 | |
| CN112448363B (zh) | 提供车辆中的电路的过电流保护的电气安全系统 | |
| JP2000312142A (ja) | インテリジェントパワースイッチ装置 | |
| JP4082547B2 (ja) | 発光素子の電源供給制御装置 | |
| US6034515A (en) | Current limiting circuit | |
| EP1757174B1 (en) | High current charge pump for intelligent power switch driver | |
| KR20190015906A (ko) | 고장 전류 제한기 및 고장 전류 제한 방법 | |
| JP3660186B2 (ja) | 半導体装置 | |
| JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP2000013991A (ja) | Ｍｏｓｆｅｔのスイッチを用いる過電流制限の方法及び回路 | |
| JP3676168B2 (ja) | 電源供給制御装置 | |
| JPH10257671A (ja) | 電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3629175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |