JP3625232B2 - Communication path device access method - Google Patents
Communication path device access method Download PDFInfo
- Publication number
- JP3625232B2 JP3625232B2 JP34625395A JP34625395A JP3625232B2 JP 3625232 B2 JP3625232 B2 JP 3625232B2 JP 34625395 A JP34625395 A JP 34625395A JP 34625395 A JP34625395 A JP 34625395A JP 3625232 B2 JP3625232 B2 JP 3625232B2
- Authority
- JP
- Japan
- Prior art keywords
- speech path
- data
- central processing
- processing unit
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数の通話路装置と、各通話路装置を制御する中央処理装置とを備えた電子交換機において、中央処理装置から各通話路装置をアクセスする通話路装置アクセス方式に関する。
【0002】
【従来の技術】
図3は従来の通話路装置アクセス方式の構成を示すものである。
【0003】
図3において、2は複数個設けられている通話路装置(MDL)、3は通話路装置2を制御する中央処理装置(CPE)、4は中央処理装置3による通話路装置2の対するアクセスを中継する、すなわち中央処理装置3からのオーダーを通話路装置2へ中継するとともに、両装置間で送受信されるデータを中継する通話路制御装置(SPC)である。
【0004】
各通話路装置2はそれぞれ通話路パッケージ(PCG)31を複数枚搭載しており、また各通話路装置2にはそれぞれモジュール番号(MDL0〜MDLn)が割付けられ、各通話路パッケージ31にもそれぞれパッケージ番号(PCG0〜PCG4)が割付けられている。
【0005】
通話路制御装置4において、41は中央処理装置3からのアクセスアドレスおよび送信データをシリアルデータに変換して通話路パッケージ31に送出するシリアルデータ送信部、42は中央処理装置3からのアクセスアドレスを受信し、シリアルデータ送信部41を制御するシリアルデータ制御部、14は中央処理装置3からの送信データを一時格納する送信データバッファ(BUF)をそれぞれ示している。
【0006】
15は通話路パッケージ31からのシリアルデータを受信するシリアルデータ受信部、16はシリアルデータ受信部15による受信データを一時格納する受信データ用バッファ(BUF)をそれぞれ示している。
【0007】
17は中央処理装置3とシリアルデータ制御部42およびシリアルデータ送信部41を接続し、中央処理装置3がアクセスアドレスを送出するアドレス用パラレルバス、18は中央処理装置3と送信データ用バッファ14および受信データバッファ16を接続するデータ用パラレルバス、43はシリアルデータ送信部41と各通話路装置2を接続するデータ送信用シリアルバス、22はシリアルデータ受信部15と各通話路装置2を接続するデータ受信用シリアルバスをそれぞれ示している。
【0008】
次に図4は従来の通話路装置アクセス方式におけるデータ書き込みアクセス動作を示すものである。
【0009】
図4において、中央処理装置3は、時刻T1 である通話路装置2のある通話路パッケージ31、例えば通話路装置MDL0の通話路パッケージPCG1へのアクセスを開始し、このMDL0のPCG1を示すアクセスアドレスおよびMDL0のPCG1に書き込むデータ(送信データ)をそれぞれアドレス用パラレルバス17およびデータ用パラレルバス18に送出し、送信データは通話路制御装置4の送信データバッファ14に一時的に格納される。
【0010】
通話路制御装置4において、シリアルデータ制御部42は、アクセスアドレスを受信すると、制御信号を送信することによりシリアルデータ送信部41を動作させ、シリアルデータ送信部41は、アドレス用パラレルバス17からアクセスアドレスを、また送信データ用バッファ14から送信データをそれぞれ取り込んでシリアルデータに変換し、時刻T2 でこのシリアルデータのデータ送信用シリアルバス43への送出を開始し、時刻T2´に送出を終了する。
【0011】
通話路装置MDL0の通話路パッケージPCG1は、時刻T3 でデータ送信用シリアルバス43からシリアルデータの受信を開始し、時間T3´で受信を終了すると、時刻T4 で中央処理装置3によるアクセスに対する応答信号(ACK信号)をデータ受信用シリアルバス22に送出する。
【0012】
通話路制御装置4は、データ受信用シリアルバス22からACK信号を受信すると、時刻T5 で中央処理装置3へACK信号を送出する。
【0013】
すなわちシリアルデータ受信部15により、データ受信用シリアルバス22からACK信号を受信してパラレルデータに変換し、このACK信号を受信データ用バッファ16を介してデータ用パラレルバス18に送出する。
【0014】
そして中央処理装置3は、データ用パラレルバス18からACK信号を受信することにより、時間T6 で通話路パッケージ31へのアクセスを終了する。
【0015】
これにより中央処理装置3は、他のパッケージ番号の通話路パッケージ31あるいは他のモジュール番号の通話路装置2(の通話路パッケージ31)に対して、上記と同様のアクセスを開始することにができる。
【0016】
このように従来の通話路装置アクセス方式は、アクセスした通話路パッケージ(例えばMDL0のPCG1)におけるデータ受信が完了し、その通話路パッケージからのACK信号を受信してから次の通話路パッケージ(例えばMDL2のPCG2)へアクセスするものであった。
【0017】
【発明が解決しようとする課題】
しかしながら上記従来の通話路装置アクセス方式においては、中央処理装置は一つの通話路パッケージのアクセスを終了してから次の通話路パッケージのアクセスを開始するので、通話路装置およびこれに搭載される通話路パッケージの数が増えた場合、中央処理装置のアクセス能力が低下するという問題があった。
【0018】
本発明はこのような従来の問題を解決するものであり、中央処理装置の通話路装置に対するアクセス能力の向上を図ることを目的とするものである。
【0019】
【課題を解決するための手段】
上記目的を達成するために本発明の通話路装置アクセス方式は、複数の通話路装置と、この各通話路装置を制御する中央処理装置とを備えた電子交換機において、前記中央処理装置により前記各通話路装置にアクセスする通話路装置アクセス方式であって、前記複数の通話路装置をグループ分けすることにより同一グループの通話路装置によって構成される通話路ブロックごとに設けられ、前記中央処理装置より送出されたアクセスアドレスおよびデータを取り込んで対応する通話路ブロックに送出するとともに、前記通話路ブロックの動作中を示すフラグ設定を行うデータ送信手段と、前記アクセスアドレスに該当する通話路ブロックがアクセス可能か否かを前記フラグ設定に基づき判定し、アクセス可能であれば、この通話路ブロックに対応する前記データ送信手段を選択して動作させるとともに、前記中央処理装置に対して応答信号を返送する制御手段とを前記通話路装置に設けたことを特徴とする。
【0020】
従って本発明の通話路装置アクセス方式によれば、中央処理装置からアクセスアドレスおよびデータが送出されると、制御手段によって、このアクセスアドレスに該当する通話路ブロックがアクセス可能か否かを判定し、アクセス可能であれば、この通話路ブロックに対応するデータ送信手段を選択してこれを動作させるとともに、中央処理装置に対して応答信号を返送し、選択されたデータ送信手段によって中央処理装置より送出されたアクセスアドレスおよびデータを取り込んで対応する通話路ブロックに送出することにより、中央処理装置は通話路ブロックのデータ受信完了を待たずに、制御手段から応答信号を受信した時点、すなわち選択されたデータ送信手段が動作を開始した時点で、別の通話路ブロックへのアクセスを別のデータ送信手段によって開始することができるので、アクセスアドレスおよびデータを送出してから次のアクセスを開始するまでの中央処理装置の待ち時間を短縮することができ、中央処理装置の通話路装置に対するアクセス能力の向上を図ることができる。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【0022】
図1は本発明の実施の形態の構成を示すブロック図である。
【0023】
本実施の形態は、二つの通話路装置で一つの通話路ブロックを構成し、この通話路ブロックが三個ある場合を示すものである。
【0024】
図1において、2は複数個設けられている通話路装置(MDL)、3は通話路装置2を制御する中央処理装置(CPE)、1は中央処理装置3による通話路装置2に対するアクセスを中継する、すなわち中央処理装置3からのオーダーを通話路装置2へ中継するとともに、両装置間で送受信されるデータを中継する通話路制御装置(SPC)である。
【0025】
各通話路装置2はそれぞれ通話路パッケージ(PCG)31を複数枚搭載しており、また二つの通話路装置2でそれぞれ一つの通話路ブロック32を構成している。
【0026】
各通話路装置2にはそれぞれモジュール番号(MDL0〜MDL5)が割付けられており、各通話路ブロック32にはブロック(BLK0〜BLK2)が割付けられており、また各通話路パッケージ31にはそれぞれパッケージ番号(PCG0〜PCG4)が割付けられている。
【0027】
通話路制御装置1において、11は各通話路ブロック32に対応してそれぞれ設けられ、中央処理装置3からのアクセスアドレスおよび送信データをシリアルデータに変換して、対応する通話路ブロック32の通話路パッケージ31に送出するシリアルデータ送信部、12は中央処理装置3からのアクセスアドレスを受信して展開し、このアクセスアドレスに該当する通話路ブロック32がアクセス可能か否かを判定し、アクセス可能であれば、この通話路ブロック32に対応するシリアルデータ送信部11を選択して動作させるとともに、中央処理装置3に対して応答信号(ACK信号)を返送するシリアルデータ制御部、13は各通話路ブロック32の動作状態を示すフラグを設定するためのフラグ設定部、14は中央処理装置3からの送信データを一時格納する送信データバッファ(BUF)をそれぞれ示している。
【0028】
15は各通話路ブロック32の通話路パッケージ31からのシリアルデータを受信するシリアルデータ受信部、16はシリアルデータ受信部15による受信データを一時格納する受信データ用バッファ(BUF)をそれぞれ示している。
【0029】
17は中央処理装置3とシリアルデータ制御部14およびシリアルデータ送信部11を接続し、中央処理装置3がアクセスアドレスを送出するアドレス用パラレルバス、18は中央処理装置3と送信データ用バッファ14および受信データバッファ16を接続するデータ用パラレルバス、19〜21はシリアルデータ送信部11と各通話路ブロック32を接続するデータ送信用シリアルバス、22はシリアルデータ受信部15と各通話路装置2を接続するデータ受信用シリアルバスをそれぞれ示している。
【0030】
次に図2は本実施の形態におけるデータ書き込みアクセス動作を示すものである。
【0031】
図2には、ブロック番号BLK0およびBLK1の通話路ブロック32へのアクセスについて示してある。
【0032】
図2において、中央処理装置3は、時刻T10で通話路ブロックBLK0のある通話路装置2のある通話路パッケージ31、例えば通話路装置MDL0の通話路パッケージPCG1へのアクセスを開始し、このMDL0のPCG1を示すアクセスアドレスおよびMDL0のPCG1に書き込むデータ(送信データ)をそれぞれアドレス用パラレルバス17およびデータ用パラレルバス18に送出し、送信データは通話路制御装置1の送信データバッファ14に一時的に格納される。
【0033】
通話路制御装置1において、シリアルデータ制御部12は、時刻T11でアクセスアドレスを受信して展開し、データ送出先のブロック番号がBLK0であることを認識する。
【0034】
次にシリアルデータ制御部12は、フラグ設定部13内に設定されている通話路ブロックBLK0のフラグに基づいて、通話路ブロックBLK0がアクセス可能か否かを判定し、アクセス可能であれば、時刻T12で制御信号を送信することにより通話路ブロックBLK0に対応するシリアルデータ送信部11を選択して動作させ、通話路ブロックBLK0に対応するシリアルデータ送信部11は、シリアルデータ制御部12からの制御信号に従って、アドレス用パラレルバス17からアクセスアドレスを、また送信データ用バッファ14から送信データをそれぞれ取り込んでシリアルデータに変換し、時刻T13でこのシリアルデータのデータ送信用シリアルバス19への送出を開始する。
【0035】
同時にシリアルデータ制御部12は、時刻T12でフラグ部13内の通話路ブロックBLK0のフラグを動作中(アクセス不可)を示す値に変更し、受信データバッファ16を介してデータ用パラレルバス18に応答信号(ACK信号)を送出する。
【0036】
通話路ブロックBLK0において、通話路装置MDL0の通話路パッケージPCG1は、時刻T14でデータ送信用シリアルバス19からのシリアルデータの受信を開始する。
【0037】
中央処理装置3は、時刻T15でシリアルデータ制御部12からのACK信号を受信することにより、通話路ブロックBLK0へのデータ書き込みアクセスを終了する。
【0038】
次に通話路制御装置1において、シリアルデータ制御部12は、通話路ブロックBLK0に対応するシリアルデータ送信部11が時刻T16で全シリアルデータの送信を終了したことを認識すると、フラグ設定部13内の通話路ブロックBLK0のフラグを非動作(アクセス可)を示す値に戻す。
【0039】
以上の通話路ブロックBLK0へのデータ書き込みアクセスにおいては、通話路ブロックBLK1およびBLK2に対応するシリアルデータ送信部11はシリアルデータの送信を行わない。
【0040】
次に、通話路ブロックBLK0へのアクセスに続いて別の通話路ブロックBLK1へアクセスする場合の動作について説明する。
【0041】
中央処理装置3は、時刻T15で通話路ブロックBLK0へのデータ書き込みアクセスを終了すると、時刻T17で通話路ブロックBLK1のある通話路装置2のある通話路パッケージ31、例えば通話路装置MDL3の通話路パッケージPCG0へのアクセスを開始し、アクセスアドレスおよび送信データをそれぞれアドレス用パラレルバス17およびデータ用パラレルバス18に送出する。
【0042】
通話路制御装置1において、シリアルデータ制御部12は、上記と同様にして、時刻T18でデータ送出先のブロック番号がBLK1であることを認識し、通話路ブロックBLK1がアクセス可能か否かを判定し、アクセス可能であれば、時刻T19でBLK1に対応するシリアルデータ送信部11を選択して動作させ、BLK1に対応するシリアルデータ送信部11は、アクセスアドレスおよび送信データをそれぞれ取り込んでシリアルデータに変換し、時刻T20でこのシリアルデーターのデータ送信用シリアルバス20への送出を開始する。
【0043】
同時にシリアルデータ制御部12は、時刻T19で通話路ブロックBLK1のフラグを動作中(アクセス不可)を示す値に変更し、中央処理装置3に対して応答信号(ACK信号)を送出する。
【0044】
通話路ブロックBLK1において、通話路装置MDL3の通話路パッケージPCG0は、時刻T21でデータ送信用シリアルバス20からのシリアルデータの受信を開始し、また中央処理装置3は、時刻T22でシリアルデータ制御部12からのACK信号を受信することにより、通話路ブロックBLK1へのデータ書き込みアクセスを終了する。
【0045】
次に通話路制御装置1において、シリアルデータ制御部12は、通話路ブロックBLK1に対応するシリアルデータ送信部11が時刻T23で全シリアルデータの送信を終了したことを認識すると、通話路ブロックBLK1のフラグを非動作(アクセス可)を示す値に戻す。
【0046】
次に、アクセスアドレスに該当する通話路ブロック32がアクセス不可(動作中)である場合の動作について説明する。
【0047】
中央処理装置3は、時刻T22で通話路ブロックBLK1へのデータ書き込みアクセスを終了すると、時刻T30で通話路ブロックBLK0のある通話路装置2のある通話路パッケージ31、例えば通話路装置MDL0の通話路パッケージPCG2へのアクセスを開始し、アクセスアドレスおよび送信データをそれぞれアドレス用パラレルバス17およびデータ用パラレルバス18に送出する。
【0048】
通話路制御装置1において、シリアルデータ制御部12は、上記と同様にして、時刻T31でデータ送出先のブロック番号がBLK0であることを認識し、通話路ブロックBLK0がアクセス可能か否かを判定するが、この場合は先のシリアルデータの送信が終了していないので、通話路ブロックBLK0のフラグは動作中(アクセス不可)を示しており、従ってアクセス不可と判定する。
【0049】
この場合、シリアルデータ制御部12は、先のシリアルデータの送信が時刻T16で終了したことを認識し、通話路ブロックBLK0のフラグを非動作(アクセス可)を示す値に戻してから、時刻T32でBLK0に対応するシリアルデータ送信部11を上記と同様に選択して動作させ、同時に通話路ブロックBLK0のフラグを動作中(アクセス不可)を示す値に変更し、中央処理装置3に対して応答信号(ACK信号)を送出する。
【0050】
中央処理装置3は、時刻T33でシリアルデータ制御部12からのACK信号を受信することにより、通話路ブロックBLK0への二度目のデータ書き込みアクセスを終了する。
【0051】
尚、通話路ブロックBLK2への書き込みアクセスについても、上記と同様に動作する。
【0052】
最後の中央処理装置3からの通話路パッケージ31に対するデータ読み出しアクセス動作について説明する。
【0053】
この場合、シリアルデータ制御部12は、書き込みアクセスと同様にしてアクセスアドレスに該当する通話路ブロック32がアクセス可であることをフラグにより確認し、対応するシリアルデータ送信部11を選択して動作させるが、中央処理装置3へのACK信号の送出は行わない。
【0054】
シリアルデータ送信部11からのシリアルデータを受信した該当通話路ブロック32は、読み出しデータ(返答データ)をシリアルデータに変換してデータ受信用シリアルバス22に送出し、続いてACK信号を送出する。
【0055】
シリアルデータ受信部15は、この読み出しシリアルデータを受信してパラレルデータに変換し、この読み出しデータを中央処理装置3に送信し、続いてACK信号を受信しこれを中央処理装置3に送信する。
【0056】
中央処理装置3は読み出しデータを受信し、続いてACK信号を受信することにより、データ読み込みアクセスを終了する。
【0057】
このように本発明の実施の形態によれば、中央処理装置3からアクセスアドレスおよびデータが送出されると、シリアルデータ制御部12によって、このアクセスアドレスに該当する通話路ブロック32がアクセス可能か否かを、フラグ設定部13内に設定されている該当通話路ブロック32の動作状態を示すフラグに基づいて判定し、アクセス可能であれば、この通話路ブロック32に対応するシリアルデータ送信部11を選択してこれを動作させるとともに、中央処理装置3に対してACK信号を返送し、選択されたシリアルデータ送信部11によって中央処理装置3より送出されたアクセスアドレスおよびデータを取り込んでシリアルデータに変換し、対応する通話路ブロック32に送出することにより、中央処理装置3は通話路ブロック32のデータ受信完了を待たずに、シリアルデータ制御部12からACK信号を受信した時点、すなわち選択されたシリアルデータ送信部が動作を開始した時点で、別の通話路ブロック32へのアクセスを別のシリアルデータ送信部11によって開始することができるので、アクセスアドレスおよびデータを送出してから次のアクセスを開始するまでの中央処理装置3の待ち時間を短縮することができ、中央処理装置3の通話路装置2に対するアクセス能力の向上を図ることができる。
【0058】
尚、本実施の形態においては、通話路装置を二個ずつ、三個の通話路ブロックに分けた場合を示したが、通話路装置の数を増やした場合には、これに応じて通話路ブロック、データ送信用シリアルバス、およびシリアルデータ送信部の数を増やすことによって、本実施の形態と同様にアクセス能力の向上を図ることができる。
【0059】
【発明の効果】
従って本発明の通話路装置アクセス方式によれば、中央処理装置からアクセスアドレスおよびデータが送出されると、制御手段によって、中央処理装置のアクセスアドレスに該当する通話路ブロックに対応するデータ送信手段を選択してこれを動作させるとともに、中央処理装置に対して応答信号を返送し、選択されたデータ送信手段によって中央処理装置より送出されたアクセスアドレスおよびデータを取り込んで対応する通話路ブロックに送出することにより、中央処理装置は通話路ブロックのデータ受信完了を待たずに、選択されたデータ送信手段が動作を開始した時点で、別の通話路ブロックへのアクセスを別のデータ送信手段によって開始することができるので、アクセスアドレスおよびデータを送出してから次のアクセスを開始するまでの中央処理装置の待ち時間を短縮することができ、中央処理装置の通話路装置に対するアクセス能力の向上を図ることができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の実施の形態の構成を示すブロック図である。
【図2】本発明の実施の形態におけるデータ書き込みアクセス動作を示す図ある。
【図3】従来の通話路装置アクセス方式の構成を示すブロック図である。
【図4】従来の通話路装置アクセス方式におけるデータ書き込みアクセス動作を示す図ある。
【符号の説明】
1 通話路制御装置(SPC)
2 通話路装置(MDL)
3 中央処理装置(CPE)
11 シリアルデータ送信部
12 シリアルデータ制御部
13 フラグ設定部
14 送信データバッファ(BUF)
15 シリアルデータ受信部
16 受信データ用バッファ(BUF)
17 アドレス用パラレルバス
18 データ用パラレルバス
19〜21 データ送信用シリアルバス
22 データ受信用シリアルバス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a speech path device access method for accessing each speech path device from a central processing unit in an electronic exchange having a plurality of speech path devices and a central processing unit that controls each speech path device.
[0002]
[Prior art]
FIG. 3 shows a configuration of a conventional speech path device access method.
[0003]
In FIG. 3, 2 is a plurality of speech path devices (MDL), 3 is a central processing unit (CPE) that controls the
[0004]
Each
[0005]
In the speech
[0006]
[0007]
Reference numeral 17 denotes a
[0008]
Next, FIG. 4 shows a data write access operation in the conventional speech path device access method.
[0009]
4, the
[0010]
In the communication
[0011]
Speech path package PCG1 the channel device MDL0 starts receiving serial data from the data transmission serial bus 43 at time T 3, the reception ends at time T 3', access time T 4 by the central processing unit 3 A response signal (ACK signal) is sent to the data receiving
[0012]
Speech
[0013]
That is, the serial
[0014]
The
[0015]
As a result, the
[0016]
As described above, in the conventional speech path device access method, data reception in the accessed speech path package (for example, PCG1 of MDL0) is completed, and after receiving an ACK signal from the speech path package, the next speech path package (for example, Access to PCG2) of MDL2.
[0017]
[Problems to be solved by the invention]
However, in the above-described conventional speech path device access method, the central processing unit starts accessing the next speech path package after ending access to one speech path package. When the number of road packages increases, there is a problem that the access capability of the central processing unit decreases.
[0018]
The present invention solves such a conventional problem and aims to improve the access capability of a central processing unit to a speech path device.
[0019]
[Means for Solving the Problems]
In order to achieve the above object, a speech path device access method according to the present invention is an electronic exchange comprising a plurality of speech path devices and a central processing unit that controls each speech path device. A speech path device access method for accessing a speech path device, wherein the plurality of speech path devices are grouped to be provided for each speech path block configured by speech path devices of the same group, from the central processing unit The access address and data sent out are fetched and sent to the corresponding speech path block, and a data transmission means for setting a flag indicating that the speech path block is in operation, and the speech path block corresponding to the access address are accessible whether determined on the basis of the flag setting, if accessible, this call path block Together operate by selecting the data transmission means to respond, characterized in that the control means for returning a response signal to said central processing unit provided in the speech path equipment.
[0020]
Therefore, according to the speech path device access method of the present invention, when the access address and data are transmitted from the central processing unit, the control means determines whether the speech path block corresponding to this access address is accessible, If it is accessible, the data transmission means corresponding to this block block is selected and operated, and a response signal is returned to the central processing unit, and sent from the central processing unit by the selected data transmission unit. The central processing unit receives the response signal from the control means without waiting for the completion of data reception of the speech path block, that is, the selected access address and data, and sends it to the corresponding speech path block. When the data transmission means starts operation, access to another block block is changed to another data block. Since it can be started by the transmission means, it is possible to reduce the waiting time of the central processing unit from the transmission of the access address and data to the start of the next access, and the access capability of the central processing unit to the speech path device Can be improved.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention.
[0023]
In the present embodiment, one speech path block is constituted by two speech path devices, and there are three speech path blocks.
[0024]
1, 2 channel device which is provided a plurality (MDL), 3 is a central processing unit for controlling the channel device 2 (CPE), 1 is the access against the
[0025]
Each
[0026]
Module numbers (MDL0 to MDL5) are assigned to each
[0027]
In the speech path control
[0028]
[0029]
Reference numeral 17 denotes a
[0030]
Next, FIG. 2 shows a data write access operation in the present embodiment.
[0031]
FIG. 2 shows access to the speech path block 32 with block numbers BLK0 and BLK1.
[0032]
2, the
[0033]
In the speech path control
[0034]
Next, the serial
[0035]
At the same time the
[0036]
In the speech path block BLK0, the speech path package PCG1 the channel device MDL0 starts receiving serial data from the data transmission for serial bus 19 at time T 14.
[0037]
The
[0038]
Next, in the speech path control
[0039]
In the data write access to the speech path block BLK0 described above, the serial data transmission unit 11 corresponding to the speech path blocks BLK1 and BLK2 does not transmit serial data.
[0040]
Next, the operation when accessing another speech path block BLK1 following access to the speech path block BLK0 will be described.
[0041]
The
[0042]
In the speech path control
[0043]
At the same time the
[0044]
In the speech path block BLK1, a speech path package PCG0 the channel device MDL3 starts receiving serial data from the data transmission for
[0045]
Next, in the speech path control
[0046]
Next, an operation when the speech path block 32 corresponding to the access address is not accessible (operating) will be described.
[0047]
The
[0048]
In the speech path control
[0049]
In this case, the serial
[0050]
The
[0051]
The write access to the speech path block BLK2 also operates in the same manner as described above.
[0052]
The data read access operation for the
[0053]
In this case, the
[0054]
The corresponding communication path block 32 that has received the serial data from the serial data transmission unit 11 converts the read data (response data) into serial data and sends it to the data receiving
[0055]
The serial
[0056]
The
[0057]
As described above, according to the embodiment of the present invention, when the access address and data are transmitted from the
[0058]
In the present embodiment, the case where two speech path devices are divided into three speech path blocks is shown. However, when the number of speech path devices is increased, the speech path devices are accordingly increased. By increasing the number of blocks, serial buses for data transmission, and serial data transmission units, the access capability can be improved as in the present embodiment.
[0059]
【The invention's effect】
Therefore, according to the speech path device access method of the present invention, when the access address and data are transmitted from the central processing unit, the control means causes the data transmission means corresponding to the speech path block corresponding to the access address of the central processing unit to be sent. This is selected and operated, and a response signal is sent back to the central processing unit, and the access address and data sent from the central processing unit are taken in by the selected data transmission means and sent to the corresponding speech path block. As a result, the central processing unit does not wait for the completion of data reception of the speech path block, and starts access to another speech path block by another data transmission means when the selected data transmission means starts operating. Since the access address and data are sent, the next access is started. It is possible to shorten the waiting time of the central processing unit until the has the effect that it is possible to improve the access capability for a channel device of the central processing unit.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.
FIG. 2 is a diagram showing a data write access operation in the embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a conventional speech path device access method.
FIG. 4 is a diagram showing a data write access operation in a conventional speech path device access method.
[Explanation of symbols]
1. Communication path control device (SPC)
2 Call path device (MDL)
3 Central processing unit (CPE)
11 Serial
15
17 Parallel bus for
Claims (1)
前記複数の通話路装置をグループ分けすることにより同一グループの通話路装置によって構成される通話路ブロックごとに設けられ、前記中央処理装置より送出されたアクセスアドレスおよびデータを取り込んで対応する通話路ブロックに送出するとともに、前記通話路ブロックの動作中を示すフラグ設定を行うデータ送信手段と、
前記アクセスアドレスに該当する通話路ブロックがアクセス可能か否かを前記フラグ設定に基づき判定し、アクセス可能であれば、この通話路ブロックに対応する前記データ送信手段を選択して動作させるとともに、前記中央処理装置に対して応答信号を返送する制御手段とを前記通話路装置に設けたことを特徴とする通話路装置アクセス方式。In an electronic exchange comprising a plurality of speech path devices and a central processing unit for controlling each speech path device, a speech path device access method for accessing each speech path device by the central processing unit,
A plurality of speech path devices are grouped to provide a speech path block that is provided for each speech path block constituted by speech path devices in the same group and takes in an access address and data sent from the central processing unit. And a data transmission means for setting a flag indicating that the speech path block is in operation ,
Whether or not the speech path block corresponding to the access address is accessible is determined based on the flag setting, and if accessible, the data transmission unit corresponding to the speech path block is selected and operated, and channel device access method is characterized by providing a control means for returning a response signal to the central processing unit to the speech path equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34625395A JP3625232B2 (en) | 1995-12-13 | 1995-12-13 | Communication path device access method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34625395A JP3625232B2 (en) | 1995-12-13 | 1995-12-13 | Communication path device access method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09163415A JPH09163415A (en) | 1997-06-20 |
JP3625232B2 true JP3625232B2 (en) | 2005-03-02 |
Family
ID=18382155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34625395A Expired - Fee Related JP3625232B2 (en) | 1995-12-13 | 1995-12-13 | Communication path device access method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3625232B2 (en) |
-
1995
- 1995-12-13 JP JP34625395A patent/JP3625232B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09163415A (en) | 1997-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3625232B2 (en) | Communication path device access method | |
US5398240A (en) | Multiplex transmission apparatus and multiplex transmission method | |
JP2786789B2 (en) | Data transfer method | |
US5721946A (en) | Signal transfer method having unique word assigned to terminal stations appended before control frames originated from control station and terminal stations | |
JP2508982B2 (en) | In-device control method | |
JPH1027131A (en) | Memory device | |
JP2504478B2 (en) | Facsimile storage and switching equipment | |
JP3138597B2 (en) | Dynamic polling method using memory for burst signal transmission management | |
JP2675154B2 (en) | Broadcast communication method | |
JP2940251B2 (en) | Call path switch switching system | |
JPH08194650A (en) | Serial communication method | |
JPH04270528A (en) | Communication controller | |
JP2627355B2 (en) | Data communication method | |
JP2000132498A (en) | Dma transfer controller | |
JPH10322264A (en) | Tdma system traveling object communication system and data transmission method | |
JPH05336200A (en) | Memory control method for communication control circuit | |
KR960013975B1 (en) | Memory for tdx-10 | |
JPH01106250A (en) | Data communication equipment | |
JPH01276940A (en) | Data transfer controller | |
JPS5939191A (en) | Control signal distributing system | |
JPH10173618A (en) | Bus switch device and its transfer order converting method | |
JPH0511453B2 (en) | ||
JPS6029987B2 (en) | Data transfer control method | |
JPH064470A (en) | Data transfer system | |
JPS6221439B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |