JP2940251B2 - Call path switch switching system - Google Patents

Call path switch switching system

Info

Publication number
JP2940251B2
JP2940251B2 JP22676191A JP22676191A JP2940251B2 JP 2940251 B2 JP2940251 B2 JP 2940251B2 JP 22676191 A JP22676191 A JP 22676191A JP 22676191 A JP22676191 A JP 22676191A JP 2940251 B2 JP2940251 B2 JP 2940251B2
Authority
JP
Japan
Prior art keywords
bus
subsystem
switch
path
communication path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22676191A
Other languages
Japanese (ja)
Other versions
JPH0568293A (en
Inventor
信行 ▲高▼沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP22676191A priority Critical patent/JP2940251B2/en
Publication of JPH0568293A publication Critical patent/JPH0568293A/en
Application granted granted Critical
Publication of JP2940251B2 publication Critical patent/JP2940251B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は時分割多重された有線伝
送路を利用し音声またはデータを送受信する通信網にお
ける通話路スイッチ切替えシステムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication line switch switching system in a communication network for transmitting and receiving voice or data using a time-division multiplexed wire transmission line.

【0002】[0002]

【従来の技術】従来から、時分割多重された複数の有線
伝送路に対して、収容されているタイムスロット間での
交換機能を実現する通話路スイッチ切替えシステムにお
いては、信頼性確保の目的で二重化構成が採用されてい
る。ところで、この通話路スイッチ切替えシステムに対
して、定期保守作業や障害発生に対処する目的で待機系
通話路サブシステムを交換する場合や、待機系通話路サ
ブシステムをリセットする場合があり、この時には該当
の待機系通話路サブシステム内の通話路スイッチ切替え
情報(以降、パス設定情報と称す)は初期状態に戻され
る。しかしながら、該当の待機系通話路サブシステム内
のパス設定情報と、実際に使用に供されている運用系シ
ステムのパス設定情報を完全に一致させる必要がある。
2. Description of the Related Art Conventionally, a channel switching system for realizing a function of exchanging a plurality of time-division multiplexed wire transmission lines between accommodated time slots has been proposed for the purpose of ensuring reliability. A dual configuration is employed. By the way, with respect to this speech path switch switching system, there are cases where a standby speech path subsystem is replaced for the purpose of coping with periodic maintenance work and occurrence of a failure, and a case where a standby speech path subsystem is reset. The communication path switch switching information (hereinafter referred to as path setting information) in the corresponding standby communication path subsystem is returned to the initial state. However, it is necessary to completely match the path setting information in the corresponding standby communication path subsystem with the path setting information of the active system actually used.

【0003】従来この目的の実現には、主制御サブシス
テムにパス設定情報が格納されている場合には、このパ
ス設定情報の全体を待機系通話路サブシステムに転送す
る方法が取られている。また、主制御サブシステムにパ
ス設定情報を格納しない場合には、例えば主制御サブシ
ステムを経由して、運用系通話路サブシステムの全パス
設定情報を待機系通話路サブシステムに転送する方法が
取られている。
Conventionally, to achieve this object, when path setting information is stored in the main control subsystem, a method of transferring the entire path setting information to the standby communication path subsystem is adopted. . When the path setting information is not stored in the main control subsystem, a method of transferring all the path setting information of the active communication path subsystem to the standby communication path subsystem via, for example, the main control subsystem is known. Has been taken.

【0004】これらの方法では待機系通話路サブシステ
ムへの全パス設定情報の転送が終了するまで、新たなパ
ス設定情報の運用系通話路サブシステムへの転送は中止
しているため、この間に発生した通話路スイッチ切替シ
ステムに対するパス設定の要求は、例えば主制御サブシ
ステム内で待ち行列に入るか、あるいは放棄されてい
る。
In these methods, transfer of new path setting information to the active communication path subsystem is suspended until transfer of all path setting information to the standby communication path subsystem is completed. The generated path setting request to the channel switching system is queued or abandoned, for example, in the main control subsystem.

【0005】[0005]

【発明が解決しようとする課題】ところで呼のトラヒッ
ク密度が高い場合、上述した方法による待機系通話路サ
ブシステムへの全パス設定情報の転送時間は、通話路ス
イッチ切替えシステムに対するパス設定の要求の生起間
隔に対して十分長くなり、その結果、呼処理能力を一時
的に大きく低下させ、パス設定の放棄は呼処理異常を通
報する信号を多発させるという欠点があった。
When the traffic density of a call is high, the transfer time of all the path setting information to the standby communication path subsystem according to the above-described method is determined by the time required for the path setting request to the communication path switch switching system. This is sufficiently long with respect to the occurrence interval, and as a result, there is a drawback that the call processing capability is temporarily greatly reduced, and the abandonment of the path setting frequently generates a signal for reporting a call processing abnormality.

【0006】[0006]

【課題を解決するための手段】本発明の通話路スイッチ
切替えシステムは、時分割多重された複数の有線伝送路
におけるタイムスロット間での交換を行う二重化された
通話路サブシステムと、該二重化された通話路サブシス
テムと制御用バス(SBUS)でバス接続された主制御
サブシステムと、該二重化された通話路サブシステム間
を接続する互いに独立した二組の中継バス(RBS)
から構成され、前記通話路サブシステムは、該通話路サ
ブシステム全体を制御する主プロセッサ部と、該主プロ
セッサ部と前記中継バスでバス接続され前記主制御サブ
システム部とタイムスロットの交換データを送受信する
通信用メモリ部と、前記主プロセッサ部に接続された
記中継バスと他方の通話路サブシステムに接続された
記中継バスとのいずれか一方を選択するバス切替部と、
該バス切替部と転送バス(TBS)でバス接続されタイ
ムスロット間の交換データを蓄積する通話路スイッチ・
メモリ部と、該通話路スイッチ・メモリ部及び複数の有
線伝送路間でタイムスロットの交換を行うハイウェイ・
スイッチ部とハイウェイ・スイッチバス(HSB)で
ス接続された通話路スイッチ制御プロセッサ部とを備
え、前記主制御サブシステムが、全てのパス設定情報の
転送指令を運用系の前記主プロセッサ部に送出した場
合、該主プロセッサ部は前記通話路スイッチ・メモリ部
からパス設定情報を読み出し運用系の中継バス及び待機
系の通話路サブシステムのバス切替部及び転送バスを経
由して待機系の通話路スイッチ・メモリ部(SMEM)
に書き込みを行う構成である。
SUMMARY OF THE INVENTION A speech path switching system according to the present invention comprises a duplexed speech path subsystem for exchanging between time slots in a plurality of time-division multiplexed wired transmission paths, and the duplexed speech path subsystem. A main control subsystem bus-connected to the communication path subsystem and a control bus (SBUS) , and two independent sets of relay buses (RBS) for connecting the duplicated communication path subsystems. A communication unit configured to control the entire communication path subsystem; and a communication that is connected to the main processor unit via the relay bus and transmits and receives exchange data of time slots to and from the main control subsystem. Memory unit and before being connected to the main processor unit
Before being connected to the transit bus and the other channel subsystem
A bus switching unit for selecting one of the relay buses;
A speech path switch connected to the bus switching unit and a transfer bus (TBS) to store exchange data between time slots;
A memory section, a highway for exchanging time slots between the communication path switch / memory section and the plurality of wired transmission paths;
Switch part and Bei the bus <br/> scan connected channel switch control processor unit highway switch bus (HSB)
In addition, the main control subsystem is configured to transmit all path setting information.
When a transfer command is sent to the main processor of the active system
The main processor unit is the speech path switch memory unit
Reads path setting information from the relay bus of the operation system and standby
Via the bus switching unit and transfer bus of the
The standby channel switch memory unit (SMEM)
This is a configuration in which writing is performed.

【0007】[0007]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0008】図1は本発明の一実施例の構成を示す図で
ある。
FIG. 1 is a diagram showing the configuration of an embodiment of the present invention.

【0009】本発明の通話路スイッチ切替えシステム
は、時分割多重された複数の有線伝送路におけるタイム
スロット間での交換を行う二重化された通話路サブシス
テム(SPS)10,11と、この二重化された通話路
サブシステム10,11と制御用バス(SBUS)で
ス接続された主制御サブシステム(MCS)20と、二
重化された通話路サブシステム10,11間を接続する
互いに独立した二組の中継バス(RBS)110,11
1とから構成される。通話路サブシステム(SPS)1
0は、この通話路サブシステム全体を制御する主プロセ
ッサ部(CCP)70と、主プロセッサ部70とRBS
110でバス接続され主制御サブシステム部20とタイ
ムスロットの交換データを送受信する通信用メモリ部
(TMEM)80と、主プロセッサ部70に接続された
中継バス(RBS)110と他方の通話路サブシステム
に接続された中継バス(RBS)111とのいずれか一
方を選択するバス切替部(BSW)60と、このバス切
替部60と転送バス(TBS)100でバス接続されタ
イムスロット間の交換データを蓄積する通話路スイッチ
・メモリ部(SMEM)50と、この通話路スイッチ・
メモリ部50及び複数の有線伝送路間でタイムスロット
の交換を行うハイウェイ・スイッチ部30とハイウェイ
・スイッチバス(HSB)90でバス接続された通話路
スイッチ制御プロセッサ部(SCP)40とを備える。
通話路サブシステム(SPS)11も前述のSPS10
と同様構成なので説明を省略する。
[0009] The speech path switch switching system of the present invention comprises duplexed speech path subsystems (SPS) 10 and 11 for exchanging between time slots in a plurality of time division multiplexed wire transmission paths, and the duplexed speech path subsystems (SPS) 10 and 11. and a speech path subsystem 10, 11 with bus <br/> scan connected main control subsystem (MCS) 20 in control bus (SBUS), together connecting the speech path subsystem 10, 11 which are duplexed Two independent sets of relay buses (RBS) 110 and 11
And 1. Call path subsystem (SPS) 1
0 is a main processor unit (CCP) 70 for controlling the entire communication path subsystem, and the main processor unit 70 and the RBS
Communication memory unit for transmitting and receiving switched data bus connected to the main control subsystem 20 and a time slot and (TMEM) 80 at 110, which is connected to the main processor section 70
A bus switching unit (BSW) 60 for selecting one of a relay bus (RBS) 110 and a relay bus (RBS) 111 connected to the other communication path subsystem; and a bus switching unit 60 and a transfer bus (TBS). ) A communication path switch memory unit (SMEM) 50 which is connected to a bus at 100 and stores exchange data between time slots;
Highway switch unit 30 performs the exchange of time slots between the memory unit 50 and a plurality of wired transmission paths and highways
A communication path switch control processor (SCP) 40 connected to the switch bus (HSB) 90 via a bus;
The communication path subsystem (SPS) 11 is also the SPS 10 described above.
Since the configuration is the same as described above, the description is omitted.

【0010】このような構成のもとで、主制御サブシス
テム20が通話路サブシステム10,11にそれぞれ運
用指令または待機指令を与え、運用状態となった通話路
サブシステム(以降、運用系通話路サブシステムと記
す)に対して、待機状態となった通話路サブシステム
(以降、待機系通話路サブシステムと記す)への全パス
設定情報の転送を行う制御信号を送出した場合、運用系
通話路サブシステムから待機系通話路サブシステムに対
するパス設定情報の転送は、一組のバス線を経由してデ
ータのメモリ間転送で実現する。
Under such a configuration, the main control subsystem 20 gives an operation command or a standby command to each of the communication path subsystems 10 and 11 so that the operation of the communication path subsystem (hereinafter referred to as operation communication When a control signal for transmitting all path setting information to the communication path subsystem in the standby state (hereinafter referred to as the standby communication path subsystem) is transmitted to the active system The transfer of the path setting information from the communication path subsystem to the standby communication path subsystem is realized by transferring data between memories via a set of bus lines.

【0011】以下に、動作の詳細を説明する。主制御サ
ブシステム(MCS)20はシステム・バスSBUSを
経由して通話路サブシステム(SPS)10,11に運
用指令または待機指令を送出する。いまSPS10が運
用系にSPS11が待機系となった場合を考えると、ハ
イウェイ・スイッチ部(TSW)30が入ハイウェイB
HW0〜BHWnに収容されたタイムスロット間の交換
を実行し、出ハイウェイFHW0〜FHWnへ出力す
る。
The details of the operation will be described below. The main control subsystem (MCS) 20 sends an operation command or a standby command to the communication path subsystems (SPS) 10 and 11 via the system bus SBUS. Now, considering the case where the SPS 10 becomes the active system and the SPS 11 becomes the standby system, the highway switch unit (TSW) 30
The exchange between the time slots accommodated in HW0 to BHWn is executed, and output to the outgoing highways FHW0 to FHWn.

【0012】TSW30に対するタイムスロットの交換
データ(以降、パス設定データと称す)の設定は、ハイ
ウェイ・スイッチバス(HBS)90を経由して、通話
路スイッチ制御プロセッサ部(SCP)40によってタ
イムスロット間の交換データを蓄積する通話路スイッチ
・メモリ部(SMEM)50から読み出すことによって
実行される。
The setting of the time slot exchange data (hereinafter, referred to as path setting data) for the TSW 30 is performed by the speech path switch control processor (SCP) 40 via the highway switch bus (HBS) 90 and between the time slots. This is performed by reading out from the communication path switch memory unit (SMEM) 50 which stores the exchange data of.

【0013】SMEM50はデュアル・ポートRAMで
構成され、転送バス(TBS)100、バス切替部(B
SW)60及び中継バス(RBS)110を経由して、
主プロセッサ部(CCP)70からパス設定データが送
られる。
The SMEM 50 is composed of a dual port RAM, and includes a transfer bus (TBS) 100 and a bus switching unit (B
SW) 60 and a relay bus (RBS) 110,
Path setting data is sent from the main processor unit (CCP) 70.

【0014】BSW60にはRBS110及びRBS1
11が接続されており、CCP70から出力されたバス
切替え信号c0が有効となっているため、TBS100
はRBS110とのみ接続される。このCCP70は、
デュアル・ポートRAMから構成される通信用メモリ部
(TMEM)80及びSBUSを経由して主制御サブシ
ステム(MCS)20からパス設定情報を受け取る。
The BSW 60 has RBS110 and RBS1.
11 is connected and the bus switching signal c0 output from the CCP 70 is valid.
Is connected only to the RBS 110. This CCP 70
The path setting information is received from the main control subsystem (MCS) 20 via the communication memory unit (TMEM) 80 including a dual port RAM and the SBUS.

【0015】また、MCS20が、全パス設定転送指令
をCCP70に送出した場合、CCP70はSMEM5
0からパス設定情報を読み出しRBS110及びSPS
11のバス切替部BSW61及び転送バスTBS101
を経由して待機系通話路スイッチ・メモリ部(SME
M)51に書き込みを行う。この操作は、同一バスに接
続されたメモリ間の転送である。SPS11では主プロ
セッサ部(CCP)71から出力されたバス切替え信号
c1が無効となっており、BSW61では中継バス(R
BS)110と(RBS)111のうちRBS110
転送バス(TBS)101と接続している。
When the MCS 20 sends an all-path setting transfer command to the CCP 70, the CCP 70
Reads the path setting information from 0, RBS110 and SPS
11 bus switching unit BSW61 and transfer bus TBS101
Standby communication path switch memory unit (SME)
M) Write to 51. This operation is a transfer between memories connected to the same bus. In the SPS 11, the bus switching signal c1 output from the main processor unit (CCP) 71 is invalid, and in the BSW 61, the relay bus (R
BS) 110 and the RBS 110 of (RBS) 111 is connected to the transfer bus (TBS) 101.

【0016】図2はCCP70及びCCP71に内蔵さ
れるマイクロ・プロセッサがアクセスするメモリ・マッ
プを示した図であり、SPSのなかのCCPから見える
アドレスのマップを表している。各CCPは他系パス情
報OPIを参照可能であることを示し、全パス設定要求
の処理を実行する場合、運用系SPSに属するCCPは
自系パス情報SPIの内容を読み出し、その情報を他系
パス情報OPIのエリアに書き込むことによってパス設
定情報の転送が実行される。PMAはCCP70及びC
CP71のプログラム・エリア及びワーク・エリアであ
る。Pt及びPeはPMAの開始アドレス及び最終アド
レス、自系パス情報SPIはCCP70からSMEM5
0へのアクセス及びCCP71からSMEM51へのア
クセスの際に参照するエリアで、St及びSeはSPI
の開始アドレス及び最終アドレスである。他系パス情報
OPIはCCP70からSMEM51へのアクセス及び
CCP71からSMEM50へのアクセスの際に参照す
るエリアで、Ot及びOeはSPIの開始アドレス及び
最終アドレスである。
FIG. 2 is a diagram showing a memory map accessed by a microprocessor built in the CCP 70 and the CCP 71, which is visible from the CCP in the SPS .
This shows an address map. Each CCP is the other system path information
Information indicating that the OPI can be referred to, and an all-path setting request
When executing the process of, the CCP belonging to the active SPS is
Reads the contents of own path information SPI, and stores the information in another system.
By writing to the area of the path information OPI, the path
The fixed information is transferred. PMA is CCP70 and C
These are the program area and the work area of the CP 71. Pt and Pe are the start and end addresses of the PMA, and the own path information SPI is from the CCP 70 to the SMEM5.
St and Se are SPI areas that are referred to when accessing the SMEM 51 from the CCP 71.
Are the start address and the end address. The other-system path information OPI is an area referred to when the CCP 70 accesses the SMEM 51 and when the CCP 71 accesses the SMEM 50, and Ot and Oe are the start address and the last address of the SPI.

【0017】[0017]

【発明の効果】以上説明したように本発明は、待機系通
話路サブシステムに対する全パス設定情報の転送時間を
短縮することが可能で、その結果、呼処理に於ける能力
の低下を防ぎ、かつバス設定の放棄による呼処理異常の
通報信号の発生を極少化することが可能なため、通話路
スイッチ切替えシステムの保守性が向上するという効果
がある。
As described above, according to the present invention, it is possible to reduce the transfer time of all the path setting information to the standby communication path subsystem, and as a result, it is possible to prevent a decrease in capability in call processing. In addition, since it is possible to minimize the occurrence of a call processing abnormality notification signal due to abandonment of the bus setting, there is an effect that the maintainability of the communication path switch switching system is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.

【図2】図1における主プロセッサ部に内蔵されるマイ
クロ・プロセッサがアクセスするメモリ・マップを示し
た図である。
FIG. 2 is a diagram showing a memory map accessed by a microprocessor built in a main processor unit in FIG. 1;

【符号の説明】[Explanation of symbols]

10,11 通話路サブシステム(SPS) 20 主制御サブシステム(MCS) 30,31 ハイウェイ・スイッチ部(TSW) 40,41 通話路スイッチ制御プロセッサ部(SC
P) 50,51 通話路スイッチ・メモリ部(SMEM) 60,61 バス切替部(BSW) 70,71 主プロセッサ部(CCP) 80,81 通信用メモリ部(TMEM) 90,91 ハイウェイ・スイッチバス(HSB) 100,101 転送バス(TBS) 110,111 中継バス(RBS) BHW0〜BHWn 入ハイウェイ c0,c1 バス切替え信号 FHW0〜FHWn 出ハイウェイ OPI 他系パス情報 Oi,Pt,St 開始アドレス Oe,Pe,Se 最終アドレス PMA プログラム・エリア及びワーク・エリア SPI 自系パス情報
10, 11 speech path subsystem (SPS) 20 main control subsystem (MCS) 30, 31 highway switch section (TSW) 40, 41 speech path switch control processor section (SC)
P) 50, 51 Communication path switch memory unit (SMEM) 60, 61 Bus switch unit (BSW) 70, 71 Main processor unit (CCP) 80, 81 Communication memory unit (TMEM) 90, 91 Highway switch bus ( HSB) 100, 101 Transfer bus (TBS) 110, 111 Relay bus (RBS) BHW0 to BHWn Incoming highway c0, c1 Bus switching signal FHW0 to FHWn Outgoing highway OPI Other system path information Oi, Pt, St Start address Oe, Pe, Se Last address PMA Program area and work area SPI Own path information

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 時分割多重された複数の有線伝送路にお
けるタイムスロット間での交換を行う二重化された通話
路サブシステムと、該二重化された通話路サブシステム
制御用バス(SBUS)でバス接続された主制御サブ
システムと、該二重化された通話路サブシステム間を接
続する互いに独立した二組の中継バス(RBS)とから
構成され、前記通話路サブシステムは、該通話路サブシ
ステム全体を制御する主プロセッサ部と、該主プロセッ
サ部と前記中継バスでバス接続され前記主制御サブシス
テム部とタイムスロットの交換データを送受信する通信
用メモリ部と、前記主プロセッサ部に接続された前記中
バスと他方の通話路サブシステムに接続された前記中
バスとのいずれか一方を選択するバス切替部と、該バ
ス切替部と転送バス(TBS)でバス接続されタイムス
ロット間の交換データを蓄積する通話路スイッチ・メモ
リ部と、該通話路スイッチ・メモリ部及び複数の有線伝
送路間でタイムスロットの交換を行うハイウェイ・スイ
ッチ部とハイウェイ・スイッチバス(HSB)でバス接
続された通話路スイッチ制御プロセッサ部とを備え、前
記主制御サブシステムが、全てのパス設定情報の転送指
令を運用系の前記主プロセッサ部に送出した場合、該主
プロセッサ部は前記通話路スイッチ・メモリ部からパス
設定情報を読み出し運用系の中継バス及び待機系の通話
路サブシステムのバス切替部及び転送バスを経由して待
機系の通話路スイッチ・メモリ部(SMEM)に書き込
みを行うことを特徴とする通話路スイッチ切替えシステ
ム。
1. A duplex communication path subsystem for exchanging between time slots in a plurality of time-division multiplexed wire transmission paths, and a bus comprising the duplex communication path subsystem and a control bus (SBUS). A connected main control subsystem, and two independent sets of relay buses (RBSs) for connecting the duplexed communication path subsystems, wherein the communication path subsystem is an entire communication path subsystem. a main processor unit for controlling the communication memory unit for transmitting and receiving switched data connected by a bus the main control subsystem unit and a time slot in the relay bus and main processor unit, coupled to said main processor unit wherein During ~
Wherein in connected to the relay bus and the other speech path subsystem
A bus switching unit for selecting one of the relay buses; a speech path switch / memory unit connected to the bus switching unit and a transfer bus (TBS) for storing exchange data between time slots; A memory section and a highway switch section for exchanging time slots between a plurality of wired transmission paths, and a communication path switch control processor section connected by a highway switch bus (HSB) ;
The master control subsystem issues a transfer instruction for all path setting information.
Command to the active main processor,
The processor section passes from the speech path switch / memory section
Reads setting information and talks on relay bus and standby
Via the bus switching unit and transfer bus of the
Write to the communication line switch memory section (SMEM)
Channel switch switching system and performs only.
JP22676191A 1991-09-06 1991-09-06 Call path switch switching system Expired - Fee Related JP2940251B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22676191A JP2940251B2 (en) 1991-09-06 1991-09-06 Call path switch switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22676191A JP2940251B2 (en) 1991-09-06 1991-09-06 Call path switch switching system

Publications (2)

Publication Number Publication Date
JPH0568293A JPH0568293A (en) 1993-03-19
JP2940251B2 true JP2940251B2 (en) 1999-08-25

Family

ID=16850204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22676191A Expired - Fee Related JP2940251B2 (en) 1991-09-06 1991-09-06 Call path switch switching system

Country Status (1)

Country Link
JP (1) JP2940251B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081606A (en) * 1998-04-30 1999-11-15 김영환 Connected service duplication method of mobile communication system

Also Published As

Publication number Publication date
JPH0568293A (en) 1993-03-19

Similar Documents

Publication Publication Date Title
US5204949A (en) Multi-channel/multi-circuit communication controller
JPS6250862B2 (en)
JPS63272143A (en) Digital telephone exchange system including exchange of message related to address conversion
JPH0454438B2 (en)
JP2940251B2 (en) Call path switch switching system
JPH10262272A (en) Simple interface for time division multiplex communication medium
JPS6054549A (en) Data transmitting method and device
JP3875490B2 (en) Resource interface unit for telecommunications switch nodes
JP3130859B2 (en) Voice response service continuation method
JP2577592B2 (en) Incoming call selection method
JP2962767B2 (en) Memory access method for DMA device
KR100204876B1 (en) A multiprocessing apparatus and method for vms service system
KR0146558B1 (en) A double-interface in hlr for high speed communication
JP3484549B2 (en) Remote information communication method and communication device and terminal adapter used for the same
JP2880249B2 (en) Communication adapter
JP2705507B2 (en) Signal transit exchange
JPH04352198A (en) Audio response system
JPH08221289A (en) Control system for duplex system
JPH07319823A (en) Inter-processor communication system
JPWO2004079573A1 (en) Multiprocessor system
KR200170153Y1 (en) Voice service apparatus in switching system
EP1459191B1 (en) Communication bus system
JPS6119057B2 (en)
JPS5882327A (en) Bus controller
JPH0511453B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990518

LAPS Cancellation because of no payment of annual fees