JP3623377B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3623377B2 JP3623377B2 JP30654598A JP30654598A JP3623377B2 JP 3623377 B2 JP3623377 B2 JP 3623377B2 JP 30654598 A JP30654598 A JP 30654598A JP 30654598 A JP30654598 A JP 30654598A JP 3623377 B2 JP3623377 B2 JP 3623377B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- capacitor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Description
【０００１】
【発明の属する技術分野】
本発明は電圧依存性がない容量素子を搭載した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ等のアナログ又はアナログ・デジタルＬＳＩに内蔵するフィルタ回路や積分回路の精度を向上させるために、高精度で電圧依存性の無い容量素子が望まれている。
【０００３】
この電圧依存性とは以下の式で与えられる。
【０００４】
電圧依存性γ＝（Ｃ（Ｖ）−Ｃ（０））／Ｃ（０）Ｖ
ここで、Ｃ（Ｖ）、Ｃ（０）は印加電圧がＶ及び０のときのキャパシタの容量値である。高精度なＡ／Ｄコンバータ、Ｄ／Ａコンバータでは低い電圧依存性が要求される。例えば、１４ＢｉｔのＡ／Ｄコンバータでは電圧依存性は１００ｐｐｍ以下である。
【０００５】
従来このような容量素子としては、下部電極に拡散層又はポリシリコン層を、上部電極にポリシリコン又はアルミニウム配線層を用いたものが使用されてきた。
【０００６】
また、高精度で電圧依存性がない容量素子として、半導体基板上に形成された第１の多層配線層を下層配線に、その下層配線上に形成された絶縁膜とその絶縁膜上に形成された第２の多層用金属膜を上部電極とした容量素子が特開平５−９５０８２号公報に開示されている。以下、図２を用いてこの従来技術を説明する。
【０００７】
まず、図２（ａ）に示すように、シリコン基板２９を熱酸化し、素子分離領域に膜厚が５００ｎｍ程度のシリコン酸化膜２０を形成した後、スパッタ法によって、膜厚が１μｍ程度の第１アルミニウム膜２１を形成し、更にスパッタ法により、膜厚０．１μｍ程度の窒化チタン２２を形成する。次に、フォトリソグラフィによるレジストをマスクとして窒化チタン２２と第１アルミニウム膜２１をドライエッチングによってパターニングし、第１配線及び容量下部電極を形成する。
【０００８】
次に、図２（ｂ）に示すように、配線層間膜として常圧ＣＶＤ法による膜厚５００ｎｍ程度のＰＳＧ膜２３を形成する。次に、フォトリソグラフィにより、レジストマスクで容量素子の対向電極面に対応する領域のＰＳＧ膜２３をドライエッチングによって、開口する。その後、スパッタ法により、膜厚５０ｎｍ程度のシリコン窒化膜２４を容量絶縁膜として形成する。
【０００９】
次に、図２（ｃ）に示すように、フォトリソグラフィにより、レジストマスクで、ドライエッチングによって、配線間コンタクト領域２５のＰＳＧ膜２３を開口し、スパッタ法によって、膜厚１μｍ程度の第２アルミニウム膜２６を形成し、フォトリソグラフィにより、レジストマスクで第２アルミニウム膜２６をドライエッチングによってパターニングし、第２配線層を形成する。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体装置に搭載した容量素子では、下部電極に拡散層又はポリシリコンという半導体材料を用いているため、上下電極間に印加された電圧関係によって、下部電極の拡散層又はポリシリコンの容量絶縁膜表面近傍に空乏層が形成される。このため、従来の半導体装置に搭載した容量素子では、容量値が電圧依存性をもつ。このような容量値が電圧依存性をもつ容量素子フィルタ回路や積分回路等のアナログ信号処理回路に用いられると、回路特性が非線形型になり、出力信号に歪みが生じたり、精度が低下したりするという問題が生じる。
【００１１】
また、高精度で電圧依存性がない容量素子として、半導体基板上に形成された第１多層配線を下層配線に、その下層配線上に形成された絶縁膜とその絶縁膜上に形成された第２多層用金属膜を上部電極とした、特開平５−９５０８２号公報に開示された容量素子では、下部電極がゲート電極と同一材料で形成されている、即ち、下部電極は容量素子以外の配線（ゲート電極）と同一となるため、キャパシタは素子分離領域上に形成する必要があり、チップサイズが広がるという問題点がある。
【００１２】
本発明は、電圧依存性がなく、高精度フィルタ回路等に組み込める容量素子を有する半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に記載の本発明の半導体装置の製造方法は、拡散領域を有する半導体素子が形成された半導体基板上に第１の層間絶縁膜を形成し、
上記第１の層間絶縁膜の上記拡散領域上にコンタクトホールを形成して、該コンタクトホール内に導電性プラグを埋設し、
上記第１の層間絶縁膜上に、上記コンタクトプラグと電気的に接続された下部電極となるアルミニウム膜とキャパシタ絶縁膜となるシリコン窒化膜と上部電極となるアルミニウム膜とを順次形成し、
キャパシタ形成領域及び配線形成領域をマスクして、上記上部電極及び下部電極となるアルミニウム膜と上記シリコン窒化膜とを除去し、
キャパシタ形成領域のみをマスクして、上記上部電極となるアルミニウム膜及び上記シリコン窒化膜を除去し、
全面に第２の層間絶縁膜を形成し、該第２の層間絶縁膜の所定の位置に上記キャパシタの上部電極となるアルミニウム膜表面が露出するようにコンタクトホールを形成して、該コンタクトホール内に導電性プラグを埋設し、
上記第２の層間絶縁膜上に配線材料を形成して、所定の形状にパターニングし、上記導電性プラグを介して、上記アルミニウム膜と電気的に接続された配線を形成することを特徴とするものである。
【００１４】
請求項２に記載の本発明の半導体装置の製造方法は、拡散領域を有する半導体素子が形成された半導体基板上に第１の層間絶縁膜を形成し、
上記第１の層間絶縁膜の上記拡散領域上にコンタクトホールを形成して、該コンタクトホール内に導電性プラグを埋設し、
上記第１の層間絶縁膜上に、上記コンタクトプラグと電気的に接続された下部電極となるアルミニウム膜とキャパシタ絶縁膜となるシリコン窒化膜と上部電極となるアルミニウム膜とを順次形成し、
キャパシタ形成領域及び下層配線形成領域をマスクして、上記上部電極及び下部電極となるアルミニウム膜と上記シリコン窒化膜とを除去し、
キャパシタ形成領域のみをマスクし、上記上部電極となるアルミニウム膜及び上記シリコン窒化膜を除去して、下層配線を形成し、
全面に第２の層間絶縁膜を形成し、該第２の層間絶縁膜の所定の位置に上記キャパシタの上部電極及び上層配線と接続される下層配線となるアルミニウム膜表面が露出するようにコンタクトホールを形成して、該コンタクトホール内に導電性プラグを埋設し、
上記第２の層間絶縁膜上に配線材料を形成して、所定の形状にパターニングし、上記導電性プラグを介して、上記キャパシタの上部電極又は上記下層配線に電気的に接続された上記上層配線を形成することを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、実施の形態に基づいて本発明について詳細に説明する。
【００１６】
図１は本発明の一実施の形態の半導体装置の製造工程図であり、図１において、１はゲート電極、２はゲート酸化膜、３はシリコン酸化膜、４はＢＰＳＧ膜、５は第１層目金属配線又は下部電極となるアルミニウム膜、６はキャパシタ絶縁膜となるシリコン窒化膜、７は上部電極となるアルミニウム膜、８はレジスト、９はＰＥ−ＴＥＯＳ膜、１０は第２層目金属配線となるアルミニウム膜、１１は半導体基板、１２はロコス酸化膜である。
【００１７】
まず、図１（ａ）に示すように、従来技術に基づき、半導体基板１１にゲート酸化膜２を介してゲート電極１を形成し、ソース／ドレイン領域（図示せず）を形成する。次に、ＢＰＳＧ膜４を堆積させ、ソース／ドレイン領域上のＢＰＳＧ膜４にコンタクトホールを形成する。次に、このコンタクトホールに を埋設し、エッチバックにより、コンタクトプラグ１３を形成する。
【００１８】
次に、第１層目金属配線又は、キャパシタの下部電極となるアルミニウム膜５を膜厚６００μｍ程度に形成する。次に、減圧ＣＶＤ法により、膜厚２０ｎｍ程度のシリコン窒化膜６を形成し、更にスパッタ法により膜厚１５０ｎｍ程度のキャパシタの上部電極となるアルミニウム膜７を形成する。
【００１９】
次に、図１（ｂ）に示すように、フォトリソグラフィによるレジストをマスクとして、１層目金属配線と、キャパシタ領域以外の金属配線材料（アルミニウム膜５、７）及びシリコン窒化膜６をドライエッチングにより除去する。
【００２０】
次に、図１（ｃ）に示すように、フォトリソグラフィによるレジストをマスクとして、キャパシタ領域以外の金属配線材料（アルミニウム膜７）とシリコン窒化膜６をドライエッチングで除去する。エッチングガスは、金属配線には、流量比を１：１としたＢＣｌ３とＣｌ２とを、また、シリコン窒化膜には、流量比を１：１としたＣＦ４とＣＨ３とを用いる。
【００２１】
次に、図１（ｄ）に示すように、常圧ＣＶＤ法により、膜厚２５００ｎｍ程度のＰＥ−ＴＥＯＳ膜９を形成し、ＣＭＰ法により膜厚５００ｎｍ程度研磨する。
【００２２】
次に、フォトリソグラフィによるレジストをマスクとして、キャパシタの上部電極及び第１層目金属配線と第２層目金属配線との間のヴィアホール領域のＰＥ−ＴＥＯＳ膜９をドライエッチングにより開口し、ブランケット法により、ヴィアホール内にＷＦ６ガスを用いてタングステン１４を埋設する。その後、スパッタ法により、第２層目金属配線となるアルミニウム膜１０を形成し、フォトリソグラフィによるレジストをマスクとしてドライエッチングによってアルミニウム膜１０のパターニングし、第２層目金属配線を形成する。
【００２３】
このように、本発明によれば、容量素子の下部電極（アルミニウム膜５）と上部電極（アルミニウム膜７）を金属導電性材料で構成することができ、電極の絶縁膜側表面近傍の空乏層の形成がなく、容量値が電圧依存性を持たない容量素子を形成することができる。
【００２４】
【発明の効果】
以上、詳細に説明したように、本発明を用いることにより、金属配線材料の下部電極と、その下部電極上の所定部を含む領域に形成された絶縁膜と、その絶縁膜上の所定部を含む領域に形成された金属配線材料の上部電極とを有する容量素子を有する構成によるので、電圧依存性がなく、高精度フィルタ回路等に組み込める容量素子を有する半導体装置を提供することができる。
【００２５】
また、図２に示した従来のアナログキャパシタでは、電圧依存性が数千［ｐｐｍ／Ｖ］であるのに対して、図１に示した本発明の構成のアナログキャパシタでは電圧依存性を数十［ｐｐｍ／Ｖ］まで低減可能であるため、高精度で電圧依存性のないフィルタ回路や積分回路等が形成可能となる。
【００２６】
更に、配線層にてキャパシタを形成しているため、特開平５−９５０８２号公報に開示された従来技術のように、素子分離領域上に形成する必要はなく、層間絶縁膜を上に形成することができ、チップサイズの縮小が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置の製造工程図である。
【図２】従来のアナログキャパシタを有する半導体装置の製造工程図である。
【符号の鋭明】
１ ゲート電極
２ ゲート酸化膜
３ シリコン酸化膜
４ ＢＰＳＧ膜
５ 下部電極となるアルミニウム膜
６ キャパシタ絶縁膜となるシリコン窒化膜
７ 上部電極となるアルミニウム膜
８ レジスト
９ ＰＥ−ＴＥＯＳ膜
１０ ２層目金属配線となるアルミニウム膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device on which a capacitive element having no voltage dependency is mounted.
[0002]
[Prior art]
In recent years, in order to improve the accuracy of a filter circuit and an integration circuit built in an analog or analog / digital LSI such as an A / D converter and a D / A converter, a highly accurate and voltage-independent capacitive element is desired. .
[0003]
This voltage dependency is given by the following equation.
[0004]
Voltage dependence γ = (C (V) −C (0)) / C (0) V
Here, C (V) and C (0) are capacitance values of the capacitors when the applied voltages are V and 0, respectively. A high accuracy A / D converter and D / A converter require low voltage dependency. For example, in a 14-bit A / D converter, the voltage dependency is 100 ppm or less.
[0005]
Conventionally, as such a capacitive element, a device using a diffusion layer or a polysilicon layer as a lower electrode and a polysilicon or aluminum wiring layer as an upper electrode has been used.
[0006]
As a highly accurate and voltage-independent capacitive element, the first multilayer wiring layer formed on the semiconductor substrate is formed as the lower layer wiring, the insulating film formed on the lower layer wiring, and the insulating film. A capacitor element using the second multilayer metal film as an upper electrode is disclosed in JP-A-5-95082. Hereinafter, this prior art will be described with reference to FIG.
[0007]
First, as shown in FIG. 2A, after the
[0008]
Next, as shown in FIG. 2B, a
[0009]
Next, as shown in FIG. 2C, the
[0010]
[Problems to be solved by the invention]
However, since the capacitor element mounted on the conventional semiconductor device described above uses a semiconductor material such as a diffusion layer or polysilicon for the lower electrode, the diffusion layer or polysilicon of the lower electrode depends on the voltage relationship applied between the upper and lower electrodes. A depletion layer is formed in the vicinity of the surface of the silicon capacitive insulating film. For this reason, in a capacitive element mounted on a conventional semiconductor device, the capacitance value has voltage dependence. When such capacitance values are used in analog signal processing circuits such as capacitive element filter circuits and integration circuits that have voltage dependence, the circuit characteristics become nonlinear, resulting in distortion in the output signal and reduced accuracy. Problem arises.
[0011]
As a highly accurate and voltage-independent capacitive element, the first multilayer wiring formed on the semiconductor substrate is used as a lower layer wiring, the insulating film formed on the lower layer wiring, and the first multilayer wiring formed on the insulating film. In the capacitive element disclosed in Japanese Patent Laid-Open No. 5-95082 using the metal film for two layers as the upper electrode, the lower electrode is formed of the same material as the gate electrode, that is, the lower electrode is a wiring other than the capacitive element. Since it is the same as (gate electrode), the capacitor needs to be formed on the element isolation region, and there is a problem that the chip size increases.
[0012]
It is an object of the present invention to provide a method for manufacturing a semiconductor device having a capacitor element that has no voltage dependency and can be incorporated into a high-precision filter circuit or the like.
[0013]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a first interlayer insulating film on a semiconductor substrate on which a semiconductor element having a diffusion region is formed;
Forming a contact hole on the diffusion region of the first interlayer insulating film, and embedding a conductive plug in the contact hole;
On the first interlayer insulating film, an aluminum film serving as a lower electrode electrically connected to the contact plug, a silicon nitride film serving as a capacitor insulating film, and an aluminum film serving as an upper electrode are sequentially formed.
Masking the capacitor formation region and the wiring formation region, the aluminum film to be the upper electrode and the lower electrode and the silicon nitride film are removed,
Masking only the capacitor formation region, removing the aluminum film and the silicon nitride film to be the upper electrode,
A second interlayer insulating film is formed on the entire surface, and a contact hole is formed at a predetermined position of the second interlayer insulating film so that the surface of the aluminum film serving as the upper electrode of the capacitor is exposed. Embedded with a conductive plug,
A wiring material is formed on the second interlayer insulating film, patterned into a predetermined shape, and a wiring electrically connected to the aluminum film is formed through the conductive plug. Is.
[0014]
According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a first interlayer insulating film on a semiconductor substrate on which a semiconductor element having a diffusion region is formed;
Forming a contact hole on the diffusion region of the first interlayer insulating film, and embedding a conductive plug in the contact hole;
On the first interlayer insulating film, an aluminum film serving as a lower electrode electrically connected to the contact plug, a silicon nitride film serving as a capacitor insulating film, and an aluminum film serving as an upper electrode are sequentially formed.
Masking the capacitor forming region and the lower wiring forming region, removing the aluminum film and the silicon nitride film to be the upper electrode and the lower electrode,
Masking only the capacitor formation region, removing the aluminum film and the silicon nitride film to be the upper electrode, forming a lower layer wiring,
A second interlayer insulating film is formed on the entire surface, so that the aluminum film surface to be the lower layer wiring to be connected to the upper conductive Goku及 beauty upper wiring of the capacitor to a predetermined position of the second interlayer insulating film is exposed Forming a contact hole and embedding a conductive plug in the contact hole;
The upper layer wiring is formed on the second interlayer insulating film, patterned into a predetermined shape, and electrically connected to the upper electrode or the lower layer wiring of the capacitor via the conductive plug. It is characterized by forming.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments.
[0016]
FIG. 1 is a manufacturing process diagram of a semiconductor device according to an embodiment of the present invention. In FIG. 1, 1 is a gate electrode, 2 is a gate oxide film, 3 is a silicon oxide film, 4 is a BPSG film, and 5 is a first. An aluminum film to be a layer metal wiring or a lower electrode, 6 is a silicon nitride film to be a capacitor insulating film, 7 is an aluminum film to be an upper electrode, 8 is a resist, 9 is a PE-TEOS film, and 10 is a second layer metal An aluminum film serving as a wiring, 11 is a semiconductor substrate, and 12 is a LOCOS oxide film.
[0017]
First, as shown in FIG. 1A, a
[0018]
Next, an
[0019]
Next, as shown in FIG. 1B, dry etching is performed on the first-layer metal wiring, the metal wiring material (
[0020]
Next, as shown in FIG. 1C, the metal wiring material (aluminum film 7) and the silicon nitride film 6 other than the capacitor region are removed by dry etching using a photolithography resist as a mask. As the etching gas, BCl 3 and Cl 2 with a flow ratio of 1: 1 are used for the metal wiring, and CF 4 and CH 3 with a flow ratio of 1: 1 are used for the silicon nitride film.
[0021]
Next, as shown in FIG. 1D, a PE-TEOS film 9 having a thickness of about 2500 nm is formed by an atmospheric pressure CVD method, and is polished by a thickness of about 500 nm by a CMP method.
[0022]
Next, using the resist by photolithography as a mask, the PE-TEOS film 9 in the via hole region between the upper electrode of the capacitor and the first-layer metal wiring and the second-layer metal wiring is opened by dry etching, and blanket By the method,
[0023]
As described above, according to the present invention, the lower electrode (aluminum film 5) and the upper electrode (aluminum film 7) of the capacitive element can be formed of the metal conductive material, and the depletion layer near the insulating film side surface of the electrode. Thus, a capacitor element whose capacitance value does not have voltage dependency can be formed.
[0024]
【The invention's effect】
As described above in detail, by using the present invention, the lower electrode of the metal wiring material, the insulating film formed in the region including the predetermined portion on the lower electrode, and the predetermined portion on the insulating film Since it has a structure having a capacitive element having an upper electrode of a metal wiring material formed in a region including the semiconductor device, it is possible to provide a semiconductor device having a capacitive element that has no voltage dependency and can be incorporated into a high-accuracy filter circuit or the like.
[0025]
Further, in the conventional analog capacitor shown in FIG. 2, the voltage dependency is several thousand [ppm / V], whereas in the analog capacitor having the configuration of the present invention shown in FIG. Since it can be reduced to [ppm / V], it is possible to form a filter circuit, an integration circuit, or the like with high accuracy and no voltage dependency.
[0026]
Further, since the capacitor is formed in the wiring layer, it is not necessary to form it on the element isolation region as in the prior art disclosed in Japanese Patent Laid-Open No. 5-95082, and an interlayer insulating film is formed thereon. Therefore, the chip size can be reduced.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram of a semiconductor device according to an embodiment of the present invention;
FIG. 2 is a manufacturing process diagram of a semiconductor device having a conventional analog capacitor.
[Sharpness of sign]
DESCRIPTION OF
Claims (2)
上記第１の層間絶縁膜の上記拡散領域上にコンタクトホールを形成して、該コンタクトホール内に導電性プラグを埋設し、
上記第１の層間絶縁膜上に、上記コンタクトプラグと電気的に接続された下部電極となるアルミニウム膜とキャパシタ絶縁膜となるシリコン窒化膜と上部電極となるアルミニウム膜とを順次形成し、
キャパシタ形成領域及び配線形成領域をマスクして、上記上部電極及び下部電極となるアルミニウム膜と上記シリコン窒化膜とを除去し、
キャパシタ形成領域のみをマスクして、上記上部電極となるアルミニウム膜及び上記シリコン窒化膜を除去し、
全面に第２の層間絶縁膜を形成し、該第２の層間絶縁膜の所定の位置に上記キャパシタの上部電極となるアルミニウム膜表面が露出するようにコンタクトホールを形成して、該コンタクトホール内に導電性プラグを埋設し、
上記第２の層間絶縁膜上に配線材料を形成して、所定の形状にパターニングし、上記導電性プラグを介して、上記アルミニウム膜と電気的に接続された配線を形成することを特徴とする、半導体装置の製造方法。Forming a first interlayer insulating film on a semiconductor substrate on which a semiconductor element having a diffusion region is formed;
Forming a contact hole on the diffusion region of the first interlayer insulating film, and embedding a conductive plug in the contact hole;
On the first interlayer insulating film, an aluminum film serving as a lower electrode electrically connected to the contact plug, a silicon nitride film serving as a capacitor insulating film, and an aluminum film serving as an upper electrode are sequentially formed.
Masking the capacitor formation region and the wiring formation region, the aluminum film to be the upper electrode and the lower electrode and the silicon nitride film are removed,
Masking only the capacitor formation region, removing the aluminum film and the silicon nitride film to be the upper electrode,
A second interlayer insulating film is formed on the entire surface, and a contact hole is formed at a predetermined position of the second interlayer insulating film so that the surface of the aluminum film serving as the upper electrode of the capacitor is exposed. Embedded with a conductive plug,
A wiring material is formed on the second interlayer insulating film, patterned into a predetermined shape, and a wiring electrically connected to the aluminum film is formed through the conductive plug. A method for manufacturing a semiconductor device.
上記第１の層間絶縁膜の上記拡散領域上にコンタクトホールを形成して、該コンタクトホール内に導電性プラグを埋設し、
上記第１の層間絶縁膜上に、上記コンタクトプラグと電気的に接続された下部電極となるアルミニウム膜とキャパシタ絶縁膜となるシリコン窒化膜と上部電極となるアルミニウム膜とを順次形成し、
キャパシタ形成領域及び下層配線形成領域をマスクして、上記上部電極及び下部電極となるアルミニウム膜と上記シリコン窒化膜とを除去し、
キャパシタ形成領域のみをマスクし、上記上部電極となるアルミニウム膜及び上記シリコン窒化膜を除去して、下層配線を形成し、
全面に第２の層間絶縁膜を形成し、該第２の層間絶縁膜の所定の位置に上記キャパシタの上部電極及び上層配線と接続される下層配線となるアルミニウム膜表面が露出するようにコンタクトホールを形成して、該コンタクトホール内に導電性プラグを埋設し、
上記第２の層間絶縁膜上に配線材料を形成して、所定の形状にパターニングし、上記導電性プラグを介して、上記キャパシタの上部電極又は上記下層配線に電気的に接続された上記上層配線を形成することを特徴とする、半導体装置の製造方法。Forming a first interlayer insulating film on a semiconductor substrate on which a semiconductor element having a diffusion region is formed;
Forming a contact hole on the diffusion region of the first interlayer insulating film, and embedding a conductive plug in the contact hole;
On the first interlayer insulating film, an aluminum film serving as a lower electrode electrically connected to the contact plug, a silicon nitride film serving as a capacitor insulating film, and an aluminum film serving as an upper electrode are sequentially formed.
Masking the capacitor forming region and the lower wiring forming region, removing the aluminum film and the silicon nitride film to be the upper electrode and the lower electrode,
Masking only the capacitor formation region, removing the aluminum film and the silicon nitride film to be the upper electrode, forming a lower layer wiring,
A second interlayer insulating film is formed on the entire surface, so that the aluminum film surface to be the lower layer wiring to be connected to the upper conductive Goku及 beauty upper wiring of the capacitor to a predetermined position of the second interlayer insulating film is exposed Forming a contact hole and embedding a conductive plug in the contact hole;
The upper layer wiring is formed on the second interlayer insulating film, patterned into a predetermined shape, and electrically connected to the upper electrode or the lower layer wiring of the capacitor via the conductive plug. Forming a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30654598A JP3623377B2 (en) | 1998-10-28 | 1998-10-28 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30654598A JP3623377B2 (en) | 1998-10-28 | 1998-10-28 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133708A JP2000133708A (en) | 2000-05-12 |
| JP3623377B2 true JP3623377B2 (en) | 2005-02-23 |
Family
ID=17958337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30654598A Expired - Fee Related JP3623377B2 (en) | 1998-10-28 | 1998-10-28 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3623377B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4671497B2 (en) | 2000-12-15 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| JP2004022551A (en) | 2002-06-12 | 2004-01-22 | Oki Electric Ind Co Ltd | Manufacturing method of semiconductor device |
| JP4916715B2 (en) * | 2005-12-21 | 2012-04-18 | 富士通株式会社 | Electronic components |
-
1998
- 1998-10-28 JP JP30654598A patent/JP3623377B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000133708A (en) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004507105A (en) | Semiconductor device having passive element and method of manufacturing the same | |
| US7592220B2 (en) | Capacitance process using passivation film scheme | |
| JPH05299578A (en) | Semiconductor device and manufacture thereof | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| CA2252875C (en) | Semiconductor device and fabrication method thereof | |
| JP2003526904A (en) | Semiconductor device having capacitor structure and method of manufacturing the same | |
| JP3623377B2 (en) | Manufacturing method of semiconductor device | |
| US5913126A (en) | Methods of forming capacitors including expanded contact holes | |
| KR20040102325A (en) | Semiconductor device, method for manufacturing the semiconductor device | |
| JP2003158190A (en) | Semiconductor device and its manufacturing method | |
| KR970072380A (en) | Semiconductor device and manufacturing method thereof | |
| KR100835825B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2809131B2 (en) | Method for manufacturing semiconductor device | |
| JPH11195764A (en) | Semiconductor device | |
| JPH0595082A (en) | Semiconductor device | |
| JP2000188375A (en) | Manufacture of semiconductor device | |
| JPH05190767A (en) | Semiconductor device | |
| JPH05175428A (en) | Integrated circuit device | |
| JP3037019B2 (en) | Method for manufacturing semiconductor device | |
| JP2002141472A (en) | Semiconductor device and manufacturing method therefor | |
| JPH0936222A (en) | Semiconductor device and its manufacture | |
| JPH08306878A (en) | Method of fabricating semiconductor device | |
| JP2004071840A (en) | Manufacturing method for semiconductor device | |
| JPH11135722A (en) | Semiconductor device | |
| JP2000223570A (en) | Semiconductor device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |