JP3617867B2 - 画像生成装置 - Google Patents
画像生成装置 Download PDFInfo
- Publication number
- JP3617867B2 JP3617867B2 JP3554896A JP3554896A JP3617867B2 JP 3617867 B2 JP3617867 B2 JP 3617867B2 JP 3554896 A JP3554896 A JP 3554896A JP 3554896 A JP3554896 A JP 3554896A JP 3617867 B2 JP3617867 B2 JP 3617867B2
- Authority
- JP
- Japan
- Prior art keywords
- texture
- data
- memory
- unit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はコンピュータグラフィックスの画像生成に関し、特に画像生成の新しいアーキテクチャに関するものである。
【０００２】
【従来の技術】
近年、コンピュータグラフィックス技術は民生用ゲーム機にも搭載され、その性能を競っている（例えば、「画像処理装置」特開平６−１６２１６５号公報）。以下に従来の画像生成装置について説明する。図１４は従来の画像生成装置のシステムを示すものである。図１４において、システムバス２０１には、ＣＰＵ２０２、メインメモリ２０３、画像伸長装置２０４、ＣＤ−ＲＯＭデコーダ２０５、画像合成装置２０６、座標変換装置２０７、ＤＭＡコントローラ２０８が接続される。ＣＰＵ２０２は、システム全体の管理を行う。ＣＤ−ＲＯＭデコーダ２０５はＣＤ−ＲＯＭドライバ２０９に接続されており、ＣＤ−ＲＯＭドライバ２０９に装着されたＣＤ−ＲＯＭのアプリケーションプログラムやデータをデコードするものである。画像合成装置２０６は、ローカルバス２１１を介してフレームメモリ２１０に接続される。画像合成装置２０６の出力画像は、Ｄ／Ａコンバータ（ＤＡＣ）２１２を介して出力される。
【０００３】
以上のように構成された画像生成装置の動作について説明する。画像のデータ並びに模様は、ＣＤ−ＲＯＭドライバ２０９に装着されたＣＤ−ＲＯＭからＣＤ−ＲＯＭデコーダ２０５を通じてメインメモリ２０３に転送される。図形データはＣＰＵ２０２と座標変換装置２０７によって、変換並びにソーティングされ、画像合成装置２０６に送られる。画像合成装置２０６により勾配計算がなされ、ポリゴンがフレームメモリ２１０に描画される。そしてこの画像がＤ／Ａコンバータ２１２を通じて出力される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来の構成ではフレームメモリ２１０を一般的なＤＲＡＭやＶＲＡＭで構成し、画像合成装置２０６と６４ビットのローカルバス２１１で接続していた。そのためＤＲＡＭやＶＲＡＭの入出力バンド幅に限界があり、画像合成装置が高速で動作するのを結果的に阻んでしまうという問題点を有していた。
【０００５】
本発明は上記従来の入出力バンド幅の問題点を解決し、高速な画像生成装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本願の請求項１の発明は、描画すべき形状のパラメータを保存するパラメータレジスタと、前記パラメータレジスタのデータを基に画面の縦方向のデジタル微分解析を行うＹＤＤＡユニットと、前記パラメータレジスタのデータと前記ＹＤＤＡユニットが縦方向にデジタル微分を行ったデータを基に画面の横方向のデジタル微分解析を行うＸＤＤＡユニットと、前記ＸＤＤＡユニットでデジタル微分解析されたデータを保存するラインメモリと、１画面分の画像の画素データを蓄えるフレームメモリと、前記ＹＤＤＡユニットで解析されたライン番号に対して前記ラインメモリの横１ライン分の画素データを前記フレームメモリの任意の１ラインに転送し、前記フレームメモリの任意の横１ライン分の画素データを前記ラインメモリに転送する転送装置と、を具備することを特徴とするものである。
【０００７】
本願の請求項２の発明は、前記ＸＤＤＡユニット、前記ラインメモリ、前記転送装置を一組の横方向描画ユニットとし、複数の前記横方向描画ユニットを具備することを特徴とするものである。
【０００８】
本願の請求項３の発明は、テクスチャのデータを保持するテクスチャメモリと、描画すべき形状のパラメータの一つとしてテクスチャのアドレスを持ち、前記ＸＤＤＡユニットにおいてデジタル微分解析を行ったテクスチャのアドレスを基に前記テクスチャメモリからテクスチャデータを取得するテクスチャユニットと、を付加したことを特徴とするものである。
【０００９】
本願の請求項４の発明は、画像の１ライン分のデータを保持するシリアルポートラインメモリと、前記フレームメモリの画像の１ライン分のデータを前記シリアルポートラインメモリに転送するシリアルポート転送装置と、を付加したことを特徴とするものである。
【００１０】
本願の請求項５の発明では、前記テクスチャメモリはテクスチャを空間的に１つおきに４分割して保持する４つのテクスチャメモリであり、前記４つのテクスチャメモリから隣接する４つのテクスチャデータと前記ＸＤＤＡユニットから得られるテクスチャアドレスを基にテクスチャデータの双線形補間を行い、補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とするものである。
【００１１】
本願の請求項６の発明では、前記テクスチャメモリはテクスチャを解像度別に複数種類保持する複数のテクスチャメモリであり、前記ＸＤＤＡユニットから得られるテクスチャアドレスとテクスチャの解像度のデータを基に前記複数のテクスチャメモリのうちの２つのテクスチャデータからテクスチャの線形補間を行い補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とするものである。
【００１２】
本願の請求項７の発明では、前記テクスチャメモリは横方向あるいは縦方向１つおきに２つに分割した２つのテクスチャメモリであり、前記ＸＤＤＡから得られたテクスチャアドレスを基に前記２つのテクスチャメモリから横方向に分割した場合は縦方向に２つ、縦方向に２つに分割した場合は横方向に２つのテクスチャデータをとり、結果的に隣接する４つのデータを取得し双線形補間を行い、補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とするものである。
【００１３】
本願の請求項８の発明は、高速にアクセスできるスタティックメモリと、２次元テクスチャを１次元のアドレスにリニアに割り当てそれを１回の操作で前記スタティックメモリに転送できるようにしたテクスチャメモリと、前記テクスチャメモリから一つのテクスチャを１回の操作で前記スタティックメモリに転送するテクスチャ転送装置と、を付加したことを特徴とするものである。
【００１４】
このような特徴を有する請求項１の画像生成装置では、パラメータレジスタにパラメータのデータを保持しておき、ＹＤＤＡユニットはこのデータを読出して縦方向のデジタル微分解析を行う。又ＸＤＤＡユニットはパラメータレジスタとＹＤＤＡユニットの出力を基に画面の横方向のデジタル微分解析を行う。そしてフレームメモリの１ラインの画素データをラインメモリに読出し、ラインメモリのデータを書換えた後、再びフレームメモリに転送することによって高速で画像を生成するようにしている。
【００１５】
又請求項３，５〜８の発明では、テクスチャデータを保持するテクスチャメモリを有し、デジタル微分解析を行ったテクスチャのアドレスを基にしてテクスチャメモリからテクスチャデータを読出して画像データに付加することによってリアルな画像処理を行うことができる。
【００１６】
【発明の実施の形態】
（実施の形態１）
以下本願の第１の実施形態について、図面を参照しながら説明する。図１においてパラメータレジスタ１１は描画すべき形状のパラメータを保存するものであり、ＹＤＤＡユニット１２はパラメータレジスタ１１のデータを基に画面の縦（Ｙ）方向のデジタル微分解析（ＤＤＡともいう）を行うものである。ＸＤＤＡユニット１３はパラメータレジスタ１１のデータとＹＤＤＡユニット１２が縦方向にデジタル微分を行ったデータを基に、画面の横（Ｘ）方向のデジタル微分解析を行うものである。ラインメモリ１４は画面の横１ライン分の画素データを保存するものである。転送装置１５はラインメモリ１４の横１ライン分の画素データをフレームメモリ１６の任意の１ラインに転送し、あるいはフレームメモリ１６の任意の横１ライン分の画素データをラインメモリ１４に転送するものである。フレームメモリ１６は１画面分の画像の画素データを蓄えるメモリである。ここでラインメモリ１４は高速で動作するＳＲＡＭ構造のメモリ、フレームメモリ１６はＤＲＡＭにより構成されるものとする。
【００１７】
図２は本実施形態のフローチャートである。本図において動作を開始すると、描画するための形状データのパラメータを設定するパラメータ設定３１を行う。この処理が終ると、まず画面縦方向のＤＤＡ（ＹＤＤＡ）を行うためにパラメータレジスタ１１からＹＤＤＡユニット１２へＹデータを転送３２する。ここで、縦方向に１画素進んだときの縦方向のデジタル微分解析処理３３を行い、そして横方向のエッジの位置並びに各種パラメータの初期値をＹＤＤＡユニット１２から、画面横方向のＤＤＡ（ＸＤＤＡ）するためのＸＤＤＡユニット１３に転送し、横方向のための傾きデータをパラメータレジスタ１１からＸＤＤＡユニット１３へデータを転送するＸデータ転送３４ａを行う。又ＹＤＤＡユニット１２でＤＤＡ計算を行った時点で画面のどのラインを次に描画するかがわかるので、ＹＤＤＡユニット１２からライン番号を転送装置１５に送り、転送装置１５は、フレームメモリ１６からライン番号で指示された１ラインをラインメモリ１４に転送するライン番号転送３４ｂを行う。
【００１８】
ＸＤＤＡユニット１３ではＸデータ転送３４ａで転送されたデータを基に画面横方向のＤＤＡを行い各画素のデータを作り、ラインメモリ１４の然るべき部分にデータを格納することによってレンダリング３５する。１ラインレンダリング３５されたデータは、転送装置１５によってフレームメモリ１６にライン番号逆転送３６される。このときＹＤＤＡユニット１２の縦方向ＤＤＡのデータを調べて縦方向が終りか否かの判定３７を行い、縦方向にこれ以上のＤＤＡが必要でなければ、その形状に関するＤＤＡを終わるエンド処理３８を行う。まだ縦方向に続くようなら、ＹＤＤＡ処理３３に戻る。
【００１９】
以上のように本実施形態によれば、フレームメモリ１６とラインメモリ１４は、ＶＲＡＭ等で使われるＳＡＭ（シリアルアクセスメモリ）からＲＡＭ（ランダムアクセスメモリ）へ、ＲＡＭからＳＡＭへのライン一括転送を使うことにより、普通のＤＲＡＭの１アドレスアクセスと同じサイクルタイムで、１ラインの転送を行うことができる。又ラインメモリ１４は高速のＳＲＡＭ構造とすることで、画素生成のユニットはライン毎に数サイクルの時間のみで、フレームメモリ１６に対してＳＲＡＭなみの高速アクセスをすることができ、高速な画素生成を実現することができる。ＸＤＤＡユニット１３がフレームメモリ１６に直接アクセスせず、間にラインメモリ１４をおき、そのラインメモリ１４を高速アクセスできるものにすることによって、巨大なフレームメモリ１６全体を高速化することなく全体を高速化することができる。
【００２０】
（実施の形態２）
以下本願の第２の実施形態について、図面を参照しながら説明する。図３は、第１実施形態の画像生成装置と異なり、ＸＤＤＡユニット１３，ラインメモリ１４，転送装置１５を２組用意し、一組目を第１横方向描画ユニット４１ａ、二組目を第２横方向描画ユニット４１ｂとする。又、第１横方向描画ユニット４１ａ、第２横方向描画ユニット４１ｂのフレームメモリ１６に対する競合を調停する調停ユニット４２を設けている。本実施形態のフローチャートも図２とほぼ同じであるが、ＹＤＤＡユニット１２が作成するデータを第１横方向描画ユニット４１ａと第２横方向描画ユニット４１ｂに交互に振り分け、二つのユニットで各々描画を行い、フレームメモリ１６をアクセスする際には調停ユニット４２によって調停作業を行う。
【００２１】
以上のように本実施形態によれば、横方向のＤＤＡユニット、ラインメモリ、転送装置、調停ユニットを付加するのみで、約２倍の性能を出すことができる。なお、本実施形態では横方向のＤＤＡユニット、ラインメモリ、転送装置を２組としているが、３組又は４組とすることで更なる性能の向上を図ることができる。
【００２２】
（実施の形態３）
以下本願の第３の実施形態について、図面を参照しながら説明する。本実施形態では図４に示すように、実施形態１の画像生成装置に加え、描画方法としてテクスチャを張り付けるために、テクスチャを格納するテクスチャメモリ５１と、ＸＤＤＡユニット１３で得られるテクスチャのアドレス情報を基にテクスチャメモリ５１からテクスチャデータを読出すテクスチャユニット５２とを備えたものである。
【００２３】
以上のように本実施形態によれば、よりリアルな画像を作るためのテクスチャを外部のメモリを参照することなく、高速に図形に張り合わせることができる。
【００２４】
（実施の形態４）
以下本願の第４の実施形態について、図面を参照しながら説明する。図５は、第１実施形態の画像生成装置に加え、フレームメモリ１６から出来あがった画像を読出すために、１ライン分の画像データを保持するシリアルポートラインメモリ６１とシリアルポート転送装置６２を設ける。そして水平同期信号に合わせてシリアルポート転送装置６２がフレームメモリ１６から１ライン分のデータをシリアルポートラインメモリ６１に転送する。これにより画像データはシリアルポートラインメモリ６１から出力される。
【００２５】
以上のように本実施形態によれば、描画の次にフレームメモリの表示のためのアクセスを水平同期に１回にすることにより、フレームメモリのアクセスを減らすことができる。
【００２６】
（実施の形態５）
以下本願の第５の実施形態について、図面を参照しながら説明する。図６は、第３の実施形態の画像生成装置を変更した実施形態を示すブロック図である。本実施形態にあっては、テクスチャを図７のように空間的に４つにわけ、第１のテクスチャメモリ７１ａ、第２のテクスチャメモリ７１ｂ、第３のテクスチャメモリ７１ｃ、第４のテクスチャメモリ７１ｄに夫々格納する。そして４つのテクスチャメモリ７１ａ〜７１ｄのデータをＸＤＤＡユニット１３で得られるテクスチャのアドレス情報を基に第１のデータ８１、第２のデータ８２、第３のデータ８３、第４のデータ８４のように取り出し、双線形補間を行いテクスチャユニット５２に送るテクスチャ合成ユニット７２を備える。
【００２７】
以上のように本実施形態によれば、テクスチャを近傍４点のデータから双線形補間したデータを用いることにより、よりリアルな画像を作成することができる。
【００２８】
（実施形態６）
以下本願の第６の実施形態について、図面を参照しながら説明する。図８は、第３の実施形態の画像生成装置を変更した実施形態を示すブロック図である。本実施形態にあっては、テクスチャを図９のように解像度別に２つ持ち、低解像度テクスチャメモリ９１ａ、高解像度テクスチャメモリ９１ｂに夫々格納する。そして２つのテクスチャメモリからの２つのデータをＸＤＤＡユニット１３で得られるテクスチャの傾き情報を基に第１のデータ１０１、第２のデータ１０２のように取り出し、線形補間を行いテクスチャユニット５２に送るテクスチャ合成ユニット９２を備える。
【００２９】
以上のように本実施形態によれば、２つの解像度のテクスチャを持ち、必要な解像度に合わせて２つの解像度のテクスチャを合成することにより、よりリアルな画像を作成することができる。
【００３０】
（実施の形態７）
以下本願の第７の実施形態について、図面を参照しながら説明する。図１０は、第３の実施形態の画像生成装置を変更した実施形態を示すブロック図である。本実施形態にあっては、テクスチャを図１１のように空間的に２つに分け、第１のテクスチャメモリ１１１ａ、第２のテクスチャメモリ１１１ｂに夫々格納する。そしてテクスチャメモリ１１１ａ，１１１ｂからの２つずつ、計４つのデータをＸＤＤＡユニット１３で得られるテクスチャのアドレス情報を基に、第１のデータ１２１、第２のデータ１２２、第３のデータ１２３、第４のデータ１２４のように取り出し、双線形補間を行いテクスチャユニット５２におくるテクスチャ合成ユニット７２を備える。
【００３１】
以上のように本実施形態によれば、テクスチャを４つに分けずに２つに分け、並ぶ２つのデータを連続アクセスすることにより４つのデータを得ることで、処理速度の低下を最小限にして４分割した場合と同じ効果を得ることができる。
【００３２】
（実施の形態８）
以下本願の第８の実施形態について、図面を参照しながら説明する。図１２は、第３の実施形態の画像生成装置を変更した実施形態を示すブロック図である。本実施形態にあっては、図１３のように２次元のテクスチャをテクスチャ毎に１次元に展開し、それを１ラインのパックテクスチャ１３１としテクスチャメモリ５１に格納している。そしてパラメータレジスタ１１からの情報でテクスチャ転送装置１３２がテクスチャメモリ５１からそのポリゴンに張り付ける所定のパックテクスチャ１３１をスタティックメモリ１３３に転送する。テクスチャユニット５２はテクスチャメモリ５１を直接アクセスせず、スタティックメモリ１３３をアクセスするものとする。スタティックメモリ１３３は高速でアクセスすることができるメモリを用いる。
【００３３】
以上のように本実施形態によれば、低速で巨大なテクスチャメモリを直接アクセスせず必要な部分を一旦バッファに取り込み、そのバッファを高速アクセスできるものにすることにより、全体で高速な描画を行うことができる。
【００３４】
【発明の効果】
以下のように本発明は、ラインメモリをバッファメモリとして描画ユニットとフレームメモリとをつなげた構造により、高速な描画を得ることができる。又、画像出力においてラインメモリをバッファとして使うことで、フレームメモリのアクセス頻度を下げることができる。又、テクスチャメモリを空間的に４分割や２分割にし、あるいは解像度別に持つことによって、よりリアルな画像を生成することができる。又、テクスチャの持ち方をパック方式にし、バッファをおくことにより、より高速な描画を実現できるという効果が得られる。
【図面の簡単な説明】
【図１】第１の実施形態における画像生成装置の構成図である。
【図２】第１の実施形態における画像生成装置のフローチャートである。
【図３】第２の実施形態における画像生成装置の構成図である。
【図４】第３の実施形態における画像生成装置の構成図である。
【図５】第４の実施形態における画像生成装置の構成図である。
【図６】第５の実施形態における画像生成装置の構成図である。
【図７】第５の実施形態におけるテクスチャの空間分割の説明図である。
【図８】第６の実施形態における画像生成装置の構成図である。
【図９】第６の実施形態におけるテクスチャの解像度の違いの説明図である。
【図１０】第７の実施形態における画像生成装置の構成図である。
【図１１】第７の実施形態におけるテクスチャの空間分割の説明図である。
【図１２】第８の実施形態における画像生成装置の構成図である。
【図１３】第８の実施形態におけるテクスチャのパッキングの説明図である。
【図１４】従来の画像生成装置の一例を示す構成図である。
【符合の説明】
１１ パラメータレジスタ
１２ Ｙ方向のＤＤＡユニット
１３ Ｘ方向のＤＤＡユニット
１４ ラインメモリ
１５ 転送装置
１６ フレームメモリ
３１ パラメータ設定
３２ Ｙデータ転送
３３ ＹＤＤＡ処理
３４ａ Ｘデータ転送
３４ｂ ライン番号転送
３５ レンダリング
３６ ライン番号逆転送
３７ 縦方向終り判定
３８ エンド処理
４１ａ 第１横方向描画ユニット
４１ｂ 第２横方向描画ユニット
４２ 調停ユニット
５１ テクスチャメモリ
５２ テクスチャユニット
６１ シリアルポートラインメモリ
６２ シリアルポート転送装置
７１ａ 第１のテクスチャメモリ
７１ｂ 第２のテクスチャメモリ
７１ｃ 第３のテクスチャメモリ
７１ｄ 第４のテクスチャメモリ
７２ テクスチャ合成ユニット
９１ａ 低解像度テクスチャメモリ
９１ｂ 高解像度テクスチャメモリ
９２ テクスチャ合成ユニット
１０１ 高解像度テクスチャ
１０２ 低解像度テクスチャ
１１１ａ 第１テクスチャメモリ
１１１ｂ 第２テクスチャメモリ
１２１ 第１のデータ
１２２ 第２のデータ
１２３ 第３のデータ
１２４ 第４のデータ
１３１ パックテクスチャ
１３２ テクスチャ転送装置
１３３ スタティックメモリ
２０１ システムバス
２０２ ＣＰＵ
２０３ メインメモリ
２０４ 画像伸長器
２０５ ＣＤ−ＲＯＭデコーダ
２０６ 画像合成器
２０７ 座標変換器
２０８ ＤＭＡコントローラ
２０９ ＣＤ−ＲＯＭドライバ
２１０ フレームメモリ
２１１ フレームメモリバス
２１２ ＤＡＣ
【発明の属する技術分野】
本発明はコンピュータグラフィックスの画像生成に関し、特に画像生成の新しいアーキテクチャに関するものである。
【０００２】
【従来の技術】
近年、コンピュータグラフィックス技術は民生用ゲーム機にも搭載され、その性能を競っている（例えば、「画像処理装置」特開平６−１６２１６５号公報）。以下に従来の画像生成装置について説明する。図１４は従来の画像生成装置のシステムを示すものである。図１４において、システムバス２０１には、ＣＰＵ２０２、メインメモリ２０３、画像伸長装置２０４、ＣＤ−ＲＯＭデコーダ２０５、画像合成装置２０６、座標変換装置２０７、ＤＭＡコントローラ２０８が接続される。ＣＰＵ２０２は、システム全体の管理を行う。ＣＤ−ＲＯＭデコーダ２０５はＣＤ−ＲＯＭドライバ２０９に接続されており、ＣＤ−ＲＯＭドライバ２０９に装着されたＣＤ−ＲＯＭのアプリケーションプログラムやデータをデコードするものである。画像合成装置２０６は、ローカルバス２１１を介してフレームメモリ２１０に接続される。画像合成装置２０６の出力画像は、Ｄ／Ａコンバータ（ＤＡＣ）２１２を介して出力される。
【０００３】
以上のように構成された画像生成装置の動作について説明する。画像のデータ並びに模様は、ＣＤ−ＲＯＭドライバ２０９に装着されたＣＤ−ＲＯＭからＣＤ−ＲＯＭデコーダ２０５を通じてメインメモリ２０３に転送される。図形データはＣＰＵ２０２と座標変換装置２０７によって、変換並びにソーティングされ、画像合成装置２０６に送られる。画像合成装置２０６により勾配計算がなされ、ポリゴンがフレームメモリ２１０に描画される。そしてこの画像がＤ／Ａコンバータ２１２を通じて出力される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来の構成ではフレームメモリ２１０を一般的なＤＲＡＭやＶＲＡＭで構成し、画像合成装置２０６と６４ビットのローカルバス２１１で接続していた。そのためＤＲＡＭやＶＲＡＭの入出力バンド幅に限界があり、画像合成装置が高速で動作するのを結果的に阻んでしまうという問題点を有していた。
【０００５】
本発明は上記従来の入出力バンド幅の問題点を解決し、高速な画像生成装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本願の請求項１の発明は、描画すべき形状のパラメータを保存するパラメータレジスタと、前記パラメータレジスタのデータを基に画面の縦方向のデジタル微分解析を行うＹＤＤＡユニットと、前記パラメータレジスタのデータと前記ＹＤＤＡユニットが縦方向にデジタル微分を行ったデータを基に画面の横方向のデジタル微分解析を行うＸＤＤＡユニットと、前記ＸＤＤＡユニットでデジタル微分解析されたデータを保存するラインメモリと、１画面分の画像の画素データを蓄えるフレームメモリと、前記ＹＤＤＡユニットで解析されたライン番号に対して前記ラインメモリの横１ライン分の画素データを前記フレームメモリの任意の１ラインに転送し、前記フレームメモリの任意の横１ライン分の画素データを前記ラインメモリに転送する転送装置と、を具備することを特徴とするものである。
【０００７】
本願の請求項２の発明は、前記ＸＤＤＡユニット、前記ラインメモリ、前記転送装置を一組の横方向描画ユニットとし、複数の前記横方向描画ユニットを具備することを特徴とするものである。
【０００８】
本願の請求項３の発明は、テクスチャのデータを保持するテクスチャメモリと、描画すべき形状のパラメータの一つとしてテクスチャのアドレスを持ち、前記ＸＤＤＡユニットにおいてデジタル微分解析を行ったテクスチャのアドレスを基に前記テクスチャメモリからテクスチャデータを取得するテクスチャユニットと、を付加したことを特徴とするものである。
【０００９】
本願の請求項４の発明は、画像の１ライン分のデータを保持するシリアルポートラインメモリと、前記フレームメモリの画像の１ライン分のデータを前記シリアルポートラインメモリに転送するシリアルポート転送装置と、を付加したことを特徴とするものである。
【００１０】
本願の請求項５の発明では、前記テクスチャメモリはテクスチャを空間的に１つおきに４分割して保持する４つのテクスチャメモリであり、前記４つのテクスチャメモリから隣接する４つのテクスチャデータと前記ＸＤＤＡユニットから得られるテクスチャアドレスを基にテクスチャデータの双線形補間を行い、補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とするものである。
【００１１】
本願の請求項６の発明では、前記テクスチャメモリはテクスチャを解像度別に複数種類保持する複数のテクスチャメモリであり、前記ＸＤＤＡユニットから得られるテクスチャアドレスとテクスチャの解像度のデータを基に前記複数のテクスチャメモリのうちの２つのテクスチャデータからテクスチャの線形補間を行い補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とするものである。
【００１２】
本願の請求項７の発明では、前記テクスチャメモリは横方向あるいは縦方向１つおきに２つに分割した２つのテクスチャメモリであり、前記ＸＤＤＡから得られたテクスチャアドレスを基に前記２つのテクスチャメモリから横方向に分割した場合は縦方向に２つ、縦方向に２つに分割した場合は横方向に２つのテクスチャデータをとり、結果的に隣接する４つのデータを取得し双線形補間を行い、補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とするものである。
【００１３】
本願の請求項８の発明は、高速にアクセスできるスタティックメモリと、２次元テクスチャを１次元のアドレスにリニアに割り当てそれを１回の操作で前記スタティックメモリに転送できるようにしたテクスチャメモリと、前記テクスチャメモリから一つのテクスチャを１回の操作で前記スタティックメモリに転送するテクスチャ転送装置と、を付加したことを特徴とするものである。
【００１４】
このような特徴を有する請求項１の画像生成装置では、パラメータレジスタにパラメータのデータを保持しておき、ＹＤＤＡユニットはこのデータを読出して縦方向のデジタル微分解析を行う。又ＸＤＤＡユニットはパラメータレジスタとＹＤＤＡユニットの出力を基に画面の横方向のデジタル微分解析を行う。そしてフレームメモリの１ラインの画素データをラインメモリに読出し、ラインメモリのデータを書換えた後、再びフレームメモリに転送することによって高速で画像を生成するようにしている。
【００１５】
又請求項３，５〜８の発明では、テクスチャデータを保持するテクスチャメモリを有し、デジタル微分解析を行ったテクスチャのアドレスを基にしてテクスチャメモリからテクスチャデータを読出して画像データに付加することによってリアルな画像処理を行うことができる。
【００１６】
【発明の実施の形態】
（実施の形態１）
以下本願の第１の実施形態について、図面を参照しながら説明する。図１においてパラメータレジスタ１１は描画すべき形状のパラメータを保存するものであり、ＹＤＤＡユニット１２はパラメータレジスタ１１のデータを基に画面の縦（Ｙ）方向のデジタル微分解析（ＤＤＡともいう）を行うものである。ＸＤＤＡユニット１３はパラメータレジスタ１１のデータとＹＤＤＡユニット１２が縦方向にデジタル微分を行ったデータを基に、画面の横（Ｘ）方向のデジタル微分解析を行うものである。ラインメモリ１４は画面の横１ライン分の画素データを保存するものである。転送装置１５はラインメモリ１４の横１ライン分の画素データをフレームメモリ１６の任意の１ラインに転送し、あるいはフレームメモリ１６の任意の横１ライン分の画素データをラインメモリ１４に転送するものである。フレームメモリ１６は１画面分の画像の画素データを蓄えるメモリである。ここでラインメモリ１４は高速で動作するＳＲＡＭ構造のメモリ、フレームメモリ１６はＤＲＡＭにより構成されるものとする。
【００１７】
図２は本実施形態のフローチャートである。本図において動作を開始すると、描画するための形状データのパラメータを設定するパラメータ設定３１を行う。この処理が終ると、まず画面縦方向のＤＤＡ（ＹＤＤＡ）を行うためにパラメータレジスタ１１からＹＤＤＡユニット１２へＹデータを転送３２する。ここで、縦方向に１画素進んだときの縦方向のデジタル微分解析処理３３を行い、そして横方向のエッジの位置並びに各種パラメータの初期値をＹＤＤＡユニット１２から、画面横方向のＤＤＡ（ＸＤＤＡ）するためのＸＤＤＡユニット１３に転送し、横方向のための傾きデータをパラメータレジスタ１１からＸＤＤＡユニット１３へデータを転送するＸデータ転送３４ａを行う。又ＹＤＤＡユニット１２でＤＤＡ計算を行った時点で画面のどのラインを次に描画するかがわかるので、ＹＤＤＡユニット１２からライン番号を転送装置１５に送り、転送装置１５は、フレームメモリ１６からライン番号で指示された１ラインをラインメモリ１４に転送するライン番号転送３４ｂを行う。
【００１８】
ＸＤＤＡユニット１３ではＸデータ転送３４ａで転送されたデータを基に画面横方向のＤＤＡを行い各画素のデータを作り、ラインメモリ１４の然るべき部分にデータを格納することによってレンダリング３５する。１ラインレンダリング３５されたデータは、転送装置１５によってフレームメモリ１６にライン番号逆転送３６される。このときＹＤＤＡユニット１２の縦方向ＤＤＡのデータを調べて縦方向が終りか否かの判定３７を行い、縦方向にこれ以上のＤＤＡが必要でなければ、その形状に関するＤＤＡを終わるエンド処理３８を行う。まだ縦方向に続くようなら、ＹＤＤＡ処理３３に戻る。
【００１９】
以上のように本実施形態によれば、フレームメモリ１６とラインメモリ１４は、ＶＲＡＭ等で使われるＳＡＭ（シリアルアクセスメモリ）からＲＡＭ（ランダムアクセスメモリ）へ、ＲＡＭからＳＡＭへのライン一括転送を使うことにより、普通のＤＲＡＭの１アドレスアクセスと同じサイクルタイムで、１ラインの転送を行うことができる。又ラインメモリ１４は高速のＳＲＡＭ構造とすることで、画素生成のユニットはライン毎に数サイクルの時間のみで、フレームメモリ１６に対してＳＲＡＭなみの高速アクセスをすることができ、高速な画素生成を実現することができる。ＸＤＤＡユニット１３がフレームメモリ１６に直接アクセスせず、間にラインメモリ１４をおき、そのラインメモリ１４を高速アクセスできるものにすることによって、巨大なフレームメモリ１６全体を高速化することなく全体を高速化することができる。
【００２０】
（実施の形態２）
以下本願の第２の実施形態について、図面を参照しながら説明する。図３は、第１実施形態の画像生成装置と異なり、ＸＤＤＡユニット１３，ラインメモリ１４，転送装置１５を２組用意し、一組目を第１横方向描画ユニット４１ａ、二組目を第２横方向描画ユニット４１ｂとする。又、第１横方向描画ユニット４１ａ、第２横方向描画ユニット４１ｂのフレームメモリ１６に対する競合を調停する調停ユニット４２を設けている。本実施形態のフローチャートも図２とほぼ同じであるが、ＹＤＤＡユニット１２が作成するデータを第１横方向描画ユニット４１ａと第２横方向描画ユニット４１ｂに交互に振り分け、二つのユニットで各々描画を行い、フレームメモリ１６をアクセスする際には調停ユニット４２によって調停作業を行う。
【００２１】
以上のように本実施形態によれば、横方向のＤＤＡユニット、ラインメモリ、転送装置、調停ユニットを付加するのみで、約２倍の性能を出すことができる。なお、本実施形態では横方向のＤＤＡユニット、ラインメモリ、転送装置を２組としているが、３組又は４組とすることで更なる性能の向上を図ることができる。
【００２２】
（実施の形態３）
以下本願の第３の実施形態について、図面を参照しながら説明する。本実施形態では図４に示すように、実施形態１の画像生成装置に加え、描画方法としてテクスチャを張り付けるために、テクスチャを格納するテクスチャメモリ５１と、ＸＤＤＡユニット１３で得られるテクスチャのアドレス情報を基にテクスチャメモリ５１からテクスチャデータを読出すテクスチャユニット５２とを備えたものである。
【００２３】
以上のように本実施形態によれば、よりリアルな画像を作るためのテクスチャを外部のメモリを参照することなく、高速に図形に張り合わせることができる。
【００２４】
（実施の形態４）
以下本願の第４の実施形態について、図面を参照しながら説明する。図５は、第１実施形態の画像生成装置に加え、フレームメモリ１６から出来あがった画像を読出すために、１ライン分の画像データを保持するシリアルポートラインメモリ６１とシリアルポート転送装置６２を設ける。そして水平同期信号に合わせてシリアルポート転送装置６２がフレームメモリ１６から１ライン分のデータをシリアルポートラインメモリ６１に転送する。これにより画像データはシリアルポートラインメモリ６１から出力される。
【００２５】
以上のように本実施形態によれば、描画の次にフレームメモリの表示のためのアクセスを水平同期に１回にすることにより、フレームメモリのアクセスを減らすことができる。
【００２６】
（実施の形態５）
以下本願の第５の実施形態について、図面を参照しながら説明する。図６は、第３の実施形態の画像生成装置を変更した実施形態を示すブロック図である。本実施形態にあっては、テクスチャを図７のように空間的に４つにわけ、第１のテクスチャメモリ７１ａ、第２のテクスチャメモリ７１ｂ、第３のテクスチャメモリ７１ｃ、第４のテクスチャメモリ７１ｄに夫々格納する。そして４つのテクスチャメモリ７１ａ〜７１ｄのデータをＸＤＤＡユニット１３で得られるテクスチャのアドレス情報を基に第１のデータ８１、第２のデータ８２、第３のデータ８３、第４のデータ８４のように取り出し、双線形補間を行いテクスチャユニット５２に送るテクスチャ合成ユニット７２を備える。
【００２７】
以上のように本実施形態によれば、テクスチャを近傍４点のデータから双線形補間したデータを用いることにより、よりリアルな画像を作成することができる。
【００２８】
（実施形態６）
以下本願の第６の実施形態について、図面を参照しながら説明する。図８は、第３の実施形態の画像生成装置を変更した実施形態を示すブロック図である。本実施形態にあっては、テクスチャを図９のように解像度別に２つ持ち、低解像度テクスチャメモリ９１ａ、高解像度テクスチャメモリ９１ｂに夫々格納する。そして２つのテクスチャメモリからの２つのデータをＸＤＤＡユニット１３で得られるテクスチャの傾き情報を基に第１のデータ１０１、第２のデータ１０２のように取り出し、線形補間を行いテクスチャユニット５２に送るテクスチャ合成ユニット９２を備える。
【００２９】
以上のように本実施形態によれば、２つの解像度のテクスチャを持ち、必要な解像度に合わせて２つの解像度のテクスチャを合成することにより、よりリアルな画像を作成することができる。
【００３０】
（実施の形態７）
以下本願の第７の実施形態について、図面を参照しながら説明する。図１０は、第３の実施形態の画像生成装置を変更した実施形態を示すブロック図である。本実施形態にあっては、テクスチャを図１１のように空間的に２つに分け、第１のテクスチャメモリ１１１ａ、第２のテクスチャメモリ１１１ｂに夫々格納する。そしてテクスチャメモリ１１１ａ，１１１ｂからの２つずつ、計４つのデータをＸＤＤＡユニット１３で得られるテクスチャのアドレス情報を基に、第１のデータ１２１、第２のデータ１２２、第３のデータ１２３、第４のデータ１２４のように取り出し、双線形補間を行いテクスチャユニット５２におくるテクスチャ合成ユニット７２を備える。
【００３１】
以上のように本実施形態によれば、テクスチャを４つに分けずに２つに分け、並ぶ２つのデータを連続アクセスすることにより４つのデータを得ることで、処理速度の低下を最小限にして４分割した場合と同じ効果を得ることができる。
【００３２】
（実施の形態８）
以下本願の第８の実施形態について、図面を参照しながら説明する。図１２は、第３の実施形態の画像生成装置を変更した実施形態を示すブロック図である。本実施形態にあっては、図１３のように２次元のテクスチャをテクスチャ毎に１次元に展開し、それを１ラインのパックテクスチャ１３１としテクスチャメモリ５１に格納している。そしてパラメータレジスタ１１からの情報でテクスチャ転送装置１３２がテクスチャメモリ５１からそのポリゴンに張り付ける所定のパックテクスチャ１３１をスタティックメモリ１３３に転送する。テクスチャユニット５２はテクスチャメモリ５１を直接アクセスせず、スタティックメモリ１３３をアクセスするものとする。スタティックメモリ１３３は高速でアクセスすることができるメモリを用いる。
【００３３】
以上のように本実施形態によれば、低速で巨大なテクスチャメモリを直接アクセスせず必要な部分を一旦バッファに取り込み、そのバッファを高速アクセスできるものにすることにより、全体で高速な描画を行うことができる。
【００３４】
【発明の効果】
以下のように本発明は、ラインメモリをバッファメモリとして描画ユニットとフレームメモリとをつなげた構造により、高速な描画を得ることができる。又、画像出力においてラインメモリをバッファとして使うことで、フレームメモリのアクセス頻度を下げることができる。又、テクスチャメモリを空間的に４分割や２分割にし、あるいは解像度別に持つことによって、よりリアルな画像を生成することができる。又、テクスチャの持ち方をパック方式にし、バッファをおくことにより、より高速な描画を実現できるという効果が得られる。
【図面の簡単な説明】
【図１】第１の実施形態における画像生成装置の構成図である。
【図２】第１の実施形態における画像生成装置のフローチャートである。
【図３】第２の実施形態における画像生成装置の構成図である。
【図４】第３の実施形態における画像生成装置の構成図である。
【図５】第４の実施形態における画像生成装置の構成図である。
【図６】第５の実施形態における画像生成装置の構成図である。
【図７】第５の実施形態におけるテクスチャの空間分割の説明図である。
【図８】第６の実施形態における画像生成装置の構成図である。
【図９】第６の実施形態におけるテクスチャの解像度の違いの説明図である。
【図１０】第７の実施形態における画像生成装置の構成図である。
【図１１】第７の実施形態におけるテクスチャの空間分割の説明図である。
【図１２】第８の実施形態における画像生成装置の構成図である。
【図１３】第８の実施形態におけるテクスチャのパッキングの説明図である。
【図１４】従来の画像生成装置の一例を示す構成図である。
【符合の説明】
１１ パラメータレジスタ
１２ Ｙ方向のＤＤＡユニット
１３ Ｘ方向のＤＤＡユニット
１４ ラインメモリ
１５ 転送装置
１６ フレームメモリ
３１ パラメータ設定
３２ Ｙデータ転送
３３ ＹＤＤＡ処理
３４ａ Ｘデータ転送
３４ｂ ライン番号転送
３５ レンダリング
３６ ライン番号逆転送
３７ 縦方向終り判定
３８ エンド処理
４１ａ 第１横方向描画ユニット
４１ｂ 第２横方向描画ユニット
４２ 調停ユニット
５１ テクスチャメモリ
５２ テクスチャユニット
６１ シリアルポートラインメモリ
６２ シリアルポート転送装置
７１ａ 第１のテクスチャメモリ
７１ｂ 第２のテクスチャメモリ
７１ｃ 第３のテクスチャメモリ
７１ｄ 第４のテクスチャメモリ
７２ テクスチャ合成ユニット
９１ａ 低解像度テクスチャメモリ
９１ｂ 高解像度テクスチャメモリ
９２ テクスチャ合成ユニット
１０１ 高解像度テクスチャ
１０２ 低解像度テクスチャ
１１１ａ 第１テクスチャメモリ
１１１ｂ 第２テクスチャメモリ
１２１ 第１のデータ
１２２ 第２のデータ
１２３ 第３のデータ
１２４ 第４のデータ
１３１ パックテクスチャ
１３２ テクスチャ転送装置
１３３ スタティックメモリ
２０１ システムバス
２０２ ＣＰＵ
２０３ メインメモリ
２０４ 画像伸長器
２０５ ＣＤ−ＲＯＭデコーダ
２０６ 画像合成器
２０７ 座標変換器
２０８ ＤＭＡコントローラ
２０９ ＣＤ−ＲＯＭドライバ
２１０ フレームメモリ
２１１ フレームメモリバス
２１２ ＤＡＣ
Claims (8)
- 描画すべき形状のパラメータを保存するパラメータレジスタと、
前記パラメータレジスタのデータを基に画面の縦方向のデジタル微分解析を行うＹＤＤＡユニットと、
前記パラメータレジスタのデータと前記ＹＤＤＡユニットが縦方向にデジタル微分を行ったデータを基に画面の横方向のデジタル微分解析を行うＸＤＤＡユニットと、
前記ＸＤＤＡユニットでデジタル微分解析されたデータを保存するラインメモリと、
１画面分の画像の画素データを蓄えるフレームメモリと、
前記ＹＤＤＡユニットで解析されたライン番号に対して前記ラインメモリの横１ライン分の画素データを前記フレームメモリの任意の１ラインに転送し、前記フレームメモリの任意の横１ライン分の画素データを前記ラインメモリに転送する転送装置と、を具備することを特徴とする画像生成装置。 - 前記ＸＤＤＡユニット、前記ラインメモリ、及び前記転送装置を含む複数の横方向描画ユニットを具備することを特徴とする請求項１記載の画像生成装置。
- テクスチャのデータを保持するテクスチャメモリと、
描画すべき形状のパラメータの一つとしてテクスチャのアドレスを持ち、前記ＸＤＤＡユニットにおいてデジタル微分解析を行ったテクスチャのアドレスを基に前記テクスチャメモリからテクスチャデータを取得するテクスチャユニットと、を付加したことを特徴とする請求項１記載の画像生成装置。 - 画像の１ライン分のデータを保持するシリアルポートラインメモリと、
前記フレームメモリの画像の１ライン分のデータを前記シリアルポートラインメモリに転送するシリアルポート転送装置と、を付加したことを特徴とする請求項１記載の画像生成装置。 - 前記テクスチャメモリはテクスチャを空間的に１つおきに４分割して保持する４つのテクスチャメモリであり、
前記４つのテクスチャメモリから隣接する４つのテクスチャデータと前記ＸＤＤＡユニットから得られるテクスチャアドレスを基にテクスチャデータの双線形補間を行い、補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とする請求項３記載の画像生成装置。 - 前記テクスチャメモリはテクスチャを解像度別に複数種類保持する複数のテクスチャメモリであり、
前記ＸＤＤＡユニットから得られるテクスチャアドレスとテクスチャの解像度のデータを基に前記複数のテクスチャメモリのうちの２つのテクスチャデータからテクスチャの線形補間を行い補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とする請求項３記載の画像生成装置。 - 前記テクスチャメモリは横方向あるいは縦方向１つおきに２つに分割した２つのテクスチャメモリであり、
前記ＸＤＤＡから得られたテクスチャアドレスを基に前記２つのテクスチャメモリから横方向に分割した場合は縦方向に２つ、縦方向に２つに分割した場合は横方向に２つのテクスチャデータをとり、結果的に隣接する４つのデータを取得し双線形補間を行い、補間を行ったデータを前記テクスチャユニットに送るテクスチャ合成ユニットを付加したことを特徴とする請求項３記載の画像生成装置。 - 高速にアクセスできるスタティックメモリと、
２次元テクスチャを１次元のアドレスにリニアに割り当てそれを１回の操作で前記スタティックメモリに転送できるようにしたテクスチャメモリと、
前記テクスチャメモリから一つのテクスチャを１回の操作で前記スタティックメモリに転送するテクスチャ転送装置と、を付加したことを特徴とする請求項３記載の画像生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3554896A JP3617867B2 (ja) | 1996-01-29 | 1996-01-29 | 画像生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3554896A JP3617867B2 (ja) | 1996-01-29 | 1996-01-29 | 画像生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09212663A JPH09212663A (ja) | 1997-08-15 |
| JP3617867B2 true JP3617867B2 (ja) | 2005-02-09 |
Family
ID=12444789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3554896A Expired - Lifetime JP3617867B2 (ja) | 1996-01-29 | 1996-01-29 | 画像生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617867B2 (ja) |
-
1996
- 1996-01-29 JP JP3554896A patent/JP3617867B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09212663A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990912A (en) | Virtual address access to tiled surfaces | |
| JP3138173B2 (ja) | グラフィックス用フレームメモリ装置 | |
| US5550961A (en) | Image processing apparatus and method of controlling the same | |
| JPH0628485A (ja) | テクスチャーアドレス生成器、テクスチャーパターン生成器、テクスチャー描画装置及びテクスチャーアドレス生成方法 | |
| US5745739A (en) | Virtual coordinate to linear physical memory address converter for computer graphics system | |
| JPH1079043A (ja) | テクスチャ・データ読出装置およびレンダリング装置 | |
| EP0658858B1 (en) | Graphics computer | |
| US7546425B2 (en) | Data processor with a built-in memory | |
| JP4568950B2 (ja) | グラフィックス描画装置 | |
| US6466219B1 (en) | Storage device and image data processing apparatus | |
| JP3687945B2 (ja) | 画像処理装置およびその方法 | |
| JP3617867B2 (ja) | 画像生成装置 | |
| US5895502A (en) | Data writing and reading method for a frame memory having a plurality of memory portions each having a plurality of banks | |
| JP3548648B2 (ja) | 描画装置及び描画方法 | |
| JP4314655B2 (ja) | 画像処理装置 | |
| JP4665268B2 (ja) | 画像処理装置 | |
| JP4069486B2 (ja) | 記憶回路制御装置およびグラフィック演算装置 | |
| JP2003132347A (ja) | 画像処理装置 | |
| JP4081860B2 (ja) | 画像処理装置 | |
| US7583270B2 (en) | Image processing apparatus | |
| JP4232234B2 (ja) | 画像処理装置 | |
| JP4828006B2 (ja) | 画像処理装置 | |
| JP3740415B2 (ja) | グラフィック処理装置 | |
| JP4124015B2 (ja) | 画像表示装置 | |
| JP3971448B2 (ja) | 描画装置及び描画方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041105 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |