JP3617160B2 - 疑似インダクタンス回路 - Google Patents

疑似インダクタンス回路 Download PDF

Info

Publication number
JP3617160B2
JP3617160B2 JP01583196A JP1583196A JP3617160B2 JP 3617160 B2 JP3617160 B2 JP 3617160B2 JP 01583196 A JP01583196 A JP 01583196A JP 1583196 A JP1583196 A JP 1583196A JP 3617160 B2 JP3617160 B2 JP 3617160B2
Authority
JP
Japan
Prior art keywords
transistor
current
signal
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01583196A
Other languages
English (en)
Other versions
JPH09215185A (ja
Inventor
直純 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP01583196A priority Critical patent/JP3617160B2/ja
Publication of JPH09215185A publication Critical patent/JPH09215185A/ja
Application granted granted Critical
Publication of JP3617160B2 publication Critical patent/JP3617160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、所定の交流信号が重畳された直流供給電源より定電圧を取り出す疑似インダクタンス回路に関する。
【0002】
【従来の技術】
近年、例えば、2線式(又は4線式)の電話機では例えば交換機側に電源回路を有し、回線の一つを用いて電話機に直流の電源系を供給することが行われている。この場合、供給電源に例えば通話信号が重畳されて供給される。従って、電話機側では、通話信号が減衰しないように電源系を取り出すための疑似インダクタンス回路が設けられる。この疑似インダクタンス回路はIC化されるもので、回路規模の縮小が望まれている。
【0003】
そこで、図4に、従来の疑似インダクタンス回路の説明図を示す。図4に示す疑似インダクタンス回路11は、入力端子12に通話信号が重畳された直流の供給電源の入力信号が入力される。この入力端子12よりGND(グランド)端子13間でコンデンサC1、抵抗R1,R2が直列に接続される。また、入力端子12にはPNP型のトランジスタQ1のエミッタが接続され、トランジスタQ1のベースがコンデンサC1と抵抗R1の接続点に接続される。さらに、トランジスタQ1のコレクタは順方向のダイオードD1を介して出力端子14に接続されると共に、PNP型のトランジスタQ2のエミッタに接続される。
【0004】
トランジスタQ2のベースは抵抗R1,R2の接続点に接続され、コレクタは、GND端子13に接続される。そして、ツェナーダイオードZD1のアノードがGND端子13に接続されると共に、カソードがトランジスタQ1のコレクタに接続される。
【0005】
このような疑似インダクタンス回路11は、入力電圧が比較的低い場合に用いられるものであり、通話信号が重畳された直流供給電源系の入力信号のうち、周波数の低い直流の電源系に対してはトランジスタQ1がオン状態となって低インピーダンスとなり、周波数の高い通話信号に対してはコンデンサC1によりトランジスタQ1が高インピーダンスとなる。従って、出力端子14からはツェナーダイオードZD1で電圧規制された直流の定電圧が出力されるものである。このときの、周波数に対するインピーダンスの概略的特性が図4(B)に示される。
【0006】
この場合、トランジスタQ2は、トランジスタQ1の飽和防止のために設けられたものである。すなわち、トランジスタQ1のエミッタ・コレクタ電圧がトランジスタQ2のベースに表わされており、供給される電源電圧が低下すると、トランジスタQ1が飽和状態になるが、このトランジスタQ1が飽和する直前でトランジスタQ2が動作して、該トランジスタQ1が飽和領域に入ることを防止するものである。
【0007】
【発明が解決しようとする課題】
しかし、上述のように、トランジスタQ2は、トランジスタQ1の飽和を防止するために動作することから、該トランジスタQ1と同等の電流を引き込む能力のものを必要としてIC化する場合にチップパターンが大型化し、またトランジスタQ1に流れる電流を殆どGNDに流すことから消費電流が増大するという問題がある。
【0008】
そこで、本発明は上記課題に鑑みなされたもので、IC化による回路規模の縮小化、消費電流の低減を図る疑似インダクタンス回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、請求項1では、所定の交流信号と直流供給電源とが重畳された入力信号が供給される入力端子(22)と接地との間に接続され、入力信号のうち交流信号の周波数に応じた検出信号を出力する直列回路(C1、R1、R2)と、エミッタが入力端子(22)に接続され、コレクタが出力端子(24)に接続され、ベースに直列回路(C1、R1、R2)から検出信号が供給されており、検出信号が交流信号の周波数が高い状態の電圧であるときにはハイインピーダンスとなり、入力端子(22)から出力端子(24)に供給される電流を低下させ、検出信号が交流信号の周波数が低い状態であるときにはローインピーダンスとなり、入力端子(22)から出力端子(24)に供給される電流を増加させるように制御される第1のトランジスタ(Q1)と、第1のトランジスタ(Q1)と出力端子(24)との接続点にエミッタが接続されており、ベースに直列回路(C1、R1、R2)から検出信号に応じた信号が供給されており、信号に応じてコレクタ電流が制御される第2のトランジスタ(Q2)と、第2のトランジスタ(Q2)のコレクタと第1のトランジスタ(Q1)のベースとの間に接続されており、第2のトランジスタ(Q2)のコレクタ電流に応じて第1のトランジスタ(Q1)のベース電流を制御する制御手段(25)とを有し、第2のトランジスタ(Q2)のコレクタ電流に応じて制御手段(25)を動作させ、第1のトランジスタ(Q1)のベース電流を制御することにより、第1のトランジスタ(Q1)が飽和することを防止することを特徴とする
【0010】
請求項2は、請求項1記載の制御手段(25)がカレントミラー回路で構成されたことを特徴とする。
本発明によれば、第2のトランジスタ(Q2)のコレクタ電流に応じて制御手段(25)を動作させ、第1のトランジスタ(Q1)のベース電流を制御することにより、第2のトランジスタ(Q2)が第1のトランジスタ(Q1)と同等の引き込み能力を必要としないため、IC化による回路規模を縮小化でき、かつ、第2のトランジスタ(Q2)に流れる電流を規制でき、消費電流の低減を図ることが可能となる。
【0011】
【発明の実施の形態】
図1に、本発明の一実施例の回路図を示す。図1に示す疑似インダクタンス回路21は、例えば後述するような電話機に適用されるもので、入力端子22に交流信号としての通話信号と直流供給電源が重畳されて入力される。この入力端子22とGND(接地)端子23との間にコンデンサC1,抵抗R1及び抵抗R1の直列回路が接続される。
【0012】
また、入力端子21には第1のスイッチング手段であるPNP型のトランジスタQ1のエミッタが接続されると共に、スイッチング手段であるPNP型のトランジスタQ3,Q4のエミッタがそれぞれ接続される。このトランジスタQ3,Q4のベース同士は接続されると共に、該トランジスタQ3のベースとコレクタが接続される。そして、トランジスタQ4のコレクタはトランジスタQ1のベースに接続されると共に、コンデンサC1と抵抗R1の接続点に接続される。
【0013】
また、トランジスタQ1のコレクタは、順方向でダイオードD1を介して出力端子24に接続されると共に、第2のスイッチング手段であるトランジスタQ2のエミッタに接続される。トランジスタQ2のベースは抵抗R1,R2の接続点に接続され、コレクタはスイッチング手段としてのNPN型のトランジスタQ5のコレクタ及びベース並びにNPN型のトランジスタQ6のベースに接続される。なお、トランジスタQ5,Q6の各エミッタはGND端子23に接続される。そして、トランジスタQ3のコレクタはトランジスタQ6のコレクタに接続される。
【0014】
上記トランジスタQ3〜Q6で制御手段としてのカレントミラー回路25が構成される。すなわち、トランジスタQ4でトランジスタQ1への動作制御のためのベース電流を制御し、トランジスタQ5がトランジスタQ2に流れる電流がカレントミラー効果で規制される。
【0015】
なお、アノードがGND端子23に接続されたツェナーダイオードZD1のカソードがダイオードD1のアノードに接続される。すなわち、出力端子24から出力される電源電圧はツェナーダイオードZD1によって規制されて定電圧として出力される。
【0016】
上記疑似インダクタンス回路21は、入力電圧が比較的低い場合に用いられるものであり、通話信号(交流信号)と直流供給電源が重畳されて入力端子22に入力されたときに、周波数の高い交流信号に対してはコンデンサC1によりトランジスタQ1がハイインピーダンスとなり、周波数の低い直流供給電源に対してはトランジスタQ1がオン状態となって低インピーダンスとなる。そして、出力端子24よりツェナーダイオードD1で電圧規制された直流の定電圧が出力されるもので、このことは、前述の図4(A)と同様であり、トランジスタQ1のインピーダンスが図4(B)の特性を有することも同様である。
【0017】
そこで、入力端子22に供給される直流供給電源が低下すると、トランジスタQ2のベースにはトランジスタQ1のエミッタ・コレクタ電圧が表われていることから、該トランジスタQ1が飽和状態となる直前でトランジスタQ2が動作する。すなわち、トランジスタQ2の動作によってトランジスタQ1のエミッタ・コレクタ電圧をキープするものである。一方、トランジスタQ2の動作によりカレントミラー回路25の各トランジスタQ3〜Q6が動作する。
【0018】
このとき、トランジスタQ4よりトランジスタQ1へのベース電流を制御する。従って、トランジスタQ4よりトランジスタQ1のベースに供給するベース電流はトランジスタQ2,Q5に流れる電流であり、トランジスタQ1はトランジスタQ4からの制御電流に応じてエミッタ電流が抑制されることになり、飽和状態となることが回避される。すなわち、トランジスタQ2は、トランジスタQ4がトランジスタQ1に供給する制御電流(ベース電流)を流せば十分であることから該トランジスタQ2はトランジスタQ1と同等の引き込み能力を有する必要がなくなる。
【0019】
従って、IC化する場合に、トランジスタQ2のチップパターンが小さくてよいことから回路規模を縮小化することができる。また、トランジスタQ2はトランジスタQ1のベース電流の制御を行うに必要な電流を流す引き込み能力で十分であることから、消費電流を低減させることができ、供給電源に対する負荷の低減、発熱の低減を図ることができるものである。
【0020】
そこで、図2に、本発明が適用される一例の電話機のブロック図を示す。図2に示す電話機31は、例えば2線式の加入者線路L1,L2に接続されるもので、端子L1,L2間に上述の疑似インダクタンス回路21が接続される。また、端子L1,L2間に抵抗R01,R02及び側音平衡回路網32が接続され、抵抗R01,R02の直列回路の両端より受話増幅器33の入力端子に接続される。受話増幅器33には受話器(スピーカ)34が接続される。
【0021】
また、抵抗R01,R02の接続点と端子L間に送話増幅器35の出力端子が接続され、該送話増幅器35の入力端子に送話器(スピーカ)36が接続される。そして、疑似インダクタンス回路21より入力信号より取り出した定電圧を受話増幅器33及び送話増幅器35に供給するように接続されるものである。
【0022】
このような電話機31を簡単に説明すると、抵抗R01,R02と側音平衡回路網32とでブリッジ形防側音回路を構成しており、送話器36より送話増幅器35を介して送られる送話信号が受話増幅器33に入力されるのを抑圧して高品質の送話信号を加入者線に送出するものである。また、疑似インダクタンス回路21は、上述のように入力信号より直流の定電圧を取り出し、受話増幅器33及び送話増幅器35に供給するものである。
【0023】
なお、本発明の疑似インダクタンス回路21は上記電話機31に限らず、交流信号と直流信号が重畳された信号より直流信号を取り出す全ての機器に適用することができるものである。
ところで、上記疑似インダクタンス回路21は前述のように比較的低い電圧のときに用いられるものであり、比較的高い電圧においても対応する電話機においては高い電圧用の疑似インダクタンス回路を組み合わせて設ければよい。
【0024】
そこで、図3に、本発明と共に設けるに適した疑似インダクタンス回路の回路図を示す。図3に示す疑似インダクタンス回路41は、入力端子42に通話信号(交流信号)と比較的高い電圧を供給する直流供給電源が重畳されて入力されるものである。この入力端子42とGND(接地)端子43間にコンデンサC11と抵抗R11の直列回路が接続される。
【0025】
また、入力端子42には、PNP型のトランジスタQ11のエミッタが接続されると共に、PNP型のトランジスタQ12,Q13のそれぞれのエミッタが接続される。トランジスタQ12,Q13のベース同士は接続されると共に、トランジスタQ12のコレクタに接続される。また、トランジスタQ13のコレクタはトランジスタQ11のベースに接続され、該ベースはコンデンサC11と抵抗R11の接続点にも接続される。
【0026】
トランジスタQ11のコレクタは順方向でダイオードD11を介して出力端子44に接続される。また、トランジスタQ11のコレクタにはGND端子43間で抵抗R12と逆方向(抵抗R12側がカソード)のツェナーダイオードZD11の直列回路が接続されると共に、これに並列に抵抗R13,R14の直列回路が接続される。そして、抵抗R12とツェナーダイオードZD11との接続点がコンパレータ45の反転入力端子に接続され、抵抗R13,R14の接続点がコンパレータ45の非反転入力端子に接続される。コンパレータ45の第1の電源供給端子はトランジスタQ11のコレクタに接続され、第2の電源供給端子はGND端子43に接続される。
【0027】
一方、トランジスタQ12のコレクタはNPN型のトランジスタQ14のコレクタに接続され、トランジスタQ14のエミッタはGND端子43に接続される。また、トランジスタQ14のベースはコンパレータ45の出力端子に接続されたものである。
【0028】
上記疑似インダクタンス回路41は、入力電圧が比較的低い場合に用いられるものであり、通話信号(交流信号)と直流供給電源が重畳されて入力端子42に入力されたときに、周波数の高い交流信号に対してはコンデンサC11によりトランジスタQ11がハイインピーダンスとなり、周波数の低い直流供給電源に対してはトランジスタQ11がオン状態となって低インピーダンスとなる。そして、出力端子44よりツェナーダイオードD11で電圧規制された直流の定電圧が出力されるもので、このことは図1と同様である。
【0029】
この場合、コンパレータ45はトランジスタQ11のコレクタ電圧を常に監視している状態であり、ツェナーダイオードZD11の定電圧を基準とし、抵抗R13,R14の分圧(トランジスタQ11のコレクタ電圧)と比較してトランジスタQ14をバイアスしている。そこで、トランジスタQ11のエミッタ・コレクタ電圧をIとし、出力電流をIとすると、負荷に応じた電流Iが変化したときに、変化に応じた電流がトランジスタQ12,Q14に流れて、同等の電流値がトランジスタQ13よりトランジスタQ11のベースに制御電流として供給される。
【0030】
トランジスタQ11は、エミッタ・ベース電流が抵抗R11で規定されており、ベースに入力される制御電流に応じてエミッタ電流が規定されるもので、出力電流Iとして必要な分だけのエミッタ電流となる。
例えば、軽負荷で出力電流Iが低い場合、コンパレータ45の出力電圧が高くなってトランジスタQ14をバイアスすることで、トランジスタQ14のコレクタ電流に同等の電流IがトランジスタQ13よりトランジスタQ11のベースに制御電流として供給される。これによってトランジスタQ11を流れる電流Iは抑制される。このとき、逆にコンパレータ45の出力電圧が低下してトランジスタQ14に流れる電流を抑制され、トランジスタQ11のベースへのトランジスタQ13からの制御電流が抑制されることで電流Iが上昇することを繰り返して安定化させるものである。
【0031】
従って、上記疑似インダクタンス回路31で消費される電流は回路内で消費される電流Iとなり、電流IをIに比較して小さくすることができることから、I≒Iとすることができるものである。
上述のように、図1と図3の疑似インダクタンス21,31を組み合わせることにより、入力電圧の高低に拘らず、低消費電流の小型のIC化を図ることができるものである。
【0032】
【発明の効果】
以上のように、本発明によれば、第2のトランジスタのコレクタ電流に応じて制御手段を動作させ、第1のトランジスタのベース電流を制御することにより、第2のトランジスタが第1のトランジスタと同等の電流引き込み能力を必要としないため、IC化による回路規模を縮小化でき、かつ、第2のトランジスタに流れる電流を規制でき、消費電流の低減を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例の回路図である。
【図2】本発明が適用される一例の電話機のブロック図である。
【図3】本発明と共に設けるに適した疑似イダクタンス回路の回路図である。
【図4】従来の疑似インダクタンス回路の説明図である。
【符号の説明】
21,41 疑似インダクタンス回路
22,42 入力端子
23,43 GND端子
24,44 出力端子
25 カレントミラー回路
45 コンパレータ

Claims (2)

  1. 所定の交流信号と直流供給電源とが重畳された入力信号が供給される入力端子と接地との間に接続され、該入力信号のうち該交流信号の周波数に応じた検出信号を出力する直列回路と、
    エミッタが前記入力端子に接続され、コレクタが出力端子に接続され、ベースに前記直列回路から前記検出信号が供給されており、前記検出信号が前記交流信号の周波数が高い状態の電圧であるときにはハイインピーダンスとなり、前記入力端子から該出力端子に供給される電流を低下させ、前記検出信号が前記交流信号の周波数が低い状態であるときにはローインピーダンスとなり、前記入力端子から該出力端子に供給される電流を増加させるように制御される第1のトランジスタと、
    前記第1のトランジスタと前記出力端子との接続点にエミッタが接続されており、ベースに前記直列回路から前記検出信号に応じた信号が供給されており、該信号に応じてコレクタ電流が制御される第2のトランジスタと、
    前記第2のトランジスタのコレクタと前記第1のトランジスタのベースとの間に接続されており、前記第2のトランジスタのコレクタ電流に応じて前記第1のトランジスタのベース電流を制御する制御手段とを有し、
    前記第2のトランジスタのコレクタ電流に応じて前記制御手段を動作させ、前記第1のトランジスタのベース電流を制御することにより、前記第1のトランジスタが飽和することを防止することを特徴とする擬似インダクタンス回路。
  2. 前記制御手段は、カレントミラー回路で構成されたことを特徴とする請求項1記載の擬似インダクタンス回路。
JP01583196A 1996-01-31 1996-01-31 疑似インダクタンス回路 Expired - Fee Related JP3617160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01583196A JP3617160B2 (ja) 1996-01-31 1996-01-31 疑似インダクタンス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01583196A JP3617160B2 (ja) 1996-01-31 1996-01-31 疑似インダクタンス回路

Publications (2)

Publication Number Publication Date
JPH09215185A JPH09215185A (ja) 1997-08-15
JP3617160B2 true JP3617160B2 (ja) 2005-02-02

Family

ID=11899798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01583196A Expired - Fee Related JP3617160B2 (ja) 1996-01-31 1996-01-31 疑似インダクタンス回路

Country Status (1)

Country Link
JP (1) JP3617160B2 (ja)

Also Published As

Publication number Publication date
JPH09215185A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
US3963876A (en) Amplifier circuit for increasing transmit and receive levels in a telephone hybrid network
US4748664A (en) Telephone power supply
US5946392A (en) Telephone handset interface device
US5191606A (en) Electrical telephone speech network
JPS596549B2 (ja) 電話機用3端子電源回路
JP3617160B2 (ja) 疑似インダクタンス回路
GB2143104A (en) Shunt regulator for hands free telephone
JPS58153447A (ja) 電子式電話機用通話回路
JP3617161B2 (ja) 疑似インダクタンス回路
CA1149980A (en) Bridge amplifier
JPS61214655A (ja) 定電流ライン回路
US4644579A (en) Shunt regulator for hands-free telephone
US4518829A (en) Two terminal microphone active load gain regulation circuit
US4523057A (en) High gain cascode amplifier with negative feedback
KR910000688B1 (ko) 감쇠기 제어 회로
US5859906A (en) Telephone switch hook interface circuit
KR100391885B1 (ko) 전전자식 교환기의 가입자 정합 회로
EP0876724B1 (en) A telephone switch hook interface circuit
JPH0744598B2 (ja) 電話回線接続回路
JP2506104B2 (ja) 電話機における送話器切替方式
JPH05292228A (ja) 直流受電回路
JPS61108244A (ja) 信号伝送用集積回路
JPS6347108Y2 (ja)
JPH1075314A (ja) インターホン装置
KR930012083B1 (ko) 키폰 전화기와 페이징 스피커간의 인터페이스 회로

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees