JP3616584B2 - Pattern forming method and display device manufacturing method using the same - Google Patents

Pattern forming method and display device manufacturing method using the same Download PDF

Info

Publication number
JP3616584B2
JP3616584B2 JP2001176534A JP2001176534A JP3616584B2 JP 3616584 B2 JP3616584 B2 JP 3616584B2 JP 2001176534 A JP2001176534 A JP 2001176534A JP 2001176534 A JP2001176534 A JP 2001176534A JP 3616584 B2 JP3616584 B2 JP 3616584B2
Authority
JP
Japan
Prior art keywords
film
organic film
organic
resist mask
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001176534A
Other languages
Japanese (ja)
Other versions
JP2002334830A (en
Inventor
秀作 城戸
Original Assignee
鹿児島日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鹿児島日本電気株式会社 filed Critical 鹿児島日本電気株式会社
Priority to JP2001176534A priority Critical patent/JP3616584B2/en
Publication of JP2002334830A publication Critical patent/JP2002334830A/en
Application granted granted Critical
Publication of JP3616584B2 publication Critical patent/JP3616584B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ等の半導体装置用のパターン形成方法およびそれを用いた表示装置の製造方法に関し、とくにレジストのリフロー技術を用いたパターン形成方法およびそれを用いた表示装置用の薄膜トランジスタ基板の製造方法に関する。
【0002】
【従来の技術】
半導体装置の高集積化は、微細パターンの形成手段であるフォトリソグラフィ技術とドライエッチング技術とに支えられて達成されてきた。しかし、このようにして半導体装置が高性能化されてくると、その製造工程が高度化し製造コストが増加するようになる。
【0003】
そこで、最近では、(1)プロセスの高度化の1つである配線パターンの順テーパー化、(2)半導体装置の製造コストを大幅に低減すべく、パターンの製造工程を統合させて全体の工程数を短縮させることが強く要求されてきている。
【0004】
それに対する従来の技術のうち上記順テーパー化に対する通常の配線の形成(以下、第1の従来例と記す)の場合、及び公知例の配線形成(以下、第2の従来例と記す)の場合を図に基づいて説明する。
【0005】
図25は、第1の従来例を説明するための配線パターンの製造工程順の模式断面図である。
【0006】
図25(a)に示すように、例えば、ガラス基板等の絶縁基板401上にアルミ合金等の金属膜402が形成される。ここで、金属膜402の膜厚は1μm程度である。そして、この金属膜402上の所定の領域に、公知のフォトリソグラフィ技術でもってレジストマスク407が形成される。
【0007】
次に、図25(b)に示すように、レジストマスク407がエッチングのマスクにされ、金属膜402に第1のエッチングが施されて、第1の順テーパー層415が形成される。
【0008】
次に、図25(c)に示すように、150〜200℃に全体を加熱処理することによりレジストマスク407が熱リフローを起こし、横に垂れ下がり、熱リフローレジストマスク413となる。
【0009】
次に、図25(d)に示すように、この熱リフローレジストマスク413をエッチングマスクとして、残存する金属膜402に第2のエッチングが施され、下層に第2の順テーパー層416を有する配線411が形成される。
【0010】
図26は、第2の従来例(特願2000−133636号公報)の製造方法を製造工程順に示す模式断面図である。
【0011】
図26(a)に示すように、例えば、絶縁基板421上にアルミ合金等の金属膜422が形成される。ここで、金属膜422の膜厚は1μm程度である。そして、この金属膜422上の所定の領域に、公知のフォトリソグラフィ技術でもってレジストマスク427が形成される。
【0012】
次に、図26(b)に示すように、レジストマスク427がエッチングのマスクにされ、金属膜422に第1のエッチングが施されて第1の順テーパー層435が形成される。
【0013】
次に、図26(b)に示した第1の順テーパー層435の形成後、レジストマスク427が絶縁基板421と共にシリル化剤である有機シラン溶液中に浸漬される。或いは、レジストマスク427が有機シラン蒸気中に曝される。このようにして、レジストマスク427がシリル化される。
【0014】
このシリル化の処理により、レジストマスク427が体積膨張して、図26(c)に示すように、膨張したシリル化レジストマスク433が形成される。このシリル化で、膨張したシリル化レジストマスク433のパターン幅は、図中破線で示すレジストマスク427のパターン幅より大きくなる。ここで、シリル化剤としてシラザン等が用いられる。
【0015】
次に、この膨張したシリル化レジストマスク433がエッチングのマスクにされ、残存する金属膜422に第2のエッチングが施されて、下層に第2の順テーパー層436を有する配線431が形成される。但し、膨張したシリル化レジストマスク433の密着力が弱いので、第1の順テーパー層435の下部がサイドエッチングされ、第1の順テーパー層435にいびつな形状のサイドエッチング部432が形成されてしまう場合があった。このようにして配線431が形成される。
【0016】
また、従来の技術のうち、製造工程を短縮させるという要請に対して、その要請がなされる原因となっている現状の重畳な配線形成(以下、第3の従来例と記す)の場合及びその要請を受けて工程の短縮がなされた配線形成(以下、第4の従来例と記す)の場合を図に基づいて説明する。
【0017】
図27は、第3の従来例を説明するための逆スタガード型のTFTの一部の製造工程の模式断面図である。
【0018】
図27(a)に示すように、ガラス等の透明基板からなる絶縁基板441上にゲート電極442を形成し、ゲート絶縁膜443、アモルファスシリコン(a−Si)膜444とn+型アモルファスシリコン(n+型a−Si)膜445と金属膜446とが積層して堆積され、さらに、公知のフォトリソグラフィ技術で、金属膜446上に第1のレジストマスク447、448が形成される。
【0019】
次に、図27(b)に示すように、これらの第1のレジストマスク447、448がエッチングのマスクにされ金属膜446及びn+型a−Si膜445がドライエッチングされる。
【0020】
このようにして、ソース電極451及びソース電極用のオーミックコンタクト層449とドレイン電極452及びドレイン電極用のオーミックコンタクト層450とが形成される。この後、1回目形成のレジストマスク447、448は、剥離除去される。
【0021】
次に、図27(c)に示すように、ソース電極451、オーミックコンタクト層449、ドレイン電極452、オーミックコンタクト層450が被覆され、a−Si膜444表面の一部が被覆されるようにして、公知のフォトリソグラフィ技術で第2のレジストマスク453が形成される。
【0022】
次に、第2のレジストマスク453がエッチングマスクにされてa−Si膜444がエッチングされ、アイランド層454が形成される。そして、この第2のレジストマスク453が剥離除去される。
【0023】
このようにして、逆スタガード型のTFTが形成される。これ以降の工程の説明は省略されるが、例として、画素電極、パッシベーション絶縁膜等が形成されて、アクティブマトリクスTFT―LCD素子が形成されることになる。
【0024】
図28は、特開2000−133636号公報に示されている第4の従来例を説明するための逆スタガード型のTFTの一部の製造工程の模式断面図である。ここで、図28(a)までは、第3の従来例で説明した図27(a)、(b)と同様である。
【0025】
次に、レジストマスク467、468が有機シラン溶液中に浸漬される。或いは、有機シラン蒸気中に曝される。このようにして、レジストマスク467、468がシリル化される。このシリル化の処理により、レジストマスク467、468が体積膨張して、図28(b)に示すように合体し、1つの膨張したシリル化レジストマスク473となる。この場合の膨張では、図中破線で示すレジストマスク467、468の寸法は0.1〜2.0μmの体積膨張を起こす。
【0026】
次に、膨張したシリル化レジストマスク473がエッチングマスクにされて第2のエッチングが施され、a−Si膜464がエッチングされる。
【0027】
このようにして、図28(c)に示すように、アイランド層474が形成される。この後、膨張したシリル化レジストマスク473が剥離除去される。
【0028】
このようにして、逆スタガード型のTFTが形成される。これ以降の工程の説明は省略されるが、例として、画素電極、パッシベーション絶縁膜等が形成されて、アクティブマトリクスTFT―LCD素子が形成されることになる。
【0029】
図29は、特開2000−131719号公報に示されている第5の従来例を説明するための逆スタガード型TFTの一部の製造工程の模式断面図である。ここで、図29(a)までは、第3の従来例で説明した図27(a)、(b)と同様である。
【0030】
次に、第1の従来例と同様に150〜250℃に全体を加熱処理することによりレジストマスク487、488が熱リフローを起こし、横に垂れ下がり、熱リフローレジストマスク493、494となる。この場合に、チャネル間の距離Lが、0.1〜2.0μmまでは、処理時間を長くとることで、合体可能であるが、熱リフローの欠点である粘度が高いリフローのため、先端が波打った不均一なリフローとなり、レジストの合体も不完全となり易く、更に2.0μmを超える熱リフロー自体は、処理時間を大幅に長くしてもほとんど不可能であるため、図29(b)のように、熱リフローレジストマスク493、494が完全に合体しない場合も有り得る。又レジストマスクの合体が不十分であることと、下層膜との密着性が悪いことにより、このままの状態で、下層のa−Si膜484をエッチングすると、図29(c)に示すように、合体したアイランド層が形成されず、分離したアイランド層495、496となりTFTチャネル部が、正常に形成されない。
【0031】
このようにして、逆スタガード型のTFTが形成される。これ以降の工程の説明は省略されるが、例として、画素電極、パッシベーション絶縁膜等が形成されて、アクティブマトリクスTFT―LCD素子が形成されるが、第5の従来例の熱リフローによるTFT素子を形成可能なチャネル間の距離Lは、0.1〜2.0μm以下に限定されることとなる。
【0032】
【発明が解決しようとする課題】
以上に説明した従来の技術のうち前記(1)の配線パターンの順テーパー化に対する図25の第1の従来例の場合には、レジストマスク407の熱処理による熱リフローでは、リフローと共にレジスト内部の成分の蒸発も促進されるので、体積としては、収縮する。また、レジストマスク407の横方向への寸法膨張も0.5〜2.0μm程度が限度で、しかも熱リフローは、粘度が高いリフローのため、先端が波打った不均一なリフローとなり、エッチングマスクとしてはサイドエッチングを起こし易く、不十分なテーパー形状の配線、すなわち配線の断面は垂直形状あるいは一部逆テーパー形状になり易かった。
【0033】
上述した第2の従来例はレジストの体積膨張を利用することにより、上述した第1の従来例の欠点を解消したものである。その点では、大きな効果を得ている。しかしながら発明者の更なる実験により、膨張を大きくし過ぎると、膨張したレジストとその下にある下層膜(被エッチング膜)との密着力が弱まり、その結果サイドエッチングが起こる場合がある、という現象をその後見いだした。実験では、体積膨張を利用して0.1〜2.0μmまでは横方向にレジストを広げても全く問題はない、という結果を得ており、通常の範囲なら問題はないが、更に広げようとすると上述した問題を考慮する必要がある。
【0034】
次に、従来の技術のうち前記(2)半導体装置の製造コストを大幅に低減すべく、パターンの製造工程を短絡させて全体の工程数を短縮させることに対する図27の第3の従来例では、スタガード型のTFTの製造において、ソース電極451、ソース電極用のオーミックコンタクト層449とドレイン電極452、ドレイン電極用のオーミックコンタクト層450の形成およびアイランド層454の形成のために2回のフォトリソグラフィ工程が必要になるという問題点があった。
【0035】
上述した第4の従来例も第1の従来例と同じ原理を用いたものであり、第4の従来例の場合は、TFT素子部のソースとドレイン電極の間隔が0.1〜2.0μm以下のみで可能で4μm以上になると、前述した理由から実用上レジストマスクの合体は困難になる、という問題がある。
【0036】
上述した第5の従来例も第2の従来例1と同じ原理を用いたものであり、第5の従来例では、チャネル間の距離が、0.1〜2.0μmまでは、処理時間を長くとることで、合体可能であるが、熱リフローの欠点である粘度が高いリフローのため、先端が波打った不均一なリフローとなり、レジストの合体も不完全となり易く、更に2.0μmを超える熱リフロー自体は、処理時間を大幅に長くしてもほとんど不可能であるため、完全に合体しない場合も有り得る。又レジストマスクの合体が不十分であることと、下層膜との密着性が悪いことにより、合体したアイランド層が形成されず、分離したアイランド層となりTFTチャネル部が、正常に形成されない。
【0037】
そのため、第5の従来例の熱リフローによるTFT素子を形成可能なチャネル部の距離は、0.1〜2.0μm以下に限定され、しかもTFT素子も不完全な場合が多いこととなる、という問題がある。
【0038】
本発明の目的は、半導体素子のパターン形成方法において、従来2PRを必要としていたパターンサイズの異なるパターン形成を1PRで行うことが出来るパターン形成方法を提供することにある。
【0039】
【課題を解決するための手段】
上述の問題に鑑み、本発明はレジスト有機膜を溶解する薬液をレジスト有機膜に浸透させて、薬液によりレジスト有機膜を溶解してリフロー(薬液溶解リフロー、溶解リフローまたは薬液リフローと呼ぶ)するものである。
【0040】
すなわち、被エッチング膜をエッチング処理を用いて所望のパターンに形成パターン形成方法において、被エッチング膜上にレジスト膜を形成したのちレジスト膜を第1のマスクにパターンニングし、次に、第1のマスクを用いて被エッチング膜をエッチングし、次に、第1のマスクを薬液によりリフローして第2のマスクを形成した後、第2のマスクを用いてエッチングを続行するものである。
【0041】
ここで、1回目のエッチングで1つの層を全部エッチングして2回目のエッチングではその下の異なる層をエッチングしても良いし、1回目のエッチングで1つの層を途中までエッチングして2回目のエッチングでも該層のエッチングをしても良い。
【0042】
上述の方法により、前述の問題を解消したものである。即ち、従来例2では、レジストの体積膨張のみを利用していたのでレジストと接触する被エッチング層の密着力の問題が起きたものであり、本発明ではリフローを利用するので前述の従来例2の問題も解消したものである。以降に具体的な実施形態を図面を用いて説明することとする。
【0043】
本発明のパターン形成方法は、被エッチング膜の上に所定のパターンを有する有機膜を形成する工程と、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程と、前記変形有機膜をマスクとして前記被エッチング膜の露出領域をエッチングする工程とを有するパターン形成方法であって、前記変形有機膜を形成する工程が、前記有機膜に有機溶剤の溶液ゆ薬液を浸透させ、前記有機膜の溶解を生じさせる溶解リフローにより行われる、という構成を基本構成としている。
【0044】
前記有機膜は、有機系材料と有機溶剤で主に構成されている有機膜と、無機系材料と有機溶剤で主に構成されている有機膜である。前者の有機系材料は、レジスト膜、アクリル、ポリイミド、ポリアクリルアミド等の樹脂及び、高分子有機材料であり、後者の無機材料として、シロキサン又は、ポリシロキサン、ポリシラン、ポリシリーン、カルボシラン、シリコン、無機ガラス等であり、両者に用いる有機溶剤は、既に記載した有機溶剤薬液が全て使用可能であり、そのうち有機溶媒として適切なものを使用した有機膜である。
【0045】
また前記有機膜が、水溶性材料であるとき、その水溶性材料が、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−無水マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミドのうち1種類、又はこれらの2種類以上の混合物、或いは、これらの塩を主成分とする材料、または、以上に記載した材料に無機材料を混合した材料のいずれかの材料を用いた有機膜である。
【0046】
有機膜が有機溶剤に溶解性の有る有機材料、又は無機材料で主に構成されている場合には、薬液として有機溶剤の溶液を用い、水に溶解性のある有機溶剤と有機材料、又は有機溶剤と無機材料で主に構成されている場合には、薬液として少なくとも水を含む水溶液を用いることで同様の処理効果を起こすことも可能である。
【0047】
以下では、特に有機溶剤に溶解性のある有機系材料で有機膜が構成されている場合で、薬液に有機溶剤の溶液を用い、リフロー方法として前述の第1のリフロー方法、すなわち薬液蒸気に暴露するリフロー方法を用いた例を示す。しかしながら、有機膜には、前述したように無機系材料と有機溶剤で主に構成されている有機膜、水溶性材料で主に構成された有機膜、水溶性材料と無機材料を混合したものを材料として用いることも可能であり、リフロー方法としては、第2のリフロー方法、すなわち薬液中へ浸漬するリフロー方法を用いることも可能である。本発明の基本構成のパターン形成方法は、以下のような種々の適用形態を採る。
【0048】
まず、前記有機膜を形成する工程において、前記有機膜と隣接する隣接有機膜が形成され、前記変形有機膜を形成する工程において、前記隣接有機膜は隣接変形有機膜となり、かつ、前記変形有機膜と結合する。
【0049】
また、前記変形有機膜を形成する工程と前記被エッチング膜の露出領域をエッチングする工程との間に、前記変形有機膜の一部を除去する工程を有し、前記変形有機膜の一部を除去する工程が、前記変形有機膜に対して酸素を用いたアッシング処理または紫外線を用いたオゾン処理を行って、前記変形有機膜の面積を小さくすることにより行われる。
【0050】
また、前記変形有機膜を形成する工程から前記被エッチング膜の露出領域をエッチングする工程までの工程が、前記被エッチング膜の露出領域をエッチングする工程の後に少なくとも1回繰り返される。
【0051】
また、前記被エッチング膜のエッチングのうち、少なくとも最後に行われるエッチングが、ウェットエッチングにより行われる。
【0052】
また、前記有機溶剤の溶液は、以下に示す有機溶剤のうち少なくとも一つを含む。有機溶剤(Rはアルキル基又は置換アルキル基、Arはフェニル基又はフェニル基以外の芳香環を示す):
・アルコール類(R−OH)
・アルコキシアルコール類
・エーテル類(R−O−R、Ar−O−R、Ar−O−Ar)
・エステル類
・ケトン類
・グリコール類
・アルキレングリコール類
・グリコールエーテル類
また、前記溶解リフローが、前記有機溶剤の溶液の蒸気中にさらすことにより行われる、或いは、前記有機溶剤の溶液に浸漬することにより行われる。
【0053】
また、前記有機膜は、膜厚の異なる複数の有機膜からなり、前記有機膜が感光性有機膜であるとき、前記膜厚の異なる複数の有機膜は、前記感光性有機膜に対する露光量を変えることにより得られ、具体的には、前記有機膜は膜厚の異なる複数の有機膜からなり、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程の間に、前記有機膜をエッチングして前記有機膜を構成する膜厚の異なる複数の有機膜のうち相対的に薄い膜厚の有機膜を除去して、前記相対的に薄い膜厚の有機膜より厚い膜厚の有機膜を残す工程を行い、さらに具体的には、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程の間に、前記有機膜の表面の変質層を除去する工程を行う。さらに、前記有機膜の表面の変質層を除去する工程が、前記有機膜をプラズマ処理、または、UVオゾン処理することにより行われ、前記プラズマ処理が、O2ガスを含むプラズマ処理用ガス、フッ素系ガスを含むプラズマ処理用ガス、O2ガスとフッ素系ガスの混合ガスを含むプラズマ処理用ガスのいずれかのプラズマ処理用ガスを用いて行われ、前記プラズマ処理用ガスがフッ素系ガスを含むプラズマ処理用ガスであるときは、SF、CF、CHFのいずれかを含むガスであり、前記プラズマ処理用ガスがO2ガスとフッ素系ガスの混合ガスを含むプラズマ処理用ガスであるときは、SF/O、CF/O、CHF/Oのいずれかのガスを含む。
【0054】
また、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程の間に、前記被エッチング膜及び前記有機膜をフッ酸溶液に浸漬する工程を行う。
【0055】
また、前記被エッチング膜は、下から順に第1の膜及び第2の膜からなり、前記第2の膜を前記有機膜をマスクとしてエッチング除去し、前記第1の膜を前記変形有機膜をマスクとしてエッチング除去し、前記第1の膜が第1の金属膜であり、前記第2の膜が、前記第1の金属膜とは異なる材料からなる第2の金属膜である、或いは、前記第1の膜がシリコン膜であり、前記第2の膜が、下から順に高濃度の不純物を含むオーミックコンタクト用シリコン膜及び金属膜である、或いは、前記第1の膜が下から順にシリコン膜及び高濃度の不純物を含むオーミックコンタクト用シリコン膜であり、前記第2の膜が金属膜であり、後者の2つの場合、前記シリコン膜は、薄膜トランジスタの半導体層を構成し、前記オーミックコンタクト用シリコン膜及び前記金属膜は、薄膜トランジスタのソース電極及びドレイン電極を構成し、前記有機膜が複数の膜厚の有機膜からなるとき、前記有機膜は、前記半導体層のチャネル側に厚く形成された厚膜有機膜と、前記半導体層のチャネルから離れた側で薄く形成された薄膜有機膜とからなり、前記薄膜トランジスタのソース電極及びドレイン電極を形成した後、前記有機膜をその表面からエッチングして前記ソース電極及び前記ドレイン電極の上に前記厚膜有機膜のみを残し、前記厚膜有機膜を変形させて変形有機膜とする。
【0056】
以上の本発明のパターン形成方法における有機膜としてはフォトレジスト膜が適している。
【0057】
ここで使用するレジストマスクの材料としては、次のような有機レジストが好ましい。例えば、高分子化合物と感光剤及びその他添加剤から形成されるものとして、有機材料のみからなるレジストや有機材料と無機材料との混合からなるレジストがある。
【0058】
有機材料のみからなるレジストでは、ポリビニル系の例としてポリビニルケイ皮酸エステルがある。また、ゴム系の例としては、環化ポリイソプレンや環化ポリブタジエンにビスアジド化合物を混合した物がある。ノボラック樹脂系の例としては、クレゾールノボラック樹脂とナフトキノンジアジド−5−スルフォン酸エステルを混合した物がある。さらにアクリル酸の共重合樹脂系の例としてポリアクリルアミドやポリアミド酸がある。その他の例としては、臭素、ヨウ素を添加又は、多く含むレジストがある。
【0059】
一方、有機材料と無機材料からなるレジストとしては、Si含有レジストの例としてのシロキサン又は、ポリシロキサン、ポリシラン、ポリシリーン、カルボシランを含むレジストがあり、Si以外の金属含有レジストの例としてゲルマニウムを含有するレジストがある。
【0060】
また、レジストマスクは、ネガ型あるいはポジ型のいずれのレジストで形成されていてもよい。ポジ型としては、ノボラック樹脂系の、例えば、クレゾールノボラック樹脂とナフトキノンジアジド−5−スルフォン酸エステルを混合した物が適している。ネガ型としては、ゴム系の、例えば、環化ポリイソプレンや環化ポリブタジエンにビスアジド化合物を混合した物が適している。
【0061】
本発明の上記パターン形成方法は、液晶表示装置やEL表示装置などの表示装置を構成するTFT基板などのアクティブマトリクス基板の製法に適している。すなわち、表示装置用TFT基板の製造方法において、基板上にゲート電極を形成する工程と、ゲート電極を覆うようにゲート絶縁膜、半導体層、金属層を順次形成する工程と、金属層をパターニングしてソース電極およびドレイン電極を形成するためのマスクを形成する工程と、金属層をパターニング後にマスクに有機溶剤を浸透させてマスクを溶解させることによりマスクをリフローして、ソース電極とドレイン電極との間に位置するマスクを連結する工程と、マスクを連結する工程により得られた連結マスクを用いて半導体層をパターニングする工程とを有するTFT基板の製造方法が得られる。このような、表示装置用TFT基板の製造方法において、金属層と半導体層との間にオーミック層が形成される工程をさらに有し、金属層のパターニング工程においてオーミック層もパターニングされる。また、上記表示装置用TFT基板の製造方法において、金属層と半導体層との間にオーミック層が形成される工程を有し、半導体層のパターニング工程においてオーミック層もパターニングされるとともに、連結マスクを除去した後にソース電極およびドレイン電極をマスクとしてオーミック層をパターニングすることをも特徴とする。さらに上記表示装置用TFT基板の製造方法において、ゲート電極の形成時に、共通電極をも基板上に形成する工程を有し、さらにゲート絶縁膜、半導体層、金属層を順次形成する工程時に共通電極を覆うようにゲート絶縁膜、半導体層、金属層を順次形成するとともに、金属層をパターニングしてソース電極およびドレイン電極を形成する工程時に共通電極の上方に位置する画素電極を形成する工程を有することも特徴とする。また、ソース電極およびドレイン電極にそれぞれ対応するように隣り合うマスクの厚みが、隣り合う側の厚みより遠い側で薄くなる薄膜領域を有することをも特徴とする。本発明のパターン形成方法を液晶表示装置へ適用した場合の例については、以下のとおりである。
【0062】
本発明の第1の液晶表示装置の製造方法は、第1基板上にゲート線及びゲート電極を形成し、続いて、前記第1基板上に前記ゲート線及び前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、オーミック用半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に前記ゲート電極の上方に位置するソース電極用レジストマスク及びドレイン電極用レジストマスクを形成する工程と、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜及び前記オーミック用半導体膜をエッチング除去し、前記オーミック用半導体膜及び前記ソース・ドレイン用金属膜からなる積層パターンを形成する工程と、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを横方向にリフローさせることにより前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを連結させて連結レジストマスクとし、前記連結レジストマスクで前記積層パターンの少なくとも一部を覆う工程と、前記連結レジストマスクをマスクとして前記半導体膜をエッチング除去して半導体アイランドを形成する工程とを有する製造方法によりTFT基板を形成し、続いて、前記第1基板の前記半導体アイランド側に前記第1基板と対向する第2基板を配置して対向基板を形成し、さらに、前記TFT基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法であって、前記連結レジストマスクを形成する工程が、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに有機溶剤の溶液を浸透させ、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクの溶解を生じさせる溶解リフローにより行われることを特徴とする。
【0063】
次に、本発明の第2の液晶表示装置の製造方法は、第1基板上にゲート線及びゲート電極を形成し、続いて、前記第1基板上に前記ゲート線及び前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、オーミック用半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に前記ゲート電極の上方に位置するソース電極用レジストマスク及びドレイン電極用レジストマスクを形成する工程と、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜をエッチング除去して、ソース電極用金属膜パターン及びドレイン電極用金属膜パターンを形成する工程と、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを横方向にリフローさせることにより前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを連結させて連結レジストマスクとし、前記連結レジストマスクで前記ソース電極用金属膜パターン及び前記ドレイン電極用金属膜パターンの少なくとも一部を覆う工程と、前記連結レジストマスクをマスクとして前記オーミック用半導体膜及び前記半導体膜をエッチング除去して半導体膜積層アイランドを形成する工程と、前記連結レジストマスクを剥離した後、前記半導体膜積層アイランドのオーミック用半導体膜を前記ソース電極用金属膜パターン及び前記ドレイン電極用金属膜パターンをマスクとしてエッチング除去し、前記オーミック用半導体膜及び前記ソース・ドレイン用金属膜からなる積層パターンを形成すると共に前記半導体膜からなる半導体アイランドを形成する工程とを有する製造方法によりTFT基板を形成し、続いて、前記第1基板の前記半導体アイランド側に前記第1基板と対向する第2基板を配置して対向基板を形成し、さらに、前記TFT基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法であって、前記連結レジストマスクを形成する工程が、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに有機溶剤の溶液を浸透させ、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクの溶解を生じさせる溶解リフローにより行われることを特徴とする。
【0064】
次に、本発明の第3の液晶表示装置の製造方法は、第1基板上にゲート線及び櫛歯状の共通電極を形成し、続いて、前記第1基板上に前記ゲート線及び前記共通電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、オーミック用半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に前記ゲート線の上方に位置するソース電極用レジストマスク及びドレイン電極用レジストマスクを形成すると共に、前記共通電極の櫛歯状の電極間に電極が形成されるべく画素電極用レジストマスクを形成する工程と、前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスク及び前記画素電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜及び前記オーミック用半導体膜をエッチング除去し、前記オーミック用半導体膜及び前記ソース・ドレイン用金属膜からなるソース電極積層パターン、ドレイン電極積層パターン及び画素電極積層パターンを形成して少なくとも前記画素電極積層パターンの櫛歯状の電極が前記共通電極の櫛歯状の電極間に挟まれるべく前記画素電極積層パターンを形成する工程と、前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスク及び前記画素電極用レジストマスクを横方向にリフローさせて少なくとも前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを連結させて連結レジストマスクとし、前記連結レジストマスクで前記積層パターンの少なくとも一部を覆う工程と、前記連結レジストマスクをマスクとして前記半導体膜をエッチング除去して半導体アイランドを形成する工程とを有する製造方法によりTFT基板を形成し、続いて、前記第1基板の前記半導体アイランド側に前記第1基板と対向する第2基板を配置して対向基板を形成し、さらに、前記TFT基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法であって、前記連結レジストマスクを形成する工程が、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに有機溶剤の溶液を浸透させ、前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスク及び前記画素電極用レジストマスクの溶解を生じさせる溶解リフローにより行われることを特徴とする。
【0065】
上記本発明の第1、2、3の液晶表示装置の製造方法において、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを形成する工程が、前記ソース・ドレイン用金属膜の上に前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクが互いに向き合う側に膜厚の厚い厚レジストマスクを形成し、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクが互いに遠ざかる側に前記厚レジストマスクよりも薄い薄レジストマスクを形成することにより行われ、前記連結レジストマスクを形成する工程が、前記厚レジストマスク及び前記薄レジストマスクを溶解リフローさせることにより行われ、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに挟まれたチャネル領域近傍で前記連結レジストマスクの横方向の広がりが大きく、前記チャネル領域から遠ざかるに従って前記連結レジストマスクの横方向の広がりが徐々に小さくなり、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを形成する工程と前記連結レジストマスクを形成する工程との間で、前記連結レジストマスクを形成する工程の直前に、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクをエッチングして前記薄レジストマスクのみを除去して前記厚レジストマスクを少なくとも残存させて残存レジストマスクとする工程を有し、前記連結レジストマスクを形成する工程が、前記残存レジストマスクを溶解リフローさせて連結レジストマスクを形成することにより行われる。さらに、これらの連結レジストマスクは、前記連結レジストマスクが、少なくとも前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに挟まれたチャネル領域を覆う形状に形成される。
【0066】
また、上記本発明の第1、2、3の液晶表示装置の製造方法において、前記半導体アイランドを形成する工程の後に、前記ゲート絶縁膜上に前記積層パターン及び前記半導体アイランドを覆う保護絶縁膜を形成する工程と、前記ゲート線の上では前記保護絶縁膜及び前記ゲート絶縁膜を開口し、前記積層パターンの上では前記保護絶縁膜を開口してそれぞれゲート線用コンタクトホール及びソース・ドレイン用コンタクトホールを形成する工程と、前記保護絶縁膜上に前記ゲート線用コンタクトホール及び前記ソース・ドレイン用コンタクトホールを介してそれぞれ前記ゲート線及び前記積層パターンと接続するゲート線端子電極及びソース・ドレイン用上部電極を形成する工程が続く。
【0067】
また、上記本発明の第1、2、3の液晶表示装置の製造方法において、前記ゲート線、前記ゲート電極を構成するゲート金属膜及び前記ソース・ドレイン用金属膜は、それぞれ下記構成の金属膜のいずれかである。
【0068】
・ITO膜
・インジウムスズ合金
・アルミニウムまたはアルミニウム合金の1層構造
・クロムまたはクロム合金の1層構造
・1層がアルミニウムまたはアルミニウム合金で、他の層がクロムまたはクロム合金の2層構造
・1層がアルミニウムまたはアルミニウム合金で、他の層がチタンまたはチタン合金の2層構造
・1層がアルミニウムまたはアルミニウム合金で、他の層が窒化チタンまたは窒化チタン合金の2層構造
・1層がアルミニウムまたはアルミニウム合金で、他の層がモリブデンまたはモリブデン合金の2層構造
・1層がクロムまたはクロム合金で、他の層がモリブデンまたはモリブデン合金の2層構造
・1層目及び3層目がクロムまたはクロム合金で、2層目がアルミニウムまたはアルミニウム合金の3層構造
・1層目及び3層目がモリブデンまたはモリブデン合金で、2層目がアルミニウムまたはアルミニウム合金の3層構造
・アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデン合金、クロムまたはクロム合金の3層構造
・アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデン合金、チタンまたはチタン合金の3層構造
・アルミニウムまたはアルミニウム合金、窒化チタンまたは窒化チタン合金、チタンまたはチタン合金の3層構造
【0069】
【発明の実施の形態】
本発明の第1の実施形態を図1に基づいて説明する。ここで、第1の実施形態は、以下に述べる実施形態の基本形をなす実施形態であり、図1は、本実施形態の配線パターンの形成方法を工程順に示す模式断面図である。更に以下の本発明の実施の形態において、前記有機膜がレジスト膜である場合について説明するが、本発明は、これに限らず前記有機膜でも可能である。
【0070】
本発明の第1の実施形態によれば、図1(a)に示すように、従来の技術で説明したのと同様に、絶縁基板1上にアルミ・銅合金の金属膜2が形成される。ここで、金属膜2の膜厚は1μm程度である。そして、この金属膜2上の所定の領域に、公知のフォトリソグラフィ技術でもってレジストマスク7が形成される。ここで、金属膜2の下地を絶縁基板1としたが、この絶縁基板は液晶表示装置に用いられるガラス等の透明基板、アモルファスシリコン、シリコン酸化膜、シリコン窒化膜、半導体集積回路に用いられるシリコン酸化膜、シリコン窒化膜等の絶縁膜であっても良い。
【0071】
次に、図1(b)に示すように、レジストマスク7がエッチングのマスクにされ、金属膜2に第1のエッチングが施されて第1の順テーパー層15が形成される。ここで、上記のエッチングは、塩素、酸素等を反応ガスとするプラズマエッチングで行われ、形成される配線の断面は順テーパ形状になる。
【0072】
次に、第1の順テーパー層15の形成後、レジストマスク7が絶縁基板1と共に薬液(すなわち、有機溶剤の溶液、アルカリ溶液又は酸性溶液のうち少なくとも一つを含む)の蒸気中に曝されるか、或いは、極希薄な(例として、1/100〜1/1000)濃度の薬液中に浸漬する。
【0073】
以下では、特に薬液に、有機溶剤の溶液を用いた例を示すが、アルカリ溶液、酸性溶液でも可能である。
【0074】
有機溶剤の溶液の蒸気中への暴露の場合には、処理時の蒸気密度の影響があり有機溶剤の温度、基板温度共に常温(20℃付近)で処理する場合で、蒸気密度の高いアセトンやプロピレングリコールモノエチルエーテルを用いる場合には、0.1〜3分の蒸気暴露処理だが、蒸気密度の低いトリプロピレングリコールモノエチルエーテルや、N−メチル−2−ピロリドンを用いる場合には、5〜20分を要する場合もある。又、有機溶剤の温度、基板温度が、高くなると処理時間は、長く、低くなると処理時間は、短時間の蒸気暴露処理で目標の溶解リフロー処理が達成される。
【0075】
後者の極希薄な濃度の有機溶剤溶液中への浸漬処理においては、有機溶剤濃度が高いと有機溶剤溶液中にレジストが溶解し剥離を起こす為、溶解剥離を起こさずに、しかもレジスト中に有機溶剤の一部が浸透するように溶液中の有機溶剤濃度を極希薄に調整する必要がある。
【0076】
ここで、本実施形態においては、有機溶剤としてアセトン、プロピレングリコールモノエチルエーテル、トリプロピレングリコールモノエチルエーテル、N−メチル−2−ピロリドンを用いたが、有機溶剤は、以下に示す有機溶剤のうち少なくとも一つを含むものであれば、本実施形態の変形例として適用可能であり、以下に述べる実施形態においても、同様のことが言える。以下には、有機溶剤を上位概念としての有機溶剤と、それを具体化した下位概念の有機溶剤とに分けて示している。(Rはアルキル基又は置換アルキル基、Arはフェニル基又はフェニル基以外の芳香環を示す)有機溶剤:
・アルコール類(R−OH)
・アルコキシアルコール類
・エーテル類(R−O−R、Ar−O−R、Ar−O−Ar)
・エステル類
・ケトン類
・グリコール類
・アルキレングリコール類
・グリコールエーテル類
上記有機溶剤の具体例:
・CHOH、COH、CH(CH)XOH
・イソプロピルアルコール(IPA)
・エトキシエタノール
・メトキシアルコール
・長鎖アルキルエステル
・モノエタノールアミン(MEA)
・アセトン
・アセチルアセトン
・ジオキサン
・酢酸エチル
・酢酸ブチル
・トルエン
・メチルエチルケトン(MEK)
・ジエチルケトン
・ジメチルスルホキシド(DMSO)
・メチルイソブチルケトン(MIBK)
・ブチルカルビトール
・n−ブチルアセテート(nBA)
・ガンマーブチロラクトン
・エチルセロソルブアセテート(ECA)
・乳酸エチル
・ピルビン酸エチル
・2−ヘプタノン(MAK)
・3−メトキシブチルアセテート
・エチレングリコール
・プロピレングリコール
・ブチレングリコール
・エチレングリコールモノエチルエーテル
・ジエチレングリコールモノエチルエーテル
・エチレングリコールモノエチルエーテルアセテート
・エチレングリコールモノメチルエーテル
・エチレングリコールモノメチルエーテルアセテート
・エチレングリコールモノ−n−ブチルエーテル
・ポリエチレングリコール
・ポリプロレングリコール
・ポリブチレングリコール
・ポリエチレングリコールモノエチルエーテル
・ポリジエチレングリコールモノエチルエーテル
・ポリエチレングリコールモノエチルエーテルアセテート
・ポリエチレングリコールモノメチルエーテル
・ポリエチレングリコールモノメチルエーテルアセテート
・ポリエチレングリコールモノ−n−ブチルエーテル
・メチル−3−メトキシプロピオネート(MMP)
・プロピレングリコールモノメチルエーテル(PGME)
・プロピレングリコールモノメチルエーテルアセテート(PGMEA)
・プロピレングリコールモノプロピルエーテル(PGP)
・プロピレングリコールモノエチルエーテル(PGEE)
・エチル−3−エトキシプロピオネート(FEP)
・ジプロピレングリコールモノエチルエーテル
・トリプロピレングリコールモノエチルエーテル
・ポリプロピレングリコールモノエチルエーテル
・プロピレングリコールモノメチルエーテルプロピオネート
・3−メトキシプロピオン酸メチル
・3−エトキシプロピオン酸エチル
・N−メチル−2−ピロリドン(NMP)
これ以降の薬液溶解リフローの為の処理として、主に有機溶剤の溶液の蒸気中に曝される方法を採用して説明する。
【0077】
本処理方法の具体例として、図24に示すように、深さ20mmのステンレスバット容器510に、N−メチル−2−ピロリドン等の有機溶剤520を5〜15mmの深さに入れ、処理面を裏返しにし、バット容器510の上に被せ、さらに有機溶剤520の蒸気雰囲気をステンレスバット容器510と基板530との間の空間に密閉するために基板530の上に重り540を載せる。基板530と有機溶剤520の温度は、常温(20℃付近)に保つようにする。こうして、有機溶剤の蒸気に処理基板530をさらし、蒸気暴露処理する。ここで蒸気密度の高いアセトンやプロピレングリコールモノエチルエーテルを用いる場合には、0.1〜3分の蒸気暴露処理だが、蒸気密度の低いトリプロピレングリコールモノエチルエーテルや、N−メチル−2−ピロリドンを用いる場合には、5〜20分の処理を行なう。
【0078】
レジストに上述した薬液すなわち有機溶剤の溶液が浸透している状態ではレジストが溶解してリフローが起きる(薬液溶解リフロー)、薬液の供給を絶つと薬液は数十秒〜数分以内(有機溶剤の種類による)にレジスト中の有機溶剤が蒸発してレジストが固まる現象が見られた。また、溶解中は薬液が浸透しているのでレジストは膨張状態になるが、薬液が蒸発した後では体積が元に戻ることも見い出した。この薬液リフローによるレジストがリフローし図1(c)に示すようにレジストが横方向に広がる。この薬液リフローは前述の熱リフローに比較すると、リフロー時のレジスト粘度が低いので、本発明では図1(c)にも示すように第1の順テーパー層15を完全に覆い、更に残りの被エッチング膜である金属膜2の表面の一部も覆うようにリフローする。一方、熱リフローでは図25に示す構造になりやすい。また、この薬液リフローは、20℃で、蒸気密度の高いアセトン、プロピレングリコールモノエチルエーテル等の有機溶剤溶液の蒸気中に3分間暴露する処理条件の元で約10μm、5分間以上では、20μm以上にも横方向にリフロー出来た。この場合の有機溶剤の温度、基板温度が、高くなると処理時間は、長く、低くなると処理時間は、短時間で目標の溶解リフロー距離を達成出来る。
【0079】
ここで、薬液溶解リフロー後に、下層膜との密着力を促進させる目的で、薬液リフロー処理後でエッチング処理前に、100〜200℃の加熱処理を5〜60分間行う場合もある。
【0080】
次に、この溶解リフローレジストマスク13がエッチングのマスクにされ、残存する金属膜2に第2のエッチングが施されて第2の順テーパー層16が形成される。この場合も、塩素、酸素等を反応ガスとするプラズマエッチングで行われる。そして、形成される配線11の断面は一部階段状に形成されるが、全体的には順テーパ形状になる。
【0081】
上記の第1の実施形態では、第1のエッチングと第2のエッチングで金属膜2がエッチングされる場合について説明されている。本発明はこのような方法に限定されるものでない。
【0082】
ここで、被エッチング材料が、1種類の金属膜でなく、積層する2種類以上の被エッチング材料で構成され、レジストマスクでもって上記の積層膜のうち上層の被エッチング材料がエッチングされ、溶解リフローレジストマスクでもって下層の被エッチング材料がエッチングされてもよい。この場合には、1回のフォトリソグラフィ工程でもって、2種類のパターンが形成されることになる。
【0083】
このレジストマスクの溶解リフロー化を促進するために、第1のエッチングの工程後、この第1のエッチングによるレジストマスク表面の変質層除去する為に、酸素プラズマ処理、すなわちO2流量300sccm、100Pa、RFパワー1000Wのプラズマ中で、120秒処理を行う。或いは、UVオゾン処理、すなわち100〜200℃基板加熱しオゾンガス雰囲気中で、UV光を当てて処理する等を行う場合もある。その処理により、変質化したレジスト表面層が除去され、内部と外部の差の少ない均一な溶解リフローが起こるようになる。
【0084】
従来の技術のうち、第1の従来例(加熱による熱リフロー)では、加熱による溶剤分の蒸発による体積収縮分が、リフロー時の平面寸法広がりにマイナス要因となり、又、リフロー時の粘度が加熱温度にも関係するので、粘度を低下させ、広がりを大きくする為には、加熱温度を上げる必要があるが、これも体積収縮要因となっていた。そのため、レジストの平面寸法を大きくすることにより順テーパー化を実現する本発明の方法に対して、第1の従来例はある程度の加熱を必要とし、しかもレジストの体積収縮を伴うという点において、不利であった。
【0085】
これに対して、本発明の上記の第1の実施形態では、レジストマスク中に溶媒等を浸透させることによる溶解リフローである為、体積収縮を伴わず、加熱をほとんど必要とせず、しかも大きな粘度低下をさせられるので、第2回目のエッチングの前にレジストマスクの平面寸法を簡便な方法でもって大きく、しかも密着性良く形成出来るので、順テーパー構造の配線が容易に形成できるようになる。これによって、従来例1の課題を完全に克服できた。
【0086】
次に、本発明の第2の実施形態を図2、3に基づいて説明する。ここで、図2および図3は本発明のスタガード型のTFTの一部の製造工程の模式断面図である。
【0087】
図2(a)に示すように、第3の従来例と同様に、ガラス等の透明基板からなる絶縁基板21上にゲート電極22を形成し、膜厚350nmのゲート絶縁膜23と膜厚200nmのa−Si膜24と膜厚50nmのn+型a−Si膜25と膜厚250nmのCr/Al合金等の金属膜26とが積層して堆積される。
【0088】
次に、公知のフォトリソグラフィ技術で、上記の金属膜26上にレジストマスク27、28が形成される。そして、これらのレジストマスク27、28が第1のエッチングのマスクにされ、金属膜26及びn+型a−Si膜25がドライエッチングされる。
【0089】
このようにして、図2(b)に示すように、ソース電極用のオーミックコンタクト層29とソース電極31とドレイン電極用のオーミックコンタクト層30とドレイン電極32が形成される。
【0090】
次に、第1の実施形態で説明したように、レジストマスク27、28が絶縁基板21と共にアセトンからなる有機溶剤の蒸気中に1〜3分間曝される。このようにして、レジストマスク27、28にアセトンが徐々に浸透し、レジストマスクの溶解を起こし、リフロー(以下、薬液溶解リフロー、溶解リフロー又は薬液リフローと呼ぶ)するようになる。このレジストマスクの溶解リフロー化の処理により、レジストマスク27、28の面積が広がり、図2(c)に示すように、溶解リフローしてレジストマスク27、28は、近接部が合体して一体となった溶解リフローレジストマスク33となる。
【0091】
この溶解リフロー化は、粘度が低いので、溶解リフローレジストマスク33は、第1のエッチングで形成したオーミックコンタクト層29とソース電極31とオーミックコンタクト層30とドレイン電極32を完全に覆い、更に、下層のa−Si膜24の表面の一部も覆うようにリフローする。ちなみに、この溶解リフローでは、処理条件により、最大20μmまで広げることが可能であることが確認されている。
【0092】
ここで、このレジストマスクの溶解リフロー化を促進するために、第1のエッチングの工程後、この第1のエッチングによるレジストマスク表面の変質層除去する為に、酸素プラズマ処理、すなわちO流量300sccm、100Pa、RFパワー1000Wのプラズマ中で、120秒処理を行う、又は、UVオゾン処理、すなわち100〜200℃基板加熱しオゾンガス雰囲気中で、UV光を当てて処理する等を行う場合もある。その処理により、変質化したレジスト表面層が除去され、内部と外部の差の少ない均一な溶解リフローが起こるようになる。
【0093】
また、上記酸素プラズマ処理、およびUVオゾン処理は、レジストで覆われていない膜表面の濡れ性を改善する効果もあり、溶解したレジストが膜表面をリフローし易くなるという効果もある。
【0094】
さらに、薬液リフロー処理前に下地(ここでは、a−Si膜、金属膜)に対し濡れ性のみを改善する目的には、(1)基板をフッ酸溶液に浸漬する。(2)プラズマ(O、フッ素系ガス(SF、CF、CHF等)又はフッ素系ガスと酸素(SF/O、CF/O、CHF/O等))で表面処理する。(3)上層膜のエッチングをドライエッチングではなくウェットエッチングのみで行う等により、薬液リフロー前の膜表面を滑らか、或は親水性にし濡れ性を改善する方法が上げられる。
【0095】
この薬液リフロー処理前に行う前処理方法、条件の選択は、レジスト表面変質層の除去率、薬液リフローする膜表面の濡れ性の改善率を測定し必要に応じ使い分ける。
【0096】
次に、溶解リフローレジストマスク33がエッチングマスクにされて、a−Si膜24に第2のエッチングが施される。このようにして、図3(a)に示すように、アイランド層34が形成される。そして、溶解リフローレジストマスク33が除去され、図3(b)に示すように、絶縁基板21上の所定の領域に逆スタガード型のTFTが形成される。これ以降の工程の説明は省略されるが、例として画素電極、パッシベーション絶縁膜、配向膜等が形成されてTFT基板が完成し、続いて、絶縁基板21に対向する第2の絶縁基板を用意して、その上にカラーフィルタ、ブラックマトリクス、透明電極、パッシベーション膜、配向膜等を形成して対向基板を完成させ、縦電界型の液晶表示装置を製造する場合には、さらに、TFT基板と対向基板を接着し、スペーサで所定の間隔を保つようにした上でTFT基板と対向基板との間に液晶組成物を充填すると液晶表示装置が完成することになる。
【0097】
以下に述べるいずれの実施形態においても、縦電界型の液晶表示装置を製造する場合には、図示した製造工程以降に上述の製造工程が続くこととなる。
【0098】
従来の技術のうち第3の従来例では、2回のフォトリソグラフィ工程が必要であったが、本発明の第2の実施形態では、これが1回に削減されるようになる。このようにして、スタガード型のTFTの製造工程が大幅に削減され、製造コストが低減するようになる。これによって、第3の従来例の課題を完全に克服できた。
【0099】
また、上記の第2の実施形態では、レジストマスクの溶解による寸法膨張のためのリフロー化がレジストマスク27、28をアセトンからなる有機溶剤の蒸気中に1〜3分間曝し、レジストマスク27、28にアセトンが徐々に浸透しレジストマスクの溶解を起こすようにしているが、本発明はこの方法に限定されるものではない。他の方法としては、既に本発明の第1の実施形態において記述した、極希薄な(例として1/100〜1/1000)濃度の有機溶剤溶液中に浸漬する方法でも可能である。但し極希薄な濃度の有機溶剤溶液中への浸漬処理においては、有機溶剤濃度が高いと有機溶剤溶液中にレジストが溶解し剥離を起こす為、溶解剥離を起こさずに、しかもレジスト中に有機溶剤の一部が浸透するように溶液中の有機溶剤濃度を極希薄に調整する必要がある。使用する有機溶剤としては、既に本発明の第1の実施形態において列記した有機溶剤すなわち(アルコール類(R−OH)、アルコキシアルコール類、エーテル類(R−O−R、Ar−O−R、Ar−O−Ar)、エステル類、ケトン類、グリコール類、アルキレングリコール類、グリコールエーテル類及びそれら有機溶剤の具体例とその混合溶剤)が、使用可能である。
【0100】
なお、第1、2の実施形態で説明したアセトンに適したレジストマスクの材料としては、次のような有機レジストが好ましい。例えば、高分子化合物と感光剤及びその他添加剤から形成されるものとして、有機材料のみからなるレジストや有機材料と無機材料との混合からなるレジストがある。有機材料のみからなるレジストでは、ポリビニル系の例としてポリビニルケイ皮酸エステルがある。また、ゴム系の例としては、環化ポリイソプレンや環化ポリブタジエンにビスアジド化合物を混合した物がある。ノボラック樹脂系の例としては、クレゾールノボラック樹脂とナフトキノンジアジド−5−スルフォン酸エステルを混合した物がある。さらにアクリル酸の共重合樹脂系の例としてポリアクリルアミドやポリアミド酸がある。その他の例としては、臭素、ヨウ素を添加又は、多く含むレジストがある。一方、有機材料と無機材料からなるレジストとしては、Si含有レジストの例としてのシロキサン又は、ポリシロキサン、ポリシラン、ポリシリーン、カルボシランを含むレジストがあり、Si以外の金属含有レジストの例としてゲルマニウムを含有するレジストがある。また、第1、2の実施形態で説明したレジストマスクは、ネガ型あるいはポジ型のいずれのレジストで形成されていてもよい。ポジ型としては、ノボラック樹脂系の、例えば、クレゾールノボラック樹脂とナフトキノンジアジド−5−スルフォン酸エステルを混合した物が適している。ネガ型としては、ゴム系の、例えば、環化ポリイソプレンや環化ポリブタジエンにビスアジド化合物を混合した物が適している。
【0101】
また、本発明で説明した方法に追加し、レジストマスクの溶解リフロー化した後に、例えば、レジストマスクのOアッシング処理や、UVオゾン処理を行うとレジストマスクのうちの余分にリフローし広がった部分の除去によるレジストマスクの面積を縮小化することで、レジストマスクの広がり大きさを再調整してから、エッチングすることで目的とするエッチングパターンの微調整も可能であることを付け加えておく。
【0102】
さらに、本発明で説明した方法に追加し、レジストマスクの溶解リフロー化後のエッチング処理を行った後、レジストマスクの膜厚のマスクとしての機能を損なわない限りにおいて、更にもう一度レジストマスクの溶解リフロー化を行い再度エッチングを行う方法を用いれば、これによる複雑な形状のパターンニングも可能なことにも言及しておく。
【0103】
更に、本発明で説明したように、レジストマスクの溶解リフロー化による寸法膨張化と、例えば、レジストマスクのO2アッシング処理等による寸法縮少化とエッチング処理を数回以上組み合わせる事によるパターン形成についても可能でありこれによる複雑な形状のパターンニングも可能なことにも言及しておく。
【0104】
次に、以上述べた本発明の基本的な実施形態を第3の実施形態以降においてさらに具体的に説明する。図4〜7は、第3の実施形態の製造方法を製造工程順に示す図であり、それぞれの図において、(a)はTFT近傍の様子を示す模式平面図であり、(b)は、(a)における切断線A−A’に沿った模式断面図である。また、(a)においてはゲート電極が外部に導出される端子部も併せて示しているが、これは、ゲート電極の導出される端子部の端子構造がドレイン電極が導出される端子部の構造と異なるためである。ドレイン電極が導出される端子部は、図7(b)に示す画素電極構造と同じであるので図示を省略している。端子部の構造は、第4、5の実施形態についても第3の実施形態と同じである。
【0105】
第3の実施形態の製造方法を示す図4(b)、図5(b)は、それぞれ本発明の第2の実施形態の図2(a)、図2(b)と同じであるので、詳細な説明は省略する。
【0106】
第2の実施形態と同様にして、図4(a)に示すように、絶縁基板41上にゲート電極42(ゲート端子電極142に導出される)、ゲート絶縁膜43、アイランド層となるa−Si膜44、n+型a−Si膜からなるオーミックコンタクト層49、50、ソース電極51、ドレイン電極52がレジストマスク47、48をマスクとして形成される。
【0107】
次に、図5(b)に示すように、溶解リフローし合体した溶解リフローレジストマスク53が形成され、それをマスクとし、a−Si膜44をエッチングすると、a−Si膜44からなるアイランド層54が形成される。更にその後、溶解リフローレジストマスク53を、剥離除去する。剥離液としては、DMSO(ジメチエルスルホキシド)とモノエタノールアミンを混合した剥離液を用い、ウェット剥離処理する。又更にその後、Oプラズマ、又はUVオゾン中で処理する。
【0108】
次に、図6(b)に示すように、パッシベーション膜55を成膜後、フォトリソグラフィ工程とSF/Heガス=50/150sccm、10Pa、1000W、250秒のドライエッチング処理によりソース電極51の上にコンタクトホール56を形成する。このとき、ゲート端子電極142の上にはゲート絶縁膜43及びパッシベーション膜55が覆っているので、ゲート端子電極142のコンタクトホール56はそれらを貫通する形に形成される。
【0109】
最後に、図7(b)に示すように、ITO等からなる透明金属膜を成膜後、フォトリソグラフィ工程と塩化第2鉄系エッチング液により画素電極57及び端子部電極58を形成する。これにより液晶ディスプレイ用薄膜トランジスタアレイ及び画素電極が形成される。
【0110】
本実施形態においては、図5(a)の模式平面図に示すように、溶解リフローレジストマスク53が、ソース電極51及びドレイン電極52を完全に、或る所定のマージンを有して覆い、かつ、ソース電極51とドレイン電極52とに挟まれたTFTのチャネル領域59をも完全に覆うように横方向にリフローし、アイランド層54が溶解リフローレジストマスク53のパターン通りにパターニングされることがことがわかる。
【0111】
次に、本発明の第4の実施形態の製造方法を図8〜11を参照して説明する。それぞれの図において、(a)はTFT近傍の様子を示す模式平面図であり、(b)は、(a)における切断線A−A’に沿った模式断面図である。この実施形態は、第3の実施形態と基本的構造及びプロセスは同様である。
【0112】
本実施形態が第3の実施形態と異なる点について説明すると、図8(b)に示すように、レジストマスクを通常の膜厚(約3μm)の厚レジストマスク67と薄い膜厚(約0.2〜0.7μm)の薄レジストマスク68により形成する。
【0113】
これは、図8(a)に示すように、ソース電極71及びドレイン電極72の上にあって、チャネル領域79側に位置する部分のレジストマスクの膜厚のみを厚くして厚レジストマスク67とし、チャネル領域79から離れた部分のレジストマスクの膜厚を薄くして薄レジストマスク68とする。
【0114】
このレジストマスクの部分的膜厚の制御方法としては、(1)露光工程で使用するレチクルのマスクパターンにおいて遮光部と少なくとも2段階以上の透過光量に制御した半遮光部とが形成され、前記遮光部と半遮光部とがレジスト膜に転写され前記レジストマスクが形成される様にする方法、(2)露光工程で2種以上のレチクルマスクを使用し、露光量をすくなくとも2段階以上に変化させ露光することで前記レジストマスクが形成される様にする方法が、例として挙げられる。
【0115】
このように形成したレジストマスクを基に、第1のエッチングを施しオーミックコンタクト層69、70、ソース電極71、ドレイン電極72を形成する。
【0116】
次に、図9(b)に示すように、厚レジストマスク67及び薄レジストマスク68に対し、絶縁基板61と共に有機溶剤の蒸気中に1〜3分間曝すと、厚レジストマスク67及び薄レジストマスク68にアセトンが徐々に浸透し、レジストマスクの溶解を起こし、リフローするようになる。このレジストマスクの溶解リフロー化の処理により、図9(a)に示すように、厚レジストマスク67及び薄レジストマスク68の面積が広がり、溶解リフローレジストマスク73となる。
【0117】
但しこの場合、溶解リフローレジストマスク73のうち、厚レジストマスク67の部分は面積の広がりが大きく、チャネル領域79を中心として大きく横方向に広がり、溶解リフローレジストマスク73のうち薄レジストマスク68の部分は、厚レジストマスク67の広がりに比べて面積の広がりが小さくなる。
【0118】
次に、この溶解リフローレジストマスク73をマスクに、第2のエッチングをa−Si膜64に施すと、図9(b)に示すように、チャネル領域79を中心として幅広にパターニングされたアイランド層74が形成される。
【0119】
この場合に、溶解リフローレジストマスク73を使用することで、図10(a)に示すように、アイランド層74の寸法が、チャネル領域79近傍では大きく、チャネル領域79から離れたソース電極71、ドレイン電極72の周辺では小さく形成されるように制御され、この点が第3の実施形態と異なる点である。これは、ソース、ドレイン電極形成用のレジストマスク67、68を利用してTFTのチャネル領域近傍のアイランド層を幅広に形成して、TFTとして半導体活性層が余裕をもって形成されるようにし、半導体活性層から遠ざかる領域のアイランド層は、特にその下に配線されたゲート電極(ゲート配線)との寄生容量を小さくするためにソース電極71及びドレイン電極72の幅に近い幅で形成しようとするものである。これにより、第3の実施形態に比較して、ソース配線及びドレイン配線周辺に余分なアイランド層が形成されないようにするというメリットがある。
【0120】
この後に続くプロセスは、溶解リフローレジストマスク73を、剥離除去し、第3の実施形態と同様、図10(b)、図11(b)に示すように、パッシベーション膜75、コンタクトホール76、画素電極77及び端子部電極78を形成して、液晶ディスプレイ用薄膜トランジスタアレイ及び画素電極が得られる。
【0121】
次に、本発明の第5の実施形態の製造方法を図12〜15を参照して説明する。それぞれの図において、(a)はTFT近傍の様子を示す模式平面図であり、(b)は、(a)における切断線A−A’に沿った模式断面図である。この実施形態は、第4の実施形態と基本的構造及びプロセスは同様である。
【0122】
本実施形態が第4の実施形態と異なる点について説明すると、図12(b)に示すように、レジストマスクを形成する場合に、レジストマスクを通常の膜厚(約3μm)の厚レジストマスク87と薄い膜厚(約0.2〜0.7μm)の薄レジストマスク88とからなるように形成する。
【0123】
これは、ソース電極91及びドレイン電極92の上にあってチャネル領域99側に位置する部分のレジストマスクの膜厚のみを厚くして厚レジストマスク87とし、チャネル領域99から離れた部分のレジストマスクの膜厚を薄くして薄レジストマスク88とする。このように形成したレジストマスクを基に第1のエッチングを施し、オーミックコンタクト層89、90及びソース電極91、ドレイン電極92を形成する。
【0124】
本実施形態が、第4の実施形態と異なるのは、この第1のエッチングの後に、O2プラズマ雰囲気中でアッシング処理し、レジストマスクのうち薄レジストマスク88(膜厚約0.2〜0.7μm)を完全に除去する。これにより、図13(b)に示すように、レジストマスクのうち厚レジストマスク87のみが残存レジストマスク100となって残存するようになる。
【0125】
次に、厚レジストマスク87の一部のみ残存した残存レジストマスク100を絶縁基板81と共に有機溶剤の蒸気中に1〜3分間曝すと、残存レジストマスク100に有機溶剤が徐々に浸透し、残存レジストマスク100の溶解を起こし、リフロー(以下溶解リフローと呼ぶ)するようになる。この残存レジストマスク100の溶解リフロー化の処理により、図14(b)に示すように、残存レジストマスク100の面積が広がり、溶解リフローレジストマスク93となる。
【0126】
但しこの場合、図13(a)に示すように、残存レジストマスク100がソース電極91及びドレイン電極92の上のチャネル領域99側にのみに形成され、この2つの残存レジストマスク100が溶解リフローにより合体し、図14(a)に示すように、溶解リフローレジストマスク93となって、a−Si膜84のうち、チャネル領域99近傍のみが覆われている。ここで、チャネル領域99から離れたところに位置するソース電極91及びドレイン電極92は、溶解リフローレジストマスク93で覆われていない。
【0127】
次に、図14(b)に示すように、この溶解リフローレジストマスク93をマスクに第2のエッチングをa−Si膜84に施し、アイランド層94を形成する。この場合に、図14(a)に示すように、溶解リフローレジストマスク93を使用することで、アイランド層94は、チャネル領域99の近傍で大きく広がって形成され、チャネル領域99から離れた領域では、溶解リフローレジストマスク93はなく、レジストに代わってソース電極91及びドレイン電極92がエッチングマスクとなり、ソース電極91及びドレイン電極92(この2つに加えて、ソース電極91及びドレイン電極92に接続する配線も含む)のパターンに自己整合してa−Si膜84がエッチングされるので、第4の実施形態に比べて、アイランド層94をチャネル領域99から離れた領域において余分な広がりを持たずに形成することが出来る。この点が第4の実施形態と異なる点である。これは、ソース、ドレイン電極形成用のレジストマスク88、87を利用してアイランド層を、TFTのチャネル領域近傍とチャネル近傍以外の領域とで異なる形状になるように形成するのが本実施形態の目的であり、これにより、第4の実施形態において述べたように、特にアイランド層94とその下に配線されたゲート配線との寄生容量を第4の実施形態よりもさらに減らすことが出来るというメリットがある。
【0128】
アイランド層94形成後に続くプロセスは、溶解リフローレジストマスク93を剥離除去し、第3の実施形態と同様、図15(a)、(b)に示すように、パッシベーション膜95、コンタクトホール96、画素電極97及び端子部電極98を形成して、液晶ディスプレイ用薄膜トランジスタアレイ及び画素電極が得られる。
【0129】
次に、本発明を横電界型の液晶表示装置に適用した例を第6の実施形態として図16〜22に示す。図16は、1画素分の表示セルについて、TFT基板の様子を示すもので、図16(a)は、TFT基板をその上面から眺めたときの平面図であり、図16(b)は、図16(a)における切断線C−C’を通りTFT基板に直交する平面でTFT基板、液晶、CF基板(TFT基板に対向するカラーフィルタ基板を指し、以下、CF基板と記載する)を切断したときの断面図である。また、図17〜22は、横電界型の液晶表示装置のTFT基板の製造方法を工程順に示す製造工程断面図であり、各図において(a)は図16(a)の切断線C−C’に沿った断面図であり、(b)、(c)は図16(a)には示されないが、それぞれゲート配線の外部取出し用端子としてのゲート端子、ドレイン配線の外部取出し用端子としてのドレイン端子の断面図である。
【0130】
横電界型の液晶表示装置の動作について図16を参照して簡単に説明すると次のようになる。
【0131】
ガラス基板等の絶縁性の第1透明基板201の上にはまずゲート電極222を兼ねるゲート配線322が基板上を並行して配線され、同時に共通電極342も形成される。共通電極342は櫛歯状に形成され、後の工程で形成されるやはり櫛歯状の画素電極と対をなして電界を発生させる。ゲート線322、共通電極342の上にはゲート絶縁膜223が形成され、その上をドレイン配線332がゲート配線322と交差するようにして形成される。ドレイン配線332はドレイン電極232を兼ね、ドレイン配線332の形成と同時にソース電極231及びその延長線である櫛歯状の画素電極257が形成される。ドレイン配線332、ソース電極231、画素電極257を覆ってパッシベーション膜255が形成されるが、ゲート配線322及びドレイン配線332は基板端部においては外部との接続用にその上の絶縁膜が開口され、図16には示されないが、コンタクトホールが形成され、コンタクトホールを通して外部からゲート配線322及びドレイン配線332に電気信号が印加される。
【0132】
画素電極257は、図16(a)に示すように、下方に形成された共通電極342と共に互いに平行する電極を形成し、これらの間に電圧を印加することにより、第1透明基板201の表面に概略平行な電界を生じさせ、第1透明基板201とそれに対向する基板との間に充填されることとなる液晶318の向きを制御する。
【0133】
次に、第6の実施形態の横電界型の液晶表示装置の製造方法について図17〜23を参照して説明する。
【0134】
まず、第1透明基板201の上にCr等のゲート電極222を形成するが、このとき同時に第1透明基板201の他の領域上に共通電極342及びゲート端子電極242とを形成する(図17・・・第1PR工程)。
【0135】
次に、シリコン酸化膜及びシリコン窒化膜(SiNx)を順に第1透明基板201上全面に堆積してゲート絶縁膜223とし、続いて、a−Si膜224、n+型a−Si膜225、ソース・ドレイン用の金属膜226を順に堆積し、さらに金属膜226の上にレジストマスク227、228、229を形成する。このレジストマスク227、228、229をマスクとして、金属膜226及びn+型a−Si膜225を同じパターンにパターニングする(図18・・・第2PR工程)。このとき、レジストマスク227は、図16(a)に示されるように、画素中央部では櫛歯状の画素電極のマスクをも兼ねており、画素電極257及びその下のオーミックコンタクト層(図示略)が形成される。
【0136】
次に、レジストマスク227、228、229が第1透明基板201と共にアセトンからなる有機溶剤の蒸気中に1〜3分間曝される。このようにすると、レジストマスク227、228、229にアセトンが徐々に浸透し、レジストマスクの溶解を起こし、リフローするようになる。このレジストマスクの溶解リフロー化の処理により、レジストマスク227、228、229の面積が広がり、図19(a)に示すように、溶解リフローしてレジストマスク227、228は、近接部が合体して一体となった溶解リフローレジストマスク233となり、レジストマスク229は溶解リフロー化の処理により、面積が広がり溶解リフローレジストマスク253となる。
【0137】
この溶解リフロー化は、粘度が低いので、溶解リフローレジストマスク233は、第1のエッチングで形成したオーミックコンタクト層249とソース電極231とオーミック層250とドレイン電極232を完全に覆い、更に、下層のa−Si膜224の表面の一部も覆うようにリフローする。また、ドレイン端子では、溶解リフロー化の処理により、レジストマスク229が広がって溶解リフローレジストマスク253となって、第1のエッチングで形成したドレイン端子電極252、オーミックコンタクト層を完全に覆う。この溶解リフローでは、処理条件により、最大20μmまで広げることが可能であることが確認されている。
【0138】
ここで、このレジストマスクの溶解リフロー化を促進するために、第1のエッチングの工程後、この第1のエッチングによるレジストマスク表面の変質層除去する為の酸素プラズマ処理を既に述べた方法に従って行うことも可能である。さらに、薬液リフロー処理前に下地に対し濡れ性のみを改善するための処理を既に述べた方法に従って行うことも可能である。
【0139】
次に、溶解リフローレジストマスク233、253がエッチングマスクにされて、a−Si膜224に第2のエッチングが施される。このようにして、アイランド層234、254が形成される(図19)。
【0140】
次に、溶解リフローレジストマスク233、253が除去され、パッシベーション膜255を成膜後、フォトリソグラフィ工程とSF6/Heガス=50/150sccm、10Pa、1000W、250秒のドライエッチング処理によりゲート端子及びドレイン端子にそれぞれコンタクトホール256、276を形成する。ここで、ゲート端子では、コンタクトホール256はゲート絶縁膜223及びパッシベーション膜255を貫通し、ドレイン端子では、コンタクトホール276はパッシベーション膜255のみを貫通する構成となる(図20・・・第3PR工程)。
【0141】
次に、端子領域を除く表示部の表面を配向膜317で覆う(図21)。或いは、別の形態として、コンタクトホール256、276を覆うようにしてITO等からなる透明金属膜を成膜後、フォトリソグラフィ工程と塩化第2鉄系エッチング液によりゲート端子透明電極267及びドレイン端子透明電極268を形成し、端子部における配線引出抵抗を下げ、その上で端子領域を除く表示部の表面を配向膜317で覆う(図22・・・第4PR工程)。
【0142】
ここで、本発明の特徴は、1回のPRで2つの異なるマスクパターンを形成してそれぞれのマスクを用いて2回エッチングすることにあるが、1回目のエッチングによる形成パターンと2回目のエッチングによる形成パターンの相違が図16(a)の平面図では微細すぎて表現しきれないので、図16(a)の破線で囲んだ円形領域の拡大平面図及び断面図を図23に改めて示すこととする。図23(b)は図23(a)の切断線D−D’に沿った断面図である。
【0143】
図23(a)に示すように、1回目のエッチングでは、ソース電極232及びドレイン電極231とそれらの下のオーミック層が同じ形状に形成され、2回目のエッチングに際しては、ソース電極231とドレイン電極232とに挟まれたチャネル領域299が、図19(a)に示す本発明のレジスト溶解リフロー処理により、図18(a)のレジストマスク227及びレジストマスク228が連結して図19(a)の溶解リフローレジストマスク233となるので、完全にレジストマスク233により覆われる。また、溶解リフローレジストマスク233は、チャネル領域299以外では、ソース電極231とドレイン電極232の幅を一様に太くした形でソース電極231、ドレイン電極232及びa−Si膜224を覆うので、2回目のエッチングによりa−Si膜のチャネル領域(アイランド層234の一部)が形成されると同時に、チャネル領域以外では、ソース電極231とドレイン電極232の幅を一様に太くした形のアイランド層234が形成される。勿論、画素電極257(及びその下のオーミック層)の下方のアイランド層も、画素電極257の幅を一様に太くした形状となる。
【0144】
尚、第6の実施形態では、図18から図19に渡る製造工程について1種類の膜厚のレジストマスクを用いる方法について説明したが、図8、9に示す第4の実施形態のレジストマスクの形成方法、図12〜14に示す第5の実施形態のレジストマスクの形成方法を本実施形態に適用してアイランド層を形成することもできることは言うまでもない。
【0145】
以上のようにして横電界型の液晶表示装置のアクティブマトリクス基板を形成することができるが、上述の図19における工程は、従来の製造方法では1PR工程を必要としていたが、本発明の製造方法により不要となる。従って、本発明の製造方法によれば、従来の製造方法が5回のPR工程を必要としていたところを4PR工程で済ますことができる。さらに、上述の図22における透明金属膜の端子電極を形成する工程を省けば、3回のPR工程で横電界型の液晶表示装置のアクティブマトリクス基板を製造できることになり、製造コスト低減効果がさらに大きくなる。
【0146】
最後に、第1透明基板201の裏面(TFTの形成されていない第1透明基板201の面を裏面と呼ぶ)には偏光板210を形成すると、横電界型の液晶表示装置のTFT基板が完成する(図16(b))。
【0147】
液晶表示装置の色表示は、図16(b)に示すように、第1透明基板201の裏面から光356を入射させてTFT基板200に対向するカラーフィルタ(以降、CFと略記する)基板300を照射することにより行われる。
【0148】
一方、CF基板300は次のようにして形成される。
【0149】
まず、ガラス等の透明絶縁材料からなる第2透明基板301及び第2透明基板301の一方の面上のブラックマトリクス311、色層313、シリコン窒化膜(SiNx)等からなる第2絶縁膜314と、第2透明基板301の他方の面上の導電膜315、偏光板316とを備え、基板の最上層の表面にオフセット印刷等による方法で配向膜343を印刷することにより形成される。
【0150】
こうして得られたTFT基板200とCF基板300の配向膜をラビング処理し、所定の方向に配向膜分子を並べ、この2枚の基板が所定の間隔を持つようにセルギャップ材を挟みこませて組み合わせ、その間隙に液晶318を封止する。
【0151】
また、TFT基板200の表面に対して実効的に横方向の電界を発生させる櫛歯状の画素電極257と共通電極342との相互間隔は、およそ7μmが設定される。
【0152】
また、偏光板210、偏光板316はおよそ0.2mmの厚さに設定される。導電膜315は、およそ50nmの厚さに設定される。第1透明基板及び第2透明基板は、およそ0.7mmの厚さに設定される。ブラックマトリクス311は、およそ1μmの厚さに設定される。色層313は、およそ1μmの厚さに設定される。第2絶縁膜314の厚さはおよそ1μmの厚さに設定される。配向膜は、およそ50nmの厚さに設定される。ゲート絶縁膜223は、およそ500nmの厚さに設定される。パッシベーション膜255は、およそ300nmの厚さに設定される。共通電極342は、およそ400nmの厚さに設定される。また、液晶318の厚さ(セルギャップ)は、セル内スペーサを適度な散布密度にて配置し、4.5μmと設定される。
【0153】
このようにして得られた液晶パネルは、ラビング方法により規定した液晶の配向方向にTFT基板200の偏光板210の透過軸を一致させ、かつ、CF基板300にはTFT基板200側と吸収軸を直交させた偏光板316を貼り合わせ、光356をTFT基板200側から照射し、画素電極257と共通電極342の間に自在に電位差を与えることで、黒表示から白表示までフルカラー表示を行うことができる。
【0154】
以上が本発明の実施形態の説明であるが、本発明は、上記の実施形態に限定されることなく、他にも種々の適用形態、或いは、上記実施形態の変形例がその中に含むものである。
【0155】
まず、本発明の第2〜6の実施形態のn+型a−Si膜のエッチングによる各実施形態のオーミックコンタクト層の形成は、本実施形態記載のソース・ドレイン電極用の金属膜のエッチング直後でなく、溶解リフローする前のレジストマスクをマスクとしてまず金属膜のみをエッチングし、その後、溶解リフローレジストマスクをマスクとして、n+型a−Si膜及びa−Si膜をエッチングしアイランド層をa−Si膜及びn+型a−Si膜の積層膜の構成とすることも可能である。この後は、溶解リフローレジストマスクの剥離後に、ドレイン電極、ソース電極をマスクとして、積層膜のうち、n+型a−Si膜のみをエッチングすることでa−Si膜からなるアイランド層を形成しても良い。この場合、先に記述の場合に比較し、溶解リフロー時のパターン段差が小さいこと、及びエッチングによる表面荒れが少ないことにより溶解リフローし易いというメリットがある。
【0156】
また、本発明の第2〜6の実施形態では、レジストマスクの溶解による溶解リフロー化が各レジストマスクを有機溶剤の蒸気中に1〜3分間曝し、レジストマスクに有機溶剤が徐々に浸透しレジストマスクの溶解を起こすようにしているが、本発明はこの方法に限定されるものではない。他の方法としては、既に本発明の第1の実施形態において記述した、薬液(すなわち、有機溶剤の溶液、アルカリ溶液、又は酸性液のうち少なくとも一つを含む溶液)による蒸気暴露、及び極希薄な(例として1/100〜1/1000)濃度の薬液(すなわち、有機溶剤の溶液、アルカリ溶液、又は酸性液のうち少なくとも一つを含む溶液)中に浸漬する方法でも可能である。但し極希薄な濃度の薬液(すなわち、有機溶剤の溶液、アルカリ溶液、又は酸性液のうち少なくとも一つを含む溶液)中への浸漬処理においては、薬液(すなわち、有機溶剤の溶液、アルカリ溶液、又は酸性液のうち少なくとも一つを含む溶液)濃度が高いと薬液(すなわち、有機溶剤の溶液、アルカリ溶液、又は酸性液のうち少なくとも一つを含む溶液)中にレジストが溶解し剥離を起こす為、溶解剥離を起こさずに、しかもレジスト中に薬液の一部が浸透するように溶液中の薬液濃度を極希薄に調整する必要がある。薬液のうち、有機溶剤の溶液として使用する有機溶剤としては、既に本発明の第1の実施形態において列記した有機溶剤すなわち(アルコール類(R−OH)、アルコキシアルコール類、エーテル類(R−O−R、Ar−O−R、Ar−O−Ar)、エステル類、ケトン類、グリコール類、アルキレングリコール類、グリコールエーテル類及び列記したそれら有機溶剤の具体例とその混合溶剤)が、使用可能である。
【0157】
なお、第3〜6の実施形態で説明したレジストマスクは、ネガ型あるいはポジ型のいずれのレジストで形成されていてもよい。
【0158】
更に、本発明で説明した方法に追加し、レジストマスクの溶解リフロー化した後に、例えば、レジストマスクのO2アッシング処理や、UVオゾン処理を行うとレジストマスクのうちの余分にリフローし広がった部分の除去によるレジストマスクの面積縮小化することで、レジストマスクの広がり大きさを再調整してから、エッチングすることで目的とするエッチングパターンの微調整も可能である。
【0159】
また、本発明で説明した方法に追加し、レジストマスクの溶解リフロー化にエッチング処理を行った後、更にもう一度レジストマスクの溶解リフロー化を行い再度エッチングを行う方法を用いれば、これによる複雑な形状のパターンニングも可能なことにも言及しておく。
【0160】
上述の第3〜6の実施形態でこのレジストマスクの溶解リフロー化を更に促進するために、第1のエッチングの工程後、この第1のエッチングによるレジストマスク表面の変質層を除去する為に、酸素プラズマ処理、すなわちO2流量300sccm、10〜200Pa、RFパワー1000Wのプラズマ中で、100秒処理を行う。或いは、UVオゾン処理、すなわち100〜200℃基板加熱しオゾンガス雰囲気中で、UV光を当てて処理する。その処理により、変質化したレジスト表面層が除去され、内部と外部の差の少ない均一な溶解リフローが起こるようになる。
【0161】
また、上記酸素プラズマ処理、およびUVオゾン処理は、レジストで覆われていない膜表面の濡れ性を改善する効果もあり、溶解したレジストが膜表面をリフローし易くなるという効果もある。この時の処理方法、条件の選択は、レジスト表面変質層の除去率、薬液リフローする膜表面の濡れ性の改善率を測定し必要に応じ使い分ける。
【0162】
また、第4の従来例(シリル化による体積膨張を利用した方法)では、体積膨張を利用して0.1〜2.0μmまでは横方向にレジストを広げても全く問題はないが、更に広げようとする約5μm程度のチャネル部の形成では、密着性の問題があるが、本発明の第3、4、5の実施形態では、密着力は、20μmでも良好であり約5μm程度のチャネル部の形成であれば問題は、全くなく第3の従来例の課題を完全に克服出来た。
【0163】
また、上述の本発明の第1〜6の実施形態で示した金属膜、ゲート電極、ソース電極、ドレイン電極、共通電極、画素電極は、具体例として、ITO膜、その他透明導電膜、インジウムスズ合金、アルミニウム(または、アルミニウムの合金)の1層構造、または、クロム(または、クロムの合金)の1層構造、または、アルミニウム(または、アルミニウムの合金)とクロム(または、クロムの合金)との2層構造、または、アルミニウム(または、アルミニウムの合金)とチタン(または、チタンの合金)との2層構造、または、アルミニウム(または、アルミニウムの合金)と窒化チタン(または、窒化チタンの合金)との2層構造、または、アルミニウム(または、アルミニウムの合金)とモリブデン(または、モリブデンの合金)との2層構造、または、クロム(または、クロムの合金)とモリブデン(または、モリブデンの合金)との2層構造、または、クロム(または、クロムの合金)とアルミニウム(または、アルミニウムの合金)とクロム(または、クロムの合金)との3層構造、または、モリブデン(または、モリブデンの合金)とアルミニウム(または、アルミニウムの合金)とモリブデン(または、モリブデンの合金)との3層構造、または、アルミニウム(または、アルミニウムの合金)とモリブデン(または、モリブデンの合金)とクロム(または、クロムの合金)との3層構造、または、アルミニウム(または、アルミニウムの合金)とモリブデン(または、モリブデンの合金)とチタン(または、チタンの合金)との3層構造、または、アルミニウム(または、アルミニウムの合金)と窒化チタン(または、窒化チタンの合金)とチタン(または、チタンの合金)との3層構造で形成した場合について、実際に試作し、本プロセスの適用上、問題なくパターンが形成されることを確認し、本パターン形成方法において、適した材料である。金属層の厚みの例としては、Cr単層の場合150nm、Cr/Alの場合100/150nm、Ti/TiN/Alの場合50/50/150nm、Ti/Al/Tiの場合50/150/50nm、TiN/Al/TiNの場合50/150/50nmである。
【0164】
また、本発明の第3、4、5の実施形態は、逆スタガード型のTFTパターンまでの形成方法であるが、本発明のパターン形成方法はこれに限らず、前記TFTパターンの形成方法のうち、画素電極の下部に色(カラーフィルタ)層、又は平坦化膜と色(カラーフィルタ)層を形成したカラーフィルタ付きTFTパターンの形成方法でも実施可能である。
【0165】
最後に、上述の本発明の第1〜6の実施形態に示すパターン形成方法は、例えばフラットディスプレイパネルの液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(EL)、フィールドエミッションディスプレイ(FED)、蛍光表示装置、プラズマディスプレイパネル(PDP)のアクティブ素子基板、または、集積回路を備えた基板の製造工程において製造方法として用いられる。
【0166】
また、上述の説明では、基板としてガラス基板を例に挙げたが、本発明が適用できる基板はこれに限らず、窒化膜基板、窒化アルミニウム基板等の絶縁基板やシリコン基板等の半導体基板にも適用できる。
【0167】
【発明の効果】
以上に説明したように、本発明のパターン形成方法では、半導体装置の製造工程の中で一度エッチングマスクに使用したレジストマスクを溶解リフロー化し、溶解リフローする前の体積を保ちつつ寸法膨張させて別のエッチングマスクに変える。このようにすることで、配線等のパターンの順テーパー化が容易になる。また、1回のフォトリソグラフィ工程を通して、被エッチング材料に2種類以上のパターンが形成できるので、製造工程を短縮することも可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を製造工程順に示す模式断面図である。
【図2】本発明の第2の実施形態を製造工程順に示す模式断面図である。
【図3】図2に続く製造工程を示す模式断面図である。
【図4】本発明の第3の実施形態の製造工程を示す模式平面図及び模式断面図である。
【図5】図4に続く製造工程を示す模式平面図及び模式断面図である。
【図6】図5に続く製造工程を示す模式平面図及び模式断面図である。
【図7】図6に続く製造工程を示す模式平面図及び模式断面図である。
【図8】本発明の第4の実施形態の製造工程を示す模式平面図及び模式断面図である。
【図9】図8に続く製造工程を示す模式平面図及び模式断面図である。
【図10】図9に続く製造工程を示す模式平面図及び模式断面図である。
【図11】図10に続く製造工程を示す模式平面図及び模式断面図である。
【図12】本発明の第5の実施形態の製造工程を示す模式平面図及び模式断面図である。
【図13】図12に続く製造工程を示す模式平面図及び模式断面図である。
【図14】図13に続く製造工程を示す模式平面図及び模式断面図である。
【図15】図14に続く製造工程を示す模式平面図及び模式断面図である。
【図16】本発明の第6の実施形態の液晶表示装置を示す模式平面図及び模式断面図である。
【図17】本発明の第6の実施形態の製造工程を示す模式断面図である。
【図18】図17に続く製造工程を示す模式断面図である。
【図19】図18に続く製造工程を示す模式断面図である。
【図20】図19に続く製造工程を示す模式断面図である。
【図21】図20に続く製造工程を示す模式断面図である。
【図22】図20に続く図21とは異なる製造工程を示す模式断面図である。
【図23】本発明の第6の実施形態の液晶表示装置を示す拡大模式平面図及び拡大模式断面図である。
【図24】本発明の実施形態に用いられる溶解リフロー装置の模式断面図である。
【図25】第1の従来例の製造工程を示す模式断面図である。
【図26】第2の従来例の製造工程を示す模式断面図である。
【図27】第3の従来例の製造工程を示す模式断面図である。
【図28】第4の従来例の製造工程を示す模式断面図である。
【図29】第5の従来例の製造工程を示す模式断面図である。
【符号の説明】
1、21、41、61、81、401、421、441 絶縁基板
2、26、102、122、146、226、402、422、446 金属膜
7、27、28、47、48、107、227、228、229、407、427、467、468、487、488 レジストマスク
11、411、431 配線
13、33、53、73、93、233、253 溶解リフローレジストマスク
15、415、435 第1の順テーパー層
16、416、436 第2の順テーパー層
22、42、62、82、222、442 ゲート電極
23、43、63、83、223、443 ゲート絶縁膜
24、44、64、84、224、444、464、484 a−Si膜
25、225、445 n+型a−Si膜
29、30、49、50、69、70、89、90、249、250、449、450 オーミックコンタクト層
31、51、71、91、151、231、451 ソース電極
32、52、72、92、152、232、452 ドレイン電極
34、54、74、94、234、254、454、474、495、496アイランド層
55、75、95、255 パッシベーション膜
56、76、96、256、276 コンタクトホール
57、77、97、257 画素電極
58、78、98 端子部電極
79、99、299 チャネル領域
67、87 厚レジストマスク
68、88 薄レジストマスク
100 残存レジストマスク
447、448 第1のレジストマスク
142、162、182、242 ゲート端子電極
200 TFT基板
201 第1透明基板
210、316 偏光板
252 ドレイン端子電極
267 ゲート端子透明電極
268 ドレイン端子透明電極
300 CF基板
311 ブラックマトリクス
313 色層
314 第2絶縁膜
315 導電膜
317 配向膜
318 液晶
322 ゲート配線
332 ドレイン配線
342 共通電極
356 光
413、493、494 熱リフローレジストマスク
432 サイドエッチング部
433、473 シリル化レジストマスク
453 第2のレジストマスク
510 ステンレスバット容器
520 有機溶剤
530 処理基板
540 重り
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pattern forming method for a semiconductor device such as a thin film transistor and a method for manufacturing a display device using the same, and more particularly to a pattern forming method using a resist reflow technique and a thin film transistor substrate for a display device using the pattern forming method. Regarding the method.
[0002]
[Prior art]
High integration of semiconductor devices has been achieved with the support of photolithography technology and dry etching technology, which are means for forming fine patterns. However, when the performance of the semiconductor device is improved in this way, the manufacturing process is advanced and the manufacturing cost is increased.
[0003]
Therefore, recently, (1) forward taper of the wiring pattern, which is one of the sophistication of the process, and (2) the whole process by integrating the pattern manufacturing process in order to greatly reduce the manufacturing cost of the semiconductor device. There has been a strong demand to reduce the number.
[0004]
In the conventional technique, the conventional wiring formation (hereinafter referred to as the first conventional example) for the forward taper and the known example wiring formation (hereinafter referred to as the second conventional example). Will be described with reference to the drawings.
[0005]
FIG. 25 is a schematic cross-sectional view in order of the manufacturing process of the wiring pattern for explaining the first conventional example.
[0006]
As shown in FIG. 25A, for example, a metal film 402 such as an aluminum alloy is formed on an insulating substrate 401 such as a glass substrate. Here, the film thickness of the metal film 402 is about 1 μm. Then, a resist mask 407 is formed in a predetermined region on the metal film 402 by a known photolithography technique.
[0007]
Next, as shown in FIG. 25B, the resist mask 407 is used as an etching mask, and the metal film 402 is subjected to the first etching, so that the first forward taper layer 415 is formed.
[0008]
Next, as shown in FIG. 25C, the entire resist mask 407 undergoes thermal reflow by being heat-treated at 150 to 200 ° C., hangs down horizontally, and becomes a thermal reflow resist mask 413.
[0009]
Next, as shown in FIG. 25D, the remaining metal film 402 is subjected to the second etching using the thermal reflow resist mask 413 as an etching mask, and the second forward taper layer 416 is formed in the lower layer. 411 is formed.
[0010]
FIG. 26 is a schematic cross-sectional view showing the manufacturing method of the second conventional example (Japanese Patent Application No. 2000-133636) in the order of the manufacturing steps.
[0011]
As shown in FIG. 26A, for example, a metal film 422 such as an aluminum alloy is formed on the insulating substrate 421. Here, the film thickness of the metal film 422 is about 1 μm. Then, a resist mask 427 is formed in a predetermined region on the metal film 422 by a known photolithography technique.
[0012]
Next, as shown in FIG. 26B, the resist mask 427 is used as an etching mask, and the first etching is performed on the metal film 422 to form the first forward tapered layer 435.
[0013]
Next, after the formation of the first forward tapered layer 435 shown in FIG. 26B, the resist mask 427 is immersed in an organosilane solution that is a silylating agent together with the insulating substrate 421. Alternatively, the resist mask 427 is exposed to organosilane vapor. In this way, the resist mask 427 is silylated.
[0014]
By this silylation treatment, the resist mask 427 expands in volume, and an expanded silylated resist mask 433 is formed as shown in FIG. Due to this silylation, the pattern width of the expanded silylated resist mask 433 becomes larger than the pattern width of the resist mask 427 indicated by a broken line in the drawing. Here, silazane or the like is used as the silylating agent.
[0015]
Next, the expanded silylated resist mask 433 is used as an etching mask, and the remaining metal film 422 is subjected to the second etching to form the wiring 431 having the second forward tapered layer 436 in the lower layer. . However, since the adhesive force of the expanded silylated resist mask 433 is weak, the lower portion of the first forward taper layer 435 is side-etched, and an irregularly shaped side-etched portion 432 is formed in the first forward taper layer 435. There was a case. In this way, the wiring 431 is formed.
[0016]
In addition, among the conventional techniques, in the case of the current overlapping wiring formation (hereinafter referred to as a third conventional example) that causes the request to be made in response to the request to shorten the manufacturing process, and A case of wiring formation (hereinafter referred to as a fourth conventional example) in which the process has been shortened in response to the request will be described with reference to the drawings.
[0017]
FIG. 27 is a schematic cross-sectional view of a part of the manufacturing process of the inverted staggered TFT for explaining the third conventional example.
[0018]
As shown in FIG. 27A, a gate electrode 442 is formed on an insulating substrate 441 made of a transparent substrate such as glass, and a gate insulating film 443, an amorphous silicon (a-Si) film 444, and an n + type amorphous silicon (n + A type a-Si) film 445 and a metal film 446 are stacked and deposited, and first resist masks 447 and 448 are formed on the metal film 446 by a known photolithography technique.
[0019]
Next, as shown in FIG. 27B, the first resist masks 447 and 448 are used as etching masks, and the metal film 446 and the n + type a-Si film 445 are dry-etched.
[0020]
In this manner, the source electrode 451 and the ohmic contact layer 449 for the source electrode, the drain electrode 452 and the ohmic contact layer 450 for the drain electrode are formed. Thereafter, the first-time formed resist masks 447 and 448 are peeled and removed.
[0021]
Next, as shown in FIG. 27C, the source electrode 451, the ohmic contact layer 449, the drain electrode 452, and the ohmic contact layer 450 are covered so that a part of the surface of the a-Si film 444 is covered. A second resist mask 453 is formed by a known photolithography technique.
[0022]
Next, the a-Si film 444 is etched using the second resist mask 453 as an etching mask, whereby an island layer 454 is formed. Then, the second resist mask 453 is peeled and removed.
[0023]
In this way, an inverted staggered TFT is formed. Although description of subsequent steps is omitted, as an example, a pixel electrode, a passivation insulating film, and the like are formed, and an active matrix TFT-LCD element is formed.
[0024]
FIG. 28 is a schematic cross-sectional view of a part of the manufacturing process of the inverted staggered TFT for explaining the fourth conventional example disclosed in Japanese Patent Laid-Open No. 2000-133636. Here, FIG. 28A is the same as FIGS. 27A and 27B described in the third conventional example.
[0025]
Next, resist masks 467 and 468 are immersed in the organosilane solution. Alternatively, it is exposed to organosilane vapor. In this way, the resist masks 467 and 468 are silylated. By this silylation treatment, the resist masks 467 and 468 are volume-expanded and merged as shown in FIG. 28B to form one expanded silylated resist mask 473. In the expansion in this case, the dimensions of the resist masks 467 and 468 indicated by broken lines in the drawing cause a volume expansion of 0.1 to 2.0 μm.
[0026]
Next, the expanded silylated resist mask 473 is used as an etching mask to perform second etching, and the a-Si film 464 is etched.
[0027]
In this way, an island layer 474 is formed as shown in FIG. Thereafter, the expanded silylated resist mask 473 is peeled and removed.
[0028]
In this way, an inverted staggered TFT is formed. Although description of subsequent steps is omitted, as an example, a pixel electrode, a passivation insulating film, and the like are formed, and an active matrix TFT-LCD element is formed.
[0029]
FIG. 29 is a schematic cross-sectional view of a part of the manufacturing process of the inverted staggered TFT for explaining the fifth conventional example disclosed in Japanese Patent Laid-Open No. 2000-131719. Here, FIG. 29A is the same as FIGS. 27A and 27B described in the third conventional example.
[0030]
Next, as in the first conventional example, the resist masks 487 and 488 are subjected to thermal reflow by heat treatment at 150 to 250 ° C., and sag laterally to form thermal reflow resist masks 493 and 494. In this case, when the distance L between the channels is 0.1 to 2.0 μm, it can be combined by taking a long processing time, but because the reflow has a high viscosity, which is a drawback of thermal reflow, the tip is FIG. 29 (b) shows that the reflowing is uneven and reflowing, the resist coalescence tends to be incomplete, and thermal reflowing exceeding 2.0 μm is almost impossible even if the processing time is greatly increased. As described above, there are cases where the thermal reflow resist masks 493 and 494 are not completely combined. Also, when the a-Si film 484 in the lower layer is etched in this state due to insufficient coalescence of the resist mask and poor adhesion with the lower layer film, as shown in FIG. The combined island layer is not formed, and the separated island layers 495 and 496 are formed, and the TFT channel portion is not normally formed.
[0031]
In this way, an inverted staggered TFT is formed. Although description of subsequent steps is omitted, as an example, an active matrix TFT-LCD element is formed by forming a pixel electrode, a passivation insulating film, etc., but the TFT element by thermal reflow of the fifth conventional example The distance L between the channels that can form the film is limited to 0.1 to 2.0 μm or less.
[0032]
[Problems to be solved by the invention]
In the case of the first conventional example of FIG. 25 for the forward taper of the wiring pattern (1) among the conventional techniques described above, in the thermal reflow by the heat treatment of the resist mask 407, the components in the resist together with the reflow. Since evaporation of the water is promoted, the volume shrinks. Further, the lateral expansion of the resist mask 407 is limited to about 0.5 to 2.0 μm, and the thermal reflow is a non-uniform reflow with a wavy tip due to the high viscosity reflow. As a result, side etching is likely to occur, and insufficiently tapered wiring, that is, the cross section of the wiring easily becomes vertical or partially reverse tapered.
[0033]
The above-described second conventional example eliminates the above-described disadvantages of the first conventional example by utilizing the volume expansion of the resist. In that respect, a great effect is obtained. However, as a result of further experiments by the inventors, if the expansion is too large, the adhesion between the expanded resist and the underlying film (film to be etched) underneath is weakened, and as a result, side etching may occur. Then found. In the experiment, we have obtained the result that there is no problem even if the resist is expanded in the lateral direction up to 0.1 to 2.0 μm using volume expansion. Then, it is necessary to consider the above-mentioned problem.
[0034]
Next, in the third prior art example of FIG. 27 for shortening the total number of processes by short-circuiting the pattern manufacturing process in order to significantly reduce the manufacturing cost of the semiconductor device (2) among the conventional techniques. In the manufacture of a staggered TFT, the source electrode 451, the ohmic contact layer 449 and drain electrode 452 for the source electrode, the ohmic contact layer 450 for the drain electrode, and the island layer 454 are formed twice for photolithography. There was a problem that a process was required.
[0035]
The above-described fourth conventional example uses the same principle as the first conventional example. In the case of the fourth conventional example, the distance between the source and drain electrodes of the TFT element portion is 0.1 to 2.0 μm. If it is possible only by the following and becomes 4 μm or more, there is a problem that it is practically difficult to combine the resist masks for the reasons described above.
[0036]
The fifth conventional example described above also uses the same principle as the second conventional example 1. In the fifth conventional example, the processing time is reduced until the distance between the channels is 0.1 to 2.0 μm. It can be merged by taking a long time, but due to the high viscosity reflow which is a drawback of thermal reflow, it becomes uneven reflow with a wavy tip, and the resist coalescence tends to be incomplete, and more than 2.0 μm Thermal reflow itself is almost impossible even if the processing time is significantly increased, and may not be completely combined. Moreover, due to insufficient coalescence of the resist mask and poor adhesion to the lower layer film, the coalesced island layer is not formed and becomes a separated island layer, and the TFT channel portion is not normally formed.
[0037]
Therefore, the distance of the channel portion where the TFT element can be formed by thermal reflow of the fifth conventional example is limited to 0.1 to 2.0 μm or less, and the TFT element is often incomplete. There's a problem.
[0038]
SUMMARY OF THE INVENTION An object of the present invention is to provide a pattern forming method capable of forming a pattern having a different pattern size, which conventionally requires 2PR, with 1PR.
[0039]
[Means for Solving the Problems]
In view of the above-described problems, the present invention allows a chemical solution that dissolves a resist organic film to permeate the resist organic film, dissolves the resist organic film with the chemical solution, and reflows (referred to as chemical solution reflow, dissolution reflow, or chemical solution reflow). It is.
[0040]
That is, in a pattern forming method, a film to be etched is formed into a desired pattern using an etching process. After a resist film is formed on the film to be etched, the resist film is patterned using a first mask, and then the first mask is formed. The film to be etched is etched using the mask, then the first mask is reflowed with a chemical solution to form a second mask, and then the etching is continued using the second mask.
[0041]
Here, one layer may be entirely etched by the first etching, and a different layer below may be etched by the second etching, or one layer may be etched halfway by the first etching and then the second etching. Etching of this layer may also be performed.
[0042]
By the above-mentioned method, the above-mentioned problem is solved. That is, in the conventional example 2, only the volume expansion of the resist is used, so that there is a problem of the adhesion force of the etching target layer in contact with the resist. In the present invention, since the reflow is used, the above-described conventional example 2 is used. This problem is also solved. Hereinafter, specific embodiments will be described with reference to the drawings.
[0043]
The pattern forming method of the present invention includes a step of forming an organic film having a predetermined pattern on an etching target film, a part of the etching target film is removed from the surface using the organic film as a mask, and the etching target film A step of forming a film into an exposed region and a covering region covered with the organic film, a step of deforming the organic film into a deformed organic film extending to the exposed region, and the deformed organic film as a mask. Etching the exposed region of the film to be etched, wherein the step of forming the deformed organic film comprises infiltrating the organic film with an organic solvent solution and dissolving the organic film. The basic configuration is that it is performed by dissolution reflow to be generated.
[0044]
The organic film is an organic film mainly composed of an organic material and an organic solvent, and an organic film mainly composed of an inorganic material and an organic solvent. The former organic material is a resist film, a resin such as acrylic, polyimide, polyacrylamide and the like, and a polymer organic material. As the latter inorganic material, siloxane or polysiloxane, polysilane, polysilene, carbosilane, silicon, inorganic glass As the organic solvent used for both, all of the organic solvent chemicals described above can be used, and among them, an organic film using an appropriate organic solvent is used.
[0045]
When the organic film is a water-soluble material, the water-soluble material is polyacrylic acid, polyvinyl acetal, polyvinyl pyrrolidone, polyvinyl alcohol, polyethylene imine, polyethylene oxide, styrene-maleic anhydride copolymer, polyvinyl amine, One of polyallylamine, oxazoline group-containing water-soluble resin, water-soluble melamine resin, water-soluble urea resin, alkyd resin, sulfonamide, a mixture of two or more of these, or a material mainly composed of these salts Or an organic film using any one of materials obtained by mixing inorganic materials with the materials described above.
[0046]
When the organic film is mainly composed of an organic material or an inorganic material that is soluble in an organic solvent, a solution of the organic solvent is used as the chemical solution, and the organic solvent and the organic material that are soluble in water, or organic When mainly composed of a solvent and an inorganic material, it is possible to cause the same treatment effect by using an aqueous solution containing at least water as a chemical solution.
[0047]
In the following, particularly when the organic film is composed of an organic material soluble in an organic solvent, a solution of the organic solvent is used as the chemical solution, and the first reflow method described above as the reflow method, that is, exposure to the chemical vapor. An example using the reflow method is shown. However, as described above, the organic film is mainly composed of an inorganic material and an organic solvent, an organic film mainly composed of a water-soluble material, and a mixture of a water-soluble material and an inorganic material. It can also be used as a material, and as the reflow method, a second reflow method, that is, a reflow method of immersing in a chemical solution can be used. The pattern forming method of the basic configuration of the present invention adopts various application forms as follows.
[0048]
First, in the step of forming the organic film, an adjacent organic film adjacent to the organic film is formed. In the step of forming the deformed organic film, the adjacent organic film becomes an adjacent deformed organic film, and the modified organic film Combines with the membrane.
[0049]
A step of removing a part of the deformed organic film between the step of forming the deformed organic film and the step of etching the exposed region of the film to be etched; The removing step is performed by performing an ashing process using oxygen or an ozone process using ultraviolet rays on the deformed organic film to reduce the area of the deformed organic film.
[0050]
The steps from the step of forming the deformed organic film to the step of etching the exposed region of the film to be etched are repeated at least once after the step of etching the exposed region of the film to be etched.
[0051]
Of the etching of the film to be etched, at least the last etching is performed by wet etching.
[0052]
The organic solvent solution contains at least one of the following organic solvents. Organic solvent (R represents an alkyl group or a substituted alkyl group, Ar represents a phenyl group or an aromatic ring other than a phenyl group):
・ Alcohols (R-OH)
・ Alkoxy alcohols
Ethers (R—O—R, Ar—O—R, Ar—O—Ar)
・ Esters
・ Ketones
・ Glycols
・ Alkylene glycols
・ Glycol ethers
In addition, the dissolution reflow is performed by exposing to the vapor of the organic solvent solution or by immersing in the organic solvent solution.
[0053]
Further, the organic film is composed of a plurality of organic films having different film thicknesses, and when the organic film is a photosensitive organic film, the plurality of organic films having different film thicknesses has an exposure amount to the photosensitive organic film. Specifically, the organic film is composed of a plurality of organic films having different film thicknesses, and the film to be etched is partially removed from the surface using the organic film as a mask. Etching the organic film between a step of forming an exposed region and a covered region covered with the organic film, and a step of deforming the organic film to form a deformed organic film extending to the exposed region. Removing a relatively thin organic film from a plurality of organic films having different film thicknesses constituting the organic film, leaving a thicker organic film than the relatively thin organic film More specifically, the organic film is masked. Removing a part of the film to be etched from the surface as a mask, forming the film to be etched into an exposed region and a covering region covered with the organic film, and deforming the organic film to the exposed region. A step of removing the altered layer on the surface of the organic film is performed during the process of forming the extended deformed organic film. Further, the step of removing the altered layer on the surface of the organic film is performed by subjecting the organic film to plasma treatment or UV ozone treatment, and the plasma treatment is performed using a plasma processing gas containing O 2 gas, a fluorine-based gas. Plasma treatment is performed using any one of a plasma processing gas including a gas and a plasma processing gas including a mixed gas of O 2 gas and a fluorine-based gas, and the plasma processing gas includes a fluorine-based gas. SF 6 , CF 4 , CHF 3 When the plasma processing gas is a plasma processing gas containing a mixed gas of O 2 gas and fluorine-based gas, SF is used. 6 / O 2 , CF 4 / O 2 , CHF 3 / O 2 Including any gas.
[0054]
A step of partially removing the film to be etched from the surface using the organic film as a mask to make the film to be etched an exposed region and a coating region covered with the organic film; and deforming the organic film. Then, a step of immersing the film to be etched and the organic film in a hydrofluoric acid solution is performed during the step of forming the deformed organic film extending to the exposed region.
[0055]
The film to be etched includes a first film and a second film in order from the bottom, the second film is removed by etching using the organic film as a mask, and the first film is removed from the deformed organic film. Etching away as a mask, the first film is a first metal film, and the second film is a second metal film made of a material different from the first metal film, or The first film is a silicon film, and the second film is an ohmic contact silicon film and a metal film containing high-concentration impurities in order from the bottom. Alternatively, the first film is a silicon film in order from the bottom. And the second film is a metal film. In the latter two cases, the silicon film constitutes a semiconductor layer of a thin film transistor, and the silicon film for the ohmic contact. The film and the metal film constitute a source electrode and a drain electrode of a thin film transistor, and when the organic film is composed of an organic film having a plurality of thicknesses, the organic film is thickly formed on the channel side of the semiconductor layer. A thin film organic film formed thin on the side of the semiconductor layer away from the channel, and after forming the source electrode and the drain electrode of the thin film transistor, the organic film is etched from the surface to Only the thick organic film is left on the source electrode and the drain electrode, and the thick organic film is deformed to form a deformed organic film.
[0056]
A photoresist film is suitable as the organic film in the pattern forming method of the present invention.
[0057]
As a material of the resist mask used here, the following organic resist is preferable. For example, as a material formed from a polymer compound, a photosensitizer, and other additives, there are a resist composed only of an organic material and a resist composed of a mixture of an organic material and an inorganic material.
[0058]
In a resist composed only of an organic material, there is polyvinyl cinnamate as an example of polyvinyl. Examples of rubber-based materials include those obtained by mixing a bisazide compound with cyclized polyisoprene or cyclized polybutadiene. An example of a novolac resin system is a mixture of a cresol novolac resin and naphthoquinonediazide-5-sulfonic acid ester. Examples of acrylic resin copolymer resins include polyacrylamide and polyamic acid. As another example, there is a resist to which bromine or iodine is added or contains a large amount.
[0059]
On the other hand, as a resist made of an organic material and an inorganic material, there is a siloxane as an example of a Si-containing resist or a resist containing polysiloxane, polysilane, polysilene, or carbosilane, and germanium is included as an example of a metal-containing resist other than Si. There is a resist.
[0060]
The resist mask may be formed of either a negative type resist or a positive type resist. As the positive type, a novolac resin-based material, for example, a mixture of cresol novolac resin and naphthoquinonediazide-5-sulfonic acid ester is suitable. As the negative type, rubber-based materials such as cyclized polyisoprene or cyclized polybutadiene mixed with a bisazide compound are suitable.
[0061]
The pattern forming method of the present invention is suitable for a method of manufacturing an active matrix substrate such as a TFT substrate constituting a display device such as a liquid crystal display device or an EL display device. That is, in a manufacturing method of a TFT substrate for a display device, a step of forming a gate electrode on the substrate, a step of sequentially forming a gate insulating film, a semiconductor layer, and a metal layer so as to cover the gate electrode, and patterning the metal layer Forming a mask for forming the source electrode and the drain electrode and reflowing the mask by dissolving the mask by infiltrating the organic solvent into the mask after patterning the metal layer, A method for manufacturing a TFT substrate is provided, which includes a step of connecting a mask located between the steps and a step of patterning a semiconductor layer using the connection mask obtained by the step of connecting the mask. Such a method for manufacturing a TFT substrate for a display device further includes a step of forming an ohmic layer between the metal layer and the semiconductor layer, and the ohmic layer is also patterned in the patterning step of the metal layer. The method for manufacturing a TFT substrate for a display device includes a step of forming an ohmic layer between the metal layer and the semiconductor layer, the ohmic layer is also patterned in the patterning step of the semiconductor layer, and a connection mask is provided. It is also characterized in that after removal, the ohmic layer is patterned using the source electrode and the drain electrode as a mask. Furthermore, in the method for manufacturing a TFT substrate for a display device, the method further includes the step of forming a common electrode on the substrate when forming the gate electrode, and the common electrode during the step of sequentially forming the gate insulating film, the semiconductor layer, and the metal layer. A gate insulating film, a semiconductor layer, and a metal layer are sequentially formed so as to cover the substrate, and a step of forming a pixel electrode located above the common electrode in a step of patterning the metal layer to form a source electrode and a drain electrode It is also characterized. Further, the present invention is also characterized in that the thickness of adjacent masks corresponding to the source electrode and the drain electrode has a thin film region that becomes thinner on the side farther than the thickness on the adjacent side. An example when the pattern forming method of the present invention is applied to a liquid crystal display device is as follows.
[0062]
According to the first method of manufacturing a liquid crystal display device of the present invention, a gate line and a gate electrode are formed on a first substrate, and then a gate insulating film covering the gate line and the gate electrode is formed on the first substrate. A step of forming a semiconductor film, an ohmic semiconductor film, and a source / drain metal film in order from the bottom on the gate insulating film; and a position above the gate electrode on the source / drain metal film. Forming a source electrode resist mask and a drain electrode resist mask, and etching and removing the source / drain metal film and the ohmic semiconductor film using the source electrode resist mask and the drain electrode resist mask as a mask. Forming a laminated pattern comprising the ohmic semiconductor film and the source / drain metal film; The source electrode resist mask and the drain electrode resist mask are reflowed in the lateral direction to connect the source electrode resist mask and the drain electrode resist mask to form a connection resist mask, and the connection resist mask is used for the stacking. A TFT substrate is formed by a manufacturing method including a step of covering at least a part of a pattern, and a step of forming a semiconductor island by etching and removing the semiconductor film using the connection resist mask as a mask. Subsequently, the first substrate is formed. A liquid crystal display device in which a second substrate facing the first substrate is disposed on the semiconductor island side to form a counter substrate, and a liquid crystal composition is filled between the TFT substrate and the counter substrate. A method of forming the connection resist mask comprises: The solution of an organic solvent to penetrate the resist mask and the drain electrode resist mask poles, characterized in that it is carried out by dissolving the reflow causing dissolution of the source electrode resist mask and the drain electrode resist mask.
[0063]
Next, according to the second method of manufacturing the liquid crystal display device of the present invention, the gate line and the gate electrode are formed on the first substrate, and then the gate line and the gate electrode are covered on the first substrate. A step of forming an insulating film; a step of depositing a semiconductor film, an ohmic semiconductor film, and a source / drain metal film in order from the bottom on the gate insulating film; and a step of forming the gate electrode on the source / drain metal film. Forming a resist mask for a source electrode and a resist mask for a drain electrode located above; and etching and removing the metal film for the source / drain using the resist mask for a source electrode and the resist mask for a drain electrode as a mask; A step of forming a metal film pattern for a source electrode and a metal film pattern for a drain electrode; The source electrode resist mask and the drain electrode resist mask are connected by reflowing the drain electrode resist mask in the lateral direction to form a connection resist mask, and the metal film pattern for the source electrode and the drain are connected by the connection resist mask. A step of covering at least a part of the electrode metal film pattern, a step of etching and removing the ohmic semiconductor film and the semiconductor film using the connection resist mask as a mask, and forming a semiconductor film stacked island; and the connection resist mask After peeling, the ohmic semiconductor film of the semiconductor film stacked island is etched away using the metal film pattern for source electrode and the metal film pattern for drain electrode as a mask, and the ohmic semiconductor film and the metal film for source / drain are From A TFT substrate is formed by a manufacturing method including a step of forming a stacked pattern and forming a semiconductor island made of the semiconductor film, and then facing the first substrate on the semiconductor island side of the first substrate. A method of manufacturing a liquid crystal display device in which a second substrate is disposed to form a counter substrate, and a liquid crystal composition is filled between the TFT substrate and the counter substrate, wherein the connection resist mask is formed Is performed by dissolution reflow in which an organic solvent solution is infiltrated into the source electrode resist mask and the drain electrode resist mask to cause dissolution of the source electrode resist mask and the drain electrode resist mask. And
[0064]
Next, in a third method of manufacturing a liquid crystal display device of the present invention, a gate line and a comb-like common electrode are formed on a first substrate, and then the gate line and the common electrode are formed on the first substrate. A step of forming a gate insulating film covering the electrode; a step of depositing a semiconductor film, an ohmic semiconductor film, and a source / drain metal film in order from the bottom on the gate insulating film; and the source / drain metal film Forming a resist mask for a source electrode and a resist mask for a drain electrode located above the gate line, and forming a resist mask for a pixel electrode so that an electrode is formed between comb-like electrodes of the common electrode And using the source electrode resist mask, the drain electrode resist mask, and the pixel electrode resist mask as a mask, A semiconductor electrode film is removed by etching to form a source electrode laminated pattern, a drain electrode laminated pattern, and a pixel electrode laminated pattern composed of the ohmic semiconductor film and the source / drain metal film, and at least the comb of the pixel electrode laminated pattern Forming the pixel electrode laminate pattern so that a tooth-like electrode is sandwiched between the comb-like electrodes of the common electrode, the source electrode resist mask, the drain electrode resist mask, and the pixel electrode resist mask And reconnecting at least the source electrode resist mask and the drain electrode resist mask to form a connection resist mask, and covering at least a part of the stacked pattern with the connection resist mask; and the connection resist The semiconductor using the mask as a mask A TFT substrate is formed by a manufacturing method including a step of forming a semiconductor island by etching away, and then, a second substrate facing the first substrate is disposed on the semiconductor island side of the first substrate. A method of manufacturing a liquid crystal display device in which a counter substrate is formed and a liquid crystal composition is filled between the TFT substrate and the counter substrate, wherein the step of forming the connection resist mask includes the step of forming a resist for the source electrode. An organic solvent solution is infiltrated into the mask and the resist mask for drain electrode, and is performed by dissolution reflow that causes dissolution of the resist mask for source electrode, the resist mask for drain electrode, and the resist mask for pixel electrode. And
[0065]
In the first, second, and third liquid crystal display device manufacturing methods according to the present invention, the step of forming the source electrode resist mask and the drain electrode resist mask is performed on the source / drain metal film. A thick resist mask is formed on the side where the resist mask for electrode and the resist mask for drain electrode face each other, and the resist mask for source electrode and the resist mask for drain electrode are formed on the side away from each other from the thick resist mask. Forming the connection resist mask is performed by dissolving and reflowing the thick resist mask and the thin resist mask, and the source electrode resist mask and the drain are formed. Channel region sandwiched between electrode resist masks The lateral spread of the connection resist mask is large in the vicinity, and the lateral spread of the connection resist mask gradually decreases as the distance from the channel region increases, thereby forming the source electrode resist mask and the drain electrode resist mask. Between the step of forming the connection resist mask and the step of forming the connection resist mask, just before the step of forming the connection resist mask, the source electrode resist mask and the drain electrode resist mask are etched to form only the thin resist mask. Removing the at least the thick resist mask to form a residual resist mask, and the step of forming the connected resist mask comprises dissolving and reflowing the residual resist mask to form a connected resist mask. Done. Further, these connection resist masks are formed in such a shape that the connection resist mask covers at least a channel region sandwiched between the source electrode resist mask and the drain electrode resist mask.
[0066]
In the first, second, and third liquid crystal display device manufacturing methods of the present invention, after the step of forming the semiconductor island, a protective insulating film that covers the stacked pattern and the semiconductor island is formed on the gate insulating film. And forming the protective insulating film and the gate insulating film on the gate line, and opening the protective insulating film on the stacked pattern to form a gate line contact hole and a source / drain contact, respectively. Forming a hole; and a gate line terminal electrode and a source / drain connection connected to the gate line and the stacked pattern through the gate line contact hole and the source / drain contact hole on the protective insulating film, respectively. The process of forming the upper electrode continues.
[0067]
In the first, second, and third liquid crystal display manufacturing methods of the present invention, the gate line, the gate metal film constituting the gate electrode, and the source / drain metal film are metal films having the following structures, respectively. One of them.
[0068]
・ ITO film
・ Indium tin alloy
・ Single layer structure of aluminum or aluminum alloy
・ Single layer structure of chromium or chromium alloy
-Two-layer structure where one layer is aluminum or aluminum alloy and the other layer is chromium or chromium alloy
-Two-layer structure where one layer is aluminum or aluminum alloy and the other layer is titanium or titanium alloy
-Two-layer structure where one layer is aluminum or aluminum alloy and the other layer is titanium nitride or titanium nitride alloy
-Two-layer structure where one layer is aluminum or aluminum alloy and the other layer is molybdenum or molybdenum alloy
-Two-layer structure where one layer is chromium or chromium alloy and the other layer is molybdenum or molybdenum alloy
・ The first and third layers are chromium or chromium alloy, and the second layer is aluminum or aluminum alloy.
・ The first and third layers are molybdenum or molybdenum alloy and the second layer is aluminum or aluminum alloy.
・ Three-layer structure of aluminum or aluminum alloy, molybdenum or molybdenum alloy, chromium or chromium alloy
・ Three-layer structure of aluminum or aluminum alloy, molybdenum or molybdenum alloy, titanium or titanium alloy
・ Three-layer structure of aluminum or aluminum alloy, titanium nitride or titanium nitride alloy, titanium or titanium alloy
[0069]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of the present invention will be described with reference to FIG. Here, the first embodiment is an embodiment that forms the basic form of the embodiment described below, and FIG. 1 is a schematic cross-sectional view showing the wiring pattern forming method of the present embodiment in the order of steps. Furthermore, in the following embodiments of the present invention, the case where the organic film is a resist film will be described. However, the present invention is not limited to this and can be the organic film.
[0070]
According to the first embodiment of the present invention, as shown in FIG. 1A, an aluminum / copper alloy metal film 2 is formed on an insulating substrate 1 as described in the prior art. . Here, the film thickness of the metal film 2 is about 1 μm. Then, a resist mask 7 is formed in a predetermined region on the metal film 2 by a known photolithography technique. Here, the base of the metal film 2 is the insulating substrate 1. This insulating substrate is a transparent substrate such as glass used for a liquid crystal display device, amorphous silicon, silicon oxide film, silicon nitride film, silicon used for a semiconductor integrated circuit. An insulating film such as an oxide film or a silicon nitride film may be used.
[0071]
Next, as shown in FIG. 1B, the resist mask 7 is used as an etching mask, and the first etching is performed on the metal film 2 to form the first forward taper layer 15. Here, the etching is performed by plasma etching using chlorine, oxygen or the like as a reaction gas, and the cross section of the formed wiring has a forward taper shape.
[0072]
Next, after the first forward tapered layer 15 is formed, the resist mask 7 is exposed to the vapor of a chemical solution (that is, containing at least one of an organic solvent solution, an alkaline solution, or an acidic solution) together with the insulating substrate 1. Alternatively, it is immersed in a very dilute chemical solution (for example, 1/100 to 1/1000).
[0073]
In the following, an example in which a solution of an organic solvent is used as the chemical solution will be shown, but an alkaline solution or an acidic solution is also possible.
[0074]
In the case of exposure of the organic solvent solution to the vapor, there is an influence of the vapor density at the time of treatment, and the organic solvent temperature and the substrate temperature are treated at room temperature (around 20 ° C). When propylene glycol monoethyl ether is used, the steam exposure treatment is 0.1 to 3 minutes. However, when propylene glycol monoethyl ether having a low vapor density or N-methyl-2-pyrrolidone is used, It may take 20 minutes. Further, when the temperature of the organic solvent and the substrate temperature are increased, the treatment time is long, and when the temperature is low, the target dissolution reflow treatment is achieved by a short-time vapor exposure treatment.
[0075]
In the latter immersion treatment in an extremely dilute concentration organic solvent solution, if the concentration of the organic solvent is high, the resist dissolves in the organic solvent solution and causes peeling. It is necessary to adjust the concentration of the organic solvent in the solution so that a part of the solvent penetrates.
[0076]
Here, in this embodiment, acetone, propylene glycol monoethyl ether, tripropylene glycol monoethyl ether, and N-methyl-2-pyrrolidone were used as the organic solvent. The organic solvent is the organic solvent shown below. As long as at least one is included, it is applicable as a modification of this embodiment, and the same thing can be said also in embodiment described below. In the following, the organic solvent is divided into an organic solvent as a superordinate concept and a subordinate concept organic solvent that embodies it. (R represents an alkyl group or a substituted alkyl group, Ar represents a phenyl group or an aromatic ring other than a phenyl group) Organic solvent:
・ Alcohols (R-OH)
・ Alkoxy alcohols
Ethers (R—O—R, Ar—O—R, Ar—O—Ar)
・ Esters
・ Ketones
・ Glycols
・ Alkylene glycols
・ Glycol ethers
Specific examples of the organic solvent:
・ CH 3 OH, C 2 H 5 OH, CH 3 (CH 2 XOH
・ Isopropyl alcohol (IPA)
・ Ethoxyethanol
・ Methoxy alcohol
・ Long chain alkyl ester
・ Monoethanolamine (MEA)
·acetone
・ Acetylacetone
・ Dioxane
·Ethyl acetate
・ Butyl acetate
·toluene
・ Methyl ethyl ketone (MEK)
・ Diethyl ketone
・ Dimethyl sulfoxide (DMSO)
・ Methyl isobutyl ketone (MIBK)
・ Butyl carbitol
・ N-Butyl acetate (nBA)
・ Gamma-butyrolactone
・ Ethyl cellosolve acetate (ECA)
・ Ethyl lactate
・ Ethyl pyruvate
・ 2-Heptanone (MAK)
・ 3-methoxybutyl acetate
·ethylene glycol
·Propylene glycol
・ Butylene glycol
・ Ethylene glycol monoethyl ether
・ Diethylene glycol monoethyl ether
・ Ethylene glycol monoethyl ether acetate
・ Ethylene glycol monomethyl ether
・ Ethylene glycol monomethyl ether acetate
・ Ethylene glycol mono-n-butyl ether
・ Polyethylene glycol
・ Polyprolene glycol
・ Polybutylene glycol
・ Polyethylene glycol monoethyl ether
・ Polydiethylene glycol monoethyl ether
・ Polyethylene glycol monoethyl ether acetate
・ Polyethylene glycol monomethyl ether
・ Polyethylene glycol monomethyl ether acetate
・ Polyethylene glycol mono-n-butyl ether
・ Methyl-3-methoxypropionate (MMP)
・ Propylene glycol monomethyl ether (PGME)
・ Propylene glycol monomethyl ether acetate (PGMEA)
・ Propylene glycol monopropyl ether (PGP)
・ Propylene glycol monoethyl ether (PGEE)
・ Ethyl-3-ethoxypropionate (FEP)
・ Dipropylene glycol monoethyl ether
・ Tripropylene glycol monoethyl ether
・ Polypropylene glycol monoethyl ether
・ Propylene glycol monomethyl ether propionate
・ Methyl 3-methoxypropionate
・ Ethyl 3-ethoxypropionate
・ N-methyl-2-pyrrolidone (NMP)
As a process for subsequent chemical solution reflow, a method in which it is mainly exposed to the vapor of an organic solvent solution will be described.
[0077]
As a specific example of this treatment method, as shown in FIG. 24, an organic solvent 520 such as N-methyl-2-pyrrolidone is put in a depth of 5 to 15 mm in a stainless bat container 510 having a depth of 20 mm, and the treatment surface is set. It is turned over and placed on the bat container 510, and a weight 540 is placed on the substrate 530 in order to seal the vapor atmosphere of the organic solvent 520 in the space between the stainless bat container 510 and the substrate 530. The temperature of the substrate 530 and the organic solvent 520 is kept at room temperature (around 20 ° C.). In this way, the treatment substrate 530 is exposed to the vapor of the organic solvent, and the vapor exposure treatment is performed. Here, when acetone or propylene glycol monoethyl ether having a high vapor density is used, the vapor exposure treatment is performed for 0.1 to 3 minutes, but tripropylene glycol monoethyl ether having a low vapor density or N-methyl-2-pyrrolidone is used. When using, a process of 5 to 20 minutes is performed.
[0078]
In the state where the above-described chemical solution, that is, the organic solvent solution is permeating into the resist, the resist is dissolved and reflow occurs (chemical solution reflow). Depending on the type, the organic solvent in the resist evaporated and the resist hardened. Moreover, since the chemical solution penetrated during dissolution, the resist was in an expanded state, but it was also found that the volume returned to the original state after the chemical solution evaporated. The resist is reflowed by this chemical reflow, and the resist spreads in the lateral direction as shown in FIG. Since this chemical solution reflow has a lower resist viscosity at the time of reflow compared to the above-described thermal reflow, the present invention completely covers the first forward taper layer 15 as shown in FIG. Reflow is performed so as to cover part of the surface of the metal film 2 as an etching film. On the other hand, thermal reflow tends to result in the structure shown in FIG. Also, this chemical reflow is about 10 μm at 20 ° C. for 3 minutes in a vapor of an organic solvent solution such as acetone or propylene glycol monoethyl ether having a high vapor density. Was able to reflow laterally. In this case, when the temperature of the organic solvent and the substrate temperature are high, the processing time is long, and when the temperature is low, the target dissolution reflow distance can be achieved in a short time.
[0079]
Here, after the chemical solution reflow, a heat treatment at 100 to 200 ° C. may be performed for 5 to 60 minutes after the chemical solution reflow treatment and before the etching treatment for the purpose of promoting the adhesion with the lower layer film.
[0080]
Next, the dissolved reflow resist mask 13 is used as an etching mask, and the remaining metal film 2 is subjected to the second etching to form the second forward taper layer 16. Also in this case, it is performed by plasma etching using chlorine, oxygen or the like as a reaction gas. The wiring 11 to be formed is partially stepped in cross section, but generally has a forward taper shape.
[0081]
In the first embodiment, the case where the metal film 2 is etched by the first etching and the second etching has been described. The present invention is not limited to such a method.
[0082]
Here, the material to be etched is not composed of one type of metal film, but is composed of two or more types of materials to be etched, and the upper layer of the material to be etched is etched with a resist mask, and dissolved reflow The underlying material to be etched may be etched with a resist mask. In this case, two types of patterns are formed by one photolithography process.
[0083]
In order to promote dissolution and reflow of the resist mask, after the first etching step, oxygen plasma treatment, that is, an O2 flow rate of 300 sccm, 100 Pa, RF, is used to remove the altered layer on the resist mask surface by the first etching. Processing is performed for 120 seconds in a plasma of power 1000 W. Alternatively, UV ozone treatment, that is, processing may be performed by heating the substrate at 100 to 200 ° C. and applying UV light in an ozone gas atmosphere. By this treatment, the altered resist surface layer is removed, and uniform dissolution reflow with little difference between the inside and the outside occurs.
[0084]
Among the conventional techniques, in the first conventional example (thermal reflow by heating), the volume shrinkage due to evaporation of the solvent due to heating becomes a negative factor in the spread of the planar dimensions during reflow, and the viscosity during reflow is heated. Since it is also related to the temperature, it is necessary to raise the heating temperature in order to reduce the viscosity and increase the spread, which is also a factor of volume shrinkage. For this reason, the first conventional example is disadvantageous in that it requires a certain amount of heating and is accompanied by volume shrinkage of the resist as compared with the method of the present invention that realizes forward taper by increasing the planar dimension of the resist. Met.
[0085]
On the other hand, in the first embodiment of the present invention, since it is a dissolution reflow by infiltrating a solvent or the like into the resist mask, it does not involve volume shrinkage, hardly requires heating, and has a large viscosity. Since the reduction can be reduced, the planar dimension of the resist mask can be increased by a simple method and with good adhesion before the second etching, so that a wiring with a forward taper structure can be easily formed. As a result, the problem of Conventional Example 1 was completely overcome.
[0086]
Next, a second embodiment of the present invention will be described with reference to FIGS. Here, FIG. 2 and FIG. 3 are schematic cross-sectional views of a part of the manufacturing process of the staggered TFT of the present invention.
[0087]
As shown in FIG. 2A, as in the third conventional example, a gate electrode 22 is formed on an insulating substrate 21 made of a transparent substrate such as glass, and a gate insulating film 23 having a thickness of 350 nm and a thickness of 200 nm are formed. The a-Si film 24, the n + type a-Si film 25 having a thickness of 50 nm, and the metal film 26 such as a Cr / Al alloy having a thickness of 250 nm are laminated and deposited.
[0088]
Next, resist masks 27 and 28 are formed on the metal film 26 by a known photolithography technique. These resist masks 27 and 28 are used as a first etching mask, and the metal film 26 and the n + -type a-Si film 25 are dry-etched.
[0089]
In this way, as shown in FIG. 2B, the ohmic contact layer 29 for the source electrode, the source electrode 31, the ohmic contact layer 30 for the drain electrode, and the drain electrode 32 are formed.
[0090]
Next, as described in the first embodiment, the resist masks 27 and 28 are exposed to the organic substrate vapor made of acetone together with the insulating substrate 21 for 1 to 3 minutes. In this manner, acetone gradually permeates the resist masks 27 and 28 to cause dissolution of the resist mask and reflow (hereinafter, referred to as chemical solution dissolution reflow, dissolution reflow, or chemical solution reflow). The resist masks 27 and 28 are expanded by the process of dissolving and reflowing the resist mask. As shown in FIG. 2C, the resist masks 27 and 28 are dissolved and reflowed so that the adjacent portions are united and integrated. The resulting dissolved reflow resist mask 33 is obtained.
[0091]
Since the dissolution reflow process has a low viscosity, the dissolution reflow resist mask 33 completely covers the ohmic contact layer 29, the source electrode 31, the ohmic contact layer 30, and the drain electrode 32 formed by the first etching, and further lower layers. Reflow is performed so as to cover part of the surface of the a-Si film 24. Incidentally, it has been confirmed that this dissolution reflow can be expanded to a maximum of 20 μm depending on the processing conditions.
[0092]
Here, in order to promote dissolution and reflow of the resist mask, after the first etching step, oxygen plasma treatment, that is, O plasma treatment is performed to remove the altered layer on the resist mask surface by the first etching. 2 In some cases, treatment is performed for 120 seconds in plasma with a flow rate of 300 sccm, 100 Pa, and RF power of 1000 W, or UV ozone treatment, that is, treatment is performed by applying UV light in an ozone gas atmosphere by heating the substrate at 100 to 200 ° C. is there. By this treatment, the altered resist surface layer is removed, and uniform dissolution reflow with little difference between the inside and the outside occurs.
[0093]
The oxygen plasma treatment and UV ozone treatment also have the effect of improving the wettability of the film surface not covered with the resist, and the dissolved resist can easily reflow the film surface.
[0094]
Further, for the purpose of improving only the wettability with respect to the substrate (here, a-Si film, metal film) before the chemical solution reflow treatment, (1) the substrate is immersed in a hydrofluoric acid solution. (2) Plasma (O 2 Fluorine gas (SF 6 , CF 4 , CHF 3 Etc.) or fluorine gas and oxygen (SF) 6 / O 2 , CF 4 / O 2 , CHF 3 / O 2 Etc.))). (3) A method of improving the wettability by smoothing the surface of the film before chemical reflow or making it hydrophilic by performing etching of the upper layer film only by wet etching instead of dry etching.
[0095]
The pretreatment method and conditions selected before this chemical solution reflow treatment are selected according to need by measuring the removal rate of the resist surface altered layer and the wettability improvement rate of the film surface subjected to chemical solution reflow.
[0096]
Next, the dissolved reflow resist mask 33 is used as an etching mask, and the a-Si film 24 is subjected to second etching. In this way, the island layer 34 is formed as shown in FIG. Then, the dissolved reflow resist mask 33 is removed, and an inverted staggered TFT is formed in a predetermined region on the insulating substrate 21 as shown in FIG. Although description of subsequent steps is omitted, as an example, a pixel electrode, a passivation insulating film, an alignment film, and the like are formed to complete a TFT substrate, and then a second insulating substrate facing the insulating substrate 21 is prepared. In the case where a counter substrate is completed by forming a color filter, a black matrix, a transparent electrode, a passivation film, an alignment film, and the like thereon to manufacture a vertical electric field type liquid crystal display device, a TFT substrate and The liquid crystal display device is completed when the counter substrate is bonded and the liquid crystal composition is filled between the TFT substrate and the counter substrate after maintaining a predetermined interval with a spacer.
[0097]
In any of the embodiments described below, in the case of manufacturing a vertical electric field type liquid crystal display device, the above-described manufacturing process is continued after the illustrated manufacturing process.
[0098]
Of the conventional techniques, the third conventional example requires two photolithography steps, but in the second embodiment of the present invention, this is reduced to one time. In this way, the manufacturing process of the staggered TFT is greatly reduced, and the manufacturing cost is reduced. As a result, the problem of the third conventional example was completely overcome.
[0099]
In the second embodiment, the reflow for dimensional expansion due to dissolution of the resist mask is performed by exposing the resist masks 27 and 28 to vapor of an organic solvent made of acetone for 1 to 3 minutes. Acetone is gradually permeated to cause dissolution of the resist mask, but the present invention is not limited to this method. As another method, the method described above in the first embodiment of the present invention, which is dipped in an extremely dilute (for example, 1/100 to 1/1000) concentration organic solvent solution, is also possible. However, in the immersion treatment in an extremely dilute organic solvent solution, if the organic solvent concentration is high, the resist dissolves and peels in the organic solvent solution. It is necessary to adjust the concentration of the organic solvent in the solution to be extremely dilute so that a part of the water penetrates. As the organic solvent to be used, the organic solvents already listed in the first embodiment of the present invention, namely (alcohols (R—OH), alkoxy alcohols, ethers (R—O—R, Ar—O—R, Ar-O-Ar), esters, ketones, glycols, alkylene glycols, glycol ethers and specific examples of these organic solvents and mixed solvents thereof can be used.
[0100]
As a resist mask material suitable for acetone described in the first and second embodiments, the following organic resist is preferable. For example, as a material formed from a polymer compound, a photosensitizer, and other additives, there are a resist composed only of an organic material and a resist composed of a mixture of an organic material and an inorganic material. In a resist composed only of an organic material, there is polyvinyl cinnamate as an example of polyvinyl. Examples of rubber-based materials include those obtained by mixing a bisazide compound with cyclized polyisoprene or cyclized polybutadiene. An example of a novolac resin system is a mixture of a cresol novolac resin and naphthoquinonediazide-5-sulfonic acid ester. Examples of acrylic resin copolymer resins include polyacrylamide and polyamic acid. As another example, there is a resist to which bromine or iodine is added or contains a large amount. On the other hand, as a resist made of an organic material and an inorganic material, there is a siloxane as an example of a Si-containing resist or a resist containing polysiloxane, polysilane, polysilene, or carbosilane, and germanium is included as an example of a metal-containing resist other than Si. There is a resist. Further, the resist mask described in the first and second embodiments may be formed of either a negative type resist or a positive type resist. As the positive type, a novolac resin-based material, for example, a mixture of cresol novolac resin and naphthoquinonediazide-5-sulfonic acid ester is suitable. As the negative type, rubber-based materials such as cyclized polyisoprene or cyclized polybutadiene mixed with a bisazide compound are suitable.
[0101]
Further, in addition to the method described in the present invention, the resist mask is dissolved and reflowed. 2 Etching after re-adjusting the resist mask spread size by reducing the area of the resist mask by removing the extra reflowed and spread portion of the resist mask when ashing or UV ozone treatment is performed In addition, it is added that the target etching pattern can be finely adjusted.
[0102]
Further, in addition to the method described in the present invention, after performing the etching process after the resist mask is dissolved and reflowed, unless the resist mask film thickness is impaired, the resist mask is again dissolved and reflowed. It should also be mentioned that if a method in which etching is performed and etching is performed again is used, patterning of a complicated shape is possible.
[0103]
Further, as described in the present invention, the pattern expansion by combining the resist mask with the dimensional expansion by dissolving and reflowing, the dimensional reduction by, for example, O2 ashing of the resist mask and the etching process several times or more is also possible. It should also be mentioned that this is possible and can be used to pattern complex shapes.
[0104]
Next, the basic embodiment of the present invention described above will be described more specifically in the third embodiment and thereafter. 4-7 is a figure which shows the manufacturing method of 3rd Embodiment in order of a manufacturing process, (a) is a schematic plan view which shows the mode of TFT vicinity in each figure, (b) is ( It is a schematic cross section along the cutting line AA ′ in a). In addition, in (a), the terminal portion from which the gate electrode is led out is also shown. This is because the terminal structure from which the gate electrode is led out is the terminal portion from which the drain electrode is led out. Because it is different. The terminal portion from which the drain electrode is derived is the same as the pixel electrode structure shown in FIG. The structure of the terminal portion is the same as in the third embodiment in the fourth and fifth embodiments.
[0105]
FIGS. 4B and 5B showing the manufacturing method of the third embodiment are the same as FIGS. 2A and 2B of the second embodiment of the present invention, respectively. Detailed description is omitted.
[0106]
As in the second embodiment, as shown in FIG. 4A, the gate electrode 42 (derived to the gate terminal electrode 142), the gate insulating film 43, and the a-layer that becomes the island layer are formed on the insulating substrate 41. Si film 44, ohmic contact layers 49 and 50 made of n + type a-Si film, source electrode 51 and drain electrode 52 are formed using resist masks 47 and 48 as masks.
[0107]
Next, as shown in FIG. 5B, a dissolved reflow resist mask 53 formed by dissolution and reflow is formed, and when the a-Si film 44 is etched using the mask, the island layer made of the a-Si film 44 is formed. 54 is formed. Thereafter, the dissolved reflow resist mask 53 is peeled and removed. As the stripping solution, a wet stripping process is performed using a stripping solution obtained by mixing DMSO (dimethyl sulfoxide) and monoethanolamine. After that, O 2 Process in plasma or UV ozone.
[0108]
Next, as shown in FIG. 6B, after forming a passivation film 55, a photolithography process and SF 6 / He gas = 50/150 sccm, 10 Pa, 1000 W, contact hole 56 is formed on source electrode 51 by dry etching treatment for 250 seconds. At this time, since the gate insulating film 43 and the passivation film 55 are covered on the gate terminal electrode 142, the contact hole 56 of the gate terminal electrode 142 is formed so as to penetrate them.
[0109]
Finally, as shown in FIG. 7B, after forming a transparent metal film made of ITO or the like, the pixel electrode 57 and the terminal portion electrode 58 are formed by a photolithography process and a ferric chloride etching solution. Thereby, a thin film transistor array for liquid crystal display and a pixel electrode are formed.
[0110]
In the present embodiment, as shown in the schematic plan view of FIG. 5A, the dissolved reflow resist mask 53 completely covers the source electrode 51 and the drain electrode 52 with a certain predetermined margin, and The TFT channel region 59 sandwiched between the source electrode 51 and the drain electrode 52 is reflowed laterally so as to completely cover, and the island layer 54 is patterned in accordance with the pattern of the dissolved reflow resist mask 53. I understand.
[0111]
Next, the manufacturing method of the 4th Embodiment of this invention is demonstrated with reference to FIGS. In each figure, (a) is a schematic plan view showing a state in the vicinity of the TFT, and (b) is a schematic cross-sectional view along a cutting line AA ′ in (a). This embodiment has the same basic structure and process as the third embodiment.
[0112]
The difference between this embodiment and the third embodiment will be described. As shown in FIG. 8B, the resist mask is made of a resist mask 67 having a normal film thickness (about 3 μm) and a thin film thickness (about 0.1 mm). 2 to 0.7 μm) of thin resist mask 68.
[0113]
As shown in FIG. 8A, the thick resist mask 67 is formed by increasing only the thickness of the resist mask on the source electrode 71 and the drain electrode 72 and located on the channel region 79 side. The thin resist mask 68 is formed by reducing the thickness of the resist mask at a portion away from the channel region 79.
[0114]
As a method for controlling the partial film thickness of the resist mask, (1) a light-shielding portion and a semi-light-shielding portion controlled to at least two or more transmitted light amounts are formed in a mask pattern of a reticle used in an exposure process. (2) Two or more types of reticle masks are used in the exposure process, and the exposure amount is changed at least in two or more steps. An example is a method in which the resist mask is formed by exposure.
[0115]
Based on the resist mask formed in this manner, first etching is performed to form ohmic contact layers 69 and 70, a source electrode 71, and a drain electrode 72.
[0116]
Next, as shown in FIG. 9B, when the thick resist mask 67 and the thin resist mask 68 are exposed to the vapor of an organic solvent together with the insulating substrate 61 for 1 to 3 minutes, the thick resist mask 67 and the thin resist mask 68 are exposed. Acetone gradually permeates 68, causing the resist mask to dissolve and reflow. By this resist reflow process, the areas of the thick resist mask 67 and the thin resist mask 68 are expanded as shown in FIG.
[0117]
In this case, however, the thick resist mask 67 of the dissolved reflow resist mask 73 has a large area and spreads in the horizontal direction around the channel region 79, and the thin resist mask 68 of the dissolved reflow resist mask 73. Is smaller in area than the thick resist mask 67.
[0118]
Next, when the second etching is performed on the a-Si film 64 using the dissolved reflow resist mask 73 as a mask, as shown in FIG. 9B, the island layer patterned broadly around the channel region 79 is formed. 74 is formed.
[0119]
In this case, by using the dissolved reflow resist mask 73, as shown in FIG. 10A, the size of the island layer 74 is large in the vicinity of the channel region 79, and the source electrode 71 and the drain separated from the channel region 79 are formed. The area around the electrode 72 is controlled to be small, and this is a point different from the third embodiment. This is because the resist layer 67, 68 for forming the source and drain electrodes is used to form a wide island layer in the vicinity of the TFT channel region so that the semiconductor active layer is formed with sufficient margin as the TFT. The island layer in the region away from the layer is intended to be formed with a width close to the width of the source electrode 71 and the drain electrode 72 in order to reduce the parasitic capacitance with the gate electrode (gate wiring) wired under the layer. is there. Thereby, compared to the third embodiment, there is an advantage that an extra island layer is not formed around the source wiring and the drain wiring.
[0120]
In the subsequent process, the dissolved reflow resist mask 73 is peeled off and removed, as in the third embodiment, as shown in FIGS. 10B and 11B, the passivation film 75, the contact hole 76, the pixel. By forming the electrode 77 and the terminal part electrode 78, a thin film transistor array for liquid crystal display and a pixel electrode are obtained.
[0121]
Next, the manufacturing method of the 5th Embodiment of this invention is demonstrated with reference to FIGS. In each figure, (a) is a schematic plan view showing a state in the vicinity of the TFT, and (b) is a schematic cross-sectional view along a cutting line AA ′ in (a). This embodiment has the same basic structure and process as the fourth embodiment.
[0122]
The difference between this embodiment and the fourth embodiment will be described. As shown in FIG. 12B, when forming a resist mask, the resist mask is a thick resist mask 87 having a normal film thickness (about 3 μm). And a thin resist mask 88 having a thin film thickness (about 0.2 to 0.7 μm).
[0123]
This is because a thick resist mask 87 is formed by thickening only the thickness of the resist mask located on the channel region 99 side above the source electrode 91 and the drain electrode 92, and the resist mask at a portion away from the channel region 99. A thin resist mask 88 is formed by reducing the thickness of the film. The first etching is performed based on the resist mask formed in this way, and ohmic contact layers 89 and 90, a source electrode 91, and a drain electrode 92 are formed.
[0124]
This embodiment is different from the fourth embodiment in that after this first etching, ashing is performed in an O 2 plasma atmosphere, and a thin resist mask 88 (thickness of about 0.2 to 0. 7 μm) is completely removed. As a result, as shown in FIG. 13B, only the thick resist mask 87 of the resist mask remains as the remaining resist mask 100.
[0125]
Next, when the remaining resist mask 100 in which only a part of the thick resist mask 87 remains is exposed to the vapor of the organic solvent for 1 to 3 minutes together with the insulating substrate 81, the organic solvent gradually permeates into the remaining resist mask 100, and the remaining resist mask 100 is exposed. The mask 100 is dissolved and reflowed (hereinafter referred to as dissolution reflow). By the process of dissolving and reflowing the remaining resist mask 100, as shown in FIG. 14B, the area of the remaining resist mask 100 is expanded to form a dissolved reflow resist mask 93.
[0126]
However, in this case, as shown in FIG. 13A, the remaining resist mask 100 is formed only on the channel region 99 side above the source electrode 91 and the drain electrode 92, and the two remaining resist masks 100 are dissolved by reflow. As shown in FIG. 14A, the combined reflow resist mask 93 is formed, and only the vicinity of the channel region 99 in the a-Si film 84 is covered. Here, the source electrode 91 and the drain electrode 92 located away from the channel region 99 are not covered with the dissolved reflow resist mask 93.
[0127]
Next, as shown in FIG. 14B, the island layer 94 is formed by performing second etching on the a-Si film 84 using the dissolved reflow resist mask 93 as a mask. In this case, as shown in FIG. 14A, by using the dissolved reflow resist mask 93, the island layer 94 is formed so as to be greatly expanded in the vicinity of the channel region 99, and in a region away from the channel region 99. The source electrode 91 and the drain electrode 92 serve as an etching mask instead of the resist, and the source electrode 91 and the drain electrode 92 (in addition to the two, are connected to the source electrode 91 and the drain electrode 92). The a-Si film 84 is etched in a self-aligned pattern (including the wiring), so that the island layer 94 is not excessively spread in a region away from the channel region 99 as compared with the fourth embodiment. Can be formed. This point is different from the fourth embodiment. In this embodiment, the island layers are formed in different shapes in the vicinity of the channel region of the TFT and in regions other than the vicinity of the channel by using the resist masks 88 and 87 for forming the source and drain electrodes. This is an object, and as described in the fourth embodiment, in particular, the parasitic capacitance between the island layer 94 and the gate wiring wired thereunder can be further reduced as compared with the fourth embodiment. There is.
[0128]
In the process following the formation of the island layer 94, the dissolved reflow resist mask 93 is peeled off and removed, as in the third embodiment, as shown in FIGS. 15A and 15B, a passivation film 95, a contact hole 96, a pixel. The electrode 97 and the terminal part electrode 98 are formed, and the thin-film transistor array for liquid crystal displays and a pixel electrode are obtained.
[0129]
Next, an example in which the present invention is applied to a horizontal electric field type liquid crystal display device is shown in FIGS. FIG. 16 shows the state of the TFT substrate for a display cell for one pixel. FIG. 16 (a) is a plan view when the TFT substrate is viewed from its upper surface, and FIG. A TFT substrate, a liquid crystal, and a CF substrate (referred to as a color filter substrate facing the TFT substrate, hereinafter referred to as a CF substrate) are cut along a plane orthogonal to the TFT substrate through the cutting line CC ′ in FIG. It is sectional drawing when doing. FIGS. 17 to 22 are manufacturing process cross-sectional views illustrating the manufacturing method of the TFT substrate of the horizontal electric field type liquid crystal display device in the order of processes, in which (a) is a section line CC in FIG. 16 (a). (B) and (c) are not shown in FIG. 16 (a), but are respectively a gate terminal as an external extraction terminal of the gate wiring and an external extraction terminal of the drain wiring. It is sectional drawing of a drain terminal.
[0130]
The operation of the horizontal electric field type liquid crystal display device will be briefly described with reference to FIG.
[0131]
On the insulating first transparent substrate 201 such as a glass substrate, first, a gate wiring 322 that also serves as the gate electrode 222 is wired in parallel on the substrate, and a common electrode 342 is also formed at the same time. The common electrode 342 is formed in a comb-like shape, and generates an electric field in a pair with a comb-like pixel electrode formed in a later step. A gate insulating film 223 is formed on the gate line 322 and the common electrode 342, and a drain wiring 332 is formed on the gate insulating film 223 so as to intersect the gate wiring 322. The drain wiring 332 also serves as the drain electrode 232, and simultaneously with the formation of the drain wiring 332, the source electrode 231 and a comb-like pixel electrode 257 that is an extension line thereof are formed. A passivation film 255 is formed so as to cover the drain wiring 332, the source electrode 231, and the pixel electrode 257. The gate wiring 322 and the drain wiring 332 have an insulating film opened on the substrate end portion for connection to the outside. Although not shown in FIG. 16, a contact hole is formed, and an electrical signal is applied to the gate wiring 322 and the drain wiring 332 from the outside through the contact hole.
[0132]
As shown in FIG. 16A, the pixel electrode 257 forms electrodes parallel to each other together with the common electrode 342 formed below, and a voltage is applied between them to thereby form the surface of the first transparent substrate 201. An electric field that is substantially parallel to the first transparent substrate 201 is generated, and the direction of the liquid crystal 318 to be filled between the first transparent substrate 201 and the opposite substrate is controlled.
[0133]
Next, a manufacturing method of the horizontal electric field type liquid crystal display device of the sixth embodiment will be described with reference to FIGS.
[0134]
First, the gate electrode 222 made of Cr or the like is formed on the first transparent substrate 201. At the same time, the common electrode 342 and the gate terminal electrode 242 are formed on other regions of the first transparent substrate 201 (FIG. 17). ... 1st PR process).
[0135]
Next, a silicon oxide film and a silicon nitride film (SiNx) are sequentially deposited on the entire surface of the first transparent substrate 201 to form a gate insulating film 223, followed by an a-Si film 224, an n + type a-Si film 225, and a source. A metal film 226 for drain is sequentially deposited, and resist masks 227, 228, and 229 are formed on the metal film 226. Using the resist masks 227, 228, and 229 as masks, the metal film 226 and the n + -type a-Si film 225 are patterned into the same pattern (FIG. 18... Second PR step). At this time, as shown in FIG. 16A, the resist mask 227 also serves as a mask for a comb-like pixel electrode at the center of the pixel, and the pixel electrode 257 and an ohmic contact layer (not shown). ) Is formed.
[0136]
Next, the resist masks 227, 228, and 229 are exposed to an organic solvent vapor made of acetone together with the first transparent substrate 201 for 1 to 3 minutes. In this way, acetone gradually permeates the resist masks 227, 228, and 229, causing the resist mask to dissolve and reflow. The resist mask 227, 228, and 229 are expanded by the process of dissolving and reflowing the resist mask. As shown in FIG. 19A, the resist masks 227 and 228 are melted and reflowed so that the adjacent portions are combined. An integrated dissolved reflow resist mask 233 is formed, and the resist mask 229 is increased in area by dissolution and reflow processing to become a dissolved reflow resist mask 253.
[0137]
Since the dissolution reflow process has a low viscosity, the dissolution reflow resist mask 233 completely covers the ohmic contact layer 249, the source electrode 231, the ohmic layer 250, and the drain electrode 232 formed by the first etching, and further, Reflow is performed so as to cover part of the surface of the a-Si film 224. In addition, at the drain terminal, the resist mask 229 spreads to form a dissolved reflow resist mask 253 by the dissolution reflow process, and completely covers the drain terminal electrode 252 and the ohmic contact layer formed by the first etching. It has been confirmed that this dissolution reflow can be expanded up to a maximum of 20 μm depending on processing conditions.
[0138]
Here, in order to promote dissolution and reflow of the resist mask, after the first etching step, oxygen plasma treatment for removing the altered layer on the resist mask surface by the first etching is performed according to the method described above. It is also possible. Furthermore, the treatment for improving only the wettability with respect to the substrate before the chemical solution reflow treatment can be performed according to the method already described.
[0139]
Next, the dissolved reflow resist masks 233 and 253 are used as etching masks, and second etching is performed on the a-Si film 224. In this way, island layers 234 and 254 are formed (FIG. 19).
[0140]
Next, the dissolved reflow resist masks 233 and 253 are removed, and after forming a passivation film 255, gate terminals and drains are formed by a photolithography step and dry etching treatment of SF6 / He gas = 50/150 sccm, 10 Pa, 1000 W, 250 seconds. Contact holes 256 and 276 are formed in the terminals, respectively. Here, in the gate terminal, the contact hole 256 penetrates the gate insulating film 223 and the passivation film 255, and in the drain terminal, the contact hole 276 penetrates only the passivation film 255 (FIG. 20... Third PR process). ).
[0141]
Next, the surface of the display portion excluding the terminal region is covered with an alignment film 317 (FIG. 21). Alternatively, as another form, after forming a transparent metal film made of ITO or the like so as to cover the contact holes 256 and 276, the gate terminal transparent electrode 267 and the drain terminal are transparent by a photolithography process and a ferric chloride etching solution. An electrode 268 is formed, the wiring lead-out resistance in the terminal portion is lowered, and the surface of the display portion excluding the terminal region is covered with an alignment film 317 (FIG. 22... 4th PR process).
[0142]
Here, the feature of the present invention is that two different mask patterns are formed in one PR and etching is performed twice using the respective masks. The pattern formed by the first etching and the second etching are performed. Since the difference in the formation pattern due to the above is too fine to be expressed in the plan view of FIG. 16A, an enlarged plan view and a sectional view of the circular area surrounded by the broken line of FIG. 16A are shown again in FIG. And FIG. 23B is a cross-sectional view taken along a cutting line DD ′ in FIG.
[0143]
As shown in FIG. 23A, in the first etching, the source electrode 232 and the drain electrode 231 and the ohmic layer thereunder are formed in the same shape, and in the second etching, the source electrode 231 and the drain electrode 231 are formed. The channel region 299 sandwiched between the 232 and the resist mask 227 and the resist mask 228 of FIG. 18A are connected by the resist dissolution reflow process of the present invention shown in FIG. Since it becomes the dissolved reflow resist mask 233, it is completely covered with the resist mask 233. In addition, the dissolved reflow resist mask 233 covers the source electrode 231, the drain electrode 232, and the a-Si film 224 with the widths of the source electrode 231 and the drain electrode 232 being uniformly increased except for the channel region 299. The channel region of the a-Si film (a part of the island layer 234) is formed by the second etching, and at the same time, the island layer having a shape in which the widths of the source electrode 231 and the drain electrode 232 are uniformly thickened outside the channel region. 234 is formed. Of course, the island layer below the pixel electrode 257 (and the ohmic layer below the pixel electrode 257) also has a shape in which the width of the pixel electrode 257 is uniformly increased.
[0144]
In the sixth embodiment, the method of using a resist mask having one film thickness in the manufacturing process from FIG. 18 to FIG. 19 has been described. However, the resist mask of the fourth embodiment shown in FIGS. It goes without saying that the island layer can also be formed by applying the forming method and the resist mask forming method of the fifth embodiment shown in FIGS. 12 to 14 to this embodiment.
[0145]
As described above, the active matrix substrate of the horizontal electric field type liquid crystal display device can be formed. However, the process in FIG. 19 described above requires the 1PR process in the conventional manufacturing method, but the manufacturing method of the present invention. It becomes unnecessary. Therefore, according to the manufacturing method of the present invention, it is possible to use the 4PR process where the conventional manufacturing method requires five PR processes. Furthermore, if the step of forming the terminal electrode of the transparent metal film in FIG. 22 is omitted, the active matrix substrate of the horizontal electric field type liquid crystal display device can be manufactured in three PR steps, and the manufacturing cost reduction effect is further increased. growing.
[0146]
Finally, a polarizing plate 210 is formed on the back surface of the first transparent substrate 201 (the surface of the first transparent substrate 201 on which no TFT is formed is referred to as the back surface), thereby completing the TFT substrate of the horizontal electric field type liquid crystal display device. (FIG. 16B).
[0147]
As shown in FIG. 16B, the color display of the liquid crystal display device is a color filter (hereinafter abbreviated as CF) substrate 300 that is made to enter the light 356 from the back surface of the first transparent substrate 201 and faces the TFT substrate 200. It is performed by irradiating.
[0148]
On the other hand, the CF substrate 300 is formed as follows.
[0149]
First, a second transparent substrate 301 made of a transparent insulating material such as glass, and a second insulating film 314 made of a black matrix 311, a color layer 313, a silicon nitride film (SiNx), etc. on one surface of the second transparent substrate 301, The conductive film 315 and the polarizing plate 316 on the other surface of the second transparent substrate 301 are provided, and the alignment film 343 is printed on the surface of the uppermost layer of the substrate by a method such as offset printing.
[0150]
The alignment films of the TFT substrate 200 and the CF substrate 300 thus obtained are rubbed, alignment film molecules are arranged in a predetermined direction, and a cell gap material is sandwiched so that the two substrates have a predetermined interval. In combination, the liquid crystal 318 is sealed in the gap.
[0151]
In addition, the mutual distance between the comb-like pixel electrode 257 and the common electrode 342 that effectively generates a lateral electric field with respect to the surface of the TFT substrate 200 is set to about 7 μm.
[0152]
The polarizing plate 210 and the polarizing plate 316 are set to a thickness of about 0.2 mm. The conductive film 315 is set to a thickness of about 50 nm. The first transparent substrate and the second transparent substrate are set to a thickness of approximately 0.7 mm. The black matrix 311 is set to a thickness of about 1 μm. The color layer 313 is set to a thickness of about 1 μm. The thickness of the second insulating film 314 is set to about 1 μm. The alignment film is set to a thickness of approximately 50 nm. The gate insulating film 223 is set to a thickness of about 500 nm. The passivation film 255 is set to a thickness of about 300 nm. The common electrode 342 is set to a thickness of about 400 nm. Further, the thickness (cell gap) of the liquid crystal 318 is set to 4.5 μm by arranging the spacers in the cell with an appropriate scattering density.
[0153]
The liquid crystal panel thus obtained has the transmission axis of the polarizing plate 210 of the TFT substrate 200 aligned with the liquid crystal alignment direction defined by the rubbing method, and the CF substrate 300 has an absorption axis that is the same as the TFT substrate 200 side. A full-color display is performed from black display to white display by attaching polarizing plates 316 orthogonal to each other, irradiating light 356 from the TFT substrate 200 side, and freely applying a potential difference between the pixel electrode 257 and the common electrode 342. Can do.
[0154]
Although the above is description of embodiment of this invention, this invention is not limited to said embodiment, In addition, various application forms or the modified example of said embodiment contains in it. .
[0155]
First, the formation of the ohmic contact layer of each embodiment by the etching of the n + type a-Si film of the second to sixth embodiments of the present invention is performed immediately after the etching of the metal film for the source / drain electrodes described in this embodiment. Without etching, only the metal film is first etched using the resist mask before dissolution reflow as a mask, and then the n + type a-Si film and a-Si film are etched using the dissolution reflow resist mask as a mask to form the island layer as a-Si. It is also possible to adopt a stacked film structure of a film and an n + type a-Si film. After that, after peeling off the dissolved reflow resist mask, an island layer made of an a-Si film is formed by etching only the n + type a-Si film of the laminated film using the drain electrode and the source electrode as a mask. Also good. In this case, as compared with the case described above, there are advantages that the pattern step at the time of dissolution reflow is small, and that the surface roughness due to etching is small, so that the dissolution reflow is easy.
[0156]
Further, in the second to sixth embodiments of the present invention, dissolution reflow by dissolving the resist mask exposes each resist mask to the vapor of the organic solvent for 1 to 3 minutes, and the organic solvent gradually permeates the resist mask. Although the mask is dissolved, the present invention is not limited to this method. As other methods, vapor exposure with a chemical solution (that is, a solution containing at least one of a solution of an organic solvent, an alkali solution, or an acid solution) already described in the first embodiment of the present invention, and extremely dilute A method of immersing in a chemical solution having a concentration (for example, 1/100 to 1/1000) (that is, a solution containing at least one of an organic solvent solution, an alkaline solution, or an acidic solution) is also possible. However, in the immersion treatment in an extremely dilute chemical solution (that is, a solution containing at least one of an organic solvent solution, an alkaline solution, or an acidic solution), the chemical solution (that is, an organic solvent solution, an alkaline solution, Or a solution containing at least one of acidic solutions) If the concentration is high, the resist dissolves in the chemical solution (that is, a solution containing at least one of an organic solvent solution, an alkaline solution, or an acidic solution) and causes peeling. It is necessary to adjust the concentration of the chemical solution in the solution to be extremely dilute so that a part of the chemical solution penetrates into the resist without causing dissolution and peeling. Among the chemical solutions, as the organic solvent used as the organic solvent solution, the organic solvents already listed in the first embodiment of the present invention, that is, (alcohols (R—OH), alkoxy alcohols, ethers (R—O) are used. -R, Ar-O-R, Ar-O-Ar), esters, ketones, glycols, alkylene glycols, glycol ethers, and listed organic solvents and mixed solvents thereof can be used. It is.
[0157]
Note that the resist mask described in the third to sixth embodiments may be formed of either a negative resist or a positive resist.
[0158]
Furthermore, in addition to the method described in the present invention, after the resist mask is dissolved and reflowed, for example, when O2 ashing treatment of the resist mask or UV ozone treatment is performed, the portion of the resist mask that is excessively reflowed and spreads out. By reducing the area of the resist mask by the removal, it is possible to finely adjust the target etching pattern by performing the etching after readjusting the spread size of the resist mask.
[0159]
In addition to the method described in the present invention, the etching process is performed for dissolving and reflowing the resist mask, and then the resist mask is dissolved and reflowed again to perform etching again. Note that patterning is also possible.
[0160]
In order to further promote dissolution and reflow of the resist mask in the third to sixth embodiments described above, in order to remove the altered layer on the resist mask surface due to the first etching after the first etching step, Oxygen plasma treatment, that is, treatment is performed for 100 seconds in plasma with an O2 flow rate of 300 sccm, 10 to 200 Pa, and RF power of 1000 W. Alternatively, UV ozone treatment is performed, that is, the substrate is heated at 100 to 200 ° C. and subjected to UV light in an ozone gas atmosphere. By this treatment, the altered resist surface layer is removed, and uniform dissolution reflow with little difference between the inside and the outside occurs.
[0161]
The oxygen plasma treatment and UV ozone treatment also have the effect of improving the wettability of the film surface not covered with the resist, and the dissolved resist can easily reflow the film surface. The treatment method and conditions at this time are selected according to necessity by measuring the removal rate of the resist surface altered layer and the improvement rate of the wettability of the film surface to which the chemical solution is reflowed.
[0162]
In the fourth conventional example (method using volume expansion by silylation), there is no problem even if the resist is expanded in the lateral direction up to 0.1 to 2.0 μm using volume expansion. In the formation of the channel portion of about 5 μm to be expanded, there is a problem of adhesion, but in the third, fourth and fifth embodiments of the present invention, the adhesion force is good even at 20 μm, and the channel of about 5 μm. There was no problem as long as the portion was formed, and the problem of the third conventional example could be completely overcome.
[0163]
In addition, the metal film, gate electrode, source electrode, drain electrode, common electrode, and pixel electrode shown in the first to sixth embodiments of the present invention are, for example, an ITO film, other transparent conductive films, indium tin. Alloy, single layer structure of aluminum (or aluminum alloy), single layer structure of chromium (or alloy of chromium), or aluminum (or alloy of aluminum) and chromium (or alloy of chromium) Or a two-layer structure of aluminum (or an alloy of aluminum) and titanium (or an alloy of titanium), or an aluminum (or alloy of aluminum) and titanium nitride (or an alloy of titanium nitride) ), Or aluminum (or aluminum alloy) and molybdenum (or molybdenum alloy) Or a two-layer structure of chromium (or an alloy of chromium) and molybdenum (or an alloy of molybdenum), or chromium (or an alloy of chromium) and aluminum (or an alloy of aluminum) Three-layer structure with chromium (or alloy of chromium), or three-layer structure of molybdenum (or alloy of molybdenum), aluminum (or alloy of aluminum) and molybdenum (or alloy of molybdenum), or Three-layer structure of aluminum (or aluminum alloy), molybdenum (or molybdenum alloy) and chromium (or chromium alloy), or aluminum (or aluminum alloy) and molybdenum (or molybdenum alloy) ) And titanium (or an alloy of titanium), or aluminum (Or an alloy of aluminum), titanium nitride (or an alloy of titanium nitride) and titanium (or an alloy of titanium), It is confirmed that the pattern can be formed without any problem, and is a suitable material in this pattern forming method. Examples of the thickness of the metal layer are 150 nm for Cr single layer, 100/150 nm for Cr / Al, 50/50/150 nm for Ti / TiN / Al, 50/150/50 nm for Ti / Al / Ti. In the case of TiN / Al / TiN, it is 50/150/50 nm.
[0164]
The third, fourth, and fifth embodiments of the present invention are methods for forming up to an inverted staggered TFT pattern. However, the pattern forming method of the present invention is not limited to this, and the TFT pattern forming method is not limited thereto. Also, a method of forming a TFT pattern with a color filter in which a color (color filter) layer or a planarizing film and a color (color filter) layer are formed below the pixel electrode can be implemented.
[0165]
Finally, the pattern forming methods shown in the first to sixth embodiments of the present invention described above include, for example, a flat display panel liquid crystal display (LCD), electroluminescence display (EL), field emission display (FED), fluorescence It is used as a manufacturing method in a manufacturing process of a display device, an active element substrate of a plasma display panel (PDP), or a substrate provided with an integrated circuit.
[0166]
In the above description, the glass substrate is taken as an example of the substrate. However, the substrate to which the present invention can be applied is not limited to this, and is also applicable to an insulating substrate such as a nitride film substrate and an aluminum nitride substrate, and a semiconductor substrate such as a silicon substrate. Applicable.
[0167]
【The invention's effect】
As described above, in the pattern forming method of the present invention, the resist mask once used for the etching mask is dissolved and reflowed in the manufacturing process of the semiconductor device, and the dimension is expanded while maintaining the volume before the dissolution and reflowing. Change to an etching mask. By doing so, the forward taper of the pattern such as the wiring becomes easy. In addition, since two or more types of patterns can be formed on the material to be etched through one photolithography process, the manufacturing process can be shortened.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a first embodiment of the present invention in the order of manufacturing steps.
FIG. 2 is a schematic cross-sectional view showing a second embodiment of the present invention in the order of manufacturing steps.
3 is a schematic cross-sectional view showing a manufacturing step that follows FIG. 2; FIG.
4A and 4B are a schematic plan view and a schematic cross-sectional view showing a manufacturing process according to a third embodiment of the present invention.
FIG. 5 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 4;
6 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 5. FIG.
7 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 6. FIG.
FIGS. 8A and 8B are a schematic plan view and a schematic cross-sectional view showing a manufacturing process of the fourth embodiment of the present invention. FIGS.
9 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 8. FIG.
10 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 9. FIG.
11 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 10; FIG.
12A and 12B are a schematic plan view and a schematic cross-sectional view showing a manufacturing process according to the fifth embodiment of the present invention.
13 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 12. FIG.
14 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 13. FIG.
15 is a schematic plan view and a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 14. FIG.
FIG. 16 is a schematic plan view and a schematic cross-sectional view showing a liquid crystal display device according to a sixth embodiment of the present invention.
FIG. 17 is a schematic cross-sectional view showing the manufacturing process of the sixth embodiment of the present invention.
18 is a schematic cross-sectional view showing a manufacturing step that follows FIG. 17; FIG.
FIG. 19 is a schematic cross-sectional view showing a manufacturing step that follows FIG. 18;
20 is a schematic cross-sectional view showing a manufacturing step that follows FIG. 19; FIG.
FIG. 21 is a schematic cross-sectional view showing a manufacturing step that follows FIG. 20;
22 is a schematic cross-sectional view showing a manufacturing step different from FIG. 21 following FIG. 20; FIG.
FIG. 23 is an enlarged schematic plan view and an enlarged schematic sectional view showing a liquid crystal display device according to a sixth embodiment of the present invention.
FIG. 24 is a schematic cross-sectional view of a dissolution reflow apparatus used in an embodiment of the present invention.
FIG. 25 is a schematic cross-sectional view showing the manufacturing process of the first conventional example.
FIG. 26 is a schematic cross-sectional view showing the manufacturing process of the second conventional example.
FIG. 27 is a schematic cross-sectional view showing the manufacturing process of the third conventional example.
FIG. 28 is a schematic cross-sectional view showing a manufacturing process of the fourth conventional example.
FIG. 29 is a schematic cross-sectional view showing a manufacturing process of the fifth conventional example.
[Explanation of symbols]
1, 2, 41, 61, 81, 401, 421, 441 Insulating substrate
2, 26, 102, 122, 146, 226, 402, 422, 446 Metal film
7, 27, 28, 47, 48, 107, 227, 228, 229, 407, 427, 467, 468, 487, 488 Resist mask
11, 411, 431 wiring
13, 33, 53, 73, 93, 233, 253 Dissolved reflow resist mask
15, 415, 435 First forward tapered layer
16, 416, 436 Second forward taper layer
22, 42, 62, 82, 222, 442 Gate electrode
23, 43, 63, 83, 223, 443 Gate insulating film
24, 44, 64, 84, 224, 444, 464, 484 a-Si film
25, 225, 445 n + type a-Si film
29, 30, 49, 50, 69, 70, 89, 90, 249, 250, 449, 450 Ohmic contact layer
31, 51, 71, 91, 151, 231, 451 Source electrode
32, 52, 72, 92, 152, 232, 452 Drain electrode
34, 54, 74, 94, 234, 254, 454, 474, 495, 496 island layers
55, 75, 95, 255 Passivation film
56, 76, 96, 256, 276 Contact hole
57, 77, 97, 257 Pixel electrode
58, 78, 98 Terminal electrode
79, 99, 299 channel region
67, 87 thick resist mask
68, 88 Thin resist mask
100 Residual resist mask
447, 448 First resist mask
142, 162, 182, 242 Gate terminal electrode
200 TFT substrate
201 1st transparent substrate
210, 316 Polarizing plate
252 Drain terminal electrode
267 Gate terminal transparent electrode
268 Drain terminal transparent electrode
300 CF substrate
311 Black Matrix
313 color layer
314 Second insulating film
315 conductive film
317 Alignment film
318 liquid crystal
322 Gate wiring
332 Drain wiring
342 Common electrode
356 light
413, 493, 494 Thermal reflow resist mask
432 Side etching part
433, 473 Silylated resist mask
453 Second resist mask
510 stainless bat container
520 Organic solvent
530 treated substrate
540 weight

Claims (101)

被エッチング膜の上に所定のパターンを有する有機膜を形成する工程と、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在させ且つ前記所定のパターンと異なるパターンを有する変形有機膜を形成する工程と、前記変形有機膜をマスクとして前記被エッチング膜をエッチングする工程とを含むパターン形成方法であって、前記変形有機膜を形成する工程が、前記有機膜に有機溶剤を浸透させるか曝すことで、前記有機膜の溶解を生じさせる溶解リフローにより行われるパターン形成方法。Forming an organic film having a predetermined pattern on the film to be etched; removing part of the film to be etched from the surface using the organic film as a mask; exposing the film to be etched and the organic film; a step of the coated coated region, and forming a modified organic film and having a to extend different from said predetermined pattern pattern up to the exposed area by deforming the organic film, the deformation organic layer Examples mask a pattern forming method comprising the step of etching the etching target film, the step of forming the modified organic film, by exposing either infiltrating an organic solvent in the organic layer, the dissolution of the organic layer performed by dissolving the reflow causing Rupa turn-forming method. 前記有機膜を形成する工程において、前記有機膜と隣接する隣接有機膜が形成され、前記変形有機膜を形成する工程において、前記隣接有機膜は隣接変形有機膜となり、かつ、前記変形有機膜と結合する請求項1記載のパターン形成方法。In the step of forming the organic film, an adjacent organic film adjacent to the organic film is formed, and in the step of forming the deformed organic film, the adjacent organic film becomes an adjacent deformed organic film, and the deformed organic film and The pattern forming method according to claim 1, wherein the patterns are combined. 前記変形有機膜を形成する工程と前記被エッチング膜の露出領域をエッチングする工程との間に、前記変形有機膜の一部を除去する工程を有する請求項1又は2記載のパターン形成方法。The pattern forming method according to claim 1, further comprising a step of removing a part of the deformed organic film between the step of forming the deformed organic film and the step of etching the exposed region of the film to be etched. 前記変形有機膜の一部を除去する工程が、前記変形有機膜に対して酸素を用いたアッシング処理または紫外線を用いたオゾン処理を行って、前記変形有機膜の面積を小さくすることにより行われる請求項3記載のパターン形成方法。The step of removing a part of the deformed organic film is performed by performing an ashing process using oxygen or an ozone process using ultraviolet rays on the deformed organic film to reduce the area of the deformed organic film. The pattern formation method of Claim 3. 前記変形有機膜を形成する工程から前記被エッチング膜の露出領域をエッチングする工程までの工程が、前記被エッチング膜の露出領域をエッチングする工程の後に少なくとも1回繰り返される請求項1乃至4のいずれかに記載のパターン形成方法。The process from the step of forming the deformed organic film to the step of etching the exposed region of the film to be etched is repeated at least once after the step of etching the exposed region of the film to be etched. A pattern forming method according to any one of the above. 前記被エッチング膜のエッチングのうち、少なくとも最後に行われるエッチングが、ウェットエッチングにより行われる請求項1乃至5のいずれかに記載のパターン形成方法。6. The pattern forming method according to claim 1, wherein at least the last etching among the etching of the film to be etched is performed by wet etching. 前記有機溶剤の溶液は、以下に示す有機溶剤のうち少なくとも一つを含む請求項1乃至6のいずれかに記載のパターン形成方法。有機溶剤(Rはアルキル基又は置換アルキル基、Arはフェニル基又はフェニル基以外の芳香環を示す):
・アルコール類(R−OH)
・アルコキシアルコール類
・エーテル類(R−O−R、Ar−O−R、Ar−O−Ar)
・エステル類
・ケトン類
・グリコール類
・アルキレングリコール類
・グリコールエーテル類
The pattern formation method according to claim 1, wherein the organic solvent solution includes at least one of the following organic solvents. Organic solvent (R represents an alkyl group or a substituted alkyl group, Ar represents a phenyl group or an aromatic ring other than a phenyl group):
・ Alcohols (R-OH)
・ Alkoxy alcohols ・ Ethers (R—O—R, Ar—O—R, Ar—O—Ar)
・ Esters, ketones, glycols, alkylene glycols, glycol ethers
前記溶解リフローが、前記有機溶剤の溶液の蒸気中にさらすことにより行われる請求項1乃至7のいずれかに記載のパターン形成方法。The pattern forming method according to claim 1, wherein the dissolution reflow is performed by exposure to vapor of a solution of the organic solvent. 前記溶解リフローが、前記有機溶剤の溶液に浸漬することにより行われる請求項1乃至7のいずれかに記載のパターン形成方法。The pattern formation method according to claim 1, wherein the dissolution reflow is performed by immersing in a solution of the organic solvent. 前記有機膜は、膜厚の異なる複数の有機膜からなる請求項1乃至9のいずれかに記載のパターン形成方法。The pattern forming method according to claim 1, wherein the organic film includes a plurality of organic films having different film thicknesses. 前記有機膜が感光性有機膜であるとき、前記膜厚の異なる複数の有機膜は、前記感光性有機膜に対する露光量を変えることにより得られる請求項10記載のパターン形成方法。The pattern forming method according to claim 10, wherein when the organic film is a photosensitive organic film, the plurality of organic films having different film thicknesses are obtained by changing an exposure amount with respect to the photosensitive organic film. 前記有機膜は膜厚の異なる複数の有機膜からなり、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程の間に、前記有機膜をエッチングして前記有機膜を構成する膜厚の異なる複数の有機膜のうち相対的に薄い膜厚の有機膜を除去して、前記相対的に薄い膜厚の有機膜より厚い膜厚の有機膜を残す工程を行う請求項10又は11記載のパターン形成方法。The organic film is composed of a plurality of organic films having different thicknesses, and the etched film is partially removed from the surface using the organic film as a mask, and the etched film is covered with the exposed region and the organic film. A plurality of different thicknesses constituting the organic film by etching the organic film between the step of forming the covering region and the step of deforming the organic film to form the deformed organic film extending to the exposed region 12. The pattern formation according to claim 10 or 11, wherein a step of removing a relatively thin organic film from the organic film to leave a thicker organic film than the relatively thin organic film is performed. Method. 前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜を形成する工程の間に、前記有機膜の表面の変質層を除去する工程を行う請求項1乃至12のいずれかに記載のパターン形成方法。Removing part of the film to be etched from the surface using the organic film as a mask to form the film to be etched to be an exposed region and a coating region covered with the organic film; between the step of forming a modified organic layer extending to the exposed region, a pattern forming method according to any one of claims 1 to 12 by a step of removing the alteration layer of the surface of the organic film. 前記有機膜の表面の変質層を除去する工程が、前記有機膜をプラズマ処理、または、UVオゾン処理することにより行われる請求項13記載のパターン形成方法。The pattern forming method according to claim 13, wherein the step of removing the altered layer on the surface of the organic film is performed by performing plasma treatment or UV ozone treatment on the organic film. 前記プラズマ処理が、Oガスを含むプラズマ処理用ガス、フッ素系ガスを含むプラズマ処理用ガス、Oガスとフッ素系ガスの混合ガスを含むプラズマ処理用ガスのいずれかのプラズマ処理用ガスを用いて行われる請求項14記載のパターン形成方法。The plasma processing gas is any one of a plasma processing gas including an O 2 gas, a plasma processing gas including a fluorine-based gas, and a plasma processing gas including a mixed gas of an O 2 gas and a fluorine-based gas. The pattern formation method of Claim 14 performed by using. 前記プラズマ処理用ガスがフッ素系ガスを含むプラズマ処理用ガスであるときは、SF、CF、CHFのいずれかを含むガスであり、前記プラズマ処理用ガスがOガスとフッ素系ガスの混合ガスを含むプラズマ処理用ガスであるときは、SF/O、CF/O、CHF/Oのいずれかのガスを含む請求項14記載のパターン形成方法。When the plasma processing gas is a plasma processing gas containing a fluorine-based gas, it is a gas containing any of SF 6 , CF 4 , and CHF 3 , and the plasma processing gas is an O 2 gas and a fluorine-based gas. The pattern forming method according to claim 14, comprising a gas for plasma processing including a mixed gas of any one of SF 6 / O 2 , CF 4 / O 2 , and CHF 3 / O 2 . 前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程の間に、前記被エッチング膜及び前記有機膜をフッ酸溶液に浸漬する工程を行う請求項1乃至13のいずれかに記載のパターン形成方法。Removing part of the film to be etched from the surface using the organic film as a mask to form the film to be etched to be an exposed region and a coating region covered with the organic film; The pattern forming method according to claim 1, wherein a step of immersing the film to be etched and the organic film in a hydrofluoric acid solution is performed during the step of forming the deformed organic film extending to the exposed region. 前記被エッチング膜は、下から順に第1の膜及び第2の膜からなり、前記第2の膜を前記有機膜をマスクとしてエッチング除去し、前記第1の膜を前記変形有機膜をマスクとしてエッチング除去する請求項1乃至17のいずれかに記載のパターン形成方法。The film to be etched includes a first film and a second film in order from the bottom, and the second film is removed by etching using the organic film as a mask, and the first film is used as a mask for the deformed organic film. The pattern forming method according to claim 1, wherein the pattern is removed by etching. 前記第1の膜が第1の金属膜であり、前記第2の膜が、前記第1の金属膜とは異なる材料からなる第2の金属膜である請求項18記載のパターン形成方法。19. The pattern forming method according to claim 18, wherein the first film is a first metal film, and the second film is a second metal film made of a material different from that of the first metal film. 前記第1の膜がシリコン膜であり、前記第2の膜が、下から順に高濃度の不純物を含むオーミックコンタクト用シリコン膜及び金属膜である請求項18記載のパターン形成方法。19. The pattern forming method according to claim 18, wherein the first film is a silicon film, and the second film is a silicon film for ohmic contact and a metal film containing impurities at a high concentration in order from the bottom. 前記第1の膜が下から順にシリコン膜及び高濃度の不純物を含むオーミックコンタクト用シリコン膜であり、前記第2の膜が金属膜である請求項18記載のパターン形成方法。19. The pattern forming method according to claim 18, wherein the first film is a silicon film and an ohmic contact silicon film containing impurities at a high concentration in order from the bottom, and the second film is a metal film. 前記シリコン膜は、薄膜トランジスタの半導体層を構成し、前記オーミックコンタクト用シリコン膜及び前記金属膜は、薄膜トランジスタのソース電極及びドレイン電極を構成し、前記有機膜が複数の膜厚の有機膜からなるとき、前記有機膜は、前記半導体層のチャネル側に厚く形成された厚膜有機膜と、前記半導体層のチャネルから離れた側で薄く形成された薄膜有機膜とからなる請求項20又は21記載のパターン形成方法。The silicon film constitutes a semiconductor layer of a thin film transistor, the ohmic contact silicon film and the metal film constitute a source electrode and a drain electrode of the thin film transistor, and the organic film is composed of an organic film having a plurality of thicknesses. The organic film comprises a thick organic film formed thick on a channel side of the semiconductor layer and a thin organic film formed thin on a side away from the channel of the semiconductor layer. Pattern forming method. 前記薄膜トランジスタのソース電極及びドレイン電極を形成した後、前記有機膜をその表面からエッチングして前記ソース電極及び前記ドレイン電極の上に前記厚膜有機膜のみを残し、前記厚膜有機膜を変形させて変形有機膜とする請求項22記載のパターン形成方法。After forming the source electrode and the drain electrode of the thin film transistor, the organic film is etched from the surface to leave only the thick film organic film on the source electrode and the drain electrode, and deform the thick film organic film. The pattern forming method according to claim 22, wherein the pattern is a deformed organic film. 前記有機膜がレジスト膜である請求項1乃至23のいずれかに記載のパターン形成方法。The pattern forming method according to claim 1, wherein the organic film is a resist film. 前記変形有機膜でエッチングした後の前記被エッチング膜の断面形状をテーパー化、又は階段状にする請求項1乃至23のいずれかに記載のパターン形成方The pattern forming method according to any one of claims 1 to 23, wherein a cross-sectional shape of the film to be etched after etching with the deformed organic film is tapered or stepped. 法。Law. 第1基板上にゲート線及びゲート電極を形成し、続いて、前記第1基板上に前記ゲート線及び前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、オーミック用半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に前記ゲート電極の上方に位置するソース電極用レジストマスク及びドレイン電極用レジストマスクを形成する工程と、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜及び前記オーミック用半導体膜をエッチング除去し、前記オーミック用半導体膜及び前記ソース・ドレイン用金属膜からなる積層パターンを形成する工程と、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを横方向にリフローさせることにより前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを連結させて連結レジストマスクとし、前記連結レジストマスクで前記積層パターンの少なくとも一部を覆う工程と、前記連結レジストマスクをマスクとして前記半導体膜をエッチング除去して半導体アイランドを形成する工程とを有する製造方法によりTFT基板を形成し、続いて、前記第1基板の前記半導体アイランド側に前記第1基板と対向する第2基板を配置して対向基板を形成し、さらに、前記TFT基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法であって、前記連結レジストマスクを形成する工程が、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに有機溶剤の溶液を浸透させ、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクの溶解を生じさせる溶解リフローにより行われ、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを形成する工程が、前記ソース・ドレイン用金属膜の上に前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクが互いに向き合う側の少なくとも一部に膜厚の厚い厚レジストマスクを形成し、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクが互いに遠ざかる側の少なくとも一部の領域に前記厚レジストマスクよりも薄い薄レジストマスクを形成することにより行われることを特徴とする液晶表示装置の製造方法。Forming a gate line and a gate electrode on the first substrate, and subsequently forming a gate insulating film covering the gate line and the gate electrode on the first substrate; and sequentially forming the gate insulating film on the gate insulating film from the bottom. Depositing a semiconductor film, an ohmic semiconductor film, a source / drain metal film, and forming a source electrode resist mask and a drain electrode resist mask located above the gate electrode on the source / drain metal film; Etching the source / drain metal film and the ohmic semiconductor film using the source electrode resist mask and the drain electrode resist mask as a mask, and removing the ohmic semiconductor film and the source / drain metal. A step of forming a laminated pattern comprising a film, the resist mask for source electrode, and the A step of reflowing a resist mask for a rain electrode in a lateral direction to connect the resist mask for a source electrode and the resist mask for a drain electrode to form a connected resist mask, and covering at least part of the stacked pattern with the connected resist mask And a step of forming a semiconductor island by etching and removing the semiconductor film using the connection resist mask as a mask, and subsequently forming the TFT substrate on the semiconductor island side of the first substrate. A method of manufacturing a liquid crystal display device, comprising: disposing a second substrate opposite to one substrate to form a counter substrate; and further filling a liquid crystal composition between the TFT substrate and the counter substrate. The step of forming a mask includes the source electrode resist mask and the drain electrode. Resist mask solution of organic solvent is infiltrated into, carried out by dissolving the reflow cause dissolution of the resist mask and the drain electrode resist mask the source electrode, forming a resist mask and the drain electrode resist mask the source electrode Forming a thick resist mask on the source / drain metal film on at least a part of the side where the source electrode resist mask and the drain electrode resist mask face each other; A method of manufacturing a liquid crystal display device, comprising: forming a thin resist mask thinner than the thick resist mask in at least a part of a region where the resist mask for drain and the resist mask for drain electrode are away from each other . 第1基板上にゲート線及びゲート電極を形成し、続いて、前記第1基板上に前記ゲート線及び前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、オーミック用半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に前記ゲート電極の上方に位置するソース電極用レジストマスク及びドレイン電極用レジストマスクを形成する工程と、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜をエッチング除去して、ソース電極用金属膜パターン及びドレイン電極用金属膜パターンを形成する工程と、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを横方向にリフローさせることにより前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを連結させて連結レジストマスクとし、前記連結レジストマスクで前記ソース電極用金属膜パターン及び前記ドレイン電極用金属膜パターンの少なくとも一部を覆う工程と、前記連結レジストマスクをマスクとして前記オーミック用半導体膜及び前記半導体膜をエッチング除去して半導体膜積層アイランドを形成する工程と、前記連結レジストマスクを剥離した後、前記半導体膜積層アイランドのオーミック用半導体膜を前記ソース電極用金属膜パターン及び前記ドレイン電極用金属膜パターンをマスクとしてエッチング除去し、前記オーミック用半導体膜及び前記ソース・ドレイン用金属膜からなる積層パターンを形成すると共に前記半導体膜からなる半導体アイランドを形成する工程とを有する製造方法によりTFT基板を形成し、続いて、前記第1基板の前記半導体アイランド側に前記第1基板と対向する第2基板を配置して対向基板を形成し、さらに、前記TFT基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法であって、前記連結レジストマスクを形成する工程が、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに有機溶剤の溶液を浸透させ、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクの溶解を生じさせる溶解リフローにより行われ、前記ソース電極用レジストマスク及び前記ドレイ ン電極用レジストマスクを形成する工程が、前記ソース・ドレイン用金属膜の上に前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクが互いに向き合う側の少なくとも一部に膜厚の厚い厚レジストマスクを形成し、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクが互いに遠ざかる側の少なくとも一部の領域に前記厚レジストマスクよりも薄い薄レジストマスクを形成することにより行われることを特徴とする液晶表示装置の製造方法。Forming a gate line and a gate electrode on the first substrate, and subsequently forming a gate insulating film covering the gate line and the gate electrode on the first substrate; and sequentially forming the gate insulating film on the gate insulating film from the bottom. Depositing a semiconductor film, an ohmic semiconductor film, a source / drain metal film, and forming a source electrode resist mask and a drain electrode resist mask located above the gate electrode on the source / drain metal film; And a step of etching and removing the source / drain metal film using the source electrode resist mask and the drain electrode resist mask as a mask to form a source electrode metal film pattern and a drain electrode metal film pattern. And reflow the resist mask for source electrode and the resist mask for drain electrode in the lateral direction. The source electrode resist mask and the drain electrode resist mask are connected to form a connection resist mask, and at least a part of the metal film pattern for the source electrode and the metal film pattern for the drain electrode is connected with the connection resist mask. A step of covering, a step of etching and removing the ohmic semiconductor film and the semiconductor film using the connection resist mask as a mask to form a semiconductor film stacked island, and after peeling the connection resist mask, The ohmic semiconductor film is etched away using the metal film pattern for source electrode and the metal film pattern for drain electrode as a mask to form a laminated pattern composed of the ohmic semiconductor film and the source / drain metal film, and the semiconductor Is it a membrane A TFT substrate is formed by a manufacturing method including a step of forming a semiconductor island, and then a second substrate facing the first substrate is disposed on the semiconductor island side of the first substrate to form a counter substrate Further, in the method of manufacturing a liquid crystal display device, the liquid crystal composition is filled between the TFT substrate and the counter substrate, and the step of forming the connection resist mask includes the source electrode resist mask and the drain the electrode resist mask infiltrated solution of an organic solvent is carried out by dissolving the reflow cause dissolution of the resist mask and the drain electrode resist mask the source electrode, the source electrode resist mask and the drain electrode resist A step of forming a mask includes the step of forming the source electrode resist resist on the source / drain metal film. A thick resist mask is formed on at least a part of the side where the mask and the drain electrode resist mask face each other, and at least a part of the side where the source electrode resist mask and the drain electrode resist mask are separated from each other A method of manufacturing a liquid crystal display device, which is performed by forming a thin resist mask thinner than the thick resist mask in a region . 第1基板上にゲート線及び櫛歯状の共通電極を形成し、続いて、前記第1基板上に前記ゲート線及び前記共通電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、オーミック用半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に前記ゲート線の上方に位置するソース電極用レジストマスク及びドレイン電極用レジストマスクを形成すると共に、前記共通電極の櫛歯状の電極間に電極が形成されるべく画素電極用レジストマスクを形成する工程と、前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスク及び前記画素電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜及び前記オーミック用半導体膜をエッチング除去し、前記オーミック用半導体膜及び前記ソース・ドレイン用金属膜からなるソース電極積層パターン、ドレイン電極積層パターン及び画素電極積層パターンを形成して少なくとも前記画素電極積層パターンの櫛歯状の電極が前記共通電極の櫛歯状の電極間に挟まれるべく前記画素電極積層パターンを形成する工程と、前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスク及び前記画素電極用レジストマスクを横方向にリフローさせて少なくとも前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを連結させて連結レジストマスクとし、前記連結レジストマスクで前記積層パターンの少なくとも一部を覆う工程と、前記連結レジストマスクをマスクとして前記半導体膜をエッチング除去して半導体アイランドを形成する工程とを有する製造方法によりTFT基板を形成し、続いて、前記第1基板の前記半導体アイランド側に前記第1基板と対向する第2基板を配置して対向基板を形成し、さらに、前記TFT基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法であって、前記連結レジストマスクを形成する工程が、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに有機溶剤の溶液を浸透させ、前記ソース電極用レジストマスク、前記ドレイン電極用レジストマスク及び前記画素電極用レジストマスクの溶解を生じさせる溶解リフローにより行われ、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを形成する工程が、前記ソース・ドレイン用金属膜の上に前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクが互いに向き合う側の少なくとも一部に膜厚の厚い厚レジストマスクを形成し、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクが互いに遠ざかる側の少なくとも一部の領域に前記厚レジストマスクよりも薄い薄レジストマスクを形成することにより行われることを特徴とする液晶表示装置の製造方法。Forming a gate line and a comb-like common electrode on the first substrate, and subsequently forming a gate insulating film covering the gate line and the common electrode on the first substrate; A step of depositing a semiconductor film, an ohmic semiconductor film, and a source / drain metal film in order from the bottom, and a source electrode resist mask and a drain electrode located above the gate line on the source / drain metal film Forming a resist mask and forming a pixel electrode resist mask so that an electrode is formed between the comb-like electrodes of the common electrode; the source electrode resist mask; the drain electrode resist mask; Using the pixel electrode resist mask as a mask, the source / drain metal film and the ohmic semiconductor film are removed by etching, and the ohmic semiconductor film is removed. Forming a source electrode laminated pattern, a drain electrode laminated pattern, and a pixel electrode laminated pattern, each of which includes at least a comb-like electrode of the pixel electrode laminated pattern. Forming the pixel electrode laminated pattern to be sandwiched between comb-shaped electrodes, and reflowing at least the source electrode resist mask, the drain electrode resist mask, and the pixel electrode resist mask in the lateral direction. A step of connecting a resist mask for a source electrode and a resist mask for a drain electrode to form a connection resist mask, covering the at least part of the stacked pattern with the connection resist mask, and etching the semiconductor film using the connection resist mask as a mask Remove to form semiconductor island A TFT substrate is formed by a manufacturing method including a step, a second substrate facing the first substrate is disposed on the semiconductor island side of the first substrate, and a counter substrate is formed. A method of manufacturing a liquid crystal display device in which a liquid crystal composition is filled between a substrate and the counter substrate, wherein the step of forming the connection resist mask is organic to the source electrode resist mask and the drain electrode resist mask. the solution of the solvent infiltrated, the source electrode resist mask is carried out by dissolving the reflow causing dissolution of the drain electrode resist mask and the pixel electrode resist mask, the source electrode resist mask and the drain electrode resist A step of forming a mask includes the step of forming the source electrode resist resist on the source / drain metal film. A thick resist mask is formed on at least a part of the side where the mask and the drain electrode resist mask face each other, and at least a part of the side where the source electrode resist mask and the drain electrode resist mask are separated from each other A method of manufacturing a liquid crystal display device, which is performed by forming a thin resist mask thinner than the thick resist mask in a region . 前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクを形成する工程と前記連結レジストマスクを形成する工程との間で、前記連結レジストマスクを形成する工程の直前に、前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクをエッチングして前記薄レジストマスクのみを除去して前記厚レジストマスクを少なくとも残存させて残存レジストマスクとする工程を有する請求項26乃至28のいずれかに記載の液晶表示装置の製造方法。Between the step of forming the resist mask for source electrode and the resist mask for drain electrode and the step of forming the connection resist mask, immediately before the step of forming the connection resist mask, the resist mask for source electrode and 29. The liquid crystal display device according to claim 26, further comprising a step of etching the drain electrode resist mask to remove only the thin resist mask to leave at least the thick resist mask to form a residual resist mask. Manufacturing method. 前記連結レジストマスクを形成する工程が、前記残存レジストマスクを溶解リフローさせて連結レジストマスクを形成することにより行われる請求項29記載の液晶表示装置の製造方法。30. The method of manufacturing a liquid crystal display device according to claim 29, wherein the step of forming the connection resist mask is performed by dissolving and reflowing the remaining resist mask to form a connection resist mask. 前記連結レジストマスクを形成する工程が、前記連結レジストマスクが前記ソース電極用レジストマスクと前記ドレイン電極用レジストマスクとに挟まれたチャネル領域を少なくとも覆い、かつ、前記チャネル領域から遠ざかるに従って前記連結レジストマスクの横方向の広がりが徐々に小さくなるよう形成される請求項26乃至30のいずれかに記載の液晶表示装置の製造方法。In the step of forming the connection resist mask, the connection resist mask covers at least a channel region sandwiched between the source electrode resist mask and the drain electrode resist mask and is further away from the channel region. the method according to any one of claims 26 to 30 lateral extent of the mask is gradually reduced so formed. 前記連結レジストマスクが、少なくとも前記ソース電極用レジストマスク及び前記ドレイン電極用レジストマスクに挟まれたチャネル領域を覆う形状に形成される請求項29又は31記載の液晶表示装置の製造方法。32. The method of manufacturing a liquid crystal display device according to claim 29, wherein the connection resist mask is formed in a shape covering at least a channel region sandwiched between the source electrode resist mask and the drain electrode resist mask. 前記半導体アイランドを形成する工程の後に、前記ゲート絶縁膜上に前記積層パターン及び前記半導体アイランドを覆う保護絶縁膜を形成する工程と、前記ゲート線の上では前記保護絶縁膜及び前記ゲート絶縁膜を開口し、前記積層パターンの上では前記保護絶縁膜を開口してそれぞれゲート線用コンタクトホール及びソース・ドレイン用コンタクトホールを形成する工程と、前記保護絶縁膜上に前記ゲート線用コンタクトホール及び前記ソース・ドレイン用コンタクトホールを介してそれぞれ前記ゲート線及び前記積層パターンと接続するゲート線端子電極及びソース・ドレイン用上部電極を形成する工程が続く請求項26乃至32のいずれかに記載の液晶表示装置の製造方法。After the step of forming the semiconductor island, a step of forming a protective insulating film covering the stacked pattern and the semiconductor island on the gate insulating film, and the protective insulating film and the gate insulating film on the gate line. Opening the protective insulating film on the stacked pattern to form a gate line contact hole and a source / drain contact hole, respectively, and forming the gate line contact hole and the gate line contact hole on the protective insulating film. 33. The liquid crystal display according to claim 26, further comprising a step of forming a gate line terminal electrode and a source / drain upper electrode connected to the gate line and the stacked pattern through a source / drain contact hole, respectively. Device manufacturing method. 前記ゲート線、前記ゲート電極を構成するゲート金属膜及び前記ソース・ドレイン用金属膜は、それぞれ下記構成の金属膜のいずれかである請求項26乃至33のいずれかに記載の液晶表示装置の製造方法。
・ITO膜
・インジウムスズ合金
・アルミニウムまたはアルミニウム合金の1層構造
・クロムまたはクロム合金の1層構造
・1層がアルミニウムまたはアルミニウム合金で、他の層がクロムまたはクロム合金の2層構造
・1層がアルミニウムまたはアルミニウム合金で、他の層がチタンまたはチタン合金の2層構造
・1層がアルミニウムまたはアルミニウム合金で、他の層が窒化チタンまたは窒化チタン合金の2層構造
・1層がアルミニウムまたはアルミニウム合金で、他の層がモリブデンまたはモリブデン合金の2層構造
・1層がクロムまたはクロム合金で、他の層がモリブデンまたはモリブデン合金の2層構造
・1層目及び3層目がクロムまたはクロム合金で、2層目がアルミニウムまたはアルミニウム合金の3層構造
・1層目及び3層目がモリブデンまたはモリブデン合金で、2層目がアルミニウムまたはアルミニウム合金の3層構造
・アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデン合金、クロムまたはクロム合金の3層構造
・アルミニウムまたはアルミニウム合金、モリブデンまたはモリブデン合金、チタンまたはチタン合金の3層構造
・アルミニウムまたはアルミニウム合金、窒化チタンまたは窒化チタン合金、チタンまたはチタン合金の3層構造
34. The liquid crystal display device according to claim 26, wherein the gate line, the gate metal film constituting the gate electrode, and the source / drain metal film are each a metal film having the following structure. Method.
・ ITO film ・ Indium tin alloy ・ Single layer structure of aluminum or aluminum alloy ・ Single layer structure of chromium or chromium alloy ・ One layer is aluminum or aluminum alloy and the other layer is double layer structure of chromium or chromium alloy ・ One layer Is a two-layer structure of aluminum or an aluminum alloy and the other layer is titanium or a titanium alloy. One layer is aluminum or an aluminum alloy and the other layer is a two-layer structure of titanium nitride or a titanium nitride alloy. One layer is aluminum or aluminum. Alloy, the other layer is molybdenum or molybdenum alloy two-layer structure. One layer is chromium or chromium alloy, the other layer is molybdenum or molybdenum alloy two-layer structure. The first and third layers are chromium or chromium alloy. The second layer is a three-layer structure of aluminum or aluminum alloy. The first and third layers Is a molybdenum or molybdenum alloy and the second layer is a three-layer structure of aluminum or aluminum alloy. Aluminum or aluminum alloy, molybdenum or molybdenum alloy, chromium or chromium alloy three-layer structure. Aluminum or aluminum alloy, molybdenum or molybdenum alloy, titanium Or three-layer structure of titanium alloy ・ Three-layer structure of aluminum or aluminum alloy, titanium nitride or titanium nitride alloy, titanium or titanium alloy
TFT基板の製造方法において、基板上にゲート電極を形成する工程と、前記ゲート電極を覆うようにゲート絶縁膜、半導体層、金属層を順次形成する工程と、前記金属層をパターニングしてソース電極およびドレイン電極を形成するため、前記金属層上に膜厚の異なる複数の有機膜からなるマスクを形成する工程と、前記マスクを変形させ変形マスクを形成する工程と、前記変形マスクを用いて前記半導体層をパターニングする工程とを含むTFT基板の製造方法。In a method for manufacturing a TFT substrate, a step of forming a gate electrode on the substrate, a step of sequentially forming a gate insulating film, a semiconductor layer, and a metal layer so as to cover the gate electrode, and patterning the metal layer to form a source electrode Forming a mask composed of a plurality of organic films having different thicknesses on the metal layer, forming a deformed mask by deforming the mask, and forming the deformed mask using the deformed mask. And a step of patterning the semiconductor layer. TFT基板の製造方法において、基板上にゲート電極を形成する工程と、前記ゲート電極を覆うようにゲート絶縁膜、半導体層、金属層を順次形成する工程と、前記ソース・ドレイン用金属膜の上に膜厚の異なる複数の有機膜からなるマスクを形成する工程と、前記マスクを使用して前記金属層をパターニングしてソース電極およびドレイン電極を形成する工程と、前記金属層のパターニング後に前記マスクを変形させ変形マスクとする工程と、前記変形マスクを用いて前記金属層をパターニングした後に前記マIn the method for manufacturing a TFT substrate, a step of forming a gate electrode on the substrate, a step of sequentially forming a gate insulating film, a semiconductor layer, and a metal layer so as to cover the gate electrode, and a step on the metal film for source / drain Forming a mask made of a plurality of organic films having different thicknesses, patterning the metal layer using the mask to form a source electrode and a drain electrode, and forming the mask after patterning the metal layer And deforming the metal layer by patterning the metal layer using the deformation mask. スクを変形させ変形有機膜マスクに、前記ソース電極と前記ドレイン電極との間に位置する前記マスクを連結する工程と、前記マスクを連結する工程により得られた連結マスクを用いて前記半導体層をパターニングする工程とを含むTFT基板の製造方法。The semiconductor layer is formed using a connection mask obtained by connecting the mask positioned between the source electrode and the drain electrode to a deformed organic film mask by deforming a mask and connecting the mask. And a step of patterning the TFT substrate. 前記金属層と前記半導体層との間にオーミック層が形成される工程を有し、前記金属層のパターニング工程において前記オーミック層もパターニングされる請求項35又は36に記載のTFT基板の製造方法。And a step of ohmic layer is formed between the metal layer and the semiconductor layer manufacturing method of T FT substrate according to claim 35 or 36 wherein the ohmic layer is also patterned in the patterning step of the metal layer . 前記金属層と前記半導体層との間にオーミック層が形成される工程を有し、前記半導体層のパターニング工程において前記オーミック層もパターニングされるとともに、前記連結マスクを除去した後に前記ソース電極および前記ドレイン電極をマスクとして前記オーミック層をパターニングする請求項35又は36に記載のTFT基板の製造方法。A step of forming an ohmic layer between the metal layer and the semiconductor layer, the ohmic layer is also patterned in the patterning step of the semiconductor layer, and the source electrode and the T FT substrate manufacturing method according to claim 35 or 36 for patterning the ohmic layer and the drain electrode as a mask. 前記ゲート電極の形成時に、共通電極をも前記基板上に形成する工程を有し、さらに前記ゲート絶縁膜、前記半導体層、前記金属層を順次形成する工程時に前記共通電極を覆うように前記ゲート絶縁膜、前記半導体層、前記金属層を順次形成するとともに、前記金属層をパターニングして前記ソース電極およびドレイン電極を形成する工程時に前記共通電極の上方に位置する画素電極を形成する工程を含む請求項35又は36に記載のTFT基板の製造方法。A step of forming a common electrode on the substrate when forming the gate electrode; and further, the gate so as to cover the common electrode during the step of sequentially forming the gate insulating film, the semiconductor layer, and the metal layer. insulating film, the semiconductor layer, thereby sequentially forming the metal layer includes forming a pixel electrode positioned above the common electrode by patterning the metal layer during the step of forming the source electrode and the drain electrode T FT substrate manufacturing method according to claim 35 or 36. 前記ソース電極および前記ドレイン電極にそれぞれ対応するように隣り合う前記マスクの厚みが、隣り合う側の厚みより遠い側で薄くなる薄膜領域を有することを特徴とする請求項35又は36に記載のTFT基板の製造方法。37. The T according to claim 35 or 36, wherein a thickness of the mask adjacent to each other corresponding to the source electrode and the drain electrode has a thin film region that becomes thinner on a side farther than a thickness on an adjacent side. FT substrate manufacturing method. 前記変形有機膜を形成する工程が、前記有機膜に薬液を浸透させ、前記有機膜の溶解を生じさせる溶解リフローにより行われることを特徴とする請求項35乃至39のいずれかに記載のTFT基板の製造方法。The TFT substrate according to any one of claims 35 to 39, wherein the step of forming the deformed organic film is performed by a dissolution reflow that causes a chemical solution to penetrate the organic film and causes the organic film to dissolve. Manufacturing method. 前記有機膜が、感光性有機膜である請求項35乃至39のいずれかに記載のTFT基板の製造方法。40. The method for manufacturing a TFT substrate according to claim 35, wherein the organic film is a photosensitive organic film. 前記有機膜が感光性有機膜であるとき、前記膜厚の異なる複数の有機膜は、前記感光性有機膜に対する露光量を変えることにより得られる請求項35乃至39のいずれかに記載のTFT基板の製造方法。40. The TFT substrate according to claim 35, wherein when the organic film is a photosensitive organic film, the plurality of organic films having different film thicknesses are obtained by changing an exposure amount with respect to the photosensitive organic film. Manufacturing method. 前記ソース電極および前記ドレイン電極にそれぞれ対応するように隣り合う前記マスクの厚みが、隣り合う側の厚みより遠い側で薄くなる薄膜領域を有する請求項41乃至43のいずれかに記載のTFT基板の製造方法。44. The TFT substrate according to any one of claims 41 to 43, wherein the TFT substrate has a thin film region in which a thickness of the adjacent mask corresponding to each of the source electrode and the drain electrode becomes thinner on a side farther than a thickness on an adjacent side. Production method. 前記薄膜領域が前記連結マスクを形成する前に除去される請求項44に記載のTFT基板の製造方法。45. The method of manufacturing a TFT substrate according to claim 44, wherein the thin film region is removed before forming the connection mask. 被エッチング膜の上に所定のパターンを有する有機膜を形成する工程と、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜の表面の少なくとも一部を除去する工程と、前記表面の少なくとも一部が除去された有機膜に有機溶剤を浸透させるか曝すことで、前記有機膜の溶解を生じさせる溶解リフローにより前記有機膜を変形させて前記露出領域にまで延在させ且つ前記所定のパターンと異なるパターンを有する変形有機膜を形成する工程と、前記変形有機膜をマスクとして前記被エッチング膜の露出領域をエッチングする工程とを含むパターン形成方法。Forming an organic film having a predetermined pattern on the film to be etched; removing part of the film to be etched from the surface using the organic film as a mask; exposing the film to be etched and the organic film; A step of forming a coating region coated with, a step of removing at least a part of the surface of the organic film, and an organic solvent infiltrated or exposed to the organic film from which at least a part of the surface has been removed, masks and steps, the deformation organic film forming the deformed organic film having an extension is allowed and the predetermined pattern with a different pattern to the exposed area by dissolution reflow causing dissolution of the organic film to deform the organic layer And a step of etching the exposed region of the film to be etched. 前記有機膜の表面の少なくとも一部を除去する工程は、前記有機膜の表面の変質層を含む部分を除去する工程からなる請求項46に記載のパターン形成方法。47. The pattern forming method according to claim 46, wherein the step of removing at least a part of the surface of the organic film comprises a step of removing a portion including the altered layer on the surface of the organic film. 前記有機膜の表面の少なくとも一部を除去する工程は、前記有機膜をプラズマ処理、または、UVオゾン処理することにより行われる請求項46又は47に記載のパターン形成方法。48. The pattern forming method according to claim 46 or 47, wherein the step of removing at least a part of the surface of the organic film is performed by performing plasma treatment or UV ozone treatment on the organic film. 前記プラズマ処理が、OThe plasma treatment is O 2 ガスを含むプラズマ処理用ガス、フッ素系ガスを含むプラズマ処理用ガス、OPlasma processing gas containing gas, Plasma processing gas containing fluorine-based gas, O 2 ガスとフッ素系ガスの混合ガスを含むプラズマ処理用ガスのいずれかのプラズマ処理用ガスを用いて行われる請求項48に記載のパターン49. The pattern according to claim 48, which is performed using any one of the plasma processing gases including a mixed gas of gas and fluorine-based gas. 形成方法。Forming method. 前記プラズマ処理用ガスがフッ素系ガスを含むプラズマ処理用ガスであるときは、SFWhen the plasma processing gas is a plasma processing gas containing a fluorine-based gas, SF 6 、CF, CF 4 、CHF, CHF 3 のいずれかを含むガスであり、前記プラズマ処理用ガスがOAnd the plasma processing gas is O. 2 ガスとフッ素系ガスの混合ガスを含むプラズマ処理用ガスであるときは、SFWhen it is a plasma processing gas containing a mixed gas of gas and fluorine-based gas, SF 6 /O/ O 2 、CF, CF 4 /O/ O 2 、CHF, CHF 3 /O/ O 2 のいずれかのガスを含む請求項49に記載のパターン形成方法。The pattern formation method of Claim 49 containing any gas of these. 前記有機膜の表面の少なくとも一部を除去する工程は、前記被エッチング膜及び前記有機膜をフッ酸溶液に浸漬する工程からなる請求項46又は47に記載のパターン形成方法。48. The pattern forming method according to claim 46, wherein the step of removing at least a part of the surface of the organic film comprises a step of immersing the film to be etched and the organic film in a hydrofluoric acid solution. 前記有機膜を形成する工程において、前記有機膜と隣接する隣接有機膜が形成され、前記変形有機膜を形成する工程において、前記隣接有機膜は隣接変形有機膜となり、かつ、前記変形有機膜と結合する請求項46乃至51のいずれかに記載のパターン形成方法。In the step of forming the organic film, an adjacent organic film adjacent to the organic film is formed, and in the step of forming the deformed organic film, the adjacent organic film becomes an adjacent deformed organic film, and the deformed organic film and 52. The pattern forming method according to any one of claims 46 to 51, wherein the pattern forming method is combined. 前記変形有機膜を形成する工程と前記被エッチング膜の露出領域をエッチングする工程との間に、前記変形有機膜の一部を除去する工程を有する請求項46乃至52のいずれかに記載のパターン形成方法。53. The pattern according to claim 46, further comprising a step of removing a part of the deformed organic film between the step of forming the deformed organic film and the step of etching an exposed region of the film to be etched. Forming method. 前記変形有機膜の一部を除去する工程が、前記変形有機膜に対して酸素を用いたアッシング処理または紫外線を用いたオゾン処理を行って、前記変形有機膜の面積を小さくすることにより行われる請求項53記載のパターン形成方法。The step of removing a part of the deformed organic film is performed by performing an ashing process using oxygen or an ozone process using ultraviolet rays on the deformed organic film to reduce the area of the deformed organic film. 54. The pattern forming method according to claim 53. 前記変形有機膜を形成する工程から前記被エッチング膜の露出領域をエッチングする工程までの工程が、前記被エッチング膜の露出領域をエッチングする工程の後に少なくとも1回繰り返される請求項46乃至54のいずれかに記載のパターン形成方法。The process from the step of forming the deformed organic film to the step of etching the exposed region of the etching target film is repeated at least once after the step of etching the exposed region of the etching target film. A pattern forming method according to any one of the above. 前記被エッチング膜のエッチングのうち、少なくとも最後に行われるエッチングが、ウェットエッチングにより行われる請求項46乃至55のいずれかに記載のパターン形成方法。56. The pattern forming method according to claim 46, wherein at least the last etching among the etching of the etching target film is performed by wet etching. 前記有機溶剤の溶液は、以下に示す有機溶剤のうち少なくとも一つを含む請求項46乃至56のいずれかに記載のパターン形成方法。有機溶剤(Rはアルキル基又は置換アルキル基、Arはフェニル基又はフェニル基以外の芳香環を示す):
アルコール類(R−OH)
アルコキシアルコール類
エーテル類(R−O−R、Ar−O−R、Ar−O−Ar)
エステル類
ケトン類
グリコール類
アルキレングリコール類
グリコールエーテル類
57. The pattern forming method according to claim 46, wherein the organic solvent solution includes at least one of the following organic solvents. Organic solvent (R represents an alkyl group or a substituted alkyl group, Ar represents a phenyl group or an aromatic ring other than a phenyl group):
Alcohols (R-OH)
Alkoxy alcoholsEthers (R—O—R, Ar—O—R, Ar—O—Ar)
Esters, ketones, glycols, alkylene glycols, glycol ethers
前記溶解リフローが、前記有機溶剤の溶液の蒸気中にさらすことにより行われる請求項46乃至57のいずれかに記載のパターン形成方法。58. The pattern forming method according to any one of claims 46 to 57, wherein the dissolution reflow is performed by exposure to vapor of a solution of the organic solvent. 前記溶解リフローが、前記有機溶剤の溶液に浸漬することにより行われる請求項46乃至57のいずれかに記載のパターン形成方法。58. The pattern forming method according to any one of claims 46 to 57, wherein the dissolution reflow is performed by immersing in a solution of the organic solvent. 前記有機膜は、膜厚の異なる複数の有機膜からなる請求項46乃至59のいずれかに記載のパターン形成方法。60. The pattern forming method according to any one of claims 46 to 59, wherein the organic film includes a plurality of organic films having different film thicknesses. 前記有機膜が感光性有機膜であるとき、前記膜厚の異なる複数の有機膜は、前記感光性有機膜に対する露光量を変えることにより得られる請求項60記載のパターン形成方法。61. The pattern forming method according to claim 60, wherein when the organic film is a photosensitive organic film, the plurality of organic films having different film thicknesses are obtained by changing an exposure amount with respect to the photosensitive organic film. 前記有機膜は膜厚の異なる複数の有機膜からなり、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程の間に、前記有機膜をエッチングして前記有機The organic film is composed of a plurality of organic films having different thicknesses, and the etched film is partially removed from the surface using the organic film as a mask, and the etched film is covered with the exposed region and the organic film. Between the step of forming a covered region and the step of deforming the organic film to form a deformed organic film extending to the exposed region, the organic film is etched to form the organic film. 膜を構成する膜厚の異なる複数の有機膜のうち相対的に薄い膜厚の有機膜を除去して、前記相対的に薄い膜厚の有機膜より厚い膜厚の有機膜を残す工程を行う請求項60又は61に記載のパターン形成方法。A step of removing a relatively thin organic film from a plurality of organic films having different thicknesses constituting the film and leaving an organic film thicker than the relatively thin organic film is performed. 62. The pattern forming method according to claim 60 or 61. 前記被エッチング膜は、下から順に第1の膜及び第2の膜からなり、前記第2の膜を前記有機膜をマスクとしてエッチング除去し、前記第1の膜を前記変形有機膜をマスクとしてエッチング除去する請求項46乃至62のいずれかに記載のパターン形成方法。The film to be etched is composed of a first film and a second film in order from the bottom, and the second film is removed by etching using the organic film as a mask, and the first film is used as a mask for the deformed organic film. 63. The pattern forming method according to claim 46, wherein the pattern is removed by etching. 前記第1の膜が第1の金属膜であり、前記第2の膜が、前記第1の金属膜とは異なる材料からなる第2の金属膜である請求項63記載のパターン形成方法。64. The pattern forming method according to claim 63, wherein the first film is a first metal film, and the second film is a second metal film made of a material different from that of the first metal film. 前記第1の膜がシリコン膜であり、前記第2の膜が、下から順に高濃度の不純物を含むオーミックコンタクト用シリコン膜及び金属膜である請求項63記載のパターン形成方法。64. The pattern forming method according to claim 63, wherein the first film is a silicon film, and the second film is an ohmic contact silicon film and a metal film containing impurities at a high concentration in order from the bottom. 前記第1の膜が下から順にシリコン膜及び高濃度の不純物を含むオーミックコンタクト用シリコン膜であり、前記第2の膜が金属膜である請求項63記載のパターン形成方法。64. The pattern forming method according to claim 63, wherein the first film is a silicon film and a silicon film for ohmic contact containing a high concentration of impurities in order from the bottom, and the second film is a metal film. 前記シリコン膜は、薄膜トランジスタの半導体層を構成し、前記オーミックコンタクト用シリコン膜及び前記金属膜は、薄膜トランジスタのソース電極及びドレイン電極を構成し、前記有機膜が複数の膜厚の有機膜からなるとき、前記有機膜は、前記半導体層のチャネル側に厚く形成された厚膜有機膜と、前記半導体層のチャネルから離れた側で薄く形成された薄膜有機膜とからなる請求項65又は66記載のパターン形成方法。The silicon film constitutes a semiconductor layer of a thin film transistor, the ohmic contact silicon film and the metal film constitute a source electrode and a drain electrode of the thin film transistor, and the organic film is composed of an organic film having a plurality of thicknesses. 67. The organic film according to claim 65 or 66, wherein the organic film includes a thick organic film formed thick on a channel side of the semiconductor layer and a thin organic film formed thin on a side away from the channel of the semiconductor layer. Pattern forming method. 前記薄膜トランジスタのソース電極及びドレイン電極を形成した後、前記有機膜をその表面からエッチングして前記ソース電極及び前記ドレイン電極の上に前記厚膜有機膜のみを残し、前記厚膜有機膜を変形させて変形有機膜とする請求項67記載のパターン形成方法。After forming the source electrode and the drain electrode of the thin film transistor, the organic film is etched from the surface to leave only the thick film organic film on the source electrode and the drain electrode, and deform the thick film organic film. 68. The pattern forming method according to claim 67, wherein the pattern is a deformed organic film. 前記変形有機膜でエッチングした後の前記被エッチング膜の断面形状をテーパー化、又は階段状にする請求項46乃至68のいずれかに記載のパターン形成方法。69. The pattern forming method according to claim 46, wherein a cross-sectional shape of the film to be etched after etching with the deformed organic film is tapered or stepped. 前記有機膜がレジスト膜である請求項46乃至69のいずれかに記載のパターン形成方法。70. The pattern forming method according to claim 46, wherein the organic film is a resist film. 被エッチング膜の上に所定のパターンを有する有機膜を形成する工程と、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜に有機溶剤を浸透させるか曝すことで、前記有機膜の溶解を生じさせる溶解リフローにより、前記有機膜を変形させて前記露出領域にまで延在させ且つ前記所定のパターンと異なるパターンを有する変形有機膜とする工程と、前記変形有機膜をマスクとして前記被エッチング膜の露出領域をエッチングする工程とを含むパターン形成方法であって、前記有機膜は、膜厚の異なる複数の有機膜からなるパターン形成方法。 Forming an organic film having a predetermined pattern on the film to be etched; removing part of the film to be etched from the surface using the organic film as a mask ; exposing the film to be etched and the organic film; The organic film is deformed and extended to the exposed region by a step of forming a coated region coated with the substrate and a dissolution reflow that causes the organic film to dissolve or expose by exposing or exposing the organic film to the organic film. a step of the modified organic film having a pattern and different from the predetermined pattern is stationary, the a pattern forming method comprising the step of etching the exposed areas of the film to be etched the deformation organic film as a mask, the organic The film is a pattern forming method comprising a plurality of organic films having different film thicknesses. 前記有機膜が感光性有機膜であるとき、前記膜厚の異なる複数の有機膜は、前記感光性有機膜に対する露光量を変えることにより得られる請求項71記載のパターン形成方法。72. The pattern forming method according to claim 71, wherein when the organic film is a photosensitive organic film, the plurality of organic films having different film thicknesses are obtained by changing an exposure amount with respect to the photosensitive organic film. 前記有機膜は膜厚の異なる複数の有機膜からなり、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程の間に、前記有機膜をエッチングして前記有機膜を構成する膜厚の異なる複数の有機膜のうち相対的に薄い膜厚の有機膜を除去して、前記相対的に薄い膜厚の有機膜より厚い膜厚の有機膜を残す工程を行う請求項71又は72に記載のパターン形成方法。The organic film is composed of a plurality of organic films having different thicknesses, and the etched film is partially removed from the surface using the organic film as a mask, and the etched film is covered with the exposed region and the organic film. A plurality of different thicknesses constituting the organic film by etching the organic film between the step of forming the covering region and the step of deforming the organic film to form the deformed organic film extending to the exposed region 73. The pattern according to claim 71 or 72, wherein a step of removing a relatively thin organic film from the organic film to leave a thicker organic film than the relatively thin organic film is performed. Forming method. 前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程A step of partially removing the film to be etched from the surface using the organic film as a mask, so that the film to be etched is an exposed region and a coating region covered with the organic film. と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜を形成する工程との間に、前記有機膜の表面の変質層を除去する工程を行う請求項65乃至67のいずれかに記載のパターン形成方法。68. A step of removing the altered layer on the surface of the organic film is performed between the step of deforming the organic film and forming a deformed organic film extending to the exposed region. A pattern forming method according to any one of the above. 前記変形有機膜でエッチングした後の前記被エッチング膜の断面形状をテーパー化、又は階段状にする請求項71乃至74のいずれかに記載のパターン形成方法。75. The pattern forming method according to claim 71, wherein a cross-sectional shape of the film to be etched after etching with the deformed organic film is tapered or stepped. 被エッチング膜の上に所定のパターンを有する有機膜を形成する工程と、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜の表面の少なくとも一部を除去する工程と、前記表面の少なくとも一部が除去された有機膜に有機溶剤を浸透させるか曝すことで、前記有機膜の溶解を生じさせる溶解リフローにより前記有機膜を変形させて前記露出領域にまで延在させ且つ前記所定のパターンと異なるパターンを有する変形有機膜を形成する工程と、前記変形有機膜をマスクとして前記被エッチング膜の露出領域をエッチングする工程とを含むパターン形成方法であって、前記有機膜は、膜厚の異なる複数の有機膜からなるパターン形成方法。 Forming an organic film having a predetermined pattern on the film to be etched; removing part of the film to be etched from the surface using the organic film as a mask ; exposing the film to be etched and the organic film; A step of forming a coating region coated with, a step of removing at least a part of the surface of the organic film, and an organic solvent infiltrated or exposed to the organic film from which at least a part of the surface has been removed, masks and steps, the deformation organic film forming the deformed organic film having an extension is allowed and the predetermined pattern with a different pattern to the exposed area by dissolution reflow causing dissolution of the organic film to deform the organic layer wherein a pattern forming method comprising the step of etching the exposed areas of the film to be etched as the organic film is composed of a plurality of organic films having different film thickness pattern Down forming method. 被エッチング膜の上に所定のパターンを有する有機膜を形成する工程と、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記被エッチング膜の前記露出領域の表面を滑らか或いは親水性にする処理を行うことで、前記露出領域の濡れ性を向上させる工程と、前記有機膜に有機溶剤を浸透させるか曝すことで、前記有機膜の溶解を生じさせる溶解リフローにより前記有機膜を変形させて前記濡れ性が向上した露出領域にまで延在させ且つ前記所定のパターンと異なるパターンを有する変形有機膜を形成する工程と、前記変形有機膜をマスクとして前記被エッチング膜の露出領域をエッチングする工程とを含むパターン形成方法。Forming an organic film having a predetermined pattern on the film to be etched; removing part of the film to be etched from the surface using the organic film as a mask; exposing the film to be etched and the organic film; A step of improving the wettability of the exposed region by performing a process of making the surface of the exposed region of the film to be etched smooth or hydrophilic, and a step of making the organic film by exposing either infiltrating an organic solvent, the organic layer is deformed in different from and said predetermined pattern is extended up to the exposed region of the wettability is improved pattern by dissolution reflow causing dissolution of the organic layer pattern forming method comprising forming a modified organic film, and etching the exposed region of the film to be etched the deformation organic film as a mask with. 前記濡れ性を向上させる工程は、前記被エッチング膜をフッ酸溶液に浸漬する工程からなる請求項77に記載のパターン形成方法。78. The pattern forming method according to claim 77, wherein the step of improving the wettability includes a step of immersing the film to be etched in a hydrofluoric acid solution. 前記濡れ性を向上させる工程は、プラズマ又はフッ素系ガスと酸素で表面処理する工程からなる請求項77に記載のパターン形成方法。78. The pattern forming method according to claim 77, wherein the step of improving the wettability includes a step of performing a surface treatment with plasma or a fluorine-based gas and oxygen. 前記濡れ性を向上させる工程は、前記有機膜のプラズマ処理、または、UVオゾン処理からなる請求項77に記載のパターン形成方法。78. The pattern forming method according to claim 77, wherein the step of improving the wettability includes plasma treatment or UV ozone treatment of the organic film. 前記濡れ性を向上させる工程は、前記有機膜の表面の変質層を含む部分を除去する工程からなる請求項80に記載のパターン形成方法。81. The pattern forming method according to claim 80, wherein the step of improving wettability includes a step of removing a portion including a deteriorated layer on the surface of the organic film. 前記濡れ性を向上させる工程は、前記被エッチング膜及び前記有機膜をフッ酸溶液に浸漬する工程からなる請求項77に記載のパターン形成方法。78. The pattern forming method according to claim 77, wherein the step of improving the wettability includes a step of immersing the film to be etched and the organic film in a hydrofluoric acid solution. 前記有機膜を形成する工程において、前記有機膜と隣接する隣接有機膜が形成され、前記変形有機膜を形成する工程において、前記隣接有機膜は隣接変形有機膜となり、かつ、前記変形有機膜と結合する請求項77乃至82のいずれかに記載のパターン形成方法。In the step of forming the organic film, an adjacent organic film adjacent to the organic film is formed, and in the step of forming the deformed organic film, the adjacent organic film becomes an adjacent deformed organic film, and the deformed organic film and 83. The pattern forming method according to any one of claims 77 to 82, wherein the pattern forming method is combined. 前記変形有機膜を形成する工程と前記被エッチング膜の露出領域をエッチングする工程との間に、前記変形有機膜の一部を除去する工程を有する請求項77乃至83のいずれかに記載のパターン形成方法。The pattern according to any one of claims 77 to 83, further comprising a step of removing a part of the deformed organic film between the step of forming the deformed organic film and the step of etching the exposed region of the film to be etched. Forming method. 前記変形有機膜の一部を除去する工程が、前記変形有機膜に対して酸素を用いたアッシング処理または紫外線を用いたオゾン処理を行って、前記変形有機膜の面積を小さくすることにより行われる請求項84記載のパターン形成方法。The step of removing a part of the deformed organic film is performed by performing an ashing process using oxygen or an ozone process using ultraviolet rays on the deformed organic film to reduce the area of the deformed organic film. 85. The pattern forming method according to claim 84. 前記変形有機膜を形成する工程から前記被エッチング膜の露出領域をエッチングする工程までの工程が、前記被エッチング膜の露出領域をエッチングする工程の後に少なくとも1回繰り返される請求項77乃至85のいずれかに記載のパターン形成方法。86. The process from the step of forming the deformed organic film to the step of etching the exposed region of the etching target film is repeated at least once after the step of etching the exposed region of the etching target film. A pattern forming method according to any one of the above. 前記被エッチング膜のエッチングのうち、少なくとも最後に行われるエッチングが、ウェットエッチングにより行われる請求項77乃至86のいずれかに記The etching according to any one of claims 77 to 86, wherein at least the last etching among the etching of the film to be etched is performed by wet etching. 載のパターン形成方法。The pattern formation method of mounting. 前記溶解リフローが、前記有機溶剤の溶液の蒸気中にさらすことにより行われる請求項77乃至87のいずれかに記載のパターン形成方法。The pattern formation method according to any one of claims 77 to 87, wherein the dissolution reflow is performed by exposure to a vapor of a solution of the organic solvent. 前記溶解リフローが、前記有機溶剤の溶液に浸漬することにより行われる請求項77乃至88のいずれかに記載のパターン形成方法。The pattern formation method according to any one of claims 77 to 88, wherein the dissolution reflow is performed by immersing in a solution of the organic solvent. 前記有機膜は、膜厚の異なる複数の有機膜からなる請求項77乃至89のいずれかに記載のパターン形成方法。90. The pattern forming method according to claim 77, wherein the organic film is formed of a plurality of organic films having different film thicknesses. 前記有機膜が感光性有機膜であるとき、前記膜厚の異なる複数の有機膜は、前記感光性有機膜に対する露光量を変えることにより得られる請求項90記載のパターン形成方法。The pattern forming method according to claim 90, wherein when the organic film is a photosensitive organic film, the plurality of organic films having different film thicknesses are obtained by changing an exposure amount with respect to the photosensitive organic film. 前記有機膜は膜厚の異なる複数の有機膜からなり、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在する変形有機膜とする工程の間に、前記有機膜をエッチングして前記有機膜を構成する膜厚の異なる複数の有機膜のうち相対的に薄い膜厚の有機膜を除去して、前記相対的に薄い膜厚の有機膜より厚い膜厚の有機膜を残す工程を行う請求項90又は91記載のパターン形成方法。The organic film is composed of a plurality of organic films having different thicknesses, and the etched film is partially removed from the surface using the organic film as a mask, and the etched film is covered with the exposed region and the organic film. A plurality of different thicknesses constituting the organic film by etching the organic film between the step of forming the covering region and the step of deforming the organic film to form the deformed organic film extending to the exposed region 92. The pattern formation according to claim 90 or 91, wherein a step of removing a relatively thin organic film from the organic film to leave a thicker organic film than the relatively thin organic film is performed. Method. 前記被エッチング膜は、下から順に第1の膜及び第2の膜からなり、前記第2の膜を前記有機膜をマスクとしてエッチング除去し、前記第1の膜を前記変形有機膜をマスクとしてエッチング除去する請求項77乃至92のいずれかに記載のパターン形成方法。The film to be etched includes a first film and a second film in order from the bottom, and the second film is removed by etching using the organic film as a mask, and the first film is used as a mask for the deformed organic film. 93. The pattern forming method according to any one of claims 77 to 92, wherein the pattern is removed by etching. 前記第1の膜が第1の金属膜であり、前記第2の膜が、前記第1の金属膜とは異なる材料からなる第2の金属膜である請求項93に記載のパターン形成方法。94. The pattern forming method according to claim 93, wherein the first film is a first metal film, and the second film is a second metal film made of a material different from that of the first metal film. 前記第1の膜がシリコン膜であり、前記第2の膜が、下から順に高濃度の不純物を含むオーミックコンタクト用シリコン膜及び金属膜である請求項94記載のパターン形成方法。95. The pattern forming method according to claim 94, wherein the first film is a silicon film, and the second film is a silicon film for ohmic contact and a metal film containing impurities at a high concentration in order from the bottom. 前記第1の膜が下から順にシリコン膜及び高濃度の不純物を含むオーミックコンタクト用シリコン膜であり、前記第2の膜が金属膜である請求項93記載のパターン形成方法。The pattern formation method according to claim 93, wherein the first film is a silicon film and a silicon film for ohmic contact containing a high concentration of impurities in order from the bottom, and the second film is a metal film. 前記シリコン膜は、薄膜トランジスタの半導体層を構成し、前記オーミックコンタクト用シリコン膜及び前記金属膜は、薄膜トランジスタのソース電極及びドレイン電極を構成し、前記有機膜が複数の膜厚の有機膜からなるとき、前記有機膜は、前記半導体層のチャネル側に厚く形成された厚膜有機膜と、前記半導体層のチャネルから離れた側で薄く形成された薄膜有機膜とからなる請求項95又は96に記載のパターン形成方法。The silicon film constitutes a semiconductor layer of a thin film transistor, the ohmic contact silicon film and the metal film constitute a source electrode and a drain electrode of the thin film transistor, and the organic film is composed of an organic film having a plurality of thicknesses. 97. The organic film comprises a thick organic film formed thick on a channel side of the semiconductor layer and a thin organic film formed thin on a side away from the channel of the semiconductor layer. Pattern forming method. 前記薄膜トランジスタのソース電極及びドレイン電極を形成した後、前記有機膜をその表面からエッチングして前記ソース電極及び前記ドレイン電極の上に前記厚膜有機膜のみを残し、前記厚膜有機膜を変形させて変形有機膜とする請求項97記載のパターン形成方法。After forming the source electrode and the drain electrode of the thin film transistor, the organic film is etched from its surface, leaving only the thick film organic film on the source electrode and the drain electrode, and deforming the thick film organic film. The pattern forming method according to claim 97, wherein the pattern is a deformed organic film. 前記変形有機膜でエッチングした後の前記被エッチング膜の断面形状をテーパー化、又は階段状にする請求項77乃至98のいずれかに記載のパターン形成方法。99. The pattern forming method according to claim 77, wherein a cross-sectional shape of the film to be etched after etching with the deformed organic film is tapered or stepped. 前記有機膜がレジスト膜である請求項77乃至99のいずれかに記載のパターン形成方法。The pattern forming method according to claim 77, wherein the organic film is a resist film. 被エッチング膜の上に所定のパターンを有する有機膜を形成する工程と、前記有機膜をマスクとして前記被エッチング膜をその表面から一部除去して、前記被エッチング膜を露出領域と前記有機膜に被覆された被覆領域とする工程と、前記有機膜を変形させて前記露出領域にまで延在させ且つ前記所定のパターンと異なるパターンを有する変形有機膜を形成する工程と、前記変形有機膜をマスクとして前記被エッチング エッチングする工程とを含むパターン形成方法であって、前記変形有機膜を形成する工程が、前記有機膜に有機溶剤を浸透させるか曝すことで、前記有機膜の溶解を生じさせる溶解リフローにより行われ、前記変形有機膜でエッチングした後の前記被エッチング膜の断面形状をテーパー化、又は階段状にするパターン形成方法。Forming an organic film having a predetermined pattern on the film to be etched; removing part of the film to be etched from the surface using the organic film as a mask; exposing the film to be etched and the organic film; a step of the coated coated region, and forming a modified organic film and having a to extend different from said predetermined pattern pattern up to the exposed area by deforming the organic film, the deformation organic layer Examples mask a pattern forming method comprising the step of etching the etching target film, the step of forming the modified organic film, by exposing either infiltrating an organic solvent in the organic layer, the dissolution of the organic layer pattern forms made by dissolving reflow causing, tapering the cross-sectional shape of the film to be etched after etching by the deformation organic film, or stepwise Method.
JP2001176534A 2000-06-12 2001-06-12 Pattern forming method and display device manufacturing method using the same Expired - Fee Related JP3616584B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001176534A JP3616584B2 (en) 2000-06-12 2001-06-12 Pattern forming method and display device manufacturing method using the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000175138 2000-06-12
JP2000-175138 2000-06-12
JP2001-67583 2001-03-09
JP2001067583 2001-03-09
JP2001176534A JP3616584B2 (en) 2000-06-12 2001-06-12 Pattern forming method and display device manufacturing method using the same

Publications (2)

Publication Number Publication Date
JP2002334830A JP2002334830A (en) 2002-11-22
JP3616584B2 true JP3616584B2 (en) 2005-02-02

Family

ID=27343694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001176534A Expired - Fee Related JP3616584B2 (en) 2000-06-12 2001-06-12 Pattern forming method and display device manufacturing method using the same

Country Status (1)

Country Link
JP (1) JP3616584B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972949B2 (en) 2007-08-31 2011-07-05 Nec Corporation Electronic component and display device and a method of manufacturing the same

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024959A1 (en) * 2003-09-09 2005-03-17 Csg Solar, Ag Adjustment of masks by re-flow
JP2005159293A (en) 2003-09-18 2005-06-16 Nec Kagoshima Ltd Device and method for treating substrate
JP4712352B2 (en) * 2003-11-14 2011-06-29 株式会社半導体エネルギー研究所 Method for manufacturing light emitting device
JP4339232B2 (en) * 2004-11-26 2009-10-07 Nec液晶テクノロジー株式会社 Photomask for active matrix display device and method for manufacturing the same
KR100652055B1 (en) * 2004-12-03 2006-12-01 엘지.필립스 엘시디 주식회사 Organic thin film transistor, method of the same, and Liquid crystal Display Device using the same
KR101240643B1 (en) * 2005-07-08 2013-03-08 삼성디스플레이 주식회사 Photoresist composition, a method for forming a pattern using the same, and a method for manufacturing thin film transistor array panel using the same
KR101157148B1 (en) * 2005-08-08 2012-06-22 삼성전자주식회사 Method of Fabricating Semiconductor Device
JP4674904B2 (en) * 2006-03-03 2011-04-20 東京エレクトロン株式会社 Substrate processing apparatus and substrate processing method
JP4780609B2 (en) * 2006-03-03 2011-09-28 東京エレクトロン株式会社 Substrate processing method
JP4544532B2 (en) 2006-03-03 2010-09-15 東京エレクトロン株式会社 Substrate processing method
JP2007256666A (en) * 2006-03-23 2007-10-04 Nec Lcd Technologies Ltd Substrate processing method and chemical used therefor
JP4437477B2 (en) 2006-03-30 2010-03-24 東京エレクトロン株式会社 Substrate processing apparatus and substrate processing method
JP2007273826A (en) * 2006-03-31 2007-10-18 Tokyo Electron Ltd Reflow method, pattern formation method, and manufacturing method of tft element for liquid crystal display
JP4451412B2 (en) * 2006-03-31 2010-04-14 東京エレクトロン株式会社 Reflow method, pattern forming method, and manufacturing method of TFT element for liquid crystal display device
JP5145654B2 (en) * 2006-05-29 2013-02-20 日本電気株式会社 Substrate processing apparatus and substrate processing method
JP2008117964A (en) * 2006-11-06 2008-05-22 Tokyo Electron Ltd Reflow method, pattern forming method and manufacturing method of tft
JP2008117965A (en) * 2006-11-06 2008-05-22 Tokyo Electron Ltd Reflow method, pattern forming method and manufacturing method of tft
JP4563409B2 (en) * 2007-01-19 2010-10-13 東京エレクトロン株式会社 Reflow processing method and TFT manufacturing method
KR101418527B1 (en) 2007-02-05 2014-07-14 삼성디스플레이 주식회사 Method of Manufacturing Display Substrate, Method of Pattern Inorganic Layer And Method of Manufacturing Display Device Using The Same
JP2008257077A (en) * 2007-04-09 2008-10-23 Ips Alpha Technology Ltd Display device
JP5162952B2 (en) * 2007-04-26 2013-03-13 日本電気株式会社 Method of manufacturing reflector for liquid crystal display device, liquid crystal display device, and array substrate for liquid crystal display device
JP4469872B2 (en) * 2007-04-27 2010-06-02 東京エレクトロン株式会社 Coating method and pattern forming method
JP2008300755A (en) * 2007-06-04 2008-12-11 Ips Alpha Technology Ltd Display device
JP5429590B2 (en) * 2007-07-10 2014-02-26 Nltテクノロジー株式会社 Halftone mask
JP5421550B2 (en) * 2008-06-06 2014-02-19 株式会社ジャパンディスプレイ Display device
JP5234340B2 (en) * 2008-08-20 2013-07-10 Nltテクノロジー株式会社 Chemical solution for dissolution deformation and method for dissolution deformation treatment of organic film pattern
JP2010050231A (en) * 2008-08-20 2010-03-04 Nec Lcd Technologies Ltd Chemical for dissolving and deforming and dissolving and deforming treatment method of organic film pattern
US8441012B2 (en) 2009-08-20 2013-05-14 Sharp Kabushiki Kaisha Array substrate, method for manufacturing array substrate, and display device
US20120242624A1 (en) * 2009-11-27 2012-09-27 Sharp Kabushiki Kaisha Thin film transistor and method for fabricating the same, semiconductor device and method for fabricating the same, as well as display
JP2010056569A (en) * 2009-11-30 2010-03-11 Tokyo Electron Ltd Reflow method, pattern formation method, and manufacturing method of tft element for liquid crystal display device
JP2012156241A (en) 2011-01-25 2012-08-16 Toshiba Corp Method of manufacturing semiconductor light-emitting element
KR101903414B1 (en) * 2011-12-06 2018-11-08 엘지디스플레이 주식회사 Method of thin film transistor substrate and method of liquid crystal display device using the same
JP5979473B2 (en) * 2012-01-24 2016-08-24 大日本印刷株式会社 Conductive pattern substrate, touch panel sensor, method for manufacturing conductive pattern substrate, and method for manufacturing touch panel sensor
KR20150121306A (en) * 2014-04-18 2015-10-29 포항공과대학교 산학협력단 Nitride semiconductor light emitting device and producing method of the same
JP6409614B2 (en) 2015-02-23 2018-10-24 日亜化学工業株式会社 Semiconductor device manufacturing method and semiconductor device
KR102510394B1 (en) * 2016-01-27 2023-03-16 삼성디스플레이 주식회사 Method for forming conductive pattern and method for manufacturing organic light emitting display including the conductive pattern

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4022932A (en) * 1975-06-09 1977-05-10 International Business Machines Corporation Resist reflow method for making submicron patterned resist masks
JPH05166717A (en) * 1991-12-16 1993-07-02 Mitsubishi Electric Corp Formation of fine pattern
JPH09213603A (en) * 1996-01-30 1997-08-15 Nec Corp Forming method of resist pattern
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP3236266B2 (en) * 1998-10-27 2001-12-10 鹿児島日本電気株式会社 Pattern formation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972949B2 (en) 2007-08-31 2011-07-05 Nec Corporation Electronic component and display device and a method of manufacturing the same

Also Published As

Publication number Publication date
JP2002334830A (en) 2002-11-22

Similar Documents

Publication Publication Date Title
JP3616584B2 (en) Pattern forming method and display device manufacturing method using the same
US6380006B2 (en) Pattern formation method and method of manufacturing display using it
JP3267271B2 (en) Liquid crystal display device and method of manufacturing the same
US7776662B2 (en) TFT LCD array substrate and manufacturing method thereof
JP5741992B2 (en) TFT-LCD array substrate and manufacturing method thereof
WO2015055054A1 (en) Array substrate and method for manufacturing same, and display device
JP4462775B2 (en) Pattern forming method and manufacturing method of liquid crystal display device using the same
KR101467710B1 (en) Tft array substrate, manufacturing method of the same and display device
CN108803168B (en) Array substrate, manufacturing method thereof and liquid crystal display device
CN109742089B (en) Display substrate, display device and manufacturing method of display substrate
JP2002237594A (en) Thin-film transistor, method for manufacturing thin-film transistor and the thin-film transistor device
JP3871923B2 (en) Pattern forming method and manufacturing method of active matrix substrate using the same
WO2014117444A1 (en) Array substrate and manufacturing method thereof, display device
WO2006109585A1 (en) Substrate provided with conductive layer, display unit and production method for substrate provided with conductive layer
JPH1096960A (en) Formation of hole of organic film in production of liquid crystal display device
JP4575098B2 (en) Pattern forming method and electronic device manufacturing method
JP4362275B2 (en) Thin film transistor manufacturing method
KR100542307B1 (en) TFT-LCD Manufacturing Method
TWI303886B (en) Thin film transistor and method for formingthereof
JP3071964B2 (en) Manufacturing method of liquid crystal display device
KR20070072182A (en) Fabrication method of liquid crystal display device
KR101022806B1 (en) Method of fabricating array substrate having high aperture ratio for Liquid Crystal Display Device
JPH02288237A (en) Manufacture of thin film transistor
JP2003149832A (en) Method for forming photoresist pattern
KR100548780B1 (en) Metal pattern fabricating method and electric device fabricating method using thereof

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees